JP2003043950A

JP2003043950A - 半導体装置の作製方法

Info

Publication number: JP2003043950A
Application number: JP2001231037A
Authority: JP
Inventors: Tatsuya Arao; 達也荒尾
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2001-07-31
Filing date: 2001-07-31
Publication date: 2003-02-14
Anticipated expiration: 2021-07-31
Also published as: JP5046445B2

Abstract

(57)【要約】【課題】配線にアルミニウムからなる導電膜を用い、画
素電極にＩＴＯ膜を用いると、配線と画素電極との接す
る領域におけるコンタクト抵抗が高くなってしまい、信
頼性の高い液晶表示装置を作製することが困難であっ
た。【解決手段】配線を複数の導電膜の積層構造とし、ドレ
イン電極部の最上層のアルミニウムからなる導電膜を除
去した後に、画素電極となるＩＴＯ膜を形成することに
より、信頼性の高い液晶表示装置を実現することができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、絶縁体表面に形成
された半導体膜を活性層として作製した半導体装置およ
びその作製方法に関する。なお、本明細書において、半
導体装置とは、トランジスタ、特に電界効果型トランジ
スタ、代表的にはＭＯＳ（Metal Oxide Semiconducto
r）トランジスタや薄膜トランジスタ（Thin Film Trans
istor:以下、ＴＦＴとする）といった装置を指し、該半
導体装置を用いて作製された回路を駆動回路や画素部に
有する液晶表示装置、該液晶表示装置を表示部に用いた
電気器具もその範疇に含まれるものとする。

【０００２】

【従来技術】近年、同一基板上に駆動回路と画素部とが
形成されたアクティブマトリクス型の液晶表示装置の開
発が活発に進められてきている。なかでも、小型の液晶
パネル（以下、液晶表示装置という）を用いる液晶プロ
ジェクタの普及が急速に進んでいる。パーソナルコンピ
ュータ（ＰＣ）の画面をスクリーン上に投影することの
できるプロジェクターが発表されて以来、企業のプレゼ
ンテーションでの使用など需要が増大し続けている。ま
た、近年では、家庭でも大画面で映像を楽しもうとする
（ホームシアター）動きが盛んになり、学校の授業に使
用するという計画も進行中である。使用される場が広が
ってくるにつれ便利性が求められるため、小型化、高輝
度化、高精細化ならびに低価格化などを進めるための開
発が続けられている。

【０００３】液晶プロジェクタや電気器具の表示部に用
いられるアクティブマトリクス型液晶表示装置の画素部
には数百万個の各画素があり、各画素にはＴＦＴが形成
されており、各画素のＴＦＴには画素電極が設けられて
いる。液晶を挟んだ対向基板側には対向電極が設けられ
ており、液晶を誘電体とした一種のコンデンサを形成し
ている。そして、各画素に印加する電位をＴＦＴのスイ
ッチング機能により制御して、このコンデンサへの電荷
を制御することで液晶を駆動して透過光量を制御して画
像を表示する仕組みになっている。

【０００４】このコンデンサはリーク電流により次第に
その容量が減少するため、透過光量が変化して画像表示
のコントラストを低下させる原因となっていた。そこ
で、従来では容量配線を設けて、液晶を誘電体とするコ
ンデンサとは別のコンデンサ（保持容量）を並列に設け
てあった。この保持容量は、液晶を誘電体とするコンデ
ンサが損失する容量を補う働きをしている。

【０００５】しかし、画素部に容量配線を用いた保持容
量を形成して十分な容量を確保しようとすると、開口率
を犠牲にしなければならなかった。特に、液晶プロジェ
クタに用いられるような小型の高精細な液晶表示装置で
は、一個当たりの画素面積も小さいため、容量配線によ
る開口率の低下は問題となっていた。

【０００６】そこで、特許第２９２４５０６号では、開
口率を犠牲にすることなく保持容量を形成し、光もれを
遮断することができる構造として、ソース電極およびド
レイン電極の形成後、層間膜を形成し、該層間膜上にア
ルミニウムからなる遮光膜を形成し、遮光膜を陽極酸化
して遮光膜の上面および側面にＡｌ₂Ｏ₃からなる陽極酸
化膜を形成し、その上に透明画素電極を形成して、遮光
膜／Ａｌ₂Ｏ₃膜／透明画素電極からなる保持容量を有す
る画素構造を開示している。

【０００７】しかし、透過型液晶表示装置の基板のＴＦ
Ｔが形成されていない面（以下、基板裏面という）側か
らの光や、上面から入射した光が基板中を乱反射した光
によって、光リーク電流が増えてしまいオフ電流が高く
なってしまう。リーク電流が高くなれば、補償するため
の保持容量を大きくしなければならず、開口率の問題を
考えると、活性層の下側にも遮光膜を形成する必要があ
った。

【０００８】

【発明が解決しようとする課題】今後、画素サイズの縮
小化は、液晶表示装置の小型化と同時に高精細化が求め
られる限り続くことが十分予想される。例えば対角０．
９インチ小型の液晶表示装置で、ＸＧＡ（１０２４×７
６８画素）という高精細な表示を実現するためには、画
素のひとつひとつのサイズが、１８μｍ×１８μｍとい
う極めて小さな面積となっている。

【０００９】現在、高輝度化のためには開口率をあげ、
また高精細化のためには画素数を増やして対応してきて
いるが、画素サイズが小型化し続けるなかで、開口率の
向上および画素数の向上を同時に満たすような画素構造
の設計をすることは、極めて難しい問題である。遮光膜
を形成し、さらに開口率の向上および画素数の向上を同
時に満たすような画素構造を実現しようとすれば、当然
工程数が増え、工程も複雑になるため、歩留まりが悪く
なり液晶表示装置の製造コストがあがってしまうという
問題があった。

【００１０】本発明はこのような画素構造に関する課題
を解決するための技術であり、ＴＦＴと保持容量の構成
に関し、従来技術より工程数を増加することなく、開口
率が高く高精細な表示を行うことができ、さらに、信頼
性の高いアクティブマトリクス型液晶表示装置を実現す
ることを課題としている。また、十数μｍ角という非常
に小さな画素サイズで設計された液晶表示装置および該
液晶表示装置を表示部に用いた電気器具においても明る
い高精細な画像表示を実現することを課題とする。

【００１１】また、配線にアルミニウムからなる導電膜
を用い、画素電極にＩＴＯ膜（酸化インジウムと酸化ス
ズとの化合物）を用いるとコンタクト抵抗が高くなって
しまうという問題点が残っていた。本発明はコンタクト
抵抗を低くし、信頼性の高いアクティブマトリクス型液
晶表示装置を実現することを課題としている。

【００１２】

【課題を解決するための手段】本発明では、上記の課題
を解決するために、ソース線とＴＦＴを電気的に接続す
る配線およびＴＦＴと画素電極とを電気的に接続する配
線と同一の面上に遮光膜を形成し、該遮光膜上に絶縁膜
を形成した後、有機絶縁膜を用いて層間絶縁膜を形成す
る。この層間絶縁膜に絶縁膜および配線に達するコンタ
クトホールを形成して、画素電極を形成している。また
遮光膜／絶縁膜／画素電極で保持容量を形成している。

【００１３】また、ＴＦＴは、チャネル形成領域、ソー
ス領域およびドレイン領域を含む活性層、ゲート絶縁膜
およびゲート電極を含み、ゲート電極は活性層より下層
（基板側）に形成された下部遮光膜を兼ねるゲート線に
接続されている。

【００１４】また、ソース線とＴＦＴを電気的に接続す
る配線およびＴＦＴと画素電極とを電気的に接続する配
線と同一の工程で遮光膜を形成しているため、工程数を
増やさなくてもよい。さらに、下部遮光膜および遮光膜
を有しているため、光もれによるリーク電流の発生を防
ぐことができる。

【００１５】また、ドレイン電極部の最上層のアルミニ
ウムからなる導電膜を除去することでコンタクト抵抗を
低くすることができる。

【００１６】

【発明の実施の形態】図５（Ｃ）の断面図を用いて、本
発明の画素構造について説明する。

【００１７】基板１００上に下部遮光膜としても機能す
るゲート線１０１が形成されている。ゲート線１０１上
には下地絶縁膜１０２、半導体層１０９、ゲート絶縁膜
１１０の順に形成されている。ゲート絶縁膜１１０上の
ゲート電極１１４はゲート線１０１と接続されている。
ゲート電極１１４上には第１層間絶縁膜、第２層間絶縁
膜が積層されており、第２層間絶縁膜上にＴＦＴ（特に
チャネル形成領域）の遮光膜１２２および配線１２０、
１２１が形成されている。遮光膜１２２上には酸化絶縁
膜１２３が形成されている。酸化絶縁膜１２３の形成方
法としては、陽極酸化法を用いればよい。次いで、ドレ
イン電極部の最上層のアルミニウムを除去した後、第３
層間絶縁膜１２４を形成し、画素電極１２５が形成され
る。ここで、ドレイン電極部１２１のアルミニウムの除
去と第３層間絶縁膜１２４の除去の順番を入れ替えるこ
とも可能である。

【００１８】本発明において、遮光膜１２２がＴＦＴと
ソース線１１５とを電気的に接続する配線１２０および
ＴＦＴと画素電極１２５とを電気的に接続する配線１２
１と同一の工程において形成されている。この遮光膜１
２２、該遮光膜１２２上に形成された絶縁膜１２３、該
絶縁膜１２３上に形成された画素電極１２５から保持容
量１２６を形成している点に特徴がある。また、画素電
極１２５で遮光膜１２２および絶縁膜１２３を覆うので
はなく、第３層間絶縁膜１２４を形成した後、この第３
層間絶縁膜に絶縁膜１２３および配線１２１に達するコ
ンタクトホールを形成し、画素電極１２５を形成してい
る。従来、画素電極で遮光膜を覆う画素構造が一般的で
あったが、この方法では、画素電極を形成してできる段
差が遮光膜の外側になるため、ラビング処理後に配向不
良を起こし、光もれを起こす原因となっていた。

【００１９】本発明で開示する画素構造は、画素電極１
２５を形成した後形成される段差が、遮光膜１２２の真
上に形成されるため（図５（Ｃ））、光もれを防ぐこと
ができる。また、保持容量は前記段差の内側の絶縁膜１
２３の膜厚が均一であって、容量が均一に得られる領域
で形成されている。

【００２０】また、本発明で開示する画素構造は、下部
遮光膜（ゲート線）１０１を有しているため、半導体層
に当たる可能性があった基板裏面側の光や、上面から入
射した光が基板中を乱反射した光を遮ることができる。

【００２１】また、本発明で開示する画素構造は、保持
容量の一方の電極として用いる遮光膜１２２がＴＦＴと
ソース線１１５とを電気的に接続する配線１２０および
ＴＦＴと画素電極１２５とを電気的に接続する配線１２
１と同一の工程において形成されているため、工程数を
増やさずに保持容量を形成することができる。

【００２２】また、本発明で開示する画素構造は、絶縁
膜１２３を陽極酸化法により形成する場合、遮光膜１２
２は配線１２０、１２１とは接続されていないため、配
線１２０、１２１に陽極酸化膜が形成されることはな
く、さらに、ＴＦＴに陽極酸化時に電流が流れてしまう
こともない。

【００２３】また、本発明で開示する画素構造は、ドレ
イン電極部１２１の最上層のアルミニウムを除去してい
るので、画素電極とのコンタクト抵抗を低くすることが
できる。

【００２４】

【実施例】［実施例１］本実施例においては、本発明を
用いてアクティブマトリクス基板を作製する工程につい
て説明する。なお、本明細書において、アクティブマト
リクス基板とは駆動回路および画素部（ＴＦＴおよび保
持容量を有する）が同一基板上に作製された基板のこと
をいう。

【００２５】まず、基板（石英基板）１００の絶縁表面
にポリシリコン膜およびＷＳｉ_x膜を積層し、これらの
膜を所望の形状にパターニングして基板裏側からの光を
遮光するための下部遮光膜１０１を形成する。下部遮光
膜を形成する膜としては、ポリシリコン膜、ＷＳｉ_x（x
＝２．０〜２．８）膜、Ａｌ、Ｔａ、Ｗ、Ｃｒ、Ｍｏ等
の導電性材料からなる膜のいずれか一種または複数種を
成膜すればよい。なお、下部遮光膜１０１は、ゲート線
としての機能も果たす。本実施例では、ポリシリコン膜
を下部遮光膜１０１ａとして膜厚５０ｎｍ、ＷＳｉ_x膜
を第２下部遮光膜１０１ｂとして膜厚１００ｎｍで積層
して形成した。以下では、下部遮光膜１０１をゲート線
１０１と称する（図１（Ａ））。

【００２６】次いで、ゲート線１０１を覆う下地絶縁膜
１０２を形成する。下地絶縁膜１０２は、シリコンを含
む絶縁膜（例えば、酸化シリコン膜、酸化窒化シリコン
膜、窒化シリコン膜等）をプラズマＣＶＤ法またはスパ
ッタ法などで形成する。

【００２７】次いで、下地絶縁膜１０２上に、減圧ＣＶ
Ｄ法により非晶質半導体膜を形成する。非晶質半導体膜
としては、特に限定はないが、好ましくはシリコンもし
くはシリコンゲルマニウム（Ｓｉ_xＧｅ_1-x：０＜ｘ＜
１、代表的には、ｘ＝０．００１〜０．０５）合金など
で形成するとよい。なお、本実施例では、非晶質半導体
膜としてアモルファスシリコン膜１０３を膜厚６５ｎｍ
に形成した（図１（Ｂ））。

【００２８】次いで、アモルファスシリコン膜１０３を
結晶化する。まず、アモルファスシリコン膜１０３上に
マスク１０４を形成して、アモルファスシリコン膜１０
３に選択的に結晶化を促進する作用を有する触媒元素
（例えばＮｉ）を含有する触媒元素含有層１０５を形成
する。続いて、窒素雰囲気において６００℃（５００〜
７００℃）、１２時間（４〜１２時間）の加熱処理を行
って、結晶質シリコン膜１０６を形成する。なお、触媒
元素含有層１０５を形成した後、アモルファスシリコン
膜１０３中に含まれる水素を低減するために、４５０℃
で１時間、水素出しのための加熱処理を行ってもよい。
また、結晶化のための加熱処理後、結晶質シリコン膜の
結晶性をさらに向上させるために、レーザー照射を行っ
てもよい（図１（Ｂ））。

【００２９】続いて、結晶質シリコン膜１０６から触媒
元素をゲッタリングするための加熱処理工程を行う。触
媒元素は、シリコン膜中に深いエネルギー準位を形成し
てキャリアを捕獲し再結合してしまい、電気特性や悪影
響を及ぼす。また、結晶質半導体膜中に残留した触媒元
素は結晶粒界に偏析してしまい、この偏析が微弱な電流
の逃げ道となりオフ電流の突発的な増加の原因になると
も考えられている。そこで、ＴＦＴの特性に悪影響を及
ぼさない程度にまで、残留触媒元素の濃度を低減する必
要がある。そこで、触媒元素ゲッタリング作用を有する
不純物元素を選択的に結晶質シリコン膜に添加する。マ
スク１０７は、触媒元素含有層１０５を形成する工程で
用いたマスク１０４を除去せずに用いている。続いて、
不純物元素を添加してゲッタリング領域１０８を形成す
る。なお、本実施例ではゲッタリング作用を有する不純
物元素として周期表の１５族に属する元素、代表的には
リン（Ｐ）を添加した。この後、７００℃（６００〜８
００℃）で１２時間の加熱処理を行って結晶質シリコン
膜１０５中の触媒元素（Ｎｉ）をゲッタリング領域１０
８に捕獲させる。ゲッタリングのための加熱処理工程が
終了したら、ゲッタリング領域１０８は除去する。な
お、上記した半導体膜の結晶化のためおよび触媒元素の
ゲッタリングのための加熱処理はロータリーポンプやメ
カニカルブースターポンプにより排気を行った減圧雰囲
気（圧力１．３３〜１３３Ｐａ）において行うことが好
ましい（図１（Ｃ））。

【００３０】次いで、結晶質シリコン膜１０６の結晶性
を向上させるための加熱処理を行う。減圧ＣＶＤ装置に
より２０ｎｍ厚の酸化シリコン膜（図示せず）を成膜
し、９５０℃で加熱酸化処理を行う。この処理により、
結晶質シリコン膜上に結晶質シリコン膜が酸化されて形
成された膜（熱酸化膜）が形成される。以上の加熱処理
により結晶質シリコン膜は、膜厚３５ｎｍ程度になる。
この結晶質シリコン膜を所望の形状にパターニングし
て、後のＴＦＴの活性層となる半導体層１０９を形成す
る。

【００３１】次いで、半導体層１０９を覆うゲート絶縁
膜１１０を形成する（図１（Ｄ））。続いて、ゲート絶
縁膜１１０を介してｐ型を付与する不純物元素（以下、
ｐ型不純物元素とする）を添加する。ｐ型不純物元素と
しては、代表的に周期表の１３族に属する元素、典型的
にはボロンまたはガリウムを用いることができる。この
工程（チャネルドープ工程という）はＴＦＴのしきい値
電圧を制御するための工程である。この工程により、後
のＴＦＴの活性層となる半導体層１０９に１×１０¹⁵〜
１×１０¹⁸ａｔｏｍｓ／ｃｍ³（代表的には、５×１０
¹⁶〜５×１０¹⁷ａｔｏｍｓ／ｃｍ³）の濃度でｐ型不純
物元素が添加される。

【００３２】次いで、レジストからなるマスクを形成
し、ｎ型不純物元素（本実施例では、リン）を添加し
て、高濃度にリンを含む不純物領域１１１を形成する。
この領域には、リンが１×１０²⁰〜５×１０²²ａｔｏｍ
ｓ／ｃｍ³、代表的には２×１０² ⁰〜１×１０²²ａｔｏ
ｍｓ／ｃｍ³の濃度が含まれるようにする。

【００３３】続いて、下地絶縁膜にゲート線１０１に達
するコンタクトホールを形成する。その後、ゲート電極
となる導電膜を形成する。なお、ゲート電極は、単層の
導電膜で形成してもよいが、必要に応じて２層、３層と
いった積層膜とすることが好ましい。本実施例では、導
電膜（Ａ）１１２および導電膜（Ｂ）１１３からなる積
層膜を形成する（図２（Ａ））。

【００３４】本実施例では、導電膜（Ａ）１１２として
ＴａＮ膜、導電膜（Ｂ）１１３としてＷ膜を用いるが、
タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍ
ｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン
（Ｓｉ）から選ばれた元素、または前記元素を主成分と
する導電膜（代表的には、窒化タンタル膜、窒化タング
ステン膜、窒化チタン膜等）、または前記元素を組み合
わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ
合金膜、タングステンシリサイド膜等）を用いることが
できる。なお、導電膜（Ａ）１１２は、１０〜５０ｎｍ
（好ましくは、２０〜３０ｎｍ）とし、導電膜（Ｂ）１
１３は２００〜４００ｎｍ（好ましくは、２５０〜３５
０ｎｍ）の厚さで成膜すればよい。その後、導電膜
（Ａ）１１２および導電膜（Ｂ）１１３を所望の形状に
パターニングして、ゲート電極１１４、ソース線１１５
および容量電極１１６を形成する（図２（Ｂ））。

【００３５】次いで、ゲート電極１１４をマスクとして
用いて、ｎ型を付与する不純物元素（以下、ｎ型不純物
元素とする）を後のＴＦＴの活性層となる半導体層に添
加する。ｎ型不純物元素としては、周期表の１５族に属
する元素、典型的にはリンまたはヒ素を用いることがで
きる。このｎ型不純物元素が添加された領域は、ＬＤＤ
領域１１７として機能させるための低濃度不純物領域で
あり、ｎ型不純物元素が１×１０¹⁶〜５×１０¹⁸ａｔｏ
ｍｓ／ｃｍ³（代表的には、１×１０¹⁷〜５×１０¹⁸ａ
ｔｏｍｓ／ｃｍ³）の濃度で含まれている。

【００３６】次いで、後のｎチャネル型ＴＦＴとなる領
域をマスクで覆い、後のｐチャネル型ＴＦＴの活性層と
なる半導体層にｐ型不純物元素としてボロンを３×１０
²⁰〜３×１０²¹ａｔｏｍｓ／ｃｍ³、代表的には５×１
０²⁰〜１×１０²¹ａｔｏｍｓ／ｃｍ³の濃度が含まれる
ように添加する（図示せず）。

【００３７】次に、第１層間絶縁膜１１８として窒化シ
リコン膜、酸化シリコン膜または窒化酸化シリコン膜を
５０〜５００ｎｍ、代表的には２００〜３００ｎｍの厚
さで形成する。本実施例では、プラズマＣＶＤ法で、２
００ｎｍ厚の窒化酸化シリコン膜を形成した（図２
（Ｂ））。

【００３８】その後、それぞれの半導体層にそれぞれの
濃度で添加されたｎ型およびｐ型の不純物元素を活性化
するための加熱処理を行った。この工程は、電気炉を用
いたアニール法、レーザーアニール法、ランプアニール
法またはそれらを併用して行うことができる。電気炉を
用いたアニール法を行う場合は、不活性ガス雰囲気中に
おいて、５５０〜１０００℃で行えばよい。本実施例で
は、９５０℃、３０分の加熱処理を行い、不純物元素の
活性化を行う。

【００３９】なお、本実施例でゲート電極として用いて
いる導電膜は、非常に酸化されやすく、酸化すると抵抗
率が上がってしまうという問題があった。そこで、本実
施形態における活性化のための加熱処理は、ロータリー
ポンプおよびメカニカルブースターポンプにより排気を
行って雰囲気中の酸素濃度を低減し、減圧の雰囲気下で
加熱処理を行うことが好ましい。

【００４０】次いで、熱的に励起された水素により活性
層中のダングリングボンドを終端する水素化のため、水
素雰囲気中で、４１０℃で１時間の加熱処理を行う。水
素化の他の手段として、プラズマにより励起された水素
を用いるプラズマ水素化を行ってもよい。

【００４１】なお、第２層間絶縁膜１１９を無機絶縁膜
を用いて形成する場合には、水素化のための加熱処理
は、保持容量の誘電体となる絶縁膜を形成した後に行っ
てもよい。

【００４２】次いで、第２層間絶縁膜１１９を膜厚５０
０〜１０００ｎｍ（本実施例では８００ｎｍ）に形成す
る。第２層間絶縁膜としては、アクリル、ポリイミド、
ポリアミド、ＢＣＢ（ベンゾシクロブテン）といった有
機絶縁膜、もしくは、酸化窒化シリコン膜もしくは窒化
酸化シリコン膜といった無機絶縁膜を用いればよい。

【００４３】続いて、半導体層１０９に達するコンタク
トホールをゲート絶縁膜１１０、第１層間絶縁膜１１８
および第２層間絶縁膜１１９に、ソース線１１５および
容量電極１１６に達するコンタクトホールを第１層間絶
縁膜１１８および第２層間絶縁膜１１９に形成する。次
いで、それぞれのＴＦＴを電気的に接続する配線および
ＴＦＴ（チャネル形成領域）を遮光するための遮光膜を
形成するために導電膜を形成し、所望の形状にパターニ
ングして配線１２０、１２１および上部遮光膜１２２を
形成する（図２（Ｃ）及び図４）。配線材料としては、
チタン（Ｔｉ）を主成分とする導電膜を膜厚５０〜１０
０ｎｍに成膜した後、アルミニウム（Ａｌ）を主成分と
する導電膜を膜厚３００〜５００ｎｍに成膜し、その上
にチタン（Ｔｉ）を主成分とする導電膜を膜厚５０〜１
００ｎｍに成膜した後、さらにアルミニウム（Ａｌ）を
主成分とする導電膜を膜厚５０〜１００ｎｍに成膜する
積層構造とした（図３（Ａ））。ここで、Ｔｉを主成分
とする導電膜＼アルミニウムを主成分とする導電膜の２
層構造としても良いが、後工程でアルミニウムを主成分
とする導電膜を除去した際、周辺回路部の配線層がチタ
ンを主成分とする導電膜単層となりアルミニウムに比べ
て高抵抗化してしまう。なお、配線および遮光膜を形成
するための導電膜としては、タンタル（Ｔａ）を主成分
とする膜、アルミニウム（Ａｌ）を主成分とする導電膜
またはチタン（Ｔｉ）を主成分とする膜のいずれかを積
層させて形成すればよい。

【００４４】次に、遮光膜１２２の表面に陽極酸化法ま
たはプラズマ酸化法（本実施例では陽極酸化法）により
２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）の厚さ
の酸化膜１２３を形成する。本実施例では遮光膜１２２
としてチタンを主成分とする膜とアルミニウムを主成分
とする膜とを積層して用いており、最上層にあるアルミ
ニウムを主成分とする膜が陽極酸化され、陽極酸化絶縁
膜１２３として酸化アルミニウム膜（アルミナ膜）が形
成される。この酸化絶縁膜１２３を保持容量の誘電体と
して用いる。なお、タンタル（Ｔａ）またはチタン（Ｔ
ｉ）を陽極酸化して得られる酸化絶縁膜も誘電率が高い
ため、保持容量の誘電体として好適に用いることができ
る（図５（Ａ））。

【００４５】この陽極酸化処理に際して、まず十分にア
ルカリイオン濃度の小さい酒石酸エチレングリコール溶
液を作製する。これは１５％の酒石酸アンモニウム水溶
液とエチレングリコールとを２：８で混合した溶液であ
り、これにアンモニア水を加え、ｐＨが７±０．５とな
るように調節する。そして、この溶液中に陰極となる白
金電極を設け、遮光膜１２２が形成されている基板を溶
液に浸し、遮光膜１２２を陽極として、一定（数ｍＡ〜
数十ｍＡ）の直流電流を流す。本実施例では１枚の基板
に２００ｍＡの電流を流した。

【００４６】溶液中の陰極と陽極との間の電圧は陽極酸
化物の成長に従い時間と共に変化するが、定電流のまま
一定の昇圧レートで電圧を上昇させて、到達電圧４５Ｖ
に達したところで陽極酸化処理を終了させる。このよう
にして遮光膜１２２の表面には厚さ約５０ｎｍの陽極酸
化絶縁膜１２３を形成することができる。なお、ここで
示した陽極酸化法に係わる数値は一例にすぎず、作製す
る素子の大きさ等によって当然最適値は変化しうるもの
である。

【００４７】なお、この陽極酸化工程で陽極酸化される
のは、遮光膜１２２だけである。配線１２０、１２１は
遮光膜１２２と接続していないため、陽極酸化膜が形成
されることはない。また、陽極酸化の際にＴＦＴに電流
が流れることもないためＴＦＴの劣化を防ぐことができ
る。

【００４８】また、ここでは陽極酸化法を用いて遮光膜
表面のみに絶縁膜を設ける構成としたが、絶縁膜をプラ
ズマＣＶＤ法、熱ＣＶＤ法またはスパッタ法などの気相
法によって形成しても良い。また、酸化シリコン膜、窒
化シリコン膜、窒化酸化シリコン膜、ＤＬＣ（Diamond
Like Carbon）膜、酸化タンタル膜または有機絶縁膜を
用いても良い。さらに、これらを組み合わせた積層膜を
用いても良い。

【００４９】酸化絶縁膜１２３を形成した後、積層構造
となっている配線１２０、１２１の４層目のアルミニウ
ムを主成分とする導電膜を除去する（図３（Ａ））。ア
ルミニウムを主成分とする導電膜の除去には、混酸アル
ミ液（和光純薬工業株式会社製、硝酸：２．０％、酢
酸：９．８％、リン酸：７２．３％含有）を用いること
ができる。

【００５０】本実施例における陽極酸化法の条件で、ア
ルミニウム膜に陽極酸化膜を形成すると膜厚約５０ｎｍ
のＡｌＯ_x膜が形成された。後のアルミニウム膜除去の
際、１０〜２０ｎｍ程度ＡｌＯ_x膜はエッチングされ
る。このＡｌＯ_x膜上に２００μｍ×１７００μｍのＩ
ＴＯ膜（酸化インジウムと酸化スズとの化合物）を形成
し、Ａｌ−ＡｌＯ_x膜−ＩＴＯ膜間に５Ｖの電圧をかけ
たところ、１．３×１０^-11Ａの微少なリーク電流が測
定された（図６）。

【００５１】次いで、第３層間絶縁膜１２４を形成す
る。第３層間絶縁膜１２４は、平坦化する必要があるた
め、ポリイミド、アクリルといった有機絶縁膜を用いて
膜厚１．５μｍに形成する。続いて、保持容量となる領
域の層間絶縁膜はエッチングして除去し、酸化絶縁膜１
２３を露出させる。また、同一の工程において第３層間
絶縁膜１２４にドレイン配線１２１に達するコンタクト
ホールを形成し（図５（Ｂ））、画素電極１２５を形成
する（図５（Ｃ））。画素電極１２５は、一部の領域で
酸化絶縁膜１２３に接し、遮光膜１２２を下部電極、陽
極酸化膜１２３を誘電体、画素電極１２５を上部電極と
した第１保持容量１２６が形成される。本実施例では、
透過型の液晶表示装置とするために、ＩＴＯ膜（酸化イ
ンジウムと酸化スズとの化合物）を用いて、膜厚１００
ｎｍでスパッタ法により成膜する。なお、第２保持容量
１２７は、半導体層１０９、ゲート絶縁膜１１０および
容量電極１１６からなる。

【００５２】本実施例を用いると、配線部分の最上層の
アルミニウムを主成分とする導電層を除去しないものに
比べてコンタクト抵抗が５〜６桁低いアクティブマトリ
クス基板を作成することが出来る。また、こうして形成
されたアクティブマトリクス基板に液晶層を配向させる
配向膜を形成し、公知のセル組み技術を用いて対向電極
および配向膜が形成された対向基板およびアクティブマ
トリクス基板を貼り合わせた後、液晶を注入し封止する
ことでアクティブマトリクス型液晶表示装置を完成する
ことができる。

【００５３】［実施例２］本実施例においては、本発明
を用いてアクティブマトリクス基板を作製する工程につ
いて説明する（図７）。

【００５４】第２層間絶縁膜１１９の形成までは、実施
例１と同様にすればよい。

【００５５】続いて、半導体層１０９に達するコンタク
トホールをゲート絶縁膜１１０、第１層間絶縁膜１１８
および第２層間絶縁膜１１９に、ソース線１１５および
容量電極１１６に達するコンタクトホールを第１層間絶
縁膜１１８および第２層間絶縁膜１１９に形成する。次
いで、それぞれのＴＦＴを電気的に接続する配線および
ＴＦＴ（チャネル形成領域）を遮光するための遮光膜を
形成するために導電膜を形成し、所望の形状にパターニ
ングして配線１２８、１２９および上部遮光膜１３０を
形成する。配線材料としては、チタン（Ｔｉ）を主成分
とする導電膜を膜厚５０〜１００ｎｍに成膜した後、ア
ルミニウム（Ａｌ）を主成分とする導電膜を膜厚３００
〜５００ｎｍに成膜する積層構造とした。なお、配線お
よび遮光膜を形成するための導電膜としては、タンタル
（Ｔａ）を主成分とする膜、アルミニウム（Ａｌ）を主
成分とする導電膜またはチタン（Ｔｉ）を主成分とする
膜のいずれかを積層させて形成すればよい（図３（Ｂ）
および図７（Ａ））。

【００５６】次に、遮光膜１３０の表面に陽極酸化法ま
たはプラズマ酸化法（本実施例では陽極酸化法）により
２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）の厚さ
の酸化膜１３１を形成する。本実施例では遮光膜１３０
としてチタンを主成分とする膜とアルミニウムを主成分
とする膜とを積層して用いており、最上層にあるアルミ
ニウムを主成分とする膜が陽極酸化され、陽極酸化絶縁
膜１３１として酸化アルミニウム膜（アルミナ膜）が形
成される。この酸化絶縁膜１３１を保持容量の誘電体と
して用いる。なお、タンタル（Ｔａ）またはチタン（Ｔ
ｉ）を陽極酸化して得られる酸化絶縁膜も誘電率が高い
ため、保持容量の誘電体として好適に用いることができ
る（図７（Ａ））。

【００５７】なお、この陽極酸化工程で陽極酸化される
のは、遮光膜１３０だけである。配線１２８、１２９は
遮光膜１３０と接続していないため、陽極酸化膜が形成
されることはない。また、陽極酸化の際にＴＦＴに電流
が流れることもないためＴＦＴの劣化を防ぐことができ
る。

【００５８】次いで、第３層間絶縁膜１３２を形成す
る。第３層間絶縁膜１３２は、平坦化する必要があるた
め、ポリイミド、アクリルといった有機絶縁膜を用いて
形成する。続いて、第３層間絶縁膜１３２をエッチング
し、遮光膜１３０および配線１２９の一部を露出させる
（図７（Ｂ））。

【００５９】次いで、積層構造となっているドレイン配
線１２９の２層目のアルミニウムを主成分とする導電膜
を除去する（図３（Ｂ））。本実施例ではＩＣＰ（Indu
ctively Coupled Plasma：誘導結合型プラズマ）エッチ
ング法を用い、エッチング用ガスにＢＣｌ₃とＣｌ₂を用
い、それぞれのガス流量比を４０／４０ｓｃｃｍとし、
１．２Ｐａの圧力でコイル型の電極に４５０ＷのＲＦ電
力、及び基板側に１００ＷのＲＦ電力を投入してプラズ
マを生成してエッチングを行った。

【００６０】次いで、画素電極１３３を形成する（図７
（Ｃ））。画素電極１３３は、一部酸化絶縁膜１３１に
接するように形成される。本実施例では、透過型の液晶
表示装置とするために、ＩＴＯ膜（酸化インジウムと酸
化スズとの化合物）を用いて、膜厚１００ｎｍでスパッ
タ法により成膜する。ここまでの工程により、遮光膜１
３０を下部電極、陽極酸化膜１３１を誘電体、画素電極
１３３を上部電極とした保持容量１３４が形成される。

【００６１】本実施例を用いると、配線部分の最上層の
アルミニウムを主成分とする導電層を除去しないものに
比べてコンタクト抵抗が５〜６桁低いアクティブマトリ
クス基板を作成することが出来る。また、こうして形成
されたアクティブマトリクス基板に液晶層を配向させる
配向膜を形成し、公知のセル組み技術を用いて対向電極
および配向膜が形成された対向基板およびアクティブマ
トリクス基板を貼り合わせた後、液晶を注入し封止する
ことでアクティブマトリクス型液晶表示装置を完成する
ことができる。

【００６２】［実施例３］本実施例においては、本発明
を用いてアクティブマトリクス基板を作製する工程につ
いて説明する（図８）。

【００６３】第３層間絶縁膜１３２の形成までは、実施
例２と同様にすればよい。

【００６４】続いて、保持容量となる領域の層間絶縁膜
１３２はエッチングして除去し、酸化絶縁膜１３１を露
出させる。また、同一の工程において第３層間絶縁膜１
３２にドレイン配線１３５の線幅より大きいコンタクト
ホールを形成する（図３（Ｃ））および図８（Ａ））。
これにより、画素電極１３６の断線を防ぐことが出来
る。

【００６５】次いで、積層構造となっているドレイン配
線１３５の２層目のアルミニウムを主成分とする導電膜
を除去する（図３（Ｃ））。アルミニウムを主成分とす
る導電膜の除去には、混酸アルミ液（和光純薬工業株式
会社製、硝酸：２．０％、酢酸：９．８％、リン酸：７
２．３％含有）を用いることができる。

【００６６】次いで、画素電極１３６を形成する（図８
（Ｂ））。画素電極１３６は、一部の領域で酸化絶縁膜
１３１に接し、遮光膜１３０を下部電極、陽極酸化膜１
３１を誘電体、画素電極１３６を上部電極とした第１保
持容量１３７が形成される。本実施例では、透過型の液
晶表示装置とするために、ＩＴＯ膜（酸化インジウムと
酸化スズとの化合物）を用いて、膜厚１００ｎｍでスパ
ッタ法により成膜する。なお、第２保持容量１２７は、
半導体層１０９、ゲート絶縁膜１１０および容量電極１
１６からなる。

【００６７】本実施例を用いると、配線部分の最上層の
アルミニウムを主成分とする導電層を除去しないものに
比べてコンタクト抵抗が７〜８桁低いアクティブマトリ
クス基板を作成することが出来る。また、こうして形成
されたアクティブマトリクス基板に液晶層を配向させる
配向膜を形成し、公知のセル組み技術を用いて対向電極
および配向膜が形成された対向基板およびアクティブマ
トリクス基板を貼り合わせた後、液晶を注入し封止する
ことでアクティブマトリクス型液晶表示装置を完成する
ことができる。

【００６８】［実施例４］実施例１で作製されたアクテ
ィブマトリクス基板を用いて作製されたアクティブマト
リクス型液晶表示装置の一例について説明する。

【００６９】図９において、アクティブマトリクス基板
は基板１００上に形成された画素部と駆動回路とその他
の信号処理回路とで構成される。画素部にはＴＦＴ（画
素ＴＦＴともいう）と保持容量とが設けられ、画素部の
周辺に設けられる駆動回路はＣＭＯＳ回路を基本として
構成されている。

【００７０】遮光膜１２２は、ゲート線１０１の上方に
ゲート線１０１と平行な方向に設けられ、保持容量の下
部電極として機能している。ソース線１１５は、ゲート
線１０１と垂直な方向に設けられている。

【００７１】駆動回路からは、それぞれゲート線１０
１、ソース線１１５が画素部に延在し、画素ＴＦＴに接
続している。また、フレキシブルプリント配線板（Flex
ible Printed Circuit :ＦＰＣ）２０１が外部入力端子
２０２に接続していて画像信号などを入力するのに用い
る。ＦＰＣ２０１は補強樹脂によって強固に接着されて
おり、接続配線で、それぞれの駆動回路に接続してい
る。また、対向基板２００には図示していないが、透明
対向電極が設けられている。

【００７２】［実施例５］本実施例では、実施例１と異
なる構造の画素部について、図を用いて説明する。な
お、基本的な構造は、図５（Ｃ）に示した画素部と同一
構造であるので、相違点のみを説明する（図１０及び図
１１）。

【００７３】まず、基板（石英基板）３００の絶縁表面
にポリシリコン膜およびＷＳｉ_x膜を積層し、これらの
膜を所望の形状にパターニングして基板裏側からの光を
遮光するための下部遮光膜３０１、３０２を形成する。
以下では、下部遮光膜３０１をゲート線３０１と、下部
遮光膜３０２をソース線３０２称する。

【００７４】実施例１に従って、ゲート絶縁膜を形成す
る工程まで行う。次いで、ソース線３０２に達するコン
タクトホールを下地膜１０２とゲート絶縁膜１１０に形
成する。次いで、導電膜を形成し所望の形状にパターニ
ングして、ゲート電極１１４、ソース線１３８および容
量電極１１６を形成する。

【００７５】以降、実施例１に従って、アクティブマト
リクス基板が完成する。

【００７６】本実施例のような画素部の構造にすること
で、開口率を高めることが可能となる。

【００７７】［実施例６］本発明を実施して形成された
アクティブマトリクス型液晶表示装置をプロジェクタに
用いた例を図１２に示す。

【００７８】図１２（Ａ）はフロント型プロジェクタで
あり、投射装置２６０１、スクリーン２６０２等を含
む。

【００７９】図１２（Ｂ）はプロジェクタであり、本体
２７０１、投射装置２７０２、ミラー２７０３、スクリ
ーン２７０４等を含む。

【００８０】なお、図１２（Ｃ）は、図１２（Ａ）及び
図１２（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図１２（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。

【００８１】また、図１２（Ｄ）は、図１２（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、レンズアレイ２８１３、２
８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図１２（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。

【００８２】ただし、図１２に示したプロジェクタにお
いては、透過型の電気光学装置を用いた場合を示してお
り、反射型の液晶表示装置の適用例は図示していない。

【００８３】本発明を用いて作製された液晶表示装置
は、他の電気器具の表示部に組み込んで用いることもで
きる。電気器具の例として、ビデオカメラ、デジタルカ
メラ、ヘッドマウントディスプレイ（ゴーグル型ディス
プレイ）、パーソナルコンピュータ、携帯情報端末（モ
バイルコンピュータ、携帯電話または電子書籍等）など
が挙げられる。それらの一例を図１３及び図１４に示
す。

【００８４】図１３（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。

【００８５】図１３（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。

【００８６】図１３（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。

【００８７】図１３（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。

【００８８】図１３（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Di
gital Versatile Disc）、ＣＤ等を用い、音楽鑑賞や映
画鑑賞やゲームやインターネットを行うことができる。

【００８９】図１３（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。

【００９０】図１４（Ａ）は携帯電話であり、３００１
は表示用パネル、３００２は操作用パネルである。表示
用パネル３００１と操作用パネル３００２とは接続部３
００３において接続されている。接続部３００３におけ
る、表示用パネル３００１の表示部３００４が設けられ
ている面と操作用パネル３００２の操作キー３００６が
設けられている面との角度θは、任意に変えることがで
きる。さらに、音声出力部３００５、操作キー３００
６、電源スイッチ３００７、音声入力部３００８を有し
ている。

【００９１】図１４（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。

【００９２】図１４（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。

【００９３】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電気器具に適用することが可能であ
る。また、本実施例の電気器具は実施例１〜５を組み合
わせて実現することができる。

【００９４】

【発明の効果】本発明を用いることにより、工程数を増
加することなく、十分な保持容量を有し、コンタクト抵
抗が低く、開口率の高い半導体装置を作製することがで
きる。また、非常に小さな画素サイズで設計された液晶
表示装置および該液晶表示装置を表示部に用いた電気器
具においても明るい高精細な画像表示を実現することが
できる。

【図面の簡単な説明】

【図１】本発明の実施の一例を示す図。

【図２】本発明の実施の一例を示す図。

【図３】本発明の実施の一例を示す図。

【図４】本発明の実施の一例を示す図。

【図５】本発明の実施の一例を示す図。

【図６】本発明の実施の一例を示す図。

【図７】本発明の実施の一例を示す図。

【図８】本発明の実施の一例を示す図。

【図９】本発明の実施の一例を示す図。

【図１０】本発明の実施の一例を示す図。

【図１１】本発明の実施の一例を示す図。

【図１２】電気器具の一例を示す図。

【図１３】電気器具の一例を示す図。

【図１４】電気器具の一例を示す図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/3205 Ｇ０２Ｆ 1/1368 29/786 Ｈ０１Ｌ 29/78 ６１６Ｕ // Ｇ０２Ｆ 1/1368 ６１２Ｃ６１９Ｂ 21/88 ＮＲＦターム(参考） 2H092 JA25 JA33 JA39 JA44 JB13 JB27 JB36 JB38 JB42 JB51 JB58 JB69 KA04 KA18 MA05 MA24 MA28 RA05 5C094 AA31 AA43 BA03 BA43 CA19 DA13 DA15 EA04 EA07 ED15 HA08 5F033 GG04 HH04 HH08 HH17 HH19 HH20 HH21 HH28 HH32 MM05 MM07 MM08 QQ37 QQ59 QQ65 QQ73 QQ83 QQ89 RR04 RR06 RR08 SS08 SS15 VV10 VV15 XX09 XX10 5F110 AA03 AA04 AA21 BB02 BB04 CC02 DD03 DD13 DD14 DD15 EE01 EE04 EE06 EE14 EE15 GG01 GG02 GG13 GG25 GG32 GG34 GG47 HJ01 HJ04 HJ23 HL03 HL04 HL07 HL12 HL23 HM15 HM18 HM19 NN03 NN04 NN22 NN23 NN24 NN27 NN35 NN42 NN44 NN46 NN47 NN48 NN58 NN72 NN73 PP01 PP03 PP13 PP29 PP34 PP35 QQ11 QQ24 QQ25 QQ28 5G435 AA17 BB12 CC09 KK02 KK05 KK09 KK10

Claims

【特許請求の範囲】

【請求項１】複数の導電膜を積層して配線および遮光膜
を形成した後、前記配線の最上層の導電膜を除去し、前
記配線および前記遮光膜上に層間絶縁膜を形成した後、
前記層間絶縁膜に前記遮光膜および前記配線に達するコ
ンタクトホールを形成し、前記遮光膜上に絶縁膜を形成
した後、前記層間絶縁膜および前記絶縁膜上に画素電極
を形成する工程を含む半導体装置の作製方法。
【請求項２】複数の導電膜を積層して配線および遮光膜
を形成した後、前記配線および前記遮光膜上に層間絶縁
膜を形成し、前記層間絶縁膜に前記遮光膜および前記配
線に達するコンタクトホールを形成した後、前記遮光膜
上に絶縁膜を形成し、前記配線の最上層の導電膜を除去
した後、前記層間絶縁膜および前記絶縁膜上に画素電極
を形成する工程を含む半導体装置の作製方法。
【請求項３】基板にゲート線を形成する第１の工程と、
前記ゲート線上に下地絶縁膜を形成する第２の工程と、
前記下地絶縁膜上に半導体層を形成する第３の工程と、
前記半導体層上にゲート絶縁膜を形成する第４の工程
と、前記下地絶縁膜および前記ゲート絶縁膜に前記ゲー
ト線に達するコンタクトホールを形成する第５の工程
と、前記ゲート絶縁膜上に前記ゲート線と接続されたゲ
ート電極を形成する第６の工程と、前記半導体層に不純
物元素を添加する第７の工程と、前記ゲート電極上に第
１層間絶縁膜および第２層間絶縁膜を形成する第８の工
程と、前記第１層間絶縁膜および前記２層間絶縁膜に前
記半導体層に達するコンタクトホールを形成する第９の
工程と、複数の導電膜の積層からなる配線および遮光膜
を形成する第１０の工程と、前記遮光膜上に陽極酸化法
を用いて絶縁膜を形成する第１１の工程と、前記配線の
最上層の導電膜を除去する第１２の工程と、第３層間絶
縁膜を形成する第１３の工程と、前記第３層間絶縁膜に
前記絶縁膜および前記配線に達するコンタクトホールを
形成する第１４の工程と、前記絶縁膜および前記第３層
間絶縁膜上に画素電極を形成する第１５の工程と、を有
することを特徴とする半導体装置の作製方法。
【請求項４】基板にゲート線を形成する第１の工程と、
前記ゲート線上に下地絶縁膜を形成する第２の工程と、
前記下地絶縁膜上に半導体層を形成する第３の工程と、
前記半導体層上にゲート絶縁膜を形成する第４の工程
と、前記下地絶縁膜および前記ゲート絶縁膜に前記ゲー
ト線に達するコンタクトホールを形成する第５の工程
と、前記ゲート絶縁膜上に前記ゲート線と接続されたゲ
ート電極を形成する第６の工程と、前記半導体層に不純
物元素を添加する第７の工程と、前記ゲート電極上に第
１層間絶縁膜および第２層間絶縁膜を形成する第８の工
程と、前記第１層間絶縁膜および前記２層間絶縁膜に前
記半導体層に達するコンタクトホールを形成する第９の
工程と、複数の導電膜の積層からなる配線および遮光膜
を形成する第１０の工程と、前記遮光膜上に陽極酸化法
を用いて絶縁膜を形成する第１１の工程と、第３層間絶
縁膜を形成する第１２の工程と、前記第３層間絶縁膜に
前記絶縁膜および前記配線に達するコンタクトホールを
形成する第１３の工程と、前記配線の最上層の導電膜を
除去する第１４の工程と、前記絶縁膜および前記第３層
間絶縁膜上に画素電極を形成する第１５の工程と、を有
することを特徴とする半導体装置の作製方法。