JP2003017436A

JP2003017436A - 半導体装置の製造方法

Info

Publication number: JP2003017436A
Application number: JP2001203816A
Authority: JP
Inventors: Hiroshi Okawa; 浩大川; Yukihisa Wada; 幸久和田; Takashi Uehara; 隆上原
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-07-04
Filing date: 2001-07-04
Publication date: 2003-01-17

Abstract

(57)【要約】【課題】層間絶縁膜に形成されるコンタクトホールや
配線溝において、パターン形成から導電層形成までの処
理によって、コンタクトホール径や配線溝幅の拡張が起
こる事を抑制し、設計通りのサイズに形成できる半導体
装置の製造方法を提供する。【解決手段】基板上に形成された絶縁層に所定のパタ
ーンを形成するパターン形成工程と、前記絶縁層上に導
電層を形成する導電層形成工程とを含む半導体装置の製
造方法であって、前記パターン形成工程後、前記導電層
形成工程前に、熱処理工程またはプラズマ窒化処理工程
を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高集積度、高信頼
性を有する半導体装置の製造方法に関するものであり、
特に、半導体装置の層間絶縁膜に形成されるコンタクト
ホールと配線溝の製造方法に関するものである。

【０００２】

【従来の技術】近年、ＬＳＩの超微細化、高速化に伴っ
て、ＭＯＳＦＥＴのスケーリングに添った寸法の縮小が
要求されており、特に層間絶縁膜への微細なコンタクト
ホールや配線溝の形成が必要となっている。このような
微細なパターンは、一般的にレジストマスクを用いてド
ライエッチングによりパターニングするが、ドライエッ
チング以降の洗浄等の工程により、前記層間絶縁膜が後
退し、層間絶縁膜に形成されたパターンの拡張が起こ
る。パターン拡張の原因としては、パターン形成後から
導電層堆積までの間に、イオン注入や、他のコンタクト
ホールや配線溝の形成、アッシング、洗浄等の工程を多
く含むことが挙げられ、これにより、形成されたパター
ンへのダメージが大きくなる。

【０００３】さらにドライエッチングやウェットエッチ
ング等の工程が、このダメージを受けたパターンの後退
を顕著にしている。例えば、ドライエッチングにおいて
は、エッチングに用いるガスの成分をはじめ、レジスト
を含む被パターニング層の構成成分等を含む堆積物（以
下、「堆積ポリマー」という）が生成され、この堆積物
ポリマーにより導電層間の接触が不十分となったり、コ
ンタクト抵抗が増大したりする可能性がある。このた
め、導電層形成前にこの堆積物ポリマー除去工程が必要
となる。

【０００４】さらに、ドライエッチング後にマスクとし
て用いたレジストを除去する際は、一般的に酸素プラズ
マアッシングをし、硫酸と過酸化水素水とからなる混酸
洗浄液によるレジスト除去方法が採用されているが、前
記酸素プラズマアッシングにより、露出した導電層の表
面に酸化膜が生成してしまう。この酸化膜は、導電層間
の接触抵抗を増大させる原因となる為、導電層形成前に
この酸化膜除去工程も必要となる。

【０００５】さらに、ゲート上の層間絶縁膜へのコンタ
クトホール形成や、多層配線プロセス等のように、複数
のパターンを別々の工程で形成していく場合は、ドライ
エッチングやアッシング、洗浄等の多くの工程が導電層
形成前に含まれることになる。ゲート絶縁膜のコンタク
トホール形成の為のSelf-Aligned Contactにおいては、
層間絶縁膜下のストッパー膜となる絶縁膜をドライエッ
チングする際、レジストを用いない為、大きなダメージ
が層間絶縁膜にかかることになる。

【０００６】以上のように、現在の半導体装置の製造方
法においては、一度形成された層間絶縁膜パターンに多
くのダメージとエッチングが加わり、導電層形成前まで
にパターンが後退してしまう可能性が大きくなってい
る。

【０００７】また、上記した堆積ポリマーと導電層表面
の酸化膜の除去は、一般的にフッ化水素酸またはバッフ
ァードフッ酸等の導電層表面の酸化膜を除去できる薬液
で処理を行うが、特にＢＰＳＧからなる層間絶縁膜の場
合は、ホウ素（Ｂ）やリン（Ｐ）を含まない絶縁膜と比
べて上記薬液に対するエッチングレートが速い為、上記
薬液処理による層間絶縁膜のパターンの拡張が顕著とな
る。特にゲート上の層間絶縁膜においては、半導体装置
の高集積化にともない、層間絶縁膜を堆積する下地段差
のアスペクト比が増大し、凹部に対する良好な平坦性を
得るために、ホウ素やリン濃度の高いＢＰＳＧを用いる
ことが一般的である。このことは上記薬液に対する層間
絶縁膜のエッチングレートをさらに増加させ、パターン
の拡張をより顕著にしている。

【０００８】これらの様に、絶縁層へのパターン形成か
ら導電膜形成までの工程増加や、層間絶縁膜の膜質の変
化によるパターン拡張は、高集積化に伴うパターンピッ
チの縮小に伴い、導電層間の短絡を発生させる可能性を
増大させている。

【０００９】

【発明が解決しようとする課題】図４は従来例として、
基板上の層間絶縁膜へのパターン形成工程の断面図を示
すものであり、図４において、１は基板、２は層間絶縁
膜、３はレジスト、５は導電層を示す。ここで、基板１
は、図示はしていないが、半導体基板でもよく、または
半導体基板上にトランジスタ等の能動素子が形成されて
いてもよく、または半導体基板上に他の複数の配線層が
形成されていてもよい。

【００１０】図４（ａ）において、基板１上にＢＰＳＧ
等からなる層間絶縁膜２を形成する。その後、所望パタ
ーンを形成するためにレジストパターン３を写真製版す
る。引き続き層間絶縁膜２をドライエッチングにより除
去し、コンタクトホールになる所望パターンを形成し、
プラズマアッシング等のアッシングや硫酸／過酸化水素
水等の混合液でレジスト３を除去する（図４（ｂ））。

【００１１】ここで、ドライエッチングやアッシングに
よりコンタクトホール内に生成する堆積ポリマーまたは
導電膜上の酸化膜４を除去するために、例えばフッ化水
素酸やバッファードフッ酸等の薬液で処理をする（図４
（ｃ））。この時、前記薬液により層間絶縁膜２がエッ
チングされて、層間絶縁膜２に形成されたパターンが拡
張する。パターン拡張を防ぐ手段として、例えば特開平
１０−１７２９４２号公報に記載されているバッファー
ドフッ酸を用いると、フッ化水素酸に比べて熱酸化膜に
対する層間絶縁膜２のエッチングレートをかなり抑える
事ができるが、上記した理由によりパターンは拡張し、
所定寸法を得る事ができない。

【００１２】その後、導電層５を形成し、図４（ｄ）に
示す半導体装置が形成されるが、高集積化に伴うパター
ンピッチの縮小に伴い、導電層間の短絡を発生させる可
能性が増大している。

【００１３】本発明は、前記課題を解決するため、層間
絶縁膜に形成されるコンタクトホールや配線溝におい
て、パターン形成から導電層形成までの処理によって、
コンタクトホール径や配線溝幅の拡張が起こる事を抑制
し、設計通りのサイズに形成できる半導体装置の製造方
法を提供することを目的とする。

【００１４】

【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体装置の製造方法は、基板上に形成さ
れた絶縁層に所定のパターンを形成するパターン形成工
程と、前記絶縁層上に導電層を形成する導電層形成工程
とを含む半導体装置の製造方法であって、前記パターン
形成工程後、前記導電層形成工程前に、熱処理工程また
はプラズマ窒化処理工程を有することを特徴とする。こ
れにより、絶縁層に形成されたパターン寸法が、以降の
処理によって変化することを抑えることができる。

【００１５】前記の半導体装置の製造方法において、前
記パターンはコンタクトホールまたは配線溝であること
が好ましい。これにより、層間絶縁膜に形成されたパタ
ーン寸法を拡張させずに、微細なコンタクトホールや配
線溝を形成することができ、ＬＳＩの高集積化が可能と
なる。

【００１６】また、前記の半導体装置の製造方法におい
て、前記絶縁層はホウ素またはリンを含有するシリコン
酸化膜からなることが好ましい。半導体装置の製造過程
においては、アッシング等により生成した導電層上の酸
化膜を除去するため、一般に、絶縁層表面をフッ化水素
酸またはバッファードフッ酸等で処理するが、ホウ素や
リンを含む絶縁膜は、これらの薬液に対するエッチング
レートが速く、薬液処理により層間絶縁膜のパターンが
拡張しやすい。したがって、本発明の熱処理やプラズマ
窒化処理を行うことにより、パターンの後退を防止する
ことができる。

【００１７】また、前記の半導体装置の製造方法におい
て、前記絶縁層は複数の絶縁膜の積層膜からなることが
好ましい。複数の絶縁膜が積層された積層膜の場合、導
電層形成工程前に、ドライエッチングやアッシング、洗
浄等の多数の工程が実施されるため、特にパターンの後
退が生じやすいが、熱処理やプラズマ窒化処理を行うこ
とにより、パターンの後退を防止することができる。

【００１８】また、前記の半導体装置の製造方法におい
ては、前記熱処理工程またはプラズマ窒化処理工程後、
前記導電層形成工程前に、さらに第２のパターン形成工
程を有することが好ましい。第２のパターン形成時に第
１のパターンの後退が生じ易いが、第１のパターン形成
後に熱処理やプラズマ窒化処理を行うことにより、第１
のパターンの後退を防止することができる。これによ
り、層間絶縁膜に形成されたパターン寸法を拡張させず
に、微細なコンタクトホールや配線溝を形成することが
でき、ＬＳＩの高集積化が可能となる。

【００１９】

【発明の実施の形態】本発明の半導体装置の製造方法
は、基板上に形成された絶縁層に所定パターンを形成す
るパターン形成工程と、前記基板および絶縁層上に導電
層を形成する導電層形成工程とを含む半導体装置の製造
方法であって、前記パターン形成工程後、前記導電層形
成工程前に、熱処理工程またはプラズマ窒化処理工程を
有する。基板は特に限定されず、従来公知のものを適宜
用いることができる。例えば、Ｐ（１００）基板、Ｎ
（１００）基板、Ｐ／Ｐユピ（１００）基板、複数の配
線層を形成した各種基板等が挙げられる。

【００２０】（パターン形成工程）パターン形成工程で
は、基板上に形成した絶縁層に所定のパターン、例え
ば、コンタクトホールや配線溝等を形成する。パターン
形成方法は、特に限定はなく、従来公知の方法が用いら
れる。パターン形成工程においては、前記のパターンを
少なくとも１つ形成するが、ＬＳＩの高集積化を図るた
め、導電層形成工程前に複数の所定パターン形成工程を
含むことが好ましい。また、複数のパターン形成工程を
含む場合は、第２のパターン形成時における第１のパタ
ーンの後退を防止するため、熱処理工程またはプラズマ
窒化処理工程を行った後に、第２のパターン形成工程を
行うことが好ましい。

【００２１】また、絶縁層は、特に限定されるものでは
なく、従来公知の絶縁層を使用することができるが、前
記の理由より、特にホウ素またはリンを含有するシリコ
ン酸化膜が好ましく用いられる。基板上への絶縁層の形
成方法は、特に限定はなく、従来公知の方法が用いられ
る。

【００２２】（熱処理工程またはプラズマ窒化処理工
程）熱処理工程またはプラズマ窒化処理工程では、基板
上に形成された絶縁層を熱処理またはプラズマ窒化処理
する。

【００２３】熱処理条件は、特に限定されないが、窒素
やアルゴン等の不活性ガス中で、温度５００〜８００℃
の範囲、好ましくは６００〜７００℃の範囲で処理す
る。また、熱処理時間は処理温度によっても異なるが、
通常１０〜６０秒間、好ましくは２０〜４０秒間処理す
る。熱処理温度が５００℃よりも低い場合は、絶縁層の
ダメージが回復されず、一方、８００℃よりも高い場合
は、絶縁層がリフローを起こしたり或いは基板の窒化が
進みすぎる現象が起きるからである。

【００２４】また、プラズマ窒化処理は、プラズマ化学
気相堆積装置（ＰＥＣＶＤ装置）等のプラズマ処理装置
にて行われる。プラズマ窒化処理条件は、特に限定され
ないが、窒素プラズマ中で基板表面の窒化処理を行うこ
とにより、比較的低温（約２００℃以下）で、絶縁膜の
ダメージ回復をはかることができる。

【００２５】（導電層形成工程）導電層形成工程では、
所定のパターンが形成された絶縁層上に導電層を形成す
る。

【００２６】導電層の形成方法は、特に限定はなく、従
来公知の方法が用いられる。また、導電層を形成するた
めの導電材料も、特に限定はなく、従来公知のものが適
宜用いられる。

【００２７】以下、本発明の実施形態を、図面を参照し
ながら詳細に説明する。

【００２８】（実施の形態１）図１は、本発明の実施形
態１における半導体装置の製造工程を示す図であり、基
板上に層間絶縁膜を有する半導体装置の断面構造を示
す。図１において、１は基板、２は層間絶縁膜、３はレ
ジスト、４は堆積ポリマーまたは導電膜上の酸化膜、５
は導電層を示す。ここで、基板１は、図示はしていない
が、半導体基板でもよく、または半導体基板上にトラン
ジスタ等の能動素子が形成されていてもよく、他の複数
の配線層が形成されていてもよい。

【００２９】図１（ａ）において、基板１上に層間絶縁
膜２を形成する。その後、所望パターンを形成するため
にレジストパターン３を写真製版する。

【００３０】引き続き、層間絶縁膜２をドライエッチン
グにより除去し、コンタクトホールになる所望パターン
を形成し、プラズマアッシング等のアッシングや硫酸／
過酸化水素水等の混合液で、レジスト３や、ドライエッ
チングやアッシングによりコンタクトホール内に生成す
る堆積ポリマーまたは導電膜上の酸化膜４を除去する
（図１（ｂ））。

【００３１】その後、アッシング、イオン注入、ウェッ
トエッチング、ドライエッチング等の他の工程を経ても
良いが、層間絶縁膜２がエッチングされる工程の前に、
例えば６５０℃、３０秒の熱処理、またはプラズマ窒化
処理を行う（図１（ｃ））。

【００３２】上記の熱処理を行うことにより、層間絶縁
膜のパターン形成以降の工程によるダメージを回復する
ことができる。また、上記のプラズマ窒化処理を行うこ
とにより、層間絶縁膜表面のエッチングレートを抑える
為、層間絶縁膜のエッチング量が大幅に抑えられ、パタ
ーンの拡張を防止できる。

【００３３】その後、導電層５を形成し、図１（ｄ）に
示す半導体装置が形成される。

【００３４】なお、本実施携帯では、コンタクトホール
の場合について説明したが、配線溝であっても本効果は
得られる。

【００３５】（実施の形態２）図２は、本発明の実施形
態２における半導体装置の製造工程を示す図であり、基
板上に層間絶縁膜を有する半導体装置の断面構造であ
る。図２において、１は基板、２は層間絶縁膜、３はレ
ジスト、４は堆積ポリマーまたは導電膜上の酸化膜、５
は導電層、６はシリコン窒化膜等からなる絶縁膜を示
す。ここで、基板１は、図示はしていないが、半導体基
板でもよく、または半導体基板上にトランジスタ等の能
動素子が形成されていてもよく、他の複数の配線層が形
成されていてもよい。

【００３６】図２（ａ）において、基板１上に窒化膜等
からなる絶縁膜６を形成し、さらに層間絶縁膜２を形成
する。その後、所望パターンを形成するためにレジスト
パターン３を写真製版する。

【００３７】引き続き、層間絶縁膜２をドライエッチン
グにより除去し、コンタクトホールになる所望パターン
を形成し、プラズマアッシング等のアッシングや硫酸／
過酸化水素水等の混合液でレジスト３を除去する。（図
２（ｂ））さらに、絶縁膜６をドライエッチングにより除去し、プ
ラズマアッシング等のアッシングや硫酸／過酸化水素水
等の混合液で、ドライエッチングにより発生したポリマ
ー等を除去する。（図２（ｃ））その後、アッシング、イオン注入、ウェットエッチン
グ、ドライエッチング等の他の工程を経ても良いが、層
間絶縁膜がエッチングされる工程の前に、例えば６５０
℃、３０秒の熱処理、またはプラズマ窒化処理を行う
（図２（ｄ））。

【００３８】上記の熱処理を行うことにより、層間絶縁
膜のパターン形成以降の工程によるダメージを回復する
ことができる。また、上記のプラズマ窒化処理を行うこ
とにより、層間絶縁膜表面のエッチングレートを抑える
為、層間絶縁膜のエッチング量が大幅に抑えられ、パタ
ーンの拡張を防止できる。

【００３９】その後、導電層５を形成し、図２（ｅ）に
示す半導体装置が形成される。

【００４０】（実施の形態３）図３は、本発明の実施形
態３における半導体装置の製造工程を示す図であり、基
板上に層間絶縁膜を有する半導体装置の断面構造であ
る。図３において、１は基板、２は層間絶縁膜、３はレ
ジスト、４は堆積ポリマーまたは導電膜上の酸化膜、５
は導電層、７はゲート絶縁膜、８はサイドウォール、９
はゲート電極を示す。

【００４１】図３（ａ）において、基板１上に例えばシ
リコン酸窒化膜からなるゲート絶縁膜７を形成し、さら
に、ゲート電極９を形成する。その後、所望ゲート電極
パターンを形成するためにレジストパターン（図示せ
ず）を写真製版し、引き続きゲート電極９、ゲート絶縁
膜７をドライエッチングにより除去し、ゲート電極を形
成する。さらに、その後サイドウォール用膜を堆積した
あと、異方性エッチングによりサイドウォール８を形成
する。さらにＢＰＳＧ等からなる層間絶縁膜２を形成す
る。その後、ゲート電極への所望コンタクトパターンを
形成するためにレジストパターン３を写真製版する。

【００４２】引き続き層間絶縁膜２をドライエッチング
により除去し、コンタクトホールになる所望パターンを
形成し、プラズマアッシング等のアッシングや硫酸／過
酸化水素水等の混合液でレジスト３を除去する。（図３
（ｂ））その後、例えば６５０℃３０秒の熱処理またはプラズマ
窒化処理を行い、さらに、基板１上への所望コンタクト
パターンを形成するためにレジストパターン１０を写真
製版する。（図３（ｃ））引き続き、層間絶縁膜２をドライエッチングにより除去
し、所望パターンを形成し、プラズマアッシング等のア
ッシングや硫酸／過酸化水素水等の混合液でレジスト１
０を除去する。（図３（ｄ））その後、ドライエッチングやアッシングにより生成する
堆積ポリマーや導電膜上の酸化膜４を、例えばフッ化水
素酸やバッファードフッ酸等の薬液で処理をすることに
より、除去する（図３（ｅ））。

【００４３】上記の熱処理を行うことにより、層間絶縁
膜のパターン形成以降の工程によるダメージを回復する
ことができる。また、上記のプラズマ窒化処理を行うこ
とにより、層間絶縁膜表面のエッチングレートを抑える
為、層間絶縁膜のエッチング量が大幅に抑えられ、パタ
ーンの拡張を防止できる。

【００４４】その後、導電層５を形成し、図３（ｆ）に
示す半導体装置が形成される。

【００４５】

【発明の効果】以上のように、本発明の半導体装置の製
造方法によれば、一つの絶縁層に複数の処理が行われる
場合に、最初に形成されたパターン寸法が、以降の処理
によって変化するのを抑えることが可能となる。したが
って、コンタクトホールや配線間の短絡を抑えることが
でき、より密度の高いコンタクトホールや配線パターン
を形成することが可能となり、ＬＳＩの高集積化を図る
ことができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１における半導体装置の製
造工程を示す断面図である。

【図２】本発明の実施の形態２における半導体装置の製
造工程を示す断面図である。

【図３】本発明の実施の形態３における半導体装置の製
造工程を示す断面図である。

【図４】従来例における半導体装置の製造工程を示す断
面図である。

【符号の説明】

１基板２層間絶縁膜３レジスト４堆積ポリマーまたは酸化膜５導電層６絶縁膜７ゲート絶縁膜８サイドウォール９ゲート電極１０レジスト

───────────────────────────────────────────────────── フロントページの続き (72)発明者上原隆大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 4M104 DD08 DD17 DD19 DD22 DD23 EE08 EE12 EE15 EE17 GG09 GG10 GG14 HH11 HH14 HH20 5F033 MM01 QQ08 QQ09 QQ10 QQ11 QQ19 QQ37 QQ58 QQ59 QQ60 QQ74 QQ90 QQ94 QQ96 RR06 RR13 RR14 RR15 XX00 XX03 XX04 XX31

Claims

【特許請求の範囲】

【請求項１】基板上に形成された絶縁層に所定のパタ
ーンを形成するパターン形成工程と、前記絶縁層上に導
電層を形成する導電層形成工程とを含む半導体装置の製
造方法であって、前記パターン形成工程後、前記導電層形成工程前に、熱
処理工程またはプラズマ窒化処理工程を有することを特
徴とする半導体装置の製造方法。
【請求項２】前記パターンは、コンタクトホールまた
は配線溝である請求項１に記載の半導体装置の製造方
法。
【請求項３】前記絶縁層は、ホウ素またはリンを含有
するシリコン酸化膜からなる請求項１または２に記載の
半導体装置の製造方法。
【請求項４】前記絶縁層は、複数の絶縁膜の積層膜か
らなる請求項１〜３のいずれかに記載の半導体装置の製
造方法。
【請求項５】前記熱処理工程またはプラズマ窒化処理
工程後、前記導電層形成工程前に、さらに第２のパター
ン形成工程を有する請求項１〜４のいずれかに記載の半
導体装置の製造方法。