KR19990057932A - 콘택홀 프로파일 개선을 위한 반도체 소자 제조 방법 - Google Patents

콘택홀 프로파일 개선을 위한 반도체 소자 제조 방법 Download PDF

Info

Publication number
KR19990057932A
KR19990057932A KR1019970078011A KR19970078011A KR19990057932A KR 19990057932 A KR19990057932 A KR 19990057932A KR 1019970078011 A KR1019970078011 A KR 1019970078011A KR 19970078011 A KR19970078011 A KR 19970078011A KR 19990057932 A KR19990057932 A KR 19990057932A
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
interlayer insulating
contact hole
forming
Prior art date
Application number
KR1019970078011A
Other languages
English (en)
Inventor
박상균
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970078011A priority Critical patent/KR19990057932A/ko
Publication of KR19990057932A publication Critical patent/KR19990057932A/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자 제조 공정시, 세정 공정후의 콘택홀 프로파일을 개선할 수 있는 반도체 소자 제조 방법에 관한 것으로써, 도전층 상부에 다층의 절연막으로 이루어진 층간절연막을 형성하는 단계; 상기 층간절연막 상부에 상기 층간절연막과 다른 식각비를 갖는 식각방지막을 형성하는 단계; 상기 식각방지막 및 상기 층간절연막의 일부를 선택적으로 건식식각 하여 상기 도전층의 소정 영역을 노출시키는 콘택홀을 형성하는 단계; 및 이후의 습식세정으로부터 상기 층간절연막이 요철 지는 것을 방지하기 위하여, 상기 콘택홀 측벽에 보호막 형성을 위한 플라즈마 처리를 하는 단계를 포함하여 이루어진다.

Description

콘택홀 프로파일 개선을 위한 반도체 소자 제조 방법
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 콘택홀 형성후에 진행되는 세정 후의 콘택홀 프로파일 개선을 위한 반도체 소자 제조 방법에 관한 것이다.
잘 알려진 바와 같이, 소자가 고집적화됨에 따라 제한된 면적 내에 적층형 소자의 형성 방법이 성행하고 있으며, 이에 따라 적층된 각각의 소자들을 절연시키기 위해 층간절연막이 사용된다. 경우에 따라서, 이러한 층간절연막들은 식각비가 다른 여러층의 절연막으로 구성되며, 이러한 층간절연막을 식각하여 형성되는 콘택홀은 식각 및 세정 공정후에 양호한 특성의 콘택홀 프로파일을 얻기가 어려운 실정이다.
도1a 및 도1b는 종래기술에 따른 콘택홀 형성 방법을 나타내는 공정 단면도이다.
먼저, 도1a에 도시된 바와 같이, 소정 공정이 완료된 실리콘 기판(11) 상부에 TEOS(tetra ethyl orthosilicate)산화막(12)을 형성하고, 그 상부에 BPSG(Borophsophor silicate glass)막(13), SiO2(14), PSG(phsophor silicate glass)막(15), SiO2(16)를 차례로 적층한 후, 콘택홀 형성을 위한 포토레지스트 패턴(도시되지 않음)을 사용하여 상기 적층된 층들을 식각제에 노출되는 순서대로 차례로 식각하여 실리콘 기판(11)을 노출시킨다. 그리고, 콘택홀 형성후에 식각제에 의한 찌꺼기, 포토레지스트 패턴의 찌꺼기 및 자연산화막 등을 제거하기 위하여 습식 식각 용액에서의 세정 공정을 진행한다. 그러나, BPSG막(13), PSG막(15), SiO2막(14, 16) 등은 같은 식각제에서 다른 식각비를 나타내므로 식각제를 사용한 습식 세정 공정을 진행하면, 도1a에 도시된 바와 같이 요철 형상의 측벽을 갖는 콘택홀이 형성된다.
다음으로, 도1b에 도시된 바와 같이, 콘택홀의 프로파일을 따라 장벽금속막(17)을 형성한 후, 콘택홀에 금속막(18)을 매립하여 금속 콘택을 이룬다. 여기서 콘택홀 측벽이 요철 형상의 프로파일을 갖기 때문에 이러한 콘택홀에 증착되는 장벽금속막(17)은 증착 특성이 우수하지 못하며, 그 상부에 형성되는 금속막(18)은 보이드를 형성하여 콘택 저항을 증가시킨다.
이를 해결하기 위하여 각각의 층간절연막의 불순물 농도 및 증착온도 조절 등의 방법이 사용되거나, 저농도 습식 식각 세정 용액을 사용하고 있으나, 각각 절연막의 기본 물성이 크게 다르거나 각 절연막이 물성이 크게 변화하지 않아 그 효과는 크지 않다. 또한 건식 세정(dry cleaning) 방법도 검토되고 있으나, 실제적으로 기판 및 접합 손상이나, 폴리머 및 찌꺼기 등의 완벽한 제거가 잘 이루어지지 않아 실용화하지 못하고 있는 실정이다.
따라서 이러한 문제점을 극복할 수 있는 프로파일이 개선된 콘택홀을 갖는 반도체 소자 제조 방법의 개발이 필요하게 되었다.
상기와 같은 제반 요구 사항에 의해 안출된 본 발명은, 반도체 소자의 콘택홀 형성시, 다층으로 구성되는 층간절연막을 식각한후 진행되는 세정 공정 진행시, 다층의 층간절연막이 다른 식각비를 가지므로 콘택홀의 측면 프로파일이 요철 모양으로 형성되어 콘택 저항을 증가시키는 문제점을 극복할 수 있는 반도체 소자 제조 방법을 제공함을 그 목적으로 한다.
도1a 및 도1b는 종래 기술에 따른 반도체 소자의 콘택홀 형성 방법을 나타내는 공정 단면도.
도2a 및 도2b는 본 발명의 일실시예에 따른 반도체 소자의 콘택홀 형성 방법을 나타내는 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 실리콘 기판 22 : TEOS산화막
23 : BPSG막 24 : SiO2
25 : PSG막 26 : SiO2
27 : 질화막
28 : 콘택홀 측벽의 보호막
상기 목적을 달성하기 위하여 본 발명의 반도체 소자 제조 방법은, 도전층 상부에 다층의 절연막으로 이루어진 층간절연막을 형성하는 단계; 상기 층간절연막 상부에 상기 층간절연막과 다른 식각비를 갖는 식각방지막을 형성하는 단계; 상기 식각방지막 및 상기 층간절연막의 일부를 선택적으로 건식식각 하여 상기 도전층의 소정 영역을 노출시키는 콘택홀을 형성하는 단계; 및 이후의 습식세정으로부터 상기 층간절연막이 요철지는 것을 방지하기 위하여, 상기 콘택홀 측벽에 보호막 형성을 위한 플라즈마 처리를 하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도2a 및 도2b는 본 발명의 일실시예에 따른 반도체 소자의 콘택홀 형성 방법을 나타내는 공정 단면도이다.
먼저, 도2a에 도시된 바와 같이, 소정 공정이 완료된 실리콘 기판(21) 상부에 TEOS산화막(22)을 형성하고, 그 상부에 BPSG막(23), SiO2(24), PSG막(25), SiO2(26)를 차례로 적층한다. 다음으로 종래와 같이 포토레지스트의 식각마스크 패턴을 형성하는 것이 아니라, SiO2(26) 상부에 식각방지막으로 질화막(27)을 형성한다. 그리고, 질화막(27) 상부에 콘택홀 형성을 위한 포토레지스트 패턴(201)을 형성한다. 여기서 질화막(27)은 추후에 진행되는 플라즈마 처리가 산소분위기의 플라즈마로 진행되기 때문에, 식각마스크의 포토레지스트 패턴(201)이 완전히 제거되는 경우에, 노출되는 SiO2(26)막 및 다른 절연막이 식각되는 것을 방지하기 위하여 형성한 것이며, 이러한 플라즈마 처리 공정에 대하여는 다음 공정에서 상세히 설명한다.
바람직하게, 질화막(27)은 50Å 내지 5000Å의 두께로 형성되도록 하고, 이러한 식각방지막으로는 질화산화막이 사용될 수도 있다.
다음으로, 도2b에 도시된 바와 같이, 기형성된 포토레지스트 패턴(201)을 사용하여 질화막(27)을 패터닝하고, 적층된 층들을 식각제에 노출되는 순서대로 차례로 건식 식각하여 실리콘 기판(21)을 노출시킨다. 본 발명에서는 이러한 적층된 층들을 식각 하기 위한 식각제로 CHF3, CH4, NF3, SF4, C2F6등의 플로린계의 가스를 사용하는 것을 특징으로 한다. 이어서, 종래와 같이, 실리콘 기판을 노출시킨 후에 식각제에 의한 찌꺼기, 예를 들면, 포토레지스트 패턴의 찌꺼기 및 자연산화막 등을 제거하기 위하여 습식 식각 용액에서의 세정 공정을 진행하는 것이 아니라, 이러한 세정 공정시 세정액에 노출되는 TEOS산화막(22), BPSG막(23), SiO2(24), PSG막(25), SiO2(26)의 과식각을 방지하기 위하여 콘택홀 측면에 보호막(28)을 형성한다.
여기서 본 발명에서 제시하는 보호막(28) 형성 방법을 상세히 설명한다. 우선 보호막(28)은 O2, N2O, NH3,비활성 기체인 아르곤 또는 헬륨중 어느 하나 또는 이들이 조합된 플라즈마를 사용하여 공정이 진행된 웨이퍼를 플라즈마 처리함으로써 10Å 이상의 두께로 형성된다. 그리고, 이러한 플라즈마는 1torr 내지 50torr의 공정압력, 플라즈마 파워가 100W 이상으로 조절된 챔버 내로 500sccm이상의 유량으로 조절되어 주입된다. 바람직하게 본 발명에서 제시하는 보호막(28)은 다층의 층간절연막인 BPSG막, PSG막, SiO2막을 추후 진행되는 습식 세정 공정시, BOE(Buffered Oxide Etchant) 또는 HF 등의 세정액에 의한 과식각으로 부터 충분히 보호할 수 있는 산화막, 질화막, 질화산화막으로 한다.
전술한 바와 같이 콘택홀 측면의 보호막(28) 형성후에, 플라즈마 처리시에 콘택홀의 바닥인 실리콘 기판(21)에 형성되는 보호막을 완전히 제거하기 위한 최종 건식식각 공정을 진행하여, 프로파일이 개선된 콘택홀을 형성한다. 이러한 최종 건식식각 공정 진행시 콘택홀 측면의 보호막(28)은 제거되지 않는데, 이는 최종 건식식각공정은 일방향 특성을 나타내기 때문이다.
전술한 바와 같은 본 발명은, 층간절연막 상부에 하드 마스크로서 질화막 또는 질화산화막을 형성하고 콘택홀 형성을 위한 건식식각, 보호막 형성을 위한 플라즈마 처리, 최종 건식식각을 한 장비에서 인시츄로 실시하여, 콘택홀의 측면에 얇은 산화막 또는 질화막 등의 습식세정시 과식각으로 부터의 보호막을 형성함으로써, 후속 습식 세정 공정시 측벽을 보호하여 안정한 금속 배선의 콘택을 형성할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은, 반도체 소자에서 콘택홀의 형성을 위한 다층의 절연막으로 구성되는 층간절연막을 식각한 후 세정 공정을 진행하기 전에 콘택홀의 측면에 보호막을 형성함으로써, 콘택홀의 측면 프로파일이 요철 모양으로 형성되는 문제점을 극복하여 반도체 소자의 특성이 우수한 콘택을 이룰 수 있어 결과적으로 소자의 수율 및 신뢰성을 향상시킨다.

Claims (7)

  1. 도전층 상부에 다층의 절연막으로 이루어진 층간절연막을 형성하는 단계;
    상기 층간절연막 상부에 상기 층간절연막과 다른 식각비를 갖는 식각방지막을 형성하는 단계;
    상기 식각방지막 및 상기 층간절연막의 일부를 선택적으로 건식식각하여 상기 도전층의 소정 영역을 노출시키는 콘택홀을 형성하는 단계; 및
    이후의 습식세정으로부터 상기 층간절연막이 요철지는 것을 방지하기 위하여, 상기 콘택홀 측벽에 보호막 형성을 위한 플라즈마 처리를 하는 단계
    를 포함하여 이루어지는 반도체 소자 제조 방법.
  2. 제1항에 있어서,
    상기 플라즈마 처리 후에
    상기 노출된 기판을 재 노출시키기 위한 식각공정을 실시하는 단계;
    상기 습식 세정을 실시하는 단계
    를 더 포함하여 이루어지는 반도체 소자 제조 방법.
  3. 제1항에 있어서,
    상기 플라즈마 처리가 1torr 내지 50torr의 공정 압력, 100W 이상의 플라즈마 전력으로 조절된 공정 챔버에서 수행되는 반도체 소자 제조 방법.
  4. 제1항에 있어서,
    상기 식각방지막이 질화막 또는 질화산화막인 반도체 소자 제조 방법.
  5. 제3항에 있어서,
    상기 플라즈마 처리는 O2, N2O, NH3,비활성 기체인 아르곤 또는 헬륨중 어느 하나 또는 이들이 조합된 플라즈마에 의해 실시하는 반도체 소자 제조 방법.
  6. 제4항에 있어서,
    상기 질화막이 50Å 내지 5000Å의 두께인 반도체 소자 제조 방법.
  7. 제1항 또는 제5항에 있어서,
    상기 보호막이 질화막, 질화산화막, 산화막중 어느 하나인 반도체 소자 제조 방법.
KR1019970078011A 1997-12-30 1997-12-30 콘택홀 프로파일 개선을 위한 반도체 소자 제조 방법 KR19990057932A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970078011A KR19990057932A (ko) 1997-12-30 1997-12-30 콘택홀 프로파일 개선을 위한 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970078011A KR19990057932A (ko) 1997-12-30 1997-12-30 콘택홀 프로파일 개선을 위한 반도체 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR19990057932A true KR19990057932A (ko) 1999-07-15

Family

ID=66179978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970078011A KR19990057932A (ko) 1997-12-30 1997-12-30 콘택홀 프로파일 개선을 위한 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR19990057932A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100328829B1 (ko) * 1999-07-28 2002-03-14 박종섭 반도체 장치의 연결부 형성방법
KR100428685B1 (ko) * 2001-12-17 2004-04-28 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100648634B1 (ko) * 2005-01-21 2006-11-23 삼성전자주식회사 반도체 장치의 제조 방법
KR100745057B1 (ko) * 2001-06-27 2007-08-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100328829B1 (ko) * 1999-07-28 2002-03-14 박종섭 반도체 장치의 연결부 형성방법
KR100745057B1 (ko) * 2001-06-27 2007-08-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100428685B1 (ko) * 2001-12-17 2004-04-28 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100648634B1 (ko) * 2005-01-21 2006-11-23 삼성전자주식회사 반도체 장치의 제조 방법

Similar Documents

Publication Publication Date Title
KR100350811B1 (ko) 반도체 장치의 금속 비아 콘택 및 그 형성방법
KR100768363B1 (ko) 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치
US7125792B2 (en) Dual damascene structure and method
US7365021B2 (en) Methods of fabricating a semiconductor device using an organic compound and fluoride-based buffered solution
US9607883B2 (en) Trench formation using rounded hard mask
US20050106888A1 (en) Method of in-situ damage removal - post O2 dry process
JP4057972B2 (ja) 半導体装置の製造方法
JP3250518B2 (ja) 半導体装置及びその製造方法
JP4108228B2 (ja) 半導体装置の製造方法
US20050077628A1 (en) Dual damascene structure and method
KR100404479B1 (ko) 듀얼 다마신 배선 형성방법
US7253094B1 (en) Methods for cleaning contact openings to reduce contact resistance
JP4108310B2 (ja) シリコン含有絶縁膜を有する半導体装置の製造方法
US20060019489A1 (en) Method for forming storage node contact of semiconductor device
KR100780680B1 (ko) 반도체 소자의 금속배선 형성방법
KR19990057932A (ko) 콘택홀 프로파일 개선을 위한 반도체 소자 제조 방법
US20020072217A1 (en) Method for improving contact reliability in semiconductor devices
JP3722610B2 (ja) 半導体装置の製造方法
US20040048203A1 (en) Method of manufacturing a semiconductor device for high speed operation and low power consumption
KR100440080B1 (ko) 반도체 소자의 금속배선 형성방법
KR100876532B1 (ko) 반도체 소자의 제조 방법
US7326645B2 (en) Methods for forming copper interconnect of semiconductor devices
KR20010059540A (ko) 반도체 소자의 금속배선 형성방법
KR100744801B1 (ko) 반도체 장치의 금속배선 형성방법
KR100290587B1 (ko) 반도체장치제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination