JP2002512435A - 障壁層の形成を含む半導体製造方法 - Google Patents

障壁層の形成を含む半導体製造方法

Info

Publication number
JP2002512435A
JP2002512435A JP2000525914A JP2000525914A JP2002512435A JP 2002512435 A JP2002512435 A JP 2002512435A JP 2000525914 A JP2000525914 A JP 2000525914A JP 2000525914 A JP2000525914 A JP 2000525914A JP 2002512435 A JP2002512435 A JP 2002512435A
Authority
JP
Japan
Prior art keywords
doped
layer
forming
barrier layer
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000525914A
Other languages
English (en)
Other versions
JP3663128B2 (ja
Inventor
クナル， アール． パレック，
ランドハー， ピー．， エス． サクル，
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2002512435A publication Critical patent/JP2002512435A/ja
Application granted granted Critical
Publication of JP3663128B2 publication Critical patent/JP3663128B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 半導体の製造方法は、第１絶縁層（２６）内に半導体材料からなる導電性にドープされたプラグ（２８，３０）を形成する過程を有する。ドープされたプラグ（２８，３０）上に、絶縁材料から不純物物質が拡散流出するのを防ぐための障壁層（２５）が形成される。その例には、アンドープの酸化物、シリコン二酸化物、Ｓｉ３Ｎ４がある。第２絶縁層（３２）が障壁層（２５）上に形成される。第２絶縁層を通して導電材料（６０）が形成され、これはドープされたプラグ（３０）と電気的に接続される。他の実施例では、半導体材料からなる間隔を置いた導電性にドープされた第１及び第２領域（２８，３０）が形成される。第１及び第２領域の少なくとも一方の領域、好ましくは両方の領域上に、半導体材料から不純物物質が拡散流出するのを防ぐための障壁層（２５）が形成される。そして、第１及び第２領域の他方の領域上に、Ｔａ２Ｏ５からなるキャパシタ誘電体層（４２）を有するキャパシタが形成される。第１及び第２領域の一方の領域上に導電材料（６０）が形成され、第１及び第２領域の一方の領域と電気的に接続される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ｔａ２Ｏ５キャパシタ誘電体層を具えたキャパシタの形成方法を含
む、半導体の製造方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭのメモリセル密度が増すにつれ、セル領域の減少にもかかわらず、十
分に高い蓄積容量を確保するための努力がなされている。これに加えて、セル領
域を更に減少するための絶え間ぬ努力がなされている。セル容量を増すための主
たる方法は、セルの構造に関する技術による。そのような技術には、トレンチ型
キャパシタ、スタック型キャパシタなどの三次元構造のセルキャパシタが含まれ
る。サイズが小さくなればなるほど、セルの誘電体及びセル構造体のための改良
された材料の開発が重要となってくる。２５６ＭのＤＲＡＭの形状は、およそ０
．２５ミクロンとなり、この場合、従来の誘電体であるＳｉＯ２、Ｓｉ３Ｎ４は
比誘電率が低いためにその使用が不適切である。
【０００３】 ２５６ＭのＤＲＡＭ等の高密度集積メモリ装置には、円筒状スタック又はトレ
ンチ構造の三次元キャパシタのための極めて薄い誘電体フィルムが要求される。
この要求を満足させるためには、キャパシタ誘電体フィルムの厚さは、ＳｉＯ２ 等価厚にして２．５ｎｍ以下とならなければならない。化学気相堆積法（ＣＶＤ
法）によるＴａ２Ｏ５フィルムは、その誘電率が従来のＳｉ３Ｎ４キャパシタ誘
電体層の約３倍であるため、その目的を満たすセル誘電体層として非常に好まし
いものと考えられる。しかしながら、Ｔａ２Ｏ５誘電体層に関する一つの欠点は
、好ましくない漏洩電流特性である。したがって、Ｔａ２Ｏ５材料は本質的に高
い誘電率特性を有してはいるが、単に堆積したままのＴａ２Ｏ５は、漏洩電流の
ために典型的には許容できない結果を生じることになる。
【０００４】 堆積されたままのＴａ２Ｏ５を濃度又は密度調整することにより、その層の電
流漏洩特性を許容レベルまで実質的に改善することが報告されている。従来技術
の濃度調整には、Ｔａ２Ｏ５層を極限酸化環境のもとに晒すことを含む。しかし
ながら、この方法によれば、不都合にも、下部電極（典型的にはポリシリコン）
とＴａ２Ｏ５層との中間又は間にＳｉＯ２層が形成され易い。さらにそしてこれ
とは無関係に、Ｔａ２Ｏ５堆積中、酸素が存在することにより、薄いＳｉＯ２層
が、ポリシリコン層インターフェイス部分に典型的には本来的に形成されるもの
である。Ｔａ２Ｏ５層とポリシリコン層との中間に位置するＳｉＯ２層は除去又
は排除することが望ましく、そうすることにより、望ましい高濃度化を許容する
ことになる。
【０００５】 一つの従来技術は、Ｔａ２Ｏ５層の堆積の直前に、ポリシリコン層を急速熱窒
化処理に晒すことである。そのような技術は、日本電気化学学会誌の１９９３年
６月号、第１４０巻、第６号に神山他による題名「減圧化学気相成長に先立つ急
速熱窒化処理を用いて形成される極薄タンタル酸化キャパシタ誘電体層」、およ
び８３０−ＩＥＤＭ９１、３２．２．１頁−３２．２．４頁の神山他による題名
「２５６ＭビットＤＲＡＭのための高信頼性２．５ｎｍＴａ２Ｏ５キャパシタ処
理技術」に報告されている。そのような急速熱窒化処理は、大気圧のもと、アン
モニア雰囲気内で８００℃から１１００℃に、対象物であるポリシリコン層を６
０秒間晒すことを含む。窒化層は、Ｔａ２Ｏ５層が堆積される間およびその後の
下層ポリシリコン電極の酸化を防ぐための高温高密度化処理の間、酸化の障壁層
として作用する。しかしながら、その処理では、図１及び図２を参照して説明す
る他の問題を生じるものである。
【０００６】 図１には、製造中の従来の半導体ウェーハ片が参照符号１０として示されてい
る。該ウェーハ片１０は、その上にワード又はゲート線１４，１６，１８，２０
を有するバルク単結晶シリコン基板１２を有する。トランジスタのソース又はド
レインを構成する例示的に示す拡散領域１５，１７が、図示のように設けられる
。ウェーハ片１０の領域２２のエリアはメモリアレイ領域であり、他方、領域エ
リア２４は、前記メモリアレイの典型的には周辺部を構成する。例えばボロフォ
スフォシリケイトグラス（ＢＰＳＧ）からなる第１絶縁層２６は、ゲート線１４
−２０上その周辺に形成される。例示的に示す導電性プラグ２８，３０は、基板
１２内の拡散領域１５，１７から、絶縁材料層２６内の図示ゲート線の間を通っ
て絶縁層２６の上側表面まで延び上がっている。そのようなプラグは、許容し得
る導電性を達成するために、１×１０２１原子／ｃｍ３と同等又はそれ以上の濃
度で、リンを高濃度不純物ドープしている。
【０００７】 これもまた典型的にはＢＰＳＧからなる第２絶縁層３２が、第１絶縁層２６及
びポリシリコンプラグ２８，３０の上に形成される。キャパシタのための開口３
４が、アレイ領域２２内で、ポリシリコンプラグ２８上の層３２内に、開口３４
がエッチング開口される。下部又は内側キャパシタ電極３６が、開口３４内に形
成される。下部電極もまた、好ましくは、半球粒状のポリシリコン等のリンが高
濃度にドープされたポリシリコンから成る。次に、Ｓｉ３Ｎ４の極薄い（即ち、
５０Å以下の）層（図示せず）を形成するために、窒化処理が行なわれる。
【０００８】 残念ながら、高い窒化温度により、ポリシリコンプラグが形成され、下部キャ
パシタ電極材料によって被覆されていないウェーハ上のそれ以外の場所である、
プラグ３０等のポリシリコンから層３２に対してリンが外部に拡散してしまうと
いう効果がある。そのような状態が、領域２４内の外形線４０によって示されて
いる。典型的な従来例における層３２はリンをドープしているが、ポリシリコン
プラグ内のリン濃度はその濃度より遥かに大きいので、結果として、外部に拡散
し、層３２内のリン濃度を局所的に高くすることになる。この種の拡散流出は、
ポリシリコンプラグがキャパシタ電極材料の下に横たわっているところでは、両
方の層がリンを高い濃度にドープしたポリシリコンを形成するので、問題にはな
らない。
【０００９】 図２を参照すると、Ｔａ２Ｏ５層４２が基板上に形成され、続いて、下部又は
内側キャパシタ電極３６上に前記誘電体層を形成するように、エッチバック又は
平坦化が行なわれる。上に述べたように、そのようにしてできた層は次に、前記
層が望ましいキャパシタ誘電体層となるように濃度調整を行なう酸化環境のもと
に置かれる。残念ながら、ポリシリコンプラグに極めて近いＢＰＳＧ層内の高い
濃度にリンをドープした領域４０は、ＢＰＳＧ層３２に空気の泡又は空隙４４を
形成することになる。これにより、本来的に層３２を上側に持ち上げ、プラグを
剥がすことになる。そのようなことは極めて好ましくないことである。この空気
泡／空隙の形成は、ＢＰＳＧ内のストレスと下層の包囲されたゲート線又は外の
要素の幾何学的なストレスに関係することとなり、また、窒化処理及びＴａ２Ｏ ５ 層の濃度調整過程に関連した高温処理によりより悪化される。
【００１０】 上記従来技術の処理過程を改善し、Ｔａ２Ｏ５層をキャパシタ構造に利用でき
るようにすることが好ましい。この発明は上記の観点に鑑みてなされたものでは
あるが、当業者であれば、添付の請求の範囲のみによっては制限されるが、均等
の原則に従って適当に解釈される、半導体製造処理方法の他のエリアにも応用で
きることは勿論である。
【００１１】
【発明の実施の形態】
以下、本発明の好ましい実施態様を添付図面を参照しながら説明する。本発明
の一態様によれば、半導体製造処理方法は、第１絶縁層内に半導体材料からなる
導電性にドープされたプラグを形成する過程を有する。半導体材料から不純物物
質が外部に拡散するのを防ぐための障壁層が、ドープされたプラグ上に形成され
る。例には、アンドープの酸化物、例えばシリコン二酸化物、およびＳｉ３Ｎ４ が含まれる。第２絶縁層が障壁層の上に形成される。導電性材料が第２絶縁層を
通して形成され、そしてこれはドープされたプラグと電気的に接続される。
【００１２】 他の実施例では、半導体物質からなる間隔を置いた第１及び第２の導電性にド
ープされた領域が形成される。半導体材料から不純物物質が外部に拡散するのを
防ぐための障壁層が、第１及び第２領域の少なくとも一方領域上に、好ましくは
両方の領域上に形成される。次に、Ｔａ２Ｏ５からなるキャパシタ誘電体層を有
するキャパシタが、第１及び第２領域のもう一方の領域上に形成される。導電性
材料が第１及び第２領域の一方の領域上に形成され、これは第１及び第２領域の
一方の領域と電気的に接続される。
【００１３】 本発明の例であって好ましい実施例を、上の従来技術の図１及び図２によって
示される構成に何となく似た構成を示す図３乃至図７を参照して以下説明する。
適当である限り、この構成と同一構成部分には同じ参照符号を用い、差のある部
分については“a”又はその他の記号を付して示すものとする。
【００１４】 先ず図３を参照すると、半導体材料からなる間隔を置いた第１及び第２の導電
性にドープされたプラグ２８，３０が、基板１０ａの第１絶縁層２６内に形成さ
れる。本明細書では、用語“半導体基板”は、半導体ウェーハ（これ単体からな
るもの又はその上に他の材料が組合されているものの何れでもよい）等のバルク
半導体材料を含み、これに限定されるものではない半導体材料からなる如何なる
構成、および、半導体材料層（これ単体からなるもの又は他の材料が組合されて
いるものの何れでもよい）を意味するものとして定義される。用語“基板”は、
これに限定されるものではないが、上で述べた半導体基板を含む、如何なる支持
構造体をも示すものである。プラグ２８，３０は、リンを例えば濃度１×１０２ １ 原子／ｃｍ３となるように導電的にドープしたポリシリコンであることが好ま
しい。これに代えて考えられるものは、第１及び第２の導電性にドープしたプラ
グが、半導体材料からなる間隔を置いた第１及び第２の導電性にドープした領域
を構成することである。例えば例として、そのような導電性にドープした領域は
、バルク半導体基板又は薄膜半導体層の中に形成される拡散領域であってもよい
。第１絶縁材料２６は好ましくは、ドープされた酸化物であり、例えば、ＢＰＳ
Ｇを含むリンがドープされた酸化物である。
【００１５】 半導体材料から不純物物質が外に拡散するのを防ぐための障壁層２５は、第１
及び第２領域２８，３０の少なくとも一方の領域上に形成され、好ましい実施例
では、両方の領域上に形成される。本実施例では、それは理想的には、例として
挙げればアンドープの酸化物及びＳｉ３Ｎ４である絶縁材料からなる。障壁層２
５の例示的な厚さは、約１００Åから約５００Åである。好ましい材料は、ＴＥ
ＯＳを分解することによって堆積したアンドープのシリコン二酸化物であり、約
３００Åから約５００Åの厚さに堆積される。層２５がＳｉ３Ｎ４の場合、例示
的な厚さは約１００Åから約３００Åである。第２絶縁層３２が障壁層２５の上
に形成され、好ましくは、第１絶縁層２６と同じ材料を構成する。ともかく、層
３２の例示的な材料は、ＢＰＳＧを含むリンがドープされた酸化物等であるドー
プされた酸化物である。他の例としては、化学気相堆積前駆体としてＴＥＯＳを
用いて堆積したホウ素及び／又はリンがドープされた酸化物である。層３２は適
当なリフローアニールに供することができる。
【００１６】 図４を参照すると、開口３４がプラグ２８上の第２絶縁層３２の中に、障壁層
２５を通して設けられる。内側キャパシタ電極３６がドープされた第１プラグ２
８上に設けられ、そしてこれと電気的に接続される。その際、ドープされた第２
プラグ３０上の絶縁障壁層２５の絶縁材料はそのままの状態に維持される。した
がって、この構成は第２絶縁層３２を通してそしてドープトプラグ２８と電気的
に接続される導電性材料を形成する例を示すものであり、同時にこの例によれば
、そのような導電性材料は障壁層２５を通しても形成される例を示すものである
。電極３６を形成する例示的な方法は、層３２上及び開口３４内に半球粒状のポ
リシリコンを先ず形成し、次に基板上にフォトレジストを形成し、そして、開口
３４内に導電性ポリシリコンを孤立させるためにフォトレジストエッチバック又
は化学機械研磨の何れかが行われる。さらに、図示の容器状電極の最上部面が層
３２の上面（図示せず）から僅か下となるように、層３６の材料を引っ込ませる
ためのエッチングを行なうことができる。フォトレジストを除去すると、図４に
示す構成が得られる。
【００１７】 上記によれば、ドープされた第１プラグ２８上の開口３４内に内側キャパシタ
電極が形成され、これがプラグ２８と電気的に接続される例を示すものであり、
その際、絶縁障壁層２５の絶縁材料及び層３２の絶縁材料は第２ドープトプラグ
３０上に残ったままである。次に、温度が少なくとも９００℃でＮＨ３等の窒素
含有ガスの存在のもと、ドープされた第２プラグ上のドープされた酸化絶縁層３
２及び絶縁障壁層２５の絶縁材料はそのままの状態で、ウェーハは電極３６の外
表面上にシリコン窒化層（図示せず）を形成するために窒化処理される。こうす
ることは、内側キャパシタ板３６上に酸化障壁層を形成する一つの例を示すもの
である。そのような窒化処理が行なわれている間、層２５は、高温度処理の間に
ドープされた第２プラグ３０からドープされた絶縁酸化層３２に向かって不純物
物質が拡散流出するのを理想的に制限する。
【００１８】 図５を参照すると、キャパシタ誘電体層４２（Ｔａ２Ｏ５であることが好まし
い）が、酸化障壁層及び内側キャパシタ電極３６上に、典型的には化学気相堆積
法により形成される。こうして形成された層は次に、ドープされた第２プラグ３
０上のドープされた酸化絶縁層３２の絶縁材料及び障壁層２５の絶縁材料はその
ままの状態で、少なくとも７５０℃の温度で行なわれる濃度調整処理に晒される
。そのような濃度調整処理が行なわれる間、ここでも絶縁障壁層２５によって、
ドープされた絶縁酸化層３２に向かってドープさらた第２プラグ３０の不純物物
質が拡散流出するのが規制され、その結果、従来技術の図２に示すような空隙の
形成を完全に無くすことができる。
【００１９】 次に図６を参照すると、セルプレート層５２（即ち、ポリシリコン又はＴｉＮ
とポリシリコンの化合物）がＴａ２Ｏ５層４２上に堆積され、そして外側キャパ
シタ板を形成するために図示のようにパターン化される。こうすることは、第１
プラグ２８上にそしてこれと電気的に接続される、Ｔａ２Ｏ５からなるキャパシ
タ誘電体層を有したキャパシタを形成する方法例となる。
【００２０】 図７を参照すると、開口５６が、絶縁層３２の中でここを貫通し、さらに層２
５を通って導電性プラグ３０上に設けられる。導電性材料６０（即ち、導電性に
ドープされたポリシリコン、タングステン、アルミニウム、又はその他の材料）
が、ドープされた酸化絶縁層３２を通して、そしてドープされたプラグ３０と電
気的に接続されるように、開口５６内に堆積、さもなければ形成される。
【図面の簡単な説明】
【図１】 図１は従来技術による製造過程のある過程における従来技術の半導体ウェーハ
片の概略図である。
【図２】 図２は図１に示す製造過程の後の従来の製造過程における図１の半導体ウェー
ハ片の概略図である。
【図３】 図３は本発明による製造過程のある過程における半導体ウェーハ片の概略図で
ある。
【図４】 図４は図３に示す製造過程の後の過程における図３の半導体ウェーハ片の概略
図である。
【図５】 図５は図４に示す製造過程の後の過程における図３の半導体ウェーハ片の概略
図である。
【図６】 図６は図５に示す製造過程の後の過程における図３の半導体ウェーハ片の概略
図である。
【図７】 図７は図６に示す製造過程の後の過程における図３の半導体ウェーハ片の概略
図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１１年１１月２９日（１９９９．１１．２９）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項１０
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項１６
【補正方法】変更
【補正内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】請求項２２
【補正方法】変更
【補正内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】請求項２６
【補正方法】変更
【補正内容】
【請求項２６】 半導体製造方法であって、該方法は、 半導体材料からなる間隔を置いた第１及び第２の導電性にドープされたプラグ
を絶縁層内に形成する過程と、 前記第１及び第２のドープされたプラグの上に、前記半導体材料から不純物物
質が外部に拡散することを制限するための障壁層を形成する過程と、 前記障壁層、前記第１及び第２のドープされたプラグの上にドープされた酸化
絶縁層を形成する過程と、 前記第１のドープされたプラグの上で、前記ドープされた酸化絶縁層及び絶縁
障壁層内に開口を形成する過程と、 前記第２のドープされたプラグの上の前記ドープされた酸化絶縁層の絶縁材料
及び前記障壁層の絶縁材料を残したまま、前記第１のドープされたプラグ上の前
記開口内に該第１プラグと電気的に接続される内側キャパシタ電極を形成する過
程と、 温度が少なくとも９００℃のもとで、前記第２のドープされたプラグ上のドー
プされた酸化絶縁層の絶縁材料及び前記障壁層の絶縁材料をそのままにして、前
記内側キャパシタ電極の外表面上にシリコン窒化層を形成するために、内側キャ
パシタ電極の外表面を窒化処理すると共に、該窒化処理の間に、前記絶縁性障壁
層により、前記第２のドープされたプラグから前記ドープされた酸化絶縁層に向
けて不純物物質が拡散流出するのを規制する過程と、 前記第２のドープされたプラグ上のドープされた酸化絶縁層の絶縁材料及び前
記障壁層の絶縁材料をそのままにして、前記堆積されたＴａ２Ｏ５層を、温度が
少なくとも７５０℃の元で行われる濃度調整処理に晒すと共に、該濃度調整処理
の間に、前記絶縁障壁層により、前記第２のドープされたプラグから前記ドープ
された酸化絶縁層に向けて不純物物質が拡散流出するのを規制する過程と、 前記Ｔａ２Ｏ５からなるキャパシタ誘電体層の上に外側キャパシタ電極を形成
する過程と、 前記外側キャパシタ電極を形成した後、前記ドープされた酸化絶縁層を通して
、前記第２のドープされたプラグと電気的に接続する導電性材料を形成する過程
と、 からなることを特徴とする半導体製造方法。
【手続補正書】
【提出日】平成１３年６月７日（２００１．６．７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ， ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，Ｌ Ｔ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ， ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，Ｕ Ａ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷ Ｆターム(参考） 4M104 BB01 BB40 CC01 DD19 GG16 HH05 5F083 AD31 GA25 JA06 JA19 JA32 MA06 MA17 MA19 PR15

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】 半導体製造方法であって、該方法は、 第１絶縁層内に半導体材料からなる導電性にドープされたプラグを形成する過
    程と、 半導体材料から不純物物質が外部に拡散することを制限するための障壁層を、
    前記ドープされたプラグ上に形成する過程と、 前記障壁層の上に第２絶縁層を形成する過程と、 前記第２絶縁層を通して、前記ドープされたプラグと電気的に接続される導電
    性材料を形成する過程と、 からなることを特徴とする半導体製造方法。
  2. 【請求項２】 請求項１記載の方法において、前記障壁層が絶縁性であるこ
    とを特徴とする半導体製造方法。
  3. 【請求項３】 請求項１記載の方法において、前記障壁層がアンドープの酸
    化物を含むことを特徴とする半導体製造方法。
  4. 【請求項４】 請求項１記載の方法において、前記障壁層がＳｉ３Ｎ４を含
    むことを特徴とする半導体製造方法。
  5. 【請求項５】 請求項１記載の方法において、前記障壁層が約１００Åから
    約５００Åの厚さに堆積されることを特徴とする半導体製造方法。
  6. 【請求項６】 請求項１記載の方法において、前記障壁層がアンドープの酸
    化物からなり、前記第２絶縁層がドープされた酸化物からなることを特徴とする
    半導体製造方法。
  7. 【請求項７】 請求項１記載の方法において、前記第１絶縁層と前記第２絶
    縁層とが同じ材料からなることを特徴とする半導体製造方法。
  8. 【請求項８】 請求項１記載の方法において、前記第１絶縁層がドープされ
    た酸化物からなり、前記第２絶縁層がドープされた酸化物からなることを特徴と
    する半導体製造方法。
  9. 【請求項９】 請求項１記載の方法において、前記導電性材料が前記障壁層
    を通して形成されることを特徴とする半導体製造方法。
  10. 【請求項１０】 半導体製造方法であって、該方法は、 半導体材料からなる間隔を置いた第１及び第２の導電性にドープされた領域を
    形成する過程と、 前記半導体材料から不純物物質が外部に拡散することを制限するための障壁層
    を、前記第１及び第２領域の少なくとも一方の領域上に形成する過程と、 前記障壁層を形成した後に、Ｔａ２Ｏ５からなるキャパシタ誘電体層を有する
    キャパシタを、前記第１及び第２領域の他方の領域上に形成する過程と、 前記第１及び第２領域の一方の領域上にこれと電気的に接続される導電性材料
    を形成する過程と、 からなることを特徴とする半導体製造方法。
  11. 【請求項１１】 請求項１０記載の方法において、前記導電性にドープされ
    た領域の少なくとも一方が導電性にドープされたポリシリコンプラグを含むこと
    を特徴とする半導体製造方法。
  12. 【請求項１２】 請求項１０記載の方法において、前記障壁層が前記第１及
    び第２領域の両方の領域上に形成されることを特徴とする半導体製造方法。
  13. 【請求項１３】 請求項１０記載の方法において、前記障壁層が絶縁性であ
    ることを特徴とする半導体製造方法。
  14. 【請求項１４】 請求項１０記載の方法において、前記障壁層がアンドープ
    の酸化物を含むことを特徴とする半導体製造方法。
  15. 【請求項１５】 請求項１０記載の方法において、前記障壁層がＳｉ３Ｎ４ を含むことを特徴とする半導体製造方法。
  16. 【請求項１６】 半導体製造方法であって、該方法は、 半導体材料からなる間隔を置いた第１及び第２の導電性にドープされたプラグ
    を基板の上に形成する過程と、 前記半導体材料から不純物物質が外部に拡散することを制限するための障壁層
    を、前記第１及び第２のドープされたプラグの少なくとも一方のプラグ上に形成
    する過程と、 前記障壁層、前記第１及び第２のドープされたプラグの上に絶縁層を形成する
    過程と、 前記第１及び第２のドープされたプラグの他方のプラグと電気的に接続される
    内側電極を有するキャパシタを前記第１及び第２プラグの他方のプラグ上に形成
    する過程と、 前記絶縁層を通して、前記ドープされたプラグの一方のプラグと電気的に接続
    される導電性材料を形成する過程と、 からなることを特徴とする半導体処理方法。
  17. 【請求項１７】 請求項１６記載の方法において、前記キャパシタが、殆ど
    がＴａ２Ｏ５からなるキャパシタ誘電体層を含むことを特徴とする半導体製造方
    法。
  18. 【請求項１８】 請求項１６記載の方法において、前記半導体材料プラグが
    リンがドープされたものであり、前記絶縁層がリンがドープされた酸化物である
    ことを特徴とする半導体製造方法。
  19. 【請求項１９】 請求項１６記載の方法において、前記障壁層が絶縁性であ
    ることを特徴とする半導体製造方法。
  20. 【請求項２０】 請求項１６記載の方法において、前記障壁層がアンドープ
    の酸化物を含むことを特徴とする半導体製造方法。
  21. 【請求項２１】 請求項１６記載の方法において、前記障壁層がＳｉ３Ｎ４ を含むことを特徴とする半導体製造方法。
  22. 【請求項２２】 半導体製造方法であって、該方法は、 半導体材料からなる間隔を置いた第１及び第２の導電性にドープされたプラグ
    を絶縁層内に形成する過程と、 前記半導体材料から不純物物質が外部に拡散することを制限するための障壁層
    を、前記第１及び第２プラグの少なくとも一方のプラグ上に形成する過程と、 前記障壁層、前記第１及び第２のドープされたプラグの上にドープされた酸化
    絶縁層を形成する過程と、 前記第１及び第２のドープされたプラグの他方のプラグ上で、前記ドープされ
    た酸化絶縁層内に開口を形成する過程と、 前記第１及び第２のドープされたプラグの他方のプラグ上で、該プラグと電気
    的に接続される内側キャパシタ電極を前記開口内に形成する過程と、 前記内側キャパシタ電極の上に酸化障壁層を形成する過程と、 前記酸化障壁層の上にＴａ２Ｏ５を含むキャパシタ誘電体層を形成する過程と
    、 前記Ｔａ２Ｏ５を含むキャパシタ誘電体層の上に外側キャパシタ電極を形成す
    る過程と、 前記絶縁層を通して、一つのドープされたプラグと電気的に接続して導電性材
    料を形成する過程と、 からなることを特徴とする半導体製造方法。
  23. 【請求項２３】 請求項２２記載の方法において、前記障壁層が約１００Å
    から約５００Åの厚さに堆積されることを特徴とする半導体製造方法。
  24. 【請求項２４】 請求項２２記載の方法において、前記障壁層がアンドープ
    の酸化物を含むことを特徴とする半導体製造方法。
  25. 【請求項２５】 請求項２２記載の方法において、前記障壁層がＳｉ３Ｎ４ を含むことを特徴とする半導体製造方法。
  26. 【請求項２６】 半導体製造方法であって、該方法は、 半導体材料からなる間隔を置いた第１及び第２の導電性にドープされたプラグ
    を絶縁層内に形成する過程と、 前記半導体材料から不純物物質が外部に拡散することを制限するための障壁層
    を、前記第１及び第２のドープされたプラグの上に形成する過程と、 前記障壁層、前記第１及び第２のドープされたプラグの上にドープされた酸化
    絶縁層を形成する過程と、 前記第１のドープされたプラグの上で、前記ドープされた酸化絶縁層及び絶縁
    障壁層内に開口を形成する過程と、 前記第２のドープされたプラグの上の前記ドープされた酸化絶縁層の絶縁材料
    及び前記障壁層の絶縁材料を残したまま、前記第１のドープされたプラグ上の前
    記開口内に該第１プラグと電気的に接続される内側キャパシタ電極を形成する過
    程と、 温度が少なくとも９００℃のもとで、前記第２のドープされたプラグ上のドー
    プされた酸化絶縁層の絶縁材料及び前記障壁層の絶縁材料をそのままにして、前
    記内側キャパシタ電極の外表面上にシリコン窒化層を形成するために、内側キャ
    パシタ電極の外表面を窒化処理すると共に、該窒化処理の間に、前記絶縁性障壁
    層により、前記第２のドープされたプラグから前記ドープされた酸化絶縁層に向
    けて不純物物質が拡散流出するのを規制する過程と、 前記第２のドープされたプラグ上のドープされた酸化絶縁層の絶縁材料及び前
    記障壁層の絶縁材料をそのままにして、前記堆積されたＴａ２Ｏ５層を、温度が
    少なくとも７５０℃の元で行われる濃度調整処理に晒すと共に、該濃度調整処理
    の間に、前記絶縁障壁層により、前記第２のドープされたプラグから前記ドープ
    された酸化絶縁層に向けて不純物物質が拡散流出するのを規制する過程と、 前記Ｔａ２Ｏ５からなるキャパシタ誘電体層の上に外側キャパシタ電極を形成
    する過程と、 前記外側キャパシタ電極を形成した後、前記ドープされた酸化絶縁層を通して
    、前記第２のドープされたプラグと電気的に接続する導電性材料を形成する過程
    と、 からなることを特徴とする半導体製造方法。
  27. 【請求項２７】 請求項２６記載の方法において、前記導電性にドープされ
    たプラグがリンがドープされたものであり、前記ドープされた酸化物がリンがド
    ープされたものであり、前記絶縁障壁層がアンドープの酸化物であることを特徴
    とする半導体製造方法。
  28. 【請求項２８】 請求項２６記載の方法において、前記導電性にドープされ
    たプラグがリンがドープされたものであり、前記ドープされた酸化物がリンがド
    ープされたものであり、前記絶縁障壁層がＳｉ３Ｎ４であることを特徴とする半
    導体製造方法。
JP2000525914A 1997-12-19 1998-12-18 障壁層の形成を含む半導体製造方法 Expired - Fee Related JP3663128B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/994,054 1997-12-19
US08/994,054 US6165833A (en) 1997-12-19 1997-12-19 Semiconductor processing method of forming a capacitor
PCT/US1998/027106 WO1999033098A1 (en) 1997-12-19 1998-12-18 Semiconductor processing method comprising the fabrication of a barrier layer

Publications (2)

Publication Number Publication Date
JP2002512435A true JP2002512435A (ja) 2002-04-23
JP3663128B2 JP3663128B2 (ja) 2005-06-22

Family

ID=25540242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000525914A Expired - Fee Related JP3663128B2 (ja) 1997-12-19 1998-12-18 障壁層の形成を含む半導体製造方法

Country Status (8)

Country Link
US (2) US6165833A (ja)
EP (2) EP1042802B1 (ja)
JP (1) JP3663128B2 (ja)
KR (1) KR100455799B1 (ja)
AT (1) ATE284075T1 (ja)
AU (1) AU2005999A (ja)
DE (1) DE69827974T2 (ja)
WO (1) WO1999033098A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197686A (ja) * 2004-01-09 2005-07-21 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
US6911371B2 (en) * 1997-12-19 2005-06-28 Micron Technology, Inc. Capacitor forming methods with barrier layers to threshold voltage shift inducing material
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
GB2358284B (en) * 1999-07-02 2004-07-14 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device
EP1071130A3 (en) * 1999-07-14 2005-09-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device interconnection structure comprising additional capacitors
KR100359246B1 (ko) * 1999-09-29 2002-11-04 동부전자 주식회사 적층형 캐패시터를 갖는 반도체 장치 제조 방법
US6947324B1 (en) 2000-06-28 2005-09-20 Marvell International Ltd. Logic process DRAM
US7184290B1 (en) 2000-06-28 2007-02-27 Marvell International Ltd. Logic process DRAM
US6570781B1 (en) * 2000-06-28 2003-05-27 Marvell International Ltd. Logic process DRAM
DE10042235A1 (de) * 2000-08-28 2002-04-18 Infineon Technologies Ag Verfahren zur Herstellung einer elektrisch leitenden Verbindung
US6734071B1 (en) * 2000-08-30 2004-05-11 Micron Technology, Inc. Methods of forming insulative material against conductive structures
US6545904B2 (en) 2001-03-16 2003-04-08 Micron Technology, Inc. 6f2 dram array, a dram array formed on a semiconductive substrate, a method of forming memory cells in a 6f2 dram array and a method of isolating a single row of memory cells in a 6f2 dram array
US6411555B1 (en) 2001-03-19 2002-06-25 Micron Technology, Inc. Reference charge generator, a method for providing a reference charge from a reference charge generator, a method of operating a reference charge generator and a dram memory circuit formed using memory cells having an area of 6f2
US6872320B2 (en) * 2001-04-19 2005-03-29 Xerox Corporation Method for printing etch masks using phase-change materials
US6670717B2 (en) * 2001-10-15 2003-12-30 International Business Machines Corporation Structure and method for charge sensitive electrical devices
US6551893B1 (en) * 2001-11-27 2003-04-22 Micron Technology, Inc. Atomic layer deposition of capacitor dielectric
US7165393B2 (en) 2001-12-03 2007-01-23 Catalytica Energy Systems, Inc. System and methods for improved emission control of internal combustion engines
KR20040043378A (ko) * 2002-11-18 2004-05-24 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100536030B1 (ko) * 2003-02-25 2005-12-12 삼성전자주식회사 반도체 장치의 커패시터 형성 방법
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7858458B2 (en) 2005-06-14 2010-12-28 Micron Technology, Inc. CMOS fabrication
US7541632B2 (en) * 2005-06-14 2009-06-02 Micron Technology, Inc. Relaxed-pitch method of aligning active area to digit line
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7687342B2 (en) 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7557032B2 (en) 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US20090250793A1 (en) * 2008-04-08 2009-10-08 Yuri Sokolov Bpsg film deposition with undoped capping
US10840249B2 (en) * 2018-08-23 2020-11-17 Micron Technology, Inc. Integrated circuitry constructions
US11049864B2 (en) 2019-05-17 2021-06-29 Micron Technology, Inc. Apparatuses including capacitor structures, and related memory devices, electronic systems, and methods

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1165575A (en) * 1966-01-03 1969-10-01 Texas Instruments Inc Semiconductor Device Stabilization.
JPS5253666A (en) * 1975-10-29 1977-04-30 Hitachi Ltd Method of preventing impurity diffusion from doped oxide
JPS5253679A (en) 1975-10-29 1977-04-30 Hitachi Ltd Productin of semiconductor device
US4464701A (en) * 1983-08-29 1984-08-07 International Business Machines Corporation Process for making high dielectric constant nitride based materials and devices using the same
KR940006682B1 (ko) * 1991-10-17 1994-07-25 삼성전자 주식회사 반도체 메모리장치의 제조방법
US5313089A (en) * 1992-05-26 1994-05-17 Motorola, Inc. Capacitor and a memory cell formed therefrom
JP3141553B2 (ja) * 1992-08-06 2001-03-05 日本電気株式会社 半導体装置の製造方法
JP2786071B2 (ja) * 1993-02-17 1998-08-13 日本電気株式会社 半導体装置の製造方法
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
JPH0730077A (ja) * 1993-06-23 1995-01-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
US5488011A (en) * 1994-11-08 1996-01-30 Micron Technology, Inc. Method of forming contact areas between vertical conductors
JP2636755B2 (ja) * 1994-11-09 1997-07-30 日本電気株式会社 半導体装置および半導体装置の製造方法
JP2827958B2 (ja) * 1995-04-27 1998-11-25 日本電気株式会社 半導体記憶装置の容量素子の製造方法
US5654222A (en) * 1995-05-17 1997-08-05 Micron Technology, Inc. Method for forming a capacitor with electrically interconnected construction
US5663088A (en) * 1995-05-19 1997-09-02 Micron Technology, Inc. Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer
KR0168338B1 (ko) * 1995-05-31 1998-12-15 김광호 랜딩 패드를 갖는 반도체 메모리 장치의 제조방법
US5597756A (en) * 1995-06-21 1997-01-28 Micron Technology, Inc. Process for fabricating a cup-shaped DRAM capacitor using a multi-layer partly-sacrificial stack
US5866453A (en) * 1995-09-14 1999-02-02 Micron Technology, Inc. Etch process for aligning a capacitor structure and an adjacent contact corridor
US5793076A (en) * 1995-09-21 1998-08-11 Micron Technology, Inc. Scalable high dielectric constant capacitor
US5786248A (en) 1995-10-12 1998-07-28 Micron Technology, Inc. Semiconductor processing method of forming a tantalum oxide containing capacitor
US5608249A (en) 1995-11-16 1997-03-04 Micron Technology, Inc. Reduced area storage node junction
KR100200299B1 (ko) * 1995-11-30 1999-06-15 김영환 반도체 소자 캐패시터 형성방법
KR0170308B1 (ko) * 1995-12-05 1999-02-01 김광호 강유전체 캐패시터의 제조방법
KR100253270B1 (ko) * 1995-12-30 2000-04-15 김영환 반도체소자의 자기정합 스택캐패시터 형성방법
US5843830A (en) 1996-06-26 1998-12-01 Micron Technology, Inc. Capacitor, and methods for forming a capacitor
JPH1022476A (ja) * 1996-07-02 1998-01-23 Sony Corp 容量素子
KR100246989B1 (ko) * 1996-09-09 2000-03-15 김영환 반도체소자의 캐패시터 형성방법
US6251720B1 (en) 1996-09-27 2001-06-26 Randhir P. S. Thakur High pressure reoxidation/anneal of high dielectric constant materials
US5783462A (en) 1997-01-22 1998-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making an external contact to a MOSFET drain for testing of stacked-capacitor DRAMS
US6218260B1 (en) * 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197686A (ja) * 2004-01-09 2005-07-21 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法

Also Published As

Publication number Publication date
US6593183B1 (en) 2003-07-15
EP1042802A1 (en) 2000-10-11
DE69827974T2 (de) 2005-11-24
WO1999033098A1 (en) 1999-07-01
DE69827974D1 (de) 2005-01-05
JP3663128B2 (ja) 2005-06-22
KR100455799B1 (ko) 2004-11-08
ATE284075T1 (de) 2004-12-15
EP1042802B1 (en) 2004-12-01
AU2005999A (en) 1999-07-12
US6165833A (en) 2000-12-26
EP1508914A2 (en) 2005-02-23
EP1508914A3 (en) 2005-05-25
KR20010033186A (ko) 2001-04-25

Similar Documents

Publication Publication Date Title
JP2002512435A (ja) 障壁層の形成を含む半導体製造方法
US7038265B2 (en) Capacitor having tantalum oxynitride film and method for making same
US7029985B2 (en) Method of forming MIS capacitor
US6677230B2 (en) Method of manufacturing semiconductor device
US6707088B2 (en) Method of forming integrated circuitry, method of forming a capacitor, method of forming DRAM integrated circuitry and DRAM integrated category
US5843818A (en) Methods of fabricating ferroelectric capacitors
US5741734A (en) Capacitor structure for semiconductor device and method of manufacturing the same
US6436847B1 (en) Methods to form electronic devices
US20060166431A1 (en) Methods to form electronic devices and methods to form a material over a semiconductive substrate
JP2817645B2 (ja) 半導体装置の製造方法
US6340613B1 (en) Structural integrity enhancement of dielectric films
US6348708B1 (en) Semiconductor device utilizing a rugged tungsten film
KR19990011522A (ko) 유전막의 박막화가 가능한 커패시터

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050325

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100401

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110401

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120401

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees