JP2002512435A - 障壁層の形成を含む半導体製造方法 - Google Patents
障壁層の形成を含む半導体製造方法Info
- Publication number
- JP2002512435A JP2002512435A JP2000525914A JP2000525914A JP2002512435A JP 2002512435 A JP2002512435 A JP 2002512435A JP 2000525914 A JP2000525914 A JP 2000525914A JP 2000525914 A JP2000525914 A JP 2000525914A JP 2002512435 A JP2002512435 A JP 2002512435A
- Authority
- JP
- Japan
- Prior art keywords
- doped
- layer
- forming
- barrier layer
- plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 239000003990 capacitor Substances 0.000 claims abstract description 52
- 239000000463 material Substances 0.000 claims abstract description 43
- 238000009792 diffusion process Methods 0.000 claims abstract description 21
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 69
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 23
- 239000011810 insulating material Substances 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 16
- 229910052698 phosphorus Inorganic materials 0.000 claims description 16
- 239000011574 phosphorus Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000005121 nitriding Methods 0.000 claims description 5
- 230000001105 regulatory effect Effects 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000001276 controlling effect Effects 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 abstract description 2
- 239000002019 doping agent Substances 0.000 abstract 2
- 238000003672 processing method Methods 0.000 abstract 1
- 238000012937 correction Methods 0.000 description 18
- 235000012431 wafers Nutrition 0.000 description 13
- 239000005380 borophosphosilicate glass Substances 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
む、半導体の製造方法に関する。
分に高い蓄積容量を確保するための努力がなされている。これに加えて、セル領
域を更に減少するための絶え間ぬ努力がなされている。セル容量を増すための主
たる方法は、セルの構造に関する技術による。そのような技術には、トレンチ型
キャパシタ、スタック型キャパシタなどの三次元構造のセルキャパシタが含まれ
る。サイズが小さくなればなるほど、セルの誘電体及びセル構造体のための改良
された材料の開発が重要となってくる。256MのDRAMの形状は、およそ0
.25ミクロンとなり、この場合、従来の誘電体であるSiO2、Si3N4は
比誘電率が低いためにその使用が不適切である。
ンチ構造の三次元キャパシタのための極めて薄い誘電体フィルムが要求される。
この要求を満足させるためには、キャパシタ誘電体フィルムの厚さは、SiO2 等価厚にして2.5nm以下とならなければならない。化学気相堆積法(CVD
法)によるTa2O5フィルムは、その誘電率が従来のSi3N4キャパシタ誘
電体層の約3倍であるため、その目的を満たすセル誘電体層として非常に好まし
いものと考えられる。しかしながら、Ta2O5誘電体層に関する一つの欠点は
、好ましくない漏洩電流特性である。したがって、Ta2O5材料は本質的に高
い誘電率特性を有してはいるが、単に堆積したままのTa2O5は、漏洩電流の
ために典型的には許容できない結果を生じることになる。
流漏洩特性を許容レベルまで実質的に改善することが報告されている。従来技術
の濃度調整には、Ta2O5層を極限酸化環境のもとに晒すことを含む。しかし
ながら、この方法によれば、不都合にも、下部電極(典型的にはポリシリコン)
とTa2O5層との中間又は間にSiO2層が形成され易い。さらにそしてこれ
とは無関係に、Ta2O5堆積中、酸素が存在することにより、薄いSiO2層
が、ポリシリコン層インターフェイス部分に典型的には本来的に形成されるもの
である。Ta2O5層とポリシリコン層との中間に位置するSiO2層は除去又
は排除することが望ましく、そうすることにより、望ましい高濃度化を許容する
ことになる。
化処理に晒すことである。そのような技術は、日本電気化学学会誌の1993年
6月号、第140巻、第6号に神山他による題名「減圧化学気相成長に先立つ急
速熱窒化処理を用いて形成される極薄タンタル酸化キャパシタ誘電体層」、およ
び830−IEDM91、32.2.1頁−32.2.4頁の神山他による題名
「256MビットDRAMのための高信頼性2.5nmTa2O5キャパシタ処
理技術」に報告されている。そのような急速熱窒化処理は、大気圧のもと、アン
モニア雰囲気内で800℃から1100℃に、対象物であるポリシリコン層を6
0秒間晒すことを含む。窒化層は、Ta2O5層が堆積される間およびその後の
下層ポリシリコン電極の酸化を防ぐための高温高密度化処理の間、酸化の障壁層
として作用する。しかしながら、その処理では、図1及び図2を参照して説明す
る他の問題を生じるものである。
る。該ウェーハ片10は、その上にワード又はゲート線14,16,18,20
を有するバルク単結晶シリコン基板12を有する。トランジスタのソース又はド
レインを構成する例示的に示す拡散領域15,17が、図示のように設けられる
。ウェーハ片10の領域22のエリアはメモリアレイ領域であり、他方、領域エ
リア24は、前記メモリアレイの典型的には周辺部を構成する。例えばボロフォ
スフォシリケイトグラス(BPSG)からなる第1絶縁層26は、ゲート線14
−20上その周辺に形成される。例示的に示す導電性プラグ28,30は、基板
12内の拡散領域15,17から、絶縁材料層26内の図示ゲート線の間を通っ
て絶縁層26の上側表面まで延び上がっている。そのようなプラグは、許容し得
る導電性を達成するために、1×1021原子/cm3と同等又はそれ以上の濃
度で、リンを高濃度不純物ドープしている。
びポリシリコンプラグ28,30の上に形成される。キャパシタのための開口3
4が、アレイ領域22内で、ポリシリコンプラグ28上の層32内に、開口34
がエッチング開口される。下部又は内側キャパシタ電極36が、開口34内に形
成される。下部電極もまた、好ましくは、半球粒状のポリシリコン等のリンが高
濃度にドープされたポリシリコンから成る。次に、Si3N4の極薄い(即ち、
50Å以下の)層(図示せず)を形成するために、窒化処理が行なわれる。
パシタ電極材料によって被覆されていないウェーハ上のそれ以外の場所である、
プラグ30等のポリシリコンから層32に対してリンが外部に拡散してしまうと
いう効果がある。そのような状態が、領域24内の外形線40によって示されて
いる。典型的な従来例における層32はリンをドープしているが、ポリシリコン
プラグ内のリン濃度はその濃度より遥かに大きいので、結果として、外部に拡散
し、層32内のリン濃度を局所的に高くすることになる。この種の拡散流出は、
ポリシリコンプラグがキャパシタ電極材料の下に横たわっているところでは、両
方の層がリンを高い濃度にドープしたポリシリコンを形成するので、問題にはな
らない。
内側キャパシタ電極36上に前記誘電体層を形成するように、エッチバック又は
平坦化が行なわれる。上に述べたように、そのようにしてできた層は次に、前記
層が望ましいキャパシタ誘電体層となるように濃度調整を行なう酸化環境のもと
に置かれる。残念ながら、ポリシリコンプラグに極めて近いBPSG層内の高い
濃度にリンをドープした領域40は、BPSG層32に空気の泡又は空隙44を
形成することになる。これにより、本来的に層32を上側に持ち上げ、プラグを
剥がすことになる。そのようなことは極めて好ましくないことである。この空気
泡/空隙の形成は、BPSG内のストレスと下層の包囲されたゲート線又は外の
要素の幾何学的なストレスに関係することとなり、また、窒化処理及びTa2O 5 層の濃度調整過程に関連した高温処理によりより悪化される。
るようにすることが好ましい。この発明は上記の観点に鑑みてなされたものでは
あるが、当業者であれば、添付の請求の範囲のみによっては制限されるが、均等
の原則に従って適当に解釈される、半導体製造処理方法の他のエリアにも応用で
きることは勿論である。
の一態様によれば、半導体製造処理方法は、第1絶縁層内に半導体材料からなる
導電性にドープされたプラグを形成する過程を有する。半導体材料から不純物物
質が外部に拡散するのを防ぐための障壁層が、ドープされたプラグ上に形成され
る。例には、アンドープの酸化物、例えばシリコン二酸化物、およびSi3N4 が含まれる。第2絶縁層が障壁層の上に形成される。導電性材料が第2絶縁層を
通して形成され、そしてこれはドープされたプラグと電気的に接続される。
ープされた領域が形成される。半導体材料から不純物物質が外部に拡散するのを
防ぐための障壁層が、第1及び第2領域の少なくとも一方領域上に、好ましくは
両方の領域上に形成される。次に、Ta2O5からなるキャパシタ誘電体層を有
するキャパシタが、第1及び第2領域のもう一方の領域上に形成される。導電性
材料が第1及び第2領域の一方の領域上に形成され、これは第1及び第2領域の
一方の領域と電気的に接続される。
示される構成に何となく似た構成を示す図3乃至図7を参照して以下説明する。
適当である限り、この構成と同一構成部分には同じ参照符号を用い、差のある部
分については“a”又はその他の記号を付して示すものとする。
性にドープされたプラグ28,30が、基板10aの第1絶縁層26内に形成さ
れる。本明細書では、用語“半導体基板”は、半導体ウェーハ(これ単体からな
るもの又はその上に他の材料が組合されているものの何れでもよい)等のバルク
半導体材料を含み、これに限定されるものではない半導体材料からなる如何なる
構成、および、半導体材料層(これ単体からなるもの又は他の材料が組合されて
いるものの何れでもよい)を意味するものとして定義される。用語“基板”は、
これに限定されるものではないが、上で述べた半導体基板を含む、如何なる支持
構造体をも示すものである。プラグ28,30は、リンを例えば濃度1×102 1 原子/cm3となるように導電的にドープしたポリシリコンであることが好ま
しい。これに代えて考えられるものは、第1及び第2の導電性にドープしたプラ
グが、半導体材料からなる間隔を置いた第1及び第2の導電性にドープした領域
を構成することである。例えば例として、そのような導電性にドープした領域は
、バルク半導体基板又は薄膜半導体層の中に形成される拡散領域であってもよい
。第1絶縁材料26は好ましくは、ドープされた酸化物であり、例えば、BPS
Gを含むリンがドープされた酸化物である。
及び第2領域28,30の少なくとも一方の領域上に形成され、好ましい実施例
では、両方の領域上に形成される。本実施例では、それは理想的には、例として
挙げればアンドープの酸化物及びSi3N4である絶縁材料からなる。障壁層2
5の例示的な厚さは、約100Åから約500Åである。好ましい材料は、TE
OSを分解することによって堆積したアンドープのシリコン二酸化物であり、約
300Åから約500Åの厚さに堆積される。層25がSi3N4の場合、例示
的な厚さは約100Åから約300Åである。第2絶縁層32が障壁層25の上
に形成され、好ましくは、第1絶縁層26と同じ材料を構成する。ともかく、層
32の例示的な材料は、BPSGを含むリンがドープされた酸化物等であるドー
プされた酸化物である。他の例としては、化学気相堆積前駆体としてTEOSを
用いて堆積したホウ素及び/又はリンがドープされた酸化物である。層32は適
当なリフローアニールに供することができる。
25を通して設けられる。内側キャパシタ電極36がドープされた第1プラグ2
8上に設けられ、そしてこれと電気的に接続される。その際、ドープされた第2
プラグ30上の絶縁障壁層25の絶縁材料はそのままの状態に維持される。した
がって、この構成は第2絶縁層32を通してそしてドープトプラグ28と電気的
に接続される導電性材料を形成する例を示すものであり、同時にこの例によれば
、そのような導電性材料は障壁層25を通しても形成される例を示すものである
。電極36を形成する例示的な方法は、層32上及び開口34内に半球粒状のポ
リシリコンを先ず形成し、次に基板上にフォトレジストを形成し、そして、開口
34内に導電性ポリシリコンを孤立させるためにフォトレジストエッチバック又
は化学機械研磨の何れかが行われる。さらに、図示の容器状電極の最上部面が層
32の上面(図示せず)から僅か下となるように、層36の材料を引っ込ませる
ためのエッチングを行なうことができる。フォトレジストを除去すると、図4に
示す構成が得られる。
電極が形成され、これがプラグ28と電気的に接続される例を示すものであり、
その際、絶縁障壁層25の絶縁材料及び層32の絶縁材料は第2ドープトプラグ
30上に残ったままである。次に、温度が少なくとも900℃でNH3等の窒素
含有ガスの存在のもと、ドープされた第2プラグ上のドープされた酸化絶縁層3
2及び絶縁障壁層25の絶縁材料はそのままの状態で、ウェーハは電極36の外
表面上にシリコン窒化層(図示せず)を形成するために窒化処理される。こうす
ることは、内側キャパシタ板36上に酸化障壁層を形成する一つの例を示すもの
である。そのような窒化処理が行なわれている間、層25は、高温度処理の間に
ドープされた第2プラグ30からドープされた絶縁酸化層32に向かって不純物
物質が拡散流出するのを理想的に制限する。
い)が、酸化障壁層及び内側キャパシタ電極36上に、典型的には化学気相堆積
法により形成される。こうして形成された層は次に、ドープされた第2プラグ3
0上のドープされた酸化絶縁層32の絶縁材料及び障壁層25の絶縁材料はその
ままの状態で、少なくとも750℃の温度で行なわれる濃度調整処理に晒される
。そのような濃度調整処理が行なわれる間、ここでも絶縁障壁層25によって、
ドープされた絶縁酸化層32に向かってドープさらた第2プラグ30の不純物物
質が拡散流出するのが規制され、その結果、従来技術の図2に示すような空隙の
形成を完全に無くすことができる。
とポリシリコンの化合物)がTa2O5層42上に堆積され、そして外側キャパ
シタ板を形成するために図示のようにパターン化される。こうすることは、第1
プラグ28上にそしてこれと電気的に接続される、Ta2O5からなるキャパシ
タ誘電体層を有したキャパシタを形成する方法例となる。
5を通って導電性プラグ30上に設けられる。導電性材料60(即ち、導電性に
ドープされたポリシリコン、タングステン、アルミニウム、又はその他の材料)
が、ドープされた酸化絶縁層32を通して、そしてドープされたプラグ30と電
気的に接続されるように、開口56内に堆積、さもなければ形成される。
片の概略図である。
ハ片の概略図である。
ある。
図である。
図である。
図である。
図である。
を絶縁層内に形成する過程と、 前記第1及び第2のドープされたプラグの上に、前記半導体材料から不純物物
質が外部に拡散することを制限するための障壁層を形成する過程と、 前記障壁層、前記第1及び第2のドープされたプラグの上にドープされた酸化
絶縁層を形成する過程と、 前記第1のドープされたプラグの上で、前記ドープされた酸化絶縁層及び絶縁
障壁層内に開口を形成する過程と、 前記第2のドープされたプラグの上の前記ドープされた酸化絶縁層の絶縁材料
及び前記障壁層の絶縁材料を残したまま、前記第1のドープされたプラグ上の前
記開口内に該第1プラグと電気的に接続される内側キャパシタ電極を形成する過
程と、 温度が少なくとも900℃のもとで、前記第2のドープされたプラグ上のドー
プされた酸化絶縁層の絶縁材料及び前記障壁層の絶縁材料をそのままにして、前
記内側キャパシタ電極の外表面上にシリコン窒化層を形成するために、内側キャ
パシタ電極の外表面を窒化処理すると共に、該窒化処理の間に、前記絶縁性障壁
層により、前記第2のドープされたプラグから前記ドープされた酸化絶縁層に向
けて不純物物質が拡散流出するのを規制する過程と、 前記第2のドープされたプラグ上のドープされた酸化絶縁層の絶縁材料及び前
記障壁層の絶縁材料をそのままにして、前記堆積されたTa2O5層を、温度が
少なくとも750℃の元で行われる濃度調整処理に晒すと共に、該濃度調整処理
の間に、前記絶縁障壁層により、前記第2のドープされたプラグから前記ドープ
された酸化絶縁層に向けて不純物物質が拡散流出するのを規制する過程と、 前記Ta2O5からなるキャパシタ誘電体層の上に外側キャパシタ電極を形成
する過程と、 前記外側キャパシタ電極を形成した後、前記ドープされた酸化絶縁層を通して
、前記第2のドープされたプラグと電気的に接続する導電性材料を形成する過程
と、 からなることを特徴とする半導体製造方法。
Claims (28)
- 【請求項1】 半導体製造方法であって、該方法は、 第1絶縁層内に半導体材料からなる導電性にドープされたプラグを形成する過
程と、 半導体材料から不純物物質が外部に拡散することを制限するための障壁層を、
前記ドープされたプラグ上に形成する過程と、 前記障壁層の上に第2絶縁層を形成する過程と、 前記第2絶縁層を通して、前記ドープされたプラグと電気的に接続される導電
性材料を形成する過程と、 からなることを特徴とする半導体製造方法。 - 【請求項2】 請求項1記載の方法において、前記障壁層が絶縁性であるこ
とを特徴とする半導体製造方法。 - 【請求項3】 請求項1記載の方法において、前記障壁層がアンドープの酸
化物を含むことを特徴とする半導体製造方法。 - 【請求項4】 請求項1記載の方法において、前記障壁層がSi3N4を含
むことを特徴とする半導体製造方法。 - 【請求項5】 請求項1記載の方法において、前記障壁層が約100Åから
約500Åの厚さに堆積されることを特徴とする半導体製造方法。 - 【請求項6】 請求項1記載の方法において、前記障壁層がアンドープの酸
化物からなり、前記第2絶縁層がドープされた酸化物からなることを特徴とする
半導体製造方法。 - 【請求項7】 請求項1記載の方法において、前記第1絶縁層と前記第2絶
縁層とが同じ材料からなることを特徴とする半導体製造方法。 - 【請求項8】 請求項1記載の方法において、前記第1絶縁層がドープされ
た酸化物からなり、前記第2絶縁層がドープされた酸化物からなることを特徴と
する半導体製造方法。 - 【請求項9】 請求項1記載の方法において、前記導電性材料が前記障壁層
を通して形成されることを特徴とする半導体製造方法。 - 【請求項10】 半導体製造方法であって、該方法は、 半導体材料からなる間隔を置いた第1及び第2の導電性にドープされた領域を
形成する過程と、 前記半導体材料から不純物物質が外部に拡散することを制限するための障壁層
を、前記第1及び第2領域の少なくとも一方の領域上に形成する過程と、 前記障壁層を形成した後に、Ta2O5からなるキャパシタ誘電体層を有する
キャパシタを、前記第1及び第2領域の他方の領域上に形成する過程と、 前記第1及び第2領域の一方の領域上にこれと電気的に接続される導電性材料
を形成する過程と、 からなることを特徴とする半導体製造方法。 - 【請求項11】 請求項10記載の方法において、前記導電性にドープされ
た領域の少なくとも一方が導電性にドープされたポリシリコンプラグを含むこと
を特徴とする半導体製造方法。 - 【請求項12】 請求項10記載の方法において、前記障壁層が前記第1及
び第2領域の両方の領域上に形成されることを特徴とする半導体製造方法。 - 【請求項13】 請求項10記載の方法において、前記障壁層が絶縁性であ
ることを特徴とする半導体製造方法。 - 【請求項14】 請求項10記載の方法において、前記障壁層がアンドープ
の酸化物を含むことを特徴とする半導体製造方法。 - 【請求項15】 請求項10記載の方法において、前記障壁層がSi3N4 を含むことを特徴とする半導体製造方法。
- 【請求項16】 半導体製造方法であって、該方法は、 半導体材料からなる間隔を置いた第1及び第2の導電性にドープされたプラグ
を基板の上に形成する過程と、 前記半導体材料から不純物物質が外部に拡散することを制限するための障壁層
を、前記第1及び第2のドープされたプラグの少なくとも一方のプラグ上に形成
する過程と、 前記障壁層、前記第1及び第2のドープされたプラグの上に絶縁層を形成する
過程と、 前記第1及び第2のドープされたプラグの他方のプラグと電気的に接続される
内側電極を有するキャパシタを前記第1及び第2プラグの他方のプラグ上に形成
する過程と、 前記絶縁層を通して、前記ドープされたプラグの一方のプラグと電気的に接続
される導電性材料を形成する過程と、 からなることを特徴とする半導体処理方法。 - 【請求項17】 請求項16記載の方法において、前記キャパシタが、殆ど
がTa2O5からなるキャパシタ誘電体層を含むことを特徴とする半導体製造方
法。 - 【請求項18】 請求項16記載の方法において、前記半導体材料プラグが
リンがドープされたものであり、前記絶縁層がリンがドープされた酸化物である
ことを特徴とする半導体製造方法。 - 【請求項19】 請求項16記載の方法において、前記障壁層が絶縁性であ
ることを特徴とする半導体製造方法。 - 【請求項20】 請求項16記載の方法において、前記障壁層がアンドープ
の酸化物を含むことを特徴とする半導体製造方法。 - 【請求項21】 請求項16記載の方法において、前記障壁層がSi3N4 を含むことを特徴とする半導体製造方法。
- 【請求項22】 半導体製造方法であって、該方法は、 半導体材料からなる間隔を置いた第1及び第2の導電性にドープされたプラグ
を絶縁層内に形成する過程と、 前記半導体材料から不純物物質が外部に拡散することを制限するための障壁層
を、前記第1及び第2プラグの少なくとも一方のプラグ上に形成する過程と、 前記障壁層、前記第1及び第2のドープされたプラグの上にドープされた酸化
絶縁層を形成する過程と、 前記第1及び第2のドープされたプラグの他方のプラグ上で、前記ドープされ
た酸化絶縁層内に開口を形成する過程と、 前記第1及び第2のドープされたプラグの他方のプラグ上で、該プラグと電気
的に接続される内側キャパシタ電極を前記開口内に形成する過程と、 前記内側キャパシタ電極の上に酸化障壁層を形成する過程と、 前記酸化障壁層の上にTa2O5を含むキャパシタ誘電体層を形成する過程と
、 前記Ta2O5を含むキャパシタ誘電体層の上に外側キャパシタ電極を形成す
る過程と、 前記絶縁層を通して、一つのドープされたプラグと電気的に接続して導電性材
料を形成する過程と、 からなることを特徴とする半導体製造方法。 - 【請求項23】 請求項22記載の方法において、前記障壁層が約100Å
から約500Åの厚さに堆積されることを特徴とする半導体製造方法。 - 【請求項24】 請求項22記載の方法において、前記障壁層がアンドープ
の酸化物を含むことを特徴とする半導体製造方法。 - 【請求項25】 請求項22記載の方法において、前記障壁層がSi3N4 を含むことを特徴とする半導体製造方法。
- 【請求項26】 半導体製造方法であって、該方法は、 半導体材料からなる間隔を置いた第1及び第2の導電性にドープされたプラグ
を絶縁層内に形成する過程と、 前記半導体材料から不純物物質が外部に拡散することを制限するための障壁層
を、前記第1及び第2のドープされたプラグの上に形成する過程と、 前記障壁層、前記第1及び第2のドープされたプラグの上にドープされた酸化
絶縁層を形成する過程と、 前記第1のドープされたプラグの上で、前記ドープされた酸化絶縁層及び絶縁
障壁層内に開口を形成する過程と、 前記第2のドープされたプラグの上の前記ドープされた酸化絶縁層の絶縁材料
及び前記障壁層の絶縁材料を残したまま、前記第1のドープされたプラグ上の前
記開口内に該第1プラグと電気的に接続される内側キャパシタ電極を形成する過
程と、 温度が少なくとも900℃のもとで、前記第2のドープされたプラグ上のドー
プされた酸化絶縁層の絶縁材料及び前記障壁層の絶縁材料をそのままにして、前
記内側キャパシタ電極の外表面上にシリコン窒化層を形成するために、内側キャ
パシタ電極の外表面を窒化処理すると共に、該窒化処理の間に、前記絶縁性障壁
層により、前記第2のドープされたプラグから前記ドープされた酸化絶縁層に向
けて不純物物質が拡散流出するのを規制する過程と、 前記第2のドープされたプラグ上のドープされた酸化絶縁層の絶縁材料及び前
記障壁層の絶縁材料をそのままにして、前記堆積されたTa2O5層を、温度が
少なくとも750℃の元で行われる濃度調整処理に晒すと共に、該濃度調整処理
の間に、前記絶縁障壁層により、前記第2のドープされたプラグから前記ドープ
された酸化絶縁層に向けて不純物物質が拡散流出するのを規制する過程と、 前記Ta2O5からなるキャパシタ誘電体層の上に外側キャパシタ電極を形成
する過程と、 前記外側キャパシタ電極を形成した後、前記ドープされた酸化絶縁層を通して
、前記第2のドープされたプラグと電気的に接続する導電性材料を形成する過程
と、 からなることを特徴とする半導体製造方法。 - 【請求項27】 請求項26記載の方法において、前記導電性にドープされ
たプラグがリンがドープされたものであり、前記ドープされた酸化物がリンがド
ープされたものであり、前記絶縁障壁層がアンドープの酸化物であることを特徴
とする半導体製造方法。 - 【請求項28】 請求項26記載の方法において、前記導電性にドープされ
たプラグがリンがドープされたものであり、前記ドープされた酸化物がリンがド
ープされたものであり、前記絶縁障壁層がSi3N4であることを特徴とする半
導体製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/994,054 | 1997-12-19 | ||
US08/994,054 US6165833A (en) | 1997-12-19 | 1997-12-19 | Semiconductor processing method of forming a capacitor |
PCT/US1998/027106 WO1999033098A1 (en) | 1997-12-19 | 1998-12-18 | Semiconductor processing method comprising the fabrication of a barrier layer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002512435A true JP2002512435A (ja) | 2002-04-23 |
JP3663128B2 JP3663128B2 (ja) | 2005-06-22 |
Family
ID=25540242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000525914A Expired - Fee Related JP3663128B2 (ja) | 1997-12-19 | 1998-12-18 | 障壁層の形成を含む半導体製造方法 |
Country Status (8)
Country | Link |
---|---|
US (2) | US6165833A (ja) |
EP (2) | EP1042802B1 (ja) |
JP (1) | JP3663128B2 (ja) |
KR (1) | KR100455799B1 (ja) |
AT (1) | ATE284075T1 (ja) |
AU (1) | AU2005999A (ja) |
DE (1) | DE69827974T2 (ja) |
WO (1) | WO1999033098A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005197686A (ja) * | 2004-01-09 | 2005-07-21 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5910880A (en) | 1997-08-20 | 1999-06-08 | Micron Technology, Inc. | Semiconductor circuit components and capacitors |
US6911371B2 (en) * | 1997-12-19 | 2005-06-28 | Micron Technology, Inc. | Capacitor forming methods with barrier layers to threshold voltage shift inducing material |
US6191443B1 (en) | 1998-02-28 | 2001-02-20 | Micron Technology, Inc. | Capacitors, methods of forming capacitors, and DRAM memory cells |
GB2358284B (en) * | 1999-07-02 | 2004-07-14 | Hyundai Electronics Ind | Method of manufacturing capacitor for semiconductor memory device |
EP1071130A3 (en) * | 1999-07-14 | 2005-09-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device interconnection structure comprising additional capacitors |
KR100359246B1 (ko) * | 1999-09-29 | 2002-11-04 | 동부전자 주식회사 | 적층형 캐패시터를 갖는 반도체 장치 제조 방법 |
US6947324B1 (en) | 2000-06-28 | 2005-09-20 | Marvell International Ltd. | Logic process DRAM |
US7184290B1 (en) | 2000-06-28 | 2007-02-27 | Marvell International Ltd. | Logic process DRAM |
US6570781B1 (en) * | 2000-06-28 | 2003-05-27 | Marvell International Ltd. | Logic process DRAM |
DE10042235A1 (de) * | 2000-08-28 | 2002-04-18 | Infineon Technologies Ag | Verfahren zur Herstellung einer elektrisch leitenden Verbindung |
US6734071B1 (en) * | 2000-08-30 | 2004-05-11 | Micron Technology, Inc. | Methods of forming insulative material against conductive structures |
US6545904B2 (en) | 2001-03-16 | 2003-04-08 | Micron Technology, Inc. | 6f2 dram array, a dram array formed on a semiconductive substrate, a method of forming memory cells in a 6f2 dram array and a method of isolating a single row of memory cells in a 6f2 dram array |
US6411555B1 (en) | 2001-03-19 | 2002-06-25 | Micron Technology, Inc. | Reference charge generator, a method for providing a reference charge from a reference charge generator, a method of operating a reference charge generator and a dram memory circuit formed using memory cells having an area of 6f2 |
US6872320B2 (en) * | 2001-04-19 | 2005-03-29 | Xerox Corporation | Method for printing etch masks using phase-change materials |
US6670717B2 (en) * | 2001-10-15 | 2003-12-30 | International Business Machines Corporation | Structure and method for charge sensitive electrical devices |
US6551893B1 (en) * | 2001-11-27 | 2003-04-22 | Micron Technology, Inc. | Atomic layer deposition of capacitor dielectric |
US7165393B2 (en) | 2001-12-03 | 2007-01-23 | Catalytica Energy Systems, Inc. | System and methods for improved emission control of internal combustion engines |
KR20040043378A (ko) * | 2002-11-18 | 2004-05-24 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
KR100536030B1 (ko) * | 2003-02-25 | 2005-12-12 | 삼성전자주식회사 | 반도체 장치의 커패시터 형성 방법 |
US7371627B1 (en) | 2005-05-13 | 2008-05-13 | Micron Technology, Inc. | Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines |
US7120046B1 (en) | 2005-05-13 | 2006-10-10 | Micron Technology, Inc. | Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines |
US7858458B2 (en) | 2005-06-14 | 2010-12-28 | Micron Technology, Inc. | CMOS fabrication |
US7541632B2 (en) * | 2005-06-14 | 2009-06-02 | Micron Technology, Inc. | Relaxed-pitch method of aligning active area to digit line |
US7888721B2 (en) | 2005-07-06 | 2011-02-15 | Micron Technology, Inc. | Surround gate access transistors with grown ultra-thin bodies |
US7768051B2 (en) | 2005-07-25 | 2010-08-03 | Micron Technology, Inc. | DRAM including a vertical surround gate transistor |
US7696567B2 (en) | 2005-08-31 | 2010-04-13 | Micron Technology, Inc | Semiconductor memory device |
US7687342B2 (en) | 2005-09-01 | 2010-03-30 | Micron Technology, Inc. | Method of manufacturing a memory device |
US7557032B2 (en) | 2005-09-01 | 2009-07-07 | Micron Technology, Inc. | Silicided recessed silicon |
US7416943B2 (en) | 2005-09-01 | 2008-08-26 | Micron Technology, Inc. | Peripheral gate stacks and recessed array gates |
US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
US20090250793A1 (en) * | 2008-04-08 | 2009-10-08 | Yuri Sokolov | Bpsg film deposition with undoped capping |
US10840249B2 (en) * | 2018-08-23 | 2020-11-17 | Micron Technology, Inc. | Integrated circuitry constructions |
US11049864B2 (en) | 2019-05-17 | 2021-06-29 | Micron Technology, Inc. | Apparatuses including capacitor structures, and related memory devices, electronic systems, and methods |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1165575A (en) * | 1966-01-03 | 1969-10-01 | Texas Instruments Inc | Semiconductor Device Stabilization. |
JPS5253666A (en) * | 1975-10-29 | 1977-04-30 | Hitachi Ltd | Method of preventing impurity diffusion from doped oxide |
JPS5253679A (en) | 1975-10-29 | 1977-04-30 | Hitachi Ltd | Productin of semiconductor device |
US4464701A (en) * | 1983-08-29 | 1984-08-07 | International Business Machines Corporation | Process for making high dielectric constant nitride based materials and devices using the same |
KR940006682B1 (ko) * | 1991-10-17 | 1994-07-25 | 삼성전자 주식회사 | 반도체 메모리장치의 제조방법 |
US5313089A (en) * | 1992-05-26 | 1994-05-17 | Motorola, Inc. | Capacitor and a memory cell formed therefrom |
JP3141553B2 (ja) * | 1992-08-06 | 2001-03-05 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2786071B2 (ja) * | 1993-02-17 | 1998-08-13 | 日本電気株式会社 | 半導体装置の製造方法 |
US5471364A (en) * | 1993-03-31 | 1995-11-28 | Texas Instruments Incorporated | Electrode interface for high-dielectric-constant materials |
JPH0730077A (ja) * | 1993-06-23 | 1995-01-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
US5488011A (en) * | 1994-11-08 | 1996-01-30 | Micron Technology, Inc. | Method of forming contact areas between vertical conductors |
JP2636755B2 (ja) * | 1994-11-09 | 1997-07-30 | 日本電気株式会社 | 半導体装置および半導体装置の製造方法 |
JP2827958B2 (ja) * | 1995-04-27 | 1998-11-25 | 日本電気株式会社 | 半導体記憶装置の容量素子の製造方法 |
US5654222A (en) * | 1995-05-17 | 1997-08-05 | Micron Technology, Inc. | Method for forming a capacitor with electrically interconnected construction |
US5663088A (en) * | 1995-05-19 | 1997-09-02 | Micron Technology, Inc. | Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer |
KR0168338B1 (ko) * | 1995-05-31 | 1998-12-15 | 김광호 | 랜딩 패드를 갖는 반도체 메모리 장치의 제조방법 |
US5597756A (en) * | 1995-06-21 | 1997-01-28 | Micron Technology, Inc. | Process for fabricating a cup-shaped DRAM capacitor using a multi-layer partly-sacrificial stack |
US5866453A (en) * | 1995-09-14 | 1999-02-02 | Micron Technology, Inc. | Etch process for aligning a capacitor structure and an adjacent contact corridor |
US5793076A (en) * | 1995-09-21 | 1998-08-11 | Micron Technology, Inc. | Scalable high dielectric constant capacitor |
US5786248A (en) | 1995-10-12 | 1998-07-28 | Micron Technology, Inc. | Semiconductor processing method of forming a tantalum oxide containing capacitor |
US5608249A (en) | 1995-11-16 | 1997-03-04 | Micron Technology, Inc. | Reduced area storage node junction |
KR100200299B1 (ko) * | 1995-11-30 | 1999-06-15 | 김영환 | 반도체 소자 캐패시터 형성방법 |
KR0170308B1 (ko) * | 1995-12-05 | 1999-02-01 | 김광호 | 강유전체 캐패시터의 제조방법 |
KR100253270B1 (ko) * | 1995-12-30 | 2000-04-15 | 김영환 | 반도체소자의 자기정합 스택캐패시터 형성방법 |
US5843830A (en) | 1996-06-26 | 1998-12-01 | Micron Technology, Inc. | Capacitor, and methods for forming a capacitor |
JPH1022476A (ja) * | 1996-07-02 | 1998-01-23 | Sony Corp | 容量素子 |
KR100246989B1 (ko) * | 1996-09-09 | 2000-03-15 | 김영환 | 반도체소자의 캐패시터 형성방법 |
US6251720B1 (en) | 1996-09-27 | 2001-06-26 | Randhir P. S. Thakur | High pressure reoxidation/anneal of high dielectric constant materials |
US5783462A (en) | 1997-01-22 | 1998-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making an external contact to a MOSFET drain for testing of stacked-capacitor DRAMS |
US6218260B1 (en) * | 1997-04-22 | 2001-04-17 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby |
US5910880A (en) | 1997-08-20 | 1999-06-08 | Micron Technology, Inc. | Semiconductor circuit components and capacitors |
-
1997
- 1997-12-19 US US08/994,054 patent/US6165833A/en not_active Expired - Fee Related
-
1998
- 1998-12-18 EP EP98964820A patent/EP1042802B1/en not_active Expired - Lifetime
- 1998-12-18 EP EP04028239A patent/EP1508914A3/en not_active Withdrawn
- 1998-12-18 AU AU20059/99A patent/AU2005999A/en not_active Abandoned
- 1998-12-18 KR KR10-2000-7006569A patent/KR100455799B1/ko not_active IP Right Cessation
- 1998-12-18 WO PCT/US1998/027106 patent/WO1999033098A1/en active IP Right Grant
- 1998-12-18 DE DE69827974T patent/DE69827974T2/de not_active Expired - Lifetime
- 1998-12-18 AT AT98964820T patent/ATE284075T1/de not_active IP Right Cessation
- 1998-12-18 JP JP2000525914A patent/JP3663128B2/ja not_active Expired - Fee Related
-
2000
- 2000-11-08 US US09/710,546 patent/US6593183B1/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005197686A (ja) * | 2004-01-09 | 2005-07-21 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US6593183B1 (en) | 2003-07-15 |
EP1042802A1 (en) | 2000-10-11 |
DE69827974T2 (de) | 2005-11-24 |
WO1999033098A1 (en) | 1999-07-01 |
DE69827974D1 (de) | 2005-01-05 |
JP3663128B2 (ja) | 2005-06-22 |
KR100455799B1 (ko) | 2004-11-08 |
ATE284075T1 (de) | 2004-12-15 |
EP1042802B1 (en) | 2004-12-01 |
AU2005999A (en) | 1999-07-12 |
US6165833A (en) | 2000-12-26 |
EP1508914A2 (en) | 2005-02-23 |
EP1508914A3 (en) | 2005-05-25 |
KR20010033186A (ko) | 2001-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002512435A (ja) | 障壁層の形成を含む半導体製造方法 | |
US7038265B2 (en) | Capacitor having tantalum oxynitride film and method for making same | |
US7029985B2 (en) | Method of forming MIS capacitor | |
US6677230B2 (en) | Method of manufacturing semiconductor device | |
US6707088B2 (en) | Method of forming integrated circuitry, method of forming a capacitor, method of forming DRAM integrated circuitry and DRAM integrated category | |
US5843818A (en) | Methods of fabricating ferroelectric capacitors | |
US5741734A (en) | Capacitor structure for semiconductor device and method of manufacturing the same | |
US6436847B1 (en) | Methods to form electronic devices | |
US20060166431A1 (en) | Methods to form electronic devices and methods to form a material over a semiconductive substrate | |
JP2817645B2 (ja) | 半導体装置の製造方法 | |
US6340613B1 (en) | Structural integrity enhancement of dielectric films | |
US6348708B1 (en) | Semiconductor device utilizing a rugged tungsten film | |
KR19990011522A (ko) | 유전막의 박막화가 가능한 커패시터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050325 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |