JP2002504690A - プリント回路基板の検査を行なうための方法および装置 - Google Patents
プリント回路基板の検査を行なうための方法および装置Info
- Publication number
- JP2002504690A JP2002504690A JP2000532735A JP2000532735A JP2002504690A JP 2002504690 A JP2002504690 A JP 2002504690A JP 2000532735 A JP2000532735 A JP 2000532735A JP 2000532735 A JP2000532735 A JP 2000532735A JP 2002504690 A JP2002504690 A JP 2002504690A
- Authority
- JP
- Japan
- Prior art keywords
- test
- inspection
- circuit board
- contact
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2805—Bare printed circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
プリント回路基板の検査を行なうための方法であって、回路基板(1)を導体配線(2)に接続された所定のコンタクト部(3)において導電性検査用接触要素(5)に接触させ、検査用接触要素(5)またはその一部を、所定の検査プログラムによってクロックパルスで同期化して連続的に検査電圧源(8)に接続し、また各検査クロックパルスの持続期間中検査用接触要素(5)を流れる検査電流あるいはそれに関連するパラメータを測定する方法である。特にコンタクト部の密度が高い回路基板(1)の場合、回路基板を複数の検査領域に分割することにより、また検査領域の全体または少なくとも幾つかの部分を並列に検査することにより、検査時間を短縮することができる。特に回路基板を一枚の複数分割パネルで製造する場合に本発明は好適である。
Description
【0001】 本発明は、プリント回路基板の検査を行なうための方法に関するものであり、
この方法において、回路基板は、配線に接続されたコンタクト部において導電性
検査用接触要素に接触し、ここで検査用接触要素あるいはその一部が、所定の検
査プログラムよって、クロックにより同期化された状態で連続的に検査電圧源に
接続され、また、各検査クロックの間、検査用接触要素を介して流れる検査用電
流やそれに関連するパラメータが測定される。
この方法において、回路基板は、配線に接続されたコンタクト部において導電性
検査用接触要素に接触し、ここで検査用接触要素あるいはその一部が、所定の検
査プログラムよって、クロックにより同期化された状態で連続的に検査電圧源に
接続され、また、各検査クロックの間、検査用接触要素を介して流れる検査用電
流やそれに関連するパラメータが測定される。
【0002】 回路基板上のコンタクト部は、電子構成要素と接触を行なう役割を果たし、一
般に、一定の格子状に配置される。また、検査用接触要素は、この格子に基づい
て設定される。前記検査用接触要素は、検査用ピンによって、実現することがで
きるが、これらはまた、他の何らかの方法、例えば、弾性のあるゴム層を回路基
板に設け、グラファイト・ビード製のインサートを設けることによって実現して
も良い。前記ゴム層は、コンタクト部において共に押さえ付けた場合、ここで導
電性となる。
般に、一定の格子状に配置される。また、検査用接触要素は、この格子に基づい
て設定される。前記検査用接触要素は、検査用ピンによって、実現することがで
きるが、これらはまた、他の何らかの方法、例えば、弾性のあるゴム層を回路基
板に設け、グラファイト・ビード製のインサートを設けることによって実現して
も良い。前記ゴム層は、コンタクト部において共に押さえ付けた場合、ここで導
電性となる。
【0003】 電子構成要素はより一層小型化し、また実装密度は大きくなる傾向があるため
、回路基板に関しては、コンタクト部の格子間の間隔をより一層小さくすること
が要求されている。その結果、電気器具での使用を意図した回路基板の寸法は、
一般に、小さくなってきているが、このような小型化を利用して、製造工程中で
、初期段階の回路基板に基本パターンあるいは基本パネルを幾つか設けるように
すれば最適である。初期段階の回路基板は、1ユニットとして検査され、その後
になって初めて個別の要素に分離される。
、回路基板に関しては、コンタクト部の格子間の間隔をより一層小さくすること
が要求されている。その結果、電気器具での使用を意図した回路基板の寸法は、
一般に、小さくなってきているが、このような小型化を利用して、製造工程中で
、初期段階の回路基板に基本パターンあるいは基本パネルを幾つか設けるように
すれば最適である。初期段階の回路基板は、1ユニットとして検査され、その後
になって初めて個別の要素に分離される。
【0004】 検査対象である回路基板上のコンタクト部の密度は、益々増加傾向にあり、こ
の結果、検査工程で実施される測定項目の数は、それに対応して大きくなってき
ている。
の結果、検査工程で実施される測定項目の数は、それに対応して大きくなってき
ている。
【0005】 これまで、検査対象である回路基板の交換に要する物理的な時間を短くするた
めに、多大なる努力が成されてきたが、この努力はこれまで以上に厳しさを増し
ている。その間、交換時間を短くするための構造的な対策は、かなりの成果を挙
げてきている。この観点から言えば、交換時間に対する測定時間の割合が大きく
なり続け、その結果、この2つの時間の合計からもたらされるサイクル時間が、
最終的にほとんど測定時間によって決められてしまい、交換時間を短くするため
の技術的な対策が正当な理由を持たなくなるようになることは、意に添わないこ
とである。
めに、多大なる努力が成されてきたが、この努力はこれまで以上に厳しさを増し
ている。その間、交換時間を短くするための構造的な対策は、かなりの成果を挙
げてきている。この観点から言えば、交換時間に対する測定時間の割合が大きく
なり続け、その結果、この2つの時間の合計からもたらされるサイクル時間が、
最終的にほとんど測定時間によって決められてしまい、交換時間を短くするため
の技術的な対策が正当な理由を持たなくなるようになることは、意に添わないこ
とである。
【0006】 従って、本発明の根底にある目的は、測定時間を短くすることである。 冒頭に説明した方法から説明を始めるが、この解決法は、回路基板を複数の検
査領域に分割し、各検査領域には、コンタクト部の数の一部分しか含まれないよ
うにし、検査領域の全体あるいは少なくとも一部分を並列に検査することから成
っている。
査領域に分割し、各検査領域には、コンタクト部の数の一部分しか含まれないよ
うにし、検査領域の全体あるいは少なくとも一部分を並列に検査することから成
っている。
【0007】 初期段階の回路基板を一枚の多分割のパネルによって構成しようとする場合、
パネル数と同じ数の検査領域を設け、各検査領域に1つのパネルの全導体配線を
設けるということは当然なことである。この一例を図1に示してある。この例に
おける利点は、全てのパネルにおいて測定時間の長さが同じであることである。
例えば、導体配線と境界を成すコンタクト部を、クロックパルスにより同期化し
て連続的に検査電圧源に接続されるように各検査領域の検査を行なうことができ
、また電流を測定することによって導体配線における断線障害発生の可能性が確
定される。この後、各々コンタクト部に接続されている導体配線が他の導体配線
と望ましくない接触をしている可能性があるかどうか、またこの範囲で絶縁障害
があるかどうかを確定するために、一方ではコンタクト部を、他方では導体配線
によってこのコンタクト部に接続されていない残りの全てのコンタクト部を、ク
ロックパルスにより同期化して連続的に検査電圧源に接続する。この方法に対す
る別の選択肢として、並列検査の過程において、最初に断線障害の有無について
一つのパネルを検査し、絶縁障害の有無に関する検査を他のパネルの検査過程に
おいて開始することも可能である。
パネル数と同じ数の検査領域を設け、各検査領域に1つのパネルの全導体配線を
設けるということは当然なことである。この一例を図1に示してある。この例に
おける利点は、全てのパネルにおいて測定時間の長さが同じであることである。
例えば、導体配線と境界を成すコンタクト部を、クロックパルスにより同期化し
て連続的に検査電圧源に接続されるように各検査領域の検査を行なうことができ
、また電流を測定することによって導体配線における断線障害発生の可能性が確
定される。この後、各々コンタクト部に接続されている導体配線が他の導体配線
と望ましくない接触をしている可能性があるかどうか、またこの範囲で絶縁障害
があるかどうかを確定するために、一方ではコンタクト部を、他方では導体配線
によってこのコンタクト部に接続されていない残りの全てのコンタクト部を、ク
ロックパルスにより同期化して連続的に検査電圧源に接続する。この方法に対す
る別の選択肢として、並列検査の過程において、最初に断線障害の有無について
一つのパネルを検査し、絶縁障害の有無に関する検査を他のパネルの検査過程に
おいて開始することも可能である。
【0008】 検査領域は、こられの検査領域内に延在する導体配線だけを含むように設定す
る必要はなく、その代わり、これらの検査領域の境界もまた導体配線を真っ直ぐ
に通り抜け、導体配線がある程度領域間をまたがるように設定することができる
。このことは、初期段階の回路基板が個々のパネルに分割された後、パネルの境
界が同じ様に延在し、且つ領域をまたがる導体配線が同じ様に分割される場合特
に有用である。図4にこの一例を示してある。この場合、並列検査の過程におい
て、領域間をまたがる導体配線に電圧が両側から同時に印加されないように注意
を払わなければならない。このことは、検査プログラム(アルゴリズム)を適切
に設計することによって保証することができる。既に述べたように、導体配線は
いずれの場合でも分離されるため、通常このような領域間をまたがる導体配線に
対する断線障害の有無についての検査は省くことも可能である。
る必要はなく、その代わり、これらの検査領域の境界もまた導体配線を真っ直ぐ
に通り抜け、導体配線がある程度領域間をまたがるように設定することができる
。このことは、初期段階の回路基板が個々のパネルに分割された後、パネルの境
界が同じ様に延在し、且つ領域をまたがる導体配線が同じ様に分割される場合特
に有用である。図4にこの一例を示してある。この場合、並列検査の過程におい
て、領域間をまたがる導体配線に電圧が両側から同時に印加されないように注意
を払わなければならない。このことは、検査プログラム(アルゴリズム)を適切
に設計することによって保証することができる。既に述べたように、導体配線は
いずれの場合でも分離されるため、通常このような領域間をまたがる導体配線に
対する断線障害の有無についての検査は省くことも可能である。
【0009】 本発明が示す内容は、決して領域の境界をパネルの境界と常に一致させて設定
することではない。むしろこの内容は一般的に理解されるべきものであり、また
検査対象である回路基板が、パネルの形態で何度も基本パターンを繰り返すこと
なく、単にコンタクト部の密度が高い場合に適用可能である。
することではない。むしろこの内容は一般的に理解されるべきものであり、また
検査対象である回路基板が、パネルの形態で何度も基本パターンを繰り返すこと
なく、単にコンタクト部の密度が高い場合に適用可能である。
【0010】 本発明は、さらに、上述の方法を実現するための装置に関する。この装置には
、導体配線のコンタクト部に接触するようにした複数の検査用接触要素、さらに
、検査電圧源、プログラム制御手段、クロックパルスにより同期化されて個別に
または群を成してこれらの検査用接触要素が所定の検査プログラムによって連続
的に検査電圧源に接続されるように、このプログラム制御手段によって切り換え
を行うことができる可変接続手段、およびこれらの検査用接触要素を流れる電流
やそれに関連するパラメータを測定し且つ評価する評価手段を既に知られている
方法で含む必要がある。
、導体配線のコンタクト部に接触するようにした複数の検査用接触要素、さらに
、検査電圧源、プログラム制御手段、クロックパルスにより同期化されて個別に
または群を成してこれらの検査用接触要素が所定の検査プログラムによって連続
的に検査電圧源に接続されるように、このプログラム制御手段によって切り換え
を行うことができる可変接続手段、およびこれらの検査用接触要素を流れる電流
やそれに関連するパラメータを測定し且つ評価する評価手段を既に知られている
方法で含む必要がある。
【0011】 本発明に基づき、個々の検査領域の並列測定を実現できるようにするためには
、上記ハードウェアの少なくとも幾つかを検査領域の数に対応するように多重化
しなければならない。実際、このことは、少なくとも検査領域の並列検査を実施
するための評価手段を複数設けなければならないことを意味する。
、上記ハードウェアの少なくとも幾つかを検査領域の数に対応するように多重化
しなければならない。実際、このことは、少なくとも検査領域の並列検査を実施
するための評価手段を複数設けなければならないことを意味する。
【0012】 概して、並列検査に関し、次の2つの条件が満たされなければならないことに
留意されたい。 1.検査は、互いに独立して行われなければならず、また、1つの検査動作は
、他の検査動作の結果を待たなければならないようなものであってはならない。
換言すれば、このことは、1つの検査領域における測定の結果は、他の検査領域
の測定に対して影響を及ぼしてはならないことを意味する。
留意されたい。 1.検査は、互いに独立して行われなければならず、また、1つの検査動作は
、他の検査動作の結果を待たなければならないようなものであってはならない。
換言すれば、このことは、1つの検査領域における測定の結果は、他の検査領域
の測定に対して影響を及ぼしてはならないことを意味する。
【0013】 2.並列検査においては、同じ装置を用いてはならない。実際、このことは、
測定または評価に必要なハードウェアは、複数の構成で利用可能でなければなら
ないことを意味する。
測定または評価に必要なハードウェアは、複数の構成で利用可能でなければなら
ないことを意味する。
【0014】 本発明による方法を実現するためには、例えば、欧州特許第0108405号
に記載されるような既知の方法で並置された検査モジュールによって、個々の検
査領域を実現することも可能である。この特許明細による最新技術の出発点は、
検査装置の所有者が、モジュールを追加購入して自分の検査台を任意に拡張でき
るというものである。前述の公開特許には、モジュールを並列して自律的に動作
させる概念は含まれていない。むしろ、これらのモジュールは、回路基板が非常
に大きく、検査点の間隔が非常に離れていても検査を行うことができるように単
体の大きなモジュールのように一緒に動作させるようにしたものである。
に記載されるような既知の方法で並置された検査モジュールによって、個々の検
査領域を実現することも可能である。この特許明細による最新技術の出発点は、
検査装置の所有者が、モジュールを追加購入して自分の検査台を任意に拡張でき
るというものである。前述の公開特許には、モジュールを並列して自律的に動作
させる概念は含まれていない。むしろ、これらのモジュールは、回路基板が非常
に大きく、検査点の間隔が非常に離れていても検査を行うことができるように単
体の大きなモジュールのように一緒に動作させるようにしたものである。
【0015】 上述したような最新技術から派生して、これに対応して、複数の検査モジュー
ルを並置した装置がプリント回路基板の検査用として知られている。前記検査モ
ジュールは各々所定の検査プログラムに基づき、回路基板上のコンタクト部に接
触することができる複数の導電性検査用接触要素に接続されている。
ルを並置した装置がプリント回路基板の検査用として知られている。前記検査モ
ジュールは各々所定の検査プログラムに基づき、回路基板上のコンタクト部に接
触することができる複数の導電性検査用接触要素に接続されている。
【0016】 先に述べたような並列検査の独創的な発想をこの既知の装置に適用すると、こ
のことによって、空間的に検査モジュールに割り当てられた回路基板の検査領域
を検査モジュールにより同時に且つ互いに独立に検査するように検査プログラム
の設計を行なうという本発明の内容に至る。
のことによって、空間的に検査モジュールに割り当てられた回路基板の検査領域
を検査モジュールにより同時に且つ互いに独立に検査するように検査プログラム
の設計を行なうという本発明の内容に至る。
【0017】 次に、本発明の実施例を図面に基づき説明する。図面は、後述の通りである。 図1は、検査対象である初期段階の回路基板1を示しており、この回路基板は
、4つのパネルA、B、CおよびDから成る。各パネルは、同じパターンの導体
配線2およびコンタクト部3を設けてあり、コンタクト部は、格子状に配置され
ている。コンタクト部3は、電子構成要素(図示せず)に接触する役割を果たす
。
、4つのパネルA、B、CおよびDから成る。各パネルは、同じパターンの導体
配線2およびコンタクト部3を設けてあり、コンタクト部は、格子状に配置され
ている。コンタクト部3は、電子構成要素(図示せず)に接触する役割を果たす
。
【0018】 図2は、断面II−IIにおける回路基板1を示す図である。この断面には、
2つのパネルCおよびDのコンタクト部3a、3b、3c、3d、3eおよび3
fが含まれている。ここで、回路基板1は、検査装置内に配置してあるが、検査
装置自体は既知であるため、単に概略的に示してある。
2つのパネルCおよびDのコンタクト部3a、3b、3c、3d、3eおよび3
fが含まれている。ここで、回路基板1は、検査装置内に配置してあるが、検査
装置自体は既知であるため、単に概略的に示してある。
【0019】 検査装置には、アダプタ4が含まれ、このアダプタ4は、回路基板1の上方に
配置され、また、例えば、互いに間隔を空けて置かれた3つの基板から成り、こ
れらの基板には、検査ピン5用の供給貫通孔が設けてある。検査ピン5は、金属
から成っている。これらの検査ピン5は、回路基板1に面する側に検査プローブ
を備えており、また、回路基板1から遠い側の端部で、スイッチマトリクス・モ
ジュール7の対応する結合コンタクト部6と接触する。スイッチマトリクス・モ
ジュール7の結合コンタクト部6は、格子状に配置されている。
配置され、また、例えば、互いに間隔を空けて置かれた3つの基板から成り、こ
れらの基板には、検査ピン5用の供給貫通孔が設けてある。検査ピン5は、金属
から成っている。これらの検査ピン5は、回路基板1に面する側に検査プローブ
を備えており、また、回路基板1から遠い側の端部で、スイッチマトリクス・モ
ジュール7の対応する結合コンタクト部6と接触する。スイッチマトリクス・モ
ジュール7の結合コンタクト部6は、格子状に配置されている。
【0020】 回路基板1のコンタクト部3は、本例では格子状に配置されているが、格子状
とは異なるものであっても良い。更に、スイッチマトリクス・モジュール7の結
合コンタクト部6も、必ずしも格子状に配置される必要はない。アダプタ4は、
コンタクト部3および/または結合コンタクト部6が格子の外側にある場合も、
コンタクト部3に対する端子接続を保証する役割を有している。この例において
、検査ピン5は、アダプタ4の3つの基板内において必要に応じて斜めに延びて
いる。
とは異なるものであっても良い。更に、スイッチマトリクス・モジュール7の結
合コンタクト部6も、必ずしも格子状に配置される必要はない。アダプタ4は、
コンタクト部3および/または結合コンタクト部6が格子の外側にある場合も、
コンタクト部3に対する端子接続を保証する役割を有している。この例において
、検査ピン5は、アダプタ4の3つの基板内において必要に応じて斜めに延びて
いる。
【0021】 スイッチマトリクス・モジュール7は、検査電圧源8、また制御回路9に接続
されている。制御回路9は、所定の検査クロックパルスによって、スイッチマト
リクス・モジュール7を制御するが、この制御は、連続して交互に決定される検
査ピンが、検査電圧源8に接続されるように行われる。一方、検査電圧源8には
、制御回路によってクロックパルスが供給されるが、これによって、クロックパ
ルスの間だけ、検査電圧源8は検査電圧を供給し、また、クロックパルス間にお
いては、前記検査電圧をオフに切り換える。上記の説明から、スイッチマトリク
ス・モジュール7は、一般的な言葉で表現すると、可変接続手段というハードウ
ェアによって実現され、一方、制御回路9は、一般的な言葉で表現すると、プロ
グラム制御手段というハードウェアによって実現されている。ここで、接続手段
は、所定の検査プログラムに基づき、クロックにより同期化された方法で、プロ
グラム制御手段によって切り換えが可能であるが、この切り換えは、検査用接触
要素(ここでは検査ピン5)が、個別にあるいはグループを成して、検査電圧源
8に接続できるように行われる。
されている。制御回路9は、所定の検査クロックパルスによって、スイッチマト
リクス・モジュール7を制御するが、この制御は、連続して交互に決定される検
査ピンが、検査電圧源8に接続されるように行われる。一方、検査電圧源8には
、制御回路によってクロックパルスが供給されるが、これによって、クロックパ
ルスの間だけ、検査電圧源8は検査電圧を供給し、また、クロックパルス間にお
いては、前記検査電圧をオフに切り換える。上記の説明から、スイッチマトリク
ス・モジュール7は、一般的な言葉で表現すると、可変接続手段というハードウ
ェアによって実現され、一方、制御回路9は、一般的な言葉で表現すると、プロ
グラム制御手段というハードウェアによって実現されている。ここで、接続手段
は、所定の検査プログラムに基づき、クロックにより同期化された方法で、プロ
グラム制御手段によって切り換えが可能であるが、この切り換えは、検査用接触
要素(ここでは検査ピン5)が、個別にあるいはグループを成して、検査電圧源
8に接続できるように行われる。
【0022】 同様にスイッチマトリクス・モジュール7に接続されている評価回路10によ
って、検査用電流が個々のクロックパルス内に流れているかどうかについての測
定が行われる。説明するまでもなく、検査用電流の代わりに、それに関連する他
の電気的パラメータも測定しても良い。
って、検査用電流が個々のクロックパルス内に流れているかどうかについての測
定が行われる。説明するまでもなく、検査用電流の代わりに、それに関連する他
の電気的パラメータも測定しても良い。
【0023】 制御回路9は、それ自体に備えてある所定の検査プログラム(アルゴリズム)
に基づき動作し、この検査プログラムによって、配線に断線(断線障害)がある
かどうか、あるいは他の配線に短絡(絶縁障害)があるかどうかを確定すること
ができる。
に基づき動作し、この検査プログラムによって、配線に断線(断線障害)がある
かどうか、あるいは他の配線に短絡(絶縁障害)があるかどうかを確定すること
ができる。
【0024】 断線障害を確定するために、各々2つの検査ピン5に対して、検査電圧源8の
検査電圧が連続して印加されるが、前記2つの検査ピン5は、検査ピン5によっ
て接触しているコンタクト部3の間に、検査対象の導体配線2が延在するように
選択されている。評価回路10によって確認される検査の結果(電流の有無)は
、例えば、マスタ基板の所定のデータと比較することができる。マスタ基板の所
定のデータからズレている場合、断線障害が存在するということであり、その断
線障害の位置は、問題となっている導体配線のコンタクト部の位置が分かってい
るため、必要ならば、特定することができる。
検査電圧が連続して印加されるが、前記2つの検査ピン5は、検査ピン5によっ
て接触しているコンタクト部3の間に、検査対象の導体配線2が延在するように
選択されている。評価回路10によって確認される検査の結果(電流の有無)は
、例えば、マスタ基板の所定のデータと比較することができる。マスタ基板の所
定のデータからズレている場合、断線障害が存在するということであり、その断
線障害の位置は、問題となっている導体配線のコンタクト部の位置が分かってい
るため、必要ならば、特定することができる。
【0025】 絶縁障害を確定するために、一方では、導体配線2のコンタクト部4に接続さ
れた検査ピン5に対して、他方では、残りのコンタクト部3に接続された検査ピ
ン5に対して、連続して検査電圧源8の検査電圧が印加される。評価回路10に
よって確認される検査の結果は、ここでも、マスタ基板のデータと比較される。
ズレがある場合、絶縁障害が存在している。ここでも、必要ならば、障害の位置
の特定を行うことができる。
れた検査ピン5に対して、他方では、残りのコンタクト部3に接続された検査ピ
ン5に対して、連続して検査電圧源8の検査電圧が印加される。評価回路10に
よって確認される検査の結果は、ここでも、マスタ基板のデータと比較される。
ズレがある場合、絶縁障害が存在している。ここでも、必要ならば、障害の位置
の特定を行うことができる。
【0026】 図2と共に説明したこの既知の検査方法の本質的な面は、初期段階の回路基板
1のコンタクト部が連続して処理されるということである。換言すれば、例えば
、パネルCのコンタクト部3aと3bの間に延在する導体配線2に対して、上述
した方法で断線があるかないかについて検査が行われ、この後、パネルDのコン
タクト部3aと3bの間に延在する導体配線2に対しても、同じ検査がもう一度
行われるということである。つまり、最新の技術によれば、図1の初期段階の回
路基板1を基準にして、検査部3aと3bの間に延在する導体配線2の検査が、
4回連続して行われるということである。
1のコンタクト部が連続して処理されるということである。換言すれば、例えば
、パネルCのコンタクト部3aと3bの間に延在する導体配線2に対して、上述
した方法で断線があるかないかについて検査が行われ、この後、パネルDのコン
タクト部3aと3bの間に延在する導体配線2に対しても、同じ検査がもう一度
行われるということである。つまり、最新の技術によれば、図1の初期段階の回
路基板1を基準にして、検査部3aと3bの間に延在する導体配線2の検査が、
4回連続して行われるということである。
【0027】 次に、本発明による方法を用いた場合、4つのパネルA、B、CおよびDにお
ける導体配線の断線に関する検査および/または他の配線と関連した1つの導体
配線の絶縁性に対する検査は、並列に、すなわち同時に行われる。この場合、検
査時間の合計は、従来の方法によって検査を行なう場合に必要な時間の4分の1
しか、かからないことは明らかである。
ける導体配線の断線に関する検査および/または他の配線と関連した1つの導体
配線の絶縁性に対する検査は、並列に、すなわち同時に行われる。この場合、検
査時間の合計は、従来の方法によって検査を行なう場合に必要な時間の4分の1
しか、かからないことは明らかである。
【0028】 図3は、本発明による方法がハードウェアによって如何に実現できるか、概略
的に示す図である。図2に示す構成要素1〜7は、本発明によって構成された検
査装置の場合でも、そのままの形態であるため、図3においては、元のスイッチ
マトリクス・モジュール7の一部と、その他の本発明を具現化する新規の回路構
成要素を示してある。後者の構成要素は、4つの評価回路10a、10b、10
cおよび10dであり、各々の評価回路は、スイッチマトリクス・モジュール7
に接続されている。4つのパネルA、B、CおよびDの検査の評価は、これらの
4つの評価回路を用いて別々に行われる。この場合もまた、制御回路9によって
、検査クロックパルスが生成され、検査電圧源8だけではなく、4つの評価回路
10a〜10dに対しても、クロックパルスが供給される。さらに、スイッチマ
トリクス・モジュール7は、修正済みの検査プログラムに基づき、制御回路9に
よって制御されるが、この制御は、具体的には、例えば、4つのパネルA、B、
C、およびDの検査コンタクト部3aおよび3bと接触する検査ピン(合計8つ
)に対して、検査電圧源8によって生成される検査電圧が同時に印加されるよう
に行われ、この結果、4つの導体配線2に電流が流れる。この電流は、4つの評
価回路10a〜10dによって、別々に且つ並列に測定される。評価回路による
測定によって電流が検出されない場合、問題になっている導体配線2には、断線
が生じている。
的に示す図である。図2に示す構成要素1〜7は、本発明によって構成された検
査装置の場合でも、そのままの形態であるため、図3においては、元のスイッチ
マトリクス・モジュール7の一部と、その他の本発明を具現化する新規の回路構
成要素を示してある。後者の構成要素は、4つの評価回路10a、10b、10
cおよび10dであり、各々の評価回路は、スイッチマトリクス・モジュール7
に接続されている。4つのパネルA、B、CおよびDの検査の評価は、これらの
4つの評価回路を用いて別々に行われる。この場合もまた、制御回路9によって
、検査クロックパルスが生成され、検査電圧源8だけではなく、4つの評価回路
10a〜10dに対しても、クロックパルスが供給される。さらに、スイッチマ
トリクス・モジュール7は、修正済みの検査プログラムに基づき、制御回路9に
よって制御されるが、この制御は、具体的には、例えば、4つのパネルA、B、
C、およびDの検査コンタクト部3aおよび3bと接触する検査ピン(合計8つ
)に対して、検査電圧源8によって生成される検査電圧が同時に印加されるよう
に行われ、この結果、4つの導体配線2に電流が流れる。この電流は、4つの評
価回路10a〜10dによって、別々に且つ並列に測定される。評価回路による
測定によって電流が検出されない場合、問題になっている導体配線2には、断線
が生じている。
【0029】 次に、4つの評価回路10a〜10dによる検査の結果は、合成評価回路11
において合成される。合成評価回路11において、マスタ基板のデータとの比較
は、並列に行うことができる。合成評価回路11は、同じ様に検査クロックパル
スによって動作し、そのために制御回路9に接続されている。
において合成される。合成評価回路11において、マスタ基板のデータとの比較
は、並列に行うことができる。合成評価回路11は、同じ様に検査クロックパル
スによって動作し、そのために制御回路9に接続されている。
【0030】 この時点で、検査プログラムは、全ての検査領域において、同じ様に続ける必
要がないことに留意されたい。従って、ある検査領域においては、初めに断線障
害についての検査を行い、次に絶縁障害についての検査を行うことが可能であり
、一方、別の検査領域においては、逆の方法で検査を行うことも可能である。
要がないことに留意されたい。従って、ある検査領域においては、初めに断線障
害についての検査を行い、次に絶縁障害についての検査を行うことが可能であり
、一方、別の検査領域においては、逆の方法で検査を行うことも可能である。
【0031】 図4において、検査領域A、Bを有する、検査対象である初期段階の回路基板
を示してあり、検査領域A、Bは各々、1つのパネルに対応している。ここでは
、図1の回路基板1とは異なり、領域間重複導体配線2’が設けてある。後者は
、例えば、この2つのパネルを分離した後、問題とされている点において導体配
線2’に固定されるコネクタ用の接続接触部を構成している。ここで重要なこと
は、並列検査の間、異なる検査領域に位置する領域間重複導体配線2’の検査部
3’に対して、検査電圧が同時に印加されないことである。その理由は、これに
よって、間違った結果が生じる可能性があるためである。しかしながら、適切な
アルゴリズムにより構成された検査プログラムを用いることによって、このよう
な要求事項は、特に困難を伴うことなく考慮することができる。
を示してあり、検査領域A、Bは各々、1つのパネルに対応している。ここでは
、図1の回路基板1とは異なり、領域間重複導体配線2’が設けてある。後者は
、例えば、この2つのパネルを分離した後、問題とされている点において導体配
線2’に固定されるコネクタ用の接続接触部を構成している。ここで重要なこと
は、並列検査の間、異なる検査領域に位置する領域間重複導体配線2’の検査部
3’に対して、検査電圧が同時に印加されないことである。その理由は、これに
よって、間違った結果が生じる可能性があるためである。しかしながら、適切な
アルゴリズムにより構成された検査プログラムを用いることによって、このよう
な要求事項は、特に困難を伴うことなく考慮することができる。
【0032】 また図5は、図2による既知の検査装置と比較して新規となる構成要素を概略
的に示す図であり、本発明による方法を用いて図4による初期段階の回路基板の
検査を行なうことができるようにしたものである。2つの検査領域AおよびBを
並列に検査できるように、ここでは、評価回路10を二重に設けてあるだけでは
なく、制御回路9および検査電圧源8もまた、二重に設けてある。
的に示す図であり、本発明による方法を用いて図4による初期段階の回路基板の
検査を行なうことができるようにしたものである。2つの検査領域AおよびBを
並列に検査できるように、ここでは、評価回路10を二重に設けてあるだけでは
なく、制御回路9および検査電圧源8もまた、二重に設けてある。
【0033】 必要な検査プログラムを含む制御回路9aは、検査領域Aの検査を行なう役割
を担っている。この制御回路9aは、検査電圧源8aを制御し、またこの検査電
圧源8aは、スイッチマトリクス・モジュール7に対して、適切なサイクル時間
で検査電圧を供給する。スイッチマトリクス・モジュール7の検査領域Aに対応
するスイッチは、制御回路9aによって適宜切り換えられる。このために、制御
回路9aは、スイッチマトリクス・モジュール7に接続されている。適切に接続
を行うことによって、検査領域Aに対する検査結果は、スイッチマトリクス・モ
ジュール7によって、評価回路10aに供給される。このために、評価回路10
aには、同様に適宜接続を行ない、制御回路9aによってクロックパルスが供給
される。
を担っている。この制御回路9aは、検査電圧源8aを制御し、またこの検査電
圧源8aは、スイッチマトリクス・モジュール7に対して、適切なサイクル時間
で検査電圧を供給する。スイッチマトリクス・モジュール7の検査領域Aに対応
するスイッチは、制御回路9aによって適宜切り換えられる。このために、制御
回路9aは、スイッチマトリクス・モジュール7に接続されている。適切に接続
を行うことによって、検査領域Aに対する検査結果は、スイッチマトリクス・モ
ジュール7によって、評価回路10aに供給される。このために、評価回路10
aには、同様に適宜接続を行ない、制御回路9aによってクロックパルスが供給
される。
【0034】 一方、検査領域Bについても、制御回路9b、検査電圧源8bおよび評価回路
10bを用いて同様な方法で検査が行なわれる。 2つの制御回路9aおよび9bは両方とも、適切に接続を行なうことにより、
共通のクロックパルス発生器12によって制御される。
10bを用いて同様な方法で検査が行なわれる。 2つの制御回路9aおよび9bは両方とも、適切に接続を行なうことにより、
共通のクロックパルス発生器12によって制御される。
【0035】 検査領域Aに対する評価回路10aによる評価結果および検査領域Bに対する
評価回路10bによる評価結果は、適切に接続を行なうことにより合成評価回路
11に供給され、これにより合成評価回路11では、検査領域Aあるいは検査領
域Bで独立に、回路基板1全体における断線障害および絶縁障害を記録し、また
任意の表示を行なうことが可能である。
評価回路10bによる評価結果は、適切に接続を行なうことにより合成評価回路
11に供給され、これにより合成評価回路11では、検査領域Aあるいは検査領
域Bで独立に、回路基板1全体における断線障害および絶縁障害を記録し、また
任意の表示を行なうことが可能である。
【0036】 並置された複数の検査モジュールを用いることによって実現される並列検査の
この独創的な発想を、例えば、欧州特許第0108404号[sic]に開示さ
れているような、検査領域を一つ有する検査装置に対して適用するが、これに関
して、図6乃至図13に基づき以下の通り説明を行なう。
この独創的な発想を、例えば、欧州特許第0108404号[sic]に開示さ
れているような、検査領域を一つ有する検査装置に対して適用するが、これに関
して、図6乃至図13に基づき以下の通り説明を行なう。
【0037】 図6には、合計6つの自律検査モジュールU、V、W、X、YおよびZから構
成されている検査台13が概略的に示されており、これらの自律検査モジュール
は、2列、3行に並列に配置されており、また並列動作を行ない、さらに6つの
小検査台を有する長方形の検査台を形成している。上記実施例のスイッチマトリ
クス・モジュール7は、この場合、6つの検査モジュールU〜Zによって、置き
換えられている。各検査モジュールは、それに固有の制御回路(図示せず)、固
有の検査電圧源(図示せず)および固有の評価回路(図示せず)を有している。
さらに、上位の制御回路構成要素を設け、特に検査モジュールU〜Zの同時検査
および検査モジュールU〜Zに必要な相互調整を全て行なうことが好ましい。さ
らに、上位の合成評価回路を設け、検査領域13全体における断線障害および絶
縁障害を記録し、任意の表示を行なう。
成されている検査台13が概略的に示されており、これらの自律検査モジュール
は、2列、3行に並列に配置されており、また並列動作を行ない、さらに6つの
小検査台を有する長方形の検査台を形成している。上記実施例のスイッチマトリ
クス・モジュール7は、この場合、6つの検査モジュールU〜Zによって、置き
換えられている。各検査モジュールは、それに固有の制御回路(図示せず)、固
有の検査電圧源(図示せず)および固有の評価回路(図示せず)を有している。
さらに、上位の制御回路構成要素を設け、特に検査モジュールU〜Zの同時検査
および検査モジュールU〜Zに必要な相互調整を全て行なうことが好ましい。さ
らに、上位の合成評価回路を設け、検査領域13全体における断線障害および絶
縁障害を記録し、任意の表示を行なう。
【0038】 次に、回路基板の並列検査に用いる複数の自律検査モジュールU〜Zから構成
されるこのような検査台13の様々な用途例を、図7乃至図13に示す。 初めに、図7に、検査台13の小検査台Yのみを対象とする個々の回路基板1
の検査を行なう場合を示す。この用途例においては、1つのモジュールのみから
成る検査台13の構造と比較した場合、残りの5つの自律検査モジュールU〜X
およびZによる検査動作が介在しないため時間的な改善は実現できない。
されるこのような検査台13の様々な用途例を、図7乃至図13に示す。 初めに、図7に、検査台13の小検査台Yのみを対象とする個々の回路基板1
の検査を行なう場合を示す。この用途例においては、1つのモジュールのみから
成る検査台13の構造と比較した場合、残りの5つの自律検査モジュールU〜X
およびZによる検査動作が介在しないため時間的な改善は実現できない。
【0039】 図8の用途例においては、検査台13全体を覆う回路基板1が、検査台13の
上に置かれており、これにより回路基板1が複数のパネルから成る代わりに、導
体配線が回路基板1全体に延在している。回路基板1上の導体配線が小検査台U
〜Zにまたがるため、1つのモジュールだけから成る検査台13の構造と比較し
た場合、わずかな時間の改善しか得られない。
上に置かれており、これにより回路基板1が複数のパネルから成る代わりに、導
体配線が回路基板1全体に延在している。回路基板1上の導体配線が小検査台U
〜Zにまたがるため、1つのモジュールだけから成る検査台13の構造と比較し
た場合、わずかな時間の改善しか得られない。
【0040】 これに対して、図9に示すように、検査台13の1つの列にある3つの小検査
台X〜Zを網羅し、小検査台X、Y、Zに対して局所的に割り当てられた3つの
パネルA、B、Cを含んでいる回路基板1の検査を行なう場合、1つのモジュー
ルだけから成る検査台13の構造と比較した場合、回路基板1の3つのパネルA
、B、Cが並列に検査されるため、時間的な改善は3倍になる。
台X〜Zを網羅し、小検査台X、Y、Zに対して局所的に割り当てられた3つの
パネルA、B、Cを含んでいる回路基板1の検査を行なう場合、1つのモジュー
ルだけから成る検査台13の構造と比較した場合、回路基板1の3つのパネルA
、B、Cが並列に検査されるため、時間的な改善は3倍になる。
【0041】 例えば、図10に示すように、3つの小検査台X〜Zによって構成される検査
台13の列に同様に延在し、各々中央の小検査台Yに入り込んでいる2つのパネ
ルA、Bを含む回路基板1を検査する場合、1つのモジュールだけから成る検査
台13の構造と比較すると、時間的な改善は実現されるが、これは、上記3倍の
時間的な改善(図9)より小さく、1倍よりも大きいものであり、この場合もま
た並列検査によって利点が得られる。
台13の列に同様に延在し、各々中央の小検査台Yに入り込んでいる2つのパネ
ルA、Bを含む回路基板1を検査する場合、1つのモジュールだけから成る検査
台13の構造と比較すると、時間的な改善は実現されるが、これは、上記3倍の
時間的な改善(図9)より小さく、1倍よりも大きいものであり、この場合もま
た並列検査によって利点が得られる。
【0042】 さらに、図11に示すように、同じではあるが互いに分離され、各々3つの小
検査台U〜WおよびX〜Zを有する検査台13の各1列を網羅する2つの回路基
板1は、並列に検査することができる。同じ検査モジュールU〜WおよびX〜Z
を用いた場合において、全てのコンタクト部3または各回路基板1の導体配線2
が検査される場合、ここでも、それに対応する時間的な改善を実現することがで
きる。
検査台U〜WおよびX〜Zを有する検査台13の各1列を網羅する2つの回路基
板1は、並列に検査することができる。同じ検査モジュールU〜WおよびX〜Z
を用いた場合において、全てのコンタクト部3または各回路基板1の導体配線2
が検査される場合、ここでも、それに対応する時間的な改善を実現することがで
きる。
【0043】 図11の用途例からの派生して、図12に概略的に示すように、2つの同じ回
路基板1は、互いの後に続く2つの検査段階で検査することもできる。第1の検
査段階においては、第1の回路基板1の内、第1部分の数の導体配線2(および
コンタクト部3)を、検査台13の第1の列U〜Wによって検査する。並列して
行われる第2の検査段階においては、第2の回路基板1の内、第2部分の数の導
体配線2(およびコンタクト部3)が、検査台13の第2の列X〜Zによって検
査される。ここでは、第1部分の数の導体配線2、および第2部分の数の導体配
線2は異なり、また、導体配線2における2つの部分の数には、回路基板1の全
ての導体配線2が含まれる。これに続いて、2つの回路基板1を交換し、第1の
回路基板1は、第2列であるX〜Zの第2の検査段階を通過させ、また、第2の
回路基板1は、第1列であるU〜Wの第1の検査段階を通過させる。
路基板1は、互いの後に続く2つの検査段階で検査することもできる。第1の検
査段階においては、第1の回路基板1の内、第1部分の数の導体配線2(および
コンタクト部3)を、検査台13の第1の列U〜Wによって検査する。並列して
行われる第2の検査段階においては、第2の回路基板1の内、第2部分の数の導
体配線2(およびコンタクト部3)が、検査台13の第2の列X〜Zによって検
査される。ここでは、第1部分の数の導体配線2、および第2部分の数の導体配
線2は異なり、また、導体配線2における2つの部分の数には、回路基板1の全
ての導体配線2が含まれる。これに続いて、2つの回路基板1を交換し、第1の
回路基板1は、第2列であるX〜Zの第2の検査段階を通過させ、また、第2の
回路基板1は、第1列であるU〜Wの第1の検査段階を通過させる。
【0044】 図12の例に続く他の可能性のある例としては、回路基板1を組み立て工程の
種類に基づき検査する方法がある。換言すれば、6つの小検査台U〜Zを有する
第1の検査コンピュータに、6つの小検査台U〜Zを有する別の検査コンピュー
タを接続し、2つの部分の数内にある導体配線1を異なる検査コンピュータで検
査する方法がある。この例においても、大幅に時間的な改善を実現することがで
きる。
種類に基づき検査する方法がある。換言すれば、6つの小検査台U〜Zを有する
第1の検査コンピュータに、6つの小検査台U〜Zを有する別の検査コンピュー
タを接続し、2つの部分の数内にある導体配線1を異なる検査コンピュータで検
査する方法がある。この例においても、大幅に時間的な改善を実現することがで
きる。
【0045】 さらに他の用途例としては、図13に示すように、各々検査台13の1列の大
きさを有する2つの異なる回路基板1を1台の検査コンピュータで同時に検査す
ることもできる。この場合、ある状況下では、検査台13の2つの列U〜Wおよ
びX〜Zに対して、異なるアダプタを用いなければならない。
きさを有する2つの異なる回路基板1を1台の検査コンピュータで同時に検査す
ることもできる。この場合、ある状況下では、検査台13の2つの列U〜Wおよ
びX〜Zに対して、異なるアダプタを用いなければならない。
【0046】 さらに、回路基板1上のコンタクト部3の実装密度が大きくなると、並置され
たコンタクト部3を検査ピン5に対して同時に接触させることは一層困難となる
。このような状況においても、高い実装密度で並置されたコンタクト部3の検査
を行うことができるように、前記コンタクト部を合同で網羅し短絡する検査面を
用いることによって、これら複数のコンタクト部3を接触させる方法が既に提案
されている。この方法では、合同で網羅されたコンタクト部3の内、少なくとも
1つのコンタクト部には、前述の検査面の外側に位置する回路基板1のコンタク
ト部3から、導体配線2が届くようになっている必要がある。このように既知の
この種類の検査もまた、独創的概念であるこの並列検査と共に、時間的な改善の
実現に寄与するものである。
たコンタクト部3を検査ピン5に対して同時に接触させることは一層困難となる
。このような状況においても、高い実装密度で並置されたコンタクト部3の検査
を行うことができるように、前記コンタクト部を合同で網羅し短絡する検査面を
用いることによって、これら複数のコンタクト部3を接触させる方法が既に提案
されている。この方法では、合同で網羅されたコンタクト部3の内、少なくとも
1つのコンタクト部には、前述の検査面の外側に位置する回路基板1のコンタク
ト部3から、導体配線2が届くようになっている必要がある。このように既知の
この種類の検査もまた、独創的概念であるこの並列検査と共に、時間的な改善の
実現に寄与するものである。
【0047】 上述の用途例は、単に実施可能な用途を選択した例である。当業者は、複数の
自律検査モジュールを用いる並列検査に関して、先に説明した用途例を組み合せ
た形態の他の用途等を容易に発見されよう。また、この用途例は6つの検査モジ
ュールを有する検査台に限定されるものではない。
自律検査モジュールを用いる並列検査に関して、先に説明した用途例を組み合せ
た形態の他の用途等を容易に発見されよう。また、この用途例は6つの検査モジ
ュールを有する検査台に限定されるものではない。
【図1】 4つのパネルを有する検査対象である初期段階の回路基板を示す
平面図である。
平面図である。
【図2】 初期段階の回路基板の断面II−IIを示し、また、従来の方法
で回路基板の検査を行なうことができる検査装置を示す略図である。
で回路基板の検査を行なうことができる検査装置を示す略図である。
【図3】 図2の検査装置の一部、および、本発明による方法を実現できる
ように、本発明に基づき変更した回路構成要素を示す図である。
ように、本発明に基づき変更した回路構成要素を示す図である。
【図4】 2つのパネルを有し、また領域をまたがる配線を有する他の初期
段階の検査対象回路基板を示す平面図である。
段階の検査対象回路基板を示す平面図である。
【図5】 図4による初期段階の回路基板の検査に適する検査装置を示して
おり、図2の検査装置の一部に加えて、図3に対する一代替例として本発明によ
る方法で構成された検査装置を示す図である。
おり、図2の検査装置の一部に加えて、図3に対する一代替例として本発明によ
る方法で構成された検査装置を示す図である。
【図6】 複数の自律検査モジュールから構成される検査台を示す略図であ
る。
る。
【図7】 図6の検査台に対して、複数の検査モジュールから構成される様
々な用途例を示す略図である。
々な用途例を示す略図である。
【図8】 図6の検査台に対して、複数の検査モジュールから構成される様
々な用途例を示す略図である。
々な用途例を示す略図である。
【図9】 図6の検査台に対して、複数の検査モジュールから構成される様
々な用途例を示す略図である。
々な用途例を示す略図である。
【図10】 図6の検査台に対して、複数の検査モジュールから構成される
様々な用途例を示す略図である。
様々な用途例を示す略図である。
【図11】 図6の検査台に対して、複数の検査モジュールから構成される
様々な用途例を示す略図である。
様々な用途例を示す略図である。
【図12】 図6の検査台に対して、複数の検査モジュールから構成される
様々な用途例を示す略図である。
様々な用途例を示す略図である。
【図13】 図6の検査台に対して、複数の検査モジュールから構成される
様々な用途例を示す略図である。
様々な用途例を示す略図である。
【手続補正書】特許協力条約第34条補正の翻訳文提出書
【提出日】平成12年2月11日(2000.2.11)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),CA,CN,J P,KR,SG,US (72)発明者 ヒッゲン、ハンス−ヘルマン ドイツ連邦共和国 D−31655 シュタッ トハーゲン アム ビュッケベルク 7 Fターム(参考) 2G011 AA16 AB08 AE01 AF04 2G014 AA02 AA03 AB59 AC09 AC10 2G032 AD01 AD08 AE07 AE12 AF03 AG07 AK03
Claims (5)
- 【請求項1】 回路基板(1)を導体配線(2)に接続された所定のコンタ
クト部(3)において導電性検査用接触要素(5)に接触させ、検査用接触要素
(5)またはその一部を、所定の検査プログラムによってクロックパルスで同期
化して連続的に検査電圧源(8)に接続し、また各検査クロックパルスの持続期
間中検査用接触要素(5)を流れる検査電流あるいはそれに関連するパラメータ
を測定する、プリント回路基板の検査を行なうための方法であって、 前記回路基板(1)は複数の検査領域に分割され、各検査領域はコンタクト部
の内一部の数のみを含み、また検査領域の全てまたは少なくとも幾つかの部分を
並列に検査することを特徴とする方法。 - 【請求項2】 前記回路基板(1)が幾つかの同じ基本パターンすなわち導
体配線(2)のパネル(A、B、C、D)から構成されている場合、前記基本パ
ターンが検査領域として選択されることを特徴とする請求項1に記載の方法。 - 【請求項3】 前記回路基板(1)のコンタクト部(3)に接触するように
した複数の検査用接触要素(5)と、検査電圧源(8)と、プログラム制御手段
(9)と、クロックパルスにより同期化されて個別にまたは群を成して検査用接
触要素(5)が所定の検査プログラムによって連続的に検査電圧源(8)に接続
されるように、前記プログラム制御手段によって切り換えを行うことができる可
変接続手段と、前記検査用接触要素(5)を流れる電流あるいはそれに関連する
パラメータを測定し且つ評価する評価手段(10)とを含む装置であって、 少なくとも前記評価手段(10)が検査領域の並行検査を実現するために複数
備えられていることを特徴とする請求項1または2に記載の方法を実現するため
の装置。 - 【請求項4】 前記検査電圧源(8)と前記プログラム制御手段(9)が複
数備えられていることを特徴とする請求項3に記載の装置。 - 【請求項5】 並置された幾つかの検査モジュールを有し、各モジュールが
所定の検査プログラムに基づき、前記回路基板(1)上にあるコンタクト部(3
)に接触することができる複数の導電性検査用接触要素(5)に接続されている
装置であって、 前記検査プログラムは、検査モジュールが空間的に検査モジュールに割り当て
られた回路基板(1)の検査領域を同時に且つ互いに独立に検査するようにした
ことを特徴とする請求項1または2に記載の方法を実現するための装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19806830 | 1998-02-18 | ||
DE19821225.9 | 1998-05-12 | ||
DE19806830.1 | 1998-05-12 | ||
DE19821225A DE19821225A1 (de) | 1998-02-18 | 1998-05-12 | Verfahren und Vorrichtung zum Prüfen von gedruckten Leiterplatten |
PCT/EP1999/000873 WO1999042850A1 (de) | 1998-02-18 | 1999-02-10 | Verfahren und vorrichtung zum prüfen von gedruckten leiterplatten |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002504690A true JP2002504690A (ja) | 2002-02-12 |
Family
ID=26043957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000532735A Pending JP2002504690A (ja) | 1998-02-18 | 1999-02-10 | プリント回路基板の検査を行なうための方法および装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6525526B1 (ja) |
EP (1) | EP1057038B1 (ja) |
JP (1) | JP2002504690A (ja) |
CN (1) | CN1192241C (ja) |
AT (1) | ATE224061T1 (ja) |
WO (1) | WO1999042850A1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007148696A1 (ja) * | 2006-06-20 | 2007-12-27 | Nidec-Read Corporation | 基板検査装置及び基板検査方法 |
JP2010096704A (ja) * | 2008-10-20 | 2010-04-30 | Hioki Ee Corp | 基準データ作成方法および回路基板検査装置 |
JP2010175489A (ja) * | 2009-02-02 | 2010-08-12 | Hioki Ee Corp | 回路基板検査装置および回路基板検査方法 |
JP2014228301A (ja) * | 2013-05-20 | 2014-12-08 | 日本電産リード株式会社 | 基板検査方法 |
JP2015169461A (ja) * | 2014-03-05 | 2015-09-28 | 日置電機株式会社 | 抵抗測定装置および基板検査装置 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE20005123U1 (de) | 2000-03-20 | 2001-08-02 | atg test systems GmbH & Co. KG Reicholzheim, 97877 Wertheim | Vorrichtung zum Prüfen von Leiterplatten |
CN100354637C (zh) * | 2003-09-09 | 2007-12-12 | 华为技术有限公司 | 测试电路及其测试方法 |
TWI288241B (en) * | 2005-11-30 | 2007-10-11 | Ip Leader Technology Corp | Probing apparatus, probing print-circuit board and probing system for high-voltage matrix-based probing |
DE102008006130A1 (de) | 2008-01-25 | 2009-07-30 | Atg Luther & Maelzer Gmbh | Modul für einen Paralleltester zum Prüfen von Leiterplatten |
US8269505B2 (en) * | 2009-12-15 | 2012-09-18 | International Business Machines Corporation | Locating short circuits in printed circuit boards |
EP2348324B1 (en) * | 2010-01-19 | 2012-09-26 | Research In Motion Limited | Test apparatus, manufacturing method, and pallet for parallel RF testing of printed circuit boards |
US8289042B2 (en) | 2010-01-19 | 2012-10-16 | Research In Motion Limited | Test apparatus and pallet for parallel RF testing of printed circuit boards |
CN102166747A (zh) * | 2010-02-26 | 2011-08-31 | 鸿富锦精密工业(深圳)有限公司 | 利用机械手臂测试物体的***及方法 |
DE102011081713A1 (de) * | 2011-08-29 | 2013-02-28 | Siemens Aktiengesellschaft | Verdrahtungsprüfeinrichtung |
US9551744B2 (en) * | 2013-02-04 | 2017-01-24 | Hamilton Sundstrand Corporation | Detecting early failures in printed wiring boards |
EP2990817A1 (de) * | 2014-09-01 | 2016-03-02 | Siemens Aktiengesellschaft | Kompakte Prüfanordnung für Leiterplatten |
EP3384513B1 (en) * | 2015-12-18 | 2024-02-07 | Pepperl+Fuchs SE | Methods and apparatuses for monitoring the functionality of redundantly interconnected contacts |
CN107356861A (zh) * | 2017-07-13 | 2017-11-17 | 安徽中微电子科技有限公司 | 一种基于lifi信号的贴片电路板质量检测装置及检测方法 |
CN109471018A (zh) * | 2018-11-26 | 2019-03-15 | 梅州市志浩电子科技有限公司 | 一种led灯印制电路板的成品分割测试方法 |
CN110609223A (zh) * | 2019-06-25 | 2019-12-24 | 眸芯科技(上海)有限公司 | 嵌入式***的自动化测试***及方法 |
CN110531162A (zh) * | 2019-08-30 | 2019-12-03 | 苏州浪潮智能科技有限公司 | 一种测试方法及装置 |
TWI760897B (zh) * | 2019-12-05 | 2022-04-11 | 仁寶電腦工業股份有限公司 | 測試治具及測試方法 |
US11221360B1 (en) | 2020-06-12 | 2022-01-11 | Lat Enterprises, Inc. | Multiple circuit board tester |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3240916C2 (de) | 1982-11-05 | 1985-10-31 | Luther, Erich, Ing.(Grad.), 3003 Ronnenberg | Vorrichtung zum Prüfen von elektrischen Leiterplatten |
US5032789A (en) * | 1989-06-19 | 1991-07-16 | Hewlett-Packard Company | Modular/concurrent board tester |
US5377124A (en) * | 1989-09-20 | 1994-12-27 | Aptix Corporation | Field programmable printed circuit board |
DE4009296A1 (de) | 1990-03-20 | 1991-09-26 | Krone Ag | Vorrichtung zur pruefung von leiterplatten und verfahren zur pruefung von leiterplatten unter verwendung dieser vorrichtung |
WO1992013281A1 (en) | 1991-01-22 | 1992-08-06 | Vlsi Technology, Inc. | Method to reduce test vectors/test time in devices using equivalent blocks |
US5457380A (en) * | 1994-05-11 | 1995-10-10 | Genrad, Inc. | Circuit-test fixture that includes shorted-together probes |
JPH08136614A (ja) | 1994-11-09 | 1996-05-31 | Fujitsu Ltd | 回路試験装置 |
US6124715A (en) * | 1998-04-13 | 2000-09-26 | Lucent Technologies, Inc. | Testing of live circuit boards |
-
1999
- 1999-02-10 JP JP2000532735A patent/JP2002504690A/ja active Pending
- 1999-02-10 US US09/601,670 patent/US6525526B1/en not_active Expired - Fee Related
- 1999-02-10 WO PCT/EP1999/000873 patent/WO1999042850A1/de not_active Application Discontinuation
- 1999-02-10 AT AT99908871T patent/ATE224061T1/de not_active IP Right Cessation
- 1999-02-10 CN CNB998029815A patent/CN1192241C/zh not_active Expired - Fee Related
- 1999-02-10 EP EP99908871A patent/EP1057038B1/de not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007148696A1 (ja) * | 2006-06-20 | 2007-12-27 | Nidec-Read Corporation | 基板検査装置及び基板検査方法 |
JP2008002823A (ja) * | 2006-06-20 | 2008-01-10 | Nidec-Read Corp | 基板検査装置及び基板検査方法 |
JP2010096704A (ja) * | 2008-10-20 | 2010-04-30 | Hioki Ee Corp | 基準データ作成方法および回路基板検査装置 |
JP2010175489A (ja) * | 2009-02-02 | 2010-08-12 | Hioki Ee Corp | 回路基板検査装置および回路基板検査方法 |
JP2014228301A (ja) * | 2013-05-20 | 2014-12-08 | 日本電産リード株式会社 | 基板検査方法 |
JP2015169461A (ja) * | 2014-03-05 | 2015-09-28 | 日置電機株式会社 | 抵抗測定装置および基板検査装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1192241C (zh) | 2005-03-09 |
US6525526B1 (en) | 2003-02-25 |
ATE224061T1 (de) | 2002-09-15 |
EP1057038A1 (de) | 2000-12-06 |
CN1291286A (zh) | 2001-04-11 |
WO1999042850A1 (de) | 1999-08-26 |
EP1057038B1 (de) | 2002-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002504690A (ja) | プリント回路基板の検査を行なうための方法および装置 | |
TWI407120B (zh) | 路由探針卡上信號的可程式裝置 | |
JP2641816B2 (ja) | 半導体集積回路の測定方法 | |
US7281181B2 (en) | Systems, methods and computer programs for calibrating an automated circuit test system | |
TW200305725A (en) | Test board for testing semiconductor device | |
JPH1164425A (ja) | 電子部品における導通検査方法及び装置 | |
JP2010133818A (ja) | 絶縁検査方法および絶縁検査装置 | |
US6181146B1 (en) | Burn-in board | |
JP2010175489A (ja) | 回路基板検査装置および回路基板検査方法 | |
WO2008001651A1 (fr) | Procédé d'inspection de carte et dispositif d'inspection de carte | |
JP2008039452A (ja) | 検査装置 | |
KR20010041066A (ko) | 인쇄회로판의 시험방법 및 그 장치 | |
JP5420303B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
GB2139019A (en) | Printed circuit board testers | |
GB2157507A (en) | Testing apparatus for printed circuit boards | |
JPH05264650A (ja) | バーンインボード試験装置 | |
JP2010014597A (ja) | 可動式コンタクト検査装置 | |
JP2001100837A (ja) | 電子制御装置の入出力接続検査方法およびマイクロコンピュータ | |
JP2001124815A (ja) | プリント回路基板検査器 | |
JPH02137390A (ja) | 印刷配線板ユニットの製造方法 | |
JPH01297563A (ja) | プリント基板のスルーホール抵抗測定方法および装置 | |
JPH1012826A (ja) | 半導体装置およびそのテスト方法 | |
JPH07154053A (ja) | 配線基板の試験方法、その装置および配線基板 | |
JPH05107309A (ja) | インサーキツトボード・テストシステム | |
JP2015099019A (ja) | スキャナ装置および基板検査装置 |