JP2002367897A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002367897A JP2002367897A JP2001176140A JP2001176140A JP2002367897A JP 2002367897 A JP2002367897 A JP 2002367897A JP 2001176140 A JP2001176140 A JP 2001176140A JP 2001176140 A JP2001176140 A JP 2001176140A JP 2002367897 A JP2002367897 A JP 2002367897A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- film
- forming
- semiconductor device
- peripheral portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 ウェハ外周部にもパターンを形成するように
した場合において、ウェハ外周部におけるチップが選別
できるようにする。 【解決手段】 シリコン基板１の表面にシリコン酸化膜
２とシリコン窒化膜３を形成したのち、これらの膜をフ
ォトリソグラフィによりパターニングする。このとき、
ウェハ外周部もその内側も全面露光する。これにより、
トレンチ４及び埋め込み酸化膜５の形成後に行われるＣ
ＭＰ加工時のウェハ面内での実効圧力を均一にすること
ができ、良好な平坦化が行なえるようになる。この後、
素子を形成したのち、第１の層間絶縁膜１１を形成し、
これにコンタクトホール１２を形成することになるが、
ウェハ外周部にはコンタクトホールを形成しないように
する。このようにすれば、ウェハ外周部には配線等が接
続されない構成となるため、電気検査によってウェハ外
周部のチップか否かを選別することが可能となる。
した場合において、ウェハ外周部におけるチップが選別
できるようにする。 【解決手段】 シリコン基板１の表面にシリコン酸化膜
２とシリコン窒化膜３を形成したのち、これらの膜をフ
ォトリソグラフィによりパターニングする。このとき、
ウェハ外周部もその内側も全面露光する。これにより、
トレンチ４及び埋め込み酸化膜５の形成後に行われるＣ
ＭＰ加工時のウェハ面内での実効圧力を均一にすること
ができ、良好な平坦化が行なえるようになる。この後、
素子を形成したのち、第１の層間絶縁膜１１を形成し、
これにコンタクトホール１２を形成することになるが、
ウェハ外周部にはコンタクトホールを形成しないように
する。このようにすれば、ウェハ外周部には配線等が接
続されない構成となるため、電気検査によってウェハ外
周部のチップか否かを選別することが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＭＰ（Chemical
Mechanical Polishing）によって平坦化処理を行な
う半導体装置の製造方法に関するものである。
Mechanical Polishing）によって平坦化処理を行な
う半導体装置の製造方法に関するものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】ウェハ
外周部では、ウェハの反りや加工設備の均一性の問題か
ら、フォトリソグラフィ工程におけるフォーカスずれ
に伴う加工形状異常、エッチング時におけるエッチン
グばらつきに伴う加工異常、成膜時における膜厚不均
一に伴う加工形状異常、ウェハクランプによる加工形
状異常など、避け難い加工形状異常が発生する。
外周部では、ウェハの反りや加工設備の均一性の問題か
ら、フォトリソグラフィ工程におけるフォーカスずれ
に伴う加工形状異常、エッチング時におけるエッチン
グばらつきに伴う加工異常、成膜時における膜厚不均
一に伴う加工形状異常、ウェハクランプによる加工形
状異常など、避け難い加工形状異常が発生する。
【０００３】このような形状異常は初期的な電気検査上
の不具合となるわけではないが、中には装置の寿命を短
くするような信頼性上の不具合原因となり得る。これら
の形状異常すべてを製造工程内の外観検査や電気検査で
選別することは非常に困難であり、従来よりウェハ外周
部では選択的にパターンを形成しないで、その部分を予
め検査対象から除外する手法が用いられている。
の不具合となるわけではないが、中には装置の寿命を短
くするような信頼性上の不具合原因となり得る。これら
の形状異常すべてを製造工程内の外観検査や電気検査で
選別することは非常に困難であり、従来よりウェハ外周
部では選択的にパターンを形成しないで、その部分を予
め検査対象から除外する手法が用いられている。
【０００４】その一方、近年、微細化が進み、フォトリ
ソグラフィを含む加工精度の向上の観点から、ウェハの
平坦化が進められている。中でもＣＭＰと呼ばれる平坦
化加工技術が最も有力な技術として広く用いられてい
る。
ソグラフィを含む加工精度の向上の観点から、ウェハの
平坦化が進められている。中でもＣＭＰと呼ばれる平坦
化加工技術が最も有力な技術として広く用いられてい
る。
【０００５】しかしながら、このＣＭＰ技術での平坦性
を決定する要素として、被加工材の下地のパターン凹凸
の密度が挙げられる。そのため、ＣＭＰを用いた製造工
程におけるウェハ外周部でのパターン未形成は、平坦性
確保の観点で非常にネックとなり、事実上、採用不可能
な状況である。
を決定する要素として、被加工材の下地のパターン凹凸
の密度が挙げられる。そのため、ＣＭＰを用いた製造工
程におけるウェハ外周部でのパターン未形成は、平坦性
確保の観点で非常にネックとなり、事実上、採用不可能
な状況である。
【０００６】このような状況について、図面を参照して
説明する。図７は、半導体製造プロセスが適用されるウ
ェハでのパターンを示すものである。この図の斜線で示
した領域が所望のパターンの形成される露光エリアとさ
れ、ウェハ外周部のうち露光エリアの外部がパターンの
形成されない非露光エリアとされる。また、図８〜図１
１は、半導体製造プロセスを順に示したものである。こ
れら図８〜図１１の紙面左側には図７の領域Ａにおける
断面構成が示されており、紙面右側には図７の領域Ｂに
おける断面構成が示されている。
説明する。図７は、半導体製造プロセスが適用されるウ
ェハでのパターンを示すものである。この図の斜線で示
した領域が所望のパターンの形成される露光エリアとさ
れ、ウェハ外周部のうち露光エリアの外部がパターンの
形成されない非露光エリアとされる。また、図８〜図１
１は、半導体製造プロセスを順に示したものである。こ
れら図８〜図１１の紙面左側には図７の領域Ａにおける
断面構成が示されており、紙面右側には図７の領域Ｂに
おける断面構成が示されている。
【０００７】まず、図８（ａ）に示す工程では、シリコ
ン基板Ｊ１の表面にシリコン酸化膜Ｊ２及びシリコン窒
化膜Ｊ３を順に成膜したのち、シリコン窒化膜Ｊ３の上
にフォトレジスト（図示せず）を堆積し、フォトリソグ
ラフィによってフォトレジストをパターニングする。そ
の後、フォトレジストをマスクとしたエッチングによ
り、シリコン窒化膜Ｊ３及びシリコン酸化膜Ｊ２の所定
位置を除去する。これにより、チップ境界部等の絶縁分
離を行なう予定の位置において、シリコン窒化膜Ｊ３及
びシリコン酸化膜Ｊ２が除去される。
ン基板Ｊ１の表面にシリコン酸化膜Ｊ２及びシリコン窒
化膜Ｊ３を順に成膜したのち、シリコン窒化膜Ｊ３の上
にフォトレジスト（図示せず）を堆積し、フォトリソグ
ラフィによってフォトレジストをパターニングする。そ
の後、フォトレジストをマスクとしたエッチングによ
り、シリコン窒化膜Ｊ３及びシリコン酸化膜Ｊ２の所定
位置を除去する。これにより、チップ境界部等の絶縁分
離を行なう予定の位置において、シリコン窒化膜Ｊ３及
びシリコン酸化膜Ｊ２が除去される。
【０００８】このとき、図８（ａ）の紙面右側図に示さ
れるようにウェハ外周部は非露光エリアとされ、この領
域においてはシリコン窒化膜Ｊ３及びシリコン酸化膜Ｊ
２が除去されていない状態となる。
れるようにウェハ外周部は非露光エリアとされ、この領
域においてはシリコン窒化膜Ｊ３及びシリコン酸化膜Ｊ
２が除去されていない状態となる。
【０００９】そして、シリコン窒化膜Ｊ３及びシリコン
酸化膜Ｊ２をマスクとしたエッチングを施し、シリコン
基板Ｊ１の所定位置にトレンチＪ４を形成する。
酸化膜Ｊ２をマスクとしたエッチングを施し、シリコン
基板Ｊ１の所定位置にトレンチＪ４を形成する。
【００１０】次に、図８（ｂ）に示す工程では、シリコ
ン基板Ｊ１の表面全面に埋め込み酸化膜Ｊ５を形成す
る。これにより、トレンチＪ４が埋め込み酸化膜Ｊ５で
埋め込まれる。この後、図８（ｃ）に示す工程におい
て、シリコン窒化膜Ｊ３をストッパとしたＣＭＰを行な
うことで表面の平坦化を行なう。このとき、ＣＭＰによ
って平坦化が成されるが、ウェハの外周部を非露光エリ
アとしているため、シリコン窒化膜Ｊ３の被覆密度が不
均一となる。このため、ＣＭＰ加工時の局所的な実効圧
力がウェハ中央部よりもウェハ外周部の方で小さくな
り、実効圧力の面内不均一が生じて面内でのＣＭＰ削り
代が均一とならない。従って、露光エリアと非露光エリ
アとの間でシリコン窒化膜Ｊ３の膜厚ばらつきが生じる
ことになる。
ン基板Ｊ１の表面全面に埋め込み酸化膜Ｊ５を形成す
る。これにより、トレンチＪ４が埋め込み酸化膜Ｊ５で
埋め込まれる。この後、図８（ｃ）に示す工程におい
て、シリコン窒化膜Ｊ３をストッパとしたＣＭＰを行な
うことで表面の平坦化を行なう。このとき、ＣＭＰによ
って平坦化が成されるが、ウェハの外周部を非露光エリ
アとしているため、シリコン窒化膜Ｊ３の被覆密度が不
均一となる。このため、ＣＭＰ加工時の局所的な実効圧
力がウェハ中央部よりもウェハ外周部の方で小さくな
り、実効圧力の面内不均一が生じて面内でのＣＭＰ削り
代が均一とならない。従って、露光エリアと非露光エリ
アとの間でシリコン窒化膜Ｊ３の膜厚ばらつきが生じる
ことになる。
【００１１】次に、図９（ａ）に示す工程では、ＣＭＰ
加工時のストッパとして用いたシリコン窒化膜Ｊ３を除
去する。このとき、先のＣＭＰ加工時にウェハ面内での
シリコン窒化膜Ｊ３の残存膜厚のばらつきが大きい場合
には、非露光エリアとなるウェハ外周部においてシリコ
ン窒化膜Ｊ３が除去しきれずに残ってしまうという不具
合が発生する。
加工時のストッパとして用いたシリコン窒化膜Ｊ３を除
去する。このとき、先のＣＭＰ加工時にウェハ面内での
シリコン窒化膜Ｊ３の残存膜厚のばらつきが大きい場合
には、非露光エリアとなるウェハ外周部においてシリコ
ン窒化膜Ｊ３が除去しきれずに残ってしまうという不具
合が発生する。
【００１２】次に、図９（ｂ）に示す工程では、必要に
応じてトランジスタのしきい値調整用のイオン注入を行
なったのち、熱酸化によってゲート酸化膜Ｊ６を形成す
る。そして、このゲート酸化膜Ｊ６の表面にＰｏｌｙ−
Ｓｉを成膜したのち、フォトリソグラフィによってパタ
ーニングしてゲート電極Ｊ７やＰｏｌｙ−Ｓｉ抵抗を形
成する。なお、このときのフォトリソグラフィにおいて
も非露光エリアに関してはＰｏｌｙ−Ｓｉがパターニン
グされず、残った状態とされる。
応じてトランジスタのしきい値調整用のイオン注入を行
なったのち、熱酸化によってゲート酸化膜Ｊ６を形成す
る。そして、このゲート酸化膜Ｊ６の表面にＰｏｌｙ−
Ｓｉを成膜したのち、フォトリソグラフィによってパタ
ーニングしてゲート電極Ｊ７やＰｏｌｙ−Ｓｉ抵抗を形
成する。なお、このときのフォトリソグラフィにおいて
も非露光エリアに関してはＰｏｌｙ−Ｓｉがパターニン
グされず、残った状態とされる。
【００１３】また、ゲート電極Ｊ７を含むシリコン基板
Ｊ１の表面全面にシリコン酸化膜をデポジションしたの
ち、シリコン酸化膜をエッチバックすることでゲート電
極Ｊ７の側壁にサイドウォールＪ８を形成する。その
後、ゲート電極Ｊ７及びサイドウォールＪ８をマスクと
したイオン注入により、ゲート電極Ｊ７の両側に位置す
るシリコン基板Ｊ１の表層部にソース・ドレイン領域Ｊ
９を形成する。そして、シリコン基板Ｊ１の表面全面に
Ｔｉ膜等の高融点金属を成膜したのち、熱処理を施すこ
とでゲート電極Ｊ７やソース・ドレイン領域Ｊ９の表面
に低抵抗化のためのシリサイド膜Ｊ１０を形成し、最後
に高融点金属の未反応部分を除去する。
Ｊ１の表面全面にシリコン酸化膜をデポジションしたの
ち、シリコン酸化膜をエッチバックすることでゲート電
極Ｊ７の側壁にサイドウォールＪ８を形成する。その
後、ゲート電極Ｊ７及びサイドウォールＪ８をマスクと
したイオン注入により、ゲート電極Ｊ７の両側に位置す
るシリコン基板Ｊ１の表層部にソース・ドレイン領域Ｊ
９を形成する。そして、シリコン基板Ｊ１の表面全面に
Ｔｉ膜等の高融点金属を成膜したのち、熱処理を施すこ
とでゲート電極Ｊ７やソース・ドレイン領域Ｊ９の表面
に低抵抗化のためのシリサイド膜Ｊ１０を形成し、最後
に高融点金属の未反応部分を除去する。
【００１４】次に、図９（ｃ）に示す工程では、シリコ
ン基板Ｊ１の表面全面に第１の層間絶縁膜Ｊ１１を形成
する。そして、図１０（ａ）に示す工程では、第１の層
間絶縁膜Ｊ１１に対してＣＭＰを行なうことで表面の平
坦化を行なう。このときにも、図９（ａ）の工程の際と
同様の理由により、ＣＭＰ加工時の局所的な実効圧力が
ウェハ中央部よりもウェハ外周部の方で小さくなり、実
効圧力の面内不均一が生じて面内でのＣＭＰ削り代が均
一とならない。従って、露光エリアと非露光エリアとの
間で第１の層間絶縁膜Ｊ１１の膜厚ばらつきが生じるこ
とになる。
ン基板Ｊ１の表面全面に第１の層間絶縁膜Ｊ１１を形成
する。そして、図１０（ａ）に示す工程では、第１の層
間絶縁膜Ｊ１１に対してＣＭＰを行なうことで表面の平
坦化を行なう。このときにも、図９（ａ）の工程の際と
同様の理由により、ＣＭＰ加工時の局所的な実効圧力が
ウェハ中央部よりもウェハ外周部の方で小さくなり、実
効圧力の面内不均一が生じて面内でのＣＭＰ削り代が均
一とならない。従って、露光エリアと非露光エリアとの
間で第１の層間絶縁膜Ｊ１１の膜厚ばらつきが生じるこ
とになる。
【００１５】次に、図１０（ｂ）に示す工程では、フォ
トリソグラフィにより第１の層間絶縁膜Ｊ１１の所定位
置にコンタクトホールＪ１２を形成する。このとき、上
述したように第１の層間絶縁膜Ｊ１１に膜厚ばらつきが
生じているため、コンタクト不良が発生することもあ
る。
トリソグラフィにより第１の層間絶縁膜Ｊ１１の所定位
置にコンタクトホールＪ１２を形成する。このとき、上
述したように第１の層間絶縁膜Ｊ１１に膜厚ばらつきが
生じているため、コンタクト不良が発生することもあ
る。
【００１６】続いて、図１０（ｃ）に示す工程では、コ
ンタクトホールＪ１２内をＴｉ合金層及びＷ（タングス
テン）Ｊ１３で埋め込んだ後、これらをエッチバックす
ることで平坦化する。さらに、第１の層間絶縁膜Ｊ１１
の上にＡｌ等の配線層を成膜したのち、配線層をパター
ニングすることで第１配線Ｊ１４を形成する。
ンタクトホールＪ１２内をＴｉ合金層及びＷ（タングス
テン）Ｊ１３で埋め込んだ後、これらをエッチバックす
ることで平坦化する。さらに、第１の層間絶縁膜Ｊ１１
の上にＡｌ等の配線層を成膜したのち、配線層をパター
ニングすることで第１配線Ｊ１４を形成する。
【００１７】この後、図１１に示す工程では、図１０
（ｂ）、（ｃ）に示す工程を繰り返し行なうことで、第
２、第３の層間絶縁膜Ｊ１５、１６を形成したり、第
２、第３配線Ｊ１７、Ｊ１８を形成する。このときに
も、図１０（ｂ）に示す工程と同様にＣＭＰ加工が成さ
れるが、第２、第３の層間絶縁膜Ｊ１５、Ｊ１６に膜厚
ばらつきが生じたり、コンタクト不良が発生したりす
る。
（ｂ）、（ｃ）に示す工程を繰り返し行なうことで、第
２、第３の層間絶縁膜Ｊ１５、１６を形成したり、第
２、第３配線Ｊ１７、Ｊ１８を形成する。このときに
も、図１０（ｂ）に示す工程と同様にＣＭＰ加工が成さ
れるが、第２、第３の層間絶縁膜Ｊ１５、Ｊ１６に膜厚
ばらつきが生じたり、コンタクト不良が発生したりす
る。
【００１８】最後に、酸化膜Ｊ１９及びシリコン窒化膜
Ｊ２０からなる保護膜を形成し、図示しないがフォトリ
ソグラフィによってパッド部の開口を行なうことで半導
体装置が完成する。
Ｊ２０からなる保護膜を形成し、図示しないがフォトリ
ソグラフィによってパッド部の開口を行なうことで半導
体装置が完成する。
【００１９】以上説明したように、ウェハ外周部に選択
的にパターンを形成しないようにした場合、各ＣＭＰ加
工の際に実効圧力の不均一が生じるために様々な不具合
が生じ、採用できない状況となっている。
的にパターンを形成しないようにした場合、各ＣＭＰ加
工の際に実効圧力の不均一が生じるために様々な不具合
が生じ、採用できない状況となっている。
【００２０】そこで、本発明者らは、ウェハ外周部にも
パターンを形成することで、ＣＭＰ加工の際の実効圧力
が均一となるようにし、良好な平坦化が成されるように
することで、上記不具合をなくすことについて検討を行
なった。しかしながら、このようにウェハ外周部にもパ
ターンを形成するようにすると、製品として採用される
露光エリアのチップと製品として採用されないウェハ外
周部のチップとを選別することができないという問題が
発生する。
パターンを形成することで、ＣＭＰ加工の際の実効圧力
が均一となるようにし、良好な平坦化が成されるように
することで、上記不具合をなくすことについて検討を行
なった。しかしながら、このようにウェハ外周部にもパ
ターンを形成するようにすると、製品として採用される
露光エリアのチップと製品として採用されないウェハ外
周部のチップとを選別することができないという問題が
発生する。
【００２１】本発明は上記点に鑑みて、ウェハ外周部に
もパターンを形成するようにした場合において、ウェハ
外周部におけるチップが選別できるようにすることを目
的とする。
もパターンを形成するようにした場合において、ウェハ
外周部におけるチップが選別できるようにすることを目
的とする。
【００２２】
【課題を解決するための手段】上記目的を達成するた
め、請求項１乃至８に記載の発明では、半導体基板
（１）上に形成された凹凸を有する膜（５、１１、１
５、１６）をＣＭＰ加工によって平坦化処理する平坦化
工程を含む半導体装置の製造方法において、フォトリソ
グラフィにおいてウェハ外周部に位置するチップを選択
的に非露光とする工程を有することを特徴としている。
め、請求項１乃至８に記載の発明では、半導体基板
（１）上に形成された凹凸を有する膜（５、１１、１
５、１６）をＣＭＰ加工によって平坦化処理する平坦化
工程を含む半導体装置の製造方法において、フォトリソ
グラフィにおいてウェハ外周部に位置するチップを選択
的に非露光とする工程を有することを特徴としている。
【００２３】このように、フォトリソグラフィの際にウ
ェハ外周部に位置するチップを選択的に非露光とするこ
とで、ウェハ外周部におけるチップの選別が行なえるよ
うにすることができる。
ェハ外周部に位置するチップを選択的に非露光とするこ
とで、ウェハ外周部におけるチップの選別が行なえるよ
うにすることができる。
【００２４】具体的には、請求項２に示すように、選択
的に非露光とする工程は、ＣＭＰ加工による平坦化処理
を行なうに際し、凹凸を有する膜をパターニングしない
フォトリソグラフィにおいて行われる。例えば、請求項
３に示すように、凹凸を有する膜に対して平坦化処理し
たのち、平坦化された膜に配線間接続用のホール形成も
しくは電極用のパッド開口部形成を行なうフォトリソグ
ラフィにおいて選択的に非露光とする工程が行われる。
このようにすれば、請求項４に示すように、ウェハ外周
部に位置するチップとウェハ外周部よりも内側に位置す
るチップとを電気検査にて選別することが可能となる。
的に非露光とする工程は、ＣＭＰ加工による平坦化処理
を行なうに際し、凹凸を有する膜をパターニングしない
フォトリソグラフィにおいて行われる。例えば、請求項
３に示すように、凹凸を有する膜に対して平坦化処理し
たのち、平坦化された膜に配線間接続用のホール形成も
しくは電極用のパッド開口部形成を行なうフォトリソグ
ラフィにおいて選択的に非露光とする工程が行われる。
このようにすれば、請求項４に示すように、ウェハ外周
部に位置するチップとウェハ外周部よりも内側に位置す
るチップとを電気検査にて選別することが可能となる。
【００２５】一方、請求項５に示すように、フォトリソ
グラフィにおけるフォーカス設定がウェハ外周部よりも
内側に位置するチップを基準として成されるように、フ
ォトリソグラフィ時に選別を行なってもよい。このよう
にすれば、フォーカス設定に不適切なウェハ外周部のチ
ップが基準とならないようにでき、良好なフォーカス設
定が行なえるようにすることができる。
グラフィにおけるフォーカス設定がウェハ外周部よりも
内側に位置するチップを基準として成されるように、フ
ォトリソグラフィ時に選別を行なってもよい。このよう
にすれば、フォーカス設定に不適切なウェハ外周部のチ
ップが基準とならないようにでき、良好なフォーカス設
定が行なえるようにすることができる。
【００２６】請求項６に記載の発明では、選択的に非露
光とする工程では、凹凸を有する膜に対して平坦化処理
したのち、平坦化された膜に配線間接続用のホール形成
及びホール内へのＴｉ合金層とＷ層（１３）の形成を行
なうに際し、Ｔｉ合金層もしくはＷ層の膜厚が不均一と
なるチップを選択的に非露光とすることを特徴としてい
る。
光とする工程では、凹凸を有する膜に対して平坦化処理
したのち、平坦化された膜に配線間接続用のホール形成
及びホール内へのＴｉ合金層とＷ層（１３）の形成を行
なうに際し、Ｔｉ合金層もしくはＷ層の膜厚が不均一と
なるチップを選択的に非露光とすることを特徴としてい
る。
【００２７】一般に、Ｔｉ合金層はＷ形成時の反応ガス
（ＷＦ6）に対するバリア膜としての機能を有する。Ｔ
ｉ合金層の膜厚が不十分な場合、Ｗの反応ガスにより下
地材が腐食され、構造異常を引き起こすのみならず、時
にはＴｉ合金層及びＷ層の膜剥がれを引き起こし、ウェ
ハ全面を汚染する。特に、ホール等の凹部ではＴｉ合金
層の膜厚不均一が強調されるため、Ｔｉ合金層の不均一
な箇所のホールを選択的に形成しないことは、この観点
から有効である。例えば、請求項７に示すように、Ｔｉ
合金層もしくはＷ層を形成するに際し、半導体基板を保
持するためにクランプを用いる場合には、該クランプが
かかるチップを選択的に非露光とする。
（ＷＦ6）に対するバリア膜としての機能を有する。Ｔ
ｉ合金層の膜厚が不十分な場合、Ｗの反応ガスにより下
地材が腐食され、構造異常を引き起こすのみならず、時
にはＴｉ合金層及びＷ層の膜剥がれを引き起こし、ウェ
ハ全面を汚染する。特に、ホール等の凹部ではＴｉ合金
層の膜厚不均一が強調されるため、Ｔｉ合金層の不均一
な箇所のホールを選択的に形成しないことは、この観点
から有効である。例えば、請求項７に示すように、Ｔｉ
合金層もしくはＷ層を形成するに際し、半導体基板を保
持するためにクランプを用いる場合には、該クランプが
かかるチップを選択的に非露光とする。
【００２８】このように、Ｔｉ合金層もしくはＷ層の膜
厚が不均一となるチップを選択的に非露光とするように
すれば、このようなチップも選別することができる。
厚が不均一となるチップを選択的に非露光とするように
すれば、このようなチップも選別することができる。
【００２９】請求項８に記載の発明では、半導体基板に
対してマスク材（２、３）を配置したのち、マスク材を
用いたエッチングを施すことでトレンチ（４）を形成す
る工程と、トレンチ内を埋め込み材料（５）で埋め込ん
だのち、埋め込み材料をＣＭＰ加工することで平坦化処
理する工程とを有し、トレンチを形成する工程では、マ
スク材を形成する際に行なうフォトリソグラフィにおい
て、ウェハ外周部を全面露光することを特徴としてい
る。このようにすることで、ウェハ面内における実効圧
力を均一にすることができ、ＣＭＰ加工時に良好に平坦
化が成されるようにすることができる。
対してマスク材（２、３）を配置したのち、マスク材を
用いたエッチングを施すことでトレンチ（４）を形成す
る工程と、トレンチ内を埋め込み材料（５）で埋め込ん
だのち、埋め込み材料をＣＭＰ加工することで平坦化処
理する工程とを有し、トレンチを形成する工程では、マ
スク材を形成する際に行なうフォトリソグラフィにおい
て、ウェハ外周部を全面露光することを特徴としてい
る。このようにすることで、ウェハ面内における実効圧
力を均一にすることができ、ＣＭＰ加工時に良好に平坦
化が成されるようにすることができる。
【００３０】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。
する実施形態に記載の具体的手段との対応関係を示すも
のである。
【００３１】
【発明の実施の形態】（第１実施形態）本発明の一実施
形態を適用した半導体装置の製造方法について、図１〜
図５を参照して説明する。
形態を適用した半導体装置の製造方法について、図１〜
図５を参照して説明する。
【００３２】図１は、半導体製造プロセスが適用される
ウェハでの露光パターンを示すものである。図中太線で
等面積に区画された正方形が露光のショット位置を示し
たものであり、このショット位置毎に露光が行われる。
また、図１においてウェハ全体を囲むように描かれた太
線は、ウェハ全域を露光する場合のエリア（以下、全面
露光エリアという）を示しており、ウェハ外周部よりも
内側に描かれた斜線領域を囲む太線は、ウェハに対して
選択的に露光する場合にエリア（選択露光エリアとい
う）を示している。すなわち、ウェハ内に形成されるチ
ップのうちウェハ外周にかからないものだけでなくウェ
ハ外周にかかるものも含んだ領域を全面露光エリアと
し、ウェハ外周にかからないものが配置された領域を選
択露光エリアとしている。
ウェハでの露光パターンを示すものである。図中太線で
等面積に区画された正方形が露光のショット位置を示し
たものであり、このショット位置毎に露光が行われる。
また、図１においてウェハ全体を囲むように描かれた太
線は、ウェハ全域を露光する場合のエリア（以下、全面
露光エリアという）を示しており、ウェハ外周部よりも
内側に描かれた斜線領域を囲む太線は、ウェハに対して
選択的に露光する場合にエリア（選択露光エリアとい
う）を示している。すなわち、ウェハ内に形成されるチ
ップのうちウェハ外周にかからないものだけでなくウェ
ハ外周にかかるものも含んだ領域を全面露光エリアと
し、ウェハ外周にかからないものが配置された領域を選
択露光エリアとしている。
【００３３】また、図２〜図５は、半導体製造プロセス
を順に示したものである。これら図２〜図５の紙面左側
には図１の領域Ａにおける断面構成が示されており、紙
面右側には図１の領域Ｂにおける断面構成が示されてい
る。
を順に示したものである。これら図２〜図５の紙面左側
には図１の領域Ａにおける断面構成が示されており、紙
面右側には図１の領域Ｂにおける断面構成が示されてい
る。
【００３４】まず、図２（ａ）に示す工程では、シリコ
ン基板１の表面にシリコン酸化膜２及びシリコン窒化膜
３を順に成膜したのち、フォトリソグラフィ工程を行な
う。つまり、シリコン窒化膜３の上にフォトレジスト
（図示せず）を堆積し、フォトレジストを露光する。そ
の後、フォトレジストをマスクとしたエッチングによ
り、シリコン窒化膜３及びシリコン酸化膜２の所定位置
を除去する。これにより、チップ境界部等の絶縁分離を
行なう予定の位置において、シリコン窒化膜３及びシリ
コン酸化膜２が除去される。
ン基板１の表面にシリコン酸化膜２及びシリコン窒化膜
３を順に成膜したのち、フォトリソグラフィ工程を行な
う。つまり、シリコン窒化膜３の上にフォトレジスト
（図示せず）を堆積し、フォトレジストを露光する。そ
の後、フォトレジストをマスクとしたエッチングによ
り、シリコン窒化膜３及びシリコン酸化膜２の所定位置
を除去する。これにより、チップ境界部等の絶縁分離を
行なう予定の位置において、シリコン窒化膜３及びシリ
コン酸化膜２が除去される。
【００３５】このときのフォトリソグラフィでは、図１
に示す全面露光エリア全域を露光するようにしており、
図２（ａ）の紙面右側図に示されるようにウェハ外周部
においても、シリコン窒化膜３及びシリコン酸化膜２が
除去された状態となる。
に示す全面露光エリア全域を露光するようにしており、
図２（ａ）の紙面右側図に示されるようにウェハ外周部
においても、シリコン窒化膜３及びシリコン酸化膜２が
除去された状態となる。
【００３６】そして、シリコン窒化膜３及びシリコン酸
化膜２をマスクとしたエッチングを施し、シリコン基板
１の所定位置にトレンチ４を形成する。
化膜２をマスクとしたエッチングを施し、シリコン基板
１の所定位置にトレンチ４を形成する。
【００３７】次に、図２（ｂ）に示す工程では、シリコ
ン基板１の表面全面に埋め込み酸化膜５を形成する。こ
れにより、トレンチ４が埋め込み酸化膜５で埋め込まれ
る。この後、図２（ｃ）に示す工程において、シリコン
窒化膜３をストッパとしたＣＭＰを行なうことで表面の
平坦化を行なう。このとき、ＣＭＰによって平坦化が成
されるが、上記フォトリソグラフィ工程においてウェハ
の外周部まで露光し、ウェハ外周部までパターンが形成
された状態としているため、シリコン窒化膜３の被覆密
度が均一となる。このため、ＣＭＰ加工時の局所的な実
効圧力がウェハ中央部とウェハ外周部とで等しくなり、
実効圧力の面内不均一が抑制され、面内でのＣＭＰ削り
代が均一となる。従って、ウェハ面内全域においてシリ
コン窒化膜３の膜厚ばらつきを防止することができる。
ン基板１の表面全面に埋め込み酸化膜５を形成する。こ
れにより、トレンチ４が埋め込み酸化膜５で埋め込まれ
る。この後、図２（ｃ）に示す工程において、シリコン
窒化膜３をストッパとしたＣＭＰを行なうことで表面の
平坦化を行なう。このとき、ＣＭＰによって平坦化が成
されるが、上記フォトリソグラフィ工程においてウェハ
の外周部まで露光し、ウェハ外周部までパターンが形成
された状態としているため、シリコン窒化膜３の被覆密
度が均一となる。このため、ＣＭＰ加工時の局所的な実
効圧力がウェハ中央部とウェハ外周部とで等しくなり、
実効圧力の面内不均一が抑制され、面内でのＣＭＰ削り
代が均一となる。従って、ウェハ面内全域においてシリ
コン窒化膜３の膜厚ばらつきを防止することができる。
【００３８】次に、図３（ａ）に示す工程では、ＣＭＰ
加工時のストッパとして用いたシリコン窒化膜３を除去
する。このとき、先のＣＭＰ加工時にウェハ面内でのシ
リコン窒化膜３の残存膜厚のばらつきが大きい場合に
は、ウェハ外周部においてシリコン窒化膜３が除去しき
れずに残ってしまうことになるが、本実施形態ではシリ
コン窒化膜３の膜厚ばらつきを抑制しているため、その
ような不具合が発生しない。
加工時のストッパとして用いたシリコン窒化膜３を除去
する。このとき、先のＣＭＰ加工時にウェハ面内でのシ
リコン窒化膜３の残存膜厚のばらつきが大きい場合に
は、ウェハ外周部においてシリコン窒化膜３が除去しき
れずに残ってしまうことになるが、本実施形態ではシリ
コン窒化膜３の膜厚ばらつきを抑制しているため、その
ような不具合が発生しない。
【００３９】次に、図３（ｂ）に示す工程では、必要に
応じてトランジスタのしきい値調整用のイオン注入を行
なったのち、熱酸化によってゲート酸化膜６を形成す
る。そして、このゲート酸化膜６の表面にＰｏｌｙ−Ｓ
ｉを成膜したのち、全面露光エリア全域をフォトリソグ
ラフィによってパターニングし、ゲート電極７やＰｏｌ
ｙ−Ｓｉ抵抗を形成する。
応じてトランジスタのしきい値調整用のイオン注入を行
なったのち、熱酸化によってゲート酸化膜６を形成す
る。そして、このゲート酸化膜６の表面にＰｏｌｙ−Ｓ
ｉを成膜したのち、全面露光エリア全域をフォトリソグ
ラフィによってパターニングし、ゲート電極７やＰｏｌ
ｙ−Ｓｉ抵抗を形成する。
【００４０】また、ゲート電極７を含むシリコン基板１
の表面全面にシリコン酸化膜をデポジションしたのち、
シリコン酸化膜をエッチバックすることでゲート電極７
の側壁にサイドウォール８を形成する。その後、ゲート
電極７及びサイドウォール８をマスクとしたイオン注入
により、ゲート電極７の両側に位置するシリコン基板１
の表層部にソース・ドレイン領域９を形成する。そし
て、シリコン基板１の表面全面にＴｉ膜等の高融点金属
を成膜したのち、熱処理を施すことでゲート電極７やソ
ース・ドレイン領域９の表面に低抵抗化のためのシリサ
イド膜１０を形成し、最後に高融点金属の未反応部分を
除去する。
の表面全面にシリコン酸化膜をデポジションしたのち、
シリコン酸化膜をエッチバックすることでゲート電極７
の側壁にサイドウォール８を形成する。その後、ゲート
電極７及びサイドウォール８をマスクとしたイオン注入
により、ゲート電極７の両側に位置するシリコン基板１
の表層部にソース・ドレイン領域９を形成する。そし
て、シリコン基板１の表面全面にＴｉ膜等の高融点金属
を成膜したのち、熱処理を施すことでゲート電極７やソ
ース・ドレイン領域９の表面に低抵抗化のためのシリサ
イド膜１０を形成し、最後に高融点金属の未反応部分を
除去する。
【００４１】次に、図３（ｃ）に示す工程では、シリコ
ン基板１の表面全面に第１の層間絶縁膜１１を形成す
る。そして、図４（ａ）に示す工程では、第１の層間絶
縁膜１１に対してＣＭＰを行なうことで表面の平坦化を
行なう。このとき、図３（ａ）の工程においてシリコン
窒化膜３が完全に除去された状態とされており、また、
第１の層間絶縁膜１１の下層の凹凸となるゲート電極７
やＰｏｌｙ−Ｓｉ抵抗が全面露光エリア全域においてパ
ターニングされた構成となっていることから、ＣＭＰ加
工時の局所的な実効圧力がウェハ中央部とウェハ外周部
とで等しくなり、実効圧力の面内不均一が生じないよう
にでき、面内でのＣＭＰ削り代を均一とすることができ
る。従って、ウェハ面内の全域において第１の層間絶縁
膜１１の膜厚ばらつきが生じないようにできる。
ン基板１の表面全面に第１の層間絶縁膜１１を形成す
る。そして、図４（ａ）に示す工程では、第１の層間絶
縁膜１１に対してＣＭＰを行なうことで表面の平坦化を
行なう。このとき、図３（ａ）の工程においてシリコン
窒化膜３が完全に除去された状態とされており、また、
第１の層間絶縁膜１１の下層の凹凸となるゲート電極７
やＰｏｌｙ−Ｓｉ抵抗が全面露光エリア全域においてパ
ターニングされた構成となっていることから、ＣＭＰ加
工時の局所的な実効圧力がウェハ中央部とウェハ外周部
とで等しくなり、実効圧力の面内不均一が生じないよう
にでき、面内でのＣＭＰ削り代を均一とすることができ
る。従って、ウェハ面内の全域において第１の層間絶縁
膜１１の膜厚ばらつきが生じないようにできる。
【００４２】次に、図４（ｂ）に示す工程では、フォト
リソグラフィにより第１の層間絶縁膜１１の所定位置に
コンタクトホール１２を形成する。ただし、このときに
は全面露光エリアには図中点線で示すように選択露光に
よるコンタクトホールを形成しないようにする。なお、
上述の図４（ａ）の工程において第１の層間絶縁膜１１
に膜厚ばらつきが生じていればコンタクト不良が発生し
得るが、上述したように第１の絶縁膜１１に膜厚ばらつ
きが生じないようにしているため、コンタクト不良が発
生することもない。
リソグラフィにより第１の層間絶縁膜１１の所定位置に
コンタクトホール１２を形成する。ただし、このときに
は全面露光エリアには図中点線で示すように選択露光に
よるコンタクトホールを形成しないようにする。なお、
上述の図４（ａ）の工程において第１の層間絶縁膜１１
に膜厚ばらつきが生じていればコンタクト不良が発生し
得るが、上述したように第１の絶縁膜１１に膜厚ばらつ
きが生じないようにしているため、コンタクト不良が発
生することもない。
【００４３】続いて、図４（ｃ）に示す工程では、コン
タクトホール１２内をＴｉ合金層及びＷ（タングステ
ン）層１３で埋め込んだ後、これらをエッチバックする
ことで平坦化する。さらに、第１の層間絶縁膜１１の上
にＡｌ等の配線層を成膜したのち、配線層をパターニン
グすることで第１配線１４を形成する。このとき、第１
配線１４のパターニングに関しても全面露光エリア全域
をパターニングする。
タクトホール１２内をＴｉ合金層及びＷ（タングステ
ン）層１３で埋め込んだ後、これらをエッチバックする
ことで平坦化する。さらに、第１の層間絶縁膜１１の上
にＡｌ等の配線層を成膜したのち、配線層をパターニン
グすることで第１配線１４を形成する。このとき、第１
配線１４のパターニングに関しても全面露光エリア全域
をパターニングする。
【００４４】この後、図５に示す工程では、図４
（ｂ）、（ｃ）に示す工程を繰り返し行なうことで、第
２、第３の層間絶縁膜１５、１６を形成したり、第２、
第３配線１７、１８を形成する。このときにも、図４
（ｂ）に示す工程と同様にＣＭＰ加工が成されるが、第
２、第３の層間絶縁膜１５、１６の下層の凹凸となる第
２、第３配線１７、１８を全面露光エリア全域において
パターニングにすることで、第２、第３の層間絶縁膜１
５、１６に膜厚ばらつきが生じたり、コンタクト不良が
発生したりすることを防止することができる。
（ｂ）、（ｃ）に示す工程を繰り返し行なうことで、第
２、第３の層間絶縁膜１５、１６を形成したり、第２、
第３配線１７、１８を形成する。このときにも、図４
（ｂ）に示す工程と同様にＣＭＰ加工が成されるが、第
２、第３の層間絶縁膜１５、１６の下層の凹凸となる第
２、第３配線１７、１８を全面露光エリア全域において
パターニングにすることで、第２、第３の層間絶縁膜１
５、１６に膜厚ばらつきが生じたり、コンタクト不良が
発生したりすることを防止することができる。
【００４５】最後に、酸化膜１９及びシリコン窒化膜２
０からなる保護膜を形成し、図示しないがフォトリソグ
ラフィによって電極用のパッド部の開口を行なう。ただ
し、このパッド開口部加工用のフォトリソグラフィにお
いても、選択露光エリアに関してのみ露光し、ウェハ外
周部は非露光としてパッド部が形成されないようにす
る。
０からなる保護膜を形成し、図示しないがフォトリソグ
ラフィによって電極用のパッド部の開口を行なう。ただ
し、このパッド開口部加工用のフォトリソグラフィにお
いても、選択露光エリアに関してのみ露光し、ウェハ外
周部は非露光としてパッド部が形成されないようにす
る。
【００４６】そして、不良選別を行なう。この不良選別
時においては、製品として採用されないウェハ外周部の
チップを予め検査対象マップから除外することによっ
て、製品として採用される選択露光エリアのチップとウ
ェハ外周部のチップとを選別することが可能であるが、
ウェハ外周部に関して第１〜第３の絶縁膜１１、１５、
１６にコンタクトホールを形成しない構成としているこ
とから、パッド部を介しての電気的導通による異常チッ
プの選別も可能である。例えば、パッド部を介しての電
気的導通による異常チップの選別は、シリコン基板１中
に形成されるダイオードに対して電気的導通をとり、ダ
イオード特性不良が生じているか否かを検査することに
よって行われるが、ウェハ外周部のチップは必ずダイオ
ード特性不良になるため、それに基づいて選択露光エリ
アのチップと選別することが可能となる。
時においては、製品として採用されないウェハ外周部の
チップを予め検査対象マップから除外することによっ
て、製品として採用される選択露光エリアのチップとウ
ェハ外周部のチップとを選別することが可能であるが、
ウェハ外周部に関して第１〜第３の絶縁膜１１、１５、
１６にコンタクトホールを形成しない構成としているこ
とから、パッド部を介しての電気的導通による異常チッ
プの選別も可能である。例えば、パッド部を介しての電
気的導通による異常チップの選別は、シリコン基板１中
に形成されるダイオードに対して電気的導通をとり、ダ
イオード特性不良が生じているか否かを検査することに
よって行われるが、ウェハ外周部のチップは必ずダイオ
ード特性不良になるため、それに基づいて選択露光エリ
アのチップと選別することが可能となる。
【００４７】以上説明したように、本実施形態では、平
坦化のために合計４回のＣＭＰ加工処理を実施してい
る。すなわち、素子分離の埋め込み酸化膜５、第１の層
間絶縁膜１１、第２の層間絶縁膜１５、第３の層間絶縁
膜１７の平坦化である。そして、これら各ＣＭＰ加工処
理において、その平坦性に影響する下地凹凸パターンと
しては、素子分離用のトレンチ４、ゲート電極７及び抵
抗配線、第１配線１３、第２配線１７である。これらの
パターニングのためのフォトリソグラフィの際には、図
１に示す全面露光エリアすべてを露光し、ウェハ面上に
隙間なくパターニングしている。このため、ＣＭＰ加工
時の局所的な実効圧力がウェハ中央部とウェハ外周部と
で等しくなり、面内でのＣＭＰ削り代が均一となって、
シリコン窒化膜３の膜厚ばらつきを防止することができ
る。
坦化のために合計４回のＣＭＰ加工処理を実施してい
る。すなわち、素子分離の埋め込み酸化膜５、第１の層
間絶縁膜１１、第２の層間絶縁膜１５、第３の層間絶縁
膜１７の平坦化である。そして、これら各ＣＭＰ加工処
理において、その平坦性に影響する下地凹凸パターンと
しては、素子分離用のトレンチ４、ゲート電極７及び抵
抗配線、第１配線１３、第２配線１７である。これらの
パターニングのためのフォトリソグラフィの際には、図
１に示す全面露光エリアすべてを露光し、ウェハ面上に
隙間なくパターニングしている。このため、ＣＭＰ加工
時の局所的な実効圧力がウェハ中央部とウェハ外周部と
で等しくなり、面内でのＣＭＰ削り代が均一となって、
シリコン窒化膜３の膜厚ばらつきを防止することができ
る。
【００４８】そして、第１〜第３の絶縁膜１１、１５、
１６にコンタクトホール１２等を形成するに際し、選択
露光エリア以外ではコンタクトホールを形成しない構成
としているため、パッド部を介しての電気的導通による
異常チップのチェックに基づいてウェハ外周部のチップ
とウェハ外周部より内側（選択露光エリア）のチップと
を選別することが可能となる。
１６にコンタクトホール１２等を形成するに際し、選択
露光エリア以外ではコンタクトホールを形成しない構成
としているため、パッド部を介しての電気的導通による
異常チップのチェックに基づいてウェハ外周部のチップ
とウェハ外周部より内側（選択露光エリア）のチップと
を選別することが可能となる。
【００４９】これにより、ウェハ外周部にもパターンを
形成するようにした場合において、ウェハ外周部におけ
るチップが選別できるようにすることが可能となる。
形成するようにした場合において、ウェハ外周部におけ
るチップが選別できるようにすることが可能となる。
【００５０】なお、ここではシリコン窒化膜３をＣＭＰ
加工する際における平坦化ばらつきを抑制するようにし
ているが、Ｔｉ合金層及びＷ層１３の成膜時の膜厚不均
一におけるばらつきも発生しうる。例えば、Ｔｉ合金層
を成膜する際やＷ層を成膜する際にウェハ保持用に爪形
状のクランプを用いる場合、そのクランプ部分において
Ｔｉ合金層やＷ層が成膜されず、膜厚不均一によるばら
つきが発生する場合がある。このようなバイポーラトラ
ンジスタにおいても、上述したようにパッド部形成やコ
ンタクトホール形成時に選択露光エリア以外を非露光と
することで、ウェハ外周部のチップと選択露光エリアの
チップとを選別することが可能となり、上記と同様の効
果を得ることができる。
加工する際における平坦化ばらつきを抑制するようにし
ているが、Ｔｉ合金層及びＷ層１３の成膜時の膜厚不均
一におけるばらつきも発生しうる。例えば、Ｔｉ合金層
を成膜する際やＷ層を成膜する際にウェハ保持用に爪形
状のクランプを用いる場合、そのクランプ部分において
Ｔｉ合金層やＷ層が成膜されず、膜厚不均一によるばら
つきが発生する場合がある。このようなバイポーラトラ
ンジスタにおいても、上述したようにパッド部形成やコ
ンタクトホール形成時に選択露光エリア以外を非露光と
することで、ウェハ外周部のチップと選択露光エリアの
チップとを選別することが可能となり、上記と同様の効
果を得ることができる。
【００５１】また、ウェハ外周部も露光することになる
ことから、フォトリソグラフィ工程におけるフォーカス
がウェハ外周部を基準として設定されることもあり得
る。このような場合、ウェハ外周部を基準とするとフォ
トリソグラフィが良好に行われなくなる可能性があるこ
とからウェハ外周部をフォーカスの設定基準から除外す
るように選別したいが、このような選別についても上記
した選別方法を用いることが可能である。このようにす
ることで、良好にフォトリソグラフィが実施できるよう
にすることができる。
ことから、フォトリソグラフィ工程におけるフォーカス
がウェハ外周部を基準として設定されることもあり得
る。このような場合、ウェハ外周部を基準とするとフォ
トリソグラフィが良好に行われなくなる可能性があるこ
とからウェハ外周部をフォーカスの設定基準から除外す
るように選別したいが、このような選別についても上記
した選別方法を用いることが可能である。このようにす
ることで、良好にフォトリソグラフィが実施できるよう
にすることができる。
【００５２】（他の実施形態）上記実施形態では、チッ
プ外周にかかるチップのみを選択的に非露光とするよう
にしているが、図６に示すように、チップの外周にかか
るショット位置のチップを選択的に非露光とするように
しても良い。
プ外周にかかるチップのみを選択的に非露光とするよう
にしているが、図６に示すように、チップの外周にかか
るショット位置のチップを選択的に非露光とするように
しても良い。
【００５３】このようにすれば、ショット位置毎に露光
パターンを設定することができるため、スループットを
向上させることができるが、その反面、チップ外周に直
接かからないチップも非露光とされることになるため、
製品として採用できるチップ数が少なくなる。なお、上
記実施形態のようにチップ外周にかかるチップを選択的
に露光としたり非露光としたりする機能はステッパに備
えられていることから、その機能を用いることによって
実施可能である。
パターンを設定することができるため、スループットを
向上させることができるが、その反面、チップ外周に直
接かからないチップも非露光とされることになるため、
製品として採用できるチップ数が少なくなる。なお、上
記実施形態のようにチップ外周にかかるチップを選択的
に露光としたり非露光としたりする機能はステッパに備
えられていることから、その機能を用いることによって
実施可能である。
【図１】本発明の第１実施形態における半導体装置の露
光パターンを示した図である。
光パターンを示した図である。
【図２】第１実施形態における半導体装置の製造工程を
示す図である。
示す図である。
【図３】図２に続く半導体装置の製造工程を示す図であ
る。
る。
【図４】図３に続く半導体装置の製造工程を示す図であ
る。
る。
【図５】図４に続く半導体装置の製造工程を示す図であ
る。
る。
【図６】他の実施形態における半導体装置の露光パター
ンを示した図である。
ンを示した図である。
【図７】従来の半導体装置の露光パターンを示した図で
ある。
ある。
【図８】従来の半導体装置の製造工程を示す図である。
【図９】図８に続く半導体装置の製造工程を示す図であ
る。
る。
【図１０】図９に続く半導体装置の製造工程を示す図で
ある。
ある。
【図１１】図１０に続く半導体装置の製造工程を示す図
である。
である。
【符号の説明】 １…シリコン基板、２…シリコン酸化膜、３…シリコン
窒化膜、４…トレンチ、５…埋め込み酸化膜、１１…第
１の層間絶縁膜、１２…コンタクトホール、１３…Ｔｉ
合金層及びＷ層、１４…第１配線、１５…第２の層間絶
縁膜、１６…第３の層間絶縁膜。
窒化膜、４…トレンチ、５…埋め込み酸化膜、１１…第
１の層間絶縁膜、１２…コンタクトホール、１３…Ｔｉ
合金層及びＷ層、１４…第１配線、１５…第２の層間絶
縁膜、１６…第３の層間絶縁膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/08 ３３１ Ｈ０１Ｌ 21/88 Ｋ 21/76 Ｌ Ｆターム(参考） 5F032 AA35 AA44 AA77 BA02 BB06 CA17 DA33 DA78 5F033 HH08 JJ18 JJ19 JJ23 KK01 KK08 KK26 QQ01 QQ08 QQ09 QQ31 QQ37 QQ48 RR04 RR06 XX01 5F046 AA25 AA26 AA28 JA15 5F048 AA04 AC01 BF03 BF11 BF16 BG14
Claims (8)
- 【請求項１】 半導体基板（１）上に形成された凹凸を
有する膜（５、１１、１５、１６）をＣＭＰ加工によっ
て平坦化処理する平坦化工程を含む半導体装置の製造方
法において、 フォトリソグラフィにおいてウェハ外周部に位置するチ
ップを選択的に非露光とする工程を有することを特徴と
する半導体装置の製造方法。 - 【請求項２】 前記選択的に非露光とする工程は、前記
ＣＭＰ加工による平坦化処理を行なうに際し、前記凹凸
を有する膜をパターニングしないフォトリソグラフィに
おいて行われることを特徴とする請求項１に記載の半導
体装置の製造方法。 - 【請求項３】 前記選択的に非露光とする工程は、前記
凹凸を有する膜に対して平坦化処理したのち、平坦化さ
れた前記膜に配線間接続用のホール形成もしくは電極用
のパッド開口部形成を行なうフォトリソグラフィにおい
て行われることを特徴とする請求項１又は２に記載の半
導体装置の製造方法。 - 【請求項４】 前記ウェハ外周部に位置するチップと前
記ウェハ外周部よりも内側に位置するチップとを電気検
査にて選別する工程を有することを特徴とする請求項３
に記載の半導体装置の製造方法。 - 【請求項５】 前記フォトリソグラフィにおけるフォー
カス設定が前記ウェハ外周部よりも内側に位置するチッ
プを基準として成されるように、前記フォトリソグラフ
ィ時に前記選別を行なうことを特徴とする請求項４に記
載の半導体装置の製造方法。 - 【請求項６】 前記選択的に非露光とする工程では、前
記凹凸を有する膜に対して平坦化処理したのち、平坦化
された前記膜に配線間接続用のホール形成及び前記ホー
ル内へのＴｉ合金層とＷ層（１３）の形成を行なうに際
し、前記Ｔｉ合金層もしくはＷ層の膜厚が不均一となる
チップを選択的に非露光とすることを特徴とする請求項
１乃至５のいずれか１つに記載の半導体装置の製造方
法。 - 【請求項７】 前記Ｔｉ合金層もしくはＷ層を形成する
に際し、前記半導体基板を保持するためにクランプを用
いる場合には、該クランプがかかるチップを選択的に非
露光とすることを特徴とする請求項６に記載の半導体装
置の製造方法。 - 【請求項８】 前記半導体基板に対してマスク材（２、
３）を配置したのち、該マスク材を用いたエッチングを
施すことでトレンチ（４）を形成する工程と、 前記トレンチ内を埋め込み材料（５）で埋め込んだの
ち、該埋め込み材料をＣＭＰ加工することで平坦化処理
する工程とを有し、 前記トレンチを形成する工程では、前記マスク材を形成
する際に行なうフォトリソグラフィにおいて、前記ウェ
ハ外周部を全面露光することを特徴とする請求項１乃至
７のいずれか１つに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001176140A JP2002367897A (ja) | 2001-06-11 | 2001-06-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001176140A JP2002367897A (ja) | 2001-06-11 | 2001-06-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002367897A true JP2002367897A (ja) | 2002-12-20 |
Family
ID=19017174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001176140A Pending JP2002367897A (ja) | 2001-06-11 | 2001-06-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002367897A (ja) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6167225A (ja) * | 1984-09-08 | 1986-04-07 | Sony Corp | パタ−ン形成方法 |
| JPS6431416A (en) * | 1987-07-27 | 1989-02-01 | Nec Corp | Photoetching |
| JPH01251631A (ja) * | 1988-03-30 | 1989-10-06 | Matsushita Electron Corp | ウェハ |
| JPH06333818A (ja) * | 1993-05-21 | 1994-12-02 | Sony Corp | 半導体装置の製造方法及びこれに用いられる装置 |
| JPH08274076A (ja) * | 1995-03-31 | 1996-10-18 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH10214810A (ja) * | 1996-12-23 | 1998-08-11 | Lsi Logic Corp | エッジ・ダイ上の一様性及び平坦性を改善しウエハのｃｍｐに起因するタングステン・ストリンガを除去する新規な方法 |
| JPH1131695A (ja) * | 1997-07-10 | 1999-02-02 | Mitsubishi Electric Corp | 回路パターンが形成されたウェハおよびその製造方法 |
| JPH11111819A (ja) * | 1997-09-30 | 1999-04-23 | Asahi Kasei Micro Syst Co Ltd | ウェハーの固定方法及び露光装置 |
| JP2000082651A (ja) * | 1998-09-04 | 2000-03-21 | Nec Corp | 走査露光装置及び走査露光方法 |
| JP2000252281A (ja) * | 1999-02-25 | 2000-09-14 | Nec Corp | 半導体装置の製造方法及び露光用マスク |
| JP2000277423A (ja) * | 1999-03-26 | 2000-10-06 | Denso Corp | 半導体装置の製造方法 |
| JP2001077113A (ja) * | 1999-09-02 | 2001-03-23 | Nec Corp | 銅配線の形成方法および銅配線の形成された半導体ウエハ |
-
2001
- 2001-06-11 JP JP2001176140A patent/JP2002367897A/ja active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6167225A (ja) * | 1984-09-08 | 1986-04-07 | Sony Corp | パタ−ン形成方法 |
| JPS6431416A (en) * | 1987-07-27 | 1989-02-01 | Nec Corp | Photoetching |
| JPH01251631A (ja) * | 1988-03-30 | 1989-10-06 | Matsushita Electron Corp | ウェハ |
| JPH06333818A (ja) * | 1993-05-21 | 1994-12-02 | Sony Corp | 半導体装置の製造方法及びこれに用いられる装置 |
| JPH08274076A (ja) * | 1995-03-31 | 1996-10-18 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH10214810A (ja) * | 1996-12-23 | 1998-08-11 | Lsi Logic Corp | エッジ・ダイ上の一様性及び平坦性を改善しウエハのｃｍｐに起因するタングステン・ストリンガを除去する新規な方法 |
| JPH1131695A (ja) * | 1997-07-10 | 1999-02-02 | Mitsubishi Electric Corp | 回路パターンが形成されたウェハおよびその製造方法 |
| JPH11111819A (ja) * | 1997-09-30 | 1999-04-23 | Asahi Kasei Micro Syst Co Ltd | ウェハーの固定方法及び露光装置 |
| JP2000082651A (ja) * | 1998-09-04 | 2000-03-21 | Nec Corp | 走査露光装置及び走査露光方法 |
| JP2000252281A (ja) * | 1999-02-25 | 2000-09-14 | Nec Corp | 半導体装置の製造方法及び露光用マスク |
| JP2000277423A (ja) * | 1999-03-26 | 2000-10-06 | Denso Corp | 半導体装置の製造方法 |
| JP2001077113A (ja) * | 1999-09-02 | 2001-03-23 | Nec Corp | 銅配線の形成方法および銅配線の形成された半導体ウエハ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6579757B2 (en) | Method for fabricating semiconductor device which prevents gates of a peripheral region from being oxidized | |
| KR100302894B1 (ko) | 이중(ｄｕａｌ) 두께 코발트 실리사이드 층을 갖는 집적 회로 구조 및 그 제조 방법 | |
| US7781343B2 (en) | Semiconductor substrate having a protection layer at the substrate back side | |
| JPH09153545A (ja) | 半導体装置及びその製造方法 | |
| KR100695872B1 (ko) | 반도체 장치의 퓨즈 및 그 형성 방법 | |
| JP3468188B2 (ja) | 半導体装置とその製法 | |
| US6372616B1 (en) | Method of manufacturing an electrical interconnection of a semiconductor device using an erosion protecting plug in a contact hole of interlayer dielectric layer | |
| JP2002367897A (ja) | 半導体装置の製造方法 | |
| JP4227727B2 (ja) | 半導体素子のオーバーレイバーニヤ形成方法 | |
| US6288450B1 (en) | Wiring structure for semiconductor device | |
| US6448183B1 (en) | Method of forming contact portion of semiconductor element | |
| JPH09260647A (ja) | 半導体装置およびその製造方法 | |
| JP3151791B2 (ja) | 限界寸法制御装置のモニタパターン及びその使用方法 | |
| JP3797095B2 (ja) | 半導体装置の製造方法 | |
| JP4032618B2 (ja) | 半導体装置の製造方法 | |
| KR100992631B1 (ko) | 반도체 소자의 제조방법 | |
| KR100200484B1 (ko) | 반도체 장치의 금속 배선 형성방법 | |
| JPH0831710A (ja) | 半導体装置の製造方法 | |
| JP2000260871A (ja) | 半導体装置の製造方法 | |
| US20030203618A1 (en) | Manufacturing method for semiconductor device | |
| US7220686B2 (en) | Process for contact opening definition for active element electrical connections | |
| JPH04188832A (ja) | 半導体装置の製造方法 | |
| JPH05114537A (ja) | 半導体集積回路の製造方法 | |
| JP2009295636A (ja) | 半導体装置の製造方法 | |
| JP2004146647A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070717 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100803 |