JP3468188B2 - 半導体装置とその製法 - Google Patents
半導体装置とその製法Info
- Publication number
- JP3468188B2 JP3468188B2 JP2000014321A JP2000014321A JP3468188B2 JP 3468188 B2 JP3468188 B2 JP 3468188B2 JP 2000014321 A JP2000014321 A JP 2000014321A JP 2000014321 A JP2000014321 A JP 2000014321A JP 3468188 B2 JP3468188 B2 JP 3468188B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- pad electrode
- layer
- conductive material
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、ボンディングパ
ッド電極に接続されたプローブパッド電極を有するＬＳ
Ｉ等の半導体装置とその製法に関し、特にプローブパッ
ド電極をボンディングパッド電極より高硬度の導電材で
構成したことにより検査用プローブの反復使用に伴うプ
ローブとプローブパッド電極との接触不良をなくすよう
にしたものである。
ッド電極に接続されたプローブパッド電極を有するＬＳ
Ｉ等の半導体装置とその製法に関し、特にプローブパッ
ド電極をボンディングパッド電極より高硬度の導電材で
構成したことにより検査用プローブの反復使用に伴うプ
ローブとプローブパッド電極との接触不良をなくすよう
にしたものである。
【０００２】
【従来の技術】従来、ＬＳＩ等の半導体装置としては、
半導体ウエハに形成したＩＣ（集積回路）チップ領域に
おいてボンディングパッド電極に接続されたプローブパ
ッド電極を設けたものが知られている（例えば、特開平
７−１１１２８２号公報参照）。このような半導体装置
によると、組立（アセンブリ）工程の前にウエハプロー
ビングテストを行なう際に、検査用プローブをボンディ
ングパッド電極にではなく、プローブパッド電極に接触
させて検査を行なうので、ボンディングパッド電極が検
査用プローブの先端でこすられて傷つくことによりボン
ディング不良を招くといった事態を未然に防止すること
ができる。
半導体ウエハに形成したＩＣ（集積回路）チップ領域に
おいてボンディングパッド電極に接続されたプローブパ
ッド電極を設けたものが知られている（例えば、特開平
７−１１１２８２号公報参照）。このような半導体装置
によると、組立（アセンブリ）工程の前にウエハプロー
ビングテストを行なう際に、検査用プローブをボンディ
ングパッド電極にではなく、プローブパッド電極に接触
させて検査を行なうので、ボンディングパッド電極が検
査用プローブの先端でこすられて傷つくことによりボン
ディング不良を招くといった事態を未然に防止すること
ができる。
【０００３】
【発明が解決しようとうする課題】上記した従来技術に
よると、プローブパッド電極は、ボンディングパッド電
極と同様にしてＡｌ又はＡｌ合金等の導電材で構成され
るのが通例である。Ａｌ又はＡｌ合金等の金属は、柔ら
かい材料であるため、例えばメモリテストで１回、ロジ
ックテストで１回というように複数回のプローブ接触を
行なうと、プローブパッド電極がけずられてプローブの
先端に金属くずが付着し、良好な接触が得られないこと
があった。また、プローブは、複数回使用すると、先端
面の平坦度が悪化し、プローブパッド電極の上面が平坦
であっても、良好な接触が得られないことがあった。
よると、プローブパッド電極は、ボンディングパッド電
極と同様にしてＡｌ又はＡｌ合金等の導電材で構成され
るのが通例である。Ａｌ又はＡｌ合金等の金属は、柔ら
かい材料であるため、例えばメモリテストで１回、ロジ
ックテストで１回というように複数回のプローブ接触を
行なうと、プローブパッド電極がけずられてプローブの
先端に金属くずが付着し、良好な接触が得られないこと
があった。また、プローブは、複数回使用すると、先端
面の平坦度が悪化し、プローブパッド電極の上面が平坦
であっても、良好な接触が得られないことがあった。
【０００４】この発明の目的は、検査用プローブの反復
使用に伴うプローブとプローブパッド電極との接触不良
をなくすことができる新規な半導体装置とその製法を提
供することにある。
使用に伴うプローブとプローブパッド電極との接触不良
をなくすことができる新規な半導体装置とその製法を提
供することにある。
【０００５】
【課題を解決するための手段】この発明に係る第１の半
導体装置は、ボンディングパッド電極に接続されたプロ
ーブパッド電極を有する半導体装置であって、前記プロ
ーブパッド電極を前記ボンディングパッド電極より高硬
度の導電材で構成したことを特徴とするものである。
導体装置は、ボンディングパッド電極に接続されたプロ
ーブパッド電極を有する半導体装置であって、前記プロ
ーブパッド電極を前記ボンディングパッド電極より高硬
度の導電材で構成したことを特徴とするものである。
【０００６】第１の半導体装置によれば、プローブパッ
ド電極をＷ（タングステン）、ＴｉＮ（窒化チタン）等
の高硬度の導電材で構成したので、プローブパッド電極
に検査用プローブを複数回接触させても、プローブパッ
ド電極がけずられることが殆どなくなり、良好な接触が
得られる。
ド電極をＷ（タングステン）、ＴｉＮ（窒化チタン）等
の高硬度の導電材で構成したので、プローブパッド電極
に検査用プローブを複数回接触させても、プローブパッ
ド電極がけずられることが殆どなくなり、良好な接触が
得られる。
【０００７】この発明に係る第２の半導体装置は、ボン
ディングパッド電極に接続されたプローブパッド電極を
有する半導体装置であって、前記ボンディングパッド電
極より下の１又は複数層の絶縁膜に電極孔を設けると共
にこの電極孔の側壁を覆って前記プローブパッド電極を
形成し、前記プローブパッド電極を前記ボンディングパ
ッド電極より高硬度の導電材で構成したことを特徴とす
るものである。
ディングパッド電極に接続されたプローブパッド電極を
有する半導体装置であって、前記ボンディングパッド電
極より下の１又は複数層の絶縁膜に電極孔を設けると共
にこの電極孔の側壁を覆って前記プローブパッド電極を
形成し、前記プローブパッド電極を前記ボンディングパ
ッド電極より高硬度の導電材で構成したことを特徴とす
るものである。
【０００８】第２の半導体装置によれば、プローブパッ
ド電極を絶縁膜に設けた電極孔の側壁を覆って形成した
ので、検査用プローブは、その先端がプローブパッド電
極に容易に係止されるようになり、良好な接触が得られ
る。また、プローブパッド電極をボンディングパッド電
極よりも高硬度の導電材で構成したので、プローブパッ
ド電極の損傷を抑制することができる。
ド電極を絶縁膜に設けた電極孔の側壁を覆って形成した
ので、検査用プローブは、その先端がプローブパッド電
極に容易に係止されるようになり、良好な接触が得られ
る。また、プローブパッド電極をボンディングパッド電
極よりも高硬度の導電材で構成したので、プローブパッ
ド電極の損傷を抑制することができる。
【０００９】第２の半導体装置において、電極孔を深さ
方向にサイズが減少するように形成すると、検査用プロ
ーブを電極孔に挿入するのが容易となる。
方向にサイズが減少するように形成すると、検査用プロ
ーブを電極孔に挿入するのが容易となる。
【００１０】
【発明の実施の形態】図１は、この発明の第１の実施形
態に係る半導体装置を示すもので、図１の装置のパッド
電極配置は、図２に示されている。図１に示す断面は、
図２のＰ−Ｐ’線に沿う断面に対応する。
態に係る半導体装置を示すもので、図１の装置のパッド
電極配置は、図２に示されている。図１に示す断面は、
図２のＰ−Ｐ’線に沿う断面に対応する。
【００１１】例えば、シリコンからなる半導体基板１０
は、複数のＩＣチップ領域を含んでいる。各ＩＣチップ
領域の表面は絶縁膜１２で覆われている。絶縁膜１２
は、例えばシリコンオキサイド等からなるもので、１層
に限らず、複数層の絶縁膜からなっていてもよく、場合
によっては複数層の絶縁膜の間に配線層が形成されてい
てもよい。
は、複数のＩＣチップ領域を含んでいる。各ＩＣチップ
領域の表面は絶縁膜１２で覆われている。絶縁膜１２
は、例えばシリコンオキサイド等からなるもので、１層
に限らず、複数層の絶縁膜からなっていてもよく、場合
によっては複数層の絶縁膜の間に配線層が形成されてい
てもよい。
【００１２】絶縁膜１２の上には、配線層１４が形成さ
れると共に、この配線層１４を覆ってシリコンオキサイ
ド等の層間絶縁膜１６が形成されている。絶縁膜１６に
は、配線層１４の一部に対応した接続孔１６ａが設けら
れると共に、接続孔１６ａから若干離間した位置に電極
孔１６ｂが設けられている。電極孔１６ｂ内には、例え
ばＷからなるプローブパッド電極１８が設けられてい
る。接続孔１６ａの側壁を覆ってＷ層１８ａが形成され
ているが、Ｗ層１８ａは、電極１８を形成する際に付随
的に形成されたもので、省略してもよい。
れると共に、この配線層１４を覆ってシリコンオキサイ
ド等の層間絶縁膜１６が形成されている。絶縁膜１６に
は、配線層１４の一部に対応した接続孔１６ａが設けら
れると共に、接続孔１６ａから若干離間した位置に電極
孔１６ｂが設けられている。電極孔１６ｂ内には、例え
ばＷからなるプローブパッド電極１８が設けられてい
る。接続孔１６ａの側壁を覆ってＷ層１８ａが形成され
ているが、Ｗ層１８ａは、電極１８を形成する際に付随
的に形成されたもので、省略してもよい。
【００１３】絶縁膜１６の上には、接続孔１６ａを介し
て配線層１４に接続されるようにボンディングパッド電
極２０が設けらている。電極２０は、例えばＡｌ又はＡ
ｌ合金（Ａｌ−Ｓｉ−Ｃｕ合金等）からなるもので、図
示しないＡｕワイヤ等がボンディングされる。電極２０
は、一部が絶縁膜１６上を延長して電極１８に接続され
ており、この延長部分が電極１８及び２０を相互接続す
る接続層２０Ａを構成している。
て配線層１４に接続されるようにボンディングパッド電
極２０が設けらている。電極２０は、例えばＡｌ又はＡ
ｌ合金（Ａｌ−Ｓｉ−Ｃｕ合金等）からなるもので、図
示しないＡｕワイヤ等がボンディングされる。電極２０
は、一部が絶縁膜１６上を延長して電極１８に接続され
ており、この延長部分が電極１８及び２０を相互接続す
る接続層２０Ａを構成している。
【００１４】絶縁膜１６の上には、電極１８及び２０並
びに接続層２０Ａを覆って窒化シリコン等の保護絶縁膜
２２が形成されており、絶縁膜２２には、電極２０の中
央部を露呈するボンディング孔２２ａと、電極１８の中
央部を露呈するプローブ接触孔２２ｂとが設けられてい
る。
びに接続層２０Ａを覆って窒化シリコン等の保護絶縁膜
２２が形成されており、絶縁膜２２には、電極２０の中
央部を露呈するボンディング孔２２ａと、電極１８の中
央部を露呈するプローブ接触孔２２ｂとが設けられてい
る。
【００１５】ウエハプロービングテストの際には、プロ
ーブ接触孔２２ｂを介して電極１８に検査用プローブ
（図示せず）を接触させる。電極１８は、電極２０を構
成するＡｌ又はＡｌ合金より高硬度のＷからなっている
ため、複数回のプローブ接触でも殆どけずられず、金属
くずの付着によるプローブの接触不良を回避できる。
ーブ接触孔２２ｂを介して電極１８に検査用プローブ
（図示せず）を接触させる。電極１８は、電極２０を構
成するＡｌ又はＡｌ合金より高硬度のＷからなっている
ため、複数回のプローブ接触でも殆どけずられず、金属
くずの付着によるプローブの接触不良を回避できる。
【００１６】次に、図３〜５を参照して図１の装置の製
法を説明する。図３の工程では、半導体基板１０の一主
表面を覆う絶縁膜１２の上に配線層１４を周知の方法に
より形成した後、絶縁膜１２の上に配線層１４を覆って
絶縁膜１６を形成する。絶縁膜１６は、塗布絶縁膜を用
いて上面が平坦状をなすように形成することができる。
周知のホトリソグラフィ及び選択的ドライエッチング処
理により絶縁膜１６に接続孔１６ａを形成した後、再度
のホトリソグラフィ及び選択的ドライエッチング処理に
より絶縁膜１６に電極孔１６ｂを形成する。一例として
は、接続孔１６ａの深さは、０．８μｍとし、電極孔１
６ｂの深さは、０．２μｍとすることができる。また、
接続孔１６ａは、一辺の長さが９０μｍの正方形とする
ことができ、電極孔１６ｂは、一辺の長さが３０μｍの
正方形とすることができる。
法を説明する。図３の工程では、半導体基板１０の一主
表面を覆う絶縁膜１２の上に配線層１４を周知の方法に
より形成した後、絶縁膜１２の上に配線層１４を覆って
絶縁膜１６を形成する。絶縁膜１６は、塗布絶縁膜を用
いて上面が平坦状をなすように形成することができる。
周知のホトリソグラフィ及び選択的ドライエッチング処
理により絶縁膜１６に接続孔１６ａを形成した後、再度
のホトリソグラフィ及び選択的ドライエッチング処理に
より絶縁膜１６に電極孔１６ｂを形成する。一例として
は、接続孔１６ａの深さは、０．８μｍとし、電極孔１
６ｂの深さは、０．２μｍとすることができる。また、
接続孔１６ａは、一辺の長さが９０μｍの正方形とする
ことができ、電極孔１６ｂは、一辺の長さが３０μｍの
正方形とすることができる。
【００１７】次に、図４の工程では、ブランケットＣＶ
Ｄ（化学気相堆積）法により絶縁膜１６の上に接続孔１
６ａ及び電極孔１６ｂを覆ってＷ層１８Ａを形成する。
Ｗ層１８Ａの厚さは、電極孔１６ｂの深さ（例えば０．
２μｍ）より大となるように設定する。
Ｄ（化学気相堆積）法により絶縁膜１６の上に接続孔１
６ａ及び電極孔１６ｂを覆ってＷ層１８Ａを形成する。
Ｗ層１８Ａの厚さは、電極孔１６ｂの深さ（例えば０．
２μｍ）より大となるように設定する。
【００１８】次に、図５の工程では、Ｗ層１８Ａを絶縁
膜１６の上面が露呈するまでエッチバックすることによ
り電極孔１６ｂを埋める形でプローブパッド電極１８を
形成する。このとき、電極孔１６ｂより大きい接続孔１
６ａの側壁に沿ってＷ層１８ａが残存する。
膜１６の上面が露呈するまでエッチバックすることによ
り電極孔１６ｂを埋める形でプローブパッド電極１８を
形成する。このとき、電極孔１６ｂより大きい接続孔１
６ａの側壁に沿ってＷ層１８ａが残存する。
【００１９】この後、基板上面にＡｌ又はＡｌ合金を堆
積し、その堆積層をホトリソグラフィ及び選択的ドライ
エッチング処理によりパターニングすることにより図
１，２に示すようにボンディングパッド電極層２０及び
接続層２０Ａを形成する。そして、基板上面にプラズマ
ＣＶＤ法により窒化シリコンを堆積して保護絶縁膜２２
を形成した後、ホトリソグラフィ及び選択的ドライエッ
チング処理により図１，２に示すようにボンディング孔
２２ａ及びプローブ接触孔２２ｂを絶縁膜２２に形成す
る。
積し、その堆積層をホトリソグラフィ及び選択的ドライ
エッチング処理によりパターニングすることにより図
１，２に示すようにボンディングパッド電極層２０及び
接続層２０Ａを形成する。そして、基板上面にプラズマ
ＣＶＤ法により窒化シリコンを堆積して保護絶縁膜２２
を形成した後、ホトリソグラフィ及び選択的ドライエッ
チング処理により図１，２に示すようにボンディング孔
２２ａ及びプローブ接触孔２２ｂを絶縁膜２２に形成す
る。
【００２０】図６は、この発明の第２の実施形態に係る
半導体装置を示すもので、図６の装置のパッド電極配置
は、図７に示されている。図６に示す断面は、図７のＱ
−Ｑ’線に沿う断面に対応する。
半導体装置を示すもので、図６の装置のパッド電極配置
は、図７に示されている。図６に示す断面は、図７のＱ
−Ｑ’線に沿う断面に対応する。
【００２１】半導体基板１０の一主表面を覆う絶縁膜１
２の上には、図示しないポリシリコン配線を覆ってＢＰ
ＳＧ（ボロン・リン・ケイ酸ガラス）等の層間絶縁膜２
４が形成されている。絶縁膜２４の上には、配線層２６
が形成され、絶縁膜２４には、配線層２６に隣接して電
極孔２４ａが設けられている。電極孔２４ａの側壁を覆
ってＷ層２８が形成されている。
２の上には、図示しないポリシリコン配線を覆ってＢＰ
ＳＧ（ボロン・リン・ケイ酸ガラス）等の層間絶縁膜２
４が形成されている。絶縁膜２４の上には、配線層２６
が形成され、絶縁膜２４には、配線層２６に隣接して電
極孔２４ａが設けられている。電極孔２４ａの側壁を覆
ってＷ層２８が形成されている。
【００２２】絶縁膜２４の上には、配線層２６を覆って
層間絶縁膜３０が形成され、絶縁膜３０の上には、配線
層３２が形成されている。配線層３２は、ボンディング
パッド電極４０の配置予定部が正方形状に幅広く形成さ
れると共に、電極４０の配置予定部から電極孔２４ａの
近傍へ延長する延長部を有し、この延長部が接続層３２
Ａとして使用される。絶縁層３０には、接続層３２Ａに
隣接して電極孔３０ａが設けられている。電極孔３０ａ
は、電極孔２４ａに連続してそれよりサイズが大きくな
るように形成される。一例として、接続孔２４ａを一辺
の長さＡが２０μｍの正方形とすると、電極孔３０ａ
は、接続層３２Ａ側にＤ１＝５μｍだけ拡大したサイズ
で形成される。電極孔３０ａの側壁を覆ってＷ層３４が
形成され、Ｗ層３４は、前述したＤ１の拡大部以外の部
分でＷ層２８を覆う。接続層３２Ａは、配線層３２にお
ける電極４０の配置予定部とＷ層３４とを相互接続す
る。
層間絶縁膜３０が形成され、絶縁膜３０の上には、配線
層３２が形成されている。配線層３２は、ボンディング
パッド電極４０の配置予定部が正方形状に幅広く形成さ
れると共に、電極４０の配置予定部から電極孔２４ａの
近傍へ延長する延長部を有し、この延長部が接続層３２
Ａとして使用される。絶縁層３０には、接続層３２Ａに
隣接して電極孔３０ａが設けられている。電極孔３０ａ
は、電極孔２４ａに連続してそれよりサイズが大きくな
るように形成される。一例として、接続孔２４ａを一辺
の長さＡが２０μｍの正方形とすると、電極孔３０ａ
は、接続層３２Ａ側にＤ１＝５μｍだけ拡大したサイズ
で形成される。電極孔３０ａの側壁を覆ってＷ層３４が
形成され、Ｗ層３４は、前述したＤ１の拡大部以外の部
分でＷ層２８を覆う。接続層３２Ａは、配線層３２にお
ける電極４０の配置予定部とＷ層３４とを相互接続す
る。
【００２３】絶縁膜３０の上には、配線層３２及び接続
層３２Ａを覆って層間絶縁膜３６が形成され、絶縁膜３
６には、配線層３２における電極４０の配置予定部に対
応した接続孔３６ａと、電極孔３０ａに連続した電極孔
３６ｂとが設けられている。電極孔３６ｂは、接続層３
２Ａ側にＤ２＝５μｍだけ拡大したサイズで形成され
る。電極孔３６ｂ，３０ａ，２４ａは、深さ方向にサイ
ズが減少する連続孔を構成する。電極孔３６ｂの側壁を
覆ってＷ層３８が形成され、Ｗ層３８は、前述したＤ２
の拡大部で接続層３２Ａに重なり（接続され）、Ｄ２の
拡大部以外の部分でＷ層３４を覆う。接続孔３６ａ内に
はＷ層３８の形成に伴ってＷ層３８ａが形成されるが、
Ｗ層３８ａは省略してもよい。
層３２Ａを覆って層間絶縁膜３６が形成され、絶縁膜３
６には、配線層３２における電極４０の配置予定部に対
応した接続孔３６ａと、電極孔３０ａに連続した電極孔
３６ｂとが設けられている。電極孔３６ｂは、接続層３
２Ａ側にＤ２＝５μｍだけ拡大したサイズで形成され
る。電極孔３６ｂ，３０ａ，２４ａは、深さ方向にサイ
ズが減少する連続孔を構成する。電極孔３６ｂの側壁を
覆ってＷ層３８が形成され、Ｗ層３８は、前述したＤ２
の拡大部で接続層３２Ａに重なり（接続され）、Ｄ２の
拡大部以外の部分でＷ層３４を覆う。接続孔３６ａ内に
はＷ層３８の形成に伴ってＷ層３８ａが形成されるが、
Ｗ層３８ａは省略してもよい。
【００２４】絶縁膜３６の上には、接続孔３６ａを介し
て配線層３２に接続されるようにＡｌ又はＡｌ合金から
なるボンディングパッド電極４０が設けられている。絶
縁膜３６の上には、電極４０を覆って窒化シリコン等の
保護絶縁膜４２が形成されており、絶縁膜４２には、電
極４０の中央部を露呈するボンディング孔４２ａと、Ｗ
層２８，３４，３８からなるプローブパッド電極を露呈
するプローブ接触孔４２ｂとが設けられている。一例と
して、配線層２６上での絶縁膜３０の厚さ及び配線層３
２上での絶縁膜３６の厚さをいずれも０．８μｍとし、
絶縁膜２４，３０，３６の合計厚さＴを３μｍとするこ
とができる。
て配線層３２に接続されるようにＡｌ又はＡｌ合金から
なるボンディングパッド電極４０が設けられている。絶
縁膜３６の上には、電極４０を覆って窒化シリコン等の
保護絶縁膜４２が形成されており、絶縁膜４２には、電
極４０の中央部を露呈するボンディング孔４２ａと、Ｗ
層２８，３４，３８からなるプローブパッド電極を露呈
するプローブ接触孔４２ｂとが設けられている。一例と
して、配線層２６上での絶縁膜３０の厚さ及び配線層３
２上での絶縁膜３６の厚さをいずれも０．８μｍとし、
絶縁膜２４，３０，３６の合計厚さＴを３μｍとするこ
とができる。
【００２５】ウエハプロービングテストの際には、プロ
ーブ接触孔４２ｂを介してプローブパッド電極２８，３
４，３８に検査用プローブＰＢを接触させる。この場
合、プローブＰＢは、例えばＷ層３４で係止されるの
で、プローブＰＢの先端面が反復使用により平坦性が悪
化していても、良好な接触が得られる。また、プローブ
ＰＢを電極孔３６ｂの開口端でＷ層３８と接触させるこ
とで多点接触も可能である。さらに、電極孔２４ａ，３
０ａ，３６ｂからなる連続孔を深さ方向にサイズが減少
するように形成したので、電極孔３６ｂを介してプロー
ブＰＢを挿入するのが容易となる。その上、プローブパ
ッド電極２８，３４，３８をボンディングパッド電極４
０を構成するＡｌ又はＡｌ合金より高硬度のＷで構成し
たので、プローブＰＢによるプローブパッド電極の損傷
が軽減される。
ーブ接触孔４２ｂを介してプローブパッド電極２８，３
４，３８に検査用プローブＰＢを接触させる。この場
合、プローブＰＢは、例えばＷ層３４で係止されるの
で、プローブＰＢの先端面が反復使用により平坦性が悪
化していても、良好な接触が得られる。また、プローブ
ＰＢを電極孔３６ｂの開口端でＷ層３８と接触させるこ
とで多点接触も可能である。さらに、電極孔２４ａ，３
０ａ，３６ｂからなる連続孔を深さ方向にサイズが減少
するように形成したので、電極孔３６ｂを介してプロー
ブＰＢを挿入するのが容易となる。その上、プローブパ
ッド電極２８，３４，３８をボンディングパッド電極４
０を構成するＡｌ又はＡｌ合金より高硬度のＷで構成し
たので、プローブＰＢによるプローブパッド電極の損傷
が軽減される。
【００２６】次に、図８〜１０を参照して図６の装置の
製法を説明する。図８の工程では、半導体基板１０の一
主表面を覆う絶縁膜１２の上に絶縁膜２４を形成した
後、絶縁膜２４の上に配線層２６を形成する。そして、
ホトリソグラフィ及び選択的ドライエッチング処理によ
り配線層２６に隣接する電極孔２４ａを絶縁膜２４に形
成する。この後、図４で述べたと同様にして基板上面に
Ｗ層２８Ａを形成し、Ｗ層２８Ａをエッチバックするこ
とにより電極孔２４ａの側壁を覆い且つ配線層２６に接
続されるようにＷ層２８を形成する。
製法を説明する。図８の工程では、半導体基板１０の一
主表面を覆う絶縁膜１２の上に絶縁膜２４を形成した
後、絶縁膜２４の上に配線層２６を形成する。そして、
ホトリソグラフィ及び選択的ドライエッチング処理によ
り配線層２６に隣接する電極孔２４ａを絶縁膜２４に形
成する。この後、図４で述べたと同様にして基板上面に
Ｗ層２８Ａを形成し、Ｗ層２８Ａをエッチバックするこ
とにより電極孔２４ａの側壁を覆い且つ配線層２６に接
続されるようにＷ層２８を形成する。
【００２７】次に、図９の工程では、絶縁膜２４の上に
配線層２６を覆って絶縁膜３０を形成する。絶縁膜３０
は、塗布絶縁膜を用いて上面が平坦状をなすように形成
することができる。そして、絶縁膜３０の上に配線層３
２及び接続層３２Ａを形成した後、ホトリソグラフィ及
び選択的ドライエッチング処理により接続層３２Ａに隣
接する電極孔３０ａを形成する。電極孔３０ａは、電極
孔２４ａに連続してそれより前述のＤ１だけ拡大したサ
イズで形成する。この後、図８で述べたと同様にしてＷ
層３４を電極孔３０ａの側壁を覆い且つ接続層３２Ａに
接触するように形成する。
配線層２６を覆って絶縁膜３０を形成する。絶縁膜３０
は、塗布絶縁膜を用いて上面が平坦状をなすように形成
することができる。そして、絶縁膜３０の上に配線層３
２及び接続層３２Ａを形成した後、ホトリソグラフィ及
び選択的ドライエッチング処理により接続層３２Ａに隣
接する電極孔３０ａを形成する。電極孔３０ａは、電極
孔２４ａに連続してそれより前述のＤ１だけ拡大したサ
イズで形成する。この後、図８で述べたと同様にしてＷ
層３４を電極孔３０ａの側壁を覆い且つ接続層３２Ａに
接触するように形成する。
【００２８】次に、図１０の工程では、絶縁膜３０の上
に配線層３２及び接続層３２Ａを覆って絶縁膜３６を形
成する。絶縁膜３６は、絶縁膜３０と同様にして平坦状
に形成することができる。絶縁膜３６には、ホトリソグ
ラフィ及び選択的ドライエッチング処理により配線層３
２の一部に対応した接続孔３６ａと、電極孔３０ａに連
続した電極孔３６ｂとを形成する。電極孔３６ｂは、電
極孔３０ａより前述のＤ２だけ拡大したサイズで形成す
る。この後、図８で述べたと同様にしてＷ層３８を電極
孔３６ｂの側壁を覆うように形成する。このとき、電極
孔３６ｂより大きい接続孔３６ａの側壁に沿ってＷ層３
８ａが残存する。
に配線層３２及び接続層３２Ａを覆って絶縁膜３６を形
成する。絶縁膜３６は、絶縁膜３０と同様にして平坦状
に形成することができる。絶縁膜３６には、ホトリソグ
ラフィ及び選択的ドライエッチング処理により配線層３
２の一部に対応した接続孔３６ａと、電極孔３０ａに連
続した電極孔３６ｂとを形成する。電極孔３６ｂは、電
極孔３０ａより前述のＤ２だけ拡大したサイズで形成す
る。この後、図８で述べたと同様にしてＷ層３８を電極
孔３６ｂの側壁を覆うように形成する。このとき、電極
孔３６ｂより大きい接続孔３６ａの側壁に沿ってＷ層３
８ａが残存する。
【００２９】この後、基板上面にＡｌ又はＡｌ合金を堆
積し、その堆積層をホトリソグラフィ及び選択的ドライ
エッチング処理によりパターニングすることにより図
６，７に示すようにボンディングパッド電極４０を形成
する。そして、図１，２に関して前述したと同様にして
絶縁膜３６の上に保護絶縁膜４２を形成した後、ホトリ
ソグラフィ及び選択的ドライエッチング処理により図
６，７に示すようにボンディング孔４２ａ及びプローブ
接触孔４２ｂを絶縁膜４２に形成する。
積し、その堆積層をホトリソグラフィ及び選択的ドライ
エッチング処理によりパターニングすることにより図
６，７に示すようにボンディングパッド電極４０を形成
する。そして、図１，２に関して前述したと同様にして
絶縁膜３６の上に保護絶縁膜４２を形成した後、ホトリ
ソグラフィ及び選択的ドライエッチング処理により図
６，７に示すようにボンディング孔４２ａ及びプローブ
接触孔４２ｂを絶縁膜４２に形成する。
【００３０】図１１は、この発明の第３の実施形態に係
る半導体装置を示すもので、図１１の装置のパッド電極
配置は、図１２に示されている。図１１に示す断面は、
図１２のＲ−Ｒ’線に沿う断面に対応する。図１１にお
いて、半導体基板１０、絶縁膜１２及び配線層１４は、
図１に関して前述したと同様のものである。
る半導体装置を示すもので、図１１の装置のパッド電極
配置は、図１２に示されている。図１１に示す断面は、
図１２のＲ−Ｒ’線に沿う断面に対応する。図１１にお
いて、半導体基板１０、絶縁膜１２及び配線層１４は、
図１に関して前述したと同様のものである。
【００３１】絶縁膜１２の上には、配線層１４を覆って
絶縁膜５０が形成され、絶縁膜５０には、配線層１４の
一部に対応した接続孔５０ａが形成されている。絶縁膜
５０の上には、接続孔５０ａを介して配線層１４に接続
されるようにボンディングパッド電極５２Ａが形成され
ている。電極５２Ａは、一部が絶縁膜５０上に図１２に
示すようなパターンで延長されており、正方形状の延長
部分５２Ｂはブローブパッド電極５５を構成する抵抗低
減層として用いられ、電極５２Ａと抵抗低減層５２Ｂと
の間の延長部分５２Ｃは接続層として用いられる。
絶縁膜５０が形成され、絶縁膜５０には、配線層１４の
一部に対応した接続孔５０ａが形成されている。絶縁膜
５０の上には、接続孔５０ａを介して配線層１４に接続
されるようにボンディングパッド電極５２Ａが形成され
ている。電極５２Ａは、一部が絶縁膜５０上に図１２に
示すようなパターンで延長されており、正方形状の延長
部分５２Ｂはブローブパッド電極５５を構成する抵抗低
減層として用いられ、電極５２Ａと抵抗低減層５２Ｂと
の間の延長部分５２Ｃは接続層として用いられる。
【００３２】ボンディングパッド電極５２Ａ、抵抗低減
層５２Ｂ及び接続層５２Ｃは、いずれもＡｌ又はＡｌ合
金層からなるもので、電極５２Ａ及び層５２Ｂ，５２Ｃ
の上面には、反射防止膜としてのＴｉＮ膜５４Ａ〜５４
Ｃが図１２でハッチングを付したパターンで形成されて
いる。すなわち、ＴｉＮ膜５４Ａは、ボンディングパッ
ド電極５２Ａの中央部を露呈すると共に電極５２Ａの周
辺部を覆うように形成され、ＴｉＮ膜５４Ｂ及び５４Ｃ
は、それぞれ抵抗低減層５２Ｂ及び接続層５２Ｃを覆う
ように形成されている。ＴｉＮ膜５４Ｂは、抵抗低減層
５２Ｂと共にプローブパッド電極５５を構成する。
層５２Ｂ及び接続層５２Ｃは、いずれもＡｌ又はＡｌ合
金層からなるもので、電極５２Ａ及び層５２Ｂ，５２Ｃ
の上面には、反射防止膜としてのＴｉＮ膜５４Ａ〜５４
Ｃが図１２でハッチングを付したパターンで形成されて
いる。すなわち、ＴｉＮ膜５４Ａは、ボンディングパッ
ド電極５２Ａの中央部を露呈すると共に電極５２Ａの周
辺部を覆うように形成され、ＴｉＮ膜５４Ｂ及び５４Ｃ
は、それぞれ抵抗低減層５２Ｂ及び接続層５２Ｃを覆う
ように形成されている。ＴｉＮ膜５４Ｂは、抵抗低減層
５２Ｂと共にプローブパッド電極５５を構成する。
【００３３】絶縁膜５０の上には、ＴｉＮ膜５４Ａ〜５
４Ｃを覆って窒化シリコン等の保護絶縁膜５６が形成さ
れており、絶縁膜５６には、電極５２Ａの中央部を露呈
するボンディング孔５６ａと、プローブパッド電極５５
の中央部を露呈するプローブ接触孔５６ｂとが設けられ
ている。
４Ｃを覆って窒化シリコン等の保護絶縁膜５６が形成さ
れており、絶縁膜５６には、電極５２Ａの中央部を露呈
するボンディング孔５６ａと、プローブパッド電極５５
の中央部を露呈するプローブ接触孔５６ｂとが設けられ
ている。
【００３４】ウエハプロービングテストの際には、プロ
ーブ接触孔５６ｂを介してＴｉＮ膜５４Ｂに検査用プロ
ーブ（図示せず）を接触させる。ＴｉＮ膜５４Ｂは、電
極５２Ａを構成するＡｌ又はＡｌ合金より高硬度の材料
からなるため、複数回のプローブ接触でも殆どけずられ
ず、金属くずの付着によるプローブ接触不良を回避でき
る。
ーブ接触孔５６ｂを介してＴｉＮ膜５４Ｂに検査用プロ
ーブ（図示せず）を接触させる。ＴｉＮ膜５４Ｂは、電
極５２Ａを構成するＡｌ又はＡｌ合金より高硬度の材料
からなるため、複数回のプローブ接触でも殆どけずられ
ず、金属くずの付着によるプローブ接触不良を回避でき
る。
【００３５】次に、図１３〜１５を参照して図１１の装
置の製法を説明する。図１３の工程では、図３で述べた
ように一主表面に絶縁膜１２を介して配線層１４を形成
した半導体基板１０を用意する。そして、絶縁膜１２の
上に配線層１４を覆って絶縁膜５０を形成する。絶縁膜
５０は、図３の絶縁膜１６と同様にして平坦状に形成す
ることができる。
置の製法を説明する。図１３の工程では、図３で述べた
ように一主表面に絶縁膜１２を介して配線層１４を形成
した半導体基板１０を用意する。そして、絶縁膜１２の
上に配線層１４を覆って絶縁膜５０を形成する。絶縁膜
５０は、図３の絶縁膜１６と同様にして平坦状に形成す
ることができる。
【００３６】ホトリソグラフィ及び選択的ドライエッチ
ング処理により絶縁膜５０に接続孔５０ａを形成した
後、基板上面にＡｌ又はＡｌ合金とＴｉＮとを順次に堆
積し、その堆積層をホトリソグラフィ及び選択的ドライ
エッチング処理によりパターニングすることによりボン
ディングパッド電極５２Ａと，抵抗低減層５２Ｂ及び接
続層５２Ｃと、電極５２Ａ及び層５２Ｂ，５２Ｃを覆う
ＴｉＮ膜５４Ａ〜５４Ｃとを形成する。一例として、Ｔ
ｉＮ膜５４Ａ〜５４Ｃの厚さは、４０ｎｍとすることが
できる。この後、図１で述べたと同様にして絶縁膜５０
の上にＴｉＮ膜５４Ａ〜５４Ｃを覆って保護絶縁膜５６
を形成する。
ング処理により絶縁膜５０に接続孔５０ａを形成した
後、基板上面にＡｌ又はＡｌ合金とＴｉＮとを順次に堆
積し、その堆積層をホトリソグラフィ及び選択的ドライ
エッチング処理によりパターニングすることによりボン
ディングパッド電極５２Ａと，抵抗低減層５２Ｂ及び接
続層５２Ｃと、電極５２Ａ及び層５２Ｂ，５２Ｃを覆う
ＴｉＮ膜５４Ａ〜５４Ｃとを形成する。一例として、Ｔ
ｉＮ膜５４Ａ〜５４Ｃの厚さは、４０ｎｍとすることが
できる。この後、図１で述べたと同様にして絶縁膜５０
の上にＴｉＮ膜５４Ａ〜５４Ｃを覆って保護絶縁膜５６
を形成する。
【００３７】次に、図１４の工程では、ホトリソグラフ
ィ処理により所望のボンディング孔に対応する孔５８ａ
を有するレジスト層５８を絶縁膜５６の上に形成する。
そして、レジスト層５８をマスクとする選択的ドライエ
ッチング処理により絶縁膜５６にボンディング孔５６ａ
を形成する。このときのエッチング処理では、ボンディ
ング孔５６ａの下でＴｉＮ膜５４Ａを除去してボンディ
ングパッド電極５２Ａの中央部を露呈させる。この後、
アッシング等によりレジスト層５８を除去する。
ィ処理により所望のボンディング孔に対応する孔５８ａ
を有するレジスト層５８を絶縁膜５６の上に形成する。
そして、レジスト層５８をマスクとする選択的ドライエ
ッチング処理により絶縁膜５６にボンディング孔５６ａ
を形成する。このときのエッチング処理では、ボンディ
ング孔５６ａの下でＴｉＮ膜５４Ａを除去してボンディ
ングパッド電極５２Ａの中央部を露呈させる。この後、
アッシング等によりレジスト層５８を除去する。
【００３８】次に、図１５の工程では、ホトリソグラフ
ィ処理により所望のプローブ接触孔に対応する孔５９ｂ
を有するレジスト層５９を基板上面に形成する。そし
て、レジスト層５９をマスクとする選択的ドライエッチ
ング処理により絶縁膜５６にプローブ接触孔５６ｂを形
成する。このときのエッチング処理では、ＴｉＮ膜５４
Ｂをエッチングせず、残存させる。この後、アッシング
等によりレジスト層５９を除去すると、図１１に示した
ような半導体装置が得られる。なお、図１４の工程と図
１５の工程は、順序を逆にしてもよい。
ィ処理により所望のプローブ接触孔に対応する孔５９ｂ
を有するレジスト層５９を基板上面に形成する。そし
て、レジスト層５９をマスクとする選択的ドライエッチ
ング処理により絶縁膜５６にプローブ接触孔５６ｂを形
成する。このときのエッチング処理では、ＴｉＮ膜５４
Ｂをエッチングせず、残存させる。この後、アッシング
等によりレジスト層５９を除去すると、図１１に示した
ような半導体装置が得られる。なお、図１４の工程と図
１５の工程は、順序を逆にしてもよい。
【００３９】図１６は、この発明の第４の実施形態に係
る半導体装置を示すもので、図１６の装置のパッド電極
配置は、図１７に示されている。図１６に示す断面は、
図１７のＳ−Ｓ’線に沿う断面に対応する。図１６にお
いて、半導体基板１０、絶縁膜１２及び配線層１４は、
図１に関して前述したと同様のものである。
る半導体装置を示すもので、図１６の装置のパッド電極
配置は、図１７に示されている。図１６に示す断面は、
図１７のＳ−Ｓ’線に沿う断面に対応する。図１６にお
いて、半導体基板１０、絶縁膜１２及び配線層１４は、
図１に関して前述したと同様のものである。
【００４０】絶縁膜１２の上には、配線層１４を覆って
絶縁膜６０が形成され、絶縁膜６０には、配線層１４の
一部に対応した接続孔６０ａが形成されている。絶縁膜
６０の上には、接続孔６０ａを介して配線層１４に接続
されるようにＴｉＮ膜６２Ａとボンディングパッド電極
６４Ａとの積層が形成され、この積層は、図１７に示す
ようなパターンで絶縁膜６０上に延長されている。正方
形状の延長部分においては、電極６４Ａの延長部分６４
Ｂに正方形状の孔６４ｂが設けられ、ＴｉＮ膜６２Ｂを
露呈するようになっている。ＴｉＮ膜６２Ｂは、プロー
ブパッド電極として用いられる。電極６４Ａとプローブ
パッド電極６２Ｂとの間の延長部分６４Ｃはその下のＴ
ｉＮ膜６２Ｃと共に接続層として用いられる。ＴｉＮ膜
６２Ａは、Ａｌ等の拡散を防止するための拡散防止膜で
ある。延長部分６４Ｂは、孔６４ｂを取囲む枠状の層に
なっている。
絶縁膜６０が形成され、絶縁膜６０には、配線層１４の
一部に対応した接続孔６０ａが形成されている。絶縁膜
６０の上には、接続孔６０ａを介して配線層１４に接続
されるようにＴｉＮ膜６２Ａとボンディングパッド電極
６４Ａとの積層が形成され、この積層は、図１７に示す
ようなパターンで絶縁膜６０上に延長されている。正方
形状の延長部分においては、電極６４Ａの延長部分６４
Ｂに正方形状の孔６４ｂが設けられ、ＴｉＮ膜６２Ｂを
露呈するようになっている。ＴｉＮ膜６２Ｂは、プロー
ブパッド電極として用いられる。電極６４Ａとプローブ
パッド電極６２Ｂとの間の延長部分６４Ｃはその下のＴ
ｉＮ膜６２Ｃと共に接続層として用いられる。ＴｉＮ膜
６２Ａは、Ａｌ等の拡散を防止するための拡散防止膜で
ある。延長部分６４Ｂは、孔６４ｂを取囲む枠状の層に
なっている。
【００４１】ボンディングパッド電極６４Ａ、枠状層６
４Ｂ及び接続層６４Ｃは、いずれもＡｌ又はＡｌ合金層
からなるもので、電極６４Ａ及び層６４Ｂ，６４Ｃの上
面には、反射防止膜としてのＴｉＮ膜６６が図１７でハ
ッチングを付したパターンで形成されている。
４Ｂ及び接続層６４Ｃは、いずれもＡｌ又はＡｌ合金層
からなるもので、電極６４Ａ及び層６４Ｂ，６４Ｃの上
面には、反射防止膜としてのＴｉＮ膜６６が図１７でハ
ッチングを付したパターンで形成されている。
【００４２】絶縁膜６０の上には、ＴｉＮ膜６６を覆っ
て窒化シリコン等の保護絶縁膜６８が形成されており、
絶縁膜６８には、ボンディングパッド電極６４Ａの中央
部を露呈するボンディング孔６８ａと、プローグパッド
電極６２Ｂの中央部を露呈するプローブ接触孔６８ｂと
が設けられている。
て窒化シリコン等の保護絶縁膜６８が形成されており、
絶縁膜６８には、ボンディングパッド電極６４Ａの中央
部を露呈するボンディング孔６８ａと、プローグパッド
電極６２Ｂの中央部を露呈するプローブ接触孔６８ｂと
が設けられている。
【００４３】ウエハプロービングテストの際には、プロ
ーブ接触孔６８ｂを介して電極６２Ｂに検査用プローブ
（図示せず）を接触させる。電極６２Ｂは、電極６４Ａ
を構成するＡｌ又はＡｌ合金より高硬度のＴｉＮからな
るため、複数回のプローブ接触でも殆どけずられず、金
属くずの付着によるプローブ接触不良を回避できる。
ーブ接触孔６８ｂを介して電極６２Ｂに検査用プローブ
（図示せず）を接触させる。電極６２Ｂは、電極６４Ａ
を構成するＡｌ又はＡｌ合金より高硬度のＴｉＮからな
るため、複数回のプローブ接触でも殆どけずられず、金
属くずの付着によるプローブ接触不良を回避できる。
【００４４】次に、図１８〜２０を参照して図１６の装
置の製法を説明する。図１８の工程では、図３で述べた
ように一主表面に絶縁膜１２を介して配線層１４を形成
した半導体基板１０を用意する。そして、絶縁膜１２の
上に配線層１４を覆って絶縁膜６０を形成する。絶縁膜
６０は、図３の絶縁膜１６と同様にして平坦状に形成す
ることができる。
置の製法を説明する。図１８の工程では、図３で述べた
ように一主表面に絶縁膜１２を介して配線層１４を形成
した半導体基板１０を用意する。そして、絶縁膜１２の
上に配線層１４を覆って絶縁膜６０を形成する。絶縁膜
６０は、図３の絶縁膜１６と同様にして平坦状に形成す
ることができる。
【００４５】図１３で述べたと同様にして絶縁膜６０に
接続孔６０ａを形成した後、基板上面にＴｉＮ、Ａｌ又
はＡｌ合金及びＴｉＮを順次に堆積し、その堆積層をパ
ターニングすることによりＴｉＮ膜６２Ａ〜６２Ｃ、Ａ
ｌ又はＡｌ合金層６４Ａ〜６４Ｃ及びＴｉＮ膜６６を形
成する。一例として、ＴｉＮ膜６２Ａ〜６２Ｃの厚さ
は、１００ｎｍとし、ＴｉＮ膜６６の厚さは、４０ｎｍ
とすることができる。この後、図１で述べたと同様にし
てＴｉＮ膜６６を覆って保護絶縁膜６８を形成する。
接続孔６０ａを形成した後、基板上面にＴｉＮ、Ａｌ又
はＡｌ合金及びＴｉＮを順次に堆積し、その堆積層をパ
ターニングすることによりＴｉＮ膜６２Ａ〜６２Ｃ、Ａ
ｌ又はＡｌ合金層６４Ａ〜６４Ｃ及びＴｉＮ膜６６を形
成する。一例として、ＴｉＮ膜６２Ａ〜６２Ｃの厚さ
は、１００ｎｍとし、ＴｉＮ膜６６の厚さは、４０ｎｍ
とすることができる。この後、図１で述べたと同様にし
てＴｉＮ膜６６を覆って保護絶縁膜６８を形成する。
【００４６】次に、図１９の工程では、図１４で述べた
と同様にして所望のボンディング孔に対応する孔７０ａ
を有するレジスト層７０を絶縁膜６８の上に形成した
後、レジスト層７０をマスクとする選択的ドライエッチ
ング処理により絶縁膜６８にボンディング孔６８ａを形
成する。このときのエッチング処理では、ボンディング
孔６８ａの下でＴｉＮ膜６６を除去してボンディングパ
ッド電極６４Ａの中央部を露呈させる。この後、アッシ
ング等によりレジスト層７０を除去する。
と同様にして所望のボンディング孔に対応する孔７０ａ
を有するレジスト層７０を絶縁膜６８の上に形成した
後、レジスト層７０をマスクとする選択的ドライエッチ
ング処理により絶縁膜６８にボンディング孔６８ａを形
成する。このときのエッチング処理では、ボンディング
孔６８ａの下でＴｉＮ膜６６を除去してボンディングパ
ッド電極６４Ａの中央部を露呈させる。この後、アッシ
ング等によりレジスト層７０を除去する。
【００４７】次に、図２０の工程では、図１５で述べた
と同様にして所望のプローブ接触孔に対応する孔７１ｂ
を有するレジスト層７１を基板上面に形成した後、レジ
スト層７１をマスクとする選択的ドライエッチング処理
により絶縁膜６８にプローブ接触孔６８ｂを形成する。
このときのエッチング処理では、ＴｉＮ膜６６とＡｌ又
はＡｌ合金層６４Ｂとをプローブ接触孔６８ｂに対応す
るパターンで除去し、プローブパッド電極６２Ｂを露呈
する孔６４ｂを形成する。この後、アッシング等により
レジスト層７１を除去すると、図１６に示したような半
導体装置が得られる。なお、図１９の工程と図２０の工
程は、順序を逆にしてもよい。
と同様にして所望のプローブ接触孔に対応する孔７１ｂ
を有するレジスト層７１を基板上面に形成した後、レジ
スト層７１をマスクとする選択的ドライエッチング処理
により絶縁膜６８にプローブ接触孔６８ｂを形成する。
このときのエッチング処理では、ＴｉＮ膜６６とＡｌ又
はＡｌ合金層６４Ｂとをプローブ接触孔６８ｂに対応す
るパターンで除去し、プローブパッド電極６２Ｂを露呈
する孔６４ｂを形成する。この後、アッシング等により
レジスト層７１を除去すると、図１６に示したような半
導体装置が得られる。なお、図１９の工程と図２０の工
程は、順序を逆にしてもよい。
【００４８】この発明は、上記した実施形態に限定され
るものではなく、種々の改変形態で実施可能なものであ
る。例えば、次のような変更が可能である。
るものではなく、種々の改変形態で実施可能なものであ
る。例えば、次のような変更が可能である。
【００４９】（１）プローブパッド電極の構成材料とし
ては、Ｗに限らず、ＭＯ，Ｔｉ等の高融点金属又はＷ，
ＭＯ，Ｔｉ等の高融点金属のシリサイド等を用いてもよ
い。
ては、Ｗに限らず、ＭＯ，Ｔｉ等の高融点金属又はＷ，
ＭＯ，Ｔｉ等の高融点金属のシリサイド等を用いてもよ
い。
【００５０】（２）反射防止膜又は拡散防止膜として
は、ＴｉＮ膜に限らず、ＴｉＯＮ膜を用いてもよく、必
要に応じてＴｉＮ膜とＴｉＯＮ膜とを含む積層膜を用い
てもよい。
は、ＴｉＮ膜に限らず、ＴｉＯＮ膜を用いてもよく、必
要に応じてＴｉＮ膜とＴｉＯＮ膜とを含む積層膜を用い
てもよい。
【００５１】
【発明の効果】以上のように、この発明によれば、プロ
ーブパッド電極をボンディングパッド電極より高硬度の
導電材で構成したので、検査用プローブを反復使用して
も、プローブとプローブパッド電極との間に良好な接触
を確保できる効果が得られる。
ーブパッド電極をボンディングパッド電極より高硬度の
導電材で構成したので、検査用プローブを反復使用して
も、プローブとプローブパッド電極との間に良好な接触
を確保できる効果が得られる。
【図１】 この発明の第１の実施形態に係る半導体装置
を示す基板断面図である。
を示す基板断面図である。
【図２】 図１の装置におけるパッド電極配置を示す上
面図である。
面図である。
【図３】 図１の装置の製法における接続孔形成工程を
示す基板断面図である。
示す基板断面図である。
【図４】 図３の工程に続くＷ堆積工程を示す基板断面
図である。
図である。
【図５】 図４の工程に続くＷエッチバック工程を示す
基板断面図である。
基板断面図である。
【図６】 この発明の第２の実施形態に係る半導体装置
を示す基板断面図である。
を示す基板断面図である。
【図７】 図６の装置におけるパッド電極配置を示す上
面図である。
面図である。
【図８】 図６の装置の製法における第１のＷ層形成工
程を示す基板断面図である。
程を示す基板断面図である。
【図９】 図８の工程に続く絶縁膜形成工程、配線形成
工程、接続孔形成工程及び第２のＷ層形成工程を示す基
板断面図である。
工程、接続孔形成工程及び第２のＷ層形成工程を示す基
板断面図である。
【図１０】 図９の工程に続く絶縁膜形成工程、接続孔
形成工程及び第３のＷ層形成工程を示す基板断面図であ
る。
形成工程及び第３のＷ層形成工程を示す基板断面図であ
る。
【図１１】 この発明の第３の実施形態に係る半導体装
置を示す基板断面図である。
置を示す基板断面図である。
【図１２】 図１１の装置におけるパッド電極配置を示
す上面図である。
す上面図である。
【図１３】 図１１の装置の製法における保護絶縁膜形
成工程を示す基板断面図である。
成工程を示す基板断面図である。
【図１４】 図１３の工程に続くボンディング孔形成工
程を示す基板断面図である。
程を示す基板断面図である。
【図１５】 図１４の工程に続くプローブ接触孔形成工
程を示す基板断面図である。
程を示す基板断面図である。
【図１６】 この発明の第４の実施形態に係る半導体装
置を示す基板断面図である。
置を示す基板断面図である。
【図１７】 図１６の装置におけるパッド電極配置を示
す上面図である。
す上面図である。
【図１８】 図１６の装置の製法における保護絶縁膜形
成工程を示す基板断面図である。
成工程を示す基板断面図である。
【図１９】 図１８の工程に続くボンディング孔形成工
程を示す基板断面図である。
程を示す基板断面図である。
【図２０】 図１９の工程に続くプローブ接触孔形成工
程を示す基板断面図である。
程を示す基板断面図である。
１０：半導体基板、１２，１６，２２，２４，３０，３
６，４２，５０，５６，６０，６８：絶縁膜、１４，２
６，３２：配線層、１８，２８，３４，３８，５５，６
２Ｂ：プローブパッド電極、２０，４０，５２Ａ，６４
Ａ：ボンディングパッド電極、２０Ａ，３２Ａ，５２
Ｃ，６４Ｃ：接続層、２２ａ，４２ａ，５６ａ，６８
ａ：ボンディング孔、２２ｂ，４２ｂ，５６ｂ，６８
ｂ：プローブ接触孔、５４Ａ〜５４Ｃ，６２Ａ，６２
Ｃ，６６：ＴｉＮ膜。
６，４２，５０，５６，６０，６８：絶縁膜、１４，２
６，３２：配線層、１８，２８，３４，３８，５５，６
２Ｂ：プローブパッド電極、２０，４０，５２Ａ，６４
Ａ：ボンディングパッド電極、２０Ａ，３２Ａ，５２
Ｃ，６４Ｃ：接続層、２２ａ，４２ａ，５６ａ，６８
ａ：ボンディング孔、２２ｂ，４２ｂ，５６ｂ，６８
ｂ：プローブ接触孔、５４Ａ〜５４Ｃ，６２Ａ，６２
Ｃ，６６：ＴｉＮ膜。
Claims (8)
- 【請求項１】半導体基板と、 この半導体基板の一主表面を覆って形成された第１の絶
縁膜と、 この第１の絶縁膜の上に形成された配線層と、 前記第１の絶縁膜の上に前記配線層を覆って形成された
第２の絶縁膜であって、前記配線層の一部に対応した接
続孔と該接続孔から離間した電極孔とを有するものと、 前記電極孔に設けられたプローブパッド電極と、 このプローブパッド電極に接続されると共に前記接続孔
を介して前記配線層に接続されるように前記第２の絶縁
膜の上に形成されたボンディングパッド電極とを備え、
前記プローブパッド電極を前記ボンディングパッド電極
より高硬度の導電材で構成した 半導体装置。 - 【請求項２】 前記第２の絶縁膜の上に前記電極孔を覆
って前記導電材を堆積した後、その堆積層をエッチバッ
クすることにより該堆積層の一部を前記電極孔内に前記
プローブパッド電極として残存させることを特徴とする
請求項１記載の半導体装置の製法。 - 【請求項３】 ボンディングパッド電極に接続されたプ
ローブパッド電極を有する半導体装置であって、 前記ボンディングパッド電極より下の１又は複数層の絶
縁膜に電極孔を設けると共にこの電極孔の側壁を覆って
前記プローブパッド電極を形成し、前記プローブパッド
電極を前記ボンディングパッド電極より高硬度の導電材
で構成したことを特徴とする半導体装置。 - 【請求項４】 前記電極孔を深さ方向にサイズが減少す
るように形成したことを特徴とする請求項３記載の半導
体装置。 - 【請求項５】半導体基板と、 この半導体基板の一主表面を覆って形成された第１の絶
縁膜と、 この第１の絶縁膜の上に形成された配線層と、 前記第１の絶縁膜の上に前記配線層を覆って形成された
第２の絶縁膜であって、前記配線層の一部に対応した接
続孔を有するものと、 前記接続孔を介して前記配線層に接続されるように前記
第２の絶縁膜の上に形成されたボンディングパッド電極
と、 このボンディングパッド電極を前記第２の絶縁膜の上に
延長した延長部と、この延長部の上に重ねられた導電材
層とで構成されたプローブパッド電極であって、前記導
電材層が前記ボンディングパッド電極よりも高硬度の導
電材からなっているものとを備えた 半導体装置。 - 【請求項６】半導体基板の一主表面を覆う第１の絶縁膜
の上に配線層を形成する工程と、 前記第１の絶縁膜の上に前記配線層を覆って第２の絶縁
膜を形成する工程と、 前記第２の絶縁膜に前記配線層の一部に対応した接続孔
を形成する工程と、 前記第２の絶縁膜の上に前記接続孔を覆って第１及び第
２の導電材層を順次に堆積する工程であって、前記第１
の導電材層は、ボンディングパッド電極形成用の導電材
からなり、前記第２の導電材層は、前記第１の導電材層
よりも高硬度の導電材からなるものと、 前記第１及び第２の導電材層の積層をパターニングして
いずれも前記第１及び第２の導電材層の残存部からなる
ボンディングパッド電極及びプローブパッド電極を形成
する工程であって、前記ボンディングパッド電極は、前
記接続孔を介して前記配線層に接続され、前記プローブ
パッド電極は、前記ボンディングパッド電極に接続され
るものと、 前記第２の絶縁膜の上に前記ボンディングパッド電極及
び前記プローブパッド電極を覆って第３の絶縁膜を形成
する工程と、 前記ボンディングパッド電極の中央部を露呈するボンデ
ィング孔を選択エッチング処理により前記第３の絶縁膜
に形成する工程であって、前記選択エッチング処理で
は、前記ボンディングパッド電極を構成する第１及び第
２の導電材層のうち第２の導電材層を前記ボンディング
孔に対応するパターンで除去すると共に第１の導電材層
を残存させるものと、 前記ボンディング孔を形成する前又は形成した後、前記
プローブパッド電極の中央部を露呈するプローブ接触孔
を選択エッチング処理により前記第３の絶縁膜に形成す
る工程であって、前記プローブ接触孔を形成するための
選択エッチング処理では、前記プローブパッド電極を構
成する第１及び第２の導電材層のいずれも残存させるも
のとを含む半導体装置の製法。 - 【請求項７】半導体基板と、 この半導体基板の一主表面を覆って形成された第１の絶
縁膜と、 この第１の絶縁膜の上に形成された配線層と、 前記第１の絶縁膜の上に前記配線層を覆って形成された
第２の絶縁膜であって、前記配線層の一部に対応した接
続孔を有するものと、 前記接続孔を介して前記配線層に接続されるように前記
第２の絶縁膜の上に形成されたボンディングパッド電極
と、 このボンディングパッド電極に接続されるように前記第
２の絶縁膜の上に形成され、前記ボンディングパッド電
極よりも高硬度の導電材からなる プローブパッド電極と
を備えた半導体装置。 - 【請求項８】半導体基板の一主表面を覆う第１の絶縁膜
の上に配線層を形成する工程と、 前記第１の絶縁膜の上に前記配線層を覆って第２の絶縁
膜を形成する工程と、 前記第２の絶縁膜に前記配線層の一部に対応した接続孔
を形成する工程と、 前記第２の絶縁膜の上に前記接続孔を覆って第１及び第
２の導電材層を順次に堆積する工程であって、前記第２
の導電材層は、ボンディングパッド電極形成用の導電材
からなり、前記第１の導電材層は、前記第２の導電材層
よりも高硬度の導電材からなるものと、 前記第１及び第２の導電材層の積層をパターニングして
いずれも前記第１及び第２の導電材層の残存部からなる
ボンディングパッド電極及びプローブパッド電極を形成
する工程であって、前記ボンディングパッド電極は、前
記接続孔を介し て前記配線層に接続され、前記プローブ
パッド電極は、前記ボンディングパッド電極に接続され
るものと、 前記第２の絶縁膜の上に前記ボンディングパッド電極及
び前記プローブパッド電極を覆って第３の絶縁膜を形成
する工程と、 前記ボンディングパッド電極の中央部を露呈するボンデ
ィング孔を選択エッチング処理により前記第３の絶縁膜
に形成する工程であって、前記選択エッチング処理で
は、前記ボンディングパッド電極を構成する第１及び第
２の導電材層のいずれも残存させるものと、 前記ボンディング孔を形成する前又は形成した後、前記
前記プローブパッド電極の中央部を露呈するプローブ接
触孔を選択エッチング処理により前記第３の絶縁膜に形
成する工程であって、前記プローブ接触孔を形成するた
めの選択エッチング処理では、前記プローブパッド電極
を構成する第１及び第２の導電材層のうち第２の導電材
層を前記プローブ接触孔に対応するパターンで除去する
と共に前記第１の導電材層を残存させるものとを含む 半
導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000014321A JP3468188B2 (ja) | 2000-01-24 | 2000-01-24 | 半導体装置とその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000014321A JP3468188B2 (ja) | 2000-01-24 | 2000-01-24 | 半導体装置とその製法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003195907A Division JP3988690B2 (ja) | 2003-07-11 | 2003-07-11 | 半導体装置とその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001210642A JP2001210642A (ja) | 2001-08-03 |
| JP3468188B2 true JP3468188B2 (ja) | 2003-11-17 |
Family
ID=18541795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000014321A Expired - Fee Related JP3468188B2 (ja) | 2000-01-24 | 2000-01-24 | 半導体装置とその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3468188B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6960836B2 (en) * | 2003-09-30 | 2005-11-01 | Agere Systems, Inc. | Reinforced bond pad |
| TWI303864B (en) * | 2004-10-26 | 2008-12-01 | Sanyo Electric Co | Semiconductor device and method for making the same |
| JP4443379B2 (ja) * | 2004-10-26 | 2010-03-31 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP4873517B2 (ja) * | 2004-10-28 | 2012-02-08 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| JP2006228827A (ja) * | 2005-02-15 | 2006-08-31 | Aitesu:Kk | 半導体素子の電気的特性測定のための前記埋め込み型接触用パッドおよびその製造方法 |
| US8581250B2 (en) * | 2010-12-23 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus of fabricating a pad structure for a semiconductor device |
| JP5929540B2 (ja) * | 2012-06-19 | 2016-06-08 | 株式会社村田製作所 | 電子部品 |
| JP6095523B2 (ja) * | 2013-08-28 | 2017-03-15 | 三菱電機株式会社 | 半導体ウエハ |
| JP6500443B2 (ja) * | 2015-01-06 | 2019-04-17 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、電気光学装置、及び電子機器 |
| JP6233445B2 (ja) * | 2016-04-26 | 2017-11-22 | 株式会社村田製作所 | 電子部品 |
| JP6817997B2 (ja) * | 2018-04-26 | 2021-01-20 | キヤノン株式会社 | 有機デバイス、表示装置、撮像装置、照明装置、移動体、および、有機デバイスの製造方法 |
| CN112864130A (zh) * | 2021-01-08 | 2021-05-28 | 上海华虹宏力半导体制造有限公司 | 用于晶圆级测试的芯片和晶圆 |
| CN114727206B (zh) * | 2022-02-18 | 2023-07-04 | 西安电子科技大学 | 一种mems麦克风结构及其制备方法 |
-
2000
- 2000-01-24 JP JP2000014321A patent/JP3468188B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001210642A (ja) | 2001-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526376B2 (ja) | 半導体装置及びその製造方法 | |
| US7067928B2 (en) | Method of forming a bonding pad structure | |
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| TWI579962B (zh) | 藉由設置假通孔而增加金屬化層之附著力之技術 | |
| US5661082A (en) | Process for forming a semiconductor device having a bond pad | |
| JPH09153545A (ja) | 半導体装置及びその製造方法 | |
| JP3468188B2 (ja) | 半導体装置とその製法 | |
| JP2004064046A (ja) | 半導体装置及びその製造方法 | |
| US6479382B1 (en) | Dual-sided semiconductor chip and method for forming the chip with a conductive path through the chip that connects elements on each side of the chip | |
| JP3560563B2 (ja) | 半導体装置及びその製造方法 | |
| JP4848137B2 (ja) | 半導体装置およびその製造方法 | |
| JP3530073B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001135723A (ja) | 半導体装置及びその製造方法 | |
| US6194318B1 (en) | Manufacturing multiple layered structures of large scale integrated semiconductor devices | |
| JP2737979B2 (ja) | 半導体装置 | |
| US20020062549A1 (en) | Optimized metal fuse process | |
| JPH0637190A (ja) | 半導体装置およびその製造方法 | |
| JP3988690B2 (ja) | 半導体装置とその製法 | |
| JPH08306786A (ja) | 半導体装置 | |
| JP2003031574A (ja) | 半導体装置およびその製造方法 | |
| WO2000077840A1 (en) | Semiconductor device and method of manufacture thereof | |
| JP2004342922A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH07135252A (ja) | 半導体集積回路装置の製造方法 | |
| KR100548527B1 (ko) | 금속배선 형성방법 | |
| JP3533022B2 (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070905 Year of fee payment: 4 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |