JP3468188B2 - 半導体装置とその製法 - Google Patents
半導体装置とその製法Info
- Publication number
- JP3468188B2 JP3468188B2 JP2000014321A JP2000014321A JP3468188B2 JP 3468188 B2 JP3468188 B2 JP 3468188B2 JP 2000014321 A JP2000014321 A JP 2000014321A JP 2000014321 A JP2000014321 A JP 2000014321A JP 3468188 B2 JP3468188 B2 JP 3468188B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- pad electrode
- layer
- conductive material
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
ッド電極に接続されたプローブパッド電極を有するLS
I等の半導体装置とその製法に関し、特にプローブパッ
ド電極をボンディングパッド電極より高硬度の導電材で
構成したことにより検査用プローブの反復使用に伴うプ
ローブとプローブパッド電極との接触不良をなくすよう
にしたものである。
半導体ウエハに形成したIC(集積回路)チップ領域に
おいてボンディングパッド電極に接続されたプローブパ
ッド電極を設けたものが知られている(例えば、特開平
7−111282号公報参照)。このような半導体装置
によると、組立(アセンブリ)工程の前にウエハプロー
ビングテストを行なう際に、検査用プローブをボンディ
ングパッド電極にではなく、プローブパッド電極に接触
させて検査を行なうので、ボンディングパッド電極が検
査用プローブの先端でこすられて傷つくことによりボン
ディング不良を招くといった事態を未然に防止すること
ができる。
よると、プローブパッド電極は、ボンディングパッド電
極と同様にしてAl又はAl合金等の導電材で構成され
るのが通例である。Al又はAl合金等の金属は、柔ら
かい材料であるため、例えばメモリテストで1回、ロジ
ックテストで1回というように複数回のプローブ接触を
行なうと、プローブパッド電極がけずられてプローブの
先端に金属くずが付着し、良好な接触が得られないこと
があった。また、プローブは、複数回使用すると、先端
面の平坦度が悪化し、プローブパッド電極の上面が平坦
であっても、良好な接触が得られないことがあった。
使用に伴うプローブとプローブパッド電極との接触不良
をなくすことができる新規な半導体装置とその製法を提
供することにある。
導体装置は、ボンディングパッド電極に接続されたプロ
ーブパッド電極を有する半導体装置であって、前記プロ
ーブパッド電極を前記ボンディングパッド電極より高硬
度の導電材で構成したことを特徴とするものである。
ド電極をW(タングステン)、TiN(窒化チタン)等
の高硬度の導電材で構成したので、プローブパッド電極
に検査用プローブを複数回接触させても、プローブパッ
ド電極がけずられることが殆どなくなり、良好な接触が
得られる。
ディングパッド電極に接続されたプローブパッド電極を
有する半導体装置であって、前記ボンディングパッド電
極より下の1又は複数層の絶縁膜に電極孔を設けると共
にこの電極孔の側壁を覆って前記プローブパッド電極を
形成し、前記プローブパッド電極を前記ボンディングパ
ッド電極より高硬度の導電材で構成したことを特徴とす
るものである。
ド電極を絶縁膜に設けた電極孔の側壁を覆って形成した
ので、検査用プローブは、その先端がプローブパッド電
極に容易に係止されるようになり、良好な接触が得られ
る。また、プローブパッド電極をボンディングパッド電
極よりも高硬度の導電材で構成したので、プローブパッ
ド電極の損傷を抑制することができる。
方向にサイズが減少するように形成すると、検査用プロ
ーブを電極孔に挿入するのが容易となる。
態に係る半導体装置を示すもので、図1の装置のパッド
電極配置は、図2に示されている。図1に示す断面は、
図2のP−P’線に沿う断面に対応する。
は、複数のICチップ領域を含んでいる。各ICチップ
領域の表面は絶縁膜12で覆われている。絶縁膜12
は、例えばシリコンオキサイド等からなるもので、1層
に限らず、複数層の絶縁膜からなっていてもよく、場合
によっては複数層の絶縁膜の間に配線層が形成されてい
てもよい。
れると共に、この配線層14を覆ってシリコンオキサイ
ド等の層間絶縁膜16が形成されている。絶縁膜16に
は、配線層14の一部に対応した接続孔16aが設けら
れると共に、接続孔16aから若干離間した位置に電極
孔16bが設けられている。電極孔16b内には、例え
ばWからなるプローブパッド電極18が設けられてい
る。接続孔16aの側壁を覆ってW層18aが形成され
ているが、W層18aは、電極18を形成する際に付随
的に形成されたもので、省略してもよい。
て配線層14に接続されるようにボンディングパッド電
極20が設けらている。電極20は、例えばAl又はA
l合金(Al−Si−Cu合金等)からなるもので、図
示しないAuワイヤ等がボンディングされる。電極20
は、一部が絶縁膜16上を延長して電極18に接続され
ており、この延長部分が電極18及び20を相互接続す
る接続層20Aを構成している。
びに接続層20Aを覆って窒化シリコン等の保護絶縁膜
22が形成されており、絶縁膜22には、電極20の中
央部を露呈するボンディング孔22aと、電極18の中
央部を露呈するプローブ接触孔22bとが設けられてい
る。
ーブ接触孔22bを介して電極18に検査用プローブ
(図示せず)を接触させる。電極18は、電極20を構
成するAl又はAl合金より高硬度のWからなっている
ため、複数回のプローブ接触でも殆どけずられず、金属
くずの付着によるプローブの接触不良を回避できる。
法を説明する。図3の工程では、半導体基板10の一主
表面を覆う絶縁膜12の上に配線層14を周知の方法に
より形成した後、絶縁膜12の上に配線層14を覆って
絶縁膜16を形成する。絶縁膜16は、塗布絶縁膜を用
いて上面が平坦状をなすように形成することができる。
周知のホトリソグラフィ及び選択的ドライエッチング処
理により絶縁膜16に接続孔16aを形成した後、再度
のホトリソグラフィ及び選択的ドライエッチング処理に
より絶縁膜16に電極孔16bを形成する。一例として
は、接続孔16aの深さは、0.8μmとし、電極孔1
6bの深さは、0.2μmとすることができる。また、
接続孔16aは、一辺の長さが90μmの正方形とする
ことができ、電極孔16bは、一辺の長さが30μmの
正方形とすることができる。
D(化学気相堆積)法により絶縁膜16の上に接続孔1
6a及び電極孔16bを覆ってW層18Aを形成する。
W層18Aの厚さは、電極孔16bの深さ(例えば0.
2μm)より大となるように設定する。
膜16の上面が露呈するまでエッチバックすることによ
り電極孔16bを埋める形でプローブパッド電極18を
形成する。このとき、電極孔16bより大きい接続孔1
6aの側壁に沿ってW層18aが残存する。
積し、その堆積層をホトリソグラフィ及び選択的ドライ
エッチング処理によりパターニングすることにより図
1,2に示すようにボンディングパッド電極層20及び
接続層20Aを形成する。そして、基板上面にプラズマ
CVD法により窒化シリコンを堆積して保護絶縁膜22
を形成した後、ホトリソグラフィ及び選択的ドライエッ
チング処理により図1,2に示すようにボンディング孔
22a及びプローブ接触孔22bを絶縁膜22に形成す
る。
半導体装置を示すもので、図6の装置のパッド電極配置
は、図7に示されている。図6に示す断面は、図7のQ
−Q’線に沿う断面に対応する。
2の上には、図示しないポリシリコン配線を覆ってBP
SG(ボロン・リン・ケイ酸ガラス)等の層間絶縁膜2
4が形成されている。絶縁膜24の上には、配線層26
が形成され、絶縁膜24には、配線層26に隣接して電
極孔24aが設けられている。電極孔24aの側壁を覆
ってW層28が形成されている。
層間絶縁膜30が形成され、絶縁膜30の上には、配線
層32が形成されている。配線層32は、ボンディング
パッド電極40の配置予定部が正方形状に幅広く形成さ
れると共に、電極40の配置予定部から電極孔24aの
近傍へ延長する延長部を有し、この延長部が接続層32
Aとして使用される。絶縁層30には、接続層32Aに
隣接して電極孔30aが設けられている。電極孔30a
は、電極孔24aに連続してそれよりサイズが大きくな
るように形成される。一例として、接続孔24aを一辺
の長さAが20μmの正方形とすると、電極孔30a
は、接続層32A側にD1=5μmだけ拡大したサイズ
で形成される。電極孔30aの側壁を覆ってW層34が
形成され、W層34は、前述したD1の拡大部以外の部
分でW層28を覆う。接続層32Aは、配線層32にお
ける電極40の配置予定部とW層34とを相互接続す
る。
層32Aを覆って層間絶縁膜36が形成され、絶縁膜3
6には、配線層32における電極40の配置予定部に対
応した接続孔36aと、電極孔30aに連続した電極孔
36bとが設けられている。電極孔36bは、接続層3
2A側にD2=5μmだけ拡大したサイズで形成され
る。電極孔36b,30a,24aは、深さ方向にサイ
ズが減少する連続孔を構成する。電極孔36bの側壁を
覆ってW層38が形成され、W層38は、前述したD2
の拡大部で接続層32Aに重なり(接続され)、D2の
拡大部以外の部分でW層34を覆う。接続孔36a内に
はW層38の形成に伴ってW層38aが形成されるが、
W層38aは省略してもよい。
て配線層32に接続されるようにAl又はAl合金から
なるボンディングパッド電極40が設けられている。絶
縁膜36の上には、電極40を覆って窒化シリコン等の
保護絶縁膜42が形成されており、絶縁膜42には、電
極40の中央部を露呈するボンディング孔42aと、W
層28,34,38からなるプローブパッド電極を露呈
するプローブ接触孔42bとが設けられている。一例と
して、配線層26上での絶縁膜30の厚さ及び配線層3
2上での絶縁膜36の厚さをいずれも0.8μmとし、
絶縁膜24,30,36の合計厚さTを3μmとするこ
とができる。
ーブ接触孔42bを介してプローブパッド電極28,3
4,38に検査用プローブPBを接触させる。この場
合、プローブPBは、例えばW層34で係止されるの
で、プローブPBの先端面が反復使用により平坦性が悪
化していても、良好な接触が得られる。また、プローブ
PBを電極孔36bの開口端でW層38と接触させるこ
とで多点接触も可能である。さらに、電極孔24a,3
0a,36bからなる連続孔を深さ方向にサイズが減少
するように形成したので、電極孔36bを介してプロー
ブPBを挿入するのが容易となる。その上、プローブパ
ッド電極28,34,38をボンディングパッド電極4
0を構成するAl又はAl合金より高硬度のWで構成し
たので、プローブPBによるプローブパッド電極の損傷
が軽減される。
製法を説明する。図8の工程では、半導体基板10の一
主表面を覆う絶縁膜12の上に絶縁膜24を形成した
後、絶縁膜24の上に配線層26を形成する。そして、
ホトリソグラフィ及び選択的ドライエッチング処理によ
り配線層26に隣接する電極孔24aを絶縁膜24に形
成する。この後、図4で述べたと同様にして基板上面に
W層28Aを形成し、W層28Aをエッチバックするこ
とにより電極孔24aの側壁を覆い且つ配線層26に接
続されるようにW層28を形成する。
配線層26を覆って絶縁膜30を形成する。絶縁膜30
は、塗布絶縁膜を用いて上面が平坦状をなすように形成
することができる。そして、絶縁膜30の上に配線層3
2及び接続層32Aを形成した後、ホトリソグラフィ及
び選択的ドライエッチング処理により接続層32Aに隣
接する電極孔30aを形成する。電極孔30aは、電極
孔24aに連続してそれより前述のD1だけ拡大したサ
イズで形成する。この後、図8で述べたと同様にしてW
層34を電極孔30aの側壁を覆い且つ接続層32Aに
接触するように形成する。
に配線層32及び接続層32Aを覆って絶縁膜36を形
成する。絶縁膜36は、絶縁膜30と同様にして平坦状
に形成することができる。絶縁膜36には、ホトリソグ
ラフィ及び選択的ドライエッチング処理により配線層3
2の一部に対応した接続孔36aと、電極孔30aに連
続した電極孔36bとを形成する。電極孔36bは、電
極孔30aより前述のD2だけ拡大したサイズで形成す
る。この後、図8で述べたと同様にしてW層38を電極
孔36bの側壁を覆うように形成する。このとき、電極
孔36bより大きい接続孔36aの側壁に沿ってW層3
8aが残存する。
積し、その堆積層をホトリソグラフィ及び選択的ドライ
エッチング処理によりパターニングすることにより図
6,7に示すようにボンディングパッド電極40を形成
する。そして、図1,2に関して前述したと同様にして
絶縁膜36の上に保護絶縁膜42を形成した後、ホトリ
ソグラフィ及び選択的ドライエッチング処理により図
6,7に示すようにボンディング孔42a及びプローブ
接触孔42bを絶縁膜42に形成する。
る半導体装置を示すもので、図11の装置のパッド電極
配置は、図12に示されている。図11に示す断面は、
図12のR−R’線に沿う断面に対応する。図11にお
いて、半導体基板10、絶縁膜12及び配線層14は、
図1に関して前述したと同様のものである。
絶縁膜50が形成され、絶縁膜50には、配線層14の
一部に対応した接続孔50aが形成されている。絶縁膜
50の上には、接続孔50aを介して配線層14に接続
されるようにボンディングパッド電極52Aが形成され
ている。電極52Aは、一部が絶縁膜50上に図12に
示すようなパターンで延長されており、正方形状の延長
部分52Bはブローブパッド電極55を構成する抵抗低
減層として用いられ、電極52Aと抵抗低減層52Bと
の間の延長部分52Cは接続層として用いられる。
層52B及び接続層52Cは、いずれもAl又はAl合
金層からなるもので、電極52A及び層52B,52C
の上面には、反射防止膜としてのTiN膜54A〜54
Cが図12でハッチングを付したパターンで形成されて
いる。すなわち、TiN膜54Aは、ボンディングパッ
ド電極52Aの中央部を露呈すると共に電極52Aの周
辺部を覆うように形成され、TiN膜54B及び54C
は、それぞれ抵抗低減層52B及び接続層52Cを覆う
ように形成されている。TiN膜54Bは、抵抗低減層
52Bと共にプローブパッド電極55を構成する。
4Cを覆って窒化シリコン等の保護絶縁膜56が形成さ
れており、絶縁膜56には、電極52Aの中央部を露呈
するボンディング孔56aと、プローブパッド電極55
の中央部を露呈するプローブ接触孔56bとが設けられ
ている。
ーブ接触孔56bを介してTiN膜54Bに検査用プロ
ーブ(図示せず)を接触させる。TiN膜54Bは、電
極52Aを構成するAl又はAl合金より高硬度の材料
からなるため、複数回のプローブ接触でも殆どけずられ
ず、金属くずの付着によるプローブ接触不良を回避でき
る。
置の製法を説明する。図13の工程では、図3で述べた
ように一主表面に絶縁膜12を介して配線層14を形成
した半導体基板10を用意する。そして、絶縁膜12の
上に配線層14を覆って絶縁膜50を形成する。絶縁膜
50は、図3の絶縁膜16と同様にして平坦状に形成す
ることができる。
ング処理により絶縁膜50に接続孔50aを形成した
後、基板上面にAl又はAl合金とTiNとを順次に堆
積し、その堆積層をホトリソグラフィ及び選択的ドライ
エッチング処理によりパターニングすることによりボン
ディングパッド電極52Aと,抵抗低減層52B及び接
続層52Cと、電極52A及び層52B,52Cを覆う
TiN膜54A〜54Cとを形成する。一例として、T
iN膜54A〜54Cの厚さは、40nmとすることが
できる。この後、図1で述べたと同様にして絶縁膜50
の上にTiN膜54A〜54Cを覆って保護絶縁膜56
を形成する。
ィ処理により所望のボンディング孔に対応する孔58a
を有するレジスト層58を絶縁膜56の上に形成する。
そして、レジスト層58をマスクとする選択的ドライエ
ッチング処理により絶縁膜56にボンディング孔56a
を形成する。このときのエッチング処理では、ボンディ
ング孔56aの下でTiN膜54Aを除去してボンディ
ングパッド電極52Aの中央部を露呈させる。この後、
アッシング等によりレジスト層58を除去する。
ィ処理により所望のプローブ接触孔に対応する孔59b
を有するレジスト層59を基板上面に形成する。そし
て、レジスト層59をマスクとする選択的ドライエッチ
ング処理により絶縁膜56にプローブ接触孔56bを形
成する。このときのエッチング処理では、TiN膜54
Bをエッチングせず、残存させる。この後、アッシング
等によりレジスト層59を除去すると、図11に示した
ような半導体装置が得られる。なお、図14の工程と図
15の工程は、順序を逆にしてもよい。
る半導体装置を示すもので、図16の装置のパッド電極
配置は、図17に示されている。図16に示す断面は、
図17のS−S’線に沿う断面に対応する。図16にお
いて、半導体基板10、絶縁膜12及び配線層14は、
図1に関して前述したと同様のものである。
絶縁膜60が形成され、絶縁膜60には、配線層14の
一部に対応した接続孔60aが形成されている。絶縁膜
60の上には、接続孔60aを介して配線層14に接続
されるようにTiN膜62Aとボンディングパッド電極
64Aとの積層が形成され、この積層は、図17に示す
ようなパターンで絶縁膜60上に延長されている。正方
形状の延長部分においては、電極64Aの延長部分64
Bに正方形状の孔64bが設けられ、TiN膜62Bを
露呈するようになっている。TiN膜62Bは、プロー
ブパッド電極として用いられる。電極64Aとプローブ
パッド電極62Bとの間の延長部分64Cはその下のT
iN膜62Cと共に接続層として用いられる。TiN膜
62Aは、Al等の拡散を防止するための拡散防止膜で
ある。延長部分64Bは、孔64bを取囲む枠状の層に
なっている。
4B及び接続層64Cは、いずれもAl又はAl合金層
からなるもので、電極64A及び層64B,64Cの上
面には、反射防止膜としてのTiN膜66が図17でハ
ッチングを付したパターンで形成されている。
て窒化シリコン等の保護絶縁膜68が形成されており、
絶縁膜68には、ボンディングパッド電極64Aの中央
部を露呈するボンディング孔68aと、プローグパッド
電極62Bの中央部を露呈するプローブ接触孔68bと
が設けられている。
ーブ接触孔68bを介して電極62Bに検査用プローブ
(図示せず)を接触させる。電極62Bは、電極64A
を構成するAl又はAl合金より高硬度のTiNからな
るため、複数回のプローブ接触でも殆どけずられず、金
属くずの付着によるプローブ接触不良を回避できる。
置の製法を説明する。図18の工程では、図3で述べた
ように一主表面に絶縁膜12を介して配線層14を形成
した半導体基板10を用意する。そして、絶縁膜12の
上に配線層14を覆って絶縁膜60を形成する。絶縁膜
60は、図3の絶縁膜16と同様にして平坦状に形成す
ることができる。
接続孔60aを形成した後、基板上面にTiN、Al又
はAl合金及びTiNを順次に堆積し、その堆積層をパ
ターニングすることによりTiN膜62A〜62C、A
l又はAl合金層64A〜64C及びTiN膜66を形
成する。一例として、TiN膜62A〜62Cの厚さ
は、100nmとし、TiN膜66の厚さは、40nm
とすることができる。この後、図1で述べたと同様にし
てTiN膜66を覆って保護絶縁膜68を形成する。
と同様にして所望のボンディング孔に対応する孔70a
を有するレジスト層70を絶縁膜68の上に形成した
後、レジスト層70をマスクとする選択的ドライエッチ
ング処理により絶縁膜68にボンディング孔68aを形
成する。このときのエッチング処理では、ボンディング
孔68aの下でTiN膜66を除去してボンディングパ
ッド電極64Aの中央部を露呈させる。この後、アッシ
ング等によりレジスト層70を除去する。
と同様にして所望のプローブ接触孔に対応する孔71b
を有するレジスト層71を基板上面に形成した後、レジ
スト層71をマスクとする選択的ドライエッチング処理
により絶縁膜68にプローブ接触孔68bを形成する。
このときのエッチング処理では、TiN膜66とAl又
はAl合金層64Bとをプローブ接触孔68bに対応す
るパターンで除去し、プローブパッド電極62Bを露呈
する孔64bを形成する。この後、アッシング等により
レジスト層71を除去すると、図16に示したような半
導体装置が得られる。なお、図19の工程と図20の工
程は、順序を逆にしてもよい。
るものではなく、種々の改変形態で実施可能なものであ
る。例えば、次のような変更が可能である。
ては、Wに限らず、MO,Ti等の高融点金属又はW,
MO,Ti等の高融点金属のシリサイド等を用いてもよ
い。
は、TiN膜に限らず、TiON膜を用いてもよく、必
要に応じてTiN膜とTiON膜とを含む積層膜を用い
てもよい。
ーブパッド電極をボンディングパッド電極より高硬度の
導電材で構成したので、検査用プローブを反復使用して
も、プローブとプローブパッド電極との間に良好な接触
を確保できる効果が得られる。
を示す基板断面図である。
面図である。
示す基板断面図である。
図である。
基板断面図である。
を示す基板断面図である。
面図である。
程を示す基板断面図である。
工程、接続孔形成工程及び第2のW層形成工程を示す基
板断面図である。
形成工程及び第3のW層形成工程を示す基板断面図であ
る。
置を示す基板断面図である。
す上面図である。
成工程を示す基板断面図である。
程を示す基板断面図である。
程を示す基板断面図である。
置を示す基板断面図である。
す上面図である。
成工程を示す基板断面図である。
程を示す基板断面図である。
程を示す基板断面図である。
6,42,50,56,60,68:絶縁膜、14,2
6,32:配線層、18,28,34,38,55,6
2B:プローブパッド電極、20,40,52A,64
A:ボンディングパッド電極、20A,32A,52
C,64C:接続層、22a,42a,56a,68
a:ボンディング孔、22b,42b,56b,68
b:プローブ接触孔、54A〜54C,62A,62
C,66:TiN膜。
Claims (8)
- 【請求項1】半導体基板と、 この半導体基板の一主表面を覆って形成された第1の絶
縁膜と、 この第1の絶縁膜の上に形成された配線層と、 前記第1の絶縁膜の上に前記配線層を覆って形成された
第2の絶縁膜であって、前記配線層の一部に対応した接
続孔と該接続孔から離間した電極孔とを有するものと、 前記電極孔に設けられたプローブパッド電極と、 このプローブパッド電極に接続されると共に前記接続孔
を介して前記配線層に接続されるように前記第2の絶縁
膜の上に形成されたボンディングパッド電極とを備え、
前記プローブパッド電極を前記ボンディングパッド電極
より高硬度の導電材で構成した 半導体装置。 - 【請求項2】 前記第2の絶縁膜の上に前記電極孔を覆
って前記導電材を堆積した後、その堆積層をエッチバッ
クすることにより該堆積層の一部を前記電極孔内に前記
プローブパッド電極として残存させることを特徴とする
請求項1記載の半導体装置の製法。 - 【請求項3】 ボンディングパッド電極に接続されたプ
ローブパッド電極を有する半導体装置であって、 前記ボンディングパッド電極より下の1又は複数層の絶
縁膜に電極孔を設けると共にこの電極孔の側壁を覆って
前記プローブパッド電極を形成し、前記プローブパッド
電極を前記ボンディングパッド電極より高硬度の導電材
で構成したことを特徴とする半導体装置。 - 【請求項4】 前記電極孔を深さ方向にサイズが減少す
るように形成したことを特徴とする請求項3記載の半導
体装置。 - 【請求項5】半導体基板と、 この半導体基板の一主表面を覆って形成された第1の絶
縁膜と、 この第1の絶縁膜の上に形成された配線層と、 前記第1の絶縁膜の上に前記配線層を覆って形成された
第2の絶縁膜であって、前記配線層の一部に対応した接
続孔を有するものと、 前記接続孔を介して前記配線層に接続されるように前記
第2の絶縁膜の上に形成されたボンディングパッド電極
と、 このボンディングパッド電極を前記第2の絶縁膜の上に
延長した延長部と、この延長部の上に重ねられた導電材
層とで構成されたプローブパッド電極であって、前記導
電材層が前記ボンディングパッド電極よりも高硬度の導
電材からなっているものとを備えた 半導体装置。 - 【請求項6】半導体基板の一主表面を覆う第1の絶縁膜
の上に配線層を形成する工程と、 前記第1の絶縁膜の上に前記配線層を覆って第2の絶縁
膜を形成する工程と、 前記第2の絶縁膜に前記配線層の一部に対応した接続孔
を形成する工程と、 前記第2の絶縁膜の上に前記接続孔を覆って第1及び第
2の導電材層を順次に堆積する工程であって、前記第1
の導電材層は、ボンディングパッド電極形成用の導電材
からなり、前記第2の導電材層は、前記第1の導電材層
よりも高硬度の導電材からなるものと、 前記第1及び第2の導電材層の積層をパターニングして
いずれも前記第1及び第2の導電材層の残存部からなる
ボンディングパッド電極及びプローブパッド電極を形成
する工程であって、前記ボンディングパッド電極は、前
記接続孔を介して前記配線層に接続され、前記プローブ
パッド電極は、前記ボンディングパッド電極に接続され
るものと、 前記第2の絶縁膜の上に前記ボンディングパッド電極及
び前記プローブパッド電極を覆って第3の絶縁膜を形成
する工程と、 前記ボンディングパッド電極の中央部を露呈するボンデ
ィング孔を選択エッチング処理により前記第3の絶縁膜
に形成する工程であって、前記選択エッチング処理で
は、前記ボンディングパッド電極を構成する第1及び第
2の導電材層のうち第2の導電材層を前記ボンディング
孔に対応するパターンで除去すると共に第1の導電材層
を残存させるものと、 前記ボンディング孔を形成する前又は形成した後、前記
プローブパッド電極の中央部を露呈するプローブ接触孔
を選択エッチング処理により前記第3の絶縁膜に形成す
る工程であって、前記プローブ接触孔を形成するための
選択エッチング処理では、前記プローブパッド電極を構
成する第1及び第2の導電材層のいずれも残存させるも
のとを含む半導体装置の製法。 - 【請求項7】半導体基板と、 この半導体基板の一主表面を覆って形成された第1の絶
縁膜と、 この第1の絶縁膜の上に形成された配線層と、 前記第1の絶縁膜の上に前記配線層を覆って形成された
第2の絶縁膜であって、前記配線層の一部に対応した接
続孔を有するものと、 前記接続孔を介して前記配線層に接続されるように前記
第2の絶縁膜の上に形成されたボンディングパッド電極
と、 このボンディングパッド電極に接続されるように前記第
2の絶縁膜の上に形成され、前記ボンディングパッド電
極よりも高硬度の導電材からなる プローブパッド電極と
を備えた半導体装置。 - 【請求項8】半導体基板の一主表面を覆う第1の絶縁膜
の上に配線層を形成する工程と、 前記第1の絶縁膜の上に前記配線層を覆って第2の絶縁
膜を形成する工程と、 前記第2の絶縁膜に前記配線層の一部に対応した接続孔
を形成する工程と、 前記第2の絶縁膜の上に前記接続孔を覆って第1及び第
2の導電材層を順次に堆積する工程であって、前記第2
の導電材層は、ボンディングパッド電極形成用の導電材
からなり、前記第1の導電材層は、前記第2の導電材層
よりも高硬度の導電材からなるものと、 前記第1及び第2の導電材層の積層をパターニングして
いずれも前記第1及び第2の導電材層の残存部からなる
ボンディングパッド電極及びプローブパッド電極を形成
する工程であって、前記ボンディングパッド電極は、前
記接続孔を介し て前記配線層に接続され、前記プローブ
パッド電極は、前記ボンディングパッド電極に接続され
るものと、 前記第2の絶縁膜の上に前記ボンディングパッド電極及
び前記プローブパッド電極を覆って第3の絶縁膜を形成
する工程と、 前記ボンディングパッド電極の中央部を露呈するボンデ
ィング孔を選択エッチング処理により前記第3の絶縁膜
に形成する工程であって、前記選択エッチング処理で
は、前記ボンディングパッド電極を構成する第1及び第
2の導電材層のいずれも残存させるものと、 前記ボンディング孔を形成する前又は形成した後、前記
前記プローブパッド電極の中央部を露呈するプローブ接
触孔を選択エッチング処理により前記第3の絶縁膜に形
成する工程であって、前記プローブ接触孔を形成するた
めの選択エッチング処理では、前記プローブパッド電極
を構成する第1及び第2の導電材層のうち第2の導電材
層を前記プローブ接触孔に対応するパターンで除去する
と共に前記第1の導電材層を残存させるものとを含む 半
導体装置の製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000014321A JP3468188B2 (ja) | 2000-01-24 | 2000-01-24 | 半導体装置とその製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000014321A JP3468188B2 (ja) | 2000-01-24 | 2000-01-24 | 半導体装置とその製法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003195907A Division JP3988690B2 (ja) | 2003-07-11 | 2003-07-11 | 半導体装置とその製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001210642A JP2001210642A (ja) | 2001-08-03 |
JP3468188B2 true JP3468188B2 (ja) | 2003-11-17 |
Family
ID=18541795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000014321A Expired - Fee Related JP3468188B2 (ja) | 2000-01-24 | 2000-01-24 | 半導体装置とその製法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3468188B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6960836B2 (en) * | 2003-09-30 | 2005-11-01 | Agere Systems, Inc. | Reinforced bond pad |
TWI303864B (en) * | 2004-10-26 | 2008-12-01 | Sanyo Electric Co | Semiconductor device and method for making the same |
JP4443379B2 (ja) * | 2004-10-26 | 2010-03-31 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP4873517B2 (ja) * | 2004-10-28 | 2012-02-08 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
JP2006228827A (ja) * | 2005-02-15 | 2006-08-31 | Aitesu:Kk | 半導体素子の電気的特性測定のための前記埋め込み型接触用パッドおよびその製造方法 |
US8581250B2 (en) * | 2010-12-23 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus of fabricating a pad structure for a semiconductor device |
JP5929540B2 (ja) * | 2012-06-19 | 2016-06-08 | 株式会社村田製作所 | 電子部品 |
JP6095523B2 (ja) * | 2013-08-28 | 2017-03-15 | 三菱電機株式会社 | 半導体ウエハ |
JP6500443B2 (ja) * | 2015-01-06 | 2019-04-17 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、電気光学装置、及び電子機器 |
JP6233445B2 (ja) * | 2016-04-26 | 2017-11-22 | 株式会社村田製作所 | 電子部品 |
JP6817997B2 (ja) * | 2018-04-26 | 2021-01-20 | キヤノン株式会社 | 有機デバイス、表示装置、撮像装置、照明装置、移動体、および、有機デバイスの製造方法 |
CN112864130A (zh) * | 2021-01-08 | 2021-05-28 | 上海华虹宏力半导体制造有限公司 | 用于晶圆级测试的芯片和晶圆 |
CN114727206B (zh) * | 2022-02-18 | 2023-07-04 | 西安电子科技大学 | 一种mems麦克风结构及其制备方法 |
-
2000
- 2000-01-24 JP JP2000014321A patent/JP3468188B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001210642A (ja) | 2001-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3526376B2 (ja) | 半導体装置及びその製造方法 | |
US7067928B2 (en) | Method of forming a bonding pad structure | |
US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
TWI579962B (zh) | 藉由設置假通孔而增加金屬化層之附著力之技術 | |
US5661082A (en) | Process for forming a semiconductor device having a bond pad | |
JPH09153545A (ja) | 半導体装置及びその製造方法 | |
JP3468188B2 (ja) | 半導体装置とその製法 | |
JP2004064046A (ja) | 半導体装置及びその製造方法 | |
US6479382B1 (en) | Dual-sided semiconductor chip and method for forming the chip with a conductive path through the chip that connects elements on each side of the chip | |
JP3560563B2 (ja) | 半導体装置及びその製造方法 | |
JP4848137B2 (ja) | 半導体装置およびその製造方法 | |
JP3530073B2 (ja) | 半導体装置及びその製造方法 | |
JP2001135723A (ja) | 半導体装置及びその製造方法 | |
US6194318B1 (en) | Manufacturing multiple layered structures of large scale integrated semiconductor devices | |
JP2737979B2 (ja) | 半導体装置 | |
US20020062549A1 (en) | Optimized metal fuse process | |
JPH0637190A (ja) | 半導体装置およびその製造方法 | |
JP3988690B2 (ja) | 半導体装置とその製法 | |
JPH08306786A (ja) | 半導体装置 | |
JP2003031574A (ja) | 半導体装置およびその製造方法 | |
WO2000077840A1 (en) | Semiconductor device and method of manufacture thereof | |
JP2004342922A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH07135252A (ja) | 半導体集積回路装置の製造方法 | |
KR100548527B1 (ko) | 금속배선 형성방법 | |
JP3533022B2 (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070905 Year of fee payment: 4 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |