KR100200484B1 - 반도체 장치의 금속 배선 형성방법 - Google Patents
반도체 장치의 금속 배선 형성방법 Download PDFInfo
- Publication number
- KR100200484B1 KR100200484B1 KR1019950061320A KR19950061320A KR100200484B1 KR 100200484 B1 KR100200484 B1 KR 100200484B1 KR 1019950061320 A KR1019950061320 A KR 1019950061320A KR 19950061320 A KR19950061320 A KR 19950061320A KR 100200484 B1 KR100200484 B1 KR 100200484B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal wiring
- barrier layer
- layer
- annealing
- facility
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 매엽식 인시튜 설비를 이용하여 장벽층이 적층된 웨이퍼를 대기 노출 없이 어닐링과 스퍼터링공정을 연속적으로 실시하는 금속배선 형성방법을 개시한다.
이에 의하면, 장벽층을 갖는 금속배선의 형성 때에 장벽층의 어닐링과 금속 배선층의 적층을 인시튜 설비에서 매엽방식으로 연속적으로 수행함으로써 장벽층의 어닐링 효과를 향상시킬 수 있고, 두 공정을 하나의 설비에서 동시에 연속적으로 진행할 수 있어서 제조공정시간을 단축시킬 수 있다.
Description
본 발명은 반도체장치의 금속배선 형성방법에 관한 것으로, 더욱 상세하게는 장벽층의 어닐링공정과 금속배선층의 적층공정을 하나의 매엽식 인시튜 설비에서 연속적으로 진행하여 장벽층의 어닐링 효과를 향상시키고 공정시간을 단축하도록한 반도체장치의 금속배선 형성방법에 관한 것이다.
일반적으로, 반도체장치의 고집적화로 서브 미크론 이하의 콘택홀의 종횡비(aspect ratio)가 커짐에 따라 금속배선의 스텝커버리지(step coverage)를 향상시키는 기술이 매우 중요한 문제로 제기되고 있다. 또한, 제1도에 도시된 바와 같이, 실리콘기판(10)과 알루미늄 재질의 금속배선(16)이 절연층(12)의 콘택홀을 통하여 접촉할 때, 금속배선(16)과 실리콘기판(10)의 접촉면에서 접합이 파괴되는 문제를 해결하기 위해 고융점의 실리사이드 금속 예를 들면, 티타늄, 티타늄 나이트라이드, 텅스텐 등의 장벽층(14)을 사용하는 기술이 채용되고 있다.
종래의 금속배선 형성방법은 제2도에 도시된 바와 같이, 먼저, 웨이퍼들(도시안됨)의 상부면에 적층된 절연막에 콘택홀을 형성한 후 롯트(lot) 단위로 웨이퍼들을 매엽식 스퍼터링 반응챔버(도시 안됨)으로 이송한다. 이어서, 스퍼터링 반응챔버에서 상기 웨이퍼들을 한 장씩 처리하여 각 웨이퍼의 절연막 상에 장벽층인 티타늄/티타늄나이트라이드(Ti/TiN)를 적층한다. (S100)
그런 다음, 상기 웨이퍼들을 롯트 단위로 세정장치(도시 안됨)로 이송하고 롯트 단위의 웨이퍼들을 동시에 세정한다. (S102)
이어서, 세정 완료된 웨이퍼들을 롯트 단위로 어닐링 설비(도시 안됨)에서 동시에 어닐링한다.(S104)
이후, 어닐링 완료된 웨이퍼들을 롯트 단위로 스퍼터링 장비(도시 안됨)로 다시 이송하고 롯트 단위의 웨이퍼들을 한 장씩 스퍼터링 반응챔버에서 알루미늄과 같은 금속배선층을 스퍼터링방식으로 적층한다.(S106)
그리고 나서, 금속배선층이 적층된 롯트 단위의 웨이퍼들을 사진공정용 장비로 이송하고 각 웨이퍼에 포토레지스트를 도포하고 이를 노광, 현상하여 금속배선의 패턴을 형성하기 위한 마스크 패턴을 형성한다. 이후, 상기 마스크 패턴을 이용하여 상기 금속배선층과 장벽층을 선택적으로 식각하여 원하는 금속배선의 패턴으로 형성한다.(S108)
그러나, 종래의 배치(batch) 방식의 반도체 금속배선 제조라인은 스퍼터링 장비에서 웨이퍼 한 장씩에 대해 장벽층의 적층을 실시한 후 롯트 단위의 웨이퍼들을 세정하고 장벽층의 특성을 향상시키기 위해 확산로에서 롯트 단위의 웨이퍼들을 어닐링한다.
그 다음에 다시 스퍼터링 장비에서 웨이퍼 한 장씩에 대해 알루미늄 또는 알루미늄합금과 같은 금속배선층의 적층을 실시하기 때문에 어닐링 설비의 추가가 필요하고 제조공정시간이 많이 소요되는 문제점이 있었다.
또한, 어닐링 설비에서의 어닐링은 롯트 단위, 즉 수십 장의 웨이퍼들을 웨이퍼 카세트에 담아서 배치방식으로 처리하기 때문에 어닐링효과가 떨어지는 문제점이 있었다.
따라서, 본 발명의 목적은 하나의 동일 인시튜설비 내의 어닐링챔버에서 웨이퍼 상의 장벽층을 어닐링한 후 연속적으로 금속 스퍼터링챔버에서 금속배선층을 적층함으로써 장벽층의 어닐링 효과를 향상시키고 제조공정시간을 단축시킬 수 있도록 한 반도체장치의 금속배선 형성방법을 제공하는데 있다.
제1도는 일반적인 장벽층을 갖는 금속배선의 구조를 나타낸 단면도.
제2도는 종래 기술에 의한 금속배선 형성방법을 나타낸 플로우차트.
제3도는 본 발명에 의한 반도체장치의 금속배선 형성방법을 나타낸 플로우차트.
제4도는 본 발명에 의한 반도체장치의 금속배선 형성방법에 적용된 인시튜(in-situ) 설비의 구성을 나타낸 개략도.
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체장치의 금속배선 형성방법은 콘택홀을 갖는 절연층이 형성된 반도체기판 상에 금속층을 적층하는 방법에 있어서, 웨이퍼 단위로 상기 절연층 및 콘택홀에 장벽층을 적층하는 단계; 웨이퍼 단위로 인시튜설비 내의 어닐링챔버에서 상기 장벽층을 어닐링하는단계; 상기 인시튜설비 내의 금속 스퍼터링챔버에서 상기 장벽층 상에 금속배선층을 적층하는 단계; 그리고 사진식각공정에 의해 상기 금속배선층과 장벽층을 선택적으로 식각하여 원하는 금속배선의 패턴으로 형성하는 단계를 포함하는 것을 특징으로 한다.
따라서, 본 발명은 장벽층의 어닐링과 금속배선층의 적층을 인시튜 설비에서 매엽방식으로 연속적으로 수행함으로써 장벽층의 어닐링 효과를 향상시킬 수 있고, 두 공정을 하나의 설비에서 동시에 연속적으로 진행 가능함에 따른 제조공정시간의 단축을 이룩할 수 있다.
이하, 본 발명에 의한 반도체장치의 금속배선 형성방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 제3도은 본 발명에 의한 반도체장치의 금속배선 형성방법을 나타낸 플로우차트이고, 제4도는 본 발명에 의한 반도체장치의 금속배선 형성방법에 적용된 인시튜(in-situ)설비의 구성을 나타낸 개략도이다.
제3도에 도시된 바와 같이, 먼저, 웨이퍼들(도시 안됨)의 상부면에 적층된 절연막에 콘택홀을 형성한 후 롯트(lot) 단위로 웨이퍼들을 매엽식 스퍼터링 반응챔버(도시 안됨)로 이송한다. 이어서, 스퍼터링 반응챔버에서 상기 웨이퍼들을 한 장씩 처리하여 각 웨이퍼의 절연막 상에 장벽층인 티타늄/나이트라이드(Ti/TiN)를 적층한다.(S100)
그런 다음, 상기 웨이퍼들을 롯트 단위로 세정장치(도시 안됨)로 이송하고 롯트 단위의 웨이퍼들을 동시에 세정한다.(S102) 이어서, 세정 완료된 웨이퍼들을 롯트 단위로 제4도에 도시된 바와 같은 인시튜장비로 이송한다.
인시튜장비에서는 웨이퍼 카세트(도시 안됨)를 로딩 메커니즘에 의해 로딩부(20)에 로딩하고 나면, 반송 메커니즘에 의해 반송챔버(22)에 웨이퍼를 한 장씩 반송한다. 반송챔버(22)에 반송된 웨이퍼는 먼저, 어닐링챔버(24) 내에 투입되어 산소 가스와 질소 가스 분위기와 대략 600℃의 온도에서 어닐링된다.
어닐링이 완료되고 나면, 어닐링챔버(24) 내의 웨이퍼는 반송챔버(22)를 거쳐 금속 스퍼터링 챔버(26)로 투입되고 웨이퍼 상에 알루미늄 또는 알루미늄합금과 같은 금속배선층이 스퍼터링 방식으로 적층된다.(S110)
알루미늄의 적층이 완료된 웨이퍼는 반송챔버(22)를 거쳐 언로딩 메커니즘에 의해 언로딩부(28) 상의 웨이퍼 카세트(도시 안됨)에 언로딩되고 웨이퍼가 담겨진 웨이퍼 카세트가 사진공정 장비(도시 안됨)로 이송된다. 그리고 나서, 금속배선층이 적층된 각 웨이퍼에 포토레지스트를 도포하고 이를 노광, 현상하여 금속배선의 패턴을 형성하기 위한 마스크 패턴을 형성한다. 이후, 상기 마스크 패턴을 이용하여 상기 금속배선층과 장벽층을 선택적으로 식각하여 원하는 금속배선의 패턴으로 형성한다.(S108)
이상에서 살펴본 바와 같이, 본 발명에 의하면, 장벽층을 갖는 금속배선의 형성 때에 장벽층의 어닐링과 금속배선층의 적층을 인시튜 설비에서 매엽방식으로 연속적으로 수행함으로써 장벽층의 어닐링 효과를 향상시킬 수 있고, 두 공정을 하나의 설비에서 동시에 연속적으로 진행 가능함에 따른 제조공정시간의 단축을 이룩할 수 있다.
Claims (1)
- 콘택홀을 갖는 절연층이 형성된 반도체기판 상에 금속층을 적층하는 방법에 있어서, 웨이퍼 단위로 상기 절연층 및 콘택홀에 장벽층을 적층하는 단계; 웨이퍼 단위로 인시튜설비 내의 어닐링챔버에서 상기 장벽층을 어닐링하는 단계; 상기 인시튜설비 내의 금속 스퍼터링챔버에서 상기 장벽층 상에 금속배선층을 적층하는 단계; 그리고 사진식각공정에 의해 상기 금속배선층과 장벽층을 선택적으로 식각하여 원하는 금속배선의 패턴으로 형성하는 단계를 포함하는 것을 특징으로 합니다.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950061320A KR100200484B1 (ko) | 1995-12-28 | 1995-12-28 | 반도체 장치의 금속 배선 형성방법 |
| TW085108472A TW311246B (ko) | 1995-12-28 | 1996-07-12 | |
| JP8187805A JPH09186236A (ja) | 1995-12-28 | 1996-07-17 | 半導体装置の金属配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950061320A KR100200484B1 (ko) | 1995-12-28 | 1995-12-28 | 반도체 장치의 금속 배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052410A KR970052410A (ko) | 1997-07-29 |
| KR100200484B1 true KR100200484B1 (ko) | 1999-06-15 |
Family
ID=19445868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950061320A KR100200484B1 (ko) | 1995-12-28 | 1995-12-28 | 반도체 장치의 금속 배선 형성방법 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH09186236A (ko) |
| KR (1) | KR100200484B1 (ko) |
| TW (1) | TW311246B (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990085878A (ko) * | 1998-05-22 | 1999-12-15 | 구자홍 | 강유전체 커패시터 소자의 일괄 제조장치 |
-
1995
- 1995-12-28 KR KR1019950061320A patent/KR100200484B1/ko not_active IP Right Cessation
-
1996
- 1996-07-12 TW TW085108472A patent/TW311246B/zh not_active IP Right Cessation
- 1996-07-17 JP JP8187805A patent/JPH09186236A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| TW311246B (ko) | 1997-07-21 |
| KR970052410A (ko) | 1997-07-29 |
| JPH09186236A (ja) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5739067A (en) | Method for forming active devices on and in exposed surfaces of both sides of a silicon wafer | |
| JPH01252763A (ja) | 金属珪化物形成方法 | |
| US6040240A (en) | Method for forming interconnection structure | |
| JP2004235456A (ja) | 成膜装置、成膜方法および半導体装置の製造方法 | |
| JPH0799224A (ja) | 多チャンバ型半導体製造装置 | |
| JPH07122621A (ja) | 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法 | |
| US6492281B1 (en) | Method of fabricating conductor structures with metal comb bridging avoidance | |
| JPH09503098A (ja) | サリサイド層におけるバリア強化 | |
| KR100200484B1 (ko) | 반도체 장치의 금속 배선 형성방법 | |
| US20010034128A1 (en) | Deposition method for wiring thin film | |
| US6307266B1 (en) | Metal-line structure having a spacer structure covering the sidewalls thereof | |
| KR100338106B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100296133B1 (ko) | 반도체 장치의 금속 게이트 전극 형성방법 | |
| JP2730499B2 (ja) | 半導体装置の製造方法 | |
| JPH05267207A (ja) | 半導体装置の製造方法 | |
| KR100724143B1 (ko) | 반도체장치의 배리어층 형성방법 | |
| JP3327994B2 (ja) | 半導体装置の製造方法 | |
| JP3121777B2 (ja) | 半導体装置の製造方法 | |
| KR100248620B1 (ko) | 반도체장치의 배선 형성 방법 | |
| JPH02241033A (ja) | 半導体装置の製造方法 | |
| KR0172516B1 (ko) | 금속배선 형성방법 | |
| KR0137813B1 (ko) | 모스 트랜지스터(mosfet)의 금속 배선 형성 방법 | |
| JPH0493028A (ja) | 半導体装置の製造方法 | |
| JPH04334020A (ja) | 半導体装置の製造方法 | |
| US20020177315A1 (en) | Method for manufacturing semiconductor device capable of expelling argon gas |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080303 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |