JP2002353424A - 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器 - Google Patents

基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器

Info

Publication number
JP2002353424A
JP2002353424A JP2002014608A JP2002014608A JP2002353424A JP 2002353424 A JP2002353424 A JP 2002353424A JP 2002014608 A JP2002014608 A JP 2002014608A JP 2002014608 A JP2002014608 A JP 2002014608A JP 2002353424 A JP2002353424 A JP 2002353424A
Authority
JP
Japan
Prior art keywords
substrate
insulating film
conductive layer
electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002014608A
Other languages
English (en)
Inventor
Shigenori Katayama
茂憲 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002014608A priority Critical patent/JP2002353424A/ja
Priority to TW091105204A priority patent/TW560071B/zh
Priority to US10/101,382 priority patent/US6750476B2/en
Priority to CNB021080038A priority patent/CN1205503C/zh
Priority to KR10-2002-0015563A priority patent/KR100449795B1/ko
Publication of JP2002353424A publication Critical patent/JP2002353424A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 貼り合わせ界面を貫通してコンタクトホール
を開孔する必要があるような基板装置を製造する際に、
当該コンタクトホールにおける貼り合わせ界面を通過す
る個所でも欠陥を起こし難く、最終的に装置信頼性或い
は製造歩留まりを高める。 【解決手段】 基板装置は、基板（１０）上に、第１導
電層（１１ａ）と、その上方に積層形成された第１絶縁
膜（１２）と、その上に貼り合わされた第２絶縁膜（１
３）と、その上方に積層された第２導電層（２０４）と
を備える。第１導電層と第２導電層とを接続するコンタ
クトホール（２８２）が、貼り合わせ界面（２０１）を
貫通して開孔されている。コンタクトホールにおける貼
り合わせ界面を貫通する個所は、エッチング液により浸
食されていない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＳＯＩ（Silicon
On Insulator）構造等の基板上に貼り合わせ界面を持つ
基板装置を製造する基板装置の製造方法及び該基板装
置、該基板装置を具備する液晶装置等の電気光学装置を
製造する電気光学装置の製造方法及び該電気光学装置、
並びに該電気光学装置を具備する電子機器の技術分野に
属する。
【０００２】
【背景技術】基板上に貼り合わせ界面を持つ基板装置の
一例たるＳＯＩ構造等の基板装置は、一般に次のように
製造される。即ち、先ず一方で主基板の表面に絶縁膜を
形成する。他方で、別途用意された半導体基板の表面に
絶縁膜を形成する。そして、これらの絶縁膜同士を密着
させた状態で、熱処理を施すことにより、これらの絶縁
膜同士を貼り合わせる。その後、貼り合わせ界面に近接
する所定膜厚の単結晶半導体層を主基板側に残すように
半導体基板を分離することにより、主基板上にこれらの
絶縁膜が形成され、更にその上に単結晶半導体層が形成
されたＳＯＩ構造等が得られる。その後、このように形
成された単結晶半導体層を用いて薄膜トランジスタ（以
下適宜、ＴＦＴと称す）、薄膜ダイオード（以下適宜、
ＴＦＤと称す）等の半導体装置を作り込むことにより、
基板装置が完成する。
【０００３】このような貼り合わせ技術によれば、半導
体基板ではなく、例えば石英ガラス基板或いはガラス基
板等の透明な基板上に設けられた単結晶半導体層を含ん
でなる高性能の半導体素子を該基板上に形成することが
できる。
【０００４】
【発明が解決しようとする課題】しかしながら、この種
の基板装置に要求される条件は、その用途に応じて複雑
高度化してきている。例えばこの種の基板装置を用いて
液晶装置の如き電気光学装置を製造する場合には、基板
上における単結晶半導体層の上側だけでなく、その下側
に遮光膜や配線を積層形成する必要性が生じたり、特に
このような遮光膜や配線と、単結晶半導体層の上側に積
層形成された他の配線や素子とを電気的に接続する必要
性が生じたりする。このような場合に、前述した絶縁膜
間の貼り合わせ界面を貫通するようにコンタクトホール
を開孔することが必要となるが、本願発明者の研究によ
れば、このような貼り合わせ界面を貫通するようなコン
タクトホールを単純にエッチングで開孔すると、貼り合
わせ界面にエッチング液が浸入してしまう。この結果、
コンタクトホールにおける貼り合わせ界面を通過する個
所に、クラック或いは剥離が生じたり、貼り合わせ界面
の隙間が基板面に沿って不規則に広がったりし、当該コ
ンタクトホールによる電気的な接続不良や絶縁不良、当
該コンタクトホール付近に位置する他の配線、素子等の
電気的な接続不良や絶縁不良を招いてしまう。
【０００５】以上のように、半導体装置の製造方法で概
ね用いられるＳＯＩ技術或いは貼り合わせ技術自体は優
れているものの、これを液晶装置等の電気光学装置用の
基板装置など、比較的複雑な積層構造を持ち、特に貼り
合わせ界面を貫通するコンタクトホールが必要となる用
途に応用する場合には、当該コンタクトホールにおける
貼り合わせ界面を通過する個所で生じるクラック、剥離
等の欠陥に起因して、最終的には重大な装置不良を招き
やすい或いは製造歩留まりが著しく低下してしまうとい
う実用上深刻な問題点がある。
【０００６】本発明は上述した問題点に鑑みなされたも
のであり、貼り合わせ界面を貫通してコンタクトホール
を開孔する必要があるような基板装置を製造する際に、
当該コンタクトホールにおける貼り合わせ界面を通過す
る個所でも欠陥を起こし難く、最終的に装置信頼性或い
は製造歩留まりを高めることが可能な基板装置の製造方
法及び該基板装置、そのような基板装置の製造方法を含
む電気光学装置の製造方法及び該電気光学装置、並びに
該電気光学装置を具備する電子機器を提供することを課
題とする。
【０００７】
【課題を解決するための手段】本発明の基板装置の製造
方法は上記課題を解決するために、基板上に、第１導電
層と、該第１導電層の上方に積層形成された第１絶縁膜
と、該第１絶縁膜上に貼り合わされた第２絶縁膜と、該
第２絶縁膜の上方に積層された第２導電層とを備えてお
り、前記第１導電層と前記第２導電層とを接続するコン
タクトホールが前記第１絶縁膜及び前記第２絶縁膜間の
貼り合わせ界面を貫通して前記第１絶縁膜及び前記第２
絶縁膜に開孔されている基板装置を製造する基板装置の
製造方法であって、前記第１絶縁膜及び前記第２絶縁膜
間を貼り合わせる貼り合わせ工程と、前記貼り合わせ工
程後に前記コンタクトホールをエッチングにより前記貼
り合わせ界面を貫通して開孔するエッチング工程と、該
コンタクトホールを介して前記第１導電層と前記第２導
電層とを電気的に接続する接続工程とを含み、前記エッ
チング工程は、少なくとも前記貼り合わせ界面にエッチ
ャントが到達する以前からドライエッチングにより行
う。
【０００８】本発明の基板装置の製造方法によれば、先
ず貼り合わせ工程では、第１絶縁膜及び第２絶縁膜間
を、例えば熱処理等により貼り合わせる。その後、エッ
チング工程では、コンタクトホールをエッチングによ
り、貼り合わせ界面を貫通して開孔する。この際、少な
くとも貼り合わせ界面にエッチャントが到達する以前か
らドライエッチングにより行う。その後、接続工程で
は、コンタクトホールを介して第１導電層と第２導電層
とを電気的に接続する。従って、貼り合わせ界面を間に
挟んで積層形成された第１導電層からなる配線、電極、
素子等と、第２導電層からなる配線、電極、素子等と
を、基板面に垂直に延びるコンタクトホールを介して電
気的に接続できる。そして特に、係るコンタクトホール
を開孔するエッチング工程を、少なくとも貼り合わせ界
面にエッチャントが到達する以前から、エッチングガス
を用いての指向性の高いドライエッチングにより行うの
で、ウエットエッチングのようにエッチング液が貼り合
わせ界面に浸入してしまうことはない。この結果、コン
タクトホールにおける貼り合わせ界面を通過する個所
に、クラック或いは剥離が生じたり、貼り合わせ界面の
隙間が基板面に沿って不規則に広がったりすることは殆
どなくなる。従って、当該コンタクトホールにより信頼
性の高い電気的な接続が可能となり、更に当該コンタク
トホール付近に位置する他の配線、素子等においても信
頼性の高い電気的な接続或いは絶縁が可能となる。
【０００９】以上の結果、貼り合わせ技術を、液晶装置
等の電気光学装置用の基板装置など、比較的複雑な積層
構造を持ち、特に貼り合わせ界面を貫通するような特殊
なコンタクトホールが必要となる用途に応用する場合
に、当該コンタクトホールにおける貼り合わせ界面を通
過する個所での欠陥を低減できるので、最終的には当該
基板装置における装置信頼性或いは製造歩留まりを顕著
に向上できる。
【００１０】本発明の基板装置の製造方法の一態様で
は、前記基板装置は、前記第２絶縁膜上に形成された半
導体層と、該半導体層の上方に形成された層間絶縁膜と
を更に備えており、前記基板上における前記層間絶縁膜
の上方に前記第２導電層が形成されており、前記貼り合
わせ工程前に、前記基板上に前記第１導電層を形成する
工程と、前記第１導電層上に前記第１絶縁膜を形成する
工程と、前記基板とは別に用意された半導体基板の表面
付近に含まれる前記半導体層上に前記第２絶縁膜を形成
する工程とを含み、前記貼り合わせ工程後に、前記第１
絶縁膜上に前記第２絶縁膜及び前記半導体層を残すよう
に、前記半導体層を前記半導体基板から分離する工程を
含む。
【００１１】この態様によれば、貼り合わせ工程前に、
一方で、基板上に第１導電層を形成し、第１導電層上に
第１絶縁膜を形成する。他方で、半導体基板の表面付近
に含まれる半導体層上に第２絶縁膜を形成する。そし
て、貼り合わせ工程後に、第１絶縁膜上に、第２絶縁膜
及び半導体層を残すように、半導体層を半導体基板から
分離するので、半導体層の上方に層間絶縁膜を介して積
層された第２導電層からなる配線、電極、素子等を備え
た基板装置を、貼り合わせ技術により製造できる。
【００１２】この半導体層を分離する態様では、前記半
導体層は、単結晶シリコン層からなってもよい。
【００１３】このように製造すれば、半導体基板ではな
く、ガラス基板、石英基板等の透明基板上に単結晶シリ
コン層が形成されたＳＯＩ構造が得られる。
【００１４】この半導体層を分離する態様では、前記半
導体層にチャネル領域、ソース領域及びドレイン領域を
作り込んで薄膜トランジスタを形成する工程と、該薄膜
トランジスタ上に前記層間絶縁膜を形成する工程とを更
に備えており、前記エッチング工程では、前記コンタク
トホールを前記層間絶縁膜、前記第２絶縁膜及び前記第
１絶縁膜を貫通するように開孔してもよい。
【００１５】このように製造すれば、ＳＯＩ基板上に単
結晶シリコン層を半導体層とする高性能の薄膜トランジ
スタを形成できる。しかも、係る薄膜トランジスタの上
方にある第２導電層からなる配線、電極、素子等と、薄
膜トランジスタの下方にある第１導電層からなる配線、
電極、素子等とが、コンタクトホールで電気的に接続さ
れた高信頼性の基板装置を製造できる。
【００１６】この場合、前記第１導電層を形成する工程
では、前記基板上における前記半導体層のうち少なくと
も前記チャネル領域に対向する領域に遮光性の導電膜か
ら前記第１導電層を形成してもよい。
【００１７】このように製造すれば、基板として透明基
板を用いた場合、装置製造における動作時に、薄膜トラ
ンジスタのチャネル領域に基板側から入射する光を、遮
光性の第１導電層により良好に遮光可能な基板装置を製
造できる。このため、動作時にチャネル領域における光
電効果による光リーク電流の発生を防ぐことにより、薄
膜トランジスタの特性を一層向上させることが可能とな
る。尚、このような遮光性の導電膜は、例えばＴｉ（チ
タン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ
（タンタル）、Ｍｏ（モリブデン）等の高融点金属のう
ちの少なくとも一つを含む、金属単体、合金、金属シリ
サイド、ポリサイド、これらを積層したもの等から形成
すればよい。
【００１８】上述した薄膜トランジスタを形成する工程
を含む態様では、前記基板上に、前記ソース領域に接続
されたソース電極を、シリコン膜をイオンインプラによ
り低抵抗化することによって形成する工程と、前記ドレ
イン領域に接続されたドレイン電極を、シリコン膜をイ
オンインプラにより低抵抗化することによって形成する
工程とを更に備えてもよい。
【００１９】このように製造すれば、シリコン膜をイオ
ンインプラにより低抵抗化してなるソース電極やドレイ
ン電極を、例えば単結晶シリコン膜、ポリシリコン膜等
からなるソース領域やドレイン領域と良好に接続でき
る。この際特に、ソース領域やドレイン領域がＰ＋型で
ある場合に、イオンインプラにより同型即ちＰ＋型のソ
ース電極やドレイン電極を形成すれば、両者の接合面に
ＰＮ接合が構築されないで済むので、良好な電気的接続
を実現できる。
【００２０】この場合更に、前記ソース電極及び前記ド
レイン電極は、前記第２導電層と同一層からなるように
製造してもよい。
【００２１】このように製造すれば、第２導電層と同一
層を用いて、基板上における積層構造及び製造工程を簡
略化できる。
【００２２】本発明の基板装置の製造方法の他の態様で
は、前記貼り合わせ工程前に、前記第１絶縁膜をＣＭＰ
処理する工程を更に含む。
【００２３】この態様によれば、第１絶縁膜をＣＭＰ処
理により平坦化した後に、貼り合わせ工程を行うので、
第１絶縁膜と第２絶縁膜との貼り合わせ界面における間
隙を低減できる。尚、第２絶縁膜については、半導体基
板上に熱酸化により形成すれば、十分な平坦度が得られ
るが、これについてもＣＭＰ処理することも可能であ
る。
【００２４】本発明の基板装置の製造方法の他の態様で
は、前記貼り合わせ工程では、前記第１絶縁膜と第２絶
縁膜とを密着させた状態で熱処理して貼り合わせる。
【００２５】この態様によれば、例えば６００℃程度の
熱処理によって、比較的簡単に貼り合せることができ
る。
【００２６】本発明の基板装置の製造方法の他の態様で
は、前記エッチング工程は、ウエットエッチングを用い
ることなく行う。
【００２７】この態様によれば、ウエットエッチングを
用いることなく、ドライエッチングのみで、第２導電層
から第１導電層に至るコンタクトホールを開孔するの
で、比較的単純に当該エッチング工程を行える。
【００２８】或いは本発明の基板装置の製造方法の他の
態様では、前記エッチング工程は、前記貼り合わせ界面
にエッチャントが到達するまでは、少なくとも一時的に
ウエットエッチングで行い、その後は、ドライエッチン
グで行う。
【００２９】この態様によれば、エッチング工程におい
て、貼り合わせ界面にエッチャントが到達するまでは、
少なくとも一時的にウエットエッチングを行う。即ち、
エッチング時間の制御等により、貼り合わせ界面よりも
浅い所定深度までは、エッチング液を用いてウエットエ
ッチングを行う。そして、その後はドライエッチングを
行って貼り合わせ界面を貫通して、第１導電層までエッ
チングを続けるので、エッチング液が貼り合わせ界面に
浸入することはない。
【００３０】本発明の基板装置の製造方法の他の態様で
は、前記接続工程では、前記コンタクトホール内に前記
第２導電層の一部を形成する。
【００３１】この態様によれば、コンタクトホール開孔
後に、例えば、スパッタリング、ＣＶＤ等により第２導
電層を形成する際に、コンタクトホール内にも、第２導
電層の一部を形成することにより、所定パターンを有す
る第２導電層からなる配線、電極、素子等とコンタクト
ホール内の第２導電層部分とを一体的に接続した構成が
比較的容易に得られる。
【００３２】或いは本発明の基板装置の製造方法の他の
態様では、前記接続工程では、前記コンタクトホール内
に導電性のプラグを形成する。
【００３３】この態様によれば、コンタクトホール開孔
後に、コンタクトホール内に、例えば高融点金属等から
なる導電性のプラグを形成するので、コンタクトホール
深度が大きくても或いはコンタクトホール径が小さくて
も、比較的信頼性の高い電気的な接続が当該コンタクト
ホールを介して得られる。
【００３４】本発明の基板装置は上記課題を解決するた
めに、基板上に、第１導電層と、該第１導電層の上方に
積層形成された第１絶縁膜と、該第１絶縁膜上に貼り合
わされた第２絶縁膜と、該第２絶縁膜の上方に積層され
た第２導電層とを備えており、前記第１導電層と前記第
２導電層とを接続するコンタクトホールが、前記第１絶
縁膜及び前記第２絶縁膜間の貼り合わせ界面を貫通して
前記第１絶縁膜及び前記第２絶縁膜に開孔されており、
前記コンタクトホールにおける前記貼り合わせ界面を貫
通する個所は、エッチング液により浸食されていない。
【００３５】本発明の基板装置によれば、貼り合わせ界
面を間に挟んで積層形成された第１導電層からなる配
線、電極、素子等と、第２導電層からなる配線、電極、
素子等とを、基板面に垂直に延びるコンタクトホールを
介して電気的に接続できる。そして特に、係るコンタク
トホールにおける貼り合わせ界面を貫通する個所は、エ
ッチング液により浸食されていない。従って、この個所
には、エッチング液に起因したクラック或いは剥離は殆
どなく、当該コンタクトホールにより信頼性の高い電気
的な接続が可能とされており、更に当該コンタクトホー
ル付近に位置する他の配線、素子等においても信頼性の
高い電気的な接続或いは絶縁が可能とされている。
【００３６】以上の結果、最終的には装置信頼性を高め
られる。
【００３７】本発明の基板装置の一態様では、前記第２
絶縁膜上に半導体層と、該半導体層の上方に層間絶縁膜
とを更に備えており、前記基板上における前記層間絶縁
膜の上方に前記第２導電層が形成されており、前記半導
体層にチャネル領域、ソース領域及びドレイン領域が作
り込まれて薄膜トランジスタが構築されており、前記コ
ンタクトホールは、前記層間絶縁膜、前記第２絶縁膜及
び前記第１絶縁膜を貫通するように開孔されている。
【００３８】この態様によれば、薄膜トランジスタの性
能は、ＳＯＩ基板上に単結晶シリコン層を半導体層とす
ることで高められている。しかも、係る薄膜トランジス
タの上方にある第２導電層からなる配線、電極、素子等
と、薄膜トランジスタの下方にある第１導電層からなる
配線、電極、素子等とは、欠陥の殆どないコンタクトホ
ールで電気的に接続されており、全体として装置信頼性
も高い。
【００３９】この態様では、前記第１導電層は、前記基
板上における前記半導体層のうち少なくとも前記チャネ
ル領域に対向する領域に、遮光性の導電膜から形成され
てもよい。
【００４０】このように構成すれば、基板として透明基
板を用いた場合、動作時に、薄膜トランジスタのチャネ
ル領域に基板側から入射する光を、遮光性の第１導電層
により良好に遮光できる。このため、チャネル領域にお
ける光電効果による光リーク電流の発生を防ぐことによ
り、薄膜トランジスタの特性を一層向上できる。
【００４１】尚、この場合、第１導電層を、コンタクト
ホールを介して第２導電層からなる固定電位配線に接続
すれば、当該遮光機能を有する第１導電層の電位変動が
薄膜トランジスタに悪影響を及ぼすことがなくなるので
有利である。
【００４２】本発明の基板装置の他の態様では、前記基
板上に、画素電極と、該画素電極と前記ソース領域及び
前記ドレイン領域の一方とを中継接続すると共に画素電
位側容量電極を含む中間導電層と、該画素電位側容量電
極に誘電体膜を介して対向配置された固定電位側容量電
極を含む容量線とを更に備えており、前記画素電位側容
量電極及び前記固定電位側容量電極から前記画素電極に
接続された蓄積容量が構築されている。
【００４３】この態様によれば、画素電極とソース領域
及びドレイン領域の一方との間は、中間導電層により、
中継接続されている。このため、両者間の層間距離が長
くても、長距離のコンタクトホール等で両者間を接続す
る技術的な困難性を回避しつつ、両者間を良好に電気的
に接続できる。更に、このように中継接続する機能を持
つ中間導電層は、蓄積容量の画素電位側容量電極として
も機能する。従って、中継接続用の導電層と画素電位側
容量電極用の導電層とを別個に形成する場合と比べて、
積層構造及び製造プロセスの単純化を図れる。
【００４４】この態様では、前記中間導電層及び前記容
量線のうち一方は、前記第２導電層と同一層からなって
もよい。
【００４５】このように構成すれば、第２導電層と同一
層を用いて、基板上における積層構造及び製造工程を簡
略化できる。
【００４６】この蓄積容量が構築されている態様では、
前記中間導電層及び前記容量線のうち少なくとも一方
は、導電性の遮光膜からなり、前記基板上において前記
チャネル領域を上側から覆う部分を含むように構成して
もよい。
【００４７】このように構成すれば、導電性の遮光膜か
らなる中間導電層と容量線とのうち少なくとも一方によ
って、チャネル領域を上側から覆うので、上側からの入
射光に対してチャネル領域を遮光できる。このため、チ
ャネル領域における、入射光に起因した光電効果による
光リーク電流の発生を有効に防止できる。しかも、この
ような遮光膜を別途形成する場合と比べて、積層構造及
び製造プロセスの単純化を図れる。
【００４８】尚、このような導電性の遮光膜は、例えば
Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少
なくとも一つを含む、金属単体、合金、金属シリサイ
ド、ポリサイド、これらを積層したもの等から形成すれ
ばよい。或いは、Ａｌ（アルミニウム）等の他の金属か
ら形成してもよい。
【００４９】この蓄積容量が構築されている態様では、
前記基板上に、前記チャネル領域にゲート絶縁膜を介し
て形成されたゲート電極に接続された走査線と、前記ソ
ース領域及び前記ドレイン領域の他方に接続されたデー
タ線と、前記データ線と前記ソース領域及び前記ドレイ
ン領域の他方とを中継接続すると共に前記第２導電層と
同一層からなる他の中間導電層とを更に備えてもよい。
【００５０】このように構成すれば、データ線とソース
領域及びドレイン領域の他方との間は、他の中間導電層
により中継接続されている。このため、両者間の層間距
離が長くても、長距離のコンタクトホール等で両者間を
接続する技術的な困難性を回避しつつ、両者間を良好に
電気的に接続できる。更に、係る他の中間導電層として
第２導電層と同一層を用いることで、基板上における積
層構造及び製造工程を簡略化できる。
【００５１】この場合更に、前記蓄積容量は、平面的に
見て前記走査線に重なる領域にも少なくとも部分的に設
けられていてもよい。
【００５２】このように構成すれば、走査線に重なる領
域にも蓄積容量を作り込むことができるので、各画素に
おける開口領域を狭めることなく、蓄積容量を増大させ
ることが可能となる。
【００５３】或いはこの場合更に、前記蓄積容量は、平
面的に見て前記データ線に重なる領域にも少なくとも部
分的に設けられていてもよい。
【００５４】このように構成すれば、データ線に重なる
領域にも蓄積容量を作り込むことができるので、各画素
における開口領域を狭めることなく、蓄積容量を増大さ
せることが可能となる。
【００５５】本発明の電気光学装置の製造方法は上記課
題を解決するために、上述した本発明の基板装置の製造
方法（但し、その各種態様も含む）を含み、前記基板装
置と対向基板とを対向配置した状態で貼り合せる工程
と、前記基板装置及び前記対向基板両者間に電気光学物
質を封入する工程とを更に含む。
【００５６】本発明の電気光学装置の製造方法によれ
ば、上述した本発明の基板装置の製造方法を含むので、
貼り合わせ技術やＳＯＩ技術を利用した液晶装置等の電
気光学装置における装置信頼性或いは製造歩留まりを向
上できる。
【００５７】本発明の電気光学装置は上記課題を解決す
るために、上述した本発明の基板装置（但し、その各種
態様も含む）と、該基板装置に対向配置された対向基板
と、該対向基板と前記基板装置との間に挟持された電気
光学物質とを備える。
【００５８】本発明の電気光学装置によれば、上述した
本発明の基板装置を備えるので、装置信頼性を高められ
る。
【００５９】本発明の電気光学装置の一態様では、前記
基板上における前記電気光学物質が配置された画像表示
領域の周辺に位置する周辺領域に、前記第１導電層から
なる第１配線又は電極と、前記第２導電層からなる第２
配線又は電極とを備えており、前記コンタクトホール
は、前記周辺領域において前記第１配線又は電極と前記
第２配線又は電極とを相互に接続する。
【００６０】この態様によれば、画像表示領域において
は、第１導電層及び第２導電層を用いて、各種配線や電
極或いは薄膜トランジスタを構成でき、周辺領域におい
ては、第１導電層からなる第１配線又は電極と第２導電
層からなる第２配線又は電極とをコンタクトホールを用
いて良好に接続できる。
【００６１】本発明の電気光学装置の他の態様では、前
記基板上における前記電気光学物質が配置された画像表
示領域の周辺に位置する周辺領域に作り込まれた周辺回
路を更に備えており、該周辺回路は、前記第１導電層、
前記第２導電層及び前記コンタクトホールを含んでな
る。
【００６２】この態様によれば、画像表示領域において
は、第１導電層及び第２導電層を用いて、各種配線や電
極或いは薄膜トランジスタを構成でき、周辺領域におい
ては、第１導電層、第２導電層及びコンタクトホールを
用いて周辺回路を構成できる。
【００６３】本発明の電子機器は、上述した本発明の電
気光学装置を具備して構成されているので、高信頼性
の、例えばプロジェクタ、ＯＡ機器に内蔵される表示装
置、携帯電話の表示装置等の各種電子機器を実現でき
る。
【００６４】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされる。
【００６５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
【００６６】（基板装置）図１は、本発明の実施形態で
ある基板装置の断面図である。本実施形態の基板装置
は、例えば後述の電気光学装置を構成する一対の基板の
うちのＴＦＴアレイ基板側を構成するものであるが、そ
の用途は特にこれに限定されるものではない。
【００６７】図１において、基板装置２００は、基板１
０上に、第１導電層の一例たる下側遮光膜１１ａ、第１
絶縁膜の一例たる第１下地絶縁膜１２、第２絶縁膜の一
例たる第２下地絶縁膜１３、例えば後述の電気光学装置
における画素スイッチング用或いは周辺回路用のＴＦＴ
３０を構成する単結晶シリコン層からなる半導体層１
ａ、ＴＦＴ３０を構成するゲート電極を含む走査線３
ａ、ＴＦＴ３０を構成するゲート絶縁膜を含む絶縁膜
２、第１層間絶縁膜４１、並びに、同一導電層からなる
ＴＦＴ３０のソース電極３０３、ドレイン電極３０２及
び第２導電層の一例を構成する引き出し電極２０４をこ
の順に備えて構成されている。
【００６８】基板１０は、ガラス基板、石英基板、シリ
コン基板等からなり、当該基板装置を透過型とする場合
には、透明の基板とされ、当該基板装置を反射型とする
場合には、不透明の基板とされる。
【００６９】下側遮光膜１１ａは、例えば、Ｔｉ、Ｃ
ｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも
一つを含む、金属単体、合金、金属シリサイド、ポリサ
イド、これらを積層したもの等からなる。下側遮光膜１
１ａは、ＴＦＴ３０を構成する半導体層１ａのうち少な
くともチャネル領域１ａ’を、図中下側から覆うことに
より、図中下側からＴＦＴ３０に向かう戻り光を遮光す
る。
【００７０】第１下地絶縁膜１２は、基板１０の全面に
形成されることにより、基板１０の表面の研磨時におけ
る荒れや、洗浄後に残る汚れ等でＴＦＴ３０の特性の劣
化を防止する機能を有する。
【００７１】第１下地絶縁膜１２上には、貼り合わせ界
面２０１において、第２下地絶縁膜１３が貼り合わされ
ている。
【００７２】ＴＦＴ３０は、ＬＤＤ（Lightly Doped Dr
ain）構造を有しており、走査線３ａの一部からなるゲ
ート電極、当該走査線３ａからの電界によりチャネルが
形成される半導体層１ａのチャネル領域１ａ’、走査線
３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶
縁膜２、半導体層１ａの低濃度ソース領域１ｂ及び低濃
度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域
１ｄ及び高濃度ドレイン領域１ｅ、ソース電極３０３並
びにドレイン電極３０２を備えて構成されている。
【００７３】走査線３ａの上には、高濃度ソース領域１
ｄとソース電極３０３とを通じるコンタクトホール８
２、高濃度ドレイン領域１ｅとドレイン電極３０２とを
通じるコンタクトホール８３、及び下側遮光膜１１ａと
引き出し電極２０４とを通じるコンタクトホール２８２
が各々形成された第１層間絶縁膜４１が形成されてい
る。
【００７４】（基板装置の製造方法）次に、以上の如き
構成を持つ基板装置の製造方法について図２から図５を
参照して説明する。ここに、図２及び図３は、図１に示
した断面部分における各工程での断面構造を、順を追っ
て示す工程図である。また、図４（ａ）は、下側遮光膜
１１ａと引き出し電極２０４との接続個所を拡大して示
す拡大断面図であり、図４（ｂ）は、比較例における同
個所の拡大断面図であり、図５は、変形形態における同
個所の拡大断面図である。
【００７５】図２の工程（１ａ）では、先ず石英基板、
ハードガラス、シリコン基板等の基板１０を用意する。
ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気
且つ約９００〜１３００℃の高温でアニール処理し、後
に実施される高温プロセスにおける基板１０に生じる歪
みが少なくなるように前処理しておく。
【００７６】続いて、このように処理された基板１０の
全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の金属や金属シ
リサイド等の金属合金膜を、スパッタリングにより、１
００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍ
の膜厚の遮光膜を形成する。そしてフォトリソグラフィ
及びエッチングにより、所定平面形状を持つ下側遮光膜
１１ａを形成する。
【００７７】続いて、下側遮光膜１１ａ上に、例えば、
常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチ
ル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチ
ル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・
オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳ
Ｇ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化
シリコン膜や酸化シリコン膜等からなる第１下地絶縁膜
１２’を形成する。
【００７８】次に、工程（２ａ）では、第１下地絶縁膜
１２’に対してＣＭＰ処理を行って、その表面を平坦化
する。具体的には、例えば研磨プレート上に固定された
研磨パッド上に、シリカ粒を含んだ液状のスラリー（化
学研磨液）を流しつつ、スピンドルに固定した基板表面
（第１下地絶縁膜１２’の側）を、回転接触させること
により、第１下地層間絶縁膜１２’の表面を研磨する。
そして、時間管理により或いは適当なストッパ層を基板
１０上の所定位置に形成しておくことにより、研磨処理
を停止する。この結果、膜厚が約５００〜１５００ｎｍ
であると共に上面が平坦化された第１下地絶縁膜１２が
完成する。
【００７９】他方、上記工程（１ａ）及び（２ａ）とは
別に、工程（１ｂ）では、半導体基板４００を用意す
る。より具体的には、ＴＦＴ３０をＰチャネル型とする
場合には、Ｎ型の半導体基板４００を用意し、ＴＦＴ３
０をＮチャネル型とする場合には、Ｐ型の半導体基板４
００を用意する。尚、Ｖ族元素やIII族元素のドーパン
トを用いたドープは、インゴットの段階で行ってもよい
が、ウエーハの段階で行ってもよいし、更には、半導体
層１が基板１０上に移された後に行ってもよい。
【００８０】続いて、半導体基板４００に対して、例え
ば約９００〜１３００℃の高温による熱処理を施して、
その表面に熱酸化膜たる第２下地絶縁膜１３を形成す
る。
【００８１】次に工程（２ｂ）では、このように半導体
基板４００上に形成された第２下地絶縁膜１３に対して
水素イオン注入を行う。この水素イオン注入量により、
後の分離工程において分離線２２０で分離される半導体
層１の層厚を制御できるが、具体的な注入量について
は、実験的、経験的又は理論的に若しくはシミュレーシ
ョンにより個別具体的に設定する。
【００８２】次に工程（３）では、工程（２ａ）で形成
された第１下地絶縁膜１２の表面に、工程（２ｂ）で形
成された第２下地絶縁膜１３の表面が密着するように、
図（２ｂ）に示した半導体基板４００の上下を逆転させ
て、両基板を対向配置させる。この状態で、例えば６０
０℃程度の熱処理を施すことにより、第１下地絶縁膜１
２と第２下地絶縁膜１３とを貼り合わせ界面２０１にて
相互に接着する。
【００８３】次に工程（４）では、両基板の分離を行
う。ここでは、工程（２ｂ）における水素イオン注入量
に応じた層厚の半導体層１を、その熱酸化膜たる第２下
地絶縁膜１３と共に、分離線２２０にて、半導体基板４
００から分離する。更に、基板１０上に移された半導体
層１ａに対しタッチポリッシュによる表面処理を行う。
これらにより、例えば約５０〜２００ｎｍの層厚の半導
体層１が形成される。尚、半導体層１が分離した半導体
基板４００’については、リサイクルに回される。
【００８４】次に、工程（５）では、第１下地絶縁膜１
２上に貼り合わせ界面２０１にて貼り合わせられた第２
下地絶縁膜１３上に、半導体層１に対するフォトリソグ
ラフィ及びエッチングにより、所定パターンを有する半
導体層１ａを形成する。即ち、ＳＯＩ構造を持つ半導体
層１ａを形成する。
【００８５】次に図３の工程（６）では、半導体層１ａ
を約９００〜１３００℃の温度、好ましくは約１０００
℃の温度により熱酸化して下層ゲート絶縁膜を形成し、
続けて減圧ＣＶＤ法等により、若しくは両者を続けて行
うことにより、上層ゲート絶縁膜を形成する、これによ
り、多層の高温酸化シリコン膜（ＨＴＯ膜）や窒化シリ
コン膜からなる（ゲート絶縁膜を含む）絶縁膜２を形成
する。この結果、半導体層１ａは、約３０〜１５０ｎｍ
の厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶
縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましく
は約３０〜１００ｎｍの厚さとなる。
【００８６】続いて、ＴＦＴ３０のスレッシュホールド
電圧Ｖｔｈを制御するために、半導体層１ａのうちＮチ
ャネル領域或いはＰチャネル領域に、ボロン等のドーパ
ントを予め設定された所定量だけイオン注入等によりド
ープする。
【００８７】続いて、減圧ＣＶＤ法等によりポリシリコ
ン膜を堆積し、更にリン（Ｐ）を熱拡散し、このポリシ
リコン膜を導電化する。又は、Ｐイオンをこのポリシリ
コン膜の成膜と同時に導入したドープトシリコン膜を用
いてもよい。このポリシリコン膜の膜厚は、約１００〜
５００ｎｍの厚さ、好ましくは約３５０ｎｍ程度であ
る。そして、フォトリソグラフィ及びエッチングによ
り、ＴＦＴ３０のゲート電極部を含めて所定パターンの
走査線３ａを形成する。
【００８８】例えば、ＴＦＴ３０をＬＤＤ構造を持つｎ
チャネル型のＴＦＴとする場合、半導体層１ａに、先ず
低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形
成するために、走査線３ａ（ゲート電極）をマスクとし
て、ＰなどのＶ族元素のドーパントを低濃度で（例え
ば、Ｐイオンを１〜３×１０１３／ｃｍ２のドーズ量に
て）ドープする。これにより走査線３ａ下の半導体層１
ａはチャネル領域１ａ’となる。更に、画素スイッチン
グ用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高
濃度ドレイン領域１ｅを形成するために、走査線３ａよ
りも幅の広い平面パターンを有するレジスト層を走査線
３ａ上に形成する。その後、ＰなどのＶ族元素のドーパ
ントを高濃度で（例えば、Ｐイオンを１〜３×１０１５
／ｃｍ２のドーズ量にて）ドープする。尚、例えば、低
濃度のドープを行わずに、オフセット構造のＴＦＴとし
てもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイ
オン等を用いたイオン注入技術によりセルフアライン型
のＴＦＴとしてもよい。この不純物のドープにより走査
線３ａは更に低抵抗化される。
【００８９】続いて、走査線３ａ上に、例えば、常圧又
は減圧ＣＶＤ法等によりＴＥＯＳガス、ＴＥＢガス、Ｔ
ＭＯＰガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰ
ＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化
シリコン膜等からなる第１層間絶縁膜４１を形成する。
この第１層間絶縁膜１２の膜厚は、例えば約５００〜２
０００ｎｍ程度とする。ここで好ましくは、８００℃の
程度の高温でアニール処理し、層間絶縁膜４１の膜質を
向上させておく。
【００９０】次に工程（７）では、第１層間絶縁膜４１
に対する反応性イオンエッチング、反応性イオンビーム
エッチング等のドライエッチングにより、コンタクトホ
ール８２、８３及び２８２を同時開孔する。
【００９１】続いて、減圧ＣＶＤ法等によりポリシリコ
ン膜を堆積し、更にリン（Ｐ）を熱拡散し、このポリシ
リコン膜を導電化する。又は、Ｐイオンをこのポリシリ
コン膜の成膜と同時に導入したドープトシリコン膜を用
いてもよい。このポリシリコン膜の膜厚は、約１００〜
５００ｎｍの厚さ、好ましくは約１５０ｎｍ程度であ
る。そして、フォトリソグラフィ及びエッチングによ
り、図１に示した如き、ソース電極３０３、ドレイン電
極３０２及び引き出し電極２０４を形成する。本実施敬
愛では特に、貼り合わせ界面２０１を間に挟んで積層形
成された引き出し電極２０４と、下側遮光膜１１ａと
を、基板面に垂直に延びるコンタクトホール２８２を介
して電気的に接続できる。
【００９２】以上説明した製造プロセスにより、前述し
た第１実施形態の電気光学装置を製造できる。
【００９３】本実施形態では特に、図３の工程（７）に
おいて、コンタクトホール２８２をドライエッチングに
より、貼り合わせ界面２０１を貫通して開孔する。即
ち、少なくとも貼り合わせ界面２０１にエッチャントが
到達する以前からドライエッチングにより当該エッチン
グ工程を行う。従って、ウエットエッチングのようにエ
ッチング液が貼り合わせ界面２０１に浸入してしまうこ
とはない。
【００９４】この結果、図４（ａ）に拡大して示すよう
に、コンタクトホール２８２における貼り合わせ界面２
０１を通過する個所に、クラック或いは剥離が生じた
り、貼り合わせ界面２０１の隙間が基板面に沿って不規
則に広がったりすることは殆どなくなる。
【００９５】これに対し、コンタクトホール２８２をウ
エットエッチングで開孔させた比較例を示す図４（ｂ）
の場合には、コンタクトホール２８２における貼り合わ
せ界面２０１を通過する個所に、クラック２５０が生じ
てしまうのである。
【００９６】このように本実施形態によれば、コンタク
トホール２８２により信頼性の高い電気的な接続が可能
となり、更にコンタクトホール２８２付近に位置する他
の配線、素子等においても信頼性の高い電気的な接続或
いは絶縁が可能となる。
【００９７】以上の結果、後述する液晶装置等の電気光
学装置用など、特に貼り合わせ技術及びＳＯＩ技術を利
用しつつ比較的複雑な積層構造を持つ基板装置が要求さ
れる用途に、本実施形態における基板装置２００を応用
すれば、コンタクトホール２８２における貼り合わせ界
面２０１を通過する個所での欠陥を低減できるので、最
終的には電気光学装置全体の装置信頼性或いは製造歩留
まりを顕著に向上できる。
【００９８】尚、図４の工程（７）では、コンタクトホ
ール２８２を開孔するために、専らドライエッチングを
用いることとしたが、エッチング時間の制御等により、
貼り合わせ界面２０１よりも浅い所定深度までは、エッ
チング液を用いてウエットエッチングを行ってもよい。
そして、その後はドライエッチングを行って貼り合わせ
界面２０１を貫通して、下側遮光膜１１ａまでエッチン
グを続ければ、この場合にも、エッチング液が貼り合わ
せ界面２０１に浸入することはない。
【００９９】また上述の実施形態では、コンタクトホー
ル２８２内にも、引き出し電極２０４を構成する導電層
を形成したが、図５に示す変形形態のように、コンタク
トホール２８２開孔後に、コンタクトホール２８２内
に、例えばＣｒ、Ｍｏ等の高融点金属からなる導電性の
プラグ２３０を形成し、その後に引出し電極２０４’を
形成することも可能である。
【０１００】次に以上の如く構成された基板装置を備え
てなる、本発明の電気光学装置に係る実施形態を図面に
基づいて説明する。以下の実施形態は、本発明の電気光
学装置を液晶装置に適用したものである。
【０１０１】（電気光学装置の全体構成）先ず、本発明
の実施形態における電気光学装置の全体構成について、
図６及び図７を参照して説明する。ここでは、電気光学
装置の一例である駆動回路内蔵型のＴＦＴアクティブマ
トリクス駆動方式の液晶装置を例にとる。図６は、ＴＦ
Ｔアレイ基板をその上に形成された各構成要素と共に対
向基板の側から見た平面図であり、図７は、図６のＨ−
Ｈ’断面図である。
【０１０２】図６及び図７において、本実施形態に係る
電気光学装置では、図１に示した基板装置を構成する基
板１０と対向基板２０とが対向配置されている。
【０１０３】基板１０と対向基板２０との間に液晶層５
０が封入されており、基板１０と対向基板２０とは、画
像表示領域１０ａの周囲に位置するシール領域に設けら
れたシール材５２により相互に接着されている。シール
材５２は、両基板を貼り合わせるために、例えば熱硬化
樹脂、熱及び光硬化樹脂、光硬化樹脂、紫外線硬化樹脂
等からなり、製造プロセスにおいて基板１０上に塗布さ
れた後、加熱、加熱及び光照射、光照射、紫外線照射等
により硬化させられたものである。
【０１０４】このようなシール材５２中には、両基板間
の間隔（基板間ギャップ）を所定値とするためのグラス
ファイバ或いはガラスビーズ等のギャップ材が混合され
ている。即ち、本実施形態の電気光学装置は、プロジェ
クタのライトバルブ用として小型で拡大表示を行うのに
適している。但し、当該電気光学装置が液晶ディスプレ
イや液晶テレビのように大型で等倍表示を行う液晶装置
であれば、このようなギャップ材は、液晶層５０中に含
まれてもよい。
【０１０５】対向基板２０の４隅には、上下導通材１０
６が設けられており、基板１０に設けられた上下導通端
子と対向基板２０に設けられた対向電極２１との間で電
気的な導通をとる。
【０１０６】図６及び図７において、シール材５２が配
置されたシール領域の内側に並行して、画像表示領域１
０ａを規定する遮光性の額縁５３が対向基板２０側に設
けられている。額縁５３は基板１０側に設けても良いこ
とは言うまでもない。画像表示領域の周辺に広がる周辺
領域のうち、シール材５２が配置されたシール領域の外
側部分には、データ線駆動回路１０１及び外部回路接続
端子１０２が基板１０の一辺に沿って設けられており、
走査線駆動回路１０４が、この一辺に隣接する２辺に沿
って設けられている。更に基板１０の残る一辺には、画
像表示領域１０ａの両側に設けられた走査線駆動回路１
０４間をつなぐための複数の配線１０５が設けられてい
る。
【０１０７】図７において、基板１０上には、画素スイ
ッチング用のＴＦＴや走査線、データ線等の配線が形成
された後の画素電極９ａ上に、配向膜が形成されてい
る。他方、対向基板２０上には、対向電極２１の他、最
上層部分に配向膜が形成されている。また、液晶層５０
は、例えば一種又は数種類のネマティック液晶を混合し
た液晶からなり、これら一対の配向膜間で、所定の配向
状態をとる。
【０１０８】本実施形態では、額縁５３下にある基板１
０上の領域に、サンプリング回路１１８が設けられてい
る。サンプリング回路１１８は、画像信号線上の画像信
号をデータ線駆動回路１０１から供給されるサンプリン
グ回路駆動信号に応じてサンプリングしてデータ線に供
給するように構成されている。
【０１０９】（電気光学装置の回路構成及び動作）次に
以上の如く構成された電気光学装置における回路構成及
び動作について図８を参照して説明する。図８は、電気
光学装置の画像表示領域を構成するマトリクス状に形成
された複数の画素における各種素子、配線等の等価回路
と周辺回路とを示すブロック図である。
【０１１０】図８において、本実施形態における電気光
学装置の画像表示領域を構成するマトリクス状に形成さ
れた複数の画素には夫々、画素電極９ａと当該画素電極
９aをスイッチング制御するためのＴＦＴ３０とが形成
されており、画像信号が供給されるデータ線６ａが当該
ＴＦＴ３０のソース電極に電気的に接続されている。
【０１１１】画像表示領域１０ａ外である周辺領域に
は、データ線６ａの一端（図６中で下端）が、サンプリ
ング回路１１８の例えばＴＦＴからなる各スイッチング
素子のドレインに接続されている。他方、画像信号線１
１５は、引き出し配線１１６を介してサンプリング回路
１１８のＴＦＴのソースに接続されている。データ線駆
動回路１０１に接続されたサンプリング回路駆動信号線
１１４は、サンプリング回路１１８のＴＦＴのゲートに
接続されている。そして、画像信号線１１５上の画像信
号Ｓ１、Ｓ２、…、Ｓｎは、データ線駆動回路１０１か
らサンプリング回路駆動信号線１１４を介してサンプリ
ング回路駆動信号が供給されるのに応じて、サンプリン
グ回路１１８によりサンプリングされて各データ線６ａ
に供給されるように構成されている。
【０１１２】このようにデータ線６ａに書き込む画像信
号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給して
も構わないし、相隣接する複数のデータ線６ａ同士に対
して、グループ毎に供給するようにしても良い。
【０１１３】また、画素スイッチング用のＴＦＴ３０の
ゲートに走査線３ａが電気的に接続されており、所定の
タイミングで、走査線３ａにパルス的に走査信号Ｇ１、
Ｇ２、…、Ｇｍを、走査線駆動回路１０４により、この
順に線順次で印加するように構成されている。画素電極
９ａは、ＴＦＴ３０のドレインに電気的に接続されてお
り、スイッチング素子であるＴＦＴ３０を一定期間だけ
そのスイッチを閉じることにより、データ線６ａから供
給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミ
ングで書き込む。画素電極９ａを介して電気光学物質の
一例としての液晶に書き込まれた所定レベルの画像信号
Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電
極２１との間で一定期間保持される。液晶は、印加され
る電位レベルにより分子集合の配向や秩序が変化するこ
とにより、光を変調し、階調表示を可能にする。ノーマ
リーホワイトモードであれば、各画素の単位で印加され
た電圧に応じて入射光に対する透過率が減少し、ノーマ
リーブラックモードであれば、各画素の単位で印加され
た電圧に応じて入射光に対する透過率が増加され、全体
として電気光学装置からは画像信号に応じたコントラス
トを持つ光が出射する。ここで、保持された画像信号が
リークするのを防ぐために、画素電極９ａと対向電極２
１との間に形成される液晶容量と並列に蓄積容量７０を
付加する。蓄積容量７０は、後述する画素スイッチング
用のＴＦＴ３０の高濃度ドレイン領域１ｅと定電位の容
量線３００の間に誘電体膜３０１を介して形成される。
【０１１４】尚、基板１０上には、これらのデータ線駆
動回路１０１、走査線駆動回路１０４、サンプリング回
路１１８等に加えて、複数のデータ線６ａに所定電圧レ
ベルのプリチャージ信号を画像信号に先行して各々供給
するプリチャージ回路、製造途中や出荷時の当該電気光
学装置の品質、欠陥等を検査するための検査回路等を形
成してもよい。
【０１１５】そして、図１に示した基板装置２００内に
形成されたＳＯＩ構造を持つＴＦＴ３０と同一構造を持
つＴＦＴは、このように構成された電気光学装置におけ
る画素スイッチング用のＴＦＴの他、上述した各種周辺
回路を構成するＴＦＴとして利用することも可能であ
る。更に、図１に示した基板装置２００における第１遮
光膜１１ａと引き出し電極２０４とを接続するコンタク
トホール２８２は、例えば、基板１０上における周辺回
路の形成された周辺領域に開孔され、周辺回路用の定電
位源と接続される。定電位源としては、走査線駆動回路
やデータ線駆動回路に供給される正電源や負電源の定電
位源でも良いし、対向基板に供給される定電位でも構わ
ない。このように構成することにより、各画素のＴＦＴ
３０に対して、下側遮光膜１１ａの電位変動が悪影響を
及ぼす事態を未然防止できる。
【０１１６】（電気光学装置の画素部における構成）本
実施形態における電気光学装置の画素部における構成に
ついて、図９及び図１０を参照して説明する。図９は、
データ線、走査線、画素電極等が形成された電気光学装
置の相隣接する複数の画素群の平面図であり、図１０
は、図９のＡ−Ａ’断面図である。尚、図１０において
は、各層や各部材を図面上で認識可能な程度の大きさと
するため、各層や各部材毎に縮尺を異ならしめてある。
【０１１７】図９において、電気光学装置の基板１０上
には、マトリクス状に複数の透明な画素電極９ａ（点線
部９ａ’により輪郭が示されている）が設けられてお
り、画素電極９ａの縦横の境界に各々沿ってデータ線６
ａ、走査線３ａが設けられている。
【０１１８】また、半導体層１ａのうち図中右下がりの
斜線領域で示したチャネル領域１ａ’に対向するように
走査線３ａが配置されており、走査線３ａはゲート電極
として機能する。このように、走査線３ａとデータ線６
ａとの交差する個所には夫々、チャネル領域１ａ’に走
査線３ａがゲート電極として対向配置された画素スイッ
チング用のＴＦＴ３０が設けられている。
【０１１９】本実施形態では、容量線３００が、図中太
線で示したように走査線３ａの形成領域に重ねて形成さ
れている。より具体的には容量線３００は、走査線３ａ
に沿って延びる本線部と、図７中、データ線６ａと交差
する各個所からデータ線６ａに沿って上方に夫々突出し
た突出部と、コンタクトホール８４に対応する個所が僅
かに括れた括れ部とを備えている。
【０１２０】図９及び図１０に示すように、高濃度ドレ
イン領域１ｅには、画素電極９ａが、コンタクトホール
８３及び８５を介して中継接続用の導電層としても機能
するドレイン電極３０２により中継接続されている。高
濃度ソース領域１ｄには、データ線６ａが、コンタクト
ホール８１及び８２を介して中継接続用の導電層として
も機能するソース電極３０３により中継接続されてい
る。
【０１２１】ドレイン電極３０２の一部からなる画素電
位側容量電極上には、誘電体膜３０１を介して固定電位
側容量電極を含む容量線３００が形成されている。容量
線３００は、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の
高融点金属のうちの少なくとも一つを含む、金属単体、
合金、金属シリサイド、ポリサイド、これらを積層した
もの等からなる。本実施形態では、このようにドレイン
電極３０２の一部と、容量線３００の一部とが誘電体膜
３０１を介して対向配置されることにより、蓄積容量７
０が構築されている。
【０１２２】容量線３００上には、ソース電極３０３と
データ線６ａとを通じるコンタクトホール８１及びドレ
イン電極３０２と画素電極９ａとを通じるコンタクトホ
ール８５が各々形成された第２層間絶縁膜４２が形成さ
れている。第２層間絶縁膜４２は、例えばシリケートガ
ラス膜、窒化シリコン膜、酸化シリコン膜等から形成さ
れ、その膜厚は、例えば約５００〜２０００ｎｍ程度と
する。
【０１２３】第２層間絶縁膜４２上には、データ線６ａ
が形成されており、これらの上には更に、ドレイン電極
３０２へのコンタクトホール８５が形成された第３層間
絶縁膜４３が形成されている。係るデータ線６ａは、例
えば、スパッタリング、フォトリソグラフィ、エッチン
グ等により、所定パターンを持つようにＡｌ（アルミニ
ウム）等の低抵抗金属膜から形成され、その膜厚は、配
線幅に応じて必要な導電性が得られるように、例えば数
百ｎｍ程度とされる。他方、第３層間絶縁膜４３は、例
えばシリケートガラス膜、窒化シリコン膜、酸化シリコ
ン膜等から形成され、その膜厚は、例えば約５００〜２
０００ｎｍ程度とする。
【０１２４】画素電極９ａは、このように構成された第
３層間絶縁膜７の上面に設けられている。画素電極９ａ
は、例えばスパッタリング、フォトリソグラフィ、エッ
チング等により、ＩＴＯ（Indium Tin Oxide）膜等の透
明導電性膜から形成する。尚、後述の電気光学装置のよ
うに、ラビング処理を施された配向膜を形成してもよ
い。
【０１２５】データ線６ａは、ソース電極３０３を中継
することにより、コンタクトホール８１及びコンタクト
ホール８２を介して半導体層１ａのうち高濃度ソース領
域１ｄに電気的に接続されている。他方、画素電極９ａ
は、ソース電極３０３と同一膜からなるドレイン電極３
０２を中継層として利用して中継することにより、コン
タクトホール８３及び８５を介して半導体層１ａのうち
高濃度ドレイン領域１ｅに電気的に接続されている。
【０１２６】このようにドレイン電極３０２を中継層と
して用いることにより、画素電極９ａとＴＦＴ３０を構
成する半導体層１ａとの間の層間距離が例えば１０００
ｎｍ程度に長くても、両者間を一つのコンタクトホール
で接続する技術的困難性を回避しつつ比較的小径の二つ
の直列なコンタクトホール８３及び８４で両者間を良好
に接続でき、画素開口率を高めること可能となる。特に
このような中継層を用いれば、コンタクトホール開孔時
におけるエッチングの突き抜け防止にも役立つ。同様
に、ソース電極３０３を用いることにより、データ線６
ａとＴＦＴ３０を構成する半導体層１ａとの間の層間距
離が長くても、両者間を一つのコンタクトホールで接続
する技術的困難性を回避しつつ比較的小径の二つの直列
なコンタクトホール８１及び８２で両者間を良好に接続
できる。
【０１２７】図９及び図１０に示すように、ドレイン電
極３０２と容量線３００とが誘電体膜３０１を介して対
向配置されることにより、平面的に見て走査線３ａに重
なる領域及びデータ線６ａに重なる領域に、蓄積容量７
０が構築されている。
【０１２８】即ち、容量線３００は、走査線３ａを覆う
ように延びると共に、データ線６ａの領域下で、ドレイ
ン電極３０２を覆うように突き出す突出部を有し櫛歯状
に形成している。ドレイン電極３０２は、走査線３ａと
データ線６ａの交差部から、一方がデータ線６ａの領域
下にある容量線３００の突出部に沿って延び、他方が走
査線３ａの領域上にある容量線３００に沿って隣接する
データ線６ａ近傍まで延びるＬ字状の島状容量電極を形
成している。そして、誘電体膜３０１を介して容量線３
００にＬ字状のドレイン電極３０２が重なる領域で蓄積
容量７０が形成される。
【０１２９】蓄積容量７０の一方の容量電極を含むドレ
イン電極３０２は、コンタクトホール８５で画素電極９
ａと接続されており且つコンタクトホール８３で高濃度
ドレイン領域１ｅと接続されており、画素電極電位とさ
れる。
【０１３０】蓄積容量７０の他方の容量電極を含む容量
線３００は、画素電極９ａが配置された画像表示領域か
らその周囲に延設され、定電位源と電気的に接続され
て、固定電位とされる。定電位源としては、ＴＦＴ３０
を駆動するための走査信号を走査線３ａに供給するため
の走査線駆動回路や画像信号をデータ線６ａに供給する
サンプリング回路を制御するデータ線駆動回路に供給さ
れる正電源や負電源の定電位源でも良いし、対向基板に
供給される定電位でも構わない。
【０１３１】蓄積容量７０の誘電体膜３０１は、例えば
膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ膜（高温酸
化膜）、ＬＴＯ膜（低温酸化膜）等の酸化シリコン膜、
あるいは窒化シリコン膜等から構成される。誘電体膜３
０１は、ドレイン電極３０２の表面を酸化することによ
って得た熱酸化膜でもよい。蓄積容量７０を増大させる
観点からは、膜厚の信頼性が十分に得られる限りにおい
て、誘電体膜３０１は薄い程良い。
【０１３２】図１０に示すように、電気光学装置は、電
気光学基板装置２００と、これに対向配置される透明な
対向基板２０とを備えている。対向基板２０は、例えば
ガラス基板や石英基板からなる。基板１０には、画素電
極９ａが設けられており、その上側には、ラビング処理
等の所定の配向処理が施された配向膜１６が設けられて
いる。また配向膜１６は例えば、ポリイミド膜などの有
機膜からなる。
【０１３３】他方、対向基板２０には、その全面に渡っ
て対向電極２１が設けられており、その下側には、ラビ
ング処理等の所定の配向処理が施された配向膜２２が設
けられている。対向電極２１は例えば、ＩＴＯ膜などの
透明導電性膜からなる。また配向膜２２は、ポリイミド
膜などの有機膜からなる。
【０１３４】基板１０には、各画素電極９ａに隣接する
位置に、各画素電極９ａをスイッチング制御する画素ス
イッチング用のＴＦＴ３０が設けられている。
【０１３５】対向基板２０には、更に遮光膜を設けるよ
うにしてもよい。このような構成を採ることで、対向基
板２０側から入射光がＴＦＴ３０の半導体層１ａのチャ
ネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレ
イン領域１ｃに侵入するのを抑制できる。更に、対向基
板上の遮光膜は、入射光が照射される面を高反射な膜で
形成することにより、電気光学装置の温度上昇を防ぐ働
きをする。
【０１３６】尚、本実施形態では、Ａｌ膜等からなる遮
光性のデータ線６ａで、各画素の遮光領域のうちデータ
線６ａに沿った部分を遮光してもよいし、容量線３００
を遮光性の膜で形成することによりチャネル領域１ａ’
等を遮光することができる。
【０１３７】このように構成され、画素電極９ａと対向
電極２１とが対面するように配置された基板１０と対向
基板２０との間には、シール材により囲まれた空間に電
気光学物質の一例である液晶が封入され、液晶層５０が
形成される。液晶層５０は、画素電極９ａからの電界が
印加されていない状態で配向膜１６及び２２により所定
の配向状態をとる。
【０１３８】以上説明した実施形態では、多数の導電層
を積層することにより、データ線６ａや走査線３ａに沿
った領域に段差が生じるが、第１層間絶縁膜４１、第２
層間絶縁膜４２に溝を掘って、データ線６ａ等の配線や
ＴＦＴ３０等を埋め込むことにより平坦化処理を行って
もよいし、第３層間絶縁膜４３や第２層間絶縁膜４２の
上面の段差をＣＭＰ処理等で研磨することにより、或い
は有機ＳＯＧを用いて平らに形成することにより、当該
平坦化処理を行ってもよい。
【０１３９】更に以上説明した実施形態では、画素スイ
ッチング用ＴＦＴ３０は、好ましくは図１０に示したよ
うにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低
濃度ドレイン領域１ｃに不純物の打ち込みを行わないオ
フセット構造を持ってよいし、走査線３ａの一部からな
るゲート電極をマスクとして高濃度で不純物を打ち込
み、自己整合的に高濃度ソース及びドレイン領域を形成
するセルフアライン型のＴＦＴであってもよい。また本
実施形態では、画素スイッチング用ＴＦＴ３０のゲート
電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１
ｅ間に１個のみ配置したシングルゲート構造としたが、
これらの間に２個以上のゲート電極を配置してもよい。
このようにデュアルゲート或いはトリプルゲート以上で
ＴＦＴを構成すれば、チャネルとソース及びドレイン領
域との接合部のリーク電流を防止でき、オフ時の電流を
低減することができる。そして、周辺回路を構成するＴ
ＦＴについても同様に各種のＴＦＴとして構築可能であ
る。
【０１４０】以上図１から図１０を参照して説明した各
実施形態では、データ線駆動回路１０１及び走査線駆動
回路１０４をＴＦＴアレイ基板１０の上に設ける代わり
に、例えばＴＡＢ（Tape Automated bonding）基板上に
実装された駆動用ＬＳＩに、基板１０の周辺部に設けら
れた異方性導電フィルムを介して電気的及び機械的に接
続するようにしてもよい。また、対向基板２０の投射光
が入射する側及び基板１０の出射光が出射する側には各
々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ（V
ertically Aligned）モード、ＰＤＬＣ(Polymer Disper
sed Liquid Crystal)モード等の動作モードや、ノーマ
リーホワイトモード／ノーマリーブラックモードの別に
応じて、偏光フィルム、位相差フィルム、偏光板などが
所定の方向で配置される。
【０１４１】以上説明した各実施形態における電気光学
装置は、プロジェクタに適用されるため、３枚の電気光
学装置がＲＧＢ用のライトバルブとして各々用いられ、
各ライトバルブには各々ＲＧＢ色分解用のダイクロイッ
クミラーを介して分解された各色の光が投射光として各
々入射されることになる。従って、各実施形態では、対
向基板２０に、カラーフィルタは設けられていない。し
かしながら、対向基板に遮光膜の形成されていない画素
電極９ａに対向する所定領域にＲＧＢのカラーフィルタ
をその保護膜と共に、対向基板２０上に形成してもよ
い。このようにすれば、プロジェクタ以外の直視型や反
射型のカラー電気光学装置について、各実施形態におけ
る電気光学装置を適用できる。また、対向基板２０上に
１画素1個対応するようにマイクロレンズを形成しても
よい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対
向する画素電極９ａ下にカラーレジスト等でカラーフィ
ルタ層を形成することも可能である。このようにすれ
ば、入射光の集光効率を向上することで、明るい電気光
学装置が実現できる。更にまた、対向基板２０上に、何
層もの屈折率の相違する干渉層を堆積することで、光の
干渉を利用して、ＲＧＢ色を作り出すダイクロイックフ
ィルタを形成してもよい。このダイクロイックフィルタ
付き対向基板によれば、より明るいカラー電気光学装置
が実現できる。
【０１４２】（周辺領域における基板装置の製造方法）
次に、上述した実施形態の電気光学装置に好適に用いら
れる、周辺領域における基板装置の製造方法に係る実施
形態について、図１１及び図１２を参照して説明する。
ここに、図１１は、周辺領域における基板装置のコンタ
クトホール付近の様子を示す断面図であり、図１２は、
周辺領域における基板装置の製造方法を図１１に対応す
る断面で示す工程図である。尚、図１１及び図１２にお
いて、図１から図３及び図１０に示した構成要素と同一
の構成要素には同一の参照符号を付し、それらの説明は
適宜省略する。
【０１４３】図１１に示すように本実施形態は、画像表
示領域１０ａの周辺に位置すると共に、図６から図８に
示した走査線駆動回路１０４、データ線駆動回路１０１
等が作り込まれる、基板１０上における周辺領域５００
に、第１導電層の一例たる遮光膜１１ａと、第２導電層
の一例たる引き出し電極２０４とを、コンタクトホール
２８２を介して電気的に接続する工程に関するものであ
る。
【０１４４】次に、図１２の工程図に沿って、図１１に
示した如き構造を含む、周辺領域における基板装置の製
造方法について説明する。
【０１４５】図１２（ａ）に示すように、先ず基板１０
上に、導電性の遮光膜である高融点金属膜等を、スパッ
タリング法、ＣＶＤ法等により形成し、その後、フォト
リソグラフィ及びエッチングによりパターニングして、
所定パターンの遮光膜１１ａを形成する。続いて図１２
（ｂ）に示すように、図２に示したと同様に、貼り合わ
せ法等を用いて、周辺領域における層間絶縁膜として機
能する、第１下地絶縁膜１２、第２下地絶縁膜１３及び
第１層間絶縁膜４１を形成する。続いて図１２（ｃ）に
示すように、図３に示したと同様に、コンタクトホール
２８２をこれら三つの絶縁膜に開孔する。
【０１４６】次に図１２（ｄ）に示すように、コンタク
トホール２８２が開孔された第１層間絶縁膜４１上に、
ＣＶＤ法、スパッタリング法等により、例えばポリシリ
コン膜等の、引き出し電極２０４となる材料膜を形成す
る。続いて、この材料膜のパターニングと層前後して、
イオンインプラ工程によってこの材料膜にイオン６００
を打ち込んで低抵抗化する。例えば、ジボランガスを用
いてＢ（ボロン）を２５Ｋｅｖ程度の加速度にて且つ１
０１５／ｃｍ２程度の比較的高濃度のドーズ量にて、イ
オン６００を打ち込めば、引き出し電極２０４として良
好な導電性が得られる。
【０１４７】引き出し電極２０４の材料膜としては、ノ
ンドープトシリコン膜を用いてもよいし、成膜と同時に
イオンを導入したドープトシリコン膜を用いてもよい。
後者の場合には、イオンインプラ工程によって一層の低
抵抗化或いは所望の抵抗値を有するように引き出し電極
２０４を形成できる。
【０１４８】本実施形態では好ましくは、このようにポ
リシリコン膜から引き出し電極２０４を形成するのと同
一工程により且つこれと同一層から、画像表示領域１０
ａにおいて、図１０に示した画素スイッチング用ＴＦＴ
３０を構成するドレイン電極３０２及びソース電極３０
３を形成する。この際、半導体層１ａの高濃度ドレイン
領域１ｅ及び高濃度ソース領域１ｄがＰ＋型であれば、
引き出し電極２０４並びにドレイン電極３０２及びソー
ス電極３０３を、同一型、即ちＰ＋型とするのが好まし
い。或いは、半導体層１ａの高濃度ドレイン領域１ｅ及
び高濃度ソース領域１ｄがＮ＋型であれば、引き出し電
極２０４並びにドレイン電極３０２及びソース電極３０
３を、同一型、即ちＮ＋型とするのが好ましい。このよ
うに製造すれば、画素スイッチング用ＴＦＴ３０におい
て、ドレイン電極３０２と高濃度ドレイン領域１ｅとの
接合面や、ソース電極３０３と高濃度ソース領域１ｄと
の接合面に、ＰＮ接合を構築しないで済むので、良好な
電気的接続が得られる。
【０１４９】以上のように本実施形態の製造方法によれ
ば、周辺領域において、コンタクトホール２８２内の材
料膜を比較的容易に低抵抗化して、引き出し電極２０４
を形成できる。この結果、引き出し電極２０４と遮光膜
１１ａとをコンタクトホール２８２を介して良好に電気
的に接続でき、これらを含んでなる図８に示した如き走
査線駆動回路１０４、データ線駆動回路１０１、サンプ
リング回路１１８、画像信号線１１５等の周辺回路を構
築できる。しかも同時に、画素スイッチング用ＴＦＴ３
０におけるドレイン電極３０２及びソース電極３０３に
おいても良好な電気的接続が得られる。
【０１５０】（電子機器の実施形態）次に、以上詳細に
説明した電気光学装置をライトバルブとして用いた電子
機器の一例たる投射型カラー表示装置の実施形態につい
て、その全体構成、特に光学的な構成について説明す
る。ここに図１３は、投射型カラー表示装置の図式的断
面図である。
【０１５１】図１３において、本実施形態における投射
型カラー表示装置の一例たる液晶プロジェクタ１１００
は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装
置１００を含む液晶モジュールを３個用意し、夫々ＲＧ
Ｂ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂと
して用いたプロジェクタとして構成されている。液晶プ
ロジェクタ１１００では、メタルハライドランプ等の白
色光源のランプユニット１１０２から投射光が発せられ
ると、３枚のミラー１１０６及び２枚のダイクロイック
ミラー１１０８によって、ＲＧＢの３原色に対応する光
成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバル
ブ１００Ｒ、１００Ｇ及び１００Ｂに夫々導かれる。こ
の際特にＢ光は、長い光路による光損失を防ぐために、
入射レンズ１１２２、リレーレンズ１１２３及び出射レ
ンズ１１２４からなるリレーレンズ系１１２１を介して
導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及
び１００Ｂにより夫々変調された３原色に対応する光成
分は、ダイクロイックプリズム１１１２により再度合成
された後、投射レンズ１１１４を介してスクリーン１１
２０にカラー画像として投射される。
【０１５２】本発明は、上述した各実施形態に限られる
ものではなく、請求の範囲及び明細書全体から読み取れ
る発明の要旨或いは思想に反しない範囲で適宜変更可能
であり、そのような変更を伴なう基板装置の製造方法及
び該基板装置、電気光学装置の製造方法及び該電気光学
装置、並びにこれを備えた電子機器もまた本発明の技術
的範囲に含まれるものである。
【図面の簡単な説明】
【図１】 本発明の実施形態である基板装置の断面図で
ある。
【図２】 実施形態の基板装置の製造方法の工程図（そ
の１）である。
【図３】 実施形態の基板装置の製造方法の工程図（そ
の２）である。
【図４】 本実施形態の基板装置におけるコンタクトホ
ール部分の拡大断面図（図４（ａ））及び比較例の基板
装置におけるコンタクトホール部分の拡大断面図（図４
（ｂ））である。
【図５】 変形形態の基板装置におけるコンタクトホー
ル部分の拡大断面図である。
【図６】 本発明の実施形態の電気光学装置におけるＴ
ＦＴアレイ基板をその上に形成された各構成要素と共に
対向基板の側から見た平面図である。
【図７】 図６のＨ−Ｈ’断面図である。
【図８】 本発明の実施形態の電気光学装置における画
像表示領域を構成するマトリクス状の複数の画素に設け
られた各種素子、配線等の等価回路である。
【図９】 実施形態の電気光学装置におけるデータ線、
走査線、画素電極等が形成されたＴＦＴアレイ基板の相
隣接する複数の画素群の平面図である。
【図１０】 図９のＡ−Ａ’断面図である。
【図１１】 周辺領域における基板装置のコンタクトホ
ール付近の様子を示す断面図である。
【図１２】 周辺領域における基板装置の製造方法を図
１２に対応する断面で示す工程図である。
【図１３】 本発明の電子機器の実施形態である投射型
カラー表示装置の一例たるカラー液晶プロジェクタを示
す図式的断面図である。
【符号の説明】
１ａ…半導体層 １ａ’…チャネル領域 １ｂ…低濃度ソース領域 １ｃ…低濃度ドレイン領域 １ｄ…高濃度ソース領域 １ｅ…高濃度ドレイン領域 ２…絶縁膜 ３ａ…走査線 ６ａ…データ線 ９ａ…画素電極 １０…基板 １１ａ…下側遮光膜 １２…第１下地絶縁膜 １３…第２下地絶縁膜 １６…配向膜 ２０…対向基板 ２１…対向電極 ２２…配向膜 ３０…ＴＦＴ ５０…液晶層 ７０…蓄積容量 ８１、８２、８３、８５、２８２…コンタクトホール ２００…基板装置 ２０１…貼り合わせ界面 ２０４…引き出し電極 ２２０…分離線 ２３０…プラグ ２５０…クラック ３００…容量線 ３０１…絶縁膜 ３０２…ドレイン電極 ３０３…ソース電極 ４００…半導体基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/88 Ａ 21/336 29/78 ６２７Ｄ 29/786 ６１２Ｃ ６１９Ｂ Ｆターム(参考） 2H092 JA24 JA44 JA46 JB51 JB57 KA07 MA05 MA07 MA18 MA19 MA27 NA29 PA09 RA05 5F033 GG03 HH04 HH08 HH17 HH18 HH19 HH20 HH21 HH26 HH38 JJ01 JJ04 JJ08 JJ17 JJ20 JJ38 KK04 KK08 KK17 KK18 KK19 KK21 KK26 KK27 KK28 KK29 KK30 LL04 MM05 MM07 MM30 PP06 PP09 PP15 QQ08 QQ09 QQ11 QQ13 QQ22 QQ37 QQ48 QQ58 QQ60 QQ61 QQ65 QQ73 RR04 RR06 RR13 RR14 RR15 SS04 SS12 SS13 TT02 VV15 XX01 XX10 XX32 5F110 AA26 BB02 CC02 DD02 DD03 DD05 DD13 DD14 DD17 EE09 FF02 FF03 FF09 FF23 GG02 GG12 GG25 GG32 GG52 HJ01 HJ04 HJ13 HL04 HL08 HL11 HM15 HM19 NN03 NN22 NN23 NN24 NN25 NN26 NN35 NN44 NN46 NN72 NN73 QQ04 QQ11 QQ17 QQ19 5G435 AA14 AA17 BB12 BB17 CC09 DD06 HH14 KK05 LL08 LL15

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 基板上に、第１導電層と、該第１導電層
    の上方に積層形成された第１絶縁膜と、該第１絶縁膜上
    に貼り合わされた第２絶縁膜と、該第２絶縁膜の上方に
    積層された第２導電層とを備えており、前記第１導電層
    と前記第２導電層とを接続するコンタクトホールが前記
    第１絶縁膜及び前記第２絶縁膜間の貼り合わせ界面を貫
    通して前記第１絶縁膜及び前記第２絶縁膜に開孔されて
    いる基板装置を製造する基板装置の製造方法であって、 前記第１絶縁膜及び前記第２絶縁膜間を貼り合わせる貼
    り合わせ工程と、 前記貼り合わせ工程後に前記コンタクトホールをエッチ
    ングにより前記貼り合わせ界面を貫通して開孔するエッ
    チング工程と、 該コンタクトホールを介して前記第１導電層と前記第２
    導電層とを電気的に接続する接続工程とを含み、 前記エッチング工程は、少なくとも前記貼り合わせ界面
    にエッチャントが到達する以前からドライエッチングに
    より行うことを特徴とする基板装置の製造方法。
  2. 【請求項２】 前記基板装置は、前記第２絶縁膜上に形
    成された半導体層と、該半導体層の上方に形成された層
    間絶縁膜とを更に備えており、前記基板上における前記
    層間絶縁膜の上方に前記第２導電層が形成されており、 前記貼り合わせ工程前に、前記基板上に前記第１導電層
    を形成する工程と、前記第１導電層上に前記第１絶縁膜
    を形成する工程と、前記基板とは別に用意された半導体
    基板の表面付近に含まれる前記半導体層上に前記第２絶
    縁膜を形成する工程とを含み、 前記貼り合わせ工程後に、前記第１絶縁膜上に前記第２
    絶縁膜及び前記半導体層を残すように、前記半導体層を
    前記半導体基板から分離する工程を含むことを特徴とす
    る請求項１に記載の基板装置の製造方法。
  3. 【請求項３】 前記半導体層は、単結晶シリコン層から
    なることを特徴とする請求項２に記載の基板装置の製造
    方法。
  4. 【請求項４】 前記半導体層にチャネル領域、ソース領
    域及びドレイン領域を作り込んで薄膜トランジスタを形
    成する工程と、 該薄膜トランジスタ上に前記層間絶縁膜を形成する工程
    とを更に備えており、 前記エッチング工程では、前記コンタクトホールを前記
    層間絶縁膜、前記第２絶縁膜及び前記第１絶縁膜を貫通
    するように開孔することを特徴とする請求項２又は３に
    記載の基板装置の製造方法。
  5. 【請求項５】 前記第１導電層を形成する工程では、前
    記基板上における前記半導体層のうち少なくとも前記チ
    ャネル領域に対向する領域に遮光性の導電膜から前記第
    １導電層を形成することを特徴とする請求項４に記載の
    基板装置の製造方法。
  6. 【請求項６】 前記基板上に、 前記ソース領域に接続されたソース電極を、シリコン膜
    をイオンインプラにより低抵抗化することによって形成
    する工程と、 前記ドレイン領域に接続されたドレイン電極を、シリコ
    ン膜をイオンインプラにより低抵抗化することによって
    形成する工程とを更に備えたことを特徴とする請求項４
    又は５に記載の基板装置の製造方法。
  7. 【請求項７】 前記ソース電極及び前記ドレイン電極
    は、前記第２導電層と同一層からなることを特徴とする
    請求項６に記載の基板装置の製造方法。
  8. 【請求項８】 前記貼り合わせ工程前に、前記第１絶縁
    膜をＣＭＰ（Chemical Mechanical Polishing）処理す
    る工程を更に含むことを特徴とする請求項１から７のい
    ずれか一項に記載の基板装置の製造方法。
  9. 【請求項９】 前記貼り合わせ工程では、前記第１絶縁
    膜と第２絶縁膜とを密着させた状態で熱処理して貼り合
    わせることを特徴とする請求項１から８のいずれか一項
    に記載の基板装置の製造方法。
  10. 【請求項１０】 前記エッチング工程は、ウエットエッ
    チングを用いることなく行うことを特徴とする請求項１
    から９のいずれか一項に記載の基板装置の製造方法。
  11. 【請求項１１】 前記エッチング工程は、前記貼り合わ
    せ界面にエッチャントが到達するまでは、少なくとも一
    時的にウエットエッチングで行い、その後は、ドライエ
    ッチングで行うことを特徴とする請求項１から９のいず
    れか一項に記載の基板装置の製造方法。
  12. 【請求項１２】 前記接続工程では、前記コンタクトホ
    ール内に前記第２導電層の一部を形成することを特徴と
    する請求項１から１１のいずれか一項に記載の基板装置
    の製造方法。
  13. 【請求項１３】 前記接続工程では、前記コンタクトホ
    ール内に導電性のプラグを形成することを特徴とする請
    求項１から１１のいずれか一項に記載の基板装置の製造
    方法。
  14. 【請求項１４】 基板上に、第１導電層と、該第１導電
    層の上方に積層形成された第１絶縁膜と、該第１絶縁膜
    上に貼り合わされた第２絶縁膜と、該第２絶縁膜の上方
    に積層された第２導電層とを備えており、 前記第１導電層と前記第２導電層とを接続するコンタク
    トホールが、前記第１絶縁膜及び前記第２絶縁膜間の貼
    り合わせ界面を貫通して前記第１絶縁膜及び前記第２絶
    縁膜に開孔されており、 前記コンタクトホールにおける前記貼り合わせ界面を貫
    通する個所は、エッチング液により浸食されていないこ
    とを特徴とする基板装置。
  15. 【請求項１５】 前記第２絶縁膜上に半導体層と、該半
    導体層の上方に層間絶縁膜とを更に備えており、 前記基板上における前記層間絶縁膜の上方に前記第２導
    電層が形成されており、 前記半導体層にチャネル領域、ソース領域及びドレイン
    領域が作り込まれて薄膜トランジスタが構築されてお
    り、 前記コンタクトホールは、前記層間絶縁膜、前記第２絶
    縁膜及び前記第１絶縁膜を貫通するように開孔されてい
    ることを特徴とする請求項１４に記載の基板装置。
  16. 【請求項１６】 前記第１導電層は、前記基板上におけ
    る前記半導体層のうち少なくとも前記チャネル領域に対
    向する領域に、遮光性の導電膜から形成されていること
    を特徴とする請求項１５に記載の基板装置。
  17. 【請求項１７】 前記基板上に、 画素電極と、 該画素電極と前記ソース領域及び前記ドレイン領域の一
    方とを中継接続すると共に画素電位側容量電極を含む中
    間導電層と、 該画素電位側容量電極に誘電体膜を介して対向配置され
    た固定電位側容量電極を含む容量線とを更に備えてお
    り、 前記画素電位側容量電極及び前記固定電位側容量電極か
    ら前記画素電極に接続された蓄積容量が構築されている
    ことを特徴とする請求項１４から１６のいずれか一項に
    記載の基板装置。
  18. 【請求項１８】 前記中間導電層及び前記容量線のうち
    一方は、前記第２導電層と同一層からなることを特徴と
    する請求項１７に記載の基板装置。
  19. 【請求項１９】 前記中間導電層及び前記容量線のうち
    少なくとも一方は、導電性の遮光膜からなり、前記基板
    上において前記チャネル領域を上側から覆う部分を含む
    ことを特徴とする請求項1７又は１８に記載の基板装
    置。
  20. 【請求項２０】 前記基板上に、 前記チャネル領域にゲート絶縁膜を介して形成されたゲ
    ート電極に接続された走査線と、 前記ソース領域及び前記ドレイン領域の他方に接続され
    たデータ線と、 前記データ線と前記ソース領域及び前記ドレイン領域の
    他方とを中継接続すると共に前記第２導電層と同一層か
    らなる他の中間導電層とを更に備えたことを特徴とする
    請求項１７から１９のいずれか一項に記載の基板装置。
  21. 【請求項２１】 前記蓄積容量は、平面的に見て前記走
    査線に重なる領域にも少なくとも部分的に設けられてい
    ることを特徴とする請求項２０に記載の基板装置。
  22. 【請求項２２】 前記蓄積容量は、平面的に見て前記デ
    ータ線に重なる領域にも少なくとも部分的に設けられて
    いることを特徴とする請求項２０又は２１に記載の基板
    装置。
  23. 【請求項２３】 請求項１から１３のいずれか一項に記
    載の基板装置の製造方法を含み、 前記基板装置と対向基板とを対向配置した状態で貼り合
    せる工程と、 前記基板装置及び前記対向基板両者間に電気光学物質を
    封入する工程とを更に含むことを特徴とする電気光学装
    置の製造方法。
  24. 【請求項２４】 請求項１２から２２のいずれか一項に
    記載の基板装置と、 該基板装置に対向配置された対向基板と、 該対向基板と前記基板装置との間に挟持された電気光学
    物質とを備えたことを特徴とする電気光学装置。
  25. 【請求項２５】 前記基板上における前記電気光学物質
    が配置された画像表示領域の周辺に位置する周辺領域
    に、前記第１導電層からなる第１配線又は電極と、前記
    第２導電層からなる第２配線又は電極とを備えており、
    前記コンタクトホールは、前記周辺領域において前記第
    １配線又は電極と前記第２配線又は電極とを相互に接続
    することを特徴とする請求項２４に記載の電気光学装
    置。
  26. 【請求項２６】 前記基板上における前記電気光学物質
    が配置された画像表示領域の周辺に位置する周辺領域に
    作り込まれた周辺回路を更に備えており、 該周辺回路は、前記第１導電層、前記第２導電層及び前
    記コンタクトホールを含んでなること特徴とする請求項
    ２４又は２５に記載の電気光学装置。
  27. 【請求項２７】 請求項２４から２６のいずれか一項に
    記載の電気光学装置を具備することを特徴とする電子機
    器。
JP2002014608A 2001-03-23 2002-01-23 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器 Withdrawn JP2002353424A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002014608A JP2002353424A (ja) 2001-03-23 2002-01-23 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器
TW091105204A TW560071B (en) 2001-03-23 2002-03-19 Manufacturing method of substrate apparatus, substrate apparatus, manufacturing method of optoelectronic apparatus, optoelectronic apparatus, and electronic machine
US10/101,382 US6750476B2 (en) 2001-03-23 2002-03-20 Substrate device manufacturing method and substrate device, electrooptical device manufacturing method and electrooptical device and electronic unit
CNB021080038A CN1205503C (zh) 2001-03-23 2002-03-22 基板装置、电光学装置及其制造方法和电子仪器
KR10-2002-0015563A KR100449795B1 (ko) 2001-03-23 2002-03-22 기판 장치의 제조 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001085751 2001-03-23
JP2001-85751 2001-03-23
JP2002014608A JP2002353424A (ja) 2001-03-23 2002-01-23 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器

Publications (1)

Publication Number Publication Date
JP2002353424A true JP2002353424A (ja) 2002-12-06

Family

ID=26611953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002014608A Withdrawn JP2002353424A (ja) 2001-03-23 2002-01-23 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器

Country Status (5)

Country Link
US (1) US6750476B2 (ja)
JP (1) JP2002353424A (ja)
KR (1) KR100449795B1 (ja)
CN (1) CN1205503C (ja)
TW (1) TW560071B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260170A (ja) * 2003-02-27 2004-09-16 Sharp Corp 結晶シリコンダイアレイ、および、基板への結晶シリコン薄膜のアセンブル方法
JP2005158935A (ja) * 2003-11-25 2005-06-16 Seiko Epson Corp 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置および電子機器
JP2005203595A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
JP2007183409A (ja) * 2006-01-06 2007-07-19 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2007328066A (ja) * 2006-06-07 2007-12-20 Canon Inc 表示装置
JP2016213508A (ja) * 2016-09-07 2016-12-15 株式会社ジャパンディスプレイ 薄膜トランジスタ回路基板

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10105725B4 (de) * 2001-02-08 2008-11-13 Infineon Technologies Ag Halbleiterchip mit einem Substrat, einer integrierten Schaltung und einer Abschirmvorrichtung
JP4376522B2 (ja) * 2003-01-24 2009-12-02 シャープ株式会社 電磁波検出器
JP4794810B2 (ja) * 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
US6988688B2 (en) * 2003-08-08 2006-01-24 Eastman Kodak Company Web winding apparatus having traveling, gimbaled cinch roller and winding method
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
US20060118869A1 (en) * 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
JP4942341B2 (ja) * 2004-12-24 2012-05-30 三洋電機株式会社 表示装置
JP4111195B2 (ja) * 2005-01-26 2008-07-02 セイコーエプソン株式会社 デバイスとその製造方法及び電気光学装置とその製造方法並びに電子機器
US7768014B2 (en) * 2005-01-31 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method thereof
US7387946B2 (en) * 2005-06-07 2008-06-17 Freescale Semiconductor, Inc. Method of fabricating a substrate for a planar, double-gated, transistor process
TWI270928B (en) * 2005-07-22 2007-01-11 Sino American Silicon Products Method of manufacturing composite wafer sructure
GB2459647A (en) * 2008-04-28 2009-11-04 Sharp Kk Photosensitive structure with a light shading layer
US20100072579A1 (en) * 2008-09-23 2010-03-25 Andreas Thies Through Substrate Conductors
JP5476878B2 (ja) * 2009-09-14 2014-04-23 カシオ計算機株式会社 発光パネルの製造方法
JP2012208294A (ja) * 2011-03-29 2012-10-25 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、投射型表示装置および電子機器
KR102044314B1 (ko) * 2013-05-09 2019-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치
US20150168773A1 (en) * 2013-12-13 2015-06-18 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor array substrate, manufacturing method thereof, and liquid crystal display device
CN103681695B (zh) * 2013-12-13 2016-09-28 深圳市华星光电技术有限公司 薄膜晶体管阵列基板、制造方法及液晶显示装置
KR102141557B1 (ko) 2013-12-26 2020-08-05 엘지디스플레이 주식회사 어레이 기판
US20150257278A1 (en) * 2014-03-06 2015-09-10 Tactotek Oy Method for manufacturing electronic products, related arrangement and product
KR102662278B1 (ko) * 2016-11-30 2024-05-02 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN109920795A (zh) * 2017-12-12 2019-06-21 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR20220061335A (ko) * 2020-11-05 2022-05-13 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19543540C1 (de) * 1995-11-22 1996-11-21 Siemens Ag Vertikal integriertes Halbleiterbauelement mit zwei miteinander verbundenen Substraten und Herstellungsverfahren dafür
FR2765398B1 (fr) * 1997-06-25 1999-07-30 Commissariat Energie Atomique Structure a composant microelectronique en materiau semi-conducteur difficile a graver et a trous metallises
US6556265B1 (en) * 1998-03-19 2003-04-29 Seiko Epson Corporation LCD having auxiliary capacitance lines and light shielding films electrically connected via contact holes
DE19813239C1 (de) * 1998-03-26 1999-12-23 Fraunhofer Ges Forschung Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur
KR100268419B1 (ko) 1998-08-14 2000-10-16 윤종용 고집적 반도체 메모리 장치 및 그의 제조 방법
KR100309213B1 (ko) 1998-12-08 2002-11-23 엘지.필립스 엘시디 주식회사 회절노광기술을이용한액정표시장치제조방법
TW490756B (en) * 1999-08-31 2002-06-11 Hitachi Ltd Method for mass production of semiconductor integrated circuit device and manufacturing method of electronic components
JP3440057B2 (ja) * 2000-07-05 2003-08-25 唯知 須賀 半導体装置およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260170A (ja) * 2003-02-27 2004-09-16 Sharp Corp 結晶シリコンダイアレイ、および、基板への結晶シリコン薄膜のアセンブル方法
JP2005158935A (ja) * 2003-11-25 2005-06-16 Seiko Epson Corp 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置および電子機器
JP4677713B2 (ja) * 2003-11-25 2011-04-27 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置および電子機器
JP2005203595A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
JP4666277B2 (ja) * 2004-01-16 2011-04-06 セイコーエプソン株式会社 電気光学装置の製造方法
JP2007183409A (ja) * 2006-01-06 2007-07-19 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP4586732B2 (ja) * 2006-01-06 2010-11-24 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP2007328066A (ja) * 2006-06-07 2007-12-20 Canon Inc 表示装置
JP2016213508A (ja) * 2016-09-07 2016-12-15 株式会社ジャパンディスプレイ 薄膜トランジスタ回路基板

Also Published As

Publication number Publication date
CN1378093A (zh) 2002-11-06
KR20020075287A (ko) 2002-10-04
US20020145140A1 (en) 2002-10-10
TW560071B (en) 2003-11-01
KR100449795B1 (ko) 2004-09-22
CN1205503C (zh) 2005-06-08
US6750476B2 (en) 2004-06-15

Similar Documents

Publication Publication Date Title
JP2002353424A (ja) 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器
KR100490496B1 (ko) 전기광학 장치 및 전기광학 장치의 제조 방법, 및 투사형표시 장치, 전자기기
JP3731447B2 (ja) 電気光学装置及びその製造方法
JP2002353245A (ja) 電気光学基板装置及びその製造方法、電気光学装置、電子機器、並びに基板装置の製造方法
JP2004125887A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2001092372A (ja) 電気光学装置の製造方法、電気光学装置及び電子機器
JP2002244153A (ja) 電気光学装置、その製造方法及び電子機器
JP2002156652A (ja) 電気光学装置及びその製造方法
US7764325B2 (en) Electro-optical device, method of producing the same, and electronic apparatus
JP2002108244A (ja) 電気光学装置の製造方法
JP2002236460A (ja) 電気光学装置及びその製造方法並びに投射型表示装置
US7119391B2 (en) System and method of manufacturing a substrate device
JP3969439B2 (ja) 電気光学装置
JP4374812B2 (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器
JP2001265253A (ja) 電気光学装置
JP3757658B2 (ja) 電気光学装置の製造方法、電気光学装置及び電子機器
JP2004349451A (ja) 半導体装置及びその製造方法、電気光学装置及びその製造方法並びに電子機器
JP3855976B2 (ja) 電気光学装置及び電子機器
JP2004335848A (ja) 半導体装置及びその製造方法、電気光学装置及びその製造方法並びに電子機器
JP2003140127A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2001147447A (ja) 電気光学装置及びその製造方法
JP4522666B2 (ja) Ｔｆｔアレイ基板、液晶パネル及び液晶プロジェクタ
JP2000305484A (ja) 電気光学装置及びその製造方法並びに電子機器
JP4843840B2 (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器
JP3575481B2 (ja) 液晶装置及びその製造方法並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080319