JP4374812B2 - 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 - Google Patents
電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP4374812B2 JP4374812B2 JP2001261572A JP2001261572A JP4374812B2 JP 4374812 B2 JP4374812 B2 JP 4374812B2 JP 2001261572 A JP2001261572 A JP 2001261572A JP 2001261572 A JP2001261572 A JP 2001261572A JP 4374812 B2 JP4374812 B2 JP 4374812B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- electro
- base insulating
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Optical Elements Other Than Lenses (AREA)
Description
【発明の属する技術分野】
本発明は、SOI構造を有するトランジスタ等の半導体素子を備えた電気光学装置用基板及びその製造方法、そのような電気光学装置用基板を備えてなる液晶装置等の電気光学装置、並びに該電気光学装置を具備してなるプロジェクタ等の電子機器の技術分野に属する。
【0002】
【背景技術】
一般に、電気光学装置用基板及び対向基板間に液晶等の電気光学物質が挟持されてなるアクティブマトリクス駆動方式の液晶装置等の電気光学装置用基板では、電気光学装置用基板上において、マトリクス状に配列された複数の画素電極に夫々、画素電極スイッチング用の薄膜トランジスタ(以下適宜、TFT(Thin Film Transistor)と称す)が設けられている。そして各TFTは、走査信号がそのゲート電極に印加される度に、オン状態とされ、当該TFTを介して画像信号が画素電極に書き込まれる。特に、画素スイッチング制御を行う際に、高性能なトランジスタ特性を有するTFTにより制御できるように、半導体製造技術におけるSOI(Silicon On Insulator)構造或いはSOI技術を、この種の電気光学装置用基板に応用する試みもなされている。具体的には、基板上に形成したクオーツ、サファイア等の絶縁体層上に、単結晶半導体層を貼り合わせ等により形成して、この単結晶半導体層にトランジスタを作り込む。係るSOI技術を応用すれば、アモルファスシリコンTFTやポリシリコンTFTよりも基本的に高性能の単結晶シリコンTFTを電気光学装置用基板上に作り込むことも可能とされている。
【0003】
他方、この種の電気光学装置用基板では、TFTに光が入射すると、光電効果によって光リーク電流が発生して、そのトランジスタ特性が変化してしまう。特に、プロジェクタ用途など強力な投射光が入射される用途では、このような特性変化は顕著である。このため従来から、電気光学装置用基板において入射光が入射されるTFTの上側において、対向基板上のTFTに対向する領域に、ブラックマスク或いはブラックマトリクス(BM)と称される遮光膜を設けることで、TFTに対する遮光を行っている。或いはTFTの上側における、電気光学装置用基板上のTFTに対向する領域に、内蔵遮光膜を形成することで、TFTに対する遮光を行っている。
【0004】
更に、プロジェクタ用途の如く強力な光を利用する場合、基板の裏面における反射光や、当該電気光学装置用基板を含んでなるライトバルブを複数用いた複板式のプロジェクタにおける他のライトバルブから出射されて合成光学系を突き抜けてくる光などの戻り光に対する遮光を行う必要もある。このため、電気光学装置用基板におけるTFTの下側にも、遮光膜(以下適宜、下側遮光膜と称する)を作り込む技術が開発されている。この際特に、例えば高融点金属等からなる下側遮光膜は、TFTを形成する工程中における不純物の発生源となる。従って、下側遮光膜上に絶縁膜(以下適宜、下地絶縁膜と称する)を形成してから、その上に、高温プロセス等によりTFTを形成している。
【0005】
【発明が解決しようとする課題】
しかしながら、上述の如きSOI構造を採用しつつ下側遮光膜を作り込む場合、以下の問題点がある。
【0006】
即ち、単結晶半導体層を基板に貼り合わせるためには、基板上における貼り合わせ面を、例えばCMP処理等を用いて研磨して、平坦化しておく必要がある。従ってSOI構造を採用しつつ下側遮光膜を作り込む場合には、下側遮光膜上に形成される下地絶縁膜の表面を、このように平坦化することが必要となる。しかるに、下地絶縁膜の表面を、CMP処理等により研磨した場合、多かれ少なかれ、下地絶縁膜に対して、応力或いは摩擦力が発生する。この結果、下地絶縁膜には、当該下地絶縁膜の表面から、その下に積層されている下側遮光膜に至るクラック、ボイド、ピンホール等が発生することになる。そして、このような下側遮光膜に至るクラック等が発生していると、その後、平坦化された表面上に貼り合わせた単結晶半導体層を用いてTFTを形成する工程中に、クラック等を介して下側遮光膜から不純物が飛散或いは流出して、製造装置のチャンバー内を汚染する。更に、パターニングされる単結晶半導体層、その上に形成されるゲート絶縁膜等のTFTの各構成要素を汚染する。この結果、トランジスタ特性及び耐光性を高めるべくSOI構造を採用しつつ下側遮光膜を作り込むように製造しているにも拘わらず、実際には、下側遮光膜からの汚染によって高品質の半導体素子を形成するのが非常に困難となり、歩留まりも低下してしまうという問題点がある。
【0007】
本発明は上述した問題点に鑑みなされたものであり、素子特性及び耐光性に優れたSOI構造の半導体素子を備えた電気光学装置用基板を製造可能であり、歩留まりにも優れた電気光学装置用基板の製造方法、素子特性及び耐光性に優れた半導体素子を備えた電気光学装置用基板、このような電気光学装置用基板を備えた電気光学装置、並びに該電気光学装置を具備してなる電子機器を提供することを課題とする。
【0008】
【課題を解決するための手段】
本発明の電気光学装置用基板の製造方法は上記課題を解決するために、SOI構造を有する半導体素子を備えてなる電気光学装置用基板を製造する電気光学装置用基板の製造方法であって、前記基板上に所定パターンを有する遮光膜を形成する工程と、該遮光膜上に第1下地絶縁膜を形成する工程と、該第1下地絶縁膜上に第2下地絶縁膜を形成する工程と、該第2下地絶縁膜の表面を研磨して平坦化する工程と、単結晶半導体層上に形成された貼り合わせ用絶縁膜の表面を前記平坦化された第2下地絶縁膜の表面に貼り合わせる工程と、前記単結晶半導体層を用いて前記半導体素子を形成する工程とを含み、前記第2下地絶縁膜を形成する工程において、前記第2下地絶縁膜を前記遮光膜よりも厚く形成し、前記平坦化する工程において、前記第1下地絶縁膜が露出する前に研磨を停止する。
【0009】
本発明の電気光学装置用基板の製造方法によれば、先ず、基板上に所定パターンを有する遮光膜を形成し、その上に第1下地絶縁膜を形成し、更にその上に第2下地絶縁膜を形成する。従って、この段階では、遮光膜の所定パターンに応じて、第2下地絶縁膜の表面には、凹凸が生じる。続いて、この第2下地絶縁膜の凹凸表面を研磨して平坦化する。この際特に、研磨時に発生する応力は、第1下地絶縁膜と第2下地絶縁膜との間の界面により緩和される。更に、仮に研磨時に発生する応力或いは摩擦力によって第2下地絶縁膜内にクラック、ボイド、ピンホール等が生じても、第1下地絶縁膜と第2下地絶縁膜との間の界面において停止される。或いは、第1下地絶縁膜内にクラック等が生じても、第1下地絶縁膜と第2下地絶縁膜との間の界面において停止される。即ち両者のうち、研磨時に発生する応力或いは摩擦力と膜強度との関係で、クラック等が生じ易い方にクラックが入り、これが両者間の界面で停止される。よって、いずれにせよ平坦化された第2下地絶縁膜の表面から遮光膜にまで至るクラック、ボイド、ピンホール等は、研磨を行っても殆ど発生しない。従って、その後この平坦化された第2下地絶縁膜の表面に、貼り合わせ用絶縁膜により貼り合わせられた単結晶半導体層を用いてSOI構造の半導体素子等を形成する工程中に、遮光膜からの不純物によって、製造装置のチャンバー内やゲート絶縁膜等の半導体素子の構成要素等が汚染されることは殆ど無くなる。
【0010】
仮に、高温酸化により単結晶半導体層の表面に、例えばゲート酸化膜等の酸化膜を形成する場合に、その表面から遮光膜に至るクラック等が存在していると、高温酸化時にこれらのクラック等を通じて遮光膜も酸化して、更にこれらのクラック等を通じて飛散或いは流出される遮光膜からの不純物によって、製造装置のチャンバー内やゲート絶縁膜等を汚染してしまう。特に、ゲート酸化膜等をウエット熱酸化により成膜する場合には、このような傾向は強くなる。更にまた、ゲート絶縁膜等における膜質低下はそのまま素子特性の顕著な劣化に繋がるので、この問題は重大である。しかるに、本発明によれば、前述の如く、第2下地絶縁膜の表面から遮光膜に至るクラック等が殆ど又は全く存在しないので、高温環境でも、遮光膜が酸化することは殆どなく、遮光膜の成分によって、チャンバー内やゲート絶縁膜等を汚染することを効果的に防止できる。
【0011】
特に上述の貼り合わせる工程は、例えば第2下地絶縁膜と貼り合わせ用絶縁膜とを密着させた状態で熱処理して行われるが、この工程中にも、第2下地絶縁膜の表面から遮光膜に至るクラック等が殆ど又は全く存在しないので、高温環境で遮光膜が酸化することは殆どなく、遮光膜の成分によってチャンバー内等を汚染することを効果的に防止できる。
【0012】
このように遮光膜上にSOI構造を持つ半導体素子等を形成する際に、遮光膜からの汚染が低減されることによって高品質の半導体素子等を形成でき、歩留まりを向上させることも可能となる。
【0013】
しかも、以上のように製造される電気光学装置用基板は、基板上において半導体素子が遮光膜により下側から遮光された構造を有する。このため、当該電気光学装置用基板を電気光学装置に適用した場合における、基板の裏面側からの戻り光が半導体素子に到達することによる光リーク電流の発生を極めて効果的に低減でき、これによる素子特性の劣化を防止できる。即ち、強力な光源光等の使用に耐え得る、耐光性に優れた半導体素子を備えた電気光学装置用基板を製造できる。
【0014】
尚、基板上における半導体素子の上側の遮光については、半導体素子の上側に別途、遮光膜を設ければよい。より具合的には、半導体素子上に層間絶縁膜を介して所定パターンの内蔵遮光膜を形成してもよいし、基板に対向配置される対向基板上における半導体素子と対向する領域に遮光膜を形成してもよい。
また、第2下地絶縁膜を遮光膜よりも厚く形成した後に、これを平坦化し、第1下地絶縁膜が露出する以前に研磨を停止する。従って、基板面の全体に渡って、第1下地絶縁膜や遮光膜が露出することなく平坦化を完了できる。そして、研磨時の応力は、第1下地絶縁膜と第2下地絶縁膜との間の界面により緩和され、クラック等が仮に生じても、第1下地絶縁膜と第2下地絶縁膜との間の界面において停止可能である。
【0015】
以上の結果、本発明によれば、遮光膜の存在により耐光性に優れると共に、遮光膜による汚染が低減されることで高品質であり、しかもポリシリコンTFT、アモルファスシリコンTFT等と比べて基本的に素子特性に優れた単結晶半導体層を用いた半導体素子を形成可能となり、しかも歩留まりを向上させることも可能となる。
【0016】
本発明の電気光学装置用基板の製造方法の一態様では、前記貼り合わせ用絶縁膜は、前記基板とは別に用意された半導体基板上の前記単結晶半導体層上に形成されており、前記貼り合わせる工程後に、前記貼り合わせ用絶縁膜及び前記単結晶半導体層を前記基板上に残すように前記半導体基板を除去する工程を更に含む。
【0017】
この態様によれば、貼り合わせ工程前に、半導体基板上に、酸化等によって貼り合わせ用絶縁膜を形成しておく。そして、これを別に用意された基板上で平坦化された第2下地絶縁膜の表面に貼り合わせた後、単結晶半導体層を残して半導体基板を除去する。この半導体基板を除去する工程は、単結晶半導体層を残すように、半導体基板の本体を引き剥がしてもよく、この場合には、半導体基板の本体を再使用できる。或いは、この半導体基板を除去する工程は、単結晶半導体層を残して、半導体基板を研磨除去やエッチング除去してもよい。そして、このような貼り合わせ及び半導体基板の除去に係る一連の工程中にも、第2下地絶縁膜の表面から遮光膜に至るクラック等が殆ど又は全く存在しないので、遮光膜が酸化することは殆どなく、遮光膜の成分によって、チャンバー内等を汚染することを効果的に防止できる。
【0018】
本発明の電気光学装置用基板の製造方法の他の態様では、前記平坦化する工程は、CMP処理により研磨する。
【0019】
この態様によれば、CMP処理によって、第2下地絶縁膜の表面を良好に平坦化できる。特に、このCMP処理によれば、研磨時に基板上に応力が発生するが、係る応力は、第1下地絶縁膜と第2下地絶縁膜との間の界面により緩和される。更に、係る応力或いは摩擦力によってクラック等が仮に生じても、第1下地絶縁膜と第2下地絶縁膜との間の界面において停止可能である。
【0022】
本発明の電気光学装置用基板の製造方法は、SOI構造を有する半導体素子を備えてなる電気光学装置用基板を製造する電気光学装置用基板の製造方法であって、前記基板上に所定パターンを有する遮光膜を形成する工程と、該遮光膜上に第1下地絶縁膜を形成する工程と、該第1下地絶縁膜上に第2下地絶縁膜を形成する工程と、該第2下地絶縁膜の表面を研磨して平坦化する工程と、単結晶半導体層上に形成された貼り合わせ用絶縁膜の表面を前記平坦化された第2下地絶縁膜の表面に貼り合わせる工程と、前記単結晶半導体層を用いて前記半導体素子を形成する工程とを含み、前記第1及び第2下地絶縁膜の一方は、高絶縁性ガラスからなり、他方は、HTOからなる。
【0023】
この態様によれば、第1及び第2下地絶縁膜の一方は、NSG(ノンドープトシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、ASG(アルミノシリケートガラス)、GSG(ゲルマニウムシリケートガラス)、BPSG(ボロンリンシリケートガラス)、TEOS(テトラ・エチル・オルソ・シリケート)ガラス、SOG(スピンオングラス)等の高絶縁性ガラスからなり、他方は、HTOからなる。この際、第2下地絶縁膜が高絶縁性ガラスであってもHTOであっても、研磨による平坦化は可能である。
【0024】
尚、第1及び第2下地絶縁膜を共に、高絶縁性ガラス又はHTOから形成することも可能である。
【0025】
本発明の電気光学装置用基板の製造方法の他の態様では、前記半導体素子を形成する工程は、前記単結晶半導体層上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上にゲート電極を形成する工程とを含む。
【0026】
この態様によれば、遮光膜による汚染が殆どなく、高品質のTFTを、単結晶半導体層を用いて形成できる。
【0027】
この態様では、前記遮光膜を形成する工程は、前記基板上で前記単結晶半導体層のうち少なくともチャネル領域に対向する領域に前記遮光膜を形成してもよい。
【0028】
このように形成すれば、基板上に、遮光膜で下側から遮光されたチャネル領域を有するTFTを構築できる。このため、当該電気光学装置用基板を電気光学装置に適用した場合における、基板の裏面側からの戻り光がチャネル領域に到達することによる光リーク電流の発生を効果的に低減でき、トランジスタ特性を高められる。
【0029】
本発明の電気光学装置用基板の製造方法の他の態様では、前記遮光膜は、導電性を有し、配線又は電極としても機能する。
【0030】
この態様によれば、遮光膜に、遮光機能のみならず、配線又は電極としての機能を持たせることができるので、両機能を別々の構成要素に持たせる場合と比較して、基板上における積層構造及び製造プロセスの単純化を図れる。例えば、所定パターンを持つ導電性の遮光膜を、定電位配線として利用できる。
【0031】
本発明の電気光学装置用基板の製造方法の他の態様では、前記遮光膜に代えて、配線又は電極として機能する導電膜を形成する。
【0032】
この態様によれば、遮光膜に代えて又は加えて、配線又は電極として機能する、遮光性若しくは透光性又は半透光性の導電膜の上に、SOI構造を持つ半導体素子等を形成する際に、当該導電膜からの汚染が低減されることによって高品質の半導体素子等を形成でき、歩留まりを向上させることも可能となる。
【0033】
本発明の電気光学装置用基板の製造方法は、SOI構造を有する半導体素子を備えてなる電気光学装置用基板を製造する電気光学装置用基板の製造方法であって、前記基板上に所定パターンを有する遮光膜を形成する工程と、該遮光膜上に第1下地絶縁膜を形成する工程と、該第1下地絶縁膜上に第2下地絶縁膜を形成する工程と、該第2下地絶縁膜の表面を研磨して平坦化する工程と、単結晶半導体層上に形成された貼り合わせ用絶縁膜の表面を前記平坦化された第2下地絶縁膜の表面に貼り合わせる工程と、前記単結晶半導体層を用いて前記半導体素子を形成する工程とを含み、前記第1下地絶縁膜を形成する工程後且つ前記第2下地絶縁膜を形成する工程前に、前記第1下地絶縁膜上に一又は複数の他の下地絶縁膜を形成する工程を更に含む。
【0034】
この態様によれば、第1下地絶縁膜上に一又は複数の他の下地絶縁膜を形成し、更にこの上に第2下地絶縁膜を形成して、その表面を研磨により平坦化する。従って、第2下地絶縁膜の研磨時に基板上に応力が発生するが、係る応力は、第1下地絶縁膜、他の下地絶縁膜及び第2下地絶縁膜間の各界面により分散され、緩和される。更に、係る応力或いは摩擦力によってクラック等が仮に生じても、他の下地絶縁膜と第2下地絶縁膜との間の界面等の界面において停止可能である。
【0035】
本発明の電気光学装置用基板の製造方法の他の態様では、前記遮光膜は、高融点金属を含む。
【0036】
この態様によれば、半導体素子等を形成時に、所謂高温プロセスを用いても、遮光膜は、高融点金属からなるので溶融或いは破壊せずに済む。このような高融点金属としては、光を反射或いは吸収する性質を有する、不透明或いは半透明の、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)、Pd(パラジウム)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、これらを積層した不透明な導電膜等からなる。
【0037】
本発明の他の電気光学装置用基板の製造方法は上記課題を解決するために、基板上に所定パターンを有する第1膜を形成する工程と、該第1膜上に第1下地絶縁膜を形成する工程と、該第1下地絶縁膜上に第2下地絶縁膜を形成する工程と、該第2下地絶縁膜の表面を研磨して平坦化する工程と、前記平坦化された表面の上側に、配線及び素子のうち少なくとも一方を形成する工程とを含む。
【0038】
本発明の他の電気光学装置用基板の製造方法によれば、先ず、基板上に所定パターンを有する、例えば導電膜、遮光膜、半導体膜などの第1膜を形成し、その上に第1下地絶縁膜を形成し、更にその上に第2下地絶縁膜を形成する。従って、この段階では、第1膜の所定パターンに応じて、第2下地絶縁膜の表面には、凹凸が生じる。続いて、この第2下地絶縁膜の凹凸表面を研磨して平坦化する。この際特に、研磨時に発生する応力は、第1下地絶縁膜と第2下地絶縁膜との間の界面により緩和される。更に、仮に研磨時に発生する応力或いは摩擦力によって第2下地絶縁膜又は第1下地絶縁膜にクラック等が生じても、第1下地絶縁膜と第2下地絶縁膜との間の界面において停止される。即ち、平坦化された第2下地絶縁膜の表面から第1膜にまで至るクラック等は、研磨を行っても殆ど発生しない。従って、その後この平坦化された第2下地絶縁膜の表面の上側に、配線或いは素子を形成する工程中に、クラック等を介して第1膜が腐蝕したり、クラック等を介して飛散或いは流出する第1膜からの不純物によって、製造装置のチャンバー内や配線或いは素子の構成要素が汚染されることは殆ど無くなる。
【0039】
以上の結果、本発明によれば、第1及び第2下地絶縁膜を介して第1膜上に、配線或いは素子を形成する際に、第1膜からの汚染が低減されることによって高品質の配線或いは素子を形成でき、歩留まりを向上させることも可能となる。
【0040】
本発明の電気光学装置用基板は上記課題を解決するために、基板上に、所定パターンを有する遮光膜と、該遮光膜上に形成された第1下地絶縁膜と、該第1下地絶縁膜上に形成されていると共に表面が研磨により平坦化された第2下地絶縁膜と、該第2下地絶縁膜における平坦化された表面上に貼り合わされた貼り合わせ用絶縁膜と、該貼り合わせ用絶縁膜上に形成された単結晶半導体層を用いて構成された半導体素子とを備え、前記第1及び第2下地絶縁膜の一方は、高絶縁性ガラスからなり、他方は、HTO(High Temperature Oxide:高温酸化物)からなる。
また、基板上に、所定パターンを有する遮光膜と、該遮光膜上に形成された第1下地絶縁膜と、該第1下地絶縁膜上に形成されていると共に表面が研磨により平坦化された第2下地絶縁膜と、該第2下地絶縁膜における平坦化された表面上に貼り合わされた貼り合わせ用絶縁膜と、該貼り合わせ用絶縁膜上に形成された単結晶半導体層を用いて構成された半導体素子とを備え、前記第1下地絶縁膜と前記第2下地絶縁膜との間に、一又は複数の他の下地絶縁膜が形成されてなる。
【0041】
本発明の電気光学装置用基板によれば、第2下地絶縁膜は、その表面が研磨により平坦化されているが、その下には、第1下地絶縁膜が存在する。従って、研磨時における応力が第1及び第2下地絶縁膜間の界面の存在によって緩和された結果、第2下地絶縁膜の表面から第1膜に至るクラック等は低減されている。更に、仮に研磨時に第2下地絶縁膜又は第1下地絶縁膜にクラック等が生じていても、いずれか一方の下地絶縁膜内で発生し且つ第1及び第2下地絶縁膜間の界面にて停止しているものが殆どである。従って、このような第2下地絶縁膜上に構築された半導体素子は、遮光膜の存在によって基板側からの戻り光等に対する耐光性に優れており、しかも第1下地絶縁膜の下側に配置された遮光膜による汚染が低減されていることで高品質である。
【0042】
以上の結果、本発明によれば、遮光膜の存在により耐光性に優れると共に、遮光膜による汚染が低減されることで高品質であり、しかも基本的に素子特性に優れた単結晶半導体層を用いた半導体素子を備えた電気光学装置用基板を実現できる。
【0043】
尚、本発明の電気光学装置用基板は、上述した本発明の電気光学装置用基板の製造方法における各種態様によって製造される各種態様を含むものである。
【0044】
本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学装置用基板と、該電気光学装置用基板に対向配置された対向基板と、該対向基板と前記電気光学装置用基板との間に挟持された電気光学物質とを備える。
【0045】
本発明の電気光学装置は、上述した本発明の電気光学装置用基板(但し、上述した本発明の電気光学装置用基板の製造方法における各種態様によって製造される各種電気光学装置用基板を含む)を備えているので、これを一方の基板とする一対の基板間に液晶等の電気光学物質が挟持されてなる、耐光性に優れており明るく高品位の画像表示が可能な液晶装置等の電気光学装置を実現できる。
【0046】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。
【0047】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、耐光性に優れており明るく高品位の画像表示が可能な、投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。
【0048】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【0049】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【0050】
(電気光学装置用基板)
図1は、本発明の実施形態である電気光学装置用基板の断面図である。本実施形態の電気光学装置用基板は、例えば後述の電気光学装置を構成する一対の基板のうちのTFTアレイ基板側を構成するものである。
【0051】
本実施形態の電気光学装置用基板では、SOI構造を有するTFTが、後述の如く電気光学装置の画像表示領域内にマトリクス状に配置される画素スイッチング用のTFTとして複数作り込まれるものである。或いは、これに加えて、同様のTFTが周辺回路を構成するTFTとしても複数作り込まれるものである。但し、当該電気光学装置用基板の用途は、特にこれに限定されるものではない。
【0052】
図1において、電気光学装置用基板200は、基板10上に、下側遮光膜11a、下地絶縁膜12、貼り合わせ用絶縁膜13、例えば後述の電気光学装置における画素スイッチング用のTFT30を構成する単結晶シリコン層からなる単結晶半導体層1a、TFT30を構成するゲート電極を含む走査線3a、TFT30を構成するゲート絶縁膜を含む絶縁膜2、第1層間絶縁膜41、並びに、TFT30のソース電極303、ドレイン電極302及び引き出し電極204をこの順に備えて構成されている。
【0053】
基板10は、ガラス基板、石英基板、シリコン基板等からなり、当該電気光学装置用基板を透過型とする場合には、透明の基板とされ、当該電気光学装置用基板を反射型とする場合には、不透明又は透明の基板とされる。
【0054】
下側遮光膜11aは、例えば、Ti、Cr、W、Ta、Mo、Pd等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリサイド、これらを積層したもの等からなる。下側遮光膜11aは、TFT30を構成する単結晶半導体層1aのうち少なくともチャネル領域1a’を、図中下側から覆うことにより、図中下側からTFT30に向かう戻り光を遮光する。
【0055】
尚、周辺回路を構成するTFT30の場合には、このような下側遮光膜11aを省略し、当該電気光学装置用基板を備えてなる電気光学装置が実装される遮光性ケースの窓枠部分で、遮光するように構成してもよい。
【0056】
加えて本実施形態では特に、下側遮光膜11aは、導電性を有し、引き出し電極204が設けられることにより、配線としても機能する。即ち、下側遮光膜11aに、二つの機能を有するので、これを別々の部材から構築するのと比較して、基板10上における積層構造及び製造プロセスの単純化を図れる。
【0057】
下地絶縁膜12は、基板10の全面に形成されることにより、基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等でTFT30の特性の劣化を防止する機能を有する。
【0058】
本実施形態では特に、下地絶縁膜12は、第1下地絶縁膜12a及び第2下地絶縁膜12bの二層からなる。これらのうち、第2下地絶縁膜12bの表面は、CMP処理により平坦化されている。このような下地絶縁膜12における二層構造については、後述の製造方法のところで更に詳述する。
【0059】
そして、第2下地絶縁膜12bの平坦化された表面上には、貼り合わせ界面201において、貼り合わせ用絶縁膜13が貼り合わされている。
【0060】
TFT30は、LDD構造を有しており、走査線3aの一部からなるゲート電極、当該走査線3aからの電界によりチャネルが形成される単結晶半導体層1aのチャネル領域1a’、走査線3aと単結晶半導体層1aとを絶縁するゲート絶縁膜を含む絶縁膜2、単結晶半導体層1aの低濃度ソース領域1b及び低濃度ドレイン領域1c、単結晶半導体層1aの高濃度ソース領域1d及び高濃度ドレイン領域1e、ソース電極303並びにドレイン電極302を備えて構成されている。
【0061】
走査線3aの上には、高濃度ソース領域1dとソース電極303とを通じるコンタクトホール82、高濃度ドレイン領域1eとドレイン電極302とを通じるコンタクトホール83、及び下側遮光膜11aと引き出し電極204とを通じるコンタクトホール282が各々形成された第1層間絶縁膜41が形成されている。
【0062】
本実施形態では、TFT30は、Nチャネル型でもよく、Pチャネル型でもよいが、Nチャネル型とすれば、一般にキャリア移動度に優る電子をキャリアとするため、トランジスタ特性の向上を図れる。但し、この場合、SOI構造を採用しているので、チャネル領域から半導体層部分を、余剰キャリアを引き抜くために延設すると共に、この延設部分に余剰キャリア引き抜き用の導電層、即ち「ボディコンタクト」を接触させることが望ましい。これに対し、TFT30をPチャネル型とすれば、キャリア移動度には劣るものの、このようなボディコンタクトは設けなくてもよい。そして、本実施形態ではSOI構造を採用しているので、Pチャネル型のポリシリコンTFT、アモルファスシリコンTFT等と比べると、基本的にトランジスタ特性に優り、Pチャネル型であっても当該電気光学装置用基板上における半導体素子として十分に実践上の使用に耐え得るように構成可能である。
【0063】
(電気光学装置用基板の製造方法)
次に、以上の如き構成を持つ電気光学装置用基板の製造方法について図2から図7を参照して説明する。ここに、図2から図4は、図1に示した断面部分における各工程での断面構造を、順を追って示す工程図である。但し、図2の工程(1)から工程(3)と、図3に示す工程(1b)及び工程(2b)とは、別々の基板上で行われ、図2の工程(4)において、これらの基板が貼り合わされるものである。また、図5は、比較例におけるCMPによる研磨時に生じるクラックを示す概念図であり、図6は、本実施形態におけるCMPによる研磨時に生じるクラックの一例を示す概念図であり、図7は、本実施形態におけるCMPによる研磨時に生じるクラックの他の例を示す概念図である。
【0064】
図2の工程(1)では、先ず石英基板、ハードガラス、シリコン基板等の基板10を用意する。ここで、好ましくはN2(窒素)等の不活性ガス雰囲気且つ約900〜1300℃の高温でアニール処理し、後に実施される高温プロセスにおける基板10に生じる歪みが少なくなるように前処理しておく。
【0065】
続いて、このように処理された基板10の全面に、Ti、Cr、W、Ta、Mo及びPd等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、100〜500nm程度の膜厚、好ましくは約200nmの膜厚の遮光膜を形成する。そしてフォトリソグラフィ及びエッチングにより、所定平面形状を持つ下側遮光膜11aを形成する。
【0066】
続いて、下側遮光膜11a上に、例えば、常圧又は減圧CVD法等によりTEOS(テトラ・エチル・オルソ・シリケート)ガス、TEB(テトラ・エチル・ボートレート)ガス、TMOP(テトラ・メチル・オキシ・フォスレート)ガス等を用いて、NSG、PSG、BSG、ASG、GSG、BPSGなどのシリケートガラス或いはTEOS、SOG等の高絶縁性ガラス、窒化シリコン膜や酸化シリコン膜等からなる第1下地絶縁膜12aを形成する。
【0067】
次に、工程(2)では、第1下地絶縁膜12a上に、例えば、高温酸化、常圧又は減圧CVD法等により、HTO膜等からなる第2下地絶縁膜12b’を形成する。
【0068】
続いて、工程(3)では、第2下地絶縁膜12b’に対してCMP処理を行って、その表面を平坦化する。具体的には、例えば研磨プレート上に固定された研磨パッド上に、シリカ粒を含んだ液状のスラリー(化学研磨液)を流しつつ、スピンドルに固定した基板表面(下地絶縁膜12b’の側)を、回転接触させることにより、第1下地層間絶縁膜12’の表面を研磨する。そして、時間管理により或いは適当なストッパ層を基板10上の所定位置に形成しておくことにより、研磨処理を停止する。この結果、膜厚が約500〜1500nmであると共に上面が平坦化された第2下地絶縁膜12bが完成する。
【0069】
以上により、第1下地絶縁膜12a及び第2下地絶縁膜12bの二層構造を有する下地絶縁膜12が基板10上に完成する。このように下地絶縁膜12を二層構造とすることにより得られる作用効果については、後に図5から図7を参照して詳述する。
【0070】
尚、工程(2)で、第2下地絶縁膜12b’を下側遮光膜11aよりも厚く形成しておき、工程(3)で、CMP処理を第1下地絶縁膜12aが露出する以前に停止することにより、基板面の全体に渡って二層構造を有する下地絶縁膜12が得られる。
【0071】
他方、図3に示した工程(1b)では、上記工程(1)から工程(3)とは別に、半導体基板400を用意する。より具体的には、TFT30をPチャネル型とするためにはN型の半導体基板400を用意する。或いは、TFT30をNチャネル型とするためには、P型の半導体基板400を用意する。尚、ドープは、インゴットの段階で行ってもよいが、ウエーハの段階で行ってもよいし、更には、単結晶半導体層1が基板10上に移された後に行ってもよい。
【0072】
続いて、半導体基板400に対して、例えば約900〜1300℃の高温による熱処理を施して、その表面に熱酸化膜たる貼り合わせ用絶縁膜13を形成する。
【0073】
次に工程(2b)では、このように半導体基板400上に形成された貼り合わせ用絶縁膜13に対して水素イオン注入を行う。この水素イオン注入量により、後の分離工程において分離線220で分離される単結晶半導体層1の層厚を制御できるが、具体的な注入量については、実験的、経験的又は理論的に若しくはシミュレーションにより個別具体的に設定する。
【0074】
次に、図2に示した工程(4)では、工程(3)で形成された下地絶縁膜12の表面に、図3に示した工程(2b)で形成された貼り合わせ用絶縁膜13の表面が密着するように、この工程(2b)に示した半導体基板400の上下を逆転させて、両基板を対向配置させる。この状態で、例えば600℃程度の熱処理を施すことにより、下地絶縁膜12と貼り合わせ用絶縁膜13とを貼り合わせ界面201にて相互に接着する。
【0075】
次に工程(5)では、両基板の分離を行う。ここでは、図3に示した工程(2b)における水素イオン注入量に応じた層厚の単結晶半導体層1を、その熱酸化膜たる貼り合わせ用絶縁膜13と共に、分離線220にて、半導体基板400から分離する。更に、基板10上に移された単結晶半導体層1に対しタッチポリッシュによる表面処理を行う。これらにより、例えば約50〜200nmの層厚の単結晶半導体層1が形成される。尚、単結晶半導体層1が分離した半導体基板400’については、リサイクルに回される。
【0076】
次に、工程(6)では、下地絶縁膜12上に貼り合わせ界面201にて貼り合わせられた貼り合わせ用絶縁膜13上に、単結晶半導体層1に対するフォトリソグラフィ及びエッチングにより、所定パターンを有する単結晶半導体層1aを形成する。即ち、SOI構造を持つ単結晶半導体層1aを形成する。
【0077】
次に、図4の工程(7)では、単結晶半導体層1aを約900〜1300℃の温度、好ましくは約1000℃の温度により熱酸化して下層ゲート絶縁膜を形成し、続けて減圧CVD法等により、若しくは両者を続けて行うことにより、上層ゲート絶縁膜を形成する、これにより、多層の高温酸化シリコン膜(HTO膜)や窒化シリコン膜からなる(ゲート絶縁膜を含む)絶縁膜2を形成する。この結果、単結晶半導体層1aは、約30〜150nmの厚さ、好ましくは約35〜50nmの厚さとなり、絶縁膜2の厚さは、約20〜150nmの厚さ、好ましくは約30〜100nmの厚さとなる。
【0078】
続いて、TFT30のスレッシュホールド電圧Vthを制御するために、単結晶半導体層1aのうちチャネル領域に、所定種類のドーパントを予め設定された所定量だけイオン注入等によりドープする。
【0079】
続いて、絶縁膜2上に、減圧CVD法等によりポリシリコン膜を堆積し、更にリン(P)を熱拡散し、このポリシリコン膜を導電化する。又は、Pイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約100〜500nmの厚さ、好ましくは約350nm程度である。そして、フォトリソグラフィ及びエッチングにより、TFT30のゲート電極部を含めて所定パターンの走査線3aを形成する。
【0080】
本実施形態では、TFT30をLDD構造を持つPチャネル型のTFTとするので、単結晶半導体層1aに、先ず低濃度ソース領域1b及び低濃度ドレイン領域1cを形成するために、走査線3a(ゲート電極)をマスクとして、単結晶半導体層1aに、所定種類のドーパントを低濃度でドープする。これにより走査線3a下の単結晶半導体層1aはチャネル領域1a’となる。更に、画素スイッチング用TFT30を構成する高濃度ソース領域1d及び高濃度ドレイン領域1eを形成するために、走査線3aよりも幅の広い平面パターンを有するレジスト層を走査線3a上に形成する。その後、所定種類のドーパントを高濃度でドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のTFTとしてもよく、走査線3aをマスクとして、Bイオン等を用いたイオン注入技術によりセルフアライン型のTFTとしてもよい。この不純物のドープにより走査線3aは更に低抵抗化される。
【0081】
続いて、走査線3a上に、例えば、常圧又は減圧CVD法等によりTEOSガス、TEBガス、TMOPガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第1層間絶縁膜41を形成する。この第1層間絶縁膜12の膜厚は、例えば約500〜2000nm程度とする。ここで好ましくは、800℃の程度の高温でアニール処理し、層間絶縁膜41の膜質を向上させておく。
【0082】
次に工程(8)では、第1層間絶縁膜41に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール82、83及び282を同時開孔する。
【0083】
続いて、第1層間絶縁膜41上に、減圧CVD法等によりポリシリコン膜を堆積し、更にリン(P)を熱拡散し、このポリシリコン膜を導電化する。又は、Pイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約50〜500nmの厚さ、好ましくは約150nm程度である。そして、フォトリソグラフィ及びエッチングにより、図1に示した如き、ソース電極303、ドレイン電極302及び引き出し電極204を形成する。
【0084】
以上説明した製造方法により、前述した電気光学装置用基板200を製造できる。
【0085】
本製造方法では特に、図2に示した工程(1)から(3)において、下側遮光膜11a上に、第1下地絶縁膜12a及び第2下地絶縁膜12bの二層構造を有する下地絶縁膜12を形成する。従って、工程(3)で、第2下地絶縁膜12b’の凹凸表面を研磨して平坦化する際に、研磨時に発生する応力を、第1下地絶縁膜12aと第2下地絶縁膜12b’との間の界面により緩和できる。更に、この研磨の際の応力或いは摩擦力によるクラックを、これら第1下地絶縁膜12a及び第2下地絶縁膜12b間の界面で停止できる。
【0086】
この点について図5から図7を参照して更に説明する。
【0087】
先ず図5に示す比較例のように、仮に工程(3)のCMP処理を単一層からなる第1下地絶縁膜12aに対して行って、その一部12cを研磨除去したとする。この場合、単一層の第1下地絶縁膜12a内には界面は存在しないので、その一部12cを研磨除去する際に発生する応力が、第1下地絶縁膜12a内の界面で緩和されることはない。更に、この研磨の際の応力或いは摩擦力は、下側遮光膜11a及び第1下地絶縁膜12a間の界面にまでも応力集中等により顕著に作用する。この結果、図5の下段に示すように、平坦化された第1下地絶縁膜12aの表面から、下側遮光膜11a及び第1下地絶縁膜12a間の界面に至るクラック401或いは、ボイド、ピンホール等の不良個所等が多発してしまう。そして、このようなクラック401が存在する状態で、図2及び図4に示した工程(4)以降を行うと、特にゲート酸化膜の形成に係る工程(7)等における高温処理時に、これらのクラック401を通じて下側遮光膜11aも酸化されてしまう。更にこれらのクラック401を通じて飛散或いは流出される下側遮光膜11aからの不純物によって、製造装置のチャンバー内やゲート絶縁膜等を汚染してしまう。この結果、工程(8)を終えて製造されるTFT30の品質は劣化してしまうか或いは歩留まりが低下してしまうのである。特に、ゲート酸化膜における膜質の劣化は、TFT30の特性劣化にそのままつながってしまうので不利である。
【0088】
これに対して、図6に示すように本実施形態の一例によれば、工程(3)のCMP処理を第2下地絶縁膜12b’に対して行って、その一部12cを研磨除去するので、この一部12cを研磨除去する際に発生する応力が、第1下地絶縁膜12a及び第2下地絶縁膜12b間の界面で緩和される。更に、この研磨の際の応力或いは摩擦力は、第2下地絶縁膜12b及び第1下地絶縁膜12a間の界面に応力集中等により作用する。
【0089】
ここで、図6に示した例では、研磨時に発生する応力或いは摩擦力の種類と、膜厚、膜質等により規定される膜強度との関係で、高絶縁性ガラス膜等からなる第1下地絶縁膜12aよりも、HTO膜等からなる第2下地絶縁膜12bの方が、当該CMP処理によりクラック等が生じ易い状況に置かれている。すると、図6の下段に示すように、界面による応力の緩和によって、平坦化された第2下地絶縁膜12bの表面から、第2下地絶縁膜12b及び第1下地絶縁膜12a間の界面に至るクラック402が若干発生するかもしれない。しかしながら、このようなクラック402は、第1下地絶縁膜12a及び第2下地絶縁膜12b間の界面において停止される。このため、このようなクラック402が存在する状態で、図2及び図4に示した工程(4)以降を行っても、高温処理時等にこれらのクラック402を通じて下側遮光膜11aが酸化されることは殆ど又は全くない。更にこれらのクラック402を通じて飛散或いは流出される下側遮光膜11aからの不純物によって、製造装置のチャンバー内やゲート絶縁膜等を汚染してしまうことも殆ど又は全くない。この結果、工程(8)を終えて製造されるTFT30は、高品質のゲート絶縁膜等を備えてなり、その品質は極めて良好となる。
【0090】
他方、図7に示した例では、研磨時に発生する応力或いは摩擦力の種類と、膜厚、膜質等により規定される膜強度との関係で、高絶縁性ガラス膜等からなる第1下地絶縁膜12aよりも、HTO膜等からなる第2下地絶縁膜12bの方が、当該CMP処理によりクラック等が生じ難い状況に置かれている。すると、図7の下段に示すように、界面による応力の緩和によって、第2下地絶縁膜12b及び第1下地絶縁膜12a間の界面から下側遮光膜11aに至るクラック403が若干発生するかもしれない。しかしながら、このようなクラック403は、第1下地絶縁膜12a及び第2下地絶縁膜12b間の界面において停止される。このため、このようなクラック403が存在する状態で、図2及び図4に示した工程(4)以降を行っても、高温処理時等にこれらのクラック403を通じて下側遮光膜11aが酸化されることは殆ど又は全くない。更にこれらのクラック403を通じて飛散或いは流出される下側遮光膜11aからの不純物によって、製造装置のチャンバー内やゲート絶縁膜等を汚染してしまうことも殆ど又は全くない。この結果、工程(8)を終えて製造されるTFT30は、高品質のゲート絶縁膜等を備えてなり、その品質は極めて良好となる。
【0091】
図5から図7から理解されるように、本実施形態の製造方法によれば、下側遮光膜11aからの汚染が低減されることによって、品質が高いSOI構造のTFT30を形成でき、歩留まりを向上できる。
【0092】
尚、本実施形態では、基板10として、石英ガラス、ガラス等の透明基板を用い、画素電極9aとしてもITO膜等の透明電極を用いることにより、透過型の電気光学装置用基板や、画素電極9a或いは画素電極透9a及び基板10を介して光が反射する反射型の電気光学装置を構築できる。或いは、本実施形態では、画素電極9aとしてAl膜等の反射電極を用いることにより、反射型の電気光学装置用基板を構築できる。更には、半透過反射電極或いは半透過反射板を用いることで、反射型と透過型とを切り替え可能な半透過反射型の電気光学装置を構築できる。
【0093】
(変形形態)
以上説明した実施形態では、第1下地絶縁膜12aを高絶縁性ガラスから構成し、第2下地絶縁膜12bをHTOから構成したが、一の変形形態として、第1下地絶縁膜12aをHTOから構成し、第2下地絶縁膜12bを高絶縁性ガラスから構成してもよい。或いは、第1下地絶縁膜12a及び第2下地絶縁膜12bを、成膜条件が異なる或いは同一である高絶縁性ガラスから構成してもよい。更に、第1下地絶縁膜12a及び第2下地絶縁膜12bを、成膜条件が異なる或いは同一であるHTOから構成してもよい。
【0094】
また、以上説明した実施形態では、下地絶縁膜12の下側には、TFT30を遮光する機能と配線としての機能との両者を有する下側遮光膜が11aを形成したが、他の変形形態として、これを遮光機能のみを専ら発揮するように形成してもよい。或いは、配線としての機能のみを専ら発揮するように構成してもよい。後者の場合には、下側遮光膜11aは、遮光膜である必要は無く、透明或いは半透明の導電膜から構成されてもよい。いずれにせよ、その上に二層構造を有する下地絶縁膜12が形成される限り、前述の如くCMP処理時における応力緩和やクラック防止の効果や、更には、クラックを介しての不純物の飛散や流出を抑制する効果は得られる。
【0095】
更に、下側遮光膜11aを、配線としてのみならず、何らかの平面パターンを有すると共に不純物の発生源に多少なりともなり得るような材質からなる導電膜、絶縁膜、半導体膜等に置き換える変形形態も可能である。この場合にも、その上に二層構造を有する下地絶縁膜12が形成される限り、前述の如くCMP処理時における応力緩和やクラック防止の効果や、更には、クラックを介しての不純物の飛散や流出を抑制する効果は得られる。
【0096】
更にまた、以上説明した実施形態では、下地絶縁膜12は、第1下地絶縁膜12a及び第2下地絶縁膜12bの二層構造を有するが、これらの間に更に他の下地絶縁膜を形成してもよい。このような他の下地絶縁膜は、例えば高絶縁性ガラス、HTO等から構成すればよい。即ち、下地絶縁膜12は、三層以上を含む多層構造を有していてもよい。この場合には、下地絶縁膜12の内部に構築される二つ以上の界面によって、CMP処理等の研磨時に発生する応力を緩和することができ、更に、たとえ内部にクラックが発生しても、該二つ以上の界面の夫々によって停止することにより、下地絶縁膜12の表面から下側遮光膜11aに至るようなクラックの発生を効果的に防止できる。
【0097】
次に、以上の如く構成された電気光学装置用基板を備えてなる、本発明の電気光学装置に係る実施形態を図面に基づいて説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【0098】
(電気光学装置の全体構成)
先ず、本発明の実施形態における電気光学装置の全体構成について、図8及び図9を参照して説明する。ここでは、電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。
【0099】
図8は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図9は、図8のH−H’断面図である。
【0100】
図8及び図9において、本実施形態に係る電気光学装置では、図1に示した電気光学装置用基板200と対向基板20とが対向配置されている。
【0101】
電気光学装置用基板200を構成する基板10と対向基板20との間に液晶層50が封入されており、基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。シール材52は、両基板を貼り合わせるために、例えば熱硬化樹脂、熱及び光硬化樹脂、光硬化樹脂、紫外線硬化樹脂等からなり、製造プロセスにおいて基板10上に塗布された後、加熱、加熱及び光照射、光照射、紫外線照射等により硬化させられたものである。
【0102】
このようなシール材52中には、両基板間の間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が混合されている。即ち、本実施形態の電気光学装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。但し、当該電気光学装置が液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置であれば、このようなギャップ材は、液晶層50中に含まれてもよい。
【0103】
対向基板20の4隅には、上下導通材106が設けられており、基板10に設けられた上下導通端子と対向基板20に設けられた対向電極21との間で電気的な導通をとる。
【0104】
図8及び図9において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aを規定する遮光性の額縁53が対向基板20側に設けられている。額縁53は基板10側に設けても良いことは言うまでもない。画像表示領域の周辺に広がる周辺領域のうち、シール材52が配置されたシール領域の外側部分には、データ線駆動回路101及び外部回路接続端子102が基板10の一辺に沿って設けられており、走査線駆動回路104が、この一辺に隣接する2辺に沿って設けられている。更に基板10の残る一辺には、画像表示領域10aの両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられている。
【0105】
図5において、基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が形成された後の画素電極9a上に、配向膜が形成されている。他方、対向基板20上には、対向電極21の他、最上層部分に配向膜が形成されている。また、液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【0106】
本実施形態では、額縁53下にある基板10上の領域に、サンプリング回路118が設けられている。サンプリング回路118は、画像信号線上の画像信号をデータ線駆動回路101から供給されるサンプリング回路駆動信号に応じてサンプリングしてデータ線に供給するように構成されている。
【0107】
(電気光学装置の回路構成及び動作)
次に以上の如く構成された電気光学装置における回路構成及び動作について図10を参照して説明する。図10は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路と周辺回路とを示すブロック図である。
【0108】
図10において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極9aと当該画素電極9aをスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線6aが当該TFT30のソース電極に電気的に接続されている。
【0109】
画像表示領域10a外である周辺領域には、データ線6aの一端(図6中で下端)が、サンプリング回路118の例えばTFTからなる各スイッチング素子のドレインに接続されている。他方、画像信号線115は、引き出し配線116を介してサンプリング回路118のTFTのソースに接続されている。データ線駆動回路101に接続されたサンプリング回路駆動信号線114は、サンプリング回路118のTFTのゲートに接続されている。そして、画像信号線115上の画像信号S1、S2、…、Snは、データ線駆動回路101からサンプリング回路駆動信号線114を介してサンプリング回路駆動信号が供給されるのに応じて、サンプリング回路118によりサンプリングされて各データ線6aに供給されるように構成されている。
【0110】
このようにデータ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしても良い。
【0111】
また、画素スイッチング用のTFT30のゲートに走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、…、Gmを、走査線駆動回路104により、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板に形成された対向電極21との間で一定期間保持される。液晶は、印加される電位レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極21との間に形成される液晶容量と並列に蓄積容量70を付加する。蓄積容量70は、後述する画素スイッチング用のTFT30の高濃度ドレイン領域1eと定電位の容量線300の間に誘電体膜301を介して形成される。
【0112】
尚、基板10上には、これらのデータ線駆動回路101、走査線駆動回路104、サンプリング回路118等に加えて、複数のデータ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【0113】
(電気光学装置の画素部における構成)
本実施形態における電気光学装置の画素部における構成について、図11及び図12を参照して説明する。図11は、データ線、走査線、画素電極等が形成された電気光学装置の相隣接する複数の画素群の平面図であり、図12は、図11のA−A’断面図である。尚、図12においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【0114】
図11において、電気光学装置の基板10上には、マトリクス状に複数の透明な画素電極9a(点線部9a’により輪郭が示されている)が設けられており、画素電極9aの縦横の境界に各々沿ってデータ線6a、走査線3aが設けられている。
【0115】
また、単結晶半導体層1aのうち図中右上がりの斜線領域で示したチャネル領域1a’に対向するように走査線3aが配置されており、走査線3aはゲート電極として機能する。このように、走査線3aとデータ線6aとの交差する個所には夫々、チャネル領域1a’に走査線3aがゲート電極として対向配置された画素スイッチング用のTFT30が設けられている。
【0116】
本実施形態では、容量線300が、図中破線で示したように走査線3aの形成領域に重ねて形成されている。より具体的には容量線300は、走査線3aに沿って延びる本線部と、図11中、データ線6aと交差する各個所からデータ線6aに沿って上方に夫々突出した突出部と、コンタクトホール85に対応する個所が僅かに括れた括れ部とを備えている。
【0117】
図11及び図12に示すように、データ線6aは、ソース電極303を中継することにより、コンタクトホール81及びコンタクトホール82を介して単結晶半導体層1aのうち高濃度ソース領域1dに電気的に接続されている。他方、画素電極9aは、ソース電極303と同一膜からなるドレイン電極302を中継層として利用して中継することにより、コンタクトホール83及び85を介して単結晶半導体層1aのうち高濃度ドレイン領域1eに電気的に接続されている。
【0118】
このようにドレイン電極302を中継層として用いることにより、画素電極9aとTFT30を構成する単結晶半導体層1aとの間の層間距離が例えば1000nm程度に長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ比較的小径の二つの直列なコンタクトホール83及び85で両者間を良好に接続でき、画素開口率を高めること可能となる。特にこのような中継層を用いれば、コンタクトホール開孔時におけるエッチングの突き抜け防止にも役立つ。同様に、ソース電極303を用いることにより、データ線6aとTFT30を構成する単結晶半導体層1aとの間の層間距離が長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ比較的小径の二つの直列なコンタクトホール81及び82で両者間を良好に接続できる。
【0119】
図11及び図12に示すように、ドレイン電極302と容量線300とが誘電体膜301を介して対向配置されることにより、平面的に見て走査線3aに重なる領域及びデータ線6aに重なる領域に、蓄積容量70が構築されている。
【0120】
即ち、容量線300は、走査線3aを覆うように延びると共に、データ線6aの領域下で、ドレイン電極302を覆うように突き出す突出部を有し櫛歯状に形成している。ドレイン電極302は、走査線3aとデータ線6aの交差部から、一方がデータ線6aの領域下にある容量線300の突出部に沿って延び、他方が走査線3aの領域上にある容量線300に沿って隣接するデータ線6a近傍まで延びるL字状の島状容量電極を形成している。そして、誘電体膜301を介して容量線300にL字状のドレイン電極302が重なる領域で蓄積容量70が形成される。
【0121】
蓄積容量70の一方の容量電極を含むドレイン電極302は、コンタクトホール85で画素電極9aと接続されており且つコンタクトホール83で高濃度ドレイン領域1eと接続されており、画素電極電位とされる。
【0122】
蓄積容量70の他方の容量電極を含む容量線300は、画素電極9aが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。定電位源としては、TFT30を駆動するための走査信号を走査線3aに供給するための走査線駆動回路や画像信号をデータ線6aに供給するサンプリング回路を制御するデータ線駆動回路に供給される正電源や負電源の定電位源でも良いし、対向基板に供給される定電位でも構わない。
【0123】
蓄積容量70の誘電体膜301は、例えば膜厚5〜200nm程度の比較的薄いHTO膜(高温酸化膜)、LTO膜(低温酸化膜)等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。誘電体膜301は、ドレイン電極302の表面を酸化することによって得た熱酸化膜でもよい。蓄積容量70を増大させる観点からは、膜厚の信頼性が十分に得られる限りにおいて、誘電体膜301は薄い程良い。
【0124】
更に本実施形態では、蓄積容量70を構成するドレイン電極302及び容量線300、並びにデータ線6aは、画素スイッチング用のTFT30のチャネル領域1a層を上側から覆う上側遮光膜としても機能する。この際、Al膜等からなる遮光性のデータ線6aで、各画素の遮光領域のうちデータ線6aに沿った部分を遮光してもよいし、容量線300を遮光性の膜で形成することによりチャネル領域1a’等を遮光することができる。従って、プロジェクタにおける強力な投射光などの入射光から、このチャネル領域1aを遮光できる。
【0125】
図12に示すように、電気光学装置は、電気光学装置用基板200と、これに対向配置される透明な対向基板20とを備えている。対向基板20は、例えばガラス基板や石英基板からなる。基板10には、画素電極9aが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。また配向膜16は例えば、ポリイミド膜などの有機膜からなる。
【0126】
他方、対向基板20には、その全面に渡って対向電極21が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。対向電極21は例えば、ITO膜などの透明導電性膜からなる。また配向膜22は、ポリイミド膜などの有機膜からなる。
【0127】
基板10には、各画素電極9aに隣接する位置に、各画素電極9aをスイッチング制御する画素スイッチング用のTFT30が設けられている。
【0128】
対向基板20には、更に遮光膜を設けるようにしてもよい。このような構成を採ることで、対向基板20側から入射光がTFT30の単結晶半導体層1aのチャネル領域1a’や低濃度ソース領域1b及び低濃度ドレイン領域1cに侵入するのを抑制できる。更に、対向基板上の遮光膜は、入射光が照射される面を高反射な膜で形成することにより、電気光学装置の温度上昇を防ぐ働きをする。
【0129】
このように構成され、画素電極9aと対向電極21とが対面するように配置された基板10と対向基板20との間には、シール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層50が形成される。液晶層50は、画素電極9aからの電界が印加されていない状態で配向膜16及び22により所定の配向状態をとる。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。
【0130】
以上図8から図12を参照して説明した回路構成において、周辺回路の一例たるデータ線駆動回路101、走査線駆動回路104及びサンプリング回路118のうち少なくとも一つは、画素スイッチング用のTFT30と同一積層構造を持つTFTを含んで構成されている。従って、これらのTFTを別々に形成したり、層厚の相異なる単結晶シリコン層からこれらのTFTを形成する場合と比較して、製造工程の削減或いは製造プロセスの簡略化を行なえる。
【0131】
以上説明した実施形態では、多数の導電層を積層することにより、データ線6aや走査線3aに沿った領域に段差が生じるが、第1層間絶縁膜41、第2層間絶縁膜42に溝を掘って、データ線6a等の配線やTFT30等を埋め込むことにより平坦化処理を行ってもよいし、第3層間絶縁膜43や第2層間絶縁膜42の上面の段差をCMP処理等で研磨することにより、或いは有機SOGを用いて平らに形成することにより、当該平坦化処理を行ってもよい。
【0132】
更に以上説明した実施形態では、画素スイッチング用TFT30は、好ましくは図12等に示したようにLDD構造を持つが、低濃度ソース領域1b及び低濃度ドレイン領域1cに不純物の打ち込みを行わないオフセット構造を持ってよいし、走査線3aの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のTFTであってもよい。また本実施形態では、画素スイッチング用TFT30のゲート電極を高濃度ソース領域1d及び高濃度ドレイン領域1e間に1個のみ配置したシングルゲート構造としたが、これらの間に2個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でTFTを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。そして、周辺回路を構成するTFTについても同様に各種のTFTとして構築可能である。
【0133】
以上図1から図12を参照して説明した各実施形態では、データ線駆動回路101、走査線駆動回路104等の周辺回路のうちの一部を、TFTアレイ基板10の上に設ける代わりに、例えばTAB(Tape Automated bonding)基板上に実装された駆動用LSIに、基板10の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板20の投射光が入射する側及び基板10の出射光が出射する側には各々、例えば、TN(Twisted Nematic)モード、VA(Vertically Aligned)モード、PDLC(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード/ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【0134】
以上説明した各実施形態における電気光学装置は、プロジェクタに適用されるため、3枚の電気光学装置がRGB用のライトバルブとして各々用いられ、各ライトバルブには各々RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板20に、カラーフィルタは設けられていない。しかしながら、対向基板に遮光膜の形成されていない画素電極9aに対向する所定領域にRGBのカラーフィルタをその保護膜と共に、対向基板20上に形成してもよい。このようにすれば、プロジェクタ以外の直視型や反射型のカラー電気光学装置について、各実施形態における電気光学装置を適用できる。また、対向基板20上に1画素1個対応するようにマイクロレンズを形成してもよい。あるいは、TFTアレイ基板10上のRGBに対向する画素電極9a下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板20上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、RGB色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【0135】
(電子機器の実施形態)
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに図13は、投射型カラー表示装置の図式的断面図である。
【0136】
図13において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ1100は、駆動回路がTFTアレイ基板上に搭載された液晶装置100を含む液晶モジュールを3個用意し、夫々RGB用のライトバルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。液晶プロジェクタ1100では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106及び2枚のダイクロイックミラー1108によって、RGBの3原色に対応する光成分R、G、Bに分けられ、各色に対応するライトバルブ100R、100G及び100Bに夫々導かれる。この際特にB光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G及び100Bにより夫々変調された3原色に対応する光成分は、ダイクロイックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーン1120にカラー画像として投射される。
【0137】
本発明は、上述した各実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図1】本発明の実施形態である電気光学装置用基板の断面図である。
【図2】実施形態の電気光学装置用基板の製造方法の工程図(その1)である。
【図3】実施形態の電気光学装置用基板の製造方法の工程図(その2)である。
【図4】実施形態の電気光学装置用基板の製造方法の工程図(その3)である。
【図5】比較例におけるCMPによる研磨時に生じるクラックを示す概念図である。
【図6】本実施形態におけるCMPによる研磨時に生じるクラックの一例を示す概念図である。
【図7】本実施形態におけるCMPによる研磨時に生じるクラックの他の例を示す概念図である。
【図8】本発明の実施形態の電気光学装置におけるTFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図9】図8のH−H’断面図である。
【図10】本発明の実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図11】実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。
【図12】図11のA−A’断面図である。
【図13】本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラー液晶プロジェクタを示す図式的断面図である。
【符号の説明】
1a…半導体層
1a’…チャネル領域
1b…低濃度ソース領域
1c…低濃度ドレイン領域
1d…高濃度ソース領域
1e…高濃度ドレイン領域
2…絶縁膜
3a…走査線
6a…データ線
9a…画素電極
10…基板
11a…下側遮光膜
12…下地絶縁膜
12a…第1下地絶縁膜
12b…第2下地絶縁膜
13…貼り合わせ用絶縁膜
16…配向膜
20…対向基板
21…対向電極
22…配向膜
30…TFT
50…液晶層
70…蓄積容量
81、82、83、85…コンタクトホール
200…電気光学装置用基板
300…容量線
301…絶縁膜
302…ドレイン電極
303…ソース電極
Claims (14)
- SOI(Silicon On Insulator)構造を有する半導体素子を備えてなる電気光学装置用基板を製造する電気光学装置用基板の製造方法であって、
前記基板上に所定パターンを有する遮光膜を形成する工程と、
該遮光膜上に第1下地絶縁膜を形成する工程と、
該第1下地絶縁膜上に第2下地絶縁膜を形成する工程と、
該第2下地絶縁膜の表面を研磨して平坦化する工程と、
単結晶半導体層上に形成された貼り合わせ用絶縁膜の表面を前記平坦化された第2下地絶縁膜の表面に貼り合わせる工程と、
前記単結晶半導体層を用いて前記半導体素子を形成する工程とを含み、
前記第2下地絶縁膜を形成する工程において、前記第2下地絶縁膜を前記遮光膜よりも厚く形成し、
前記平坦化する工程において、前記第1下地絶縁膜が露出する前に研磨を停止することを特徴とする電気光学装置用基板の製造方法。 - 前記貼り合わせ用絶縁膜は、前記基板とは別に用意された半導体基板上の前記単結晶半導体層上に形成されており、
前記貼り合わせる工程後に、前記貼り合わせ用絶縁膜及び前記単結晶半導体層を前記基板上に残すように前記半導体基板を除去する工程を更に含むことを特徴とする請求項1に記載の電気光学装置用基板の製造方法。 - 前記平坦化する工程は、CMP(Chemical Mechanical Polishing:化学的機械研磨)処理により研磨することを特徴とする請求項1又は2に記載の電気光学装置用基板の製造方法。
- SOI(Silicon On Insulator)構造を有する半導体素子を備えてなる電気光学装置用基板を製造する電気光学装置用基板の製造方法であって、
前記基板上に所定パターンを有する遮光膜を形成する工程と、
該遮光膜上に第1下地絶縁膜を形成する工程と、
該第1下地絶縁膜上に第2下地絶縁膜を形成する工程と、
該第2下地絶縁膜の表面を研磨して平坦化する工程と、
単結晶半導体層上に形成された貼り合わせ用絶縁膜の表面を前記平坦化された第2下地絶縁膜の表面に貼り合わせる工程と、
前記単結晶半導体層を用いて前記半導体素子を形成する工程とを含み、
前記第1及び第2下地絶縁膜の一方は、高絶縁性ガラスからなり、他方は、HTO(High Temperature Oxide:高温酸化物)からなることを特徴とする電気光学装置用基板の製造方法。 - 前記半導体素子を形成する工程は、
前記単結晶半導体層上にゲート絶縁膜を形成する工程と、
該ゲート絶縁膜上にゲート電極を形成する工程と
を含むことを特徴とする請求項1から4のいずれか一項に記載の電気光学装置用基板の製造方法。 - 前記遮光膜を形成する工程は、前記基板上で前記単結晶半導体層のうち少なくともチャネル領域に対向する領域に前記遮光膜を形成することを特徴とする請求項5に記載の電気光学装置用基板の製造方法。
- 前記遮光膜は、導電性を有し、配線又は電極として機能することを特徴とする請求項1から6のいずれか一項に記載の電気光学装置用基板の製造方法。
- 前記遮光膜に代えて、配線又は電極として機能する導電膜を形成することを特徴とする請求項1から6のいずれか一項に記載の電気光学装置用基板の製造方法。
- 前記第1下地絶縁膜を形成する工程後且つ前記第2下地絶縁膜を形成する工程前に、前記第1下地絶縁膜上に一又は複数の他の下地絶縁膜を形成する工程を更に含むことを特徴とする請求項1に記載の電気光学装置用基板の製造方法。
- 前記遮光膜は、高融点金属を含むことを特徴とする請求項1から8のいずれか一項に記載の電気光学装置用基板の製造方法。
- 基板上に、
所定パターンを有する遮光膜と、
該遮光膜上に形成された第1下地絶縁膜と、
該第1下地絶縁膜上に形成されていると共に表面が研磨により平坦化された第2下地絶縁膜と、
該第2下地絶縁膜における平坦化された表面上に貼り合わされた貼り合わせ用絶縁膜と、
該貼り合わせ用絶縁膜上に形成された単結晶半導体層を用いて構成された半導体素子とを備え、
前記第1及び第2下地絶縁膜の一方は、高絶縁性ガラスからなり、他方は、HTO(High Temperature Oxide:高温酸化物)からなることを特徴とする電気光学装置用基板。 - 前記第1下地絶縁膜と前記第2下地絶縁膜との間に、一又は複数の他の下地絶縁膜が形成されてなることを特徴とする請求項11に記載の電気光学装置用基板。
- 請求項11および12に記載の電気光学装置用基板と、
該電気光学装置用基板に対向配置された対向基板と、
該対向基板と前記電気光学装置用基板との間に挟持された電気光学物質と
を備えたことを特徴とする電気光学装置。 - 請求項13に記載の電気光学装置を具備してなることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001261572A JP4374812B2 (ja) | 2001-08-30 | 2001-08-30 | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001261572A JP4374812B2 (ja) | 2001-08-30 | 2001-08-30 | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003066427A JP2003066427A (ja) | 2003-03-05 |
JP4374812B2 true JP4374812B2 (ja) | 2009-12-02 |
Family
ID=19088597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001261572A Expired - Fee Related JP4374812B2 (ja) | 2001-08-30 | 2001-08-30 | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4374812B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4147996B2 (ja) * | 2003-03-27 | 2008-09-10 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法 |
JP2005086005A (ja) * | 2003-09-09 | 2005-03-31 | Seiko Epson Corp | 基板及びその製造方法並びに電気光学装置 |
JP2005086004A (ja) * | 2003-09-09 | 2005-03-31 | Seiko Epson Corp | 基板及びその製造方法並びに電気光学装置 |
JP4728030B2 (ja) * | 2005-04-14 | 2011-07-20 | 信越化学工業株式会社 | Soiウエーハの製造方法 |
EP2128891B1 (en) | 2007-02-28 | 2015-09-02 | Shin-Etsu Chemical Co., Ltd. | Process for producing laminated substrate |
JP4592739B2 (ja) * | 2007-11-15 | 2010-12-08 | シャープ株式会社 | 表示装置、携帯機器 |
JP2020144252A (ja) * | 2019-03-07 | 2020-09-10 | セイコーエプソン株式会社 | 電気光学装置、電子機器、および電気光学装置の製造方法 |
-
2001
- 2001-08-30 JP JP2001261572A patent/JP4374812B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003066427A (ja) | 2003-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100449795B1 (ko) | 기판 장치의 제조 방법 | |
JP3731447B2 (ja) | 電気光学装置及びその製造方法 | |
JP3494172B2 (ja) | 電気光学装置及び投射型表示装置 | |
US7449411B2 (en) | Semiconductor device and manufacturing method thereof, electro-optical device and manufacturing method thereof, and electronic apparatus | |
JP3938112B2 (ja) | 電気光学装置並びに電子機器 | |
JP4144183B2 (ja) | 電気光学装置、その製造方法及び投射型表示装置 | |
JP3736513B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP3744521B2 (ja) | 電気光学装置及び電子機器 | |
JP2002156652A (ja) | 電気光学装置及びその製造方法 | |
JP3937721B2 (ja) | 電気光学装置及びその製造方法並びにプロジェクタ | |
JP3743273B2 (ja) | 電気光学装置の製造方法 | |
JP4475238B2 (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP4374812B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 | |
JP3791338B2 (ja) | 電気光学装置及びその製造方法並びに投射型表示装置 | |
JP3551778B2 (ja) | 電気光学装置、電気光学装置用基板、電気光学装置の製造方法並びに電子機器 | |
KR20040055688A (ko) | 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치 | |
JP2003280020A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
KR20070069054A (ko) | 전기 광학 장치, 그 제조 방법, 및 전자기기 | |
JP3969439B2 (ja) | 電気光学装置 | |
JP2001265253A (ja) | 電気光学装置 | |
JP3941440B2 (ja) | 電気光学装置及びその製造方法、並びに投射型表示装置 | |
JP4109413B2 (ja) | 基板装置の製造方法 | |
JP4023107B2 (ja) | 電気光学装置及びこれを具備する電子機器 | |
JP3849342B2 (ja) | 電気光学装置の製造方法及び電気光学装置並びにプロジェクタ | |
JP4462128B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060322 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090831 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4374812 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |