JP4374812B2 - 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 - Google Patents
電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP4374812B2 JP4374812B2 JP2001261572A JP2001261572A JP4374812B2 JP 4374812 B2 JP4374812 B2 JP 4374812B2 JP 2001261572 A JP2001261572 A JP 2001261572A JP 2001261572 A JP2001261572 A JP 2001261572A JP 4374812 B2 JP4374812 B2 JP 4374812B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- electro
- base insulating
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Optical Elements Other Than Lenses (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＳＯＩ構造を有するトランジスタ等の半導体素子を備えた電気光学装置用基板及びその製造方法、そのような電気光学装置用基板を備えてなる液晶装置等の電気光学装置、並びに該電気光学装置を具備してなるプロジェクタ等の電子機器の技術分野に属する。
【０００２】
【背景技術】
一般に、電気光学装置用基板及び対向基板間に液晶等の電気光学物質が挟持されてなるアクティブマトリクス駆動方式の液晶装置等の電気光学装置用基板では、電気光学装置用基板上において、マトリクス状に配列された複数の画素電極に夫々、画素電極スイッチング用の薄膜トランジスタ（以下適宜、ＴＦＴ（Thin Film Transistor）と称す）が設けられている。そして各ＴＦＴは、走査信号がそのゲート電極に印加される度に、オン状態とされ、当該ＴＦＴを介して画像信号が画素電極に書き込まれる。特に、画素スイッチング制御を行う際に、高性能なトランジスタ特性を有するＴＦＴにより制御できるように、半導体製造技術におけるＳＯＩ（Silicon On Insulator）構造或いはＳＯＩ技術を、この種の電気光学装置用基板に応用する試みもなされている。具体的には、基板上に形成したクオーツ、サファイア等の絶縁体層上に、単結晶半導体層を貼り合わせ等により形成して、この単結晶半導体層にトランジスタを作り込む。係るＳＯＩ技術を応用すれば、アモルファスシリコンＴＦＴやポリシリコンＴＦＴよりも基本的に高性能の単結晶シリコンＴＦＴを電気光学装置用基板上に作り込むことも可能とされている。
【０００３】
他方、この種の電気光学装置用基板では、ＴＦＴに光が入射すると、光電効果によって光リーク電流が発生して、そのトランジスタ特性が変化してしまう。特に、プロジェクタ用途など強力な投射光が入射される用途では、このような特性変化は顕著である。このため従来から、電気光学装置用基板において入射光が入射されるＴＦＴの上側において、対向基板上のＴＦＴに対向する領域に、ブラックマスク或いはブラックマトリクス（ＢＭ）と称される遮光膜を設けることで、ＴＦＴに対する遮光を行っている。或いはＴＦＴの上側における、電気光学装置用基板上のＴＦＴに対向する領域に、内蔵遮光膜を形成することで、ＴＦＴに対する遮光を行っている。
【０００４】
更に、プロジェクタ用途の如く強力な光を利用する場合、基板の裏面における反射光や、当該電気光学装置用基板を含んでなるライトバルブを複数用いた複板式のプロジェクタにおける他のライトバルブから出射されて合成光学系を突き抜けてくる光などの戻り光に対する遮光を行う必要もある。このため、電気光学装置用基板におけるＴＦＴの下側にも、遮光膜（以下適宜、下側遮光膜と称する）を作り込む技術が開発されている。この際特に、例えば高融点金属等からなる下側遮光膜は、ＴＦＴを形成する工程中における不純物の発生源となる。従って、下側遮光膜上に絶縁膜（以下適宜、下地絶縁膜と称する）を形成してから、その上に、高温プロセス等によりＴＦＴを形成している。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述の如きＳＯＩ構造を採用しつつ下側遮光膜を作り込む場合、以下の問題点がある。
【０００６】
即ち、単結晶半導体層を基板に貼り合わせるためには、基板上における貼り合わせ面を、例えばＣＭＰ処理等を用いて研磨して、平坦化しておく必要がある。従ってＳＯＩ構造を採用しつつ下側遮光膜を作り込む場合には、下側遮光膜上に形成される下地絶縁膜の表面を、このように平坦化することが必要となる。しかるに、下地絶縁膜の表面を、ＣＭＰ処理等により研磨した場合、多かれ少なかれ、下地絶縁膜に対して、応力或いは摩擦力が発生する。この結果、下地絶縁膜には、当該下地絶縁膜の表面から、その下に積層されている下側遮光膜に至るクラック、ボイド、ピンホール等が発生することになる。そして、このような下側遮光膜に至るクラック等が発生していると、その後、平坦化された表面上に貼り合わせた単結晶半導体層を用いてＴＦＴを形成する工程中に、クラック等を介して下側遮光膜から不純物が飛散或いは流出して、製造装置のチャンバー内を汚染する。更に、パターニングされる単結晶半導体層、その上に形成されるゲート絶縁膜等のＴＦＴの各構成要素を汚染する。この結果、トランジスタ特性及び耐光性を高めるべくＳＯＩ構造を採用しつつ下側遮光膜を作り込むように製造しているにも拘わらず、実際には、下側遮光膜からの汚染によって高品質の半導体素子を形成するのが非常に困難となり、歩留まりも低下してしまうという問題点がある。
【０００７】
本発明は上述した問題点に鑑みなされたものであり、素子特性及び耐光性に優れたＳＯＩ構造の半導体素子を備えた電気光学装置用基板を製造可能であり、歩留まりにも優れた電気光学装置用基板の製造方法、素子特性及び耐光性に優れた半導体素子を備えた電気光学装置用基板、このような電気光学装置用基板を備えた電気光学装置、並びに該電気光学装置を具備してなる電子機器を提供することを課題とする。
【０００８】
【課題を解決するための手段】
本発明の電気光学装置用基板の製造方法は上記課題を解決するために、ＳＯＩ構造を有する半導体素子を備えてなる電気光学装置用基板を製造する電気光学装置用基板の製造方法であって、前記基板上に所定パターンを有する遮光膜を形成する工程と、該遮光膜上に第１下地絶縁膜を形成する工程と、該第１下地絶縁膜上に第２下地絶縁膜を形成する工程と、該第２下地絶縁膜の表面を研磨して平坦化する工程と、単結晶半導体層上に形成された貼り合わせ用絶縁膜の表面を前記平坦化された第２下地絶縁膜の表面に貼り合わせる工程と、前記単結晶半導体層を用いて前記半導体素子を形成する工程とを含み、前記第２下地絶縁膜を形成する工程において、前記第２下地絶縁膜を前記遮光膜よりも厚く形成し、前記平坦化する工程において、前記第１下地絶縁膜が露出する前に研磨を停止する。
【０００９】
本発明の電気光学装置用基板の製造方法によれば、先ず、基板上に所定パターンを有する遮光膜を形成し、その上に第１下地絶縁膜を形成し、更にその上に第２下地絶縁膜を形成する。従って、この段階では、遮光膜の所定パターンに応じて、第２下地絶縁膜の表面には、凹凸が生じる。続いて、この第２下地絶縁膜の凹凸表面を研磨して平坦化する。この際特に、研磨時に発生する応力は、第１下地絶縁膜と第２下地絶縁膜との間の界面により緩和される。更に、仮に研磨時に発生する応力或いは摩擦力によって第２下地絶縁膜内にクラック、ボイド、ピンホール等が生じても、第１下地絶縁膜と第２下地絶縁膜との間の界面において停止される。或いは、第１下地絶縁膜内にクラック等が生じても、第１下地絶縁膜と第２下地絶縁膜との間の界面において停止される。即ち両者のうち、研磨時に発生する応力或いは摩擦力と膜強度との関係で、クラック等が生じ易い方にクラックが入り、これが両者間の界面で停止される。よって、いずれにせよ平坦化された第２下地絶縁膜の表面から遮光膜にまで至るクラック、ボイド、ピンホール等は、研磨を行っても殆ど発生しない。従って、その後この平坦化された第２下地絶縁膜の表面に、貼り合わせ用絶縁膜により貼り合わせられた単結晶半導体層を用いてＳＯＩ構造の半導体素子等を形成する工程中に、遮光膜からの不純物によって、製造装置のチャンバー内やゲート絶縁膜等の半導体素子の構成要素等が汚染されることは殆ど無くなる。
【００１０】
仮に、高温酸化により単結晶半導体層の表面に、例えばゲート酸化膜等の酸化膜を形成する場合に、その表面から遮光膜に至るクラック等が存在していると、高温酸化時にこれらのクラック等を通じて遮光膜も酸化して、更にこれらのクラック等を通じて飛散或いは流出される遮光膜からの不純物によって、製造装置のチャンバー内やゲート絶縁膜等を汚染してしまう。特に、ゲート酸化膜等をウエット熱酸化により成膜する場合には、このような傾向は強くなる。更にまた、ゲート絶縁膜等における膜質低下はそのまま素子特性の顕著な劣化に繋がるので、この問題は重大である。しかるに、本発明によれば、前述の如く、第２下地絶縁膜の表面から遮光膜に至るクラック等が殆ど又は全く存在しないので、高温環境でも、遮光膜が酸化することは殆どなく、遮光膜の成分によって、チャンバー内やゲート絶縁膜等を汚染することを効果的に防止できる。
【００１１】
特に上述の貼り合わせる工程は、例えば第２下地絶縁膜と貼り合わせ用絶縁膜とを密着させた状態で熱処理して行われるが、この工程中にも、第２下地絶縁膜の表面から遮光膜に至るクラック等が殆ど又は全く存在しないので、高温環境で遮光膜が酸化することは殆どなく、遮光膜の成分によってチャンバー内等を汚染することを効果的に防止できる。
【００１２】
このように遮光膜上にＳＯＩ構造を持つ半導体素子等を形成する際に、遮光膜からの汚染が低減されることによって高品質の半導体素子等を形成でき、歩留まりを向上させることも可能となる。
【００１３】
しかも、以上のように製造される電気光学装置用基板は、基板上において半導体素子が遮光膜により下側から遮光された構造を有する。このため、当該電気光学装置用基板を電気光学装置に適用した場合における、基板の裏面側からの戻り光が半導体素子に到達することによる光リーク電流の発生を極めて効果的に低減でき、これによる素子特性の劣化を防止できる。即ち、強力な光源光等の使用に耐え得る、耐光性に優れた半導体素子を備えた電気光学装置用基板を製造できる。
【００１４】
尚、基板上における半導体素子の上側の遮光については、半導体素子の上側に別途、遮光膜を設ければよい。より具合的には、半導体素子上に層間絶縁膜を介して所定パターンの内蔵遮光膜を形成してもよいし、基板に対向配置される対向基板上における半導体素子と対向する領域に遮光膜を形成してもよい。
また、第２下地絶縁膜を遮光膜よりも厚く形成した後に、これを平坦化し、第１下地絶縁膜が露出する以前に研磨を停止する。従って、基板面の全体に渡って、第１下地絶縁膜や遮光膜が露出することなく平坦化を完了できる。そして、研磨時の応力は、第１下地絶縁膜と第２下地絶縁膜との間の界面により緩和され、クラック等が仮に生じても、第１下地絶縁膜と第２下地絶縁膜との間の界面において停止可能である。
【００１５】
以上の結果、本発明によれば、遮光膜の存在により耐光性に優れると共に、遮光膜による汚染が低減されることで高品質であり、しかもポリシリコンＴＦＴ、アモルファスシリコンＴＦＴ等と比べて基本的に素子特性に優れた単結晶半導体層を用いた半導体素子を形成可能となり、しかも歩留まりを向上させることも可能となる。
【００１６】
本発明の電気光学装置用基板の製造方法の一態様では、前記貼り合わせ用絶縁膜は、前記基板とは別に用意された半導体基板上の前記単結晶半導体層上に形成されており、前記貼り合わせる工程後に、前記貼り合わせ用絶縁膜及び前記単結晶半導体層を前記基板上に残すように前記半導体基板を除去する工程を更に含む。
【００１７】
この態様によれば、貼り合わせ工程前に、半導体基板上に、酸化等によって貼り合わせ用絶縁膜を形成しておく。そして、これを別に用意された基板上で平坦化された第２下地絶縁膜の表面に貼り合わせた後、単結晶半導体層を残して半導体基板を除去する。この半導体基板を除去する工程は、単結晶半導体層を残すように、半導体基板の本体を引き剥がしてもよく、この場合には、半導体基板の本体を再使用できる。或いは、この半導体基板を除去する工程は、単結晶半導体層を残して、半導体基板を研磨除去やエッチング除去してもよい。そして、このような貼り合わせ及び半導体基板の除去に係る一連の工程中にも、第２下地絶縁膜の表面から遮光膜に至るクラック等が殆ど又は全く存在しないので、遮光膜が酸化することは殆どなく、遮光膜の成分によって、チャンバー内等を汚染することを効果的に防止できる。
【００１８】
本発明の電気光学装置用基板の製造方法の他の態様では、前記平坦化する工程は、ＣＭＰ処理により研磨する。
【００１９】
この態様によれば、ＣＭＰ処理によって、第２下地絶縁膜の表面を良好に平坦化できる。特に、このＣＭＰ処理によれば、研磨時に基板上に応力が発生するが、係る応力は、第１下地絶縁膜と第２下地絶縁膜との間の界面により緩和される。更に、係る応力或いは摩擦力によってクラック等が仮に生じても、第１下地絶縁膜と第２下地絶縁膜との間の界面において停止可能である。
【００２２】
本発明の電気光学装置用基板の製造方法は、ＳＯＩ構造を有する半導体素子を備えてなる電気光学装置用基板を製造する電気光学装置用基板の製造方法であって、前記基板上に所定パターンを有する遮光膜を形成する工程と、該遮光膜上に第１下地絶縁膜を形成する工程と、該第１下地絶縁膜上に第２下地絶縁膜を形成する工程と、該第２下地絶縁膜の表面を研磨して平坦化する工程と、単結晶半導体層上に形成された貼り合わせ用絶縁膜の表面を前記平坦化された第２下地絶縁膜の表面に貼り合わせる工程と、前記単結晶半導体層を用いて前記半導体素子を形成する工程とを含み、前記第１及び第２下地絶縁膜の一方は、高絶縁性ガラスからなり、他方は、ＨＴＯからなる。
【００２３】
この態様によれば、第１及び第２下地絶縁膜の一方は、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＡＳＧ（アルミノシリケートガラス）、ＧＳＧ（ゲルマニウムシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）、ＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガラス、ＳＯＧ（スピンオングラス）等の高絶縁性ガラスからなり、他方は、ＨＴＯからなる。この際、第２下地絶縁膜が高絶縁性ガラスであってもＨＴＯであっても、研磨による平坦化は可能である。
【００２４】
尚、第１及び第２下地絶縁膜を共に、高絶縁性ガラス又はＨＴＯから形成することも可能である。
【００２５】
本発明の電気光学装置用基板の製造方法の他の態様では、前記半導体素子を形成する工程は、前記単結晶半導体層上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上にゲート電極を形成する工程とを含む。
【００２６】
この態様によれば、遮光膜による汚染が殆どなく、高品質のＴＦＴを、単結晶半導体層を用いて形成できる。
【００２７】
この態様では、前記遮光膜を形成する工程は、前記基板上で前記単結晶半導体層のうち少なくともチャネル領域に対向する領域に前記遮光膜を形成してもよい。
【００２８】
このように形成すれば、基板上に、遮光膜で下側から遮光されたチャネル領域を有するＴＦＴを構築できる。このため、当該電気光学装置用基板を電気光学装置に適用した場合における、基板の裏面側からの戻り光がチャネル領域に到達することによる光リーク電流の発生を効果的に低減でき、トランジスタ特性を高められる。
【００２９】
本発明の電気光学装置用基板の製造方法の他の態様では、前記遮光膜は、導電性を有し、配線又は電極としても機能する。
【００３０】
この態様によれば、遮光膜に、遮光機能のみならず、配線又は電極としての機能を持たせることができるので、両機能を別々の構成要素に持たせる場合と比較して、基板上における積層構造及び製造プロセスの単純化を図れる。例えば、所定パターンを持つ導電性の遮光膜を、定電位配線として利用できる。
【００３１】
本発明の電気光学装置用基板の製造方法の他の態様では、前記遮光膜に代えて、配線又は電極として機能する導電膜を形成する。
【００３２】
この態様によれば、遮光膜に代えて又は加えて、配線又は電極として機能する、遮光性若しくは透光性又は半透光性の導電膜の上に、ＳＯＩ構造を持つ半導体素子等を形成する際に、当該導電膜からの汚染が低減されることによって高品質の半導体素子等を形成でき、歩留まりを向上させることも可能となる。
【００３３】
本発明の電気光学装置用基板の製造方法は、ＳＯＩ構造を有する半導体素子を備えてなる電気光学装置用基板を製造する電気光学装置用基板の製造方法であって、前記基板上に所定パターンを有する遮光膜を形成する工程と、該遮光膜上に第１下地絶縁膜を形成する工程と、該第１下地絶縁膜上に第２下地絶縁膜を形成する工程と、該第２下地絶縁膜の表面を研磨して平坦化する工程と、単結晶半導体層上に形成された貼り合わせ用絶縁膜の表面を前記平坦化された第２下地絶縁膜の表面に貼り合わせる工程と、前記単結晶半導体層を用いて前記半導体素子を形成する工程とを含み、前記第１下地絶縁膜を形成する工程後且つ前記第２下地絶縁膜を形成する工程前に、前記第１下地絶縁膜上に一又は複数の他の下地絶縁膜を形成する工程を更に含む。
【００３４】
この態様によれば、第１下地絶縁膜上に一又は複数の他の下地絶縁膜を形成し、更にこの上に第２下地絶縁膜を形成して、その表面を研磨により平坦化する。従って、第２下地絶縁膜の研磨時に基板上に応力が発生するが、係る応力は、第１下地絶縁膜、他の下地絶縁膜及び第２下地絶縁膜間の各界面により分散され、緩和される。更に、係る応力或いは摩擦力によってクラック等が仮に生じても、他の下地絶縁膜と第２下地絶縁膜との間の界面等の界面において停止可能である。
【００３５】
本発明の電気光学装置用基板の製造方法の他の態様では、前記遮光膜は、高融点金属を含む。
【００３６】
この態様によれば、半導体素子等を形成時に、所謂高温プロセスを用いても、遮光膜は、高融点金属からなるので溶融或いは破壊せずに済む。このような高融点金属としては、光を反射或いは吸収する性質を有する、不透明或いは半透明の、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、これらを積層した不透明な導電膜等からなる。
【００３７】
本発明の他の電気光学装置用基板の製造方法は上記課題を解決するために、基板上に所定パターンを有する第１膜を形成する工程と、該第１膜上に第１下地絶縁膜を形成する工程と、該第１下地絶縁膜上に第２下地絶縁膜を形成する工程と、該第２下地絶縁膜の表面を研磨して平坦化する工程と、前記平坦化された表面の上側に、配線及び素子のうち少なくとも一方を形成する工程とを含む。
【００３８】
本発明の他の電気光学装置用基板の製造方法によれば、先ず、基板上に所定パターンを有する、例えば導電膜、遮光膜、半導体膜などの第１膜を形成し、その上に第１下地絶縁膜を形成し、更にその上に第２下地絶縁膜を形成する。従って、この段階では、第１膜の所定パターンに応じて、第２下地絶縁膜の表面には、凹凸が生じる。続いて、この第２下地絶縁膜の凹凸表面を研磨して平坦化する。この際特に、研磨時に発生する応力は、第１下地絶縁膜と第２下地絶縁膜との間の界面により緩和される。更に、仮に研磨時に発生する応力或いは摩擦力によって第２下地絶縁膜又は第１下地絶縁膜にクラック等が生じても、第１下地絶縁膜と第２下地絶縁膜との間の界面において停止される。即ち、平坦化された第２下地絶縁膜の表面から第１膜にまで至るクラック等は、研磨を行っても殆ど発生しない。従って、その後この平坦化された第２下地絶縁膜の表面の上側に、配線或いは素子を形成する工程中に、クラック等を介して第１膜が腐蝕したり、クラック等を介して飛散或いは流出する第１膜からの不純物によって、製造装置のチャンバー内や配線或いは素子の構成要素が汚染されることは殆ど無くなる。
【００３９】
以上の結果、本発明によれば、第１及び第２下地絶縁膜を介して第１膜上に、配線或いは素子を形成する際に、第１膜からの汚染が低減されることによって高品質の配線或いは素子を形成でき、歩留まりを向上させることも可能となる。
【００４０】
本発明の電気光学装置用基板は上記課題を解決するために、基板上に、所定パターンを有する遮光膜と、該遮光膜上に形成された第１下地絶縁膜と、該第１下地絶縁膜上に形成されていると共に表面が研磨により平坦化された第２下地絶縁膜と、該第２下地絶縁膜における平坦化された表面上に貼り合わされた貼り合わせ用絶縁膜と、該貼り合わせ用絶縁膜上に形成された単結晶半導体層を用いて構成された半導体素子とを備え、前記第１及び第２下地絶縁膜の一方は、高絶縁性ガラスからなり、他方は、ＨＴＯ（High Temperature Oxide：高温酸化物）からなる。
また、基板上に、所定パターンを有する遮光膜と、該遮光膜上に形成された第１下地絶縁膜と、該第１下地絶縁膜上に形成されていると共に表面が研磨により平坦化された第２下地絶縁膜と、該第２下地絶縁膜における平坦化された表面上に貼り合わされた貼り合わせ用絶縁膜と、該貼り合わせ用絶縁膜上に形成された単結晶半導体層を用いて構成された半導体素子とを備え、前記第１下地絶縁膜と前記第２下地絶縁膜との間に、一又は複数の他の下地絶縁膜が形成されてなる。
【００４１】
本発明の電気光学装置用基板によれば、第２下地絶縁膜は、その表面が研磨により平坦化されているが、その下には、第１下地絶縁膜が存在する。従って、研磨時における応力が第１及び第２下地絶縁膜間の界面の存在によって緩和された結果、第２下地絶縁膜の表面から第１膜に至るクラック等は低減されている。更に、仮に研磨時に第２下地絶縁膜又は第１下地絶縁膜にクラック等が生じていても、いずれか一方の下地絶縁膜内で発生し且つ第１及び第２下地絶縁膜間の界面にて停止しているものが殆どである。従って、このような第２下地絶縁膜上に構築された半導体素子は、遮光膜の存在によって基板側からの戻り光等に対する耐光性に優れており、しかも第１下地絶縁膜の下側に配置された遮光膜による汚染が低減されていることで高品質である。
【００４２】
以上の結果、本発明によれば、遮光膜の存在により耐光性に優れると共に、遮光膜による汚染が低減されることで高品質であり、しかも基本的に素子特性に優れた単結晶半導体層を用いた半導体素子を備えた電気光学装置用基板を実現できる。
【００４３】
尚、本発明の電気光学装置用基板は、上述した本発明の電気光学装置用基板の製造方法における各種態様によって製造される各種態様を含むものである。
【００４４】
本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学装置用基板と、該電気光学装置用基板に対向配置された対向基板と、該対向基板と前記電気光学装置用基板との間に挟持された電気光学物質とを備える。
【００４５】
本発明の電気光学装置は、上述した本発明の電気光学装置用基板（但し、上述した本発明の電気光学装置用基板の製造方法における各種態様によって製造される各種電気光学装置用基板を含む）を備えているので、これを一方の基板とする一対の基板間に液晶等の電気光学物質が挟持されてなる、耐光性に優れており明るく高品位の画像表示が可能な液晶装置等の電気光学装置を実現できる。
【００４６】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。
【００４７】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、耐光性に優れており明るく高品位の画像表示が可能な、投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。
【００４８】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００４９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００５０】
（電気光学装置用基板）
図１は、本発明の実施形態である電気光学装置用基板の断面図である。本実施形態の電気光学装置用基板は、例えば後述の電気光学装置を構成する一対の基板のうちのＴＦＴアレイ基板側を構成するものである。
【００５１】
本実施形態の電気光学装置用基板では、ＳＯＩ構造を有するＴＦＴが、後述の如く電気光学装置の画像表示領域内にマトリクス状に配置される画素スイッチング用のＴＦＴとして複数作り込まれるものである。或いは、これに加えて、同様のＴＦＴが周辺回路を構成するＴＦＴとしても複数作り込まれるものである。但し、当該電気光学装置用基板の用途は、特にこれに限定されるものではない。
【００５２】
図１において、電気光学装置用基板２００は、基板１０上に、下側遮光膜１１ａ、下地絶縁膜１２、貼り合わせ用絶縁膜１３、例えば後述の電気光学装置における画素スイッチング用のＴＦＴ３０を構成する単結晶シリコン層からなる単結晶半導体層１ａ、ＴＦＴ３０を構成するゲート電極を含む走査線３ａ、ＴＦＴ３０を構成するゲート絶縁膜を含む絶縁膜２、第１層間絶縁膜４１、並びに、ＴＦＴ３０のソース電極３０３、ドレイン電極３０２及び引き出し電極２０４をこの順に備えて構成されている。
【００５３】
基板１０は、ガラス基板、石英基板、シリコン基板等からなり、当該電気光学装置用基板を透過型とする場合には、透明の基板とされ、当該電気光学装置用基板を反射型とする場合には、不透明又は透明の基板とされる。
【００５４】
下側遮光膜１１ａは、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリサイド、これらを積層したもの等からなる。下側遮光膜１１ａは、ＴＦＴ３０を構成する単結晶半導体層１ａのうち少なくともチャネル領域１ａ’を、図中下側から覆うことにより、図中下側からＴＦＴ３０に向かう戻り光を遮光する。
【００５５】
尚、周辺回路を構成するＴＦＴ３０の場合には、このような下側遮光膜１１ａを省略し、当該電気光学装置用基板を備えてなる電気光学装置が実装される遮光性ケースの窓枠部分で、遮光するように構成してもよい。
【００５６】
加えて本実施形態では特に、下側遮光膜１１ａは、導電性を有し、引き出し電極２０４が設けられることにより、配線としても機能する。即ち、下側遮光膜１１ａに、二つの機能を有するので、これを別々の部材から構築するのと比較して、基板１０上における積層構造及び製造プロセスの単純化を図れる。
【００５７】
下地絶縁膜１２は、基板１０の全面に形成されることにより、基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等でＴＦＴ３０の特性の劣化を防止する機能を有する。
【００５８】
本実施形態では特に、下地絶縁膜１２は、第１下地絶縁膜１２ａ及び第２下地絶縁膜１２ｂの二層からなる。これらのうち、第２下地絶縁膜１２ｂの表面は、ＣＭＰ処理により平坦化されている。このような下地絶縁膜１２における二層構造については、後述の製造方法のところで更に詳述する。
【００５９】
そして、第２下地絶縁膜１２ｂの平坦化された表面上には、貼り合わせ界面２０１において、貼り合わせ用絶縁膜１３が貼り合わされている。
【００６０】
ＴＦＴ３０は、ＬＤＤ構造を有しており、走査線３ａの一部からなるゲート電極、当該走査線３ａからの電界によりチャネルが形成される単結晶半導体層１ａのチャネル領域１ａ’、走査線３ａと単結晶半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、単結晶半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、単結晶半導体層１ａの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ、ソース電極３０３並びにドレイン電極３０２を備えて構成されている。
【００６１】
走査線３ａの上には、高濃度ソース領域１ｄとソース電極３０３とを通じるコンタクトホール８２、高濃度ドレイン領域１ｅとドレイン電極３０２とを通じるコンタクトホール８３、及び下側遮光膜１１ａと引き出し電極２０４とを通じるコンタクトホール２８２が各々形成された第１層間絶縁膜４１が形成されている。
【００６２】
本実施形態では、ＴＦＴ３０は、Ｎチャネル型でもよく、Ｐチャネル型でもよいが、Ｎチャネル型とすれば、一般にキャリア移動度に優る電子をキャリアとするため、トランジスタ特性の向上を図れる。但し、この場合、ＳＯＩ構造を採用しているので、チャネル領域から半導体層部分を、余剰キャリアを引き抜くために延設すると共に、この延設部分に余剰キャリア引き抜き用の導電層、即ち「ボディコンタクト」を接触させることが望ましい。これに対し、ＴＦＴ３０をＰチャネル型とすれば、キャリア移動度には劣るものの、このようなボディコンタクトは設けなくてもよい。そして、本実施形態ではＳＯＩ構造を採用しているので、Ｐチャネル型のポリシリコンＴＦＴ、アモルファスシリコンＴＦＴ等と比べると、基本的にトランジスタ特性に優り、Ｐチャネル型であっても当該電気光学装置用基板上における半導体素子として十分に実践上の使用に耐え得るように構成可能である。
【００６３】
（電気光学装置用基板の製造方法）
次に、以上の如き構成を持つ電気光学装置用基板の製造方法について図２から図７を参照して説明する。ここに、図２から図４は、図１に示した断面部分における各工程での断面構造を、順を追って示す工程図である。但し、図２の工程（１）から工程（３）と、図３に示す工程（１ｂ）及び工程（２ｂ）とは、別々の基板上で行われ、図２の工程（４）において、これらの基板が貼り合わされるものである。また、図５は、比較例におけるＣＭＰによる研磨時に生じるクラックを示す概念図であり、図６は、本実施形態におけるＣＭＰによる研磨時に生じるクラックの一例を示す概念図であり、図７は、本実施形態におけるＣＭＰによる研磨時に生じるクラックの他の例を示す概念図である。
【００６４】
図２の工程（１）では、先ず石英基板、ハードガラス、シリコン基板等の基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおける基板１０に生じる歪みが少なくなるように前処理しておく。
【００６５】
続いて、このように処理された基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光膜を形成する。そしてフォトリソグラフィ及びエッチングにより、所定平面形状を持つ下側遮光膜１１ａを形成する。
【００６６】
続いて、下側遮光膜１１ａ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＡＳＧ、ＧＳＧ、ＢＰＳＧなどのシリケートガラス或いはＴＥＯＳ、ＳＯＧ等の高絶縁性ガラス、窒化シリコン膜や酸化シリコン膜等からなる第１下地絶縁膜１２ａを形成する。
【００６７】
次に、工程（２）では、第１下地絶縁膜１２ａ上に、例えば、高温酸化、常圧又は減圧ＣＶＤ法等により、ＨＴＯ膜等からなる第２下地絶縁膜１２ｂ’を形成する。
【００６８】
続いて、工程（３）では、第２下地絶縁膜１２ｂ’に対してＣＭＰ処理を行って、その表面を平坦化する。具体的には、例えば研磨プレート上に固定された研磨パッド上に、シリカ粒を含んだ液状のスラリー（化学研磨液）を流しつつ、スピンドルに固定した基板表面（下地絶縁膜１２ｂ’の側）を、回転接触させることにより、第１下地層間絶縁膜１２’の表面を研磨する。そして、時間管理により或いは適当なストッパ層を基板１０上の所定位置に形成しておくことにより、研磨処理を停止する。この結果、膜厚が約５００〜１５００ｎｍであると共に上面が平坦化された第２下地絶縁膜１２ｂが完成する。
【００６９】
以上により、第１下地絶縁膜１２ａ及び第２下地絶縁膜１２ｂの二層構造を有する下地絶縁膜１２が基板１０上に完成する。このように下地絶縁膜１２を二層構造とすることにより得られる作用効果については、後に図５から図７を参照して詳述する。
【００７０】
尚、工程（２）で、第２下地絶縁膜１２ｂ’を下側遮光膜１１ａよりも厚く形成しておき、工程（３）で、ＣＭＰ処理を第１下地絶縁膜１２ａが露出する以前に停止することにより、基板面の全体に渡って二層構造を有する下地絶縁膜１２が得られる。
【００７１】
他方、図３に示した工程（１ｂ）では、上記工程（１）から工程（３）とは別に、半導体基板４００を用意する。より具体的には、ＴＦＴ３０をＰチャネル型とするためにはＮ型の半導体基板４００を用意する。或いは、ＴＦＴ３０をＮチャネル型とするためには、Ｐ型の半導体基板４００を用意する。尚、ドープは、インゴットの段階で行ってもよいが、ウエーハの段階で行ってもよいし、更には、単結晶半導体層１が基板１０上に移された後に行ってもよい。
【００７２】
続いて、半導体基板４００に対して、例えば約９００〜１３００℃の高温による熱処理を施して、その表面に熱酸化膜たる貼り合わせ用絶縁膜１３を形成する。
【００７３】
次に工程（２ｂ）では、このように半導体基板４００上に形成された貼り合わせ用絶縁膜１３に対して水素イオン注入を行う。この水素イオン注入量により、後の分離工程において分離線２２０で分離される単結晶半導体層１の層厚を制御できるが、具体的な注入量については、実験的、経験的又は理論的に若しくはシミュレーションにより個別具体的に設定する。
【００７４】
次に、図２に示した工程（４）では、工程（３）で形成された下地絶縁膜１２の表面に、図３に示した工程（２ｂ）で形成された貼り合わせ用絶縁膜１３の表面が密着するように、この工程（２ｂ）に示した半導体基板４００の上下を逆転させて、両基板を対向配置させる。この状態で、例えば６００℃程度の熱処理を施すことにより、下地絶縁膜１２と貼り合わせ用絶縁膜１３とを貼り合わせ界面２０１にて相互に接着する。
【００７５】
次に工程（５）では、両基板の分離を行う。ここでは、図３に示した工程（２ｂ）における水素イオン注入量に応じた層厚の単結晶半導体層１を、その熱酸化膜たる貼り合わせ用絶縁膜１３と共に、分離線２２０にて、半導体基板４００から分離する。更に、基板１０上に移された単結晶半導体層１に対しタッチポリッシュによる表面処理を行う。これらにより、例えば約５０〜２００ｎｍの層厚の単結晶半導体層１が形成される。尚、単結晶半導体層１が分離した半導体基板４００’については、リサイクルに回される。
【００７６】
次に、工程（６）では、下地絶縁膜１２上に貼り合わせ界面２０１にて貼り合わせられた貼り合わせ用絶縁膜１３上に、単結晶半導体層１に対するフォトリソグラフィ及びエッチングにより、所定パターンを有する単結晶半導体層１ａを形成する。即ち、ＳＯＩ構造を持つ単結晶半導体層１ａを形成する。
【００７７】
次に、図４の工程（７）では、単結晶半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化して下層ゲート絶縁膜を形成し、続けて減圧ＣＶＤ法等により、若しくは両者を続けて行うことにより、上層ゲート絶縁膜を形成する、これにより、多層の高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる（ゲート絶縁膜を含む）絶縁膜２を形成する。この結果、単結晶半導体層１ａは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。
【００７８】
続いて、ＴＦＴ３０のスレッシュホールド電圧Ｖｔｈを制御するために、単結晶半導体層１ａのうちチャネル領域に、所定種類のドーパントを予め設定された所定量だけイオン注入等によりドープする。
【００７９】
続いて、絶縁膜２上に、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散し、このポリシリコン膜を導電化する。又は、Ｐイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３５０ｎｍ程度である。そして、フォトリソグラフィ及びエッチングにより、ＴＦＴ３０のゲート電極部を含めて所定パターンの走査線３ａを形成する。
【００８０】
本実施形態では、ＴＦＴ３０をＬＤＤ構造を持つＰチャネル型のＴＦＴとするので、単結晶半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａ（ゲート電極）をマスクとして、単結晶半導体層１ａに、所定種類のドーパントを低濃度でドープする。これにより走査線３ａ下の単結晶半導体層１ａはチャネル領域１ａ’となる。更に、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広い平面パターンを有するレジスト層を走査線３ａ上に形成する。その後、所定種類のドーパントを高濃度でドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより走査線３ａは更に低抵抗化される。
【００８１】
続いて、走査線３ａ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜４１を形成する。この第１層間絶縁膜１２の膜厚は、例えば約５００〜２０００ｎｍ程度とする。ここで好ましくは、８００℃の程度の高温でアニール処理し、層間絶縁膜４１の膜質を向上させておく。
【００８２】
次に工程（８）では、第１層間絶縁膜４１に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８２、８３及び２８２を同時開孔する。
【００８３】
続いて、第１層間絶縁膜４１上に、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散し、このポリシリコン膜を導電化する。又は、Ｐイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約５０〜５００ｎｍの厚さ、好ましくは約１５０ｎｍ程度である。そして、フォトリソグラフィ及びエッチングにより、図１に示した如き、ソース電極３０３、ドレイン電極３０２及び引き出し電極２０４を形成する。
【００８４】
以上説明した製造方法により、前述した電気光学装置用基板２００を製造できる。
【００８５】
本製造方法では特に、図２に示した工程（１）から（３）において、下側遮光膜１１ａ上に、第１下地絶縁膜１２ａ及び第２下地絶縁膜１２ｂの二層構造を有する下地絶縁膜１２を形成する。従って、工程（３）で、第２下地絶縁膜１２ｂ’の凹凸表面を研磨して平坦化する際に、研磨時に発生する応力を、第１下地絶縁膜１２ａと第２下地絶縁膜１２ｂ’との間の界面により緩和できる。更に、この研磨の際の応力或いは摩擦力によるクラックを、これら第１下地絶縁膜１２ａ及び第２下地絶縁膜１２ｂ間の界面で停止できる。
【００８６】
この点について図５から図７を参照して更に説明する。
【００８７】
先ず図５に示す比較例のように、仮に工程（３）のＣＭＰ処理を単一層からなる第１下地絶縁膜１２ａに対して行って、その一部１２ｃを研磨除去したとする。この場合、単一層の第１下地絶縁膜１２ａ内には界面は存在しないので、その一部１２ｃを研磨除去する際に発生する応力が、第１下地絶縁膜１２ａ内の界面で緩和されることはない。更に、この研磨の際の応力或いは摩擦力は、下側遮光膜１１ａ及び第１下地絶縁膜１２ａ間の界面にまでも応力集中等により顕著に作用する。この結果、図５の下段に示すように、平坦化された第１下地絶縁膜１２ａの表面から、下側遮光膜１１ａ及び第１下地絶縁膜１２ａ間の界面に至るクラック４０１或いは、ボイド、ピンホール等の不良個所等が多発してしまう。そして、このようなクラック４０１が存在する状態で、図２及び図４に示した工程（４）以降を行うと、特にゲート酸化膜の形成に係る工程（７）等における高温処理時に、これらのクラック４０１を通じて下側遮光膜１１ａも酸化されてしまう。更にこれらのクラック４０１を通じて飛散或いは流出される下側遮光膜１１ａからの不純物によって、製造装置のチャンバー内やゲート絶縁膜等を汚染してしまう。この結果、工程（８）を終えて製造されるＴＦＴ３０の品質は劣化してしまうか或いは歩留まりが低下してしまうのである。特に、ゲート酸化膜における膜質の劣化は、ＴＦＴ３０の特性劣化にそのままつながってしまうので不利である。
【００８８】
これに対して、図６に示すように本実施形態の一例によれば、工程（３）のＣＭＰ処理を第２下地絶縁膜１２ｂ’に対して行って、その一部１２ｃを研磨除去するので、この一部１２ｃを研磨除去する際に発生する応力が、第１下地絶縁膜１２ａ及び第２下地絶縁膜１２ｂ間の界面で緩和される。更に、この研磨の際の応力或いは摩擦力は、第２下地絶縁膜１２ｂ及び第１下地絶縁膜１２ａ間の界面に応力集中等により作用する。
【００８９】
ここで、図６に示した例では、研磨時に発生する応力或いは摩擦力の種類と、膜厚、膜質等により規定される膜強度との関係で、高絶縁性ガラス膜等からなる第１下地絶縁膜１２ａよりも、ＨＴＯ膜等からなる第２下地絶縁膜１２ｂの方が、当該ＣＭＰ処理によりクラック等が生じ易い状況に置かれている。すると、図６の下段に示すように、界面による応力の緩和によって、平坦化された第２下地絶縁膜１２ｂの表面から、第２下地絶縁膜１２ｂ及び第１下地絶縁膜１２ａ間の界面に至るクラック４０２が若干発生するかもしれない。しかしながら、このようなクラック４０２は、第１下地絶縁膜１２ａ及び第２下地絶縁膜１２ｂ間の界面において停止される。このため、このようなクラック４０２が存在する状態で、図２及び図４に示した工程（４）以降を行っても、高温処理時等にこれらのクラック４０２を通じて下側遮光膜１１ａが酸化されることは殆ど又は全くない。更にこれらのクラック４０２を通じて飛散或いは流出される下側遮光膜１１ａからの不純物によって、製造装置のチャンバー内やゲート絶縁膜等を汚染してしまうことも殆ど又は全くない。この結果、工程（８）を終えて製造されるＴＦＴ３０は、高品質のゲート絶縁膜等を備えてなり、その品質は極めて良好となる。
【００９０】
他方、図７に示した例では、研磨時に発生する応力或いは摩擦力の種類と、膜厚、膜質等により規定される膜強度との関係で、高絶縁性ガラス膜等からなる第１下地絶縁膜１２ａよりも、ＨＴＯ膜等からなる第２下地絶縁膜１２ｂの方が、当該ＣＭＰ処理によりクラック等が生じ難い状況に置かれている。すると、図７の下段に示すように、界面による応力の緩和によって、第２下地絶縁膜１２ｂ及び第１下地絶縁膜１２ａ間の界面から下側遮光膜１１ａに至るクラック４０３が若干発生するかもしれない。しかしながら、このようなクラック４０３は、第１下地絶縁膜１２ａ及び第２下地絶縁膜１２ｂ間の界面において停止される。このため、このようなクラック４０３が存在する状態で、図２及び図４に示した工程（４）以降を行っても、高温処理時等にこれらのクラック４０３を通じて下側遮光膜１１ａが酸化されることは殆ど又は全くない。更にこれらのクラック４０３を通じて飛散或いは流出される下側遮光膜１１ａからの不純物によって、製造装置のチャンバー内やゲート絶縁膜等を汚染してしまうことも殆ど又は全くない。この結果、工程（８）を終えて製造されるＴＦＴ３０は、高品質のゲート絶縁膜等を備えてなり、その品質は極めて良好となる。
【００９１】
図５から図７から理解されるように、本実施形態の製造方法によれば、下側遮光膜１１ａからの汚染が低減されることによって、品質が高いＳＯＩ構造のＴＦＴ３０を形成でき、歩留まりを向上できる。
【００９２】
尚、本実施形態では、基板１０として、石英ガラス、ガラス等の透明基板を用い、画素電極９ａとしてもＩＴＯ膜等の透明電極を用いることにより、透過型の電気光学装置用基板や、画素電極９ａ或いは画素電極透９ａ及び基板１０を介して光が反射する反射型の電気光学装置を構築できる。或いは、本実施形態では、画素電極９ａとしてＡｌ膜等の反射電極を用いることにより、反射型の電気光学装置用基板を構築できる。更には、半透過反射電極或いは半透過反射板を用いることで、反射型と透過型とを切り替え可能な半透過反射型の電気光学装置を構築できる。
【００９３】
（変形形態）
以上説明した実施形態では、第１下地絶縁膜１２ａを高絶縁性ガラスから構成し、第２下地絶縁膜１２ｂをＨＴＯから構成したが、一の変形形態として、第１下地絶縁膜１２ａをＨＴＯから構成し、第２下地絶縁膜１２ｂを高絶縁性ガラスから構成してもよい。或いは、第１下地絶縁膜１２ａ及び第２下地絶縁膜１２ｂを、成膜条件が異なる或いは同一である高絶縁性ガラスから構成してもよい。更に、第１下地絶縁膜１２ａ及び第２下地絶縁膜１２ｂを、成膜条件が異なる或いは同一であるＨＴＯから構成してもよい。
【００９４】
また、以上説明した実施形態では、下地絶縁膜１２の下側には、ＴＦＴ３０を遮光する機能と配線としての機能との両者を有する下側遮光膜が１１ａを形成したが、他の変形形態として、これを遮光機能のみを専ら発揮するように形成してもよい。或いは、配線としての機能のみを専ら発揮するように構成してもよい。後者の場合には、下側遮光膜１１ａは、遮光膜である必要は無く、透明或いは半透明の導電膜から構成されてもよい。いずれにせよ、その上に二層構造を有する下地絶縁膜１２が形成される限り、前述の如くＣＭＰ処理時における応力緩和やクラック防止の効果や、更には、クラックを介しての不純物の飛散や流出を抑制する効果は得られる。
【００９５】
更に、下側遮光膜１１ａを、配線としてのみならず、何らかの平面パターンを有すると共に不純物の発生源に多少なりともなり得るような材質からなる導電膜、絶縁膜、半導体膜等に置き換える変形形態も可能である。この場合にも、その上に二層構造を有する下地絶縁膜１２が形成される限り、前述の如くＣＭＰ処理時における応力緩和やクラック防止の効果や、更には、クラックを介しての不純物の飛散や流出を抑制する効果は得られる。
【００９６】
更にまた、以上説明した実施形態では、下地絶縁膜１２は、第１下地絶縁膜１２ａ及び第２下地絶縁膜１２ｂの二層構造を有するが、これらの間に更に他の下地絶縁膜を形成してもよい。このような他の下地絶縁膜は、例えば高絶縁性ガラス、ＨＴＯ等から構成すればよい。即ち、下地絶縁膜１２は、三層以上を含む多層構造を有していてもよい。この場合には、下地絶縁膜１２の内部に構築される二つ以上の界面によって、ＣＭＰ処理等の研磨時に発生する応力を緩和することができ、更に、たとえ内部にクラックが発生しても、該二つ以上の界面の夫々によって停止することにより、下地絶縁膜１２の表面から下側遮光膜１１ａに至るようなクラックの発生を効果的に防止できる。
【００９７】
次に、以上の如く構成された電気光学装置用基板を備えてなる、本発明の電気光学装置に係る実施形態を図面に基づいて説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００９８】
（電気光学装置の全体構成）
先ず、本発明の実施形態における電気光学装置の全体構成について、図８及び図９を参照して説明する。ここでは、電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００９９】
図８は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図９は、図８のＨ−Ｈ’断面図である。
【０１００】
図８及び図９において、本実施形態に係る電気光学装置では、図１に示した電気光学装置用基板２００と対向基板２０とが対向配置されている。
【０１０１】
電気光学装置用基板２００を構成する基板１０と対向基板２０との間に液晶層５０が封入されており、基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。シール材５２は、両基板を貼り合わせるために、例えば熱硬化樹脂、熱及び光硬化樹脂、光硬化樹脂、紫外線硬化樹脂等からなり、製造プロセスにおいて基板１０上に塗布された後、加熱、加熱及び光照射、光照射、紫外線照射等により硬化させられたものである。
【０１０２】
このようなシール材５２中には、両基板間の間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が混合されている。即ち、本実施形態の電気光学装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。但し、当該電気光学装置が液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置であれば、このようなギャップ材は、液晶層５０中に含まれてもよい。
【０１０３】
対向基板２０の４隅には、上下導通材１０６が設けられており、基板１０に設けられた上下導通端子と対向基板２０に設けられた対向電極２１との間で電気的な導通をとる。
【０１０４】
図８及び図９において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａを規定する遮光性の額縁５３が対向基板２０側に設けられている。額縁５３は基板１０側に設けても良いことは言うまでもない。画像表示領域の周辺に広がる周辺領域のうち、シール材５２が配置されたシール領域の外側部分には、データ線駆動回路１０１及び外部回路接続端子１０２が基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。更に基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。
【０１０５】
図５において、基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、最上層部分に配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【０１０６】
本実施形態では、額縁５３下にある基板１０上の領域に、サンプリング回路１１８が設けられている。サンプリング回路１１８は、画像信号線上の画像信号をデータ線駆動回路１０１から供給されるサンプリング回路駆動信号に応じてサンプリングしてデータ線に供給するように構成されている。
【０１０７】
（電気光学装置の回路構成及び動作）
次に以上の如く構成された電気光学装置における回路構成及び動作について図１０を参照して説明する。図１０は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路と周辺回路とを示すブロック図である。
【０１０８】
図１０において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極９ａと当該画素電極９aをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソース電極に電気的に接続されている。
【０１０９】
画像表示領域１０ａ外である周辺領域には、データ線６ａの一端（図６中で下端）が、サンプリング回路１１８の例えばＴＦＴからなる各スイッチング素子のドレインに接続されている。他方、画像信号線１１５は、引き出し配線１１６を介してサンプリング回路１１８のＴＦＴのソースに接続されている。データ線駆動回路１０１に接続されたサンプリング回路駆動信号線１１４は、サンプリング回路１１８のＴＦＴのゲートに接続されている。そして、画像信号線１１５上の画像信号Ｓ１、Ｓ２、…、Ｓｎは、データ線駆動回路１０１からサンプリング回路駆動信号線１１４を介してサンプリング回路駆動信号が供給されるのに応じて、サンプリング回路１１８によりサンプリングされて各データ線６ａに供給されるように構成されている。
【０１１０】
このようにデータ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。
【０１１１】
また、画素スイッチング用のＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、走査線駆動回路１０４により、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極２１との間で一定期間保持される。液晶は、印加される電位レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極２１との間に形成される液晶容量と並列に蓄積容量７０を付加する。蓄積容量７０は、後述する画素スイッチング用のＴＦＴ３０の高濃度ドレイン領域１ｅと定電位の容量線３００の間に誘電体膜３０１を介して形成される。
【０１１２】
尚、基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４、サンプリング回路１１８等に加えて、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【０１１３】
（電気光学装置の画素部における構成）
本実施形態における電気光学装置の画素部における構成について、図１１及び図１２を参照して説明する。図１１は、データ線、走査線、画素電極等が形成された電気光学装置の相隣接する複数の画素群の平面図であり、図１２は、図１１のＡ−Ａ’断面図である。尚、図１２においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【０１１４】
図１１において、電気光学装置の基板１０上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａが設けられている。
【０１１５】
また、単結晶半導体層１ａのうち図中右上がりの斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。
【０１１６】
本実施形態では、容量線３００が、図中破線で示したように走査線３ａの形成領域に重ねて形成されている。より具体的には容量線３００は、走査線３ａに沿って延びる本線部と、図１１中、データ線６ａと交差する各個所からデータ線６ａに沿って上方に夫々突出した突出部と、コンタクトホール８５に対応する個所が僅かに括れた括れ部とを備えている。
【０１１７】
図１１及び図１２に示すように、データ線６ａは、ソース電極３０３を中継することにより、コンタクトホール８１及びコンタクトホール８２を介して単結晶半導体層１ａのうち高濃度ソース領域１ｄに電気的に接続されている。他方、画素電極９ａは、ソース電極３０３と同一膜からなるドレイン電極３０２を中継層として利用して中継することにより、コンタクトホール８３及び８５を介して単結晶半導体層１ａのうち高濃度ドレイン領域１ｅに電気的に接続されている。
【０１１８】
このようにドレイン電極３０２を中継層として用いることにより、画素電極９ａとＴＦＴ３０を構成する単結晶半導体層１ａとの間の層間距離が例えば１０００ｎｍ程度に長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ比較的小径の二つの直列なコンタクトホール８３及び８５で両者間を良好に接続でき、画素開口率を高めること可能となる。特にこのような中継層を用いれば、コンタクトホール開孔時におけるエッチングの突き抜け防止にも役立つ。同様に、ソース電極３０３を用いることにより、データ線６ａとＴＦＴ３０を構成する単結晶半導体層１ａとの間の層間距離が長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ比較的小径の二つの直列なコンタクトホール８１及び８２で両者間を良好に接続できる。
【０１１９】
図１１及び図１２に示すように、ドレイン電極３０２と容量線３００とが誘電体膜３０１を介して対向配置されることにより、平面的に見て走査線３ａに重なる領域及びデータ線６ａに重なる領域に、蓄積容量７０が構築されている。
【０１２０】
即ち、容量線３００は、走査線３ａを覆うように延びると共に、データ線６ａの領域下で、ドレイン電極３０２を覆うように突き出す突出部を有し櫛歯状に形成している。ドレイン電極３０２は、走査線３ａとデータ線６ａの交差部から、一方がデータ線６ａの領域下にある容量線３００の突出部に沿って延び、他方が走査線３ａの領域上にある容量線３００に沿って隣接するデータ線６ａ近傍まで延びるＬ字状の島状容量電極を形成している。そして、誘電体膜３０１を介して容量線３００にＬ字状のドレイン電極３０２が重なる領域で蓄積容量７０が形成される。
【０１２１】
蓄積容量７０の一方の容量電極を含むドレイン電極３０２は、コンタクトホール８５で画素電極９ａと接続されており且つコンタクトホール８３で高濃度ドレイン領域１ｅと接続されており、画素電極電位とされる。
【０１２２】
蓄積容量７０の他方の容量電極を含む容量線３００は、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための走査線駆動回路や画像信号をデータ線６ａに供給するサンプリング回路を制御するデータ線駆動回路に供給される正電源や負電源の定電位源でも良いし、対向基板に供給される定電位でも構わない。
【０１２３】
蓄積容量７０の誘電体膜３０１は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ膜（高温酸化膜）、ＬＴＯ膜（低温酸化膜）等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。誘電体膜３０１は、ドレイン電極３０２の表面を酸化することによって得た熱酸化膜でもよい。蓄積容量７０を増大させる観点からは、膜厚の信頼性が十分に得られる限りにおいて、誘電体膜３０１は薄い程良い。
【０１２４】
更に本実施形態では、蓄積容量７０を構成するドレイン電極３０２及び容量線３００、並びにデータ線６ａは、画素スイッチング用のＴＦＴ３０のチャネル領域１ａ層を上側から覆う上側遮光膜としても機能する。この際、Ａｌ膜等からなる遮光性のデータ線６ａで、各画素の遮光領域のうちデータ線６ａに沿った部分を遮光してもよいし、容量線３００を遮光性の膜で形成することによりチャネル領域１ａ’等を遮光することができる。従って、プロジェクタにおける強力な投射光などの入射光から、このチャネル領域１ａを遮光できる。
【０１２５】
図１２に示すように、電気光学装置は、電気光学装置用基板２００と、これに対向配置される透明な対向基板２０とを備えている。対向基板２０は、例えばガラス基板や石英基板からなる。基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。また配向膜１６は例えば、ポリイミド膜などの有機膜からなる。
【０１２６】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性膜からなる。また配向膜２２は、ポリイミド膜などの有機膜からなる。
【０１２７】
基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用のＴＦＴ３０が設けられている。
【０１２８】
対向基板２０には、更に遮光膜を設けるようにしてもよい。このような構成を採ることで、対向基板２０側から入射光がＴＦＴ３０の単結晶半導体層１ａのチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入するのを抑制できる。更に、対向基板上の遮光膜は、入射光が照射される面を高反射な膜で形成することにより、電気光学装置の温度上昇を防ぐ働きをする。
【０１２９】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置された基板１０と対向基板２０との間には、シール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。
【０１３０】
以上図８から図１２を参照して説明した回路構成において、周辺回路の一例たるデータ線駆動回路１０１、走査線駆動回路１０４及びサンプリング回路１１８のうち少なくとも一つは、画素スイッチング用のＴＦＴ３０と同一積層構造を持つＴＦＴを含んで構成されている。従って、これらのＴＦＴを別々に形成したり、層厚の相異なる単結晶シリコン層からこれらのＴＦＴを形成する場合と比較して、製造工程の削減或いは製造プロセスの簡略化を行なえる。
【０１３１】
以上説明した実施形態では、多数の導電層を積層することにより、データ線６ａや走査線３ａに沿った領域に段差が生じるが、第１層間絶縁膜４１、第２層間絶縁膜４２に溝を掘って、データ線６ａ等の配線やＴＦＴ３０等を埋め込むことにより平坦化処理を行ってもよいし、第３層間絶縁膜４３や第２層間絶縁膜４２の上面の段差をＣＭＰ処理等で研磨することにより、或いは有機ＳＯＧを用いて平らに形成することにより、当該平坦化処理を行ってもよい。
【０１３２】
更に以上説明した実施形態では、画素スイッチング用ＴＦＴ３０は、好ましくは図１２等に示したようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。そして、周辺回路を構成するＴＦＴについても同様に各種のＴＦＴとして構築可能である。
【０１３３】
以上図１から図１２を参照して説明した各実施形態では、データ線駆動回路１０１、走査線駆動回路１０４等の周辺回路のうちの一部を、ＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated bonding）基板上に実装された駆動用ＬＳＩに、基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及び基板１０の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１３４】
以上説明した各実施形態における電気光学装置は、プロジェクタに適用されるため、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、対向基板に遮光膜の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、プロジェクタ以外の直視型や反射型のカラー電気光学装置について、各実施形態における電気光学装置を適用できる。また、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【０１３５】
（電子機器の実施形態）
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに図１３は、投射型カラー表示装置の図式的断面図である。
【０１３６】
図１３において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置１００を含む液晶モジュールを３個用意し、夫々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに夫々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより夫々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１３７】
本発明は、上述した各実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の実施形態である電気光学装置用基板の断面図である。
【図２】実施形態の電気光学装置用基板の製造方法の工程図（その１）である。
【図３】実施形態の電気光学装置用基板の製造方法の工程図（その２）である。
【図４】実施形態の電気光学装置用基板の製造方法の工程図（その３）である。
【図５】比較例におけるＣＭＰによる研磨時に生じるクラックを示す概念図である。
【図６】本実施形態におけるＣＭＰによる研磨時に生じるクラックの一例を示す概念図である。
【図７】本実施形態におけるＣＭＰによる研磨時に生じるクラックの他の例を示す概念図である。
【図８】本発明の実施形態の電気光学装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図９】図８のＨ−Ｈ’断面図である。
【図１０】本発明の実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図１１】実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図１２】図１１のＡ−Ａ’断面図である。
【図１３】本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラー液晶プロジェクタを示す図式的断面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域
１ｃ…低濃度ドレイン領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
２…絶縁膜
３ａ…走査線
６ａ…データ線
９ａ…画素電極
１０…基板
１１ａ…下側遮光膜
１２…下地絶縁膜
１２ａ…第１下地絶縁膜
１２ｂ…第２下地絶縁膜
１３…貼り合わせ用絶縁膜
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
３０…ＴＦＴ
５０…液晶層
７０…蓄積容量
８１、８２、８３、８５…コンタクトホール
２００…電気光学装置用基板
３００…容量線
３０１…絶縁膜
３０２…ドレイン電極
３０３…ソース電極
【発明の属する技術分野】
本発明は、ＳＯＩ構造を有するトランジスタ等の半導体素子を備えた電気光学装置用基板及びその製造方法、そのような電気光学装置用基板を備えてなる液晶装置等の電気光学装置、並びに該電気光学装置を具備してなるプロジェクタ等の電子機器の技術分野に属する。
【０００２】
【背景技術】
一般に、電気光学装置用基板及び対向基板間に液晶等の電気光学物質が挟持されてなるアクティブマトリクス駆動方式の液晶装置等の電気光学装置用基板では、電気光学装置用基板上において、マトリクス状に配列された複数の画素電極に夫々、画素電極スイッチング用の薄膜トランジスタ（以下適宜、ＴＦＴ（Thin Film Transistor）と称す）が設けられている。そして各ＴＦＴは、走査信号がそのゲート電極に印加される度に、オン状態とされ、当該ＴＦＴを介して画像信号が画素電極に書き込まれる。特に、画素スイッチング制御を行う際に、高性能なトランジスタ特性を有するＴＦＴにより制御できるように、半導体製造技術におけるＳＯＩ（Silicon On Insulator）構造或いはＳＯＩ技術を、この種の電気光学装置用基板に応用する試みもなされている。具体的には、基板上に形成したクオーツ、サファイア等の絶縁体層上に、単結晶半導体層を貼り合わせ等により形成して、この単結晶半導体層にトランジスタを作り込む。係るＳＯＩ技術を応用すれば、アモルファスシリコンＴＦＴやポリシリコンＴＦＴよりも基本的に高性能の単結晶シリコンＴＦＴを電気光学装置用基板上に作り込むことも可能とされている。
【０００３】
他方、この種の電気光学装置用基板では、ＴＦＴに光が入射すると、光電効果によって光リーク電流が発生して、そのトランジスタ特性が変化してしまう。特に、プロジェクタ用途など強力な投射光が入射される用途では、このような特性変化は顕著である。このため従来から、電気光学装置用基板において入射光が入射されるＴＦＴの上側において、対向基板上のＴＦＴに対向する領域に、ブラックマスク或いはブラックマトリクス（ＢＭ）と称される遮光膜を設けることで、ＴＦＴに対する遮光を行っている。或いはＴＦＴの上側における、電気光学装置用基板上のＴＦＴに対向する領域に、内蔵遮光膜を形成することで、ＴＦＴに対する遮光を行っている。
【０００４】
更に、プロジェクタ用途の如く強力な光を利用する場合、基板の裏面における反射光や、当該電気光学装置用基板を含んでなるライトバルブを複数用いた複板式のプロジェクタにおける他のライトバルブから出射されて合成光学系を突き抜けてくる光などの戻り光に対する遮光を行う必要もある。このため、電気光学装置用基板におけるＴＦＴの下側にも、遮光膜（以下適宜、下側遮光膜と称する）を作り込む技術が開発されている。この際特に、例えば高融点金属等からなる下側遮光膜は、ＴＦＴを形成する工程中における不純物の発生源となる。従って、下側遮光膜上に絶縁膜（以下適宜、下地絶縁膜と称する）を形成してから、その上に、高温プロセス等によりＴＦＴを形成している。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述の如きＳＯＩ構造を採用しつつ下側遮光膜を作り込む場合、以下の問題点がある。
【０００６】
即ち、単結晶半導体層を基板に貼り合わせるためには、基板上における貼り合わせ面を、例えばＣＭＰ処理等を用いて研磨して、平坦化しておく必要がある。従ってＳＯＩ構造を採用しつつ下側遮光膜を作り込む場合には、下側遮光膜上に形成される下地絶縁膜の表面を、このように平坦化することが必要となる。しかるに、下地絶縁膜の表面を、ＣＭＰ処理等により研磨した場合、多かれ少なかれ、下地絶縁膜に対して、応力或いは摩擦力が発生する。この結果、下地絶縁膜には、当該下地絶縁膜の表面から、その下に積層されている下側遮光膜に至るクラック、ボイド、ピンホール等が発生することになる。そして、このような下側遮光膜に至るクラック等が発生していると、その後、平坦化された表面上に貼り合わせた単結晶半導体層を用いてＴＦＴを形成する工程中に、クラック等を介して下側遮光膜から不純物が飛散或いは流出して、製造装置のチャンバー内を汚染する。更に、パターニングされる単結晶半導体層、その上に形成されるゲート絶縁膜等のＴＦＴの各構成要素を汚染する。この結果、トランジスタ特性及び耐光性を高めるべくＳＯＩ構造を採用しつつ下側遮光膜を作り込むように製造しているにも拘わらず、実際には、下側遮光膜からの汚染によって高品質の半導体素子を形成するのが非常に困難となり、歩留まりも低下してしまうという問題点がある。
【０００７】
本発明は上述した問題点に鑑みなされたものであり、素子特性及び耐光性に優れたＳＯＩ構造の半導体素子を備えた電気光学装置用基板を製造可能であり、歩留まりにも優れた電気光学装置用基板の製造方法、素子特性及び耐光性に優れた半導体素子を備えた電気光学装置用基板、このような電気光学装置用基板を備えた電気光学装置、並びに該電気光学装置を具備してなる電子機器を提供することを課題とする。
【０００８】
【課題を解決するための手段】
本発明の電気光学装置用基板の製造方法は上記課題を解決するために、ＳＯＩ構造を有する半導体素子を備えてなる電気光学装置用基板を製造する電気光学装置用基板の製造方法であって、前記基板上に所定パターンを有する遮光膜を形成する工程と、該遮光膜上に第１下地絶縁膜を形成する工程と、該第１下地絶縁膜上に第２下地絶縁膜を形成する工程と、該第２下地絶縁膜の表面を研磨して平坦化する工程と、単結晶半導体層上に形成された貼り合わせ用絶縁膜の表面を前記平坦化された第２下地絶縁膜の表面に貼り合わせる工程と、前記単結晶半導体層を用いて前記半導体素子を形成する工程とを含み、前記第２下地絶縁膜を形成する工程において、前記第２下地絶縁膜を前記遮光膜よりも厚く形成し、前記平坦化する工程において、前記第１下地絶縁膜が露出する前に研磨を停止する。
【０００９】
本発明の電気光学装置用基板の製造方法によれば、先ず、基板上に所定パターンを有する遮光膜を形成し、その上に第１下地絶縁膜を形成し、更にその上に第２下地絶縁膜を形成する。従って、この段階では、遮光膜の所定パターンに応じて、第２下地絶縁膜の表面には、凹凸が生じる。続いて、この第２下地絶縁膜の凹凸表面を研磨して平坦化する。この際特に、研磨時に発生する応力は、第１下地絶縁膜と第２下地絶縁膜との間の界面により緩和される。更に、仮に研磨時に発生する応力或いは摩擦力によって第２下地絶縁膜内にクラック、ボイド、ピンホール等が生じても、第１下地絶縁膜と第２下地絶縁膜との間の界面において停止される。或いは、第１下地絶縁膜内にクラック等が生じても、第１下地絶縁膜と第２下地絶縁膜との間の界面において停止される。即ち両者のうち、研磨時に発生する応力或いは摩擦力と膜強度との関係で、クラック等が生じ易い方にクラックが入り、これが両者間の界面で停止される。よって、いずれにせよ平坦化された第２下地絶縁膜の表面から遮光膜にまで至るクラック、ボイド、ピンホール等は、研磨を行っても殆ど発生しない。従って、その後この平坦化された第２下地絶縁膜の表面に、貼り合わせ用絶縁膜により貼り合わせられた単結晶半導体層を用いてＳＯＩ構造の半導体素子等を形成する工程中に、遮光膜からの不純物によって、製造装置のチャンバー内やゲート絶縁膜等の半導体素子の構成要素等が汚染されることは殆ど無くなる。
【００１０】
仮に、高温酸化により単結晶半導体層の表面に、例えばゲート酸化膜等の酸化膜を形成する場合に、その表面から遮光膜に至るクラック等が存在していると、高温酸化時にこれらのクラック等を通じて遮光膜も酸化して、更にこれらのクラック等を通じて飛散或いは流出される遮光膜からの不純物によって、製造装置のチャンバー内やゲート絶縁膜等を汚染してしまう。特に、ゲート酸化膜等をウエット熱酸化により成膜する場合には、このような傾向は強くなる。更にまた、ゲート絶縁膜等における膜質低下はそのまま素子特性の顕著な劣化に繋がるので、この問題は重大である。しかるに、本発明によれば、前述の如く、第２下地絶縁膜の表面から遮光膜に至るクラック等が殆ど又は全く存在しないので、高温環境でも、遮光膜が酸化することは殆どなく、遮光膜の成分によって、チャンバー内やゲート絶縁膜等を汚染することを効果的に防止できる。
【００１１】
特に上述の貼り合わせる工程は、例えば第２下地絶縁膜と貼り合わせ用絶縁膜とを密着させた状態で熱処理して行われるが、この工程中にも、第２下地絶縁膜の表面から遮光膜に至るクラック等が殆ど又は全く存在しないので、高温環境で遮光膜が酸化することは殆どなく、遮光膜の成分によってチャンバー内等を汚染することを効果的に防止できる。
【００１２】
このように遮光膜上にＳＯＩ構造を持つ半導体素子等を形成する際に、遮光膜からの汚染が低減されることによって高品質の半導体素子等を形成でき、歩留まりを向上させることも可能となる。
【００１３】
しかも、以上のように製造される電気光学装置用基板は、基板上において半導体素子が遮光膜により下側から遮光された構造を有する。このため、当該電気光学装置用基板を電気光学装置に適用した場合における、基板の裏面側からの戻り光が半導体素子に到達することによる光リーク電流の発生を極めて効果的に低減でき、これによる素子特性の劣化を防止できる。即ち、強力な光源光等の使用に耐え得る、耐光性に優れた半導体素子を備えた電気光学装置用基板を製造できる。
【００１４】
尚、基板上における半導体素子の上側の遮光については、半導体素子の上側に別途、遮光膜を設ければよい。より具合的には、半導体素子上に層間絶縁膜を介して所定パターンの内蔵遮光膜を形成してもよいし、基板に対向配置される対向基板上における半導体素子と対向する領域に遮光膜を形成してもよい。
また、第２下地絶縁膜を遮光膜よりも厚く形成した後に、これを平坦化し、第１下地絶縁膜が露出する以前に研磨を停止する。従って、基板面の全体に渡って、第１下地絶縁膜や遮光膜が露出することなく平坦化を完了できる。そして、研磨時の応力は、第１下地絶縁膜と第２下地絶縁膜との間の界面により緩和され、クラック等が仮に生じても、第１下地絶縁膜と第２下地絶縁膜との間の界面において停止可能である。
【００１５】
以上の結果、本発明によれば、遮光膜の存在により耐光性に優れると共に、遮光膜による汚染が低減されることで高品質であり、しかもポリシリコンＴＦＴ、アモルファスシリコンＴＦＴ等と比べて基本的に素子特性に優れた単結晶半導体層を用いた半導体素子を形成可能となり、しかも歩留まりを向上させることも可能となる。
【００１６】
本発明の電気光学装置用基板の製造方法の一態様では、前記貼り合わせ用絶縁膜は、前記基板とは別に用意された半導体基板上の前記単結晶半導体層上に形成されており、前記貼り合わせる工程後に、前記貼り合わせ用絶縁膜及び前記単結晶半導体層を前記基板上に残すように前記半導体基板を除去する工程を更に含む。
【００１７】
この態様によれば、貼り合わせ工程前に、半導体基板上に、酸化等によって貼り合わせ用絶縁膜を形成しておく。そして、これを別に用意された基板上で平坦化された第２下地絶縁膜の表面に貼り合わせた後、単結晶半導体層を残して半導体基板を除去する。この半導体基板を除去する工程は、単結晶半導体層を残すように、半導体基板の本体を引き剥がしてもよく、この場合には、半導体基板の本体を再使用できる。或いは、この半導体基板を除去する工程は、単結晶半導体層を残して、半導体基板を研磨除去やエッチング除去してもよい。そして、このような貼り合わせ及び半導体基板の除去に係る一連の工程中にも、第２下地絶縁膜の表面から遮光膜に至るクラック等が殆ど又は全く存在しないので、遮光膜が酸化することは殆どなく、遮光膜の成分によって、チャンバー内等を汚染することを効果的に防止できる。
【００１８】
本発明の電気光学装置用基板の製造方法の他の態様では、前記平坦化する工程は、ＣＭＰ処理により研磨する。
【００１９】
この態様によれば、ＣＭＰ処理によって、第２下地絶縁膜の表面を良好に平坦化できる。特に、このＣＭＰ処理によれば、研磨時に基板上に応力が発生するが、係る応力は、第１下地絶縁膜と第２下地絶縁膜との間の界面により緩和される。更に、係る応力或いは摩擦力によってクラック等が仮に生じても、第１下地絶縁膜と第２下地絶縁膜との間の界面において停止可能である。
【００２２】
本発明の電気光学装置用基板の製造方法は、ＳＯＩ構造を有する半導体素子を備えてなる電気光学装置用基板を製造する電気光学装置用基板の製造方法であって、前記基板上に所定パターンを有する遮光膜を形成する工程と、該遮光膜上に第１下地絶縁膜を形成する工程と、該第１下地絶縁膜上に第２下地絶縁膜を形成する工程と、該第２下地絶縁膜の表面を研磨して平坦化する工程と、単結晶半導体層上に形成された貼り合わせ用絶縁膜の表面を前記平坦化された第２下地絶縁膜の表面に貼り合わせる工程と、前記単結晶半導体層を用いて前記半導体素子を形成する工程とを含み、前記第１及び第２下地絶縁膜の一方は、高絶縁性ガラスからなり、他方は、ＨＴＯからなる。
【００２３】
この態様によれば、第１及び第２下地絶縁膜の一方は、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＡＳＧ（アルミノシリケートガラス）、ＧＳＧ（ゲルマニウムシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）、ＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガラス、ＳＯＧ（スピンオングラス）等の高絶縁性ガラスからなり、他方は、ＨＴＯからなる。この際、第２下地絶縁膜が高絶縁性ガラスであってもＨＴＯであっても、研磨による平坦化は可能である。
【００２４】
尚、第１及び第２下地絶縁膜を共に、高絶縁性ガラス又はＨＴＯから形成することも可能である。
【００２５】
本発明の電気光学装置用基板の製造方法の他の態様では、前記半導体素子を形成する工程は、前記単結晶半導体層上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上にゲート電極を形成する工程とを含む。
【００２６】
この態様によれば、遮光膜による汚染が殆どなく、高品質のＴＦＴを、単結晶半導体層を用いて形成できる。
【００２７】
この態様では、前記遮光膜を形成する工程は、前記基板上で前記単結晶半導体層のうち少なくともチャネル領域に対向する領域に前記遮光膜を形成してもよい。
【００２８】
このように形成すれば、基板上に、遮光膜で下側から遮光されたチャネル領域を有するＴＦＴを構築できる。このため、当該電気光学装置用基板を電気光学装置に適用した場合における、基板の裏面側からの戻り光がチャネル領域に到達することによる光リーク電流の発生を効果的に低減でき、トランジスタ特性を高められる。
【００２９】
本発明の電気光学装置用基板の製造方法の他の態様では、前記遮光膜は、導電性を有し、配線又は電極としても機能する。
【００３０】
この態様によれば、遮光膜に、遮光機能のみならず、配線又は電極としての機能を持たせることができるので、両機能を別々の構成要素に持たせる場合と比較して、基板上における積層構造及び製造プロセスの単純化を図れる。例えば、所定パターンを持つ導電性の遮光膜を、定電位配線として利用できる。
【００３１】
本発明の電気光学装置用基板の製造方法の他の態様では、前記遮光膜に代えて、配線又は電極として機能する導電膜を形成する。
【００３２】
この態様によれば、遮光膜に代えて又は加えて、配線又は電極として機能する、遮光性若しくは透光性又は半透光性の導電膜の上に、ＳＯＩ構造を持つ半導体素子等を形成する際に、当該導電膜からの汚染が低減されることによって高品質の半導体素子等を形成でき、歩留まりを向上させることも可能となる。
【００３３】
本発明の電気光学装置用基板の製造方法は、ＳＯＩ構造を有する半導体素子を備えてなる電気光学装置用基板を製造する電気光学装置用基板の製造方法であって、前記基板上に所定パターンを有する遮光膜を形成する工程と、該遮光膜上に第１下地絶縁膜を形成する工程と、該第１下地絶縁膜上に第２下地絶縁膜を形成する工程と、該第２下地絶縁膜の表面を研磨して平坦化する工程と、単結晶半導体層上に形成された貼り合わせ用絶縁膜の表面を前記平坦化された第２下地絶縁膜の表面に貼り合わせる工程と、前記単結晶半導体層を用いて前記半導体素子を形成する工程とを含み、前記第１下地絶縁膜を形成する工程後且つ前記第２下地絶縁膜を形成する工程前に、前記第１下地絶縁膜上に一又は複数の他の下地絶縁膜を形成する工程を更に含む。
【００３４】
この態様によれば、第１下地絶縁膜上に一又は複数の他の下地絶縁膜を形成し、更にこの上に第２下地絶縁膜を形成して、その表面を研磨により平坦化する。従って、第２下地絶縁膜の研磨時に基板上に応力が発生するが、係る応力は、第１下地絶縁膜、他の下地絶縁膜及び第２下地絶縁膜間の各界面により分散され、緩和される。更に、係る応力或いは摩擦力によってクラック等が仮に生じても、他の下地絶縁膜と第２下地絶縁膜との間の界面等の界面において停止可能である。
【００３５】
本発明の電気光学装置用基板の製造方法の他の態様では、前記遮光膜は、高融点金属を含む。
【００３６】
この態様によれば、半導体素子等を形成時に、所謂高温プロセスを用いても、遮光膜は、高融点金属からなるので溶融或いは破壊せずに済む。このような高融点金属としては、光を反射或いは吸収する性質を有する、不透明或いは半透明の、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、これらを積層した不透明な導電膜等からなる。
【００３７】
本発明の他の電気光学装置用基板の製造方法は上記課題を解決するために、基板上に所定パターンを有する第１膜を形成する工程と、該第１膜上に第１下地絶縁膜を形成する工程と、該第１下地絶縁膜上に第２下地絶縁膜を形成する工程と、該第２下地絶縁膜の表面を研磨して平坦化する工程と、前記平坦化された表面の上側に、配線及び素子のうち少なくとも一方を形成する工程とを含む。
【００３８】
本発明の他の電気光学装置用基板の製造方法によれば、先ず、基板上に所定パターンを有する、例えば導電膜、遮光膜、半導体膜などの第１膜を形成し、その上に第１下地絶縁膜を形成し、更にその上に第２下地絶縁膜を形成する。従って、この段階では、第１膜の所定パターンに応じて、第２下地絶縁膜の表面には、凹凸が生じる。続いて、この第２下地絶縁膜の凹凸表面を研磨して平坦化する。この際特に、研磨時に発生する応力は、第１下地絶縁膜と第２下地絶縁膜との間の界面により緩和される。更に、仮に研磨時に発生する応力或いは摩擦力によって第２下地絶縁膜又は第１下地絶縁膜にクラック等が生じても、第１下地絶縁膜と第２下地絶縁膜との間の界面において停止される。即ち、平坦化された第２下地絶縁膜の表面から第１膜にまで至るクラック等は、研磨を行っても殆ど発生しない。従って、その後この平坦化された第２下地絶縁膜の表面の上側に、配線或いは素子を形成する工程中に、クラック等を介して第１膜が腐蝕したり、クラック等を介して飛散或いは流出する第１膜からの不純物によって、製造装置のチャンバー内や配線或いは素子の構成要素が汚染されることは殆ど無くなる。
【００３９】
以上の結果、本発明によれば、第１及び第２下地絶縁膜を介して第１膜上に、配線或いは素子を形成する際に、第１膜からの汚染が低減されることによって高品質の配線或いは素子を形成でき、歩留まりを向上させることも可能となる。
【００４０】
本発明の電気光学装置用基板は上記課題を解決するために、基板上に、所定パターンを有する遮光膜と、該遮光膜上に形成された第１下地絶縁膜と、該第１下地絶縁膜上に形成されていると共に表面が研磨により平坦化された第２下地絶縁膜と、該第２下地絶縁膜における平坦化された表面上に貼り合わされた貼り合わせ用絶縁膜と、該貼り合わせ用絶縁膜上に形成された単結晶半導体層を用いて構成された半導体素子とを備え、前記第１及び第２下地絶縁膜の一方は、高絶縁性ガラスからなり、他方は、ＨＴＯ（High Temperature Oxide：高温酸化物）からなる。
また、基板上に、所定パターンを有する遮光膜と、該遮光膜上に形成された第１下地絶縁膜と、該第１下地絶縁膜上に形成されていると共に表面が研磨により平坦化された第２下地絶縁膜と、該第２下地絶縁膜における平坦化された表面上に貼り合わされた貼り合わせ用絶縁膜と、該貼り合わせ用絶縁膜上に形成された単結晶半導体層を用いて構成された半導体素子とを備え、前記第１下地絶縁膜と前記第２下地絶縁膜との間に、一又は複数の他の下地絶縁膜が形成されてなる。
【００４１】
本発明の電気光学装置用基板によれば、第２下地絶縁膜は、その表面が研磨により平坦化されているが、その下には、第１下地絶縁膜が存在する。従って、研磨時における応力が第１及び第２下地絶縁膜間の界面の存在によって緩和された結果、第２下地絶縁膜の表面から第１膜に至るクラック等は低減されている。更に、仮に研磨時に第２下地絶縁膜又は第１下地絶縁膜にクラック等が生じていても、いずれか一方の下地絶縁膜内で発生し且つ第１及び第２下地絶縁膜間の界面にて停止しているものが殆どである。従って、このような第２下地絶縁膜上に構築された半導体素子は、遮光膜の存在によって基板側からの戻り光等に対する耐光性に優れており、しかも第１下地絶縁膜の下側に配置された遮光膜による汚染が低減されていることで高品質である。
【００４２】
以上の結果、本発明によれば、遮光膜の存在により耐光性に優れると共に、遮光膜による汚染が低減されることで高品質であり、しかも基本的に素子特性に優れた単結晶半導体層を用いた半導体素子を備えた電気光学装置用基板を実現できる。
【００４３】
尚、本発明の電気光学装置用基板は、上述した本発明の電気光学装置用基板の製造方法における各種態様によって製造される各種態様を含むものである。
【００４４】
本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学装置用基板と、該電気光学装置用基板に対向配置された対向基板と、該対向基板と前記電気光学装置用基板との間に挟持された電気光学物質とを備える。
【００４５】
本発明の電気光学装置は、上述した本発明の電気光学装置用基板（但し、上述した本発明の電気光学装置用基板の製造方法における各種態様によって製造される各種電気光学装置用基板を含む）を備えているので、これを一方の基板とする一対の基板間に液晶等の電気光学物質が挟持されてなる、耐光性に優れており明るく高品位の画像表示が可能な液晶装置等の電気光学装置を実現できる。
【００４６】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。
【００４７】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、耐光性に優れており明るく高品位の画像表示が可能な、投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。
【００４８】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００４９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００５０】
（電気光学装置用基板）
図１は、本発明の実施形態である電気光学装置用基板の断面図である。本実施形態の電気光学装置用基板は、例えば後述の電気光学装置を構成する一対の基板のうちのＴＦＴアレイ基板側を構成するものである。
【００５１】
本実施形態の電気光学装置用基板では、ＳＯＩ構造を有するＴＦＴが、後述の如く電気光学装置の画像表示領域内にマトリクス状に配置される画素スイッチング用のＴＦＴとして複数作り込まれるものである。或いは、これに加えて、同様のＴＦＴが周辺回路を構成するＴＦＴとしても複数作り込まれるものである。但し、当該電気光学装置用基板の用途は、特にこれに限定されるものではない。
【００５２】
図１において、電気光学装置用基板２００は、基板１０上に、下側遮光膜１１ａ、下地絶縁膜１２、貼り合わせ用絶縁膜１３、例えば後述の電気光学装置における画素スイッチング用のＴＦＴ３０を構成する単結晶シリコン層からなる単結晶半導体層１ａ、ＴＦＴ３０を構成するゲート電極を含む走査線３ａ、ＴＦＴ３０を構成するゲート絶縁膜を含む絶縁膜２、第１層間絶縁膜４１、並びに、ＴＦＴ３０のソース電極３０３、ドレイン電極３０２及び引き出し電極２０４をこの順に備えて構成されている。
【００５３】
基板１０は、ガラス基板、石英基板、シリコン基板等からなり、当該電気光学装置用基板を透過型とする場合には、透明の基板とされ、当該電気光学装置用基板を反射型とする場合には、不透明又は透明の基板とされる。
【００５４】
下側遮光膜１１ａは、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリサイド、これらを積層したもの等からなる。下側遮光膜１１ａは、ＴＦＴ３０を構成する単結晶半導体層１ａのうち少なくともチャネル領域１ａ’を、図中下側から覆うことにより、図中下側からＴＦＴ３０に向かう戻り光を遮光する。
【００５５】
尚、周辺回路を構成するＴＦＴ３０の場合には、このような下側遮光膜１１ａを省略し、当該電気光学装置用基板を備えてなる電気光学装置が実装される遮光性ケースの窓枠部分で、遮光するように構成してもよい。
【００５６】
加えて本実施形態では特に、下側遮光膜１１ａは、導電性を有し、引き出し電極２０４が設けられることにより、配線としても機能する。即ち、下側遮光膜１１ａに、二つの機能を有するので、これを別々の部材から構築するのと比較して、基板１０上における積層構造及び製造プロセスの単純化を図れる。
【００５７】
下地絶縁膜１２は、基板１０の全面に形成されることにより、基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等でＴＦＴ３０の特性の劣化を防止する機能を有する。
【００５８】
本実施形態では特に、下地絶縁膜１２は、第１下地絶縁膜１２ａ及び第２下地絶縁膜１２ｂの二層からなる。これらのうち、第２下地絶縁膜１２ｂの表面は、ＣＭＰ処理により平坦化されている。このような下地絶縁膜１２における二層構造については、後述の製造方法のところで更に詳述する。
【００５９】
そして、第２下地絶縁膜１２ｂの平坦化された表面上には、貼り合わせ界面２０１において、貼り合わせ用絶縁膜１３が貼り合わされている。
【００６０】
ＴＦＴ３０は、ＬＤＤ構造を有しており、走査線３ａの一部からなるゲート電極、当該走査線３ａからの電界によりチャネルが形成される単結晶半導体層１ａのチャネル領域１ａ’、走査線３ａと単結晶半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、単結晶半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、単結晶半導体層１ａの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ、ソース電極３０３並びにドレイン電極３０２を備えて構成されている。
【００６１】
走査線３ａの上には、高濃度ソース領域１ｄとソース電極３０３とを通じるコンタクトホール８２、高濃度ドレイン領域１ｅとドレイン電極３０２とを通じるコンタクトホール８３、及び下側遮光膜１１ａと引き出し電極２０４とを通じるコンタクトホール２８２が各々形成された第１層間絶縁膜４１が形成されている。
【００６２】
本実施形態では、ＴＦＴ３０は、Ｎチャネル型でもよく、Ｐチャネル型でもよいが、Ｎチャネル型とすれば、一般にキャリア移動度に優る電子をキャリアとするため、トランジスタ特性の向上を図れる。但し、この場合、ＳＯＩ構造を採用しているので、チャネル領域から半導体層部分を、余剰キャリアを引き抜くために延設すると共に、この延設部分に余剰キャリア引き抜き用の導電層、即ち「ボディコンタクト」を接触させることが望ましい。これに対し、ＴＦＴ３０をＰチャネル型とすれば、キャリア移動度には劣るものの、このようなボディコンタクトは設けなくてもよい。そして、本実施形態ではＳＯＩ構造を採用しているので、Ｐチャネル型のポリシリコンＴＦＴ、アモルファスシリコンＴＦＴ等と比べると、基本的にトランジスタ特性に優り、Ｐチャネル型であっても当該電気光学装置用基板上における半導体素子として十分に実践上の使用に耐え得るように構成可能である。
【００６３】
（電気光学装置用基板の製造方法）
次に、以上の如き構成を持つ電気光学装置用基板の製造方法について図２から図７を参照して説明する。ここに、図２から図４は、図１に示した断面部分における各工程での断面構造を、順を追って示す工程図である。但し、図２の工程（１）から工程（３）と、図３に示す工程（１ｂ）及び工程（２ｂ）とは、別々の基板上で行われ、図２の工程（４）において、これらの基板が貼り合わされるものである。また、図５は、比較例におけるＣＭＰによる研磨時に生じるクラックを示す概念図であり、図６は、本実施形態におけるＣＭＰによる研磨時に生じるクラックの一例を示す概念図であり、図７は、本実施形態におけるＣＭＰによる研磨時に生じるクラックの他の例を示す概念図である。
【００６４】
図２の工程（１）では、先ず石英基板、ハードガラス、シリコン基板等の基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおける基板１０に生じる歪みが少なくなるように前処理しておく。
【００６５】
続いて、このように処理された基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光膜を形成する。そしてフォトリソグラフィ及びエッチングにより、所定平面形状を持つ下側遮光膜１１ａを形成する。
【００６６】
続いて、下側遮光膜１１ａ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＡＳＧ、ＧＳＧ、ＢＰＳＧなどのシリケートガラス或いはＴＥＯＳ、ＳＯＧ等の高絶縁性ガラス、窒化シリコン膜や酸化シリコン膜等からなる第１下地絶縁膜１２ａを形成する。
【００６７】
次に、工程（２）では、第１下地絶縁膜１２ａ上に、例えば、高温酸化、常圧又は減圧ＣＶＤ法等により、ＨＴＯ膜等からなる第２下地絶縁膜１２ｂ’を形成する。
【００６８】
続いて、工程（３）では、第２下地絶縁膜１２ｂ’に対してＣＭＰ処理を行って、その表面を平坦化する。具体的には、例えば研磨プレート上に固定された研磨パッド上に、シリカ粒を含んだ液状のスラリー（化学研磨液）を流しつつ、スピンドルに固定した基板表面（下地絶縁膜１２ｂ’の側）を、回転接触させることにより、第１下地層間絶縁膜１２’の表面を研磨する。そして、時間管理により或いは適当なストッパ層を基板１０上の所定位置に形成しておくことにより、研磨処理を停止する。この結果、膜厚が約５００〜１５００ｎｍであると共に上面が平坦化された第２下地絶縁膜１２ｂが完成する。
【００６９】
以上により、第１下地絶縁膜１２ａ及び第２下地絶縁膜１２ｂの二層構造を有する下地絶縁膜１２が基板１０上に完成する。このように下地絶縁膜１２を二層構造とすることにより得られる作用効果については、後に図５から図７を参照して詳述する。
【００７０】
尚、工程（２）で、第２下地絶縁膜１２ｂ’を下側遮光膜１１ａよりも厚く形成しておき、工程（３）で、ＣＭＰ処理を第１下地絶縁膜１２ａが露出する以前に停止することにより、基板面の全体に渡って二層構造を有する下地絶縁膜１２が得られる。
【００７１】
他方、図３に示した工程（１ｂ）では、上記工程（１）から工程（３）とは別に、半導体基板４００を用意する。より具体的には、ＴＦＴ３０をＰチャネル型とするためにはＮ型の半導体基板４００を用意する。或いは、ＴＦＴ３０をＮチャネル型とするためには、Ｐ型の半導体基板４００を用意する。尚、ドープは、インゴットの段階で行ってもよいが、ウエーハの段階で行ってもよいし、更には、単結晶半導体層１が基板１０上に移された後に行ってもよい。
【００７２】
続いて、半導体基板４００に対して、例えば約９００〜１３００℃の高温による熱処理を施して、その表面に熱酸化膜たる貼り合わせ用絶縁膜１３を形成する。
【００７３】
次に工程（２ｂ）では、このように半導体基板４００上に形成された貼り合わせ用絶縁膜１３に対して水素イオン注入を行う。この水素イオン注入量により、後の分離工程において分離線２２０で分離される単結晶半導体層１の層厚を制御できるが、具体的な注入量については、実験的、経験的又は理論的に若しくはシミュレーションにより個別具体的に設定する。
【００７４】
次に、図２に示した工程（４）では、工程（３）で形成された下地絶縁膜１２の表面に、図３に示した工程（２ｂ）で形成された貼り合わせ用絶縁膜１３の表面が密着するように、この工程（２ｂ）に示した半導体基板４００の上下を逆転させて、両基板を対向配置させる。この状態で、例えば６００℃程度の熱処理を施すことにより、下地絶縁膜１２と貼り合わせ用絶縁膜１３とを貼り合わせ界面２０１にて相互に接着する。
【００７５】
次に工程（５）では、両基板の分離を行う。ここでは、図３に示した工程（２ｂ）における水素イオン注入量に応じた層厚の単結晶半導体層１を、その熱酸化膜たる貼り合わせ用絶縁膜１３と共に、分離線２２０にて、半導体基板４００から分離する。更に、基板１０上に移された単結晶半導体層１に対しタッチポリッシュによる表面処理を行う。これらにより、例えば約５０〜２００ｎｍの層厚の単結晶半導体層１が形成される。尚、単結晶半導体層１が分離した半導体基板４００’については、リサイクルに回される。
【００７６】
次に、工程（６）では、下地絶縁膜１２上に貼り合わせ界面２０１にて貼り合わせられた貼り合わせ用絶縁膜１３上に、単結晶半導体層１に対するフォトリソグラフィ及びエッチングにより、所定パターンを有する単結晶半導体層１ａを形成する。即ち、ＳＯＩ構造を持つ単結晶半導体層１ａを形成する。
【００７７】
次に、図４の工程（７）では、単結晶半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化して下層ゲート絶縁膜を形成し、続けて減圧ＣＶＤ法等により、若しくは両者を続けて行うことにより、上層ゲート絶縁膜を形成する、これにより、多層の高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる（ゲート絶縁膜を含む）絶縁膜２を形成する。この結果、単結晶半導体層１ａは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。
【００７８】
続いて、ＴＦＴ３０のスレッシュホールド電圧Ｖｔｈを制御するために、単結晶半導体層１ａのうちチャネル領域に、所定種類のドーパントを予め設定された所定量だけイオン注入等によりドープする。
【００７９】
続いて、絶縁膜２上に、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散し、このポリシリコン膜を導電化する。又は、Ｐイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３５０ｎｍ程度である。そして、フォトリソグラフィ及びエッチングにより、ＴＦＴ３０のゲート電極部を含めて所定パターンの走査線３ａを形成する。
【００８０】
本実施形態では、ＴＦＴ３０をＬＤＤ構造を持つＰチャネル型のＴＦＴとするので、単結晶半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａ（ゲート電極）をマスクとして、単結晶半導体層１ａに、所定種類のドーパントを低濃度でドープする。これにより走査線３ａ下の単結晶半導体層１ａはチャネル領域１ａ’となる。更に、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広い平面パターンを有するレジスト層を走査線３ａ上に形成する。その後、所定種類のドーパントを高濃度でドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより走査線３ａは更に低抵抗化される。
【００８１】
続いて、走査線３ａ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜４１を形成する。この第１層間絶縁膜１２の膜厚は、例えば約５００〜２０００ｎｍ程度とする。ここで好ましくは、８００℃の程度の高温でアニール処理し、層間絶縁膜４１の膜質を向上させておく。
【００８２】
次に工程（８）では、第１層間絶縁膜４１に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８２、８３及び２８２を同時開孔する。
【００８３】
続いて、第１層間絶縁膜４１上に、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散し、このポリシリコン膜を導電化する。又は、Ｐイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約５０〜５００ｎｍの厚さ、好ましくは約１５０ｎｍ程度である。そして、フォトリソグラフィ及びエッチングにより、図１に示した如き、ソース電極３０３、ドレイン電極３０２及び引き出し電極２０４を形成する。
【００８４】
以上説明した製造方法により、前述した電気光学装置用基板２００を製造できる。
【００８５】
本製造方法では特に、図２に示した工程（１）から（３）において、下側遮光膜１１ａ上に、第１下地絶縁膜１２ａ及び第２下地絶縁膜１２ｂの二層構造を有する下地絶縁膜１２を形成する。従って、工程（３）で、第２下地絶縁膜１２ｂ’の凹凸表面を研磨して平坦化する際に、研磨時に発生する応力を、第１下地絶縁膜１２ａと第２下地絶縁膜１２ｂ’との間の界面により緩和できる。更に、この研磨の際の応力或いは摩擦力によるクラックを、これら第１下地絶縁膜１２ａ及び第２下地絶縁膜１２ｂ間の界面で停止できる。
【００８６】
この点について図５から図７を参照して更に説明する。
【００８７】
先ず図５に示す比較例のように、仮に工程（３）のＣＭＰ処理を単一層からなる第１下地絶縁膜１２ａに対して行って、その一部１２ｃを研磨除去したとする。この場合、単一層の第１下地絶縁膜１２ａ内には界面は存在しないので、その一部１２ｃを研磨除去する際に発生する応力が、第１下地絶縁膜１２ａ内の界面で緩和されることはない。更に、この研磨の際の応力或いは摩擦力は、下側遮光膜１１ａ及び第１下地絶縁膜１２ａ間の界面にまでも応力集中等により顕著に作用する。この結果、図５の下段に示すように、平坦化された第１下地絶縁膜１２ａの表面から、下側遮光膜１１ａ及び第１下地絶縁膜１２ａ間の界面に至るクラック４０１或いは、ボイド、ピンホール等の不良個所等が多発してしまう。そして、このようなクラック４０１が存在する状態で、図２及び図４に示した工程（４）以降を行うと、特にゲート酸化膜の形成に係る工程（７）等における高温処理時に、これらのクラック４０１を通じて下側遮光膜１１ａも酸化されてしまう。更にこれらのクラック４０１を通じて飛散或いは流出される下側遮光膜１１ａからの不純物によって、製造装置のチャンバー内やゲート絶縁膜等を汚染してしまう。この結果、工程（８）を終えて製造されるＴＦＴ３０の品質は劣化してしまうか或いは歩留まりが低下してしまうのである。特に、ゲート酸化膜における膜質の劣化は、ＴＦＴ３０の特性劣化にそのままつながってしまうので不利である。
【００８８】
これに対して、図６に示すように本実施形態の一例によれば、工程（３）のＣＭＰ処理を第２下地絶縁膜１２ｂ’に対して行って、その一部１２ｃを研磨除去するので、この一部１２ｃを研磨除去する際に発生する応力が、第１下地絶縁膜１２ａ及び第２下地絶縁膜１２ｂ間の界面で緩和される。更に、この研磨の際の応力或いは摩擦力は、第２下地絶縁膜１２ｂ及び第１下地絶縁膜１２ａ間の界面に応力集中等により作用する。
【００８９】
ここで、図６に示した例では、研磨時に発生する応力或いは摩擦力の種類と、膜厚、膜質等により規定される膜強度との関係で、高絶縁性ガラス膜等からなる第１下地絶縁膜１２ａよりも、ＨＴＯ膜等からなる第２下地絶縁膜１２ｂの方が、当該ＣＭＰ処理によりクラック等が生じ易い状況に置かれている。すると、図６の下段に示すように、界面による応力の緩和によって、平坦化された第２下地絶縁膜１２ｂの表面から、第２下地絶縁膜１２ｂ及び第１下地絶縁膜１２ａ間の界面に至るクラック４０２が若干発生するかもしれない。しかしながら、このようなクラック４０２は、第１下地絶縁膜１２ａ及び第２下地絶縁膜１２ｂ間の界面において停止される。このため、このようなクラック４０２が存在する状態で、図２及び図４に示した工程（４）以降を行っても、高温処理時等にこれらのクラック４０２を通じて下側遮光膜１１ａが酸化されることは殆ど又は全くない。更にこれらのクラック４０２を通じて飛散或いは流出される下側遮光膜１１ａからの不純物によって、製造装置のチャンバー内やゲート絶縁膜等を汚染してしまうことも殆ど又は全くない。この結果、工程（８）を終えて製造されるＴＦＴ３０は、高品質のゲート絶縁膜等を備えてなり、その品質は極めて良好となる。
【００９０】
他方、図７に示した例では、研磨時に発生する応力或いは摩擦力の種類と、膜厚、膜質等により規定される膜強度との関係で、高絶縁性ガラス膜等からなる第１下地絶縁膜１２ａよりも、ＨＴＯ膜等からなる第２下地絶縁膜１２ｂの方が、当該ＣＭＰ処理によりクラック等が生じ難い状況に置かれている。すると、図７の下段に示すように、界面による応力の緩和によって、第２下地絶縁膜１２ｂ及び第１下地絶縁膜１２ａ間の界面から下側遮光膜１１ａに至るクラック４０３が若干発生するかもしれない。しかしながら、このようなクラック４０３は、第１下地絶縁膜１２ａ及び第２下地絶縁膜１２ｂ間の界面において停止される。このため、このようなクラック４０３が存在する状態で、図２及び図４に示した工程（４）以降を行っても、高温処理時等にこれらのクラック４０３を通じて下側遮光膜１１ａが酸化されることは殆ど又は全くない。更にこれらのクラック４０３を通じて飛散或いは流出される下側遮光膜１１ａからの不純物によって、製造装置のチャンバー内やゲート絶縁膜等を汚染してしまうことも殆ど又は全くない。この結果、工程（８）を終えて製造されるＴＦＴ３０は、高品質のゲート絶縁膜等を備えてなり、その品質は極めて良好となる。
【００９１】
図５から図７から理解されるように、本実施形態の製造方法によれば、下側遮光膜１１ａからの汚染が低減されることによって、品質が高いＳＯＩ構造のＴＦＴ３０を形成でき、歩留まりを向上できる。
【００９２】
尚、本実施形態では、基板１０として、石英ガラス、ガラス等の透明基板を用い、画素電極９ａとしてもＩＴＯ膜等の透明電極を用いることにより、透過型の電気光学装置用基板や、画素電極９ａ或いは画素電極透９ａ及び基板１０を介して光が反射する反射型の電気光学装置を構築できる。或いは、本実施形態では、画素電極９ａとしてＡｌ膜等の反射電極を用いることにより、反射型の電気光学装置用基板を構築できる。更には、半透過反射電極或いは半透過反射板を用いることで、反射型と透過型とを切り替え可能な半透過反射型の電気光学装置を構築できる。
【００９３】
（変形形態）
以上説明した実施形態では、第１下地絶縁膜１２ａを高絶縁性ガラスから構成し、第２下地絶縁膜１２ｂをＨＴＯから構成したが、一の変形形態として、第１下地絶縁膜１２ａをＨＴＯから構成し、第２下地絶縁膜１２ｂを高絶縁性ガラスから構成してもよい。或いは、第１下地絶縁膜１２ａ及び第２下地絶縁膜１２ｂを、成膜条件が異なる或いは同一である高絶縁性ガラスから構成してもよい。更に、第１下地絶縁膜１２ａ及び第２下地絶縁膜１２ｂを、成膜条件が異なる或いは同一であるＨＴＯから構成してもよい。
【００９４】
また、以上説明した実施形態では、下地絶縁膜１２の下側には、ＴＦＴ３０を遮光する機能と配線としての機能との両者を有する下側遮光膜が１１ａを形成したが、他の変形形態として、これを遮光機能のみを専ら発揮するように形成してもよい。或いは、配線としての機能のみを専ら発揮するように構成してもよい。後者の場合には、下側遮光膜１１ａは、遮光膜である必要は無く、透明或いは半透明の導電膜から構成されてもよい。いずれにせよ、その上に二層構造を有する下地絶縁膜１２が形成される限り、前述の如くＣＭＰ処理時における応力緩和やクラック防止の効果や、更には、クラックを介しての不純物の飛散や流出を抑制する効果は得られる。
【００９５】
更に、下側遮光膜１１ａを、配線としてのみならず、何らかの平面パターンを有すると共に不純物の発生源に多少なりともなり得るような材質からなる導電膜、絶縁膜、半導体膜等に置き換える変形形態も可能である。この場合にも、その上に二層構造を有する下地絶縁膜１２が形成される限り、前述の如くＣＭＰ処理時における応力緩和やクラック防止の効果や、更には、クラックを介しての不純物の飛散や流出を抑制する効果は得られる。
【００９６】
更にまた、以上説明した実施形態では、下地絶縁膜１２は、第１下地絶縁膜１２ａ及び第２下地絶縁膜１２ｂの二層構造を有するが、これらの間に更に他の下地絶縁膜を形成してもよい。このような他の下地絶縁膜は、例えば高絶縁性ガラス、ＨＴＯ等から構成すればよい。即ち、下地絶縁膜１２は、三層以上を含む多層構造を有していてもよい。この場合には、下地絶縁膜１２の内部に構築される二つ以上の界面によって、ＣＭＰ処理等の研磨時に発生する応力を緩和することができ、更に、たとえ内部にクラックが発生しても、該二つ以上の界面の夫々によって停止することにより、下地絶縁膜１２の表面から下側遮光膜１１ａに至るようなクラックの発生を効果的に防止できる。
【００９７】
次に、以上の如く構成された電気光学装置用基板を備えてなる、本発明の電気光学装置に係る実施形態を図面に基づいて説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００９８】
（電気光学装置の全体構成）
先ず、本発明の実施形態における電気光学装置の全体構成について、図８及び図９を参照して説明する。ここでは、電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００９９】
図８は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図９は、図８のＨ−Ｈ’断面図である。
【０１００】
図８及び図９において、本実施形態に係る電気光学装置では、図１に示した電気光学装置用基板２００と対向基板２０とが対向配置されている。
【０１０１】
電気光学装置用基板２００を構成する基板１０と対向基板２０との間に液晶層５０が封入されており、基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。シール材５２は、両基板を貼り合わせるために、例えば熱硬化樹脂、熱及び光硬化樹脂、光硬化樹脂、紫外線硬化樹脂等からなり、製造プロセスにおいて基板１０上に塗布された後、加熱、加熱及び光照射、光照射、紫外線照射等により硬化させられたものである。
【０１０２】
このようなシール材５２中には、両基板間の間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が混合されている。即ち、本実施形態の電気光学装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。但し、当該電気光学装置が液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置であれば、このようなギャップ材は、液晶層５０中に含まれてもよい。
【０１０３】
対向基板２０の４隅には、上下導通材１０６が設けられており、基板１０に設けられた上下導通端子と対向基板２０に設けられた対向電極２１との間で電気的な導通をとる。
【０１０４】
図８及び図９において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａを規定する遮光性の額縁５３が対向基板２０側に設けられている。額縁５３は基板１０側に設けても良いことは言うまでもない。画像表示領域の周辺に広がる周辺領域のうち、シール材５２が配置されたシール領域の外側部分には、データ線駆動回路１０１及び外部回路接続端子１０２が基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。更に基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。
【０１０５】
図５において、基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、最上層部分に配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【０１０６】
本実施形態では、額縁５３下にある基板１０上の領域に、サンプリング回路１１８が設けられている。サンプリング回路１１８は、画像信号線上の画像信号をデータ線駆動回路１０１から供給されるサンプリング回路駆動信号に応じてサンプリングしてデータ線に供給するように構成されている。
【０１０７】
（電気光学装置の回路構成及び動作）
次に以上の如く構成された電気光学装置における回路構成及び動作について図１０を参照して説明する。図１０は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路と周辺回路とを示すブロック図である。
【０１０８】
図１０において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極９ａと当該画素電極９aをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソース電極に電気的に接続されている。
【０１０９】
画像表示領域１０ａ外である周辺領域には、データ線６ａの一端（図６中で下端）が、サンプリング回路１１８の例えばＴＦＴからなる各スイッチング素子のドレインに接続されている。他方、画像信号線１１５は、引き出し配線１１６を介してサンプリング回路１１８のＴＦＴのソースに接続されている。データ線駆動回路１０１に接続されたサンプリング回路駆動信号線１１４は、サンプリング回路１１８のＴＦＴのゲートに接続されている。そして、画像信号線１１５上の画像信号Ｓ１、Ｓ２、…、Ｓｎは、データ線駆動回路１０１からサンプリング回路駆動信号線１１４を介してサンプリング回路駆動信号が供給されるのに応じて、サンプリング回路１１８によりサンプリングされて各データ線６ａに供給されるように構成されている。
【０１１０】
このようにデータ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。
【０１１１】
また、画素スイッチング用のＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、走査線駆動回路１０４により、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極２１との間で一定期間保持される。液晶は、印加される電位レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極２１との間に形成される液晶容量と並列に蓄積容量７０を付加する。蓄積容量７０は、後述する画素スイッチング用のＴＦＴ３０の高濃度ドレイン領域１ｅと定電位の容量線３００の間に誘電体膜３０１を介して形成される。
【０１１２】
尚、基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４、サンプリング回路１１８等に加えて、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【０１１３】
（電気光学装置の画素部における構成）
本実施形態における電気光学装置の画素部における構成について、図１１及び図１２を参照して説明する。図１１は、データ線、走査線、画素電極等が形成された電気光学装置の相隣接する複数の画素群の平面図であり、図１２は、図１１のＡ−Ａ’断面図である。尚、図１２においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【０１１４】
図１１において、電気光学装置の基板１０上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａが設けられている。
【０１１５】
また、単結晶半導体層１ａのうち図中右上がりの斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。
【０１１６】
本実施形態では、容量線３００が、図中破線で示したように走査線３ａの形成領域に重ねて形成されている。より具体的には容量線３００は、走査線３ａに沿って延びる本線部と、図１１中、データ線６ａと交差する各個所からデータ線６ａに沿って上方に夫々突出した突出部と、コンタクトホール８５に対応する個所が僅かに括れた括れ部とを備えている。
【０１１７】
図１１及び図１２に示すように、データ線６ａは、ソース電極３０３を中継することにより、コンタクトホール８１及びコンタクトホール８２を介して単結晶半導体層１ａのうち高濃度ソース領域１ｄに電気的に接続されている。他方、画素電極９ａは、ソース電極３０３と同一膜からなるドレイン電極３０２を中継層として利用して中継することにより、コンタクトホール８３及び８５を介して単結晶半導体層１ａのうち高濃度ドレイン領域１ｅに電気的に接続されている。
【０１１８】
このようにドレイン電極３０２を中継層として用いることにより、画素電極９ａとＴＦＴ３０を構成する単結晶半導体層１ａとの間の層間距離が例えば１０００ｎｍ程度に長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ比較的小径の二つの直列なコンタクトホール８３及び８５で両者間を良好に接続でき、画素開口率を高めること可能となる。特にこのような中継層を用いれば、コンタクトホール開孔時におけるエッチングの突き抜け防止にも役立つ。同様に、ソース電極３０３を用いることにより、データ線６ａとＴＦＴ３０を構成する単結晶半導体層１ａとの間の層間距離が長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ比較的小径の二つの直列なコンタクトホール８１及び８２で両者間を良好に接続できる。
【０１１９】
図１１及び図１２に示すように、ドレイン電極３０２と容量線３００とが誘電体膜３０１を介して対向配置されることにより、平面的に見て走査線３ａに重なる領域及びデータ線６ａに重なる領域に、蓄積容量７０が構築されている。
【０１２０】
即ち、容量線３００は、走査線３ａを覆うように延びると共に、データ線６ａの領域下で、ドレイン電極３０２を覆うように突き出す突出部を有し櫛歯状に形成している。ドレイン電極３０２は、走査線３ａとデータ線６ａの交差部から、一方がデータ線６ａの領域下にある容量線３００の突出部に沿って延び、他方が走査線３ａの領域上にある容量線３００に沿って隣接するデータ線６ａ近傍まで延びるＬ字状の島状容量電極を形成している。そして、誘電体膜３０１を介して容量線３００にＬ字状のドレイン電極３０２が重なる領域で蓄積容量７０が形成される。
【０１２１】
蓄積容量７０の一方の容量電極を含むドレイン電極３０２は、コンタクトホール８５で画素電極９ａと接続されており且つコンタクトホール８３で高濃度ドレイン領域１ｅと接続されており、画素電極電位とされる。
【０１２２】
蓄積容量７０の他方の容量電極を含む容量線３００は、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための走査線駆動回路や画像信号をデータ線６ａに供給するサンプリング回路を制御するデータ線駆動回路に供給される正電源や負電源の定電位源でも良いし、対向基板に供給される定電位でも構わない。
【０１２３】
蓄積容量７０の誘電体膜３０１は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ膜（高温酸化膜）、ＬＴＯ膜（低温酸化膜）等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。誘電体膜３０１は、ドレイン電極３０２の表面を酸化することによって得た熱酸化膜でもよい。蓄積容量７０を増大させる観点からは、膜厚の信頼性が十分に得られる限りにおいて、誘電体膜３０１は薄い程良い。
【０１２４】
更に本実施形態では、蓄積容量７０を構成するドレイン電極３０２及び容量線３００、並びにデータ線６ａは、画素スイッチング用のＴＦＴ３０のチャネル領域１ａ層を上側から覆う上側遮光膜としても機能する。この際、Ａｌ膜等からなる遮光性のデータ線６ａで、各画素の遮光領域のうちデータ線６ａに沿った部分を遮光してもよいし、容量線３００を遮光性の膜で形成することによりチャネル領域１ａ’等を遮光することができる。従って、プロジェクタにおける強力な投射光などの入射光から、このチャネル領域１ａを遮光できる。
【０１２５】
図１２に示すように、電気光学装置は、電気光学装置用基板２００と、これに対向配置される透明な対向基板２０とを備えている。対向基板２０は、例えばガラス基板や石英基板からなる。基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。また配向膜１６は例えば、ポリイミド膜などの有機膜からなる。
【０１２６】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性膜からなる。また配向膜２２は、ポリイミド膜などの有機膜からなる。
【０１２７】
基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用のＴＦＴ３０が設けられている。
【０１２８】
対向基板２０には、更に遮光膜を設けるようにしてもよい。このような構成を採ることで、対向基板２０側から入射光がＴＦＴ３０の単結晶半導体層１ａのチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入するのを抑制できる。更に、対向基板上の遮光膜は、入射光が照射される面を高反射な膜で形成することにより、電気光学装置の温度上昇を防ぐ働きをする。
【０１２９】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置された基板１０と対向基板２０との間には、シール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。
【０１３０】
以上図８から図１２を参照して説明した回路構成において、周辺回路の一例たるデータ線駆動回路１０１、走査線駆動回路１０４及びサンプリング回路１１８のうち少なくとも一つは、画素スイッチング用のＴＦＴ３０と同一積層構造を持つＴＦＴを含んで構成されている。従って、これらのＴＦＴを別々に形成したり、層厚の相異なる単結晶シリコン層からこれらのＴＦＴを形成する場合と比較して、製造工程の削減或いは製造プロセスの簡略化を行なえる。
【０１３１】
以上説明した実施形態では、多数の導電層を積層することにより、データ線６ａや走査線３ａに沿った領域に段差が生じるが、第１層間絶縁膜４１、第２層間絶縁膜４２に溝を掘って、データ線６ａ等の配線やＴＦＴ３０等を埋め込むことにより平坦化処理を行ってもよいし、第３層間絶縁膜４３や第２層間絶縁膜４２の上面の段差をＣＭＰ処理等で研磨することにより、或いは有機ＳＯＧを用いて平らに形成することにより、当該平坦化処理を行ってもよい。
【０１３２】
更に以上説明した実施形態では、画素スイッチング用ＴＦＴ３０は、好ましくは図１２等に示したようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。そして、周辺回路を構成するＴＦＴについても同様に各種のＴＦＴとして構築可能である。
【０１３３】
以上図１から図１２を参照して説明した各実施形態では、データ線駆動回路１０１、走査線駆動回路１０４等の周辺回路のうちの一部を、ＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated bonding）基板上に実装された駆動用ＬＳＩに、基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及び基板１０の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１３４】
以上説明した各実施形態における電気光学装置は、プロジェクタに適用されるため、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、対向基板に遮光膜の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、プロジェクタ以外の直視型や反射型のカラー電気光学装置について、各実施形態における電気光学装置を適用できる。また、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【０１３５】
（電子機器の実施形態）
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに図１３は、投射型カラー表示装置の図式的断面図である。
【０１３６】
図１３において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置１００を含む液晶モジュールを３個用意し、夫々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに夫々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより夫々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１３７】
本発明は、上述した各実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の実施形態である電気光学装置用基板の断面図である。
【図２】実施形態の電気光学装置用基板の製造方法の工程図（その１）である。
【図３】実施形態の電気光学装置用基板の製造方法の工程図（その２）である。
【図４】実施形態の電気光学装置用基板の製造方法の工程図（その３）である。
【図５】比較例におけるＣＭＰによる研磨時に生じるクラックを示す概念図である。
【図６】本実施形態におけるＣＭＰによる研磨時に生じるクラックの一例を示す概念図である。
【図７】本実施形態におけるＣＭＰによる研磨時に生じるクラックの他の例を示す概念図である。
【図８】本発明の実施形態の電気光学装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図９】図８のＨ−Ｈ’断面図である。
【図１０】本発明の実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図１１】実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図１２】図１１のＡ−Ａ’断面図である。
【図１３】本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラー液晶プロジェクタを示す図式的断面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域
１ｃ…低濃度ドレイン領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
２…絶縁膜
３ａ…走査線
６ａ…データ線
９ａ…画素電極
１０…基板
１１ａ…下側遮光膜
１２…下地絶縁膜
１２ａ…第１下地絶縁膜
１２ｂ…第２下地絶縁膜
１３…貼り合わせ用絶縁膜
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
３０…ＴＦＴ
５０…液晶層
７０…蓄積容量
８１、８２、８３、８５…コンタクトホール
２００…電気光学装置用基板
３００…容量線
３０１…絶縁膜
３０２…ドレイン電極
３０３…ソース電極
Claims (14)
- ＳＯＩ（Silicon On Insulator）構造を有する半導体素子を備えてなる電気光学装置用基板を製造する電気光学装置用基板の製造方法であって、
前記基板上に所定パターンを有する遮光膜を形成する工程と、
該遮光膜上に第１下地絶縁膜を形成する工程と、
該第１下地絶縁膜上に第２下地絶縁膜を形成する工程と、
該第２下地絶縁膜の表面を研磨して平坦化する工程と、
単結晶半導体層上に形成された貼り合わせ用絶縁膜の表面を前記平坦化された第２下地絶縁膜の表面に貼り合わせる工程と、
前記単結晶半導体層を用いて前記半導体素子を形成する工程とを含み、
前記第２下地絶縁膜を形成する工程において、前記第２下地絶縁膜を前記遮光膜よりも厚く形成し、
前記平坦化する工程において、前記第１下地絶縁膜が露出する前に研磨を停止することを特徴とする電気光学装置用基板の製造方法。 - 前記貼り合わせ用絶縁膜は、前記基板とは別に用意された半導体基板上の前記単結晶半導体層上に形成されており、
前記貼り合わせる工程後に、前記貼り合わせ用絶縁膜及び前記単結晶半導体層を前記基板上に残すように前記半導体基板を除去する工程を更に含むことを特徴とする請求項１に記載の電気光学装置用基板の製造方法。 - 前記平坦化する工程は、ＣＭＰ（Chemical Mechanical Polishing：化学的機械研磨）処理により研磨することを特徴とする請求項１又は２に記載の電気光学装置用基板の製造方法。
- ＳＯＩ（Silicon On Insulator）構造を有する半導体素子を備えてなる電気光学装置用基板を製造する電気光学装置用基板の製造方法であって、
前記基板上に所定パターンを有する遮光膜を形成する工程と、
該遮光膜上に第１下地絶縁膜を形成する工程と、
該第１下地絶縁膜上に第２下地絶縁膜を形成する工程と、
該第２下地絶縁膜の表面を研磨して平坦化する工程と、
単結晶半導体層上に形成された貼り合わせ用絶縁膜の表面を前記平坦化された第２下地絶縁膜の表面に貼り合わせる工程と、
前記単結晶半導体層を用いて前記半導体素子を形成する工程とを含み、
前記第１及び第２下地絶縁膜の一方は、高絶縁性ガラスからなり、他方は、ＨＴＯ（High Temperature Oxide：高温酸化物）からなることを特徴とする電気光学装置用基板の製造方法。 - 前記半導体素子を形成する工程は、
前記単結晶半導体層上にゲート絶縁膜を形成する工程と、
該ゲート絶縁膜上にゲート電極を形成する工程と
を含むことを特徴とする請求項１から４のいずれか一項に記載の電気光学装置用基板の製造方法。 - 前記遮光膜を形成する工程は、前記基板上で前記単結晶半導体層のうち少なくともチャネル領域に対向する領域に前記遮光膜を形成することを特徴とする請求項５に記載の電気光学装置用基板の製造方法。
- 前記遮光膜は、導電性を有し、配線又は電極として機能することを特徴とする請求項１から６のいずれか一項に記載の電気光学装置用基板の製造方法。
- 前記遮光膜に代えて、配線又は電極として機能する導電膜を形成することを特徴とする請求項１から６のいずれか一項に記載の電気光学装置用基板の製造方法。
- 前記第１下地絶縁膜を形成する工程後且つ前記第２下地絶縁膜を形成する工程前に、前記第１下地絶縁膜上に一又は複数の他の下地絶縁膜を形成する工程を更に含むことを特徴とする請求項１に記載の電気光学装置用基板の製造方法。
- 前記遮光膜は、高融点金属を含むことを特徴とする請求項１から８のいずれか一項に記載の電気光学装置用基板の製造方法。
- 基板上に、
所定パターンを有する遮光膜と、
該遮光膜上に形成された第１下地絶縁膜と、
該第１下地絶縁膜上に形成されていると共に表面が研磨により平坦化された第２下地絶縁膜と、
該第２下地絶縁膜における平坦化された表面上に貼り合わされた貼り合わせ用絶縁膜と、
該貼り合わせ用絶縁膜上に形成された単結晶半導体層を用いて構成された半導体素子とを備え、
前記第１及び第２下地絶縁膜の一方は、高絶縁性ガラスからなり、他方は、ＨＴＯ（High Temperature Oxide：高温酸化物）からなることを特徴とする電気光学装置用基板。 - 前記第１下地絶縁膜と前記第２下地絶縁膜との間に、一又は複数の他の下地絶縁膜が形成されてなることを特徴とする請求項１１に記載の電気光学装置用基板。
- 請求項１１および１２に記載の電気光学装置用基板と、
該電気光学装置用基板に対向配置された対向基板と、
該対向基板と前記電気光学装置用基板との間に挟持された電気光学物質と
を備えたことを特徴とする電気光学装置。 - 請求項１３に記載の電気光学装置を具備してなることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001261572A JP4374812B2 (ja) | 2001-08-30 | 2001-08-30 | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001261572A JP4374812B2 (ja) | 2001-08-30 | 2001-08-30 | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003066427A JP2003066427A (ja) | 2003-03-05 |
| JP4374812B2 true JP4374812B2 (ja) | 2009-12-02 |
Family
ID=19088597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001261572A Expired - Fee Related JP4374812B2 (ja) | 2001-08-30 | 2001-08-30 | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4374812B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4147996B2 (ja) * | 2003-03-27 | 2008-09-10 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法 |
| JP2005086005A (ja) * | 2003-09-09 | 2005-03-31 | Seiko Epson Corp | 基板及びその製造方法並びに電気光学装置 |
| JP2005086004A (ja) * | 2003-09-09 | 2005-03-31 | Seiko Epson Corp | 基板及びその製造方法並びに電気光学装置 |
| JP4728030B2 (ja) * | 2005-04-14 | 2011-07-20 | 信越化学工業株式会社 | Ｓｏｉウエーハの製造方法 |
| EP2128891B1 (en) | 2007-02-28 | 2015-09-02 | Shin-Etsu Chemical Co., Ltd. | Process for producing laminated substrate |
| JP4592739B2 (ja) * | 2007-11-15 | 2010-12-08 | シャープ株式会社 | 表示装置、携帯機器 |
| JP2020144252A (ja) * | 2019-03-07 | 2020-09-10 | セイコーエプソン株式会社 | 電気光学装置、電子機器、および電気光学装置の製造方法 |
-
2001
- 2001-08-30 JP JP2001261572A patent/JP4374812B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003066427A (ja) | 2003-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100449795B1 (ko) | 기판 장치의 제조 방법 | |
| JP3731447B2 (ja) | 電気光学装置及びその製造方法 | |
| JP3494172B2 (ja) | 電気光学装置及び投射型表示装置 | |
| US7449411B2 (en) | Semiconductor device and manufacturing method thereof, electro-optical device and manufacturing method thereof, and electronic apparatus | |
| JP3938112B2 (ja) | 電気光学装置並びに電子機器 | |
| JP4144183B2 (ja) | 電気光学装置、その製造方法及び投射型表示装置 | |
| JP3736513B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3744521B2 (ja) | 電気光学装置及び電子機器 | |
| JP2002156652A (ja) | 電気光学装置及びその製造方法 | |
| JP3937721B2 (ja) | 電気光学装置及びその製造方法並びにプロジェクタ | |
| JP3743273B2 (ja) | 電気光学装置の製造方法 | |
| JP4475238B2 (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
| JP4374812B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 | |
| JP3791338B2 (ja) | 電気光学装置及びその製造方法並びに投射型表示装置 | |
| JP3551778B2 (ja) | 電気光学装置、電気光学装置用基板、電気光学装置の製造方法並びに電子機器 | |
| KR20040055688A (ko) | 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치 | |
| JP2003280020A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| KR20070069054A (ko) | 전기 광학 장치, 그 제조 방법, 및 전자기기 | |
| JP3969439B2 (ja) | 電気光学装置 | |
| JP2001265253A (ja) | 電気光学装置 | |
| JP3941440B2 (ja) | 電気光学装置及びその製造方法、並びに投射型表示装置 | |
| JP4109413B2 (ja) | 基板装置の製造方法 | |
| JP4023107B2 (ja) | 電気光学装置及びこれを具備する電子機器 | |
| JP3849342B2 (ja) | 電気光学装置の製造方法及び電気光学装置並びにプロジェクタ | |
| JP4462128B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060322 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090831 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4374812 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |