JP2002350510A

JP2002350510A - 半導体試験装置

Info

Publication number: JP2002350510A
Application number: JP2001162173A
Authority: JP
Inventors: Hideyuki Suzawa; 秀行須澤
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2001-05-30
Filing date: 2001-05-30
Publication date: 2002-12-04
Anticipated expiration: 2021-05-30
Also published as: JP4776094B2

Abstract

(57)【要約】【課題】本発明は、各試験の演算の前処理無しに、所
定のメモリのアドレスの番地へ格納させて演算時間を短
縮した半導体試験装置を提供する。【解決手段】ＬＣＤドライバを試験する半導体試験装
置において、ＬＣＤドライバの出力ピンとステップ電圧
毎にデータを格納するアドレスの番地をあらかじめ指定
したメモリマップを設け、試験データのピンとステップ
の取り込み順に関係無く、該メモリマップの対応するア
ドレスの番地に格納する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＣＤドライバを
高速に試験できる半導体試験装置に関する。

【０００２】

【従来の技術】従来技術の半導体試験装置の例につい
て、図３〜図７を参照して構成と動作について説明す
る。図３に示すように、従来の半導体試験装置の要部
は、マルチプレクサ２１、２２、・・・２ｎと、デジタ
イザ３１、３２、・・・３ｎと、シリアル・パラレル変
換器４１、４２、・・・４ｎと、フリップフロップ５
１、５２、・・・５ｎと、メモリ６１、６２、・・・６
ｎと、コンピュータ１０と、制御部７０と、アドレスカ
ウンタ７２とで構成している。そして、半導体試験装置
は、試験プログラムを実行して被試験デバイスであるＤ
ＵＴ９０を試験する。但し、ＤＵＴ９０のドライバピン
以外の入力ピンに対する半導体試験装置の構成について
は、図と説明を簡明とするため省略している。

【０００３】ＤＵＴ９０としてのＬＣＤドライバは、例
えば、１２８ピンのドライバ出力があり、それぞれ２５
６階調のステップ電圧出力がある。

【０００４】マルチプレクサ２１、２２、・・・２ｎ
は、多数の入力からピン選択信号ＰＳＥＬにより１つを
選択して出力する選択出力手段である。例えば、ＤＵＴ
９０のドライバ出力ピンが１２８ピンの場合、８チャン
ネルの選択入力のマルチプレクサを１６個（ｎ＝１６）
使用する。

【０００５】デジタイザ３１、３２、・・・３ｎは、マ
ルチプレクサ２１、２２、・・・２ｎのアナログ電圧の
出力信号をそれぞれ受けて、ｐビットのデジタル信号に
変換出力するＡＤ変換手段であり、同期信号のクロック
を出力する。例えば、デジタイザ３１、３２、・・・３
ｎは、それぞれ１６ビットのＡＤ変換器を使用する。

【０００６】シリアル・パラレル変換器４１、４２、・
・・４ｎは、デジタイザ３１、３２、・・・３ｎからの
図示していないクロックに同期して、それぞれ１ビット
のシリアルの信号をｐビットのパラレルの信号に変換す
る手段である。例えば、シリアル・パラレル変換器４
１、４２、・・・４ｎは、１ビットのシリアルデータを
１６ビットのパラレル信号として変換出力する。

【０００７】フリップフロップ５１、５２、・・・５ｎ
は、シリアル・パラレル変換器４１、４２、・・・４ｎ
の複数ビットのパラレルのデータをシリアルデータの終
了信号ＥＮＤの同一タイミングでそれぞれラッチ出力す
る。例えば、シリアル・パラレル変換器４１、４２、・
・・４ｎの１６ビットのパラレルのデータをラッチして
１６ビットのデータとして出力する。

【０００８】メモリ６１、６２、・・・６ｎは、フリッ
プフロップ５１、５２、・・・５ｎのｐビットの出力デ
ータをアドレスカウンタ７２からのアドレス信号による
アドレスの番地にそれぞれ格納する。

【０００９】コンピュータ１０は、メモリ６１、６２、
・・・６ｎのデータをバス１００を介して読み出して、
演算解析処理する演算手段である。

【００１０】制御部７０は、初期化信号ＩＮＩＴと、ピ
ン選択信号ＰＳＥＬと、シリアルデータの終了信号ＥＮ
Ｄを出力する。

【００１１】アドレスカウンタ７２は、制御部７０から
の初期化信号ＩＮＩＴでカウンタをクリヤして、シリア
ルデータの終了ＥＮＤ信号でインクリメントしたアドレ
スを出力する。

【００１２】次に、ＤＵＴ９０としてＬＣＤドライバの
ドライバ出力ピンを試験する場合の試験項目である階調
偏差試験と、セットリング試験とについて説明する。図
４は、ＬＣＤドライバの出力ピンの８ピン分についての
階調偏差特性例であり、また図５はセットリング試験の
特性例である。

【００１３】階調偏差試験（ピン・インクリメント試
験）は、ＬＣＤドライバのすべての出力ピンの各階調の
平均電圧に対して、各出力ピンの偏差が所定の電圧範囲
かどうかを試験する。例えば、ある階調において、すべ
てのドライバ出力電圧を測定し、平均電圧を演算しても
とめ、その平均電圧を基準として±１０ｍＶの範囲に入
っていればパスとする。

【００１４】セットリング試験（ステップ・インクリメ
ント試験）は、ＬＣＤドライバのあるピンに、ある階調
を設定し、規定時間内に、ＬＣＤドライバの出力電圧
が、設定値通りの値になっているかを試験する。例え
ば、下記試験手順でセットリング試験をする。（１）階調を設定する。（２）規定時間待つ。（３）LCDドライバの出力電圧を測定する。（４）設定値±許容値であるかないかで、判定する。

【００１５】次に、階調偏差試験と、セットリング試験
とによりメモリ６１、６２、・・・６ｎに格納する内容
について説明する。

【００１６】最初に、ＬＣＤドライバの階調偏差試験の
場合について説明する。階調電圧のステップ１におい
て、図３に示すマルチプレクサ２１、２２、・・・２ｎ
は、それぞれ１番目（）から８番目（）を選択出力
した場合、メモリ６１、６２、・・・６ｎは、図６
（ａ）のステップ１の列に示すように格納される。

【００１７】そして、階調電圧のステップ２において、
図３に示すマルチプレクサ２１、２２、・・・２ｎは、
それぞれ１番目（）から８番目（）を選択出力した
場合、メモリ６１、６２、・・・６ｎは、図６（ａ）の
ステップ２の列に示すように格納される。

【００１８】同様に、階調電圧のステップｍにおいて、
図３に示すマルチプレクサ２１、２２、・・・２ｎは、
それぞれ１番目（）から８番目（）を選択出力した
場合、メモリ６１、６２、・・・６ｎは、図６（ａ）の
ステップｍの列に示すように格納される。

【００１９】そして、図６に示すメモリ６１、６２、・
・・６ｎに格納されたデータは、図３に示すバス１００
を介して、コンピュータ１０により演算をおこなう前処
理として図６（ｂ）に示すように、ピン１〜１２８ピン
のステップ１をアドレス順に並べ、同様にステップｍま
でアドレス順に並べ変えてコンピュータ１０のメモリに
格納して偏差試験の演算を行いやすくする。

【００２０】次に、ＬＣＤドライバのセットリング試験
の場合について説明する。図３に示すマルチプレクサ２
１、２２、・・・２ｎは、それぞれ１番目（）を選択
出力し、階調電圧のステップ１からｍまでインクリメン
ト出力した場合、メモリ６１、６２、・・・６ｎは、図
７（ａ）のＭＰＸの列に示すように格納される。

【００２１】そして、図３に示すマルチプレクサ２１、
２２、・・・２ｎは、それぞれ２番目（）を選択出力
し、階調電圧のステップ１からｍまでインクリメント出
力した場合、メモリ６１、６２、・・・６ｎは、図７
（ａ）のＭＰＸの列に示すように格納される。

【００２２】同様に、ステップｍにおいて、図３に示す
マルチプレクサ２１、２２、・・・２ｎは、それぞれ８
番目（）を選択出力し、階調電圧のステップ１からｍ
までインクリメント出力した場合、メモリ６１、６２、
・・・６ｎは、図７（ａ）のＭＰＸの列に示すように
格納される。

【００２３】そして、図７に示すメモリ６１、６２、・
・・６ｎに格納されたデータは、図３に示すバス１００
を介して、コンピュータ１０により演算をおこなう前処
理として図７（ｂ）に示すように、ピン１〜１２８ピン
のステップ１をアドレス順に並べ、同様にステップｍま
でアドレス順に並べ変えてコンピュータ１０のメモリに
格納してセットリング試験の演算を行いやすくする。

【００２４】つまり、従来の半導体試験装置は、測定す
る順でメモリのアドレスの番地へ格納するので、ピン番
号とステップ数の格納アドレスの番地がその都度異な
る。そのため、各試験の演算の前処理として、ピンとス
テップに対応した所定のアドレスの番地に並べ換えて演
算処理しやすくしている。

【００２５】

【発明が解決しようとする課題】上記説明のように、従
来の半導体試験装置は、各試験の演算の前処理として所
定のアドレス順に並べ換えて演算処理をしやすくしてい
る。そこで、本発明は、こうした問題に鑑みなされたも
ので、その目的は、各試験の演算の前処理無しに、メモ
リの所定のアドレスの番地へ格納させて演算時間を短縮
した半導体試験装置を提供することにある。

【００２６】

【課題を解決するための手段】即ち、上記目的を達成す
るためになされた本発明の第１は、ＬＣＤドライバを試
験する半導体試験装置において、ＬＣＤドライバの出力
ピンとステップ電圧毎にデータを格納するアドレスの番
地をあらかじめ指定したメモリマップを設け、試験デー
タのピンとステップの取り込み順に関係無く、該メモリ
マップの対応するアドレスの番地に格納することを特徴
とした半導体試験装置を要旨としている。

【００２７】また、上記目的を達成するためになされた
本発明の第２は、ＬＣＤドライバの複数のドライバ出力
を受けてピン選択信号により１つを選択出力するマルチ
プレクサと、該マルチプレクサ出力を受けてデジタルデ
ータに変換するｎ個のデジタイザと、該デジタイザのシ
リアル出力を複数ビットのパラレル出力に変換するｎ個
のシリアル・パラレル変換器と、該シリアル・パラレル
変換器の複数ビットのパラレル出力を受けてシリアルデ
ータの終了信号でラッチ出力するｎ個のフリップフロッ
プと、を設けて、ＬＣＤドライバを試験する半導体試験
装置において、前記ｎ個のフリップフロップの各複数ビ
ットの出力を受けて、チャンネル選択信号で１つのフリ
ップフロップの複数ビットを選択出力するマルチプレク
サと、該チャンネル選択信号を受けて、前記ピン選択信
号に同期してアドレスを発生するアドレス発生部と、該
アドレス信号を受けて前記マルチプレクサの複数ビット
の出力を格納するメモリと、を具備したことを特徴とし
た半導体試験装置を要旨としている。

【００２８】

【発明の実施の形態】本発明の半導体試験装置の例につ
いて、図１と、図２と、図４と、図５を参照して構成と
動作について説明する。図１に示すように、本発明の半
導体試験装置の要部は、コンピュータ１０と、マルチプ
レクサ２１、２２、・・・２ｎと、デジタイザ３１、３
２、・・・３ｎと、シリアル・パラレル変換器４１、４
２、・・・４ｎと、フリップフロップ５１、５２、・・
・５ｎと、メモリ６０と、制御部７１と、マルチプレク
サ２０と、アドレス発生部７３とで構成している。そし
て、半導体試験装置は、試験プログラムを実行して被試
験デバイスであるＤＵＴ９０を試験する。但し、ＤＵＴ
９０のドライバピン以外の入力ピンに対する半導体試験
装置の構成については、従来技術の説明と同様に図と説
明を簡明とするため省略している。

【００２９】ＤＵＴ９０としてのＬＣＤドライバは、例
えば、１２８チャンネル、８１９２階調のドライバの出
力ピンがある。

【００３０】マルチプレクサ２１、２２、・・・２ｎ
と、デジタイザ３１、３２、・・・３ｎと、シリアル・
パラレル変換器４１、４２、・・・４ｎと、フリップフ
ロップ５１、５２、・・・５ｎとは従来技術の構成要素
と同様であるので説明を省略する。

【００３１】マルチプレクサ２０は、フリップフロップ
５１、５２、・・・５ｎのｎチャンネルのｐビットの出
力を受けて、チャンネル選択信号ＣＨＳＥＬ（０、１、
２、・・・（ｎ−１））により１つのチャンネルのｐビ
ットを選択出力する。

【００３２】メモリ６０は、マルチプレクサ２０のｐビ
ットの出力データをアドレス発生部７３からのアドレス
信号によるアドレスの番地へそれぞれ格納する。

【００３３】コンピュータ１０は、メモリ６０のデータ
をバス１００を介して読み出して、演算解析処理する演
算手段である。

【００３４】制御部７１は、初期化信号ＩＮＩＴと、ピ
ン選択信号ＰＳＥＬと、シリアルデータの終了信号ＥＮ
Ｄと、チャンネル選択信号ＣＨＳＥＬを出力する。

【００３５】アドレス発生部７３は、制御部７１からの
初期化信号ＩＮＩＴと、ピン選択信号ＰＳＥＬと、シリ
アルデータの終了信号ＥＮＤと、チャンネル選択信号Ｃ
ＨＳＥＬとでピン選択信号とチャンネル選択信号と同期
したアドレスを発生する。

【００３６】例えば、図２に示すように、ＤＵＴ９０の
ドライバ出力を１２８ピンとして階調電圧の最大ステッ
プをｍとしたとき、階調電圧のステップ１の１ピンデー
タから１２８ピンデータ、次に階調電圧のステップ２の
１ピンデータから１２８ピンデータ、同様にして階調電
圧のステップｍの１ピンデータから１２８ピンデータま
でをアドレス順に格納する。つまり、デバイスのピンと
階調電圧のステップに対応して格納するアドレスをあら
かじめメモリマップとして決めている。従って、試験出
力ピンと試験するステップのデータ取り込み順序が違っ
ても、同じピンと同じステップに対して、アドレス発生
部７３から同一のアドレスを発生させる。

【００３７】次に、階調偏差試験と、セットリング試験
とによりメモリ６０に格納する例で説明する。

【００３８】階調偏差試験（ピン・インクリメント試
験）と、セットリング試験（ステップ・インクリメント
試験）の定義については、従来技術において説明したの
で、説明を省略する。

【００３９】最初に、ＬＣＤドライバの階調偏差試験の
場合について説明する。階調電圧のステップ１におい
て、図１に示すマルチプレクサ２１、２２、・・・２ｎ
は、それぞれ１番目（）を選択出力し、マルチプレク
サ２０はフリップフロップ５１からフリップフロップ５
ｎまでのｐビットの出力を順次選択出力する場合、メモ
リ６０は、図２に示すように、ピン１のステップ１（１
−１）、ピン９のステップ１、・・・ピン１２１ピンの
ステップ１（１２１−１）の各対応アドレスの番地に順
次格納される。

【００４０】そして、階調電圧のステップ１において、
図１に示すマルチプレクサ２１、２２、・・・２ｎは、
それぞれ２番目（）を選択出力し、マルチプレクサ２
０はフリップフロップ５１からフリップフロップ５ｎま
でのｐビットの出力を選択出力する場合、メモリ６０
は、図２に示すように、ピン２のステップ１（２−
１）、ピン１０のステップ１（１０−１）、・・・ピン
１２２ピンのステップ１（１２２−１）の各対応アドレ
スの番地に格納される。

【００４１】以下同様に、階調電圧のステップ１におい
て、図１に示すマルチプレクサ２１、２２、・・・２ｎ
は、それぞれ８番目（）を選択出力し、マルチプレク
サ２０はフリップフロップ５１からフリップフロップ５
ｎまでのｐビットの出力を選択出力する場合、メモリ６
０は、図２に示すように、ピン８のステップ１（８−
１）、ピン１６のステップ１（１６−１）、・・・ピン
１２８ピンのステップ１（１２８−１）の各対応アドレ
スの番地に格納される。

【００４２】以上により、階調偏差試験のステップ１に
おけるピン１〜ピン１２８までのｐビットのデータがア
ドレス順にメモリ６０に格納される。同様に、ステップ
２からステップｍまでの各データが、図２に示すよう
に、あらかじめメモリマップとして決められたアドレス
の番地に格納される。

【００４３】次に、ＬＣＤドライバのセットリング試験
の場合について説明する。図１に示すマルチプレクサ２
１、２２、・・・２ｎは、それぞれ１番目（）を選択
し、階調電圧のステップ１からｍまでインクリメント出
力させて、マルチプレクサ２０はフリップフロップ５１
を選択出力し、メモリ６０は、図２に示すように、ピン
１のステップ１、ピン１のステップ２、・・・ピン１の
ステップｍまでデータを格納する。

【００４４】そして、図１に示すマルチプレクサ２１、
２２、・・・２ｎは、それぞれ１番目（）を選択し、
階調電圧のステップ１からｍまでインクリメント出力さ
せて、マルチプレクサ２０はフリップフロップ５２を選
択出力し、メモリ６０は、図２に示すように、ピン９の
ステップ１、ピン９のステップ２、・・・ピン９のステ
ップｍまでデータを格納する。

【００４５】同様にして、図１に示すマルチプレクサ２
１、２２、・・・２ｎは、それぞれ１番目（）を選択
し、階調電圧のステップ１からｍまでインクリメント出
力させて、マルチプレクサ２０はフリップフロップ５ｎ
を選択出力し、メモリ６０は、図２に示すように、ピン
１２１のステップ１、ピン１２１のステップ２、・・・
ピン１２１のステップｍまでデータを格納する。

【００４６】以下同様に、図１に示すマルチプレクサ２
１、２２、・・・２ｎは、それぞれ２番目（）から８
番目（）を選択した動作も上記と同様にしておこな
い、図２に示すように、メモリ６０のメモリマップにお
いて、所定のピンとステップのアドレスの番地に格納さ
れる。

【００４７】つまり、本発明の半導体試験装置は、あら
かじめ決められたメモリマップのアドレスの番地へ直接
格納するので、試験項目の取り込み順序に関わらずピン
番号とステップ数に対応したメモリの格納アドレスの番
地が同じとなり、擬似的にドライバ出力ピン毎に独立の
デジタイザを設けた（パーピンデジタイザ）のと同じ効
果となる。従って、各試験の演算処理をする場合に、所
定のアドレス順に並べ換える前処理が不要となり演算処
理時間が短縮できる。

【００４８】

【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。即ち、
本発明の半導体試験装置は、メモリへあらかじめ決めら
れたメモリマップのアドレスへ直接格納するので、試験
項目の取り込み順序に関わらずピン番号とステップ数に
対応した格納アドレスが同じとなる。従って、各試験の
演算処理する場合に、所定のアドレス順に並べ換える前
処理が不要となり演算処理時間が短縮できる効果があ
る。

【図面の簡単な説明】

【図１】本発明の半導体試験装置のブロック図である。

【図２】本発明の半導体試験装置のメモリマップの図で
ある。

【図３】従来の半導体試験装置のブロック図である。

【図４】ＬＣＤドライバの階調偏差試験のデータ図であ
る。

【図５】ＬＣＤドライバのセットリング試験のデータ図
である。

【図６】従来の半導体試験装置の偏差試験のメモリ格納
図である。

【図７】従来の半導体試験装置のセットリング試験のメ
モリ格納図である。

【符号の説明】

１０コンピュータ２０マルチプレクサ２１、２２、・・・２ｎマルチプレクサ３１、３２、・・・３ｎデジタイザ４１、４２、・・・４ｎシリアル・パラレル変換器５１、５２、・・・５ｎフリップフロップ６０メモリ６１、６２、・・・６ｎメモリ７０、７１制御部７２アドレスカウンタ７３アドレス発生部９０ＤＵＴ１００バス

Claims

【特許請求の範囲】

【請求項１】ＬＣＤドライバを試験する半導体試験装
置において、試験データを格納するメモリのアドレスを、ＬＣＤドライバの出力ピン番号とステップ電圧番号とに
より行う事を特徴とする試験データ格納アドレス指定方
法。
【請求項２】ＬＣＤドライバの複数のドライバ出力を
受けてピン選択信号により１つを選択出力するマルチプ
レクサと、該マルチプレクサ出力を受けてデジタルデータに変換す
るｎ個のデジタイザと、該デジタイザのシリアル出力を複数ビットのパラレル出
力に変換するｎ個のシリアル・パラレル変換器と、該シリアル・パラレル変換器の複数ビットのパラレル出
力を受けてシリアルデータの終了信号でラッチ出力する
ｎ個のフリップフロップと、を設けて、ＬＣＤドライバを試験する半導体試験装置に
おいて、前記ｎ個のフリップフロップの各複数ビットの出力を受
けて、チャンネル選択信号で１つのフリップフロップの
複数ビットを選択出力するマルチプレクサと、該チャンネル選択信号を受けて、前記ピン選択信号に同
期してアドレスを発生するアドレス発生部と、該アドレス信号を受けて前記マルチプレクサの複数ビッ
トの出力を格納するメモリと、を具備したことを特徴とした半導体試験装置。