JPH1164435A - 半導体試験装置 - Google Patents

半導体試験装置

Info

Publication number
JPH1164435A
JPH1164435A JP9224154A JP22415497A JPH1164435A JP H1164435 A JPH1164435 A JP H1164435A JP 9224154 A JP9224154 A JP 9224154A JP 22415497 A JP22415497 A JP 22415497A JP H1164435 A JPH1164435 A JP H1164435A
Authority
JP
Japan
Prior art keywords
pin electronics
multiplexer
step voltage
voltage
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9224154A
Other languages
English (en)
Inventor
Norimasa Sato
典正 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP9224154A priority Critical patent/JPH1164435A/ja
Publication of JPH1164435A publication Critical patent/JPH1164435A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】 本発明は、多数のピンエレクトロニクスのセ
トリング特性を簡便な方法で診断でき、しかも高速でお
こなえる半導体試験装置を提供する。 【解決手段】 スイッチを切り換えて、DC電圧からス
テップ電圧を発生できるステップ電圧発生手段と、該ス
テップ電圧発生手段のステップ電圧を入力に受けて、複
数の出力の1つに順次出力する第1のマルチプレクサ
と、該マルチプレクサの出力がそれぞれ接続される複数
のピンエレクトロニクスと、該複数のピンエレクトロニ
クスの出力を受けて、1つを選択出力する第2のマルチ
プレクサと、該第2のマルチプレクサの出力信号を受け
てデジタルデータに変換して信号解析するデジタイザ
と、該デジタイザにサンプリングクロックを与え、前記
ステップ発生手段と、前記第1のマルチプレクサと、前
記第2のマルチプレクサとのコントロール信号を制御し
ている制御手段とを具備している解決手段。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ピンエレクトロニ
クスのセットリング特性を診断できる半導体試験装置に
関する。
【0002】
【従来の技術】従来技術について、図6と、図7を参照
して説明する。最初に、半導体試験装置の概要について
説明する。図7に示すように、半導体試験装置の一例
は、オペレータとのインタフェースとなるワークステー
ション1と、半導体試験装置本体2と、被試験デバイス
とのインタフェースとなるテストヘッド3とで構成され
る。
【0003】半導体試験装置本体2は、周辺装置を含む
システムを制御する制御部と、試験信号の発生と試験を
おこなう各種ユニットと、各種電圧を供給する電源とで
構成している。また、テストヘッド3には、被試験デバ
イスの試験ピン毎に設けられた電子回路であるピンエレ
クトロニクスが内蔵されている。
【0004】そして、テストヘッド3において、パフォ
ーマンスボード90に搭載されたデバイスソケット91
と、被試験デバイスのDUT92のピンとをコンタクト
している。また、ピンエレクトロニクスからDUT92
に試験信号を印加、またはDUT92の出力信号を受け
て被試験デバイスの試験をしている。
【0005】ここに、パフォーマンスボードとは、被試
験デバイスのソケットの配線パターンのパッドと、テス
トヘッドに内蔵された各ピンエレクトロニクスの各信号
とが接触子を介して電気接続されるボードで、例えば一
片が30〜40cm位の多層プリント基板である。ま
た、被試験デバイスに対応したソケットを搭載したパフ
ォーマンスボードをテストヘッド3に交換して搭載する
ことにより、各種の被試験デバイスを試験することがで
きる。
【0006】次に、ピンエレクトロニクスと、被試験デ
バイスのDUT92との関係について説明する。図6に
示すように、テストヘッド3に内蔵されるピンエレクト
ロニクスの一例は、アンプ71とアッテネータ81とで
構成している。この場合、被試験デバイスのDUT92
としては、液晶ディスプレイのドライバICがある。こ
こに、液晶ディスプレイのドライバICとは、液晶の画
素電極に電圧を印加して液晶の光透過率を変化させて表
示させるためのICである。
【0007】また、液晶ディスプレイは、画素数が多
く、均一な輝度表示特性を得るために、そのドライバI
Cの出力数は例えば256ピンと多く、またドライバ出
力ピン間に電圧差の少ないことが必要となる。従って、
液晶ディスプレイのドライバICを試験する半導体試験
装置は多ピンの試験をするために、ピン対応のピンエレ
クトロニクスの回路数が多く、しかも各ピンエレクトロ
ニクス間の測定電圧が正確でバラツキが小さいことが要
求される。
【0008】そして、各ピンエレクトロニクス間の測定
電圧が正確でバラツキを少なくするためには、例えばス
テップ状の電圧をピンエレクトロニクスに印加して、そ
の出力電圧のセトリング特性を規定する方法がある。こ
こに、セトリング特性とは、ステップ電圧を被測定回路
に入力して、その出力電圧が0Vのときから、ある時間
後の電圧が最終値の電圧に対して何%に入っているかの
特性をいう。例えば、セトリング特性として、10μs
(±1%)と規定する。
【0009】そして、セトリング特性を測定するために
は、例えば外部からステップ電圧をピンエレクトロニク
スに印加して、その出力波形をオシロスコープで各ピン
エレクトロニクスごとに測定する方法によりおこなうこ
とができる。しかし、各ピンエレクトロニクスのセトリ
ング特性をチェックすることは非常に工数がかかり実用
的ではなかった。
【0010】
【発明が解決しようとする課題】上記説明のように、被
試験デバイスとして液晶ディスプレイのドライバICを
試験する半導体試験装置は、多ピンのドライバ出力を試
験するために、ピン対応のピンエレクトロニクスの回路
数が多く、しかも各ピンエレクトロニクス間の測定電圧
が正確でバラツキが小さいことが要求される。さらに、
その性能を長期間継続して保持する必要があるので、そ
の都度ピンエレクトロニクスのセトリング特性を測定す
ることは非常に工数がかかり実用上の不便があった。そ
こで、本発明は、こうした問題に鑑みなされたもので、
その目的は、多数のピンエレクトロニクスのセトリング
特性を簡便な方法で診断でき、しかも高速でおこなえる
半導体試験装置を提供することにある。
【0011】
【課題を解決するための手段】即ち、上記目的を達成す
るためになされた本発明の第1は、複数のピンエレクト
ロニクスにステップ電圧を順次印加して、セットリング
特性をプログラムの実行により診断できることを特徴と
した半導体試験装置を要旨としている。
【0012】また、上記目的を達成するためになされた
本発明の第2は、スイッチを切り換えて、DC電圧から
ステップ電圧を発生できるステップ電圧発生手段と、該
ステップ電圧発生手段のステップ電圧を入力に受けて、
複数の出力の1つに順次出力する第1のマルチプレクサ
と、該マルチプレクサの複数の出力がそれぞれ接続され
る複数のピンエレクトロニクスと、該複数のピンエレク
トロニクスの出力を受けて、1つを選択出力する第2の
マルチプレクサと、該第2のマルチプレクサの出力信号
を受けてデジタルデータに変換して信号解析するデジタ
イザと、該デジタイザにサンプリングクロックを与え、
前記ステップ発生手段と、前記第1のマルチプレクサ
と、前記第2のマルチプレクサとのコントロール信号を
制御している制御手段と、を具備していることを特徴と
した半導体試験装置を要旨としている。
【0013】そして、上記目的を達成するためになされ
た本発明の第3は、スイッチを切り換えて、DC電圧か
ら順次複数の出力にステップ電圧を発生できるステップ
電圧発生手段と、該ステップ電圧発生手段の複数の出力
がそれぞれ接続される複数のピンエレクトロニクスと、
該複数のピンエレクトロニクスの出力を受けて、1つを
選択出力するマルチプレクサと、該マルチプレクサの出
力信号を受け、デジタルデータに変換して信号解析する
デジタイザと、該デジタイザにサンプリングクロックを
与え、前記ステップ電圧発生手段と、前記マルチプレク
サとのコントロール信号を制御している制御手段と、を
具備していることを特徴とした半導体試験装置を要旨と
している。
【0014】さらに、上記目的を達成するためになされ
た本発明の第4は、本発明第2又は3記載の複数のピン
エレクトロニクスに与えるステップ電圧の発生手段は診
断ボードに設け、テストヘッドに搭載してプログラムに
より複数のピンエレクトロニクスが診断できることを特
徴とした半導体試験装置を要旨としている。
【0015】
【発明の実施の形態】本発明の実施の形態は、下記の実
施例において説明する。
【0016】
【実施例】
(実施例1)本発明の実施例1について、図1と、図2
と、図5と、図6とを参照して説明する。図1に示すよ
うに、半導体試験装置の発明の要部は、DC電圧発生器
10と、スイッチのSWa、SWbと、抵抗Rと、1:
nのマルチプレクサ20と、ピンエレクトロニクス31
〜3nと、n:1のマルチプレクサ40と、波形デジタ
イザ50と、制御部60とで構成している。
【0017】ここで、DC電圧発生器10と、スイッチ
のSWa、SWbと、抵抗Rと、1:nのマルチプレク
サ20とは、診断ボード94に設けている。また、診断
ボード94のマルチプレクサ20の各出力の配線パター
ンは、テストヘッド3に搭載したときピンエレクトロニ
クスの各入力ピンに接続されるようにしている。
【0018】以下、各構成要素について説明する。DC
電圧発生器10は、ステップ電圧を与えるための電圧源
となるDC電圧を発生させる。スイッチのSWa、SW
bは、スイッチコントロール信号100、110がLO
WレベルでONとなり、HIGHレベルでOFFとし
て、ステップ電圧を生成する高速の半導体スイッチであ
る。また、抵抗Rは、過電流防止の保護用抵抗である。
【0019】マルチプレクサ20は、ステップ電圧を受
けて、制御信号200により、n個のピンエレクトロニ
クスへ順次切り換えて出力する1:nのマルチプレクサ
である。
【0020】ピンエレクトロニクス31〜3nは、たと
えば図6にしめすように、アンプ71とアッテネータ8
1とで構成している。
【0021】マルチプレクサ40は、ピンエレクトロニ
クス31〜3nの出力電圧を受けて、制御信号210に
より、1個の波形デジタイザ50に順次切り換えて入力
するn:1のマルチプレクサである。
【0022】波形デジタイザ50は、アナログ信号をA
/Dコンバータでデジタル信号に変換して信号解析をお
なえるユニットである。
【0023】制御部60は、スイッチのSWa、SWb
と、マルチプレクサ20と、マルチプレクサ40とを切
り換える制御をおこない、また波形デジタイザ50にサ
ンプリングクロック300をあたえる、プログラムで制
御される制御手段である。ここで、サンプリングクロッ
ク300は、波形デジタイザ50が入力のアナログ信号
をTの周期でサンプリングする信号であり、スイッチS
Wa、SWbのコントロール信号100、110と同期
しているものとする。また、コントロール信号100、
110の切り換えのタイミングと、サンプリングクロッ
クのn番目のタイミングとは一致しているものとする。
【0024】次に、本実施例1の動作について、図2の
タイミングチャートを参照して以下説明する。タイミン
グAにおいて、マルチプレクサ20と、マルチプレクサ
40とをピンエレクトロニクス31の入力と出力とにそ
れぞれ切り換える。このタイミングAにおいて、スイッ
チSWaはOFF、スイッチSWbはONとなっている
ので、マルチプレクサ20の入力はグランドレベルであ
る。
【0025】この状態から、プログラム上でデジタイザ
のサンプリングを実行させる。図2の(c)に示すよう
に、タイミングAからプログラムの実行に要する時間経
過した後サンプリングを開始する。そして、サンプリン
グクロックのn番目で、スイッチSWaはON、スイッ
チSWbはOFFとする。従って、図2の(d)に示す
ように、サンプリングクロックのn番目で、マルチプレ
クサ20の入力、すなわちピンエレクトロニクス31の
入力波形はステップ波形となる。
【0026】また、図2の(e)に示すように、波形デ
ジタイザ50の測定波形500は、セトリング特性によ
り最終電圧値に達するのにある程度の時間を要する。そ
こで、通常は測定電圧が最終電圧値に達したと見なせる
時間後の測定電圧を中心として、例えば+1%を上限の
リミットa、−1%を下限のリミットbとして決められ
ている。
【0027】そして、波形デジタイザ50の測定波形5
00が、下限のリミットbと上限のリミットaの間に測
定値が収束したとき、即ち、m番目からp番目の測定値
が全て2つのリミット間に入っているときのサンプリン
グクロックがm番目であるとすると、セットリング時間
tは下記式(1)で求められる。 セットリング時間t=(m−n)・T ・・・・(1)
【0028】そして次に、タイミングBにおいて、マル
チプレクサ20と、マルチプレクサ40とをピンエレク
トロニクス32の入力と出力とにそれぞれ切り換え、ま
たスイッチSWaはON、スイッチSWbはOFFとす
ることにより、ピンエレクトロニクス32のセットリン
グ特性を診断している。以下同様にして、ピンエレクト
ロニクス3nまでのセットリング特性を順次連続して高
速に診断することができる。
【0029】なお、図5に示すように、被試験デバイス
のDUT92を試験する場合は、診断ボード94をパフ
ォーマンスボード90に交換して試験することができ
る。
【0030】(実施例2)本発明の実施例2について、
図3と、図4と、図5と、図6とを参照して説明する。
図3に示すように、実施例2の半導体試験装置の要部
は、DC電圧発生器10と、スイッチのSW1〜SWn
と、抵抗R1〜Rnと、ピンエレクトロニクス31〜3
nと、n:1のマルチプレクサ40と、波形デジタイザ
50と、制御部60とで構成している。ここで、DC電
圧発生器10と、スイッチのSW1〜SWnと、抵抗R
1〜Rnとは、診断ボード95に搭載している。また、
診断ボード95のスイッチのSW1〜SWnの出力は、
ピンエレクトロニクスの各入力ピンに接続されるように
パターン配線している。
【0031】以下、各構成要素について説明する。DC
電圧発生器10と、ピンエレクトロニクス31〜3n
と、n:1のマルチプレクサ40と、波形デジタイザ5
0と、制御部60とは、実施例1と同様であるので説明
を省略する。
【0032】スイッチのSW1〜SWnは、スイッチコ
ントロール信号120によりそれぞれ独立して高速にO
N/OFF制御される半導体スイッチで、それぞれLO
WレベルでON、HIGHレベルでOFFとする。ま
た、抵抗R1〜Rnは、スイッチのSW1〜SWnがO
FFのとき入力電圧をグランドレベルとする過電流保護
を兼ねた抵抗である。
【0033】サンプリングクロック300は、波形デジ
タイザ50が入力のアナログ信号をTの周期でサンプリ
ングする信号であり、スイッチSW1〜SWnのコント
ロール信号120と、マルチプレクサ40のコントロー
ル信号210とは、プログラムにより制御されるものと
する。
【0034】次に、本実施例2の動作について、図4の
タイミングチャートを参照して以下説明する。但し、ス
イッチのSW4〜SWnの動作は表示を省略している。
タイミングAにおいて、スイッチSW1をON、SW2
〜SWnはOFFとして、ピンエレクトロニクス31の
入力にDC電圧発生器10のDC電圧をステップ電圧と
して印加する。そのときのピンエレクトロニクス31の
出力波形は、図4の(d)に示すようになる。
【0035】そして、タイミングBにおいて、マルチプ
レクサ40のコントロール信号210により、ピンエレ
クトロニクス31の出力と波形デジタイザ50の入力と
を接続する。図4の(c)に示すように、スイッチのS
W1をONしてから、予め設定した時間Ts後にサンプ
リングクロック300をスタートさせる。この時間Ts
は、サンプリングをスタートしたときに測定波形が下限
のリミットレベルb以前であるように設定する。
【0036】ここで、1つのピンエレクトロニクスのセ
ットリング特性の最終電圧とみなせる時間は、サンプリ
ングクロック300をスタートしてからp番目の時間と
する。また、セットリング特性の最終電圧値の範囲は、
上限のリミットaと下限のリミットbとする。
【0037】そして、波形デジタイザ50の測定波形5
00が、サンプリングを開始してから下限のリミットb
と上限のリミットaの間に測定値が収束したとき、即
ち、m番目からp番目の測定値が全て2つのリミット間
に入っているときのサンプリングクロックがm番目であ
るとすると、その時間t1はm・Tとなる。従って、セ
ットリング時間tは下記式(2)で求められる。 セットリング時間t=Ts+t1=Ts+m・T ・・・・(2)
【0038】そして、サンプリングクロック300のp
+1番目のサンプリングクロックが入力されるまえに、
マルチプレクサ40のコントロール信号210を切り換
えて、ピンエレクトロニクス32の出力と波形デジタイ
ザ50の入力とを接続する。このとき、SW2はサンプ
リングクロックp+1番目よりTs前のタイミングCに
おいてすでにONしている。つまり、ピンエレクトロニ
クス31が最終電圧となる時間よりTsの時間前に、次
のピンエレクトロニクス32にもステップ電圧が印加さ
れていることになる。
【0039】そして、波形デジタイザ50の測定波形5
00が、サンプリングクロック300のp+1番目から
下限のリミットbと上限のリミットaの間に測定値が収
束したとき、即ち、p+q番目から2p番目の測定値が
全て2つのリミット間に入っているときのサンプリング
クロックがp+q番目であるとすると、その時間t2は
q・Tとなる。従って、セットリング時間tは下記式
(3)で求められる。 セットリング時間t=Ts+t2=Ts+q・T ・・・・(3) 以下同様にして、ピンエレクトロニクス3nまでのセッ
トリング特性を連続して診断することができる。
【0040】従って、ピンエレクトロニクス3nまでの
セットリング特性は、実際にセットリング特性を測定す
るのに必要な時間よりもおのおのTs時間少なく測定で
き、かつグランドレベルはサンプリングしていないの
で、実施例1よりもさらに高速に診断することができ
る。
【0041】ここで、予め設定する時間Tsは、長い時
間に設定すれば全体として高速測定となるが、その時間
Tsの設定範囲の上限としては、すべての被測定ピンエ
レクトロニクスの出力電圧に対して、リミットbの電圧
となる時間よりも短い時間となる。
【0042】なお、図5に示すように、被試験デバイス
のDUT92を試験する場合は、実施例1と同様に診断
ボード95をパフォーマンスボード90に交換して試験
することができる。
【0043】ところで、被試験デバイスとしてはLCD
ドライバの例で説明したが、被試験デバイスは他の半導
体であっても同様に実施できる。さらに、DC電圧発生
器のドライブ能力が不足する場合は、バッファを追加し
た構成としてもよい。また、ピンエレクトロニクスの構
成はアンプとアッテネータの例としたが、フィルタ等を
含んだ他の構成でも同様に実施できる。
【0044】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。即ち、
診断ボードをテストヘッドに搭載して、診断プログラム
を実行する簡単な操作で、多数のピンエレクトロニクス
の診断が容易に実行できる。また、多数のピンエレクト
ロニクスのセトリング特性の診断が高速に実行できる効
果がある。従って、所望の時期に診断を実行すること
で、半導体試験装置のピンエレクトロニクスのセットリ
ング特性を確認して試験の信頼性を長期に渡って維持で
きる効果がある。
【図面の簡単な説明】
【図1】本発明の実施例1の半導体試験装置の要部ブロ
ック図である。
【図2】本発明の実施例1の半導体試験装置のタイミン
グチャートである。
【図3】本発明の実施例2の半導体試験装置の要部ブロ
ック図である。
【図4】本発明の実施例2の半導体試験装置のタイミン
グチャートである。
【図5】本発明の半導体試験装置によりDUTを試験す
るブロック図である。
【図6】ピンエレクトロニクスのブロック図である。
【図7】半導体試験装置の構成図である。
【符号の説明】
1 ワークステーション 2 半導体試験装置本体 3 テストヘッド 10 DC電圧発生器 20 マルチプレクサ(1:n) 31〜3n ピンエレクトロニクス 40 マルチプレクサ(n:1) 50 デジタイザ 60 制御部 71 アンプ 81 アッテネータ 90 パフォーマンスボード 91 ソケット 92 DUT 94、95 診断ボード

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 複数のピンエレクトロニクスにステップ
    電圧を順次印加して、セットリング特性をプログラムの
    実行により診断できることを特徴とした半導体試験装
    置。
  2. 【請求項2】 スイッチを切り換えて、DC電圧からス
    テップ電圧を発生できるステップ電圧発生手段と、 該ステップ電圧発生手段のステップ電圧を入力に受け
    て、複数の出力の1つに順次出力する第1のマルチプレ
    クサと、 該マルチプレクサの複数の出力がそれぞれ接続される複
    数のピンエレクトロニクスと、 該複数のピンエレクトロニクスの出力を受けて、1つを
    選択出力する第2のマルチプレクサと、 該第2のマルチプレクサの出力信号を受けてデジタルデ
    ータに変換して信号解析するデジタイザと、 該デジタイザにサンプリングクロックを与え、前記ステ
    ップ発生手段と、前記第1のマルチプレクサと、前記第
    2のマルチプレクサとのコントロール信号を制御してい
    る制御手段と、 を具備していることを特徴とした半導体試験装置。
  3. 【請求項3】 スイッチを切り換えて、DC電圧から順
    次複数の出力にステップ電圧を発生できるステップ電圧
    発生手段と、 該ステップ電圧発生手段の複数の出力がそれぞれ接続さ
    れる複数のピンエレクトロニクスと、 該複数のピンエレクトロニクスの出力を受けて、1つを
    選択出力するマルチプレクサと、 該マルチプレクサの出力信号を受け、デジタルデ−タに
    変換して信号解析するデジタイザと、 該デジタイザにサンプリングクロックを与え、前記ステ
    ップ電圧発生手段と、前記マルチプレクサとのコントロ
    ール信号を制御している制御手段と、 を具備していることを特徴とした半導体試験装置。
  4. 【請求項4】 請求項2又は3記載の複数のピンエレク
    トロニクスに与えるステップ電圧の発生手段は診断ボー
    ドに設け、テストヘッドに搭載してプログラムにより複
    数のピンエレクトロニクスが診断できることを特徴とし
    た半導体試験装置。
JP9224154A 1997-08-21 1997-08-21 半導体試験装置 Withdrawn JPH1164435A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9224154A JPH1164435A (ja) 1997-08-21 1997-08-21 半導体試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9224154A JPH1164435A (ja) 1997-08-21 1997-08-21 半導体試験装置

Publications (1)

Publication Number Publication Date
JPH1164435A true JPH1164435A (ja) 1999-03-05

Family

ID=16809388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9224154A Withdrawn JPH1164435A (ja) 1997-08-21 1997-08-21 半導体試験装置

Country Status (1)

Country Link
JP (1) JPH1164435A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007660A (ja) * 1999-06-22 2001-01-12 Advantest Corp アナログ信号処理回路、ad変換装置、半導体デバイス試験装置およびオシロスコープ
JP2002350510A (ja) * 2001-05-30 2002-12-04 Advantest Corp 半導体試験装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007660A (ja) * 1999-06-22 2001-01-12 Advantest Corp アナログ信号処理回路、ad変換装置、半導体デバイス試験装置およびオシロスコープ
JP2002350510A (ja) * 2001-05-30 2002-12-04 Advantest Corp 半導体試験装置

Similar Documents

Publication Publication Date Title
US7859268B2 (en) Method of testing driving circuit and driving circuit for display device
US6195772B1 (en) Electronic circuit testing methods and apparatus
CN100504974C (zh) 显示装置的驱动器电路
JPH05256911A (ja) 集積回路の入力および出力の電気パラメータの試験方法
JPH1164435A (ja) 半導体試験装置
JPH07260857A (ja) 液晶表示装置の駆動回路および液晶表示装置
JP2005191522A (ja) ウェハバーンインシステムにおけるvsパラメータ測定装置
JPS5882346A (ja) 電子テスト装置内に於けるピンエレクトロニクスインタ−フエ−ス回路の自動補正
JPWO2005064583A1 (ja) 表示装置の駆動装置、表示装置、駆動装置または表示装置の検査方法
JP2002005999A (ja) 半導体試験装置
JP3053012B2 (ja) 半導体装置の試験回路および試験方法
JP3509043B2 (ja) Icテスタ
JP4061533B2 (ja) Icテスタ
RU2225013C2 (ru) Автоматизированная система контроля электрических величин аппаратуры электронной
JP5003955B2 (ja) Icテスタ
JP2004257771A (ja) バーンイン装置
JP4173229B2 (ja) Ic試験装置
JPH11304880A (ja) 半導体試験装置
JP3057847B2 (ja) 半導体集積回路
JP2002372571A (ja) 半導体試験装置
JP2002131388A (ja) 終端回路
JPH0580093A (ja) 電子回路のインピーダンス検査装置
JPH10213616A (ja) 液晶駆動用集積回路およびそのテスト方法
JP2002022804A (ja) 半導体試験装置
JP3106486B2 (ja) 半導体集積回路の測定装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041102