JP2002329796A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 筒状のキャパシタの物理的な強度を確保する
ことができる半導体装置を得る。 【解決手段】 半導体基板上のプラグ２が埋め込まれて
形成された層間絶縁膜１上に下層層間絶縁膜８と、スト
ッパ膜９と、ストッパ膜９のエッチング特性と異なるエ
ッチング特性を有する上層層間絶縁膜４とを順次積層
し、下層層間絶縁膜８、ストッパ膜９および上層層間絶
縁膜４を貫通しプラグ２上に至る開口部１０を形成し、
開口部１０内の内壁上に導電膜７ａを形成し、上層層間
絶縁膜４をストッパ膜９をエッチングストッパとして除
去し、導電膜７ａを下部電極７とし、プラグ２に電気的
に接続されたキャパシタを形成するものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、物理的な要因に
より筒状構造のキャパシタが倒れたり折れたりすること
なく形成することができる半導体装置および半導体装置
の製造方法に関するものである。

【０００２】

【従来の技術】半導体装置において、電荷を蓄積するた
めの容量素子を形成するにあたり、より大きな容量を確
保することが半導体装置の性能を上げるために重要とな
る。容量素子構造には、スタック型、プレーナー型、円
筒型などいろいろな構造がある。図８ないし図１０は従
来の半導体装置の製造方法を示す断面図である。図にお
いて、１１は層間絶縁膜、１２はこの層間絶縁膜１１に
埋め込まれて形成されたプラグで、キャパシタの下部電
極と基板とを電気的に接続する。

【０００３】１３はホールエッチング時のストッパ膜で
シリコン窒化膜にて成る。１４は層間絶縁膜、１５はレ
ジストマスク、１６は開口部の中に埋め込まれたレジス
ト、１７はポリシリコン膜にて成るキャパシタの下部電
極である。

【０００４】次に各図に基づいて従来の半導体装置の製
造方法について説明する。まず、層間絶縁膜１１にプラ
グ１２を形成する。次に、ストッパ膜１３を積層する。
この際のストッパ膜１３は、シリコン窒化膜にて成り、
その膜厚は層間絶縁膜１４をエッチングする際に、開口
部が突き抜けないため必要な膜厚をデポする。例えば一
般的な層間絶縁膜の厚みで５０ｎｍ程度のデポが考えら
れる。

【０００５】次に、後工程にて形成する円筒キャパシタ
の高さに相当する膜厚分の層間絶縁膜１４を積層する。
その後、写真製版プロセスによりレジストマスク１５を
パターニングして形成する（図８（ａ））。次に、ドラ
イエッチングプロセスにて層間絶縁膜１４をエッチング
し、開口部２０を形成する。このとき、ストッパ膜１３
がエッチングストッパと成るようなエッチング条件にて
エッチングを行う。ここでは、例えば、有磁場ＲＩＥ装
置にてＣ_５Ｆ_８／Ａｒ／０_２ガスを用いてエッチングを
行う。

【０００６】次に、レジストマスク１５を除去する（図
８（ｂ））。次に、開口部２０の底部に露出しているス
トッパ膜１３をドライエッチングにてエッチングして除
去する（図８（ｃ））。次に、ポリシリコン膜にて成る
導電膜１７ａを積層する（図９（ａ））。次に、全面に
レジストを塗布した後、全面露光、現像を行いウエハ表
面のレジストを除去し、開口部２０内のみに残存させ
て、開口部２０内をレジスト１６にて埋め込む（図９
（ｂ））。

【０００７】次に、ドライエッチングにてウエハ表面の
導電膜１７ａをエッチングする。この時、開口部２０の
側面および開口部２０の底部の導電膜１７ａはエッチン
グされずに残存する（図１０（ａ））。次に、開口部２
０内に埋め込んだレジスト１６を除去する。次に、ＨＦ
により層間絶縁膜１４をエッチングする。そして、円筒
構造にて成る下部電極１７が形成される（図１０
（ｂ））。そして、この下部電極１７を用いて円筒状の
キャパシタが形成される。

【０００８】

【発明が解決しようとする課題】従来の半導体装置は上
記のように構成されているため、円筒構造の下部電極１
７とプラグ１２との密着性が弱いため、キャパシタ形成
時に円筒構造の下部電極１７（図１０（ｂ）の時点）
が、物理的な要因により、倒れたり、折れたりして剥が
れて異物になり易く、半導体装置の製造の歩留まり低下
の原因になるという問題点があった。またこのことは、
大きな容量を確保するために、円筒構造の高さ方向を高
く形成するに従い、より一層大きな問題となる。

【０００９】この発明は、上記のような問題点を解消す
るためになされたもので、円筒構造のキャパシタの物理
的な強度を確保し、半導体装置の製造における歩留まり
を向上することができる半導体装置および半導体装置の
製造方法を提供することを目的とする。

【００１０】

【課題を解決するための手段】この発明に係る請求項１
の半導体装置の製造方法は、半導体基板上のプラグが埋
め込まれて形成された層間絶縁膜上に下層層間絶縁膜
と、ストッパ膜と、ストッパ膜のエッチング特性と異な
るエッチング特性を有する上層層間絶縁膜とを順次積層
し、下層層間絶縁膜、ストッパ膜および上層層間絶縁膜
を貫通しプラグ上に至る開口部を形成し、開口部内の内
壁上に導電膜を形成し、上層層間絶縁膜をストッパ膜を
エッチングストッパとして除去し、導電膜を下部電極と
し、プラグに電気的に接続されたキャパシタを形成する
ものである。

【００１１】また、この発明に係る請求項２の半導体装
置の製造方法は、請求項１において、上層層間絶縁膜と
下層層間絶縁膜とをエッチング特性の異なる膜にて形成
し、開口部形成後で導電膜形成前に、開口部にて露出さ
れた下層層間絶縁膜を所望量ウェットエッチングし、開
口部の下層層間絶縁膜位置に開口部が幅方向に凹んだ凹
部を形成するものである。

【００１２】また、この発明に係る請求項３の半導体装
置の製造方法は、請求項１において、上層層間絶縁膜お
よび下層層間絶縁膜をエッチング特性が同様な膜にて形
成し、開口部形成後で導電膜形成前に、開口部にて露出
された上層層間絶縁膜および下層層間絶縁膜を所望量ウ
ェットエッチングし、開口部の上層層間絶縁膜位置およ
び下層層間絶縁膜位置に開口部が幅方向に凹んだ凹部を
それぞれ形成するものである。

【００１３】また、この発明に係る請求項４の半導体装
置の製造方法は、請求項２または請求項３において、下
層層間絶縁膜形成前に、層間絶縁膜上に層間絶縁膜およ
び下層層間絶縁膜のエッチング特性と異なるエッチング
特性を有する下層ストッパ膜を形成し、下層ストッパ膜
はウェットエッチング時においては開口部の底部に残存
させ、ウェットエッチング後で導電膜を形成する前に、
開口部の底部に露出している下層ストッパ膜を除去する
ものである。

【００１４】また、この発明に係る請求項５の半導体装
置は、層間絶縁膜に埋め込まれて形成されたプラグに電
気的に接続され筒状構造にて成るキャパシタを備えた半
導体装置において、キャパシタの下部電極の外部の、筒
状構造の下部電極の下端から所望高さ位置にストッパ膜
が形成され、キャパシタの上部電極は、筒状構造の下部
電極の内壁上および下部電極の外壁のストッパ膜より上
部位置上に形成されているものである。

【００１５】また、この発明に係る請求項６の半導体装
置は、請求項５において、筒状構造のキャパシタの、ス
トッパ膜位置より下端側の筒状径が、ストッパ膜位置よ
り上端側の筒状径より大きくなるものである。

【００１６】また、この発明に係る請求項７の半導体装
置は、請求項５において、筒状構造のキャパシタの、ス
トッパ膜位置の筒状径が、ストッパ膜位置以外の筒状径
より小さくなるものである。

【００１７】また、この発明に係る請求項８の半導体装
置は、請求項５ないし請求項７のいずれかにおいて、筒
状構造の下部電極の底部以外の層間絶縁膜上に下層スト
ッパ膜が形成されているものである。

【００１８】

【発明の実施の形態】実施の形態１．図１ないし図３は
この発明の実施の形態１の半導体装置の製造方法を示す
断面図である。各図において、１は層間絶縁膜、２はこ
の層間絶縁膜１に埋め込まれて形成されたプラグで、キ
ャパシタの下部電極と基板とを電気的に接続する。３は
開口部エッチング時の下層ストッパ膜で例えばシリコン
窒化膜にて成る。４は上層層間絶縁膜、５はレジストマ
スクである。

【００１９】６は開口部の中に埋め込まれたレジスト、
７はポリシリコン膜にて成るキャパシタの下部電極であ
る。８は下層層間絶縁膜、９は上層層間絶縁膜４と下層
層間絶縁膜８との間に形成されたストッパ膜で、上層層
間絶縁膜４のエッチング特性と異なるエッチング特性を
有し、上層層間絶縁膜４の除去処理時にエッチングスト
ッパとして機能するものである。

【００２０】次に上記のように構成された実施の形態１
の半導体装置の製造方法について説明する。まず、層間
絶縁膜１にプラグ２を形成する。次に、下層ストッパ膜
３を積層する。次に、下層層間絶縁膜８、ストッパ膜９
を順次積層する。この際、下層ストッパ膜３の膜厚は上
層層間絶縁膜４、下層層間絶縁膜８およびストッパ膜９
をエッチングする際に、開口部が突き抜けないために必
要な膜厚をデポする。例えば一般的な層間絶縁膜の厚み
で５０ｎｍ程度の膜厚が考えられる。

【００２１】また、ストッパ膜９の膜厚は、後工程での
ウェットエッチングによる上層層間絶縁膜４の除去時
に、ストッパとして成り得る程度の膜厚を積層する。例
えば一般的な上層層間絶縁膜４の厚みで２０ｎｍ程度の
膜厚が考えられる。また、下層ストッパ膜３とストッパ
膜９との間の下層層間絶縁膜８の膜厚は、例えば５０ｎ
ｍ以上の膜厚にて形成する例が考えられる。

【００２２】次に、上層層間絶縁膜４を積層する。次
に、写真製版プロセスによりレジストマスク５をパター
ニングして形成する（図１（ａ））。次に、ドライエッ
チングプロセスにて上層層間絶縁膜４、ストッパ膜９お
よび下層層間絶縁膜８をエッチングし、開口部１０を形
成する（図１（ｂ））。このとき、下層ストッパ膜３が
エッチングストッパと成るようなエッチング条件にてエ
ッチングを行う。ここでは、例えば、有磁場ＲＩＥ装置
にてＣ_５Ｆ_８／Ａｒ／０_２ガスを用いてエッチングを行
う。

【００２３】次に、レジストマスク５を除去する（図２
（ａ））。次に、開口部１０の底部にある下層ストッパ
膜３をドライエッチングにてエッチングして除去する
（図２（ｂ））。次に、ポリシリコン膜にて成る導電膜
７ａを積層する。次に、全面にレジストを塗布した後、
全面露光、現像を行いウエハ表面のレジストを除去し、
開口部１０内のみに残存させて、開口部１０内をレジス
ト６にて埋め込む（図３（ａ））。

【００２４】次に、ドライエッチングにてウエハ表面の
導電膜７ａをエッチングする。この時、開口部１０の側
面および開口部１０の底部の導電膜７ａはエッチングさ
れずに残存する。次に、開口部１０内に埋め込んだレジ
スト６を除去する（図３（ｂ））。次に、ＨＦを用いた
ウェットエッチングにより上層層間絶縁膜４をエッチン
グする。この際、ストッパ膜９がエッチングストッパと
成り、それより下層の膜はエッチングされない。そし
て、円筒構造にて成るキャパシタの下部電極７が形成さ
れる（図３（ｃ））。

【００２５】図３（ｃ）から明らかなように、下部電極
７はその下部が下層層間絶縁膜８およびストッパ膜９に
て埋め込まれた状態にて形成される。よって、折れや倒
れなどによる剥がれがおこしにくくなる。そして、この
下部電極７を用いて円筒状のキャパシタが形成される。
上部電極は、下部電極７の内壁上および、下部電極７の
外壁のストッパ膜９より上部上に形成され、下部電極７
の外壁のストッパ膜９より下部上には形成されない。

【００２６】上記のように構成された実施の形態１の半
導体装置は、キャパシタの下部電極の底部が下層層間絶
縁膜８にて埋め込まれて形成されるため、物理的な要因
による、キャパシタの折れや倒れ等による剥がれが生じ
ることが低減され、半導体装置の製造の歩留まりを向上
させることができる。

【００２７】実施の形態２．図４および図５はこの発明
の実施の形態２の半導体装置の製造方法を示す断面図で
ある。図において、上記実施の形態１と同様の部分は同
一符号を付して説明を省略する。１８は上層層間絶縁膜
４のエッチング特性と異なるエッチング特性を有する下
層層間絶縁膜である。ここでは、上層層間絶縁膜４がｎ
ｏｎ−ｄｏｐｅｄ酸化膜にて成り、下層層間絶縁膜１８
がＤｏｐｅｄ酸化膜にて成る場合を示す。７１は下部電
極で、ストッパ膜９位置より下端側の筒状径が、ストッ
パ膜９位置より上端側の筒状径より大きくなる。

【００２８】まず、上記実施の形態１と同様の工程を経
て、図２（ａ）に示すような開口部１０を形成する。次
に、ＨＦによるウェットエッチングを行い下層層間絶縁
膜１８をエッチングする。そして、開口部１０の側壁の
下方の下層層間絶縁膜１８位置に、開口部１０が幅方向
に凹んだ凹部１０ａが形成される（図４（ａ））。この
際、開口部１０の底部には下層ストッパ膜３が形成され
ているため、開口部１０より下部にエッチングが進行す
るのは防止されている。次に、開口部１０の底部に露出
しエッチングストッパとして使用された、下層ストッパ
膜３をドライエッチングにてエッチングして除去する。

【００２９】次に、導電膜７ａを積層する。この際、開
口部１０の下部に形成された凹部１０ａ上にも導電膜７
ａは積層される（図４（ｂ））。次に、全面にレジスト
を塗布した後、全面露光、現像を行いウエハ表面のレジ
ストを除去し、開口部１０内のみに残存させて、開口部
１０内にレジストを埋め込む。

【００３０】次に、ドライエッチングにてウエハ表面の
導電膜７ａをエッチングする。この時、開口部１０の側
面および開口部１０の底部の導電膜７ａはエッチングさ
れずに残存する。次に、開口部１０内に埋め込んだレジ
ストを除去する（図５（ａ））。次に、ＨＦを用いたウ
ェットエッチングにより上層層間絶縁膜４をエッチング
する。この際、ストッパ膜９がエッチングストッパと成
り、それより下層の膜はエッチングされない。そして、
円筒構造にて成るキャパシタの下部電極７１が形成され
る（図５（ｂ））。

【００３１】図５（ｂ）から明らかなように、上記実施
の形態１と同様に、下部電極７１はその下部が下層層間
絶縁膜１８およびストッパ膜９にて埋め込まれた状態に
て形成される。これとともに、下部電極７１のストッパ
膜９位置より下端側の筒状径は上端側の筒状径より大き
く形成される。よって、下部電極７１がストッパ膜９位
置により引っかかりを有し、下部電極７１の上部の土台
となる。

【００３２】よって、折れや倒れなどによる剥がれをお
こしにくくなる。そして、この下部電極７１を用いて円
筒状のキャパシタが形成される。上部電極は、下部電極
７１の内壁上および、下部電極７１の外壁のストッパ膜
９より上部上に形成され、下部電極７１の外壁のストッ
パ膜９より下部上には形成されない。

【００３３】上記のように構成された実施の形態２の半
導体装置は、キャパシタの下部電極の底部が下層層間絶
縁膜１８にて埋め込まれて形成され、さらに、下部電極
７１のストッパ膜９位置より下端側の筒状径は上端側の
筒状径より大きく形成されているため、物理的な要因に
よる、キャパシタの折れや倒れ等による剥がれが生じる
ことがより一層低減され、半導体装置の製造の歩留まり
をより一層向上することができる。

【００３４】実施の形態３．図６および図７はこの発明
の実施の形態３の半導体装置の製造方法を示す断面図で
ある。図において、上記各実施の形態と同様の部分は同
一符号を付して説明を省略する。２８は上層層間絶縁膜
４のエッチング特性と同様のエッチング特性を有する下
層層間絶縁膜である。ここでは、上層層間絶縁膜４、下
層層間絶縁膜２８共にＤｏｐｅｄ酸化膜にて成る場合を
示す。７２は下部電極で、ストッパ膜９位置の筒状径
が、ストッパ膜９位置以外の筒状径より小さくなる。

【００３５】まず、上記各実施の形態と同様の工程を経
て、図２（ａ）に示すような開口部１０を形成する。次
に、ＨＦによるウェットエッチングを行い上層層間絶縁
膜４および下層層間絶縁膜２８をエッチングする。そし
て、開口部３０の側壁の下層層間絶縁膜２８位置および
上層層間絶縁膜４位置に、開口部３０が幅方向に凹んだ
凹部３０ａ、３０ｂがそれぞれ形成される（図６
（ａ））。

【００３６】この際、開口部３０の底部には下層ストッ
パ膜３が形成されているため、開口部３０より下部にエ
ッチングが進行するのは防止されている。次に、開口部
３０の底部に露出しエッチングストッパとして使用され
た、下層ストッパ膜３をドライエッチングにてエッチン
グして除去する。

【００３７】次に、導電膜７ａを積層する。この際、開
口部３０の上部および下部に形成された凹部３０ａ、３
０ｂ上にも導電膜７ａは積層される（図６（ｂ））。次
に、全面にレジストを塗布した後、全面露光、現像を行
いウエハ表面のレジストを除去し、開口部３０内のみに
残存させて、開口部３０内をレジストにて埋め込む。

【００３８】次に、ドライエッチングにてウエハ表面の
導電膜７ａをエッチングする。この時、開口部３０の側
面および開口部３０の底部の導電膜７ａはエッチングさ
れずに残存する。次に、開口部３０内に埋め込んだレジ
ストを除去する（図７（ａ））。次に、ＨＦを用いたウ
ェットエッチングにより上層層間絶縁膜４をエッチング
して除去する。この際、ストッパ膜９がエッチングスト
ッパと成り、それより下層の膜はエッチングされない。
そして、円筒構造にて成るキャパシタの下部電極７２が
形成される（図７（ｂ））。

【００３９】図７（ｂ）から明らかなように、上記各実
施の形態と同様に、下部電極７２はその下部が下層層間
絶縁膜２８およびストッパ膜９にて埋め込まれた状態に
て形成される。これとともに、下部電極７２のストッパ
膜９位置の筒状径はそれ以外の箇所の筒状径より小さく
形成される。よって、下部電極７２がストッパ膜９の上
下位置により引っかかりを有し、下部電極７２の上部の
土台となる。よって、折れや倒れなどによる剥がれをお
こしにくくなる。

【００４０】そして、この下部電極７２を用いて円筒状
のキャパシタが形成される。上部電極は、下部電極７２
の内壁上および、下部電極７２の外壁のストッパ膜９よ
り上側上に形成され、下部電極７２の外壁のストッパ膜
９より下側上には形成されない。

【００４１】上記のように構成された実施の形態３の半
導体装置は、キャパシタの下部電極の底部が下層層間絶
縁膜２８にて埋め込まれて形成され、さらに、下部電極
７２のストッパ膜９位置の筒状径はそれ以外の筒状径よ
り小さく形成されているため、キャパシタの折れや倒れ
等による剥がれが生じることがより一層低減され、半導
体装置の製造の歩留まりをより一層向上させることがで
きる。

【００４２】

【発明の効果】以上のように、この発明の請求項１によ
れば、半導体基板上のプラグが埋め込まれて形成された
層間絶縁膜上に下層層間絶縁膜と、ストッパ膜と、スト
ッパ膜のエッチング特性と異なるエッチング特性を有す
る上層層間絶縁膜とを順次積層し、下層層間絶縁膜、ス
トッパ膜および上層層間絶縁膜を貫通しプラグ上に至る
開口部を形成し、開口部内の内壁上に導電膜を形成し、
上層層間絶縁膜をストッパ膜をエッチングストッパとし
て除去し、導電膜を下部電極とし、プラグに電気的に接
続されたキャパシタを形成するので、下部電極の下部が
下層層間絶縁膜にて埋め込まれ、物理的な強度を確保す
ることができる半導体装置の製造方法を提供することが
可能となる。

【００４３】また、この発明の請求項２によれば、請求
項１において、上層層間絶縁膜と下層層間絶縁膜とをエ
ッチング特性の異なる膜にて形成し、開口部形成後で導
電膜形成前に、開口部にて露出された下層層間絶縁膜を
所望量ウェットエッチングし、開口部の下層層間絶縁膜
位置に開口部が幅方向に凹んだ凹部を形成するので、下
部電極の下部がストッパ膜にて引っかかりを有するた
め、物理的な強度をより一層確保することができる半導
体装置の製造方法を提供することが可能となる。

【００４４】また、この発明の請求項３によれば、請求
項１において、上層層間絶縁膜および下層層間絶縁膜を
エッチング特性が同様な膜にて形成し、開口部形成後で
導電膜形成前に、開口部にて露出された上層層間絶縁膜
および下層層間絶縁膜を所望量ウェットエッチングし、
開口部の上層層間絶縁膜位置および下層層間絶縁膜位置
に開口部が幅方向に凹んだ凹部をそれぞれ形成するの
で、下部電極がストッパ膜の上下にて引っかかりを有す
るため、物理的な強度をより一層確保することができる
半導体装置の製造方法を提供することが可能となる。

【００４５】また、この発明の請求項４によれば、請求
項２または請求項３において、下層層間絶縁膜形成前
に、層間絶縁膜上に層間絶縁膜および下層層間絶縁膜の
エッチング特性と異なるエッチング特性を有する下層ス
トッパ膜を形成し、下層ストッパ膜はウェットエッチン
グ時においては開口部の底部に残存させ、ウェットエッ
チング後で導電膜を形成する前に、開口部の底部に露出
している下層ストッパ膜を除去するので、他の箇所に影
響を与えることなく凹部を形成することができる半導体
装置の製造方法を提供することが可能となる。

【００４６】また、この発明の請求項５によれば、層間
絶縁膜に埋め込まれて形成されたプラグに電気的に接続
され筒状構造にて成るキャパシタを備えた半導体装置に
おいて、キャパシタの下部電極の外部の、筒状構造の下
部電極の下端から所望高さ位置にストッパ膜が形成さ
れ、キャパシタの上部電極は、筒状構造の下部電極の内
壁上および下部電極の外壁のストッパ膜より上部位置上
に形成されているので、下部電極の下部が下層層間絶縁
膜にて埋め込まれ、物理的な強度を確保することができ
る半導体装置の製造方法を提供することが可能となる。

【００４７】また、この発明の請求項６によれば、請求
項５において、筒状構造のキャパシタの、ストッパ膜位
置より下端側の筒状径が、ストッパ膜位置より上端側の
筒状径より大きくなるので、下部電極の下部がストッパ
膜にて引っかかりを有するため、物理的な強度をより一
層確保することができる半導体装置を提供することが可
能となる。

【００４８】また、この発明の請求項７によれば、請求
項５において、筒状構造のキャパシタの、ストッパ膜位
置の筒状径が、ストッパ膜位置以外の筒状径より小さく
なるので、下部電極がストッパ膜の上下にて引っかかり
を有するため、物理的な強度をより一層確保することが
できる半導体装置を提供することが可能となる。

【００４９】また、この発明の請求項８によれば、請求
項５ないし請求項７のいずれかにおいて、筒状構造の下
部電極の底部以外の層間絶縁膜上に下層ストッパ膜が形
成されているので、下層ストッパ膜より下層の膜に影響
を最小限にとどめることができる半導体装置を提供する
ことが可能となる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による半導体装置の
製造方法を示す断面図である。

【図２】 この発明の実施の形態１による半導体装置の
製造方法を示す断面図である。

【図３】 この発明の実施の形態１による半導体装置の
製造方法を示す断面図である。

【図４】 この発明の実施の形態２による半導体装置の
製造方法を示す断面図である。

【図５】 この発明の実施の形態２による半導体装置の
製造方法を示す断面図である。

【図６】 この発明の実施の形態３による半導体装置の
製造方法を示す断面図である。

【図７】 この発明の実施の形態３による半導体装置の
製造方法を示す断面図である。

【図８】 従来の半導体装置の製造方法を示す断面図で
ある。

【図９】 従来の半導体装置の製造方法を示す断面図で
ある。

【図１０】 従来の半導体装置の製造方法を示す断面図
である。

【符号の説明】

１ 層間絶縁膜、２ プラグ、３ 下層ストッパ膜、４
上層層間絶縁膜、７，７１，７２ 下部電極、７ａ
導電膜、８，１８，２８ 下層層間絶縁膜、９ ストッ
パ膜、１０，３０ 開口部、１０ａ，３０ａ，３０ｂ
凹部。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 半導体基板上のプラグが埋め込まれて形
   成された層間絶縁膜上に下層層間絶縁膜と、ストッパ膜
   と、上記ストッパ膜のエッチング特性と異なるエッチン
   グ特性を有する上層層間絶縁膜とを順次積層する工程
   と、上記下層層間絶縁膜、上記ストッパ膜および上記上
   層層間絶縁膜を貫通し上記プラグ上に至る開口部を形成
   する工程と、上記開口部内の内壁上に導電膜を形成する
   工程と、上記上層層間絶縁膜を上記ストッパ膜をエッチ
   ングストッパとして除去する工程と、上記導電膜を下部
   電極とし、上記プラグに電気的に接続されたキャパシタ
   を形成する工程とを備えたことを特徴とする半導体装置
   の製造方法。
2. 【請求項２】 上層層間絶縁膜と下層層間絶縁膜とをエ
   ッチング特性の異なる膜にて形成し、開口部形成後で導
   電膜形成前に、上記開口部にて露出された下層層間絶縁
   膜を所望量ウェットエッチングし、上記開口部の上記下
   層層間絶縁膜位置に上記開口部が幅方向に凹んだ凹部を
   形成する工程を備えたことを特徴とする請求項１に記載
   の半導体装置の製造方法。
3. 【請求項３】 上層層間絶縁膜および下層層間絶縁膜を
   エッチング特性が同様な膜にて形成し、開口部形成後で
   導電膜形成前に、開口部にて露出された上層層間絶縁膜
   および下層層間絶縁膜を所望量ウェットエッチングし、
   上記開口部の上記上層層間絶縁膜位置および上記下層層
   間絶縁膜位置に上記開口部が幅方向に凹んだ凹部をそれ
   ぞれ形成する工程を備えたことを特徴とする請求項１に
   記載の半導体装置の製造方法。
4. 【請求項４】 下層層間絶縁膜形成前に、層間絶縁膜上
   に上記層間絶縁膜および上記下層層間絶縁膜のエッチン
   グ特性と異なるエッチング特性を有する下層ストッパ膜
   を形成する工程と、上記下層ストッパ膜はウェットエッ
   チング時においては開口部の底部に残存させ、上記ウェ
   ットエッチング後で導電膜を形成する前に、上記開口部
   の底部に露出している上記下層ストッパ膜を除去する工
   程を備えたことを特徴とする請求項２または請求項３に
   記載の半導体装置の製造方法。
5. 【請求項５】 層間絶縁膜に埋め込まれて形成されたプ
   ラグに電気的に接続され筒状構造にて成るキャパシタを
   備えた半導体装置において、上記キャパシタの下部電極
   の外部の、上記筒状構造の下部電極の下端から所望高さ
   位置にストッパ膜が形成され、上記キャパシタの上部電
   極は、上記筒状構造の下部電極の内壁上および上記下部
   電極の外壁の上記ストッパ膜より上部位置上に形成され
   ていることを特徴とする半導体装置。
6. 【請求項６】 筒状構造のキャパシタの、ストッパ膜位
   置より下端側の筒状径が、上記ストッパ膜位置より上端
   側の筒状径より大きくなることを特徴とする請求項５に
   記載の半導体装置。
7. 【請求項７】 筒状構造のキャパシタの、ストッパ膜位
   置の筒状径が、上記ストッパ膜位置以外の筒状径より小
   さくなることを特徴とする請求項５に記載の半導体装
   置。
8. 【請求項８】 筒状構造の下部電極の底部以外の層間絶
   縁膜上に下層ストッパ膜が形成されていることを特徴と
   する請求項５ないし請求項７のいずれかに記載の半導体
   装置。