JP2002319987A - 位相検出回路および受信機 - Google Patents
位相検出回路および受信機Info
- Publication number
- JP2002319987A JP2002319987A JP2001202664A JP2001202664A JP2002319987A JP 2002319987 A JP2002319987 A JP 2002319987A JP 2001202664 A JP2001202664 A JP 2001202664A JP 2001202664 A JP2001202664 A JP 2001202664A JP 2002319987 A JP2002319987 A JP 2002319987A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- signal
- value
- quantization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 正確な位相検出を実現可能な位相検出回路を
得ること。 【解決手段】 受信ベースバンド信号から受信信号の象
限を判定する象限判定部１０１と、所定の規則に基づい
て受信信号を回転後、判定された象限を二等分する直線
と原点で直交する直線に当該回転後の信号を射影する回
転射影部１０２と、射影後の信号を積分する積分器１０
３と、積分結果の符号を判定して量子化する１ビット量
子化器１０４と、量子化後の信号を所定の時間だけ遅延
する遅延回路１０５と、判定結果と量子化後の信号とを
位相２πを法として加算する加算器１と、加算後の位相
値を順に内部のシフトレジスタでラッチし、シフトレジ
スタ内の全データのなかに２πをまたぐ位相値がある場
合には当該位相値を予め規定された特定の値に変換し、
その後、位相値の平均演算を行う低域通過フィルタ２
と、を備える構成とする。
得ること。 【解決手段】 受信ベースバンド信号から受信信号の象
限を判定する象限判定部１０１と、所定の規則に基づい
て受信信号を回転後、判定された象限を二等分する直線
と原点で直交する直線に当該回転後の信号を射影する回
転射影部１０２と、射影後の信号を積分する積分器１０
３と、積分結果の符号を判定して量子化する１ビット量
子化器１０４と、量子化後の信号を所定の時間だけ遅延
する遅延回路１０５と、判定結果と量子化後の信号とを
位相２πを法として加算する加算器１と、加算後の位相
値を順に内部のシフトレジスタでラッチし、シフトレジ
スタ内の全データのなかに２πをまたぐ位相値がある場
合には当該位相値を予め規定された特定の値に変換し、
その後、位相値の平均演算を行う低域通過フィルタ２
と、を備える構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は、無線通信におい
て、周波数変調または位相変調された受信信号の位相を
検出する位相検出回路および受信機に関するものであ
り、特に、ディジタル移動通信で使われるＦＳＫ(Frequ
ency Shift Keying)やＰＳＫ(Phase Shift Keying)信号
の位相を検出する位相検出回路および受信機に関するも
のである。
て、周波数変調または位相変調された受信信号の位相を
検出する位相検出回路および受信機に関するものであ
り、特に、ディジタル移動通信で使われるＦＳＫ(Frequ
ency Shift Keying)やＰＳＫ(Phase Shift Keying)信号
の位相を検出する位相検出回路および受信機に関するも
のである。
【０００２】
【従来の技術】以下、従来の位相検出回路について説明
する。図３０は、たとえば、特開平６−７７７３７号公
報に示された従来の位相検出回路の構成を示す図であ
る。従来の位相検出回路は、ベースバンド信号から受信
信号の位相を検出する。図３０において、１０１は象限
判定部であり、１０２は回転射影部であり、１０３は積
分器であり、１０４は１ビット量子化器であり、１０５
は遅延器であり、１０６は加算器であり、１０７は低域
通過フィルタである。なお、従来例は、回転射影部１０
２，積分器１０３，１ビット量子化器１０４，遅延器１
０５，加算器１０６，象限判定部１０１で、デルタシグ
マ変調器を構成する。
する。図３０は、たとえば、特開平６−７７７３７号公
報に示された従来の位相検出回路の構成を示す図であ
る。従来の位相検出回路は、ベースバンド信号から受信
信号の位相を検出する。図３０において、１０１は象限
判定部であり、１０２は回転射影部であり、１０３は積
分器であり、１０４は１ビット量子化器であり、１０５
は遅延器であり、１０６は加算器であり、１０７は低域
通過フィルタである。なお、従来例は、回転射影部１０
２，積分器１０３，１ビット量子化器１０４，遅延器１
０５，加算器１０６，象限判定部１０１で、デルタシグ
マ変調器を構成する。
【０００３】ここで、従来の位相検出回路の動作につい
て説明する。象限判定部１０１では、受け取った同相成
分，直交成分の受信ベースバンド信号の正負から、受信
信号の象限を判定し、その結果に応じた粗位相値を出力
する。受信信号の象限が第１，第２，第３，第４象限の
場合は、それぞれ、０，１，２，３を出力する。
て説明する。象限判定部１０１では、受け取った同相成
分，直交成分の受信ベースバンド信号の正負から、受信
信号の象限を判定し、その結果に応じた粗位相値を出力
する。受信信号の象限が第１，第２，第３，第４象限の
場合は、それぞれ、０，１，２，３を出力する。
【０００４】回転射影部１０２では、遅延器１０５が出
力するデータに応じて、受信複素ベースバンド信号を＋
π／４または−π／４回転する。さらに、象限判定部１
０１が検出した象限を二等分する直線と原点で直交する
直線に、この回転した信号を射影した符号付きの値を出
力する。
力するデータに応じて、受信複素ベースバンド信号を＋
π／４または−π／４回転する。さらに、象限判定部１
０１が検出した象限を二等分する直線と原点で直交する
直線に、この回転した信号を射影した符号付きの値を出
力する。
【０００５】そして、回転射影部１０２の出力は、積分
器１０３で積分され、さらに、１ビット量子化器１０４
で量子化される。１ビット量子化器１０４では、たとえ
ば、積分器１０３の出力が正のときに１を、負のときに
０を出力する。また、加算器１０６では、この出力値と
象限判定部１０１が出力する粗位相値とを加算する。ま
た、遅延器１０５では、１ビット量子化器１０４の出力
をデルタシグマ変調器の１基本クロック（１サイクル）
分だけ遅延して回転射影部１０２に対して出力する。
器１０３で積分され、さらに、１ビット量子化器１０４
で量子化される。１ビット量子化器１０４では、たとえ
ば、積分器１０３の出力が正のときに１を、負のときに
０を出力する。また、加算器１０６では、この出力値と
象限判定部１０１が出力する粗位相値とを加算する。ま
た、遅延器１０５では、１ビット量子化器１０４の出力
をデルタシグマ変調器の１基本クロック（１サイクル）
分だけ遅延して回転射影部１０２に対して出力する。
【０００６】低域通過フィルタ１０７では、上記加算さ
れた位相データに基づいて量子化雑音を平滑化する。図
３１は、低域通過フィルタ１０７の構成を示す図であ
る。図３１において、２０１はシフトレジスタであり、
２０２−１，２０２−２，・・・，２０２−ｋは乗算器で
あり、２０３は加算器である。低域通過フィルタ１０７
では、加算器１０６が出力する位相データが次々にシフ
トレジスタ２０１に入力される。乗算器２０２−１，
…，２０２−ｋでは、各レジスタの内容と係数とを乗算
し、加算器２０３では、すべての乗算結果を加算する。
たとえば、係数を１／ｋにするとｋ段の移動平均が加算
器２０３の出力に現れる。
れた位相データに基づいて量子化雑音を平滑化する。図
３１は、低域通過フィルタ１０７の構成を示す図であ
る。図３１において、２０１はシフトレジスタであり、
２０２−１，２０２−２，・・・，２０２−ｋは乗算器で
あり、２０３は加算器である。低域通過フィルタ１０７
では、加算器１０６が出力する位相データが次々にシフ
トレジスタ２０１に入力される。乗算器２０２−１，
…，２０２−ｋでは、各レジスタの内容と係数とを乗算
し、加算器２０３では、すべての乗算結果を加算する。
たとえば、係数を１／ｋにするとｋ段の移動平均が加算
器２０３の出力に現れる。
【０００７】つぎに、上記回転射影部１０２の動作を具
体的に説明する。なお、以降の説明では、受信複素ベー
スバンド信号をＩ＋ｊＱで表す。たとえば、遅延器１０
５の出力が１の場合、受信信号は−π／４回転され、式
（１）のように表すことができる。
体的に説明する。なお、以降の説明では、受信複素ベー
スバンド信号をＩ＋ｊＱで表す。たとえば、遅延器１０
５の出力が１の場合、受信信号は−π／４回転され、式
（１）のように表すことができる。
【０００８】
【数１】
【０００９】一方、遅延器１０５の出力が０の場合に
は、受信信号は＋π／４回転され、式（２）のように表
すことができる。
は、受信信号は＋π／４回転され、式（２）のように表
すことができる。
【００１０】
【数２】
【００１１】つぎに、回転射影部１０２では、象限判定
部１０１が検出した象限を二等分する直線と原点で直交
する直線に、この信号を射影する。このとき、直交する
直線の向きは、前記の象限判定部１０１で検出した象限
において位相が増加する方向が直線の正の方向に一致す
るように定める。
部１０１が検出した象限を二等分する直線と原点で直交
する直線に、この信号を射影する。このとき、直交する
直線の向きは、前記の象限判定部１０１で検出した象限
において位相が増加する方向が直線の正の方向に一致す
るように定める。
【００１２】たとえば、受信信号が第１象限にある場
合、第１象限を二等分する直線と原点で直交する直線の
単位方向ベクトルは、第２象限の方向が正になるように
定めると、（−１／√２，１／√２）となる。回転した
受信信号のこの直線への射影は、直線の単位方向ベクト
ルとの内積で表されるので、遅延器１０５の出力が１の
ときは式(３)のように、遅延器１０５の出力が０のとき
は式（４）のように、それぞれ表すことができる。
合、第１象限を二等分する直線と原点で直交する直線の
単位方向ベクトルは、第２象限の方向が正になるように
定めると、（−１／√２，１／√２）となる。回転した
受信信号のこの直線への射影は、直線の単位方向ベクト
ルとの内積で表されるので、遅延器１０５の出力が１の
ときは式(３)のように、遅延器１０５の出力が０のとき
は式（４）のように、それぞれ表すことができる。
【００１３】
【数３】
【００１４】
【数４】
【００１５】同様に、受信信号が第２象限にある場合、
第２象限を二等分する直線と原点で直交する直線の単位
方向ベクトルは、第３象限の方向が正になるように定め
ると、（−１／√２，―１／√２）となる。したがっ
て、回転した受信信号のこの直線への射影は、遅延器１
０５の出力が１のときは式（５）のように、遅延器１０
５の出力が０のときは式（６）のように、それぞれ表す
ことができる。
第２象限を二等分する直線と原点で直交する直線の単位
方向ベクトルは、第３象限の方向が正になるように定め
ると、（−１／√２，―１／√２）となる。したがっ
て、回転した受信信号のこの直線への射影は、遅延器１
０５の出力が１のときは式（５）のように、遅延器１０
５の出力が０のときは式（６）のように、それぞれ表す
ことができる。
【００１６】
【数５】
【００１７】
【数６】
【００１８】同様に、受信信号が第３象限にある場合、
第３象限を二等分する直線と原点で直交する直線の単位
方向ベクトルは、第４象限の方向が正になるように定め
ると、（１／√２，―１／√２）となる。したがって、
回転した受信信号のこの直線への射影は、遅延器１０５
の出力が１のときは式（７）のように、遅延器１０５の
出力が０のときは式（８）のように、それぞれ表すこと
ができる。
第３象限を二等分する直線と原点で直交する直線の単位
方向ベクトルは、第４象限の方向が正になるように定め
ると、（１／√２，―１／√２）となる。したがって、
回転した受信信号のこの直線への射影は、遅延器１０５
の出力が１のときは式（７）のように、遅延器１０５の
出力が０のときは式（８）のように、それぞれ表すこと
ができる。
【００１９】
【数７】
【００２０】
【数８】
【００２１】同様に、受信信号が第４象限にある場合、
第４象限を二等分する直線と原点で直交する直線の単位
方向ベクトルは、第１象限の方向が正になるように定め
ると、（１／√２，１／√２）となる。したがって、回
転した受信信号のこの直線への射影は、遅延器１０５の
出力が１のときは式（９）のように、遅延器１０５の出
力が０のときは式（１０）のように、それぞれ表すこと
ができる。
第４象限を二等分する直線と原点で直交する直線の単位
方向ベクトルは、第１象限の方向が正になるように定め
ると、（１／√２，１／√２）となる。したがって、回
転した受信信号のこの直線への射影は、遅延器１０５の
出力が１のときは式（９）のように、遅延器１０５の出
力が０のときは式（１０）のように、それぞれ表すこと
ができる。
【００２２】
【数９】
【００２３】
【数１０】
【００２４】すなわち、回転射影部１０２では、 受信信号が第１象限で遅延器１０５の出力が１のとき−Ｉ 受信信号が第１象限で遅延器１０５の出力が０のときＱ 受信信号が第２象限で遅延器１０５の出力が１のとき−Ｑ 受信信号が第２象限で遅延器１０５の出力が０のとき−Ｉ 受信信号が第３象限で遅延器１０５の出力が１のときＩ 受信信号が第３象限で遅延器１０５の出力が０のとき−Ｑ 受信信号が第４象限で遅延器１０５の出力が１のときＱ 受信信号が第４象限で遅延器１０５の出力が０のときＩ をそれぞれ選択出力する。
【００２５】したがって、加算器１０６の出力は、象限
判定部１０１が出力する粗位相値と１ビット量子化器１
０４の出力の和なので、 受信信号が第１象限で積分器１０３の出力が正のとき１ 受信信号が第１象限で積分器１０３の出力が負のとき０ 受信信号が第２象限で積分器１０３の出力が正のとき２ 受信信号が第２象限で積分器１０３の出力が負のとき１ 受信信号が第３象限で積分器１０３の出力が正のとき３ 受信信号が第３象限で積分器１０３の出力が負のとき２ 受信信号が第４象限で積分器１０３の出力が正のとき４ 受信信号が第４象限で積分器１０３の出力が負のとき３ となる。
判定部１０１が出力する粗位相値と１ビット量子化器１
０４の出力の和なので、 受信信号が第１象限で積分器１０３の出力が正のとき１ 受信信号が第１象限で積分器１０３の出力が負のとき０ 受信信号が第２象限で積分器１０３の出力が正のとき２ 受信信号が第２象限で積分器１０３の出力が負のとき１ 受信信号が第３象限で積分器１０３の出力が正のとき３ 受信信号が第３象限で積分器１０３の出力が負のとき２ 受信信号が第４象限で積分器１０３の出力が正のとき４ 受信信号が第４象限で積分器１０３の出力が負のとき３ となる。
【００２６】以上をまとめると、象限判定部１０１，回
転射影部１０２，１ビット量子化器１０４の出力は図３
２のように表すことができる。
転射影部１０２，１ビット量子化器１０４の出力は図３
２のように表すことができる。
【００２７】つぎに、受信複素ベースバンド信号Ａｅj
θ（＝Ｉ＋ｊＱ）が第１象限の場合を一例として、受信
ベースバンド信号の位相の検出方法を説明する。なお、
Ｉ＝Ａｃｏｓθであり、Ｑ＝Ａｓｉｎθである。
θ（＝Ｉ＋ｊＱ）が第１象限の場合を一例として、受信
ベースバンド信号の位相の検出方法を説明する。なお、
Ｉ＝Ａｃｏｓθであり、Ｑ＝Ａｓｉｎθである。
【００２８】まず、回転射影部１０２では、遅延器１０
５の出力に応じて−ＩまたはＱを積分器１０３に対して
出力する。これを積分した積分器１０３の出力は、回転
射影部１０２の出力の平均値を表している。そして、１
ビット量子化器１０４では、積分器１０３の出力の正負
を判定する。たとえば、この出力が正のときは１を出力
するとともに遅延器１０５を経て回転射影部１０２から
−Ｉを出力させ、負のときは０を出力するとともに遅延
器１０５を経て回転射影部１０２からＱを出力させる。
ここでは、帰還ループの働きにより、積分器１０３の出
力、すなわち、回転射影部１０２の出力の平均値がゼロ
に近づくように制御される。
５の出力に応じて−ＩまたはＱを積分器１０３に対して
出力する。これを積分した積分器１０３の出力は、回転
射影部１０２の出力の平均値を表している。そして、１
ビット量子化器１０４では、積分器１０３の出力の正負
を判定する。たとえば、この出力が正のときは１を出力
するとともに遅延器１０５を経て回転射影部１０２から
−Ｉを出力させ、負のときは０を出力するとともに遅延
器１０５を経て回転射影部１０２からＱを出力させる。
ここでは、帰還ループの働きにより、積分器１０３の出
力、すなわち、回転射影部１０２の出力の平均値がゼロ
に近づくように制御される。
【００２９】したがって、デルタシグマ変調器（象限判
定部１０１，回転射影部１０２，積分器１０３，１ビッ
ト量子化器１０４，遅延器１０５，加算器１０６に相
当）をＮサイクル（Ｎは自然数）動作させ、そのうち、
１ビット量子化器１０４出力の正の回数がｐ回、負の回
数がｑ回であった場合は、帰還制御の結果、Ｎが十分大
きければ、「−ｐＩ＋ｑＱ≒０」かつ「ｐ＋ｑ＝Ｎ」が
成り立つ。また、このとき、加算器１０６は、１をｐ
回、０をｑ回出力するので、低域通過フィルタ１０７が
これを単純に平均すると、その出力は、式（１１）のよ
うになる。 （１・ｐ＋０・ｑ）／Ｎ＝Ｑ／（Ｉ＋Ｑ）＝ｔａｎθ／（１＋ｔａｎθ） （１１）
定部１０１，回転射影部１０２，積分器１０３，１ビッ
ト量子化器１０４，遅延器１０５，加算器１０６に相
当）をＮサイクル（Ｎは自然数）動作させ、そのうち、
１ビット量子化器１０４出力の正の回数がｐ回、負の回
数がｑ回であった場合は、帰還制御の結果、Ｎが十分大
きければ、「−ｐＩ＋ｑＱ≒０」かつ「ｐ＋ｑ＝Ｎ」が
成り立つ。また、このとき、加算器１０６は、１をｐ
回、０をｑ回出力するので、低域通過フィルタ１０７が
これを単純に平均すると、その出力は、式（１１）のよ
うになる。 （１・ｐ＋０・ｑ）／Ｎ＝Ｑ／（Ｉ＋Ｑ）＝ｔａｎθ／（１＋ｔａｎθ） （１１）
【００３０】したがって、低域通過フィルタ１０７の出
力は、 θ＝０のとき：ｔａｎθ／（１＋ｔａｎθ）＝０ θ＝π／６のとき：ｔａｎθ／（１＋ｔａｎθ）＝
０．３６６≒１／３ θ＝π／４のとき：ｔａｎθ／（１＋ｔａｎθ）＝１
／２ θ＝π／３のとき：ｔａｎθ／（１＋ｔａｎθ）＝
０．６３４≒２／３ θ＝π／２のとき：ｔａｎθ／（１＋ｔａｎθ）＝１ となり、低域通過フィルタ１０７の出力のπ／２倍は、
位相の近似値になる。図３３は、従来の位相検出回路の
入力信号の位相と検出される位相の関係を示す図であ
る。
力は、 θ＝０のとき：ｔａｎθ／（１＋ｔａｎθ）＝０ θ＝π／６のとき：ｔａｎθ／（１＋ｔａｎθ）＝
０．３６６≒１／３ θ＝π／４のとき：ｔａｎθ／（１＋ｔａｎθ）＝１
／２ θ＝π／３のとき：ｔａｎθ／（１＋ｔａｎθ）＝
０．６３４≒２／３ θ＝π／２のとき：ｔａｎθ／（１＋ｔａｎθ）＝１ となり、低域通過フィルタ１０７の出力のπ／２倍は、
位相の近似値になる。図３３は、従来の位相検出回路の
入力信号の位相と検出される位相の関係を示す図であ
る。
【００３１】図３４は、計算機シミュレーションで求め
た従来の位相検出回路の各部の出力信号波形を示す図で
ある。図３４において、横軸は時間を表し、横軸の数字
の単位はサイクルである。また、（ａ）は受信ベースバ
ンド信号の位相であり、（ｂ）は受信ベースバンド信号
の同相成分と直交成分であり、（ｃ）は回転射影部１０
２の出力であり、（ｄ）は積分器１０３の出力であり、
（ｅ）は１ビット量子化器１０４の出力であり、（ｆ）
は象限判定部１０１の出力であり、（ｇ）は加算器１０
６の出力であり、（ｈ）は低域通過フィルタ１０７の出
力である。図３４からわかるように、低域通過フィルタ
１０７の出力（ｈ）は受信ベースバンド信号の位相
（ａ）を量子化したものになっている。
た従来の位相検出回路の各部の出力信号波形を示す図で
ある。図３４において、横軸は時間を表し、横軸の数字
の単位はサイクルである。また、（ａ）は受信ベースバ
ンド信号の位相であり、（ｂ）は受信ベースバンド信号
の同相成分と直交成分であり、（ｃ）は回転射影部１０
２の出力であり、（ｄ）は積分器１０３の出力であり、
（ｅ）は１ビット量子化器１０４の出力であり、（ｆ）
は象限判定部１０１の出力であり、（ｇ）は加算器１０
６の出力であり、（ｈ）は低域通過フィルタ１０７の出
力である。図３４からわかるように、低域通過フィルタ
１０７の出力（ｈ）は受信ベースバンド信号の位相
（ａ）を量子化したものになっている。
【００３２】なお、ここでは、受信複素ベースバンド信
号が直接位相検出回路に入力される構成を示したが、こ
れに限らず、受信ベースバンド信号をある一定の角度だ
け回転し、回転後の信号の位相を位相検出回路で検出し
た後で、当該位相から回転した角度を差し引いて元の受
信ベースバンド信号の位相を求めることとしてもよい。
たとえば、複素ベースバンド信号Ｉ＋ｊＱを４５度回転
して２0.5倍した信号は、式（１２）のように表すこと
ができる。
号が直接位相検出回路に入力される構成を示したが、こ
れに限らず、受信ベースバンド信号をある一定の角度だ
け回転し、回転後の信号の位相を位相検出回路で検出し
た後で、当該位相から回転した角度を差し引いて元の受
信ベースバンド信号の位相を求めることとしてもよい。
たとえば、複素ベースバンド信号Ｉ＋ｊＱを４５度回転
して２0.5倍した信号は、式（１２）のように表すこと
ができる。
【００３３】
【数１１】
【００３４】したがって、受信ベースバンド信号Ｉ，Ｑ
からＩ−Ｑ，Ｉ＋Ｑを作り、位相検出回路に入力して、
検出した位相から４５度に相当する量子化値を差し引け
ば、受信ベースバンド信号の位相が求められる。
からＩ−Ｑ，Ｉ＋Ｑを作り、位相検出回路に入力して、
検出した位相から４５度に相当する量子化値を差し引け
ば、受信ベースバンド信号の位相が求められる。
【００３５】図３５は、上記とは異なる従来の位相検出
回路を備えたＰＳＫ受信機の構成を示す図である。図３
５において、３０１，３０２はミキサであり、３０３は
局部発振器であり、３０４は直交分波器であり、３０
５，３０６は低域通過フィルタであり、３０７，３０８
は増幅器であり、３０９，３１０はＡ／Ｄ変換器（Ａ／
Ｄ）であり、３１１は従来の位相検出回路であり、３１
２は復調器である。この位相検出回路３１１は読み出し
専用メモリ（ＲＯＭ）で構成される。
回路を備えたＰＳＫ受信機の構成を示す図である。図３
５において、３０１，３０２はミキサであり、３０３は
局部発振器であり、３０４は直交分波器であり、３０
５，３０６は低域通過フィルタであり、３０７，３０８
は増幅器であり、３０９，３１０はＡ／Ｄ変換器（Ａ／
Ｄ）であり、３１１は従来の位相検出回路であり、３１
２は復調器である。この位相検出回路３１１は読み出し
専用メモリ（ＲＯＭ）で構成される。
【００３６】ここで、上記ＰＳＫ受信機の動作を説明す
る。局部発振器３０３では、受信信号の中心周波数に等
しい周波数の局発信号を発振する。直交分波器３０４で
は、当該局発信号を分波して直交した局発信号を生成す
る。ミキサ３０１，３０２では、入力端子で受け取った
受信信号と直交局発信号とを混合し、同相成分および直
交成分のベースバンド信号を生成する。
る。局部発振器３０３では、受信信号の中心周波数に等
しい周波数の局発信号を発振する。直交分波器３０４で
は、当該局発信号を分波して直交した局発信号を生成す
る。ミキサ３０１，３０２では、入力端子で受け取った
受信信号と直交局発信号とを混合し、同相成分および直
交成分のベースバンド信号を生成する。
【００３７】その後、低域通過フィルタ３０５，３０６
では、ベースバンド信号から不要波成分を取り除き、増
幅器３０７，３０８では、不要成分除去後の信号を増幅
する。そして、Ａ／Ｄ変換器３０９，３１０では、ベー
スバンド信号の同相成分Ｉと直交成分Ｑを量子化する。
では、ベースバンド信号から不要波成分を取り除き、増
幅器３０７，３０８では、不要成分除去後の信号を増幅
する。そして、Ａ／Ｄ変換器３０９，３１０では、ベー
スバンド信号の同相成分Ｉと直交成分Ｑを量子化する。
【００３８】位相検出回路３１１では、ベースバンド信
号から受信信号の位相を検出する。具体的にいうと、位
相検出回路３１１のＲＯＭには、量子化ベースバンド信
号Ｉ，Ｑに対応した位相θ＝ａｒｃｔａｎ（Ｑ／Ｉ）の
値があらかじめ書き込まれており、量子化ベースバンド
信号Ｉ，Ｑをアドレスとして、位相θを読み出す。最後
に、復調器３１２では、この位相θにしたがって受信デ
ータを復調する。
号から受信信号の位相を検出する。具体的にいうと、位
相検出回路３１１のＲＯＭには、量子化ベースバンド信
号Ｉ，Ｑに対応した位相θ＝ａｒｃｔａｎ（Ｑ／Ｉ）の
値があらかじめ書き込まれており、量子化ベースバンド
信号Ｉ，Ｑをアドレスとして、位相θを読み出す。最後
に、復調器３１２では、この位相θにしたがって受信デ
ータを復調する。
【００３９】しかしながら、上記ＲＯＭで構成された位
相検出器を用いた受信機では、受信信号のダイナミック
レンジが大きいため、高分解能のＡ／Ｄ変換器３０９，
３１０が必要で、それに伴い、位相検出回路３１１のＲ
ＯＭの容量が非常に大きくなってしまう。そこで、実際
の受信機は、Ａ／Ｄ変換器の前段にＡＧＣを設け、Ａ／
Ｄ変換器３０９，３１０の入力信号のダイナミックレン
ジを抑える処理を行っていた。図３６は、ダイナミック
レンジを抑制可能な従来の受信機の構成を示す図であ
る。
相検出器を用いた受信機では、受信信号のダイナミック
レンジが大きいため、高分解能のＡ／Ｄ変換器３０９，
３１０が必要で、それに伴い、位相検出回路３１１のＲ
ＯＭの容量が非常に大きくなってしまう。そこで、実際
の受信機は、Ａ／Ｄ変換器の前段にＡＧＣを設け、Ａ／
Ｄ変換器３０９，３１０の入力信号のダイナミックレン
ジを抑える処理を行っていた。図３６は、ダイナミック
レンジを抑制可能な従来の受信機の構成を示す図であ
る。
【００４０】このように、従来の受信機では、レベル検
出器３１３、および可変利得増幅器として動作する増幅
器３０７，３０８を設け、レベル検出器３１３の検出す
るベースバンド信号のレベルに応じて、可変利得増幅器
３０７，３０８の利得を増減させていた。
出器３１３、および可変利得増幅器として動作する増幅
器３０７，３０８を設け、レベル検出器３１３の検出す
るベースバンド信号のレベルに応じて、可変利得増幅器
３０７，３０８の利得を増減させていた。
【００４１】
【発明が解決しようとする課題】しかしながら、図３０
に示した従来の位相検出回路においては、たとえば、受
信信号が第４象限から第１象限に変化すると、従来の位
相検出回路の加算器１０６の出力は「３または４」から
「０または１」に変化する。そのため、低域通過フィル
タ１０７の出力は、中間の２前後の値となり、正しい位
相である０または４前後の値から大きくはずれてしま
う。このように、従来の位相検出回路では、位相の巡回
性を無視して単純に加算演算しているため、受信信号の
位相が０あるいは２πをまたいで変化したときに、低域
通過フィルタ１０７から出力される位相が正しく出力さ
れない場合がある、という問題があった（たとえば、図
３４（ｈ）のＡ部）。
に示した従来の位相検出回路においては、たとえば、受
信信号が第４象限から第１象限に変化すると、従来の位
相検出回路の加算器１０６の出力は「３または４」から
「０または１」に変化する。そのため、低域通過フィル
タ１０７の出力は、中間の２前後の値となり、正しい位
相である０または４前後の値から大きくはずれてしま
う。このように、従来の位相検出回路では、位相の巡回
性を無視して単純に加算演算しているため、受信信号の
位相が０あるいは２πをまたいで変化したときに、低域
通過フィルタ１０７から出力される位相が正しく出力さ
れない場合がある、という問題があった（たとえば、図
３４（ｈ）のＡ部）。
【００４２】また、たとえば、受信ベースバンド信号Ｉ
＋ｊＱが第１象限から第２象限に移動した場合、回転射
影部１０２では、受信信号が第１象限のとき−Ｉ（負の
値）またはＱ（正の値）を出力するが、受信信号が第２
象限に入ると、−Ｑ（負の値）または−Ｉ（正の値）を
出力する。このとき、第１象限と第２象限の境界付近で
はＩの絶対値がゼロに近いのに対し、Ｑの絶対値は小さ
くない。そのため、回転射影部１０２の出力は、遅延器
１０５の出力するデータによって変わり、０が出力され
た場合に第１象限ではＱであったものが第２象限では−
Ｉに、１が出力された場合に第１象限では−Ｉであった
ものが第２象限では−Ｑに、大きく変化する（たとえ
ば、図３４（ｃ）のＢ部）。このように、従来の位相検
出回路では、受信信号の象限が変化したときに、回転射
影部１０２の出力が不連続に急変し、位相の検出値に一
時的に誤差を生じることがある、という問題があった
（たとえば、図３４（ｈ）のＣ部）。
＋ｊＱが第１象限から第２象限に移動した場合、回転射
影部１０２では、受信信号が第１象限のとき−Ｉ（負の
値）またはＱ（正の値）を出力するが、受信信号が第２
象限に入ると、−Ｑ（負の値）または−Ｉ（正の値）を
出力する。このとき、第１象限と第２象限の境界付近で
はＩの絶対値がゼロに近いのに対し、Ｑの絶対値は小さ
くない。そのため、回転射影部１０２の出力は、遅延器
１０５の出力するデータによって変わり、０が出力され
た場合に第１象限ではＱであったものが第２象限では−
Ｉに、１が出力された場合に第１象限では−Ｉであった
ものが第２象限では−Ｑに、大きく変化する（たとえ
ば、図３４（ｃ）のＢ部）。このように、従来の位相検
出回路では、受信信号の象限が変化したときに、回転射
影部１０２の出力が不連続に急変し、位相の検出値に一
時的に誤差を生じることがある、という問題があった
（たとえば、図３４（ｈ）のＣ部）。
【００４３】また、従来の位相検出回路を用いたアナロ
グＦＭ受信機では、上記２つの問題により位相検出値が
不正確になるため、復調信号の歪み率特性が劣化する、
という問題があり、また、従来の位相検出回路を用いた
ＦＳＫ受信機やＰＳＫ受信機では、同様の理由から、受
信ビット誤り率特性が劣化する、という問題があった。
グＦＭ受信機では、上記２つの問題により位相検出値が
不正確になるため、復調信号の歪み率特性が劣化する、
という問題があり、また、従来の位相検出回路を用いた
ＦＳＫ受信機やＰＳＫ受信機では、同様の理由から、受
信ビット誤り率特性が劣化する、という問題があった。
【００４４】また、ＲＯＭで構成された従来の位相検出
器を用いた受信機においては、ＡＧＣを設けているた
め、特に電波環境の変化が著しい移動通信環境に対し
て、受信レベルの急激な変動にＡＧＣが追従できず、結
果的に、アナログＦＭ受信機では歪み率特性が劣化し、
ＦＳＫ受信機およびＰＳＫ受信機では受信ビット誤り率
特性が劣化する、という問題があった。
器を用いた受信機においては、ＡＧＣを設けているた
め、特に電波環境の変化が著しい移動通信環境に対し
て、受信レベルの急激な変動にＡＧＣが追従できず、結
果的に、アナログＦＭ受信機では歪み率特性が劣化し、
ＦＳＫ受信機およびＰＳＫ受信機では受信ビット誤り率
特性が劣化する、という問題があった。
【００４５】本発明は、上記に鑑みてなされたものであ
って、正確な位相検出を実現可能な位相検出回路を得る
ことを目的とする。また、高分解能のＡ／Ｄ変換器やＡ
ＧＣ増幅が不要で、かつ歪み率特性および受信ビット誤
り率特性の改善を実現可能な受信機を得ることを目的と
する。
って、正確な位相検出を実現可能な位相検出回路を得る
ことを目的とする。また、高分解能のＡ／Ｄ変換器やＡ
ＧＣ増幅が不要で、かつ歪み率特性および受信ビット誤
り率特性の改善を実現可能な受信機を得ることを目的と
する。
【００４６】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するために、本発明にかかる位相検出回路に
あっては、受信ベースバンド信号の位相を量子化する第
１の量子化手段（後述する実施の形態の位相量子化部４
０１に相当）と、前記受信信号を所定の規則に基づいて
線形変換し、当該線形変換後の信号を選択出力する変換
選択手段（変換選択部４０２に相当）と、前記変換選択
手段の出力を積分する積分手段（積分器１０３に相当）
と、前記積分結果の符号を判定して量子化する第２の量
子化手段（１ビット量子化器１０４に相当）と、前記第
２の量子化手段の出力を所定の第１の時間遅延し、当該
遅延後の信号を前記変換選択手段に対して出力する遅延
手段（遅延器１０５に相当）と、前記第１の量子化手段
の出力と前記第２の量子化手段の出力とを位相２πの量
子化値を法として加算する加算手段（加算器１に相当）
と、前記加算後の位相値を順に内部のシフトレジスタで
ラッチし、当該シフトレジスタ内の全データのなかに位
相２πの量子化値をまたぐ位相値がある場合には全デー
タを所定の規則で変換し、位相２πの量子化値をまたぐ
位相値がない場合には変換処理を行わず、この状態で位
相値の平均演算を行うことにより、量子化雑音を平滑化
した位相値を出力する低域通過フィルタ手段（低域通過
フィルタ２に相当）と、を備えることを特徴とする。
目的を達成するために、本発明にかかる位相検出回路に
あっては、受信ベースバンド信号の位相を量子化する第
１の量子化手段（後述する実施の形態の位相量子化部４
０１に相当）と、前記受信信号を所定の規則に基づいて
線形変換し、当該線形変換後の信号を選択出力する変換
選択手段（変換選択部４０２に相当）と、前記変換選択
手段の出力を積分する積分手段（積分器１０３に相当）
と、前記積分結果の符号を判定して量子化する第２の量
子化手段（１ビット量子化器１０４に相当）と、前記第
２の量子化手段の出力を所定の第１の時間遅延し、当該
遅延後の信号を前記変換選択手段に対して出力する遅延
手段（遅延器１０５に相当）と、前記第１の量子化手段
の出力と前記第２の量子化手段の出力とを位相２πの量
子化値を法として加算する加算手段（加算器１に相当）
と、前記加算後の位相値を順に内部のシフトレジスタで
ラッチし、当該シフトレジスタ内の全データのなかに位
相２πの量子化値をまたぐ位相値がある場合には全デー
タを所定の規則で変換し、位相２πの量子化値をまたぐ
位相値がない場合には変換処理を行わず、この状態で位
相値の平均演算を行うことにより、量子化雑音を平滑化
した位相値を出力する低域通過フィルタ手段（低域通過
フィルタ２に相当）と、を備えることを特徴とする。
【００４７】つぎの発明にかかる位相検出回路にあって
は、受信ベースバンド信号の位相を量子化する第１の量
子化手段と、前記受信信号を所定の規則に基づいて線形
変換し、当該線形変換後の信号を選択出力する変換選択
手段（変換選択部４０３に相当）と、前記変換選択手段
の出力を積分する積分手段と、前記第１の量子化手段の
出力に基づいて、前記積分結果の符号を判定して量子化
する第２の量子化手段（１ビット量子化器５に相当）
と、前記第２の量子化手段の出力を所定の時間遅延し、
当該遅延後の信号を前記変換選択手段に対して出力する
遅延手段と、前記第１の量子化手段の出力と前記第２の
量子化手段の出力とを位相２πの量子化値を法として加
算する加算手段と、前記加算後の位相値を順に内部のシ
フトレジスタでラッチし、当該シフトレジスタ内の全デ
ータのなかに位相２πの量子化値をまたぐ位相値がある
場合には全データを所定の規則で変換し、位相２πの量
子化値をまたぐ位相値がない場合には変換処理を行わ
ず、この状態で位相値の平均演算を行うことにより、量
子化雑音を平滑化した位相値を出力する低域通過フィル
タ手段と、を備えることを特徴とする。
は、受信ベースバンド信号の位相を量子化する第１の量
子化手段と、前記受信信号を所定の規則に基づいて線形
変換し、当該線形変換後の信号を選択出力する変換選択
手段（変換選択部４０３に相当）と、前記変換選択手段
の出力を積分する積分手段と、前記第１の量子化手段の
出力に基づいて、前記積分結果の符号を判定して量子化
する第２の量子化手段（１ビット量子化器５に相当）
と、前記第２の量子化手段の出力を所定の時間遅延し、
当該遅延後の信号を前記変換選択手段に対して出力する
遅延手段と、前記第１の量子化手段の出力と前記第２の
量子化手段の出力とを位相２πの量子化値を法として加
算する加算手段と、前記加算後の位相値を順に内部のシ
フトレジスタでラッチし、当該シフトレジスタ内の全デ
ータのなかに位相２πの量子化値をまたぐ位相値がある
場合には全データを所定の規則で変換し、位相２πの量
子化値をまたぐ位相値がない場合には変換処理を行わ
ず、この状態で位相値の平均演算を行うことにより、量
子化雑音を平滑化した位相値を出力する低域通過フィル
タ手段と、を備えることを特徴とする。
【００４８】つぎの発明にかかる位相検出回路にあって
は、前記第１の量子化手段、前記変換選択手段、前記積
分手段、前記第２の量子化手段、前記遅延手段および前
記加算手段で、デルタシグマ変調器を構成することを特
徴とする。
は、前記第１の量子化手段、前記変換選択手段、前記積
分手段、前記第２の量子化手段、前記遅延手段および前
記加算手段で、デルタシグマ変調器を構成することを特
徴とする。
【００４９】つぎの発明にかかる位相検出回路にあって
は、複数段の積分器を備えたデルタシグマ変調器を備え
ることを特徴とする。
は、複数段の積分器を備えたデルタシグマ変調器を備え
ることを特徴とする。
【００５０】つぎの発明にかかる位相検出回路にあって
は、さらに、前記デルタシグマ変調器の前段に、所定の
第２の時間の間、前記受信ベースバンド信号を一定に保
持するためのサンプルホールド手段（サンプルホールド
回路３に相当）、を備えることを特徴とする。
は、さらに、前記デルタシグマ変調器の前段に、所定の
第２の時間の間、前記受信ベースバンド信号を一定に保
持するためのサンプルホールド手段（サンプルホールド
回路３に相当）、を備えることを特徴とする。
【００５１】つぎの発明にかかる位相検出回路にあって
は、受信ベースバンド信号から受信信号の象限を判定す
る象限判定手段（象限判定部１０１に相当）と、所定の
規則に基づいて受信信号を回転後、特定の直線に当該回
転後の信号を射影する回転射影手段（回転射影部１０２
に相当）と、前記回転射影手段の出力を積分する積分手
段と、前記積分結果の符号を判定して量子化する量子化
手段と、前記量子化後の信号を所定の第１の時間遅延
し、当該遅延後の信号を前記回転射影手段に対して出力
する遅延手段と、前記象限判定手段の出力と前記量子化
後の信号とを位相２πを法として加算する加算手段と、
前記加算後の位相値を順に内部のシフトレジスタでラッ
チし、当該シフトレジスタ内の全データのなかに２πを
またぐ位相値がある場合には当該位相値を予め規定され
た特定の値に変換し、２πをまたぐ位相値がない場合に
は変換処理を行わず、この状態で位相値の平均演算を行
うことにより、量子化雑音を平滑化した位相値を出力す
る低域通過フィルタ手段と、を備えることを特徴とす
る。
は、受信ベースバンド信号から受信信号の象限を判定す
る象限判定手段（象限判定部１０１に相当）と、所定の
規則に基づいて受信信号を回転後、特定の直線に当該回
転後の信号を射影する回転射影手段（回転射影部１０２
に相当）と、前記回転射影手段の出力を積分する積分手
段と、前記積分結果の符号を判定して量子化する量子化
手段と、前記量子化後の信号を所定の第１の時間遅延
し、当該遅延後の信号を前記回転射影手段に対して出力
する遅延手段と、前記象限判定手段の出力と前記量子化
後の信号とを位相２πを法として加算する加算手段と、
前記加算後の位相値を順に内部のシフトレジスタでラッ
チし、当該シフトレジスタ内の全データのなかに２πを
またぐ位相値がある場合には当該位相値を予め規定され
た特定の値に変換し、２πをまたぐ位相値がない場合に
は変換処理を行わず、この状態で位相値の平均演算を行
うことにより、量子化雑音を平滑化した位相値を出力す
る低域通過フィルタ手段と、を備えることを特徴とす
る。
【００５２】つぎの発明にかかる位相検出回路にあって
は、前記象限判定手段、前記回転射影手段、前記積分手
段、前記量子化手段、前記遅延手段および前記加算手段
で、デルタシグマ変調器を構成することを特徴とする。
は、前記象限判定手段、前記回転射影手段、前記積分手
段、前記量子化手段、前記遅延手段および前記加算手段
で、デルタシグマ変調器を構成することを特徴とする。
【００５３】つぎの発明にかかる位相検出回路にあって
は、受信ベースバンド信号から受信信号の象限を判定す
る象限判定手段と、所定の規則に基づいて受信信号を回
転後、特定の直線に当該回転後の信号を射影する回転射
影手段（回転射影部４に相当）と、前記回転射影手段の
出力を積分する積分手段と、前記判定された受信信号の
象限に基づいて、前記積分結果の符号を判定して量子化
する量子化手段（１ビット量子化器５に相当）と、前記
量子化後の信号を所定の時間遅延し、当該遅延後の信号
を前記回転射影手段に対して出力する遅延手段と、前記
象限判定手段の出力と前記量子化後の信号とを位相２π
を法として加算する加算手段と、前記加算後の位相値を
順に内部のシフトレジスタでラッチし、当該シフトレジ
スタ内の全データのなかに２πをまたぐ位相値がある場
合には当該位相値を予め規定された特定の値に変換し、
２πをまたぐ位相値がない場合には変換処理を行わず、
この状態で位相値の平均演算を行うことにより、量子化
雑音を平滑化した位相値を出力する低域通過フィルタ手
段と、を備え、前記象限判定手段、前記回転射影手段、
前記積分手段、前記量子化手段、前記遅延手段および前
記加算手段で、デルタシグマ変調器を構成することを特
徴とする。
は、受信ベースバンド信号から受信信号の象限を判定す
る象限判定手段と、所定の規則に基づいて受信信号を回
転後、特定の直線に当該回転後の信号を射影する回転射
影手段（回転射影部４に相当）と、前記回転射影手段の
出力を積分する積分手段と、前記判定された受信信号の
象限に基づいて、前記積分結果の符号を判定して量子化
する量子化手段（１ビット量子化器５に相当）と、前記
量子化後の信号を所定の時間遅延し、当該遅延後の信号
を前記回転射影手段に対して出力する遅延手段と、前記
象限判定手段の出力と前記量子化後の信号とを位相２π
を法として加算する加算手段と、前記加算後の位相値を
順に内部のシフトレジスタでラッチし、当該シフトレジ
スタ内の全データのなかに２πをまたぐ位相値がある場
合には当該位相値を予め規定された特定の値に変換し、
２πをまたぐ位相値がない場合には変換処理を行わず、
この状態で位相値の平均演算を行うことにより、量子化
雑音を平滑化した位相値を出力する低域通過フィルタ手
段と、を備え、前記象限判定手段、前記回転射影手段、
前記積分手段、前記量子化手段、前記遅延手段および前
記加算手段で、デルタシグマ変調器を構成することを特
徴とする。
【００５４】つぎの発明にかかる位相検出回路にあって
は、複数段の積分器を備えたデルタシグマ変調器を備え
ることを特徴とする。
は、複数段の積分器を備えたデルタシグマ変調器を備え
ることを特徴とする。
【００５５】つぎの発明にかかる位相検出回路にあって
は、さらに、前記デルタシグマ変調器の前段に、所定の
第２の時間の間、前記受信ベースバンド信号を一定に保
持するためのサンプルホールド回路手段、を備えること
を特徴とする。
は、さらに、前記デルタシグマ変調器の前段に、所定の
第２の時間の間、前記受信ベースバンド信号を一定に保
持するためのサンプルホールド回路手段、を備えること
を特徴とする。
【００５６】つぎの発明にかかる受信機にあっては、受
信ベースバンド信号の位相を量子化する第１の量子化手
段と、前記受信ベースバンド信号を所定の規則に基づい
て線形変換し、当該線形変換後の信号を選択出力する変
換選択手段と、前記変換選択手段の出力を積分する積分
手段と、前記積分結果の符号を判定して量子化する第２
の量子化手段と、前記第２の量子化手段の出力を所定の
第１の時間遅延し、当該遅延後の信号を前記変換選択手
段に対して出力する遅延手段と、前記第１の量子化手段
の出力と前記第２の量子化手段の出力とを位相２πの量
子化値を法として加算する加算手段と、前記加算後の位
相値を順に内部のシフトレジスタでラッチし、当該シフ
トレジスタ内の全データのなかに位相２πの量子化値を
またぐ位相値がある場合には全データを所定の規則で変
換し、位相２πの量子化値をまたぐ位相値がない場合に
は変換処理を行わず、この状態で位相値の平均演算を行
うことにより、量子化雑音を平滑化した位相値を出力す
る低域通過フィルタ手段と、前記位相値に基づいて受信
データを復調する復調器（復調器３１２に相当）と、を
備え、前記第１の量子化手段、前記変換選択手段、前記
積分手段、前記第２の量子化手段、前記遅延手段および
前記加算手段で、デルタシグマ変調器を構成することを
特徴とする。
信ベースバンド信号の位相を量子化する第１の量子化手
段と、前記受信ベースバンド信号を所定の規則に基づい
て線形変換し、当該線形変換後の信号を選択出力する変
換選択手段と、前記変換選択手段の出力を積分する積分
手段と、前記積分結果の符号を判定して量子化する第２
の量子化手段と、前記第２の量子化手段の出力を所定の
第１の時間遅延し、当該遅延後の信号を前記変換選択手
段に対して出力する遅延手段と、前記第１の量子化手段
の出力と前記第２の量子化手段の出力とを位相２πの量
子化値を法として加算する加算手段と、前記加算後の位
相値を順に内部のシフトレジスタでラッチし、当該シフ
トレジスタ内の全データのなかに位相２πの量子化値を
またぐ位相値がある場合には全データを所定の規則で変
換し、位相２πの量子化値をまたぐ位相値がない場合に
は変換処理を行わず、この状態で位相値の平均演算を行
うことにより、量子化雑音を平滑化した位相値を出力す
る低域通過フィルタ手段と、前記位相値に基づいて受信
データを復調する復調器（復調器３１２に相当）と、を
備え、前記第１の量子化手段、前記変換選択手段、前記
積分手段、前記第２の量子化手段、前記遅延手段および
前記加算手段で、デルタシグマ変調器を構成することを
特徴とする。
【００５７】つぎの発明にかかる受信機にあっては、受
信ベースバンド信号の位相を量子化する第１の量子化手
段と、前記受信ベースバンド信号を所定の規則に基づい
て線形変換し、当該線形変換後の信号を選択出力する変
換選択手段と、前記変換選択手段の出力を積分する積分
手段と、前記第１の量子化手段の出力に基づいて、前記
積分結果の符号を判定して量子化する第２の量子化手段
と、前記第２の量子化手段の出力を所定の時間遅延し、
当該遅延後の信号を前記変換選択手段に対して出力する
遅延手段と、前記第１の量子化手段の出力と前記第２の
量子化手段とを位相２πの量子化値を法として加算する
加算手段と、前記加算後の位相値を順に内部のシフトレ
ジスタでラッチし、当該シフトレジスタ内の全データの
なかに位相２πの量子化値をまたぐ位相値がある場合に
は全データを所定の規則で変換し、位相２πの量子化値
をまたぐ位相値がない場合には変換処理を行わず、この
状態で位相値の平均演算を行うことにより、量子化雑音
を平滑化した位相値を出力する低域通過フィルタ手段
と、前記位相値に基づいて受信データを復調する復調器
と、を備え、前記第１の量子化手段、前記変換選択手
段、前記積分手段、前記第２の量子化手段、前記遅延手
段および前記加算手段で、デルタシグマ変調器を構成す
ることを特徴とする。
信ベースバンド信号の位相を量子化する第１の量子化手
段と、前記受信ベースバンド信号を所定の規則に基づい
て線形変換し、当該線形変換後の信号を選択出力する変
換選択手段と、前記変換選択手段の出力を積分する積分
手段と、前記第１の量子化手段の出力に基づいて、前記
積分結果の符号を判定して量子化する第２の量子化手段
と、前記第２の量子化手段の出力を所定の時間遅延し、
当該遅延後の信号を前記変換選択手段に対して出力する
遅延手段と、前記第１の量子化手段の出力と前記第２の
量子化手段とを位相２πの量子化値を法として加算する
加算手段と、前記加算後の位相値を順に内部のシフトレ
ジスタでラッチし、当該シフトレジスタ内の全データの
なかに位相２πの量子化値をまたぐ位相値がある場合に
は全データを所定の規則で変換し、位相２πの量子化値
をまたぐ位相値がない場合には変換処理を行わず、この
状態で位相値の平均演算を行うことにより、量子化雑音
を平滑化した位相値を出力する低域通過フィルタ手段
と、前記位相値に基づいて受信データを復調する復調器
と、を備え、前記第１の量子化手段、前記変換選択手
段、前記積分手段、前記第２の量子化手段、前記遅延手
段および前記加算手段で、デルタシグマ変調器を構成す
ることを特徴とする。
【００５８】つぎの発明にかかる受信機にあっては、前
記第１の量子化手段と前記変換選択手段の入力を差動と
することを特徴とする。
記第１の量子化手段と前記変換選択手段の入力を差動と
することを特徴とする。
【００５９】つぎの発明にかかる受信機にあっては、受
信ベースバンド信号の象限を判定する象限判定手段と、
所定の規則に基づいて受信信号を回転後、特定の直線に
当該回転後の信号を射影する回転射影手段と、前記回転
射影手段の出力を積分する積分手段と、前記積分結果の
符号を判定して量子化する量子化手段と、前記量子化後
の信号を所定の第１の時間遅延し、当該遅延後の信号を
前記回転射影手段に対して出力する遅延手段と、前記象
限判定手段の出力と前記量子化後の信号とを位相２πを
法として加算する加算手段と、前記加算後の位相値を順
に内部のシフトレジスタでラッチし、当該シフトレジス
タ内の全データのなかに２πをまたぐ位相値がある場合
には当該位相値を予め規定された特定の値に変換し、２
πをまたぐ位相値がない場合には変換処理を行わず、こ
の状態で位相値の平均演算を行うことにより、量子化雑
音を平滑化した位相値を出力する低域通過フィルタ手段
と、前記位相値に基づいて受信データを復調する復調器
と、を備え、前記象限判定手段、前記回転射影手段、前
記積分手段、前記量子化手段、前記遅延手段および前記
加算手段で、デルタシグマ変調器を構成することを特徴
とする。
信ベースバンド信号の象限を判定する象限判定手段と、
所定の規則に基づいて受信信号を回転後、特定の直線に
当該回転後の信号を射影する回転射影手段と、前記回転
射影手段の出力を積分する積分手段と、前記積分結果の
符号を判定して量子化する量子化手段と、前記量子化後
の信号を所定の第１の時間遅延し、当該遅延後の信号を
前記回転射影手段に対して出力する遅延手段と、前記象
限判定手段の出力と前記量子化後の信号とを位相２πを
法として加算する加算手段と、前記加算後の位相値を順
に内部のシフトレジスタでラッチし、当該シフトレジス
タ内の全データのなかに２πをまたぐ位相値がある場合
には当該位相値を予め規定された特定の値に変換し、２
πをまたぐ位相値がない場合には変換処理を行わず、こ
の状態で位相値の平均演算を行うことにより、量子化雑
音を平滑化した位相値を出力する低域通過フィルタ手段
と、前記位相値に基づいて受信データを復調する復調器
と、を備え、前記象限判定手段、前記回転射影手段、前
記積分手段、前記量子化手段、前記遅延手段および前記
加算手段で、デルタシグマ変調器を構成することを特徴
とする。
【００６０】つぎの発明にかかる受信機にあっては、受
信ベースバンド信号の象限を判定する象限判定手段と、
所定の規則に基づいて受信信号を回転後、特定の直線に
当該回転後の信号を射影する回転射影手段と、前記回転
射影手段の出力を積分する積分手段と、前記判定された
受信信号の象限に基づいて、前記積分結果の符号を判定
して量子化する量子化手段と、前記量子化後の信号を所
定の時間遅延し、当該遅延後の信号を前記回転射影手段
に対して出力する遅延手段と、前記象限判定手段の出力
と前記量子化後の信号とを位相２πを法として加算する
加算手段と、前記加算後の位相値を順に内部のシフトレ
ジスタでラッチし、当該シフトレジスタ内の全データの
なかに２πをまたぐ位相値がある場合には当該位相値を
予め規定された特定の値に変換し、２πをまたぐ位相値
がない場合には変換処理を行わず、この状態で位相値の
平均演算を行うことにより、量子化雑音を平滑化した位
相値を出力する低域通過フィルタ手段と、前記位相値に
基づいて受信データを復調する復調器と、を備え、前記
象限判定手段、前記回転射影手段、前記積分手段、前記
量子化手段、前記遅延手段および前記加算手段で、デル
タシグマ変調器を構成することを特徴とする。
信ベースバンド信号の象限を判定する象限判定手段と、
所定の規則に基づいて受信信号を回転後、特定の直線に
当該回転後の信号を射影する回転射影手段と、前記回転
射影手段の出力を積分する積分手段と、前記判定された
受信信号の象限に基づいて、前記積分結果の符号を判定
して量子化する量子化手段と、前記量子化後の信号を所
定の時間遅延し、当該遅延後の信号を前記回転射影手段
に対して出力する遅延手段と、前記象限判定手段の出力
と前記量子化後の信号とを位相２πを法として加算する
加算手段と、前記加算後の位相値を順に内部のシフトレ
ジスタでラッチし、当該シフトレジスタ内の全データの
なかに２πをまたぐ位相値がある場合には当該位相値を
予め規定された特定の値に変換し、２πをまたぐ位相値
がない場合には変換処理を行わず、この状態で位相値の
平均演算を行うことにより、量子化雑音を平滑化した位
相値を出力する低域通過フィルタ手段と、前記位相値に
基づいて受信データを復調する復調器と、を備え、前記
象限判定手段、前記回転射影手段、前記積分手段、前記
量子化手段、前記遅延手段および前記加算手段で、デル
タシグマ変調器を構成することを特徴とする。
【００６１】つぎの発明にかかる受信機にあっては、前
記象限判定手段と前記回転射影手段の入力を差動とする
ことを特徴とする。
記象限判定手段と前記回転射影手段の入力を差動とする
ことを特徴とする。
【００６２】つぎの発明にかかる受信機にあっては、Ｍ
次構成のデルタシグマ変調器を備えることを特徴とす
る。
次構成のデルタシグマ変調器を備えることを特徴とす
る。
【００６３】つぎの発明にかかる受信機において、前記
復調器は、発振器が生成するシンボルクロックのＬ倍の
クロックと前記位相値とを受け取り、当該位相値からシ
ンボルクロックの１／Ｌの分解能でデータ判定タイミン
グを探し、さらに、前記低域通過フィルタ手段を動作さ
せるための位相検出要求タイミングを生成するタイミン
グ再生手段（タイミング再生部１３に相当）と、前記位
相値および前記データ判定タイミングに基づいて受信デ
ータを判定するデータ判定手段（データ判定部１４に相
当）と、を備え、前記低域通過フィルタ手段は、位相検
出要求タイミングで動作することを特徴とする。
復調器は、発振器が生成するシンボルクロックのＬ倍の
クロックと前記位相値とを受け取り、当該位相値からシ
ンボルクロックの１／Ｌの分解能でデータ判定タイミン
グを探し、さらに、前記低域通過フィルタ手段を動作さ
せるための位相検出要求タイミングを生成するタイミン
グ再生手段（タイミング再生部１３に相当）と、前記位
相値および前記データ判定タイミングに基づいて受信デ
ータを判定するデータ判定手段（データ判定部１４に相
当）と、を備え、前記低域通過フィルタ手段は、位相検
出要求タイミングで動作することを特徴とする。
【００６４】つぎの発明にかかる受信機にあっては、さ
らに、前記デルタシグマ変調器の前段に、所定の第２の
時間の間、前記増幅後の受信ベースバンド信号を一定に
保持するためのサンプルホールド回路手段、を備えるこ
とを特徴とする。
らに、前記デルタシグマ変調器の前段に、所定の第２の
時間の間、前記増幅後の受信ベースバンド信号を一定に
保持するためのサンプルホールド回路手段、を備えるこ
とを特徴とする。
【００６５】
【発明の実施の形態】以下に、本発明にかかる位相検出
回路および受信機の実施の形態を図面に基づいて詳細に
説明する。なお、この実施の形態によりこの発明が限定
されるものではない。
回路および受信機の実施の形態を図面に基づいて詳細に
説明する。なお、この実施の形態によりこの発明が限定
されるものではない。
【００６６】実施の形態１．図１は、本発明にかかる位
相検出回路の実施の形態１の構成を示す図である。図１
において、１０１は象限判定部であり、１０２は回転射
影部であり、１０３は積分器であり、１０４は１ビット
量子化器であり、１０５は遅延器であり、１は加算器で
あり、２は低域通過フィルタである。なお、本実施の形
態においては、象限判定部１０１，回転射影部１０２，
積分器１０３，１ビット量子化器１０４，遅延器１０
５，加算器１で、デルタシグマ変調器を構成する。
相検出回路の実施の形態１の構成を示す図である。図１
において、１０１は象限判定部であり、１０２は回転射
影部であり、１０３は積分器であり、１０４は１ビット
量子化器であり、１０５は遅延器であり、１は加算器で
あり、２は低域通過フィルタである。なお、本実施の形
態においては、象限判定部１０１，回転射影部１０２，
積分器１０３，１ビット量子化器１０４，遅延器１０
５，加算器１で、デルタシグマ変調器を構成する。
【００６７】ここで、実施の形態１の位相検出回路の動
作について説明する。なお、従来と同一の符号を付した
各構成についてはそれぞれ同様に動作する。象限判定部
１０１では、受け取った同相成分，直交成分の受信ベー
スバンド信号の正負から、受信信号の象限を判定し、そ
の結果に応じた粗位相値を出力する。受信信号の象限が
第１，第２，第３，第４象限の場合は、それぞれ、０，
１，２，３を出力する。
作について説明する。なお、従来と同一の符号を付した
各構成についてはそれぞれ同様に動作する。象限判定部
１０１では、受け取った同相成分，直交成分の受信ベー
スバンド信号の正負から、受信信号の象限を判定し、そ
の結果に応じた粗位相値を出力する。受信信号の象限が
第１，第２，第３，第４象限の場合は、それぞれ、０，
１，２，３を出力する。
【００６８】回転射影部１０２では、遅延器１０５が出
力するデータに応じて、受信複素ベースバンド信号を＋
π／４または−π／４回転する。さらに、象限判定部１
０１が検出した象限を二等分する直線と原点で直交する
直線に、この回転した信号を射影した符号付きの値を出
力する。そして、回転射影部１０２の出力は、積分器１
０３で積分され、さらに、１ビット量子化器１０４で量
子化される。また、１ビット量子化器１０４では、たと
えば、積分器１０３の出力が正のときに１を、負のとき
に０を出力する。また、遅延器１０５では、１ビット量
子化器１０４の出力をデルタシグマ変調器の１基本クロ
ック（１サイクル）分だけ遅延して回転射影部１０２に
対して出力する。
力するデータに応じて、受信複素ベースバンド信号を＋
π／４または−π／４回転する。さらに、象限判定部１
０１が検出した象限を二等分する直線と原点で直交する
直線に、この回転した信号を射影した符号付きの値を出
力する。そして、回転射影部１０２の出力は、積分器１
０３で積分され、さらに、１ビット量子化器１０４で量
子化される。また、１ビット量子化器１０４では、たと
えば、積分器１０３の出力が正のときに１を、負のとき
に０を出力する。また、遅延器１０５では、１ビット量
子化器１０４の出力をデルタシグマ変調器の１基本クロ
ック（１サイクル）分だけ遅延して回転射影部１０２に
対して出力する。
【００６９】加算器１では、象限判定部１０１が出力す
る粗位相値と１ビット量子化器１０４の出力とを位相２
πの相当値を法として加算する。たとえば、上記のよう
に粗位相値が０，１，２，３で表され、１ビット量子化
器１０４の出力が０，１の場合、４を法として加算す
る。このような加算器は、３ビットの加算器の最上位ビ
ットを捨てることで容易に実現できる。
る粗位相値と１ビット量子化器１０４の出力とを位相２
πの相当値を法として加算する。たとえば、上記のよう
に粗位相値が０，１，２，３で表され、１ビット量子化
器１０４の出力が０，１の場合、４を法として加算す
る。このような加算器は、３ビットの加算器の最上位ビ
ットを捨てることで容易に実現できる。
【００７０】低域通過フィルタ２では、上記加算された
位相データに基づいて量子化雑音を平滑化する。図２
は、低域通過フィルタ２の構成を示す図である。図２に
おいて、２０１はシフトレジスタであり、２０２−１，
２０２−２，・・・，２０２−ｋは乗算器であり、２０６
は位相２πの相当値を法として加算する加算器であり、
２０４は比較判定部であり、２０５−１，２０５−２，
・・・，２０５−ｋはデータ変換部である。
位相データに基づいて量子化雑音を平滑化する。図２
は、低域通過フィルタ２の構成を示す図である。図２に
おいて、２０１はシフトレジスタであり、２０２−１，
２０２−２，・・・，２０２−ｋは乗算器であり、２０６
は位相２πの相当値を法として加算する加算器であり、
２０４は比較判定部であり、２０５−１，２０５−２，
・・・，２０５−ｋはデータ変換部である。
【００７１】低域通過フィルタ２では、加算器１から出
力される位相データが次々にシフトレジスタ２０１に入
力される。このとき、比較判定部２０４がレジスタの内
容に０と３が混在していると判定した場合、データ変換
部２０５−１〜２０５−ｋでは、レジスタの出力データ
を０→４、１→５、２→２、３→３と変換する。一方、
比較判定部２０４がレジスタの内容に０と３が混在して
いないと判定した場合、データ変換部２０５−１〜２０
５−ｋでは、レジスタの出力データを変換しないで出力
する。乗算器２０２−１〜２０２−ｋでは、各データ変
換部の出力と係数ｃi（ｉ＝１〜ｋ）とを乗算し、加算
器２０６では、位相２πを法としてすべての乗算結果を
加算する。位相２πを法とした加算は、通常の加算を行
った後、４を法とした剰余を出力する。
力される位相データが次々にシフトレジスタ２０１に入
力される。このとき、比較判定部２０４がレジスタの内
容に０と３が混在していると判定した場合、データ変換
部２０５−１〜２０５−ｋでは、レジスタの出力データ
を０→４、１→５、２→２、３→３と変換する。一方、
比較判定部２０４がレジスタの内容に０と３が混在して
いないと判定した場合、データ変換部２０５−１〜２０
５−ｋでは、レジスタの出力データを変換しないで出力
する。乗算器２０２−１〜２０２−ｋでは、各データ変
換部の出力と係数ｃi（ｉ＝１〜ｋ）とを乗算し、加算
器２０６では、位相２πを法としてすべての乗算結果を
加算する。位相２πを法とした加算は、通常の加算を行
った後、４を法とした剰余を出力する。
【００７２】このように、本実施の形態においては、加
算器１が位相２πを法とした加算を行い、また、低域通
過フィルタ２が、演算対象となるシフトレジスタ２０１
の出力に２πをまたぐ位相データが現れたとき、位相デ
ータの範囲を０〜２π（レジスタ出力では０〜３に相
当）からπ〜３π（データ変換部出力では２〜５に相
当）に変換して演算を行い、その後、位相データの範囲
を０〜２π（０〜３に相当）に戻す構成とした。これに
より、正しい平均演算結果が得られるため、正確な位相
検出を実現できる。
算器１が位相２πを法とした加算を行い、また、低域通
過フィルタ２が、演算対象となるシフトレジスタ２０１
の出力に２πをまたぐ位相データが現れたとき、位相デ
ータの範囲を０〜２π（レジスタ出力では０〜３に相
当）からπ〜３π（データ変換部出力では２〜５に相
当）に変換して演算を行い、その後、位相データの範囲
を０〜２π（０〜３に相当）に戻す構成とした。これに
より、正しい平均演算結果が得られるため、正確な位相
検出を実現できる。
【００７３】実施の形態２．前述の実施の形態１では、
象限判定部１０１が受信信号の位相を２ビットで量子化
する場合について説明したが、実施の形態２では、量子
化分解能がＮ（自然数）の場合について説明する。
象限判定部１０１が受信信号の位相を２ビットで量子化
する場合について説明したが、実施の形態２では、量子
化分解能がＮ（自然数）の場合について説明する。
【００７４】図３は、本発明にかかる位相検出回路の実
施の形態２の構成を示す図である。図３において、４０
１は位相量子化部であり、４０２は変換選択部である。
なお、前述の実施の形態１と同様の構成については、同
一の符号を付してその説明を省略する。また、本実施の
形態においては、位相量子化部４０１，変換選択部４０
２，積分器１０３，１ビット量子化器１０４，遅延器１
０５，加算器１で、デルタシグマ変調器を構成する。
施の形態２の構成を示す図である。図３において、４０
１は位相量子化部であり、４０２は変換選択部である。
なお、前述の実施の形態１と同様の構成については、同
一の符号を付してその説明を省略する。また、本実施の
形態においては、位相量子化部４０１，変換選択部４０
２，積分器１０３，１ビット量子化器１０４，遅延器１
０５，加算器１で、デルタシグマ変調器を構成する。
【００７５】ここで、実施の形態２の位相検出回路の動
作を説明する前に、量子化分解能がＮの場合における一
般的な位相検出回路の動作について説明する。図４は、
量子化分解能がＮの場合における一般的な位相検出回路
の構成を示す図である。
作を説明する前に、量子化分解能がＮの場合における一
般的な位相検出回路の動作について説明する。図４は、
量子化分解能がＮの場合における一般的な位相検出回路
の構成を示す図である。
【００７６】まず、信号平面を、原点を中心とする中心
角２π／Ｎの扇形の領域（Ｎ個）に分ける。第ｉ領域
（ｉは自然数）には、位相が２（ｉ−１）π／Ｎ以上か
つ２ｉπ／Ｎ未満の点が属する。位相量子化部４０１で
は、受信複素ベースバンド信号が属する領域を判定し、
その結果に応じた位相量子化値を出力する。受信信号が
第ｉ領域に属する場合は、ｉ−１を出力する。
角２π／Ｎの扇形の領域（Ｎ個）に分ける。第ｉ領域
（ｉは自然数）には、位相が２（ｉ−１）π／Ｎ以上か
つ２ｉπ／Ｎ未満の点が属する。位相量子化部４０１で
は、受信複素ベースバンド信号が属する領域を判定し、
その結果に応じた位相量子化値を出力する。受信信号が
第ｉ領域に属する場合は、ｉ−１を出力する。
【００７７】変換選択部４０２では、遅延器１０５が出
力するデータに応じて、受信複素ベースバンド信号を＋
π／Ｎまたは−π／Ｎ回転する。さらに、位相量子化部
４０１が検出した受信信号を含む領域を二等分する直線
と原点で直交する直線に、この回転した信号を射影した
符号付きの値を出力する。そして、変換選択部４０２の
出力は、積分器１０３で積分され、さらに、１ビット量
子化器１０４で量子化される。また、１ビット量子化器
１０４では、たとえば、積分器１０３の出力が正のとき
に１を、負のときに０を出力する。また、加算器１０６
では、この出力値と位相量子化部４０１が出力する位相
量子化値とを加算する。また、遅延器１０５では、１ビ
ット量子化器１０４の出力をデルタシグマ変調器の１基
本クロック分だけ遅延して変換選択部４０２に対して出
力する。
力するデータに応じて、受信複素ベースバンド信号を＋
π／Ｎまたは−π／Ｎ回転する。さらに、位相量子化部
４０１が検出した受信信号を含む領域を二等分する直線
と原点で直交する直線に、この回転した信号を射影した
符号付きの値を出力する。そして、変換選択部４０２の
出力は、積分器１０３で積分され、さらに、１ビット量
子化器１０４で量子化される。また、１ビット量子化器
１０４では、たとえば、積分器１０３の出力が正のとき
に１を、負のときに０を出力する。また、加算器１０６
では、この出力値と位相量子化部４０１が出力する位相
量子化値とを加算する。また、遅延器１０５では、１ビ
ット量子化器１０４の出力をデルタシグマ変調器の１基
本クロック分だけ遅延して変換選択部４０２に対して出
力する。
【００７８】つぎに、上記変換選択部４０２の動作を具
体的に説明する。なお、以降の説明では、受信複素ベー
スバンド信号Ａｅjθ（＝Ｉ＋ｊＱ）が第ｉ領域に属す
ものとする。また、図５に示すように、受信複素ベース
バンド信号の位相をθ＝２（ｉ−１）π／Ｎ＋φとす
る。ただし、φは０以上かつ２π／Ｎ未満の値である。
たとえば、遅延器１０５の出力が１の場合、受信信号は
−π／Ｎ回転され、式（１３）のように表すことができ
る。
体的に説明する。なお、以降の説明では、受信複素ベー
スバンド信号Ａｅjθ（＝Ｉ＋ｊＱ）が第ｉ領域に属す
ものとする。また、図５に示すように、受信複素ベース
バンド信号の位相をθ＝２（ｉ−１）π／Ｎ＋φとす
る。ただし、φは０以上かつ２π／Ｎ未満の値である。
たとえば、遅延器１０５の出力が１の場合、受信信号は
−π／Ｎ回転され、式（１３）のように表すことができ
る。
【００７９】
【数１２】
【００８０】一方、遅延器１０５の出力が０の場合に
は、受信信号は＋π／Ｎ回転され、式（１４）のように
表すことができる。
は、受信信号は＋π／Ｎ回転され、式（１４）のように
表すことができる。
【００８１】
【数１３】
【００８２】つぎに、変換選択部４０２では、位相量子
化部４０１が検出した領域を二等分する直線と原点で直
交する直線に、この信号を射影する。このとき、直交す
る直線の向きは、前記の位相量子化部４０１で検出した
領域において位相が増加する方向が直線の正の方向に一
致するように定める。これにより、第ｉ領域を二等分す
る直線と原点で直交する直線の単位方向ベクトルは、
（−ｓｉｎ（２ｉ−１）π／Ｎ，ｃｏｓ（２ｉ−１）π
／Ｎ）となる。回転した受信信号のこの直線への射影
は、直線の単位方向ベクトルとの内積で表されるので、
遅延器１０５の出力が１のときは式（１５）のように、
遅延器１０５の出力が０のときは式（１６）のように、
それぞれ表すことができる。
化部４０１が検出した領域を二等分する直線と原点で直
交する直線に、この信号を射影する。このとき、直交す
る直線の向きは、前記の位相量子化部４０１で検出した
領域において位相が増加する方向が直線の正の方向に一
致するように定める。これにより、第ｉ領域を二等分す
る直線と原点で直交する直線の単位方向ベクトルは、
（−ｓｉｎ（２ｉ−１）π／Ｎ，ｃｏｓ（２ｉ−１）π
／Ｎ）となる。回転した受信信号のこの直線への射影
は、直線の単位方向ベクトルとの内積で表されるので、
遅延器１０５の出力が１のときは式（１５）のように、
遅延器１０５の出力が０のときは式（１６）のように、
それぞれ表すことができる。
【００８３】
【数１４】
【００８４】
【数１５】
【００８５】すなわち、変換選択部４０２の出力は、式
（１７）または式（１８）のように表すことができ、い
ずれも受信複素ベースバンド信号の線形変換となってい
る。
（１７）または式（１８）のように表すことができ、い
ずれも受信複素ベースバンド信号の線形変換となってい
る。
【００８６】
【数１６】
【００８７】
【数１７】
【００８８】以上の結果、まず、変換選択部４０２で
は、遅延器１０５の出力に応じて−Ａｓｉｎ（２π／Ｎ
−φ）またはＡｓｉｎφを積分器１０３に対して出力す
る。これを積分した積分器１０３の出力は、変換選択部
４０２の出力の平均値を表している。そして、１ビット
量子化器１０４では、積分器１０３の出力の正負を判定
する。そして、この出力が正のときは１を出力するとと
もに遅延器１０５を経て変換選択部４０２から−Ａｓｉ
ｎ（２π／Ｎ−φ）を出力させ、負のときは０を出力す
るとともに遅延器１０５を経て変換選択部４０２からＡ
ｓｉｎφを出力させる。ここでは、帰還ループの働きに
より、積分器１０３の出力、すなわち、変換選択部４０
２の出力の平均値がゼロに近づくように制御される。
は、遅延器１０５の出力に応じて−Ａｓｉｎ（２π／Ｎ
−φ）またはＡｓｉｎφを積分器１０３に対して出力す
る。これを積分した積分器１０３の出力は、変換選択部
４０２の出力の平均値を表している。そして、１ビット
量子化器１０４では、積分器１０３の出力の正負を判定
する。そして、この出力が正のときは１を出力するとと
もに遅延器１０５を経て変換選択部４０２から−Ａｓｉ
ｎ（２π／Ｎ−φ）を出力させ、負のときは０を出力す
るとともに遅延器１０５を経て変換選択部４０２からＡ
ｓｉｎφを出力させる。ここでは、帰還ループの働きに
より、積分器１０３の出力、すなわち、変換選択部４０
２の出力の平均値がゼロに近づくように制御される。
【００８９】したがって、デルタシグマ変調器（位相量
子化部４０１，変換選択部４０２，積分器１０３，１ビ
ット量子化器１０４，遅延器１０５，加算器１０６に相
当）をＭサイクル（Ｍは自然数）動作させ、そのうち、
１ビット量子化器１０４出力の正の回数がｐ回、負の回
数がｑ回であった場合は、帰還制御の結果、Ｍが十分大
きければ、「−ｐｓｉｎ（２π／Ｎ−φ）＋ｑｓｉｎφ
≒０」かつ「ｐ＋ｑ＝Ｍ」が成り立つ。
子化部４０１，変換選択部４０２，積分器１０３，１ビ
ット量子化器１０４，遅延器１０５，加算器１０６に相
当）をＭサイクル（Ｍは自然数）動作させ、そのうち、
１ビット量子化器１０４出力の正の回数がｐ回、負の回
数がｑ回であった場合は、帰還制御の結果、Ｍが十分大
きければ、「−ｐｓｉｎ（２π／Ｎ−φ）＋ｑｓｉｎφ
≒０」かつ「ｐ＋ｑ＝Ｍ」が成り立つ。
【００９０】一方、受信信号は第ｉ領域に属するので、
位相量子化部４０１の出力はｉ−１であり、１ビット量
子化器１０４は１をｐ回、０をｑ回出力するので、加算
器１０６は、ｉをｐ回、ｉ−１をｑ回出力する。したが
って、低域通過フィルタ１０７がこれを単純に平均する
と、その出力は、式（１９）のようになる。
位相量子化部４０１の出力はｉ−１であり、１ビット量
子化器１０４は１をｐ回、０をｑ回出力するので、加算
器１０６は、ｉをｐ回、ｉ−１をｑ回出力する。したが
って、低域通過フィルタ１０７がこれを単純に平均する
と、その出力は、式（１９）のようになる。
【００９１】
【数１８】
【００９２】したがって、低域通過フィルタ１０７の出
力は、 φ＝０、すなわちθ＝２（ｉ−１）π／Ｎのとき： 式（１７）の右辺＝ｉ−１ φ＝π／Ｎ、すなわちθ＝（２ｉ−１）π／Ｎのと
き： 式（１７）の右辺＝ｉ−１／２ φ＝２π／Ｎ、すなわちθ＝２ｉπ／Ｎのとき： 式（１７）の右辺＝ｉ となり、低域通過フィルタ１０７の出力の２π／Ｎ倍
は、位相の近似値になる。
力は、 φ＝０、すなわちθ＝２（ｉ−１）π／Ｎのとき： 式（１７）の右辺＝ｉ−１ φ＝π／Ｎ、すなわちθ＝（２ｉ−１）π／Ｎのと
き： 式（１７）の右辺＝ｉ−１／２ φ＝２π／Ｎ、すなわちθ＝２ｉπ／Ｎのとき： 式（１７）の右辺＝ｉ となり、低域通過フィルタ１０７の出力の２π／Ｎ倍
は、位相の近似値になる。
【００９３】つぎに、本実施の形態の位相検出回路の動
作について説明する。ここでは、上記一般的な位相検出
回路と異なる動作についてのみ説明する。加算器１で
は、位相量子化部４０１が出力する位相量子化値と１ビ
ット量子化器１０４の出力とを位相２πの量子化値を法
として加算する。
作について説明する。ここでは、上記一般的な位相検出
回路と異なる動作についてのみ説明する。加算器１で
は、位相量子化部４０１が出力する位相量子化値と１ビ
ット量子化器１０４の出力とを位相２πの量子化値を法
として加算する。
【００９４】低域通過フィルタ２では、前述した実施の
形態１と同様の手順で、上記加算された位相データに基
づいて量子化雑音を平滑化する。
形態１と同様の手順で、上記加算された位相データに基
づいて量子化雑音を平滑化する。
【００９５】このように、本実施の形態においては、前
述した実施の形態１と同様の効果が得られるとともに、
さらに、量子化分解能がＮ（自然数）の場合についても
対応可能となる。
述した実施の形態１と同様の効果が得られるとともに、
さらに、量子化分解能がＮ（自然数）の場合についても
対応可能となる。
【００９６】実施の形態３．図６および図７は、本発明
にかかる位相検出回路の実施の形態３の構成を示す図で
ある。図６および図７において、３はサンプルホールド
回路である。なお、前述の実施の形態１または２と同様
の構成については、同一の符号を付してその説明を省略
する。また、図６の構成は、前述の実施の形態１の構成
（図１）にサンプルホールド回路３を適用しており、ま
た、図７の構成は、前述の実施の形態２の構成（図３）
にサンプルホールド回路３を適用しているが、これに限
らず、たとえば、図３０や図４の構成に対してサンプル
ホールド回路３を適用することとしてもよい。
にかかる位相検出回路の実施の形態３の構成を示す図で
ある。図６および図７において、３はサンプルホールド
回路である。なお、前述の実施の形態１または２と同様
の構成については、同一の符号を付してその説明を省略
する。また、図６の構成は、前述の実施の形態１の構成
（図１）にサンプルホールド回路３を適用しており、ま
た、図７の構成は、前述の実施の形態２の構成（図３）
にサンプルホールド回路３を適用しているが、これに限
らず、たとえば、図３０や図４の構成に対してサンプル
ホールド回路３を適用することとしてもよい。
【００９７】サンプルホールド回路３では、位相検出回
路内のデルタシグマ変調器（図６では象限判定部１０
１，回転射影部１０２，積分器１０３，１ビット量子化
器１０４，遅延器１０５，加算器１に相当、図７では位
相量子化部４０１，変換選択部４０２，積分器１０３，
１ビット量子化器１０４，遅延器１０５，加算器１に相
当）によるデルタシグマ変調によって、十分な精度の位
相の量子化値が求められるまでのＮサイクルの間、受信
ベースバンド信号を一定に保持する。
路内のデルタシグマ変調器（図６では象限判定部１０
１，回転射影部１０２，積分器１０３，１ビット量子化
器１０４，遅延器１０５，加算器１に相当、図７では位
相量子化部４０１，変換選択部４０２，積分器１０３，
１ビット量子化器１０４，遅延器１０５，加算器１に相
当）によるデルタシグマ変調によって、十分な精度の位
相の量子化値が求められるまでのＮサイクルの間、受信
ベースバンド信号を一定に保持する。
【００９８】このように、本実施の形態においては、デ
ルタシグマ変調器の動作中、回転射影部１０２および変
換選択部４０２の出力が一定になるため、さらに正確な
位相検出値を得ることができる。
ルタシグマ変調器の動作中、回転射影部１０２および変
換選択部４０２の出力が一定になるため、さらに正確な
位相検出値を得ることができる。
【００９９】実施の形態４．前述の実施の形態３では、
デルタシグマ変調によって十分な精度の位相の量子化値
が求められるまでのＮサイクルの間、受信ベースバンド
信号を一定に保持するため、次のような問題が残る。
デルタシグマ変調によって十分な精度の位相の量子化値
が求められるまでのＮサイクルの間、受信ベースバンド
信号を一定に保持するため、次のような問題が残る。
【０１００】たとえば、ディジタル変調方式のＦＳＫや
ＰＳＫでは、送信信号はシンボルクロックごとに一定の
周波数または位相が決まった値をとる。実際には、送信
信号のスペクトルの広がりを抑えるために帯域制限を行
うので、送信信号は、シンボルクロックごとの特定のタ
イミングで一定の周波数または位相をとり、その他の部
分では周波数や位相が滑らかに変化する。そのため、受
信機では、任意のタイミングで周波数や位相を判定する
ことはできず、送信信号が一定の周波数や位相の値をと
るタイミングを見つけ、それに同期してデータの判定を
行う必要がある。そこで、受信機では、通常、シンボル
クロックの１／８または１／１６の間隔で受信信号の周
波数や位相を検出し、その中から適切なデータ判定タイ
ミングを探している。
ＰＳＫでは、送信信号はシンボルクロックごとに一定の
周波数または位相が決まった値をとる。実際には、送信
信号のスペクトルの広がりを抑えるために帯域制限を行
うので、送信信号は、シンボルクロックごとの特定のタ
イミングで一定の周波数または位相をとり、その他の部
分では周波数や位相が滑らかに変化する。そのため、受
信機では、任意のタイミングで周波数や位相を判定する
ことはできず、送信信号が一定の周波数や位相の値をと
るタイミングを見つけ、それに同期してデータの判定を
行う必要がある。そこで、受信機では、通常、シンボル
クロックの１／８または１／１６の間隔で受信信号の周
波数や位相を検出し、その中から適切なデータ判定タイ
ミングを探している。
【０１０１】したがって、たとえば、シンボルクロック
の１／８の周期で位相を検出する場合、実施の形態３の
位相検出回路では、検出のたびに受信したベースバンド
信号をサンプルホールド回路３で保持し、デルタシグマ
変調器をＮサイクル動作させるので、シンボルクロック
の８Ｎ倍のクロックが必要になり、消費電力が大きくな
る。
の１／８の周期で位相を検出する場合、実施の形態３の
位相検出回路では、検出のたびに受信したベースバンド
信号をサンプルホールド回路３で保持し、デルタシグマ
変調器をＮサイクル動作させるので、シンボルクロック
の８Ｎ倍のクロックが必要になり、消費電力が大きくな
る。
【０１０２】実施の形態４においては、上記のような問
題を解消する。図８は、本発明にかかる位相検出回路の
実施の形態４の構成を示す図である。図８において、４
は前述の回転射影部１０２とは動作が異なる回転射影部
であり、５は前述の１ビット量子化器１０４とは動作が
異なる１ビット量子化器である。なお、先に説明した実
施の形態１〜３と同様の構成については、同一の符号を
付してその説明を省略する。また、本実施の形態におい
ては、象限判定部１０１，回転射影部４，積分器１０
３，１ビット量子化器５，遅延器１０５，加算器１で、
デルタシグマ変調器を構成する。また、図８の構成は、
説明の便宜上、前述の実施の形態１の構成(図１)の応用
例として記載しているが、これに限らず、たとえば、従
来の構成（図３０）の応用例として記載してもよい。
題を解消する。図８は、本発明にかかる位相検出回路の
実施の形態４の構成を示す図である。図８において、４
は前述の回転射影部１０２とは動作が異なる回転射影部
であり、５は前述の１ビット量子化器１０４とは動作が
異なる１ビット量子化器である。なお、先に説明した実
施の形態１〜３と同様の構成については、同一の符号を
付してその説明を省略する。また、本実施の形態におい
ては、象限判定部１０１，回転射影部４，積分器１０
３，１ビット量子化器５，遅延器１０５，加算器１で、
デルタシグマ変調器を構成する。また、図８の構成は、
説明の便宜上、前述の実施の形態１の構成(図１)の応用
例として記載しているが、これに限らず、たとえば、従
来の構成（図３０）の応用例として記載してもよい。
【０１０３】ここで、実施の形態３の位相検出回路の動
作について説明する。なお、先に説明した実施の形態１
と同一の符号を付した各構成についてはそれぞれ同様に
動作する。
作について説明する。なお、先に説明した実施の形態１
と同一の符号を付した各構成についてはそれぞれ同様に
動作する。
【０１０４】回転射影部４および１ビット量子化器５
は、象限判定部１０１の出力に応じて動作する。たとえ
ば、１ビット量子化器５では、象限判定部１０１の出力
に応じて積分器１０３の出力の符号を判定し、 受信信号が第１象限で積分器１０３の出力が正のとき１ 受信信号が第１象限で積分器１０３の出力が負のとき０ 受信信号が第２象限で積分器１０３の出力が正のとき０ 受信信号が第２象限で積分器１０３の出力が負のとき１ 受信信号が第３象限で積分器１０３の出力が正のとき１ 受信信号が第３象限で積分器１０３の出力が負のとき０ 受信信号が第４象限で積分器１０３の出力が正のとき０ 受信信号が第４象限で積分器１０３の出力が負のとき１ を出力する。
は、象限判定部１０１の出力に応じて動作する。たとえ
ば、１ビット量子化器５では、象限判定部１０１の出力
に応じて積分器１０３の出力の符号を判定し、 受信信号が第１象限で積分器１０３の出力が正のとき１ 受信信号が第１象限で積分器１０３の出力が負のとき０ 受信信号が第２象限で積分器１０３の出力が正のとき０ 受信信号が第２象限で積分器１０３の出力が負のとき１ 受信信号が第３象限で積分器１０３の出力が正のとき１ 受信信号が第３象限で積分器１０３の出力が負のとき０ 受信信号が第４象限で積分器１０３の出力が正のとき０ 受信信号が第４象限で積分器１０３の出力が負のとき１ を出力する。
【０１０５】そして、回転射影部４では、 受信信号が第１象限で遅延器１０５の出力が１のとき−Ｉ 受信信号が第１象限で遅延器１０５の出力が０のときＱ 受信信号が第２象限で遅延器１０５の出力が１のときＱ 受信信号が第２象限で遅延器１０５の出力が０のときＩ 受信信号が第３象限で遅延器１０５の出力が１のときＩ 受信信号が第３象限で遅延器１０５の出力が０のとき−Ｑ 受信信号が第４象限で遅延器１０５の出力が１のとき−Ｑ 受信信号が第４象限で遅延器１０５の出力が０のとき−Ｉ を選択出力する。
【０１０６】または、１ビット量子化器５では、象限判
定部１０１の出力に応じて積分器１０３の出力の符号を
判定し、 受信信号が第１象限で積分器１０３の出力が正のとき０ 受信信号が第１象限で積分器１０３の出力が負のとき１ 受信信号が第２象限で積分器１０３の出力が正のとき１ 受信信号が第２象限で積分器１０３の出力が負のとき０ 受信信号が第３象限で積分器１０３の出力が正のとき０ 受信信号が第３象限で積分器１０３の出力が負のとき１ 受信信号が第４象限で積分器１０３の出力が正のとき１ 受信信号が第４象限で積分器１０３の出力が負のとき０ を出力する。
定部１０１の出力に応じて積分器１０３の出力の符号を
判定し、 受信信号が第１象限で積分器１０３の出力が正のとき０ 受信信号が第１象限で積分器１０３の出力が負のとき１ 受信信号が第２象限で積分器１０３の出力が正のとき１ 受信信号が第２象限で積分器１０３の出力が負のとき０ 受信信号が第３象限で積分器１０３の出力が正のとき０ 受信信号が第３象限で積分器１０３の出力が負のとき１ 受信信号が第４象限で積分器１０３の出力が正のとき１ 受信信号が第４象限で積分器１０３の出力が負のとき０ を出力する。
【０１０７】そして、回転射影部４では、 受信信号が第１象限で遅延器１０５の出力が１のときＩ 受信信号が第１象限で遅延器１０５の出力が０のとき−Ｑ 受信信号が第２象限で遅延器１０５の出力が１のとき−Ｑ 受信信号が第２象限で遅延器１０５の出力が０のとき−Ｉ 受信信号が第３象限で遅延器１０５の出力が１のとき−Ｉ 受信信号が第３象限で遅延器１０５の出力が０のときＱ 受信信号が第４象限で遅延器１０５の出力が１のときＱ 受信信号が第４象限で遅延器１０５の出力が０のときＩ を選択出力する。
【０１０８】ここで、上記動作により位相が検出可能な
理由を以下に説明する。まず、先に説明した実施の形態
１の位相検出回路では、１ビット量子化器が、積分器１
０３の出力が正のとき１、負のとき０をそれぞれ出力
し、回転射影部１０２が、 受信信号が第１象限で遅延器１０５の出力が１のとき−Ｉ 受信信号が第１象限で遅延器１０５の出力が０のときＱ 受信信号が第２象限で遅延器１０５の出力が１のとき−Ｑ 受信信号が第２象限で遅延器１０５の出力が０のとき−Ｉ 受信信号が第３象限で遅延器１０５の出力が１のときＩ 受信信号が第３象限で遅延器１０５の出力が０のとき−Ｑ 受信信号が第４象限で遅延器１０５の出力が１のときＱ 受信信号が第４象限で遅延器１０５の出力が０のときＩ を選択出力していた。
理由を以下に説明する。まず、先に説明した実施の形態
１の位相検出回路では、１ビット量子化器が、積分器１
０３の出力が正のとき１、負のとき０をそれぞれ出力
し、回転射影部１０２が、 受信信号が第１象限で遅延器１０５の出力が１のとき−Ｉ 受信信号が第１象限で遅延器１０５の出力が０のときＱ 受信信号が第２象限で遅延器１０５の出力が１のとき−Ｑ 受信信号が第２象限で遅延器１０５の出力が０のとき−Ｉ 受信信号が第３象限で遅延器１０５の出力が１のときＩ 受信信号が第３象限で遅延器１０５の出力が０のとき−Ｑ 受信信号が第４象限で遅延器１０５の出力が１のときＱ 受信信号が第４象限で遅延器１０５の出力が０のときＩ を選択出力していた。
【０１０９】以上をまとめると、象限判定部１０１，回
転射影部４，１ビット量子化器５の出力は図３２のよう
に表すことができる。これを便宜上、出力パターンＡと
呼ぶことにする。
転射影部４，１ビット量子化器５の出力は図３２のよう
に表すことができる。これを便宜上、出力パターンＡと
呼ぶことにする。
【０１１０】一方、回転射影部４が、出力する信号の正
負の符号を逆にすると、積分器１０３の出力の符号も反
転する。そこで、出力信号の符号を反転すると同時に、
１ビット量子化器５の判定を逆にし、積分器１０３の出
力が正のとき０、負のとき１、をそれぞれ出力できるよ
うにする。このような符号反転を行っても、最終的に１
ビット量子化器５の出力にはかわりがない。
負の符号を逆にすると、積分器１０３の出力の符号も反
転する。そこで、出力信号の符号を反転すると同時に、
１ビット量子化器５の判定を逆にし、積分器１０３の出
力が正のとき０、負のとき１、をそれぞれ出力できるよ
うにする。このような符号反転を行っても、最終的に１
ビット量子化器５の出力にはかわりがない。
【０１１１】すなわち、１ビット量子化器５では、積分
器１０３の出力が正のとき０、負のとき１、をそれぞれ
出力し、回転射影部４では、 受信信号が第１象限で遅延器１０５の出力が１のときＩ 受信信号が第１象限で遅延器１０５の出力が０のとき−Ｑ 受信信号が第２象限で遅延器１０５の出力が１のときＱ 受信信号が第２象限で遅延器１０５の出力が０のときＩ 受信信号が第３象限で遅延器１０５の出力が１のとき−Ｉ 受信信号が第３象限で遅延器１０５の出力が０のときＱ 受信信号が第４象限で遅延器１０５の出力が１のとき−Ｑ 受信信号が第４象限で遅延器１０５の出力が０のとき−Ｉ を選択出力する。
器１０３の出力が正のとき０、負のとき１、をそれぞれ
出力し、回転射影部４では、 受信信号が第１象限で遅延器１０５の出力が１のときＩ 受信信号が第１象限で遅延器１０５の出力が０のとき−Ｑ 受信信号が第２象限で遅延器１０５の出力が１のときＱ 受信信号が第２象限で遅延器１０５の出力が０のときＩ 受信信号が第３象限で遅延器１０５の出力が１のとき−Ｉ 受信信号が第３象限で遅延器１０５の出力が０のときＱ 受信信号が第４象限で遅延器１０５の出力が１のとき−Ｑ 受信信号が第４象限で遅延器１０５の出力が０のとき−Ｉ を選択出力する。
【０１１２】以上をまとめると、象限判定部１０１，回
転射影部４，１ビット量子化器５の出力は図９のように
表すことができる。これを便宜上、出力パターンＢと呼
ぶことにする。
転射影部４，１ビット量子化器５の出力は図９のように
表すことができる。これを便宜上、出力パターンＢと呼
ぶことにする。
【０１１３】そして、本実施の形態の位相検出回路で
は、上記出力パターンＡとＢを象限ごとに組み合わせて
出力する。すなわち、受信信号が第１象限のとき出力パ
ターンＡ、受信信号が第２象限のとき出力パターンＢ、
受信信号が第３象限のとき出力パターンＡ、受信信号が
第４象限のとき出力パターンＢ、となるようにする（図
１０）か、または、受信信号が第１象限のとき出力パタ
ーンＢ、受信信号が第２象限のとき出力パターンＡ、受
信信号が第３象限のとき出力パターンＢ、受信信号が第
４象限のとき出力パターンＡ、となるようにする（図１
１）。
は、上記出力パターンＡとＢを象限ごとに組み合わせて
出力する。すなわち、受信信号が第１象限のとき出力パ
ターンＡ、受信信号が第２象限のとき出力パターンＢ、
受信信号が第３象限のとき出力パターンＡ、受信信号が
第４象限のとき出力パターンＢ、となるようにする（図
１０）か、または、受信信号が第１象限のとき出力パタ
ーンＢ、受信信号が第２象限のとき出力パターンＡ、受
信信号が第３象限のとき出力パターンＢ、受信信号が第
４象限のとき出力パターンＡ、となるようにする（図１
１）。
【０１１４】これにより、たとえば、図１０の場合に受
信ベースバンド信号Ｉ＋ｊＱが第１象限から第２象限に
移動したとき、回転射影部４では、受信信号が第１象限
で−Ｉ（負の値）またはＱ（正の値）を出力し、第２象
限に入るとＩ（負の値）またはＱ（正の値）を出力する
ことになる。このとき、第１象限と第２象限の境界付近
では、Ｉの絶対値がゼロに近いので、回転射影部４の出
力の変化が小さくなる。
信ベースバンド信号Ｉ＋ｊＱが第１象限から第２象限に
移動したとき、回転射影部４では、受信信号が第１象限
で−Ｉ（負の値）またはＱ（正の値）を出力し、第２象
限に入るとＩ（負の値）またはＱ（正の値）を出力する
ことになる。このとき、第１象限と第２象限の境界付近
では、Ｉの絶対値がゼロに近いので、回転射影部４の出
力の変化が小さくなる。
【０１１５】このように、本実施の形態では、受信信号
の象限が変化しても象限の境界付近ではＩの絶対値がゼ
ロに近いので、回転射影部４の出力の変化が小さく、デ
ルタシグマ変調器で得られる位相の検出値が正確にな
る。なお、本実施の形態においては、前述の実施の形態
３と同様に、サンプルホールド回路３を用いる構成とし
てもよい。
の象限が変化しても象限の境界付近ではＩの絶対値がゼ
ロに近いので、回転射影部４の出力の変化が小さく、デ
ルタシグマ変調器で得られる位相の検出値が正確にな
る。なお、本実施の形態においては、前述の実施の形態
３と同様に、サンプルホールド回路３を用いる構成とし
てもよい。
【０１１６】図１２は、計算機シミュレーションで求め
た実施の形態４の位相検出回路の各部の出力信号波形を
示す図である。図１２において、横軸は時間を表し、横
軸の数字の単位はサイクルである。また、（ａ）は受信
ベースバンド信号の位相であり、（ｂ）は受信ベースバ
ンド信号の同相成分と直交成分であり、（ｃ）は回転射
影部４の出力であり、（ｄ）は積分器１０３の出力であ
り、（ｅ）は１ビット量子化器５の出力であり、（ｆ）
は象限判定部１０１の出力であり、（ｇ）は加算器１の
出力であり、（ｈ）は低域通過フィルタ２の出力の波形
である。図１２からわかるように、本実施の形態におい
ては、受信信号の象限が変化した場合でも、従来と比較
して位相の検出値の誤差が少なくなっている。
た実施の形態４の位相検出回路の各部の出力信号波形を
示す図である。図１２において、横軸は時間を表し、横
軸の数字の単位はサイクルである。また、（ａ）は受信
ベースバンド信号の位相であり、（ｂ）は受信ベースバ
ンド信号の同相成分と直交成分であり、（ｃ）は回転射
影部４の出力であり、（ｄ）は積分器１０３の出力であ
り、（ｅ）は１ビット量子化器５の出力であり、（ｆ）
は象限判定部１０１の出力であり、（ｇ）は加算器１の
出力であり、（ｈ）は低域通過フィルタ２の出力の波形
である。図１２からわかるように、本実施の形態におい
ては、受信信号の象限が変化した場合でも、従来と比較
して位相の検出値の誤差が少なくなっている。
【０１１７】実施の形態５．前述の実施の形態４では、
象限判定部１０１が受信信号の位相を２ビットで量子化
する場合について説明したが、実施の形態５では、量子
化分解能がＮ（自然数）の場合の具体例として、たとえ
ば、受信信号の位相を３ビットで量子化する場合につい
て説明する。
象限判定部１０１が受信信号の位相を２ビットで量子化
する場合について説明したが、実施の形態５では、量子
化分解能がＮ（自然数）の場合の具体例として、たとえ
ば、受信信号の位相を３ビットで量子化する場合につい
て説明する。
【０１１８】図１３は、本発明にかかる位相検出回路の
実施の形態５の構成を示す図である。図１３において、
４０３は変換選択部である。なお、先に説明した実施の
形態４と同様の構成については、同一の符号を付してそ
の説明を省略する。また、図１４は、実施の形態５の動
作を説明するための具体例を示す図である。
実施の形態５の構成を示す図である。図１３において、
４０３は変換選択部である。なお、先に説明した実施の
形態４と同様の構成については、同一の符号を付してそ
の説明を省略する。また、図１４は、実施の形態５の動
作を説明するための具体例を示す図である。
【０１１９】まず、信号平面を、図１４のように、原点
を中心とする中心角π／４の扇形の領域８個に分ける。
第ｉ領域（ｉは自然数）には位相が（ｉ−１）π／４以
上かつｉπ／４未満の点が属する。位相量子化部４０１
では、受信複素ベースバンド信号が属する領域を判定
し、その結果に応じた位相量子化値を出力する。たとえ
ば、受信信号が第ｉ領域に属する場合はｉ−１を出力す
る。位相量子化部４０１では、受け取った同相成分およ
び直交成分の受信ベースバンド信号の正負と絶対値の大
小から、図１５に示すように、受信信号が属する領域を
判定し、その結果に応じた位相量子化値を出力する。
を中心とする中心角π／４の扇形の領域８個に分ける。
第ｉ領域（ｉは自然数）には位相が（ｉ−１）π／４以
上かつｉπ／４未満の点が属する。位相量子化部４０１
では、受信複素ベースバンド信号が属する領域を判定
し、その結果に応じた位相量子化値を出力する。たとえ
ば、受信信号が第ｉ領域に属する場合はｉ−１を出力す
る。位相量子化部４０１では、受け取った同相成分およ
び直交成分の受信ベースバンド信号の正負と絶対値の大
小から、図１５に示すように、受信信号が属する領域を
判定し、その結果に応じた位相量子化値を出力する。
【０１２０】変換選択部４０３および１ビット量子化器
５では、位相量子化部４０１の出力に応じて動作する。
１ビット量子化器５では、位相量子化部４０１の出力に
応じて積分器１０３の出力の符号を判定する。図１６お
よび図１７は、位相量子化部４０１と１ビット量子化器
５と変換選択部４０３の出力を示す図である。
５では、位相量子化部４０１の出力に応じて動作する。
１ビット量子化器５では、位相量子化部４０１の出力に
応じて積分器１０３の出力の符号を判定する。図１６お
よび図１７は、位相量子化部４０１と１ビット量子化器
５と変換選択部４０３の出力を示す図である。
【０１２１】ここで、上記動作により位相が検出可能な
理由を以下に説明する。まず、先に説明した実施の形態
２の位相検出回路に従えば、１ビット量子化器５と変換
選択部４０３の出力は図１８のように表すことができ
る。これを、便宜上、出力パターンＡと呼ぶことにす
る。
理由を以下に説明する。まず、先に説明した実施の形態
２の位相検出回路に従えば、１ビット量子化器５と変換
選択部４０３の出力は図１８のように表すことができ
る。これを、便宜上、出力パターンＡと呼ぶことにす
る。
【０１２２】一方、変換選択部４０３が、出力する信号
の正負の符号を逆にすると、積分器１０３の出力の符号
も反転する。そこで、出力信号の符号を反転すると同時
に、１ビット量子化器５の判定を逆にし、積分器１０３
の出力が正のとき０、負のとき１、をそれぞれ出力する
ようにする。このような符号反転を行っても、最終的に
１ビット量子化器５の出力には変わりがない。すなわ
ち、１ビット量子化器と変換選択部４０３の出力は図１
９のように表すことができる。これを、出力パターンＢ
と呼ぶことにする。
の正負の符号を逆にすると、積分器１０３の出力の符号
も反転する。そこで、出力信号の符号を反転すると同時
に、１ビット量子化器５の判定を逆にし、積分器１０３
の出力が正のとき０、負のとき１、をそれぞれ出力する
ようにする。このような符号反転を行っても、最終的に
１ビット量子化器５の出力には変わりがない。すなわ
ち、１ビット量子化器と変換選択部４０３の出力は図１
９のように表すことができる。これを、出力パターンＢ
と呼ぶことにする。
【０１２３】そして、本実施の形態の位相検出回路で
は、上記出力パターンＡとＢを領域ごとに組み合わせて
出力する。すなわち、受信信号が奇数番目の領域のとき
出力パターンＡ、受信信号が偶数番目の領域のとき出力
パターンＢ、となるようにする（図１６）か、または、
受信信号が奇数番目の領域のとき出力パターンＢ、受信
信号が偶数番目の領域のとき出力パターンＡ、となるよ
うにする（図１７）。
は、上記出力パターンＡとＢを領域ごとに組み合わせて
出力する。すなわち、受信信号が奇数番目の領域のとき
出力パターンＡ、受信信号が偶数番目の領域のとき出力
パターンＢ、となるようにする（図１６）か、または、
受信信号が奇数番目の領域のとき出力パターンＢ、受信
信号が偶数番目の領域のとき出力パターンＡ、となるよ
うにする（図１７）。
【０１２４】これにより、たとえば、図１６の場合に受
信ベースバンド信号Ｉ＋ｊＱが第１領域から第２領域に
移動したとき、変換選択部４０３では、受信信号が第１
領域でＱ（正の値）または−（Ｉ−Ｑ）／２0.5（負の
値）を出力し、第２領域に入るとＩ（正の値）または
（Ｉ−Ｑ）／２0.5（負の値）を出力することになる。
このとき、第１領域と第２領域の境界付近では、（Ｉ−
Ｑ）／２0.5の絶対値がゼロに近く、ＩとＱの値はほぼ
等しいので、変換選択部４０３の出力の変化が小さくな
る。
信ベースバンド信号Ｉ＋ｊＱが第１領域から第２領域に
移動したとき、変換選択部４０３では、受信信号が第１
領域でＱ（正の値）または−（Ｉ−Ｑ）／２0.5（負の
値）を出力し、第２領域に入るとＩ（正の値）または
（Ｉ−Ｑ）／２0.5（負の値）を出力することになる。
このとき、第１領域と第２領域の境界付近では、（Ｉ−
Ｑ）／２0.5の絶対値がゼロに近く、ＩとＱの値はほぼ
等しいので、変換選択部４０３の出力の変化が小さくな
る。
【０１２５】このように、本実施の形態では、受信信号
の象限が変化しても象限の境界付近では（Ｉ−Ｑ）／２
0.5の絶対値がゼロに近く、ＩとＱの値はほぼ等しいの
で、変換選択部４０３の出力の変化が小さく、デルタシ
グマ変調器で得られる位相の検出値が正確になる。な
お、本実施の形態においては、前述の実施の形態３と同
様に、サンプルホールド回路３を用いる構成としてもよ
い。
の象限が変化しても象限の境界付近では（Ｉ−Ｑ）／２
0.5の絶対値がゼロに近く、ＩとＱの値はほぼ等しいの
で、変換選択部４０３の出力の変化が小さく、デルタシ
グマ変調器で得られる位相の検出値が正確になる。な
お、本実施の形態においては、前述の実施の形態３と同
様に、サンプルホールド回路３を用いる構成としてもよ
い。
【０１２６】実施の形態６．先に説明した実施の形態１
〜５では、位相検出回路を１次のデルタシグマ変調器で
構成していたが、実施の形態６では、位相検出回路を２
次以上のデルタシグマ変調器で構成する。
〜５では、位相検出回路を１次のデルタシグマ変調器で
構成していたが、実施の形態６では、位相検出回路を２
次以上のデルタシグマ変調器で構成する。
【０１２７】図２０は、本発明にかかる位相検出回路の
実施の形態６の構成を示す図である。図２０において、
６は加算器であり、７は積分器である。なお、前述の実
施の形態１〜３と同様の構成については、同一の符号を
付してその説明を省略する。また、本実施の形態におい
ては、象限判定部１０１，回転射影部４，積分器１０
３，加算器６，積分器７，１ビット量子化器５，遅延器
１０５，加算器１で、２次のデルタシグマ変調器を構成
する。また、図２０の構成は、説明の便宜上、前述の実
施の形態４の構成（図８）に加算器６および積分器７を
適用しているが、これに限らず、たとえば、実施の形態
１の構成（図１）や従来の構成（図３０）に対して加算
器６および積分器７を適用することとしてもよい。
実施の形態６の構成を示す図である。図２０において、
６は加算器であり、７は積分器である。なお、前述の実
施の形態１〜３と同様の構成については、同一の符号を
付してその説明を省略する。また、本実施の形態におい
ては、象限判定部１０１，回転射影部４，積分器１０
３，加算器６，積分器７，１ビット量子化器５，遅延器
１０５，加算器１で、２次のデルタシグマ変調器を構成
する。また、図２０の構成は、説明の便宜上、前述の実
施の形態４の構成（図８）に加算器６および積分器７を
適用しているが、これに限らず、たとえば、実施の形態
１の構成（図１）や従来の構成（図３０）に対して加算
器６および積分器７を適用することとしてもよい。
【０１２８】ここで、実施の形態６の位相検出回路の動
作について説明する。なお、先に説明した実施の形態１
〜５と同一の符号を付した各構成についてはそれぞれ同
様に動作する。
作について説明する。なお、先に説明した実施の形態１
〜５と同一の符号を付した各構成についてはそれぞれ同
様に動作する。
【０１２９】加算器６では、回転射影部４の出力と積分
器１０３の出力とを加算し、その加算結果を積分器７に
対して出力する。そして、１ビット量子化器５では、積
分器７の出力（積分結果）を量子化し、０または１を出
力する。
器１０３の出力とを加算し、その加算結果を積分器７に
対して出力する。そして、１ビット量子化器５では、積
分器７の出力（積分結果）を量子化し、０または１を出
力する。
【０１３０】このように、本実施の形態においては、位
相検出回路を２次以上のデルタシグマ変調器で構成して
いる。これにより、実施の形態１〜５のように、位相検
出回路を１次のデルタシグマ変調器で構成した場合に比
べて、量子化雑音の電力スペクトルが低周波側で小さ
く、高周波側で大きくなるため、低域通過フィルタ２に
よって高周波の雑音を除去することで、ＳＮ比を大幅に
改善できる。
相検出回路を２次以上のデルタシグマ変調器で構成して
いる。これにより、実施の形態１〜５のように、位相検
出回路を１次のデルタシグマ変調器で構成した場合に比
べて、量子化雑音の電力スペクトルが低周波側で小さ
く、高周波側で大きくなるため、低域通過フィルタ２に
よって高周波の雑音を除去することで、ＳＮ比を大幅に
改善できる。
【０１３１】なお、本実施の形態では、説明の便宜上、
位相検出器を２次のデルタシグマ変調器で構成した場合
について説明したが、これに限らず、位相検出器を３次
以上のデルタシグマ変調器で構成することとしてもよ
い。また、本実施の形態においては、前述の実施の形態
３と同様に、サンプルホールド回路３を用いる構成とし
てもよい。
位相検出器を２次のデルタシグマ変調器で構成した場合
について説明したが、これに限らず、位相検出器を３次
以上のデルタシグマ変調器で構成することとしてもよ
い。また、本実施の形態においては、前述の実施の形態
３と同様に、サンプルホールド回路３を用いる構成とし
てもよい。
【０１３２】実施の形態７．前述の実施の形態６では、
象限判定部１０１が受信信号の位相を２ビットで量子化
する場合について説明したが、実施の形態７では、量子
化分解能がＮ（自然数）の場合について説明する。本実
施の形態においても、位相検出回路を２次以上のデルタ
シグマ変調器で構成する。
象限判定部１０１が受信信号の位相を２ビットで量子化
する場合について説明したが、実施の形態７では、量子
化分解能がＮ（自然数）の場合について説明する。本実
施の形態においても、位相検出回路を２次以上のデルタ
シグマ変調器で構成する。
【０１３３】図２１は、本発明にかかる位相検出回路の
実施の形態７の構成を示す図である。本実施の形態に示
す２次デルタシグマ変調器は、たとえば、湯川彰「オー
バサンプリングＡ−Ｄ変換技術」（日経ＢＰ社）の３７
頁に示された２次デルタシグマ変調器の構成例に基づい
ている。なお、前述の実施の形態１〜６と同様の構成に
ついては、同一の符号を付してその説明を省略する。ま
た、本実施の形態においては、位相量子化部４０１，変
換選択部４０３，積分器１０３，加算器６，積分器７，
１ビット量子化器５，遅延器１０５，加算器１で、２次
のデルタシグマ変調器を構成する。また、図２１の構成
は、説明の便宜上、前述の実施の形態５の構成（図１
３）に加算器６および積分器７を適用しているが、これ
に限らず、たとえば、実施の形態２の構成（図３）や従
来の構成（図４）に対して加算器６および積分器７を適
用することとしてもよい。
実施の形態７の構成を示す図である。本実施の形態に示
す２次デルタシグマ変調器は、たとえば、湯川彰「オー
バサンプリングＡ−Ｄ変換技術」（日経ＢＰ社）の３７
頁に示された２次デルタシグマ変調器の構成例に基づい
ている。なお、前述の実施の形態１〜６と同様の構成に
ついては、同一の符号を付してその説明を省略する。ま
た、本実施の形態においては、位相量子化部４０１，変
換選択部４０３，積分器１０３，加算器６，積分器７，
１ビット量子化器５，遅延器１０５，加算器１で、２次
のデルタシグマ変調器を構成する。また、図２１の構成
は、説明の便宜上、前述の実施の形態５の構成（図１
３）に加算器６および積分器７を適用しているが、これ
に限らず、たとえば、実施の形態２の構成（図３）や従
来の構成（図４）に対して加算器６および積分器７を適
用することとしてもよい。
【０１３４】ここで、実施の形態７の位相検出回路の動
作について説明する。なお、先に説明した実施の形態１
〜６と同一の符号を付した各構成についてはそれぞれ同
様に動作する。
作について説明する。なお、先に説明した実施の形態１
〜６と同一の符号を付した各構成についてはそれぞれ同
様に動作する。
【０１３５】加算器６では、積分器１０３の出力から変
換選択部４０３の出力を減算し、その減算結果を積分器
７に対して出力する。そして、１ビット量子化器５で
は、積分器７の出力（積分結果）を量子化し、０または
１を出力する。
換選択部４０３の出力を減算し、その減算結果を積分器
７に対して出力する。そして、１ビット量子化器５で
は、積分器７の出力（積分結果）を量子化し、０または
１を出力する。
【０１３６】また、図２２は、上記図２１とは異なる位
相検出回路の構成を示す図である。この例に示した２次
デルタシグマ変調器は、上記湯川彰「オーバサンプリン
グＡ−Ｄ変換技術」（日経ＢＰ社）の４３頁に示された
２次デルタシグマ変調器の構成例に基づいている。図２
２において、８は遅延器であり、９は増幅器である。な
お、上記図２１と同様の構成については、同一の符号を
付してその説明を省略する。また、図２２においては、
位相量子化部４０１，変換選択部４０３，積分器１０
３，遅延器８，増幅器９，加算器６，積分器７，１ビッ
ト量子化器５，遅延器１０５，加算器１で、２次のデル
タシグマ変調器を構成する。また、図２２の構成は、説
明の便宜上、前述の実施の形態５の構成（図１３）に加
算器６，積分器７，遅延器８および増幅器９を適用して
いるが、これに限らず、たとえば、実施の形態２の構成
（図３）や従来の構成（図４）に対して加算器６，積分
器７，遅延器８および乗算器９を適用することとしても
よい。
相検出回路の構成を示す図である。この例に示した２次
デルタシグマ変調器は、上記湯川彰「オーバサンプリン
グＡ−Ｄ変換技術」（日経ＢＰ社）の４３頁に示された
２次デルタシグマ変調器の構成例に基づいている。図２
２において、８は遅延器であり、９は増幅器である。な
お、上記図２１と同様の構成については、同一の符号を
付してその説明を省略する。また、図２２においては、
位相量子化部４０１，変換選択部４０３，積分器１０
３，遅延器８，増幅器９，加算器６，積分器７，１ビッ
ト量子化器５，遅延器１０５，加算器１で、２次のデル
タシグマ変調器を構成する。また、図２２の構成は、説
明の便宜上、前述の実施の形態５の構成（図１３）に加
算器６，積分器７，遅延器８および増幅器９を適用して
いるが、これに限らず、たとえば、実施の形態２の構成
（図３）や従来の構成（図４）に対して加算器６，積分
器７，遅延器８および乗算器９を適用することとしても
よい。
【０１３７】ここで、図２２の位相検出回路の動作につ
いて説明する。なお、先に説明した実施の形態１〜６と
同一の符号を付した各構成についてはそれぞれ同様に動
作する。
いて説明する。なお、先に説明した実施の形態１〜６と
同一の符号を付した各構成についてはそれぞれ同様に動
作する。
【０１３８】遅延器８では、積分器１０３の出力を１サ
イクル分だけ遅延し、加算器６に対して出力する。ま
た、増幅器９では、変換選択部４０３の出力を２倍し、
加算器６に対して出力する。加算器６では、遅延器８の
出力から増幅器９の出力を減算し、その減算結果を積分
器７に対して出力する。そして、１ビット量子化器５で
は、積分器７の出力（積分結果）を量子化し、０または
１を出力する。
イクル分だけ遅延し、加算器６に対して出力する。ま
た、増幅器９では、変換選択部４０３の出力を２倍し、
加算器６に対して出力する。加算器６では、遅延器８の
出力から増幅器９の出力を減算し、その減算結果を積分
器７に対して出力する。そして、１ビット量子化器５で
は、積分器７の出力（積分結果）を量子化し、０または
１を出力する。
【０１３９】このように、デルタシグマ変調器を２次の
構成にすると、量子化雑音の電力スペクトル密度が信号
帯域の低周波域で小さく、信号帯域外の高周波域で大き
くなるように雑音を整形できる。そのため、後続の低域
通過フィルタ２で高周波域を抑圧すると、結果的に総合
の雑音電力が小さくなり、ＳＮ比が向上する。
構成にすると、量子化雑音の電力スペクトル密度が信号
帯域の低周波域で小さく、信号帯域外の高周波域で大き
くなるように雑音を整形できる。そのため、後続の低域
通過フィルタ２で高周波域を抑圧すると、結果的に総合
の雑音電力が小さくなり、ＳＮ比が向上する。
【０１４０】以上、本実施の形態においては、図２１お
よび図２２に示すように、位相検出回路を２次以上のデ
ルタシグマ変調器で構成している。これにより、実施の
形態１〜５のように、位相検出回路を１次のデルタシグ
マ変調器で構成した場合に比べて、量子化雑音の電力ス
ペクトル密度が低周波側で小さく、高周波側で大きくな
るため、低域通過フィルタ２によって高周波の雑音を除
去することで、ＳＮ比を大幅に改善できる。
よび図２２に示すように、位相検出回路を２次以上のデ
ルタシグマ変調器で構成している。これにより、実施の
形態１〜５のように、位相検出回路を１次のデルタシグ
マ変調器で構成した場合に比べて、量子化雑音の電力ス
ペクトル密度が低周波側で小さく、高周波側で大きくな
るため、低域通過フィルタ２によって高周波の雑音を除
去することで、ＳＮ比を大幅に改善できる。
【０１４１】なお、本実施の形態では、説明の便宜上、
位相検出器を２次のデルタシグマ変調器で構成した場合
について説明したが、これに限らず、位相検出器を３次
以上のデルタシグマ変調器で構成することとしてもよ
い。また、本実施の形態においては、前述の実施の形態
３と同様に、サンプルホールド回路３を用いる構成とし
てもよい。
位相検出器を２次のデルタシグマ変調器で構成した場合
について説明したが、これに限らず、位相検出器を３次
以上のデルタシグマ変調器で構成することとしてもよ
い。また、本実施の形態においては、前述の実施の形態
３と同様に、サンプルホールド回路３を用いる構成とし
てもよい。
【０１４２】実施の形態８．図２３は、本発明にかかる
位相検出回路（実施の形態１〜７）を備えた受信機の構
成を示す図である。図２３において、３０１，３０２は
ミキサであり、３０３は局部発振器であり、３０４は直
交分波器であり、３０５，３０６は低域通過フィルタで
あり、３０７，３０８は増幅器であり、１１は実施の形
態１〜７の位相検出回路であり、３１２は復調器であ
る。位相検出回路１１では、受信ベースバンド信号の同
相成分Ｉと直交成分Ｑから位相を検出する。なお、位相
検出回路１１は、実施の形態１〜７のいずれの構成を用
いてもよい。また、従来と同一の符号を付した各構成に
ついてはそれぞれ同様に動作する。
位相検出回路（実施の形態１〜７）を備えた受信機の構
成を示す図である。図２３において、３０１，３０２は
ミキサであり、３０３は局部発振器であり、３０４は直
交分波器であり、３０５，３０６は低域通過フィルタで
あり、３０７，３０８は増幅器であり、１１は実施の形
態１〜７の位相検出回路であり、３１２は復調器であ
る。位相検出回路１１では、受信ベースバンド信号の同
相成分Ｉと直交成分Ｑから位相を検出する。なお、位相
検出回路１１は、実施の形態１〜７のいずれの構成を用
いてもよい。また、従来と同一の符号を付した各構成に
ついてはそれぞれ同様に動作する。
【０１４３】このように、本実施の形態の受信機におい
ては、式（１１）で説明したように、受信ベースバンド
信号の同相成分Ｉと直交成分Ｑの比ｔａｎθから位相の
量子化値を導出する位相検出回路を用いる構成としたた
め、受信信号の包絡線振幅に関係なく位相を検出でき、
従来必要としていた高分解能のＡ／Ｄ変換器やＡＧＣが
不要になる。
ては、式（１１）で説明したように、受信ベースバンド
信号の同相成分Ｉと直交成分Ｑの比ｔａｎθから位相の
量子化値を導出する位相検出回路を用いる構成としたた
め、受信信号の包絡線振幅に関係なく位相を検出でき、
従来必要としていた高分解能のＡ／Ｄ変換器やＡＧＣが
不要になる。
【０１４４】実施の形態９．先に説明した実施の形態１
〜４の説明では、同相成分と直交成分の受信ベースバン
ド信号が、シングルエンドの信号として位相検出回路に
入力されていた。このような例は、図２３のような構成
の受信機で見られる。シングルエンド入力の位相検出回
路１１では、シングルエンドの受信ベースバンド信号の
同相成分Ｉと直交成分Ｑから位相を検出するため、たと
えば、位相量子化部４０１と変換選択部４０２は、次の
ように構成される。
〜４の説明では、同相成分と直交成分の受信ベースバン
ド信号が、シングルエンドの信号として位相検出回路に
入力されていた。このような例は、図２３のような構成
の受信機で見られる。シングルエンド入力の位相検出回
路１１では、シングルエンドの受信ベースバンド信号の
同相成分Ｉと直交成分Ｑから位相を検出するため、たと
えば、位相量子化部４０１と変換選択部４０２は、次の
ように構成される。
【０１４５】図２４は、図２３の受信機における位相量
子化部（象限判定部）の構成を示す図である。たとえ
ば、位相量子化部４０１の量子化分解能が４（２ビッ
ト）の場合、位相量子化部４０１は、図２４に示すよう
に、比較器２１０，２１１で構成される。また、図２５
は、図２３の受信機における変換選択部（回転射影部）
の構成を示す図である。変換選択部４０２は、図２５に
示すように、反転増幅器２１２，２１３，セレクタ２１
４で構成される。
子化部（象限判定部）の構成を示す図である。たとえ
ば、位相量子化部４０１の量子化分解能が４（２ビッ
ト）の場合、位相量子化部４０１は、図２４に示すよう
に、比較器２１０，２１１で構成される。また、図２５
は、図２３の受信機における変換選択部（回転射影部）
の構成を示す図である。変換選択部４０２は、図２５に
示すように、反転増幅器２１２，２１３，セレクタ２１
４で構成される。
【０１４６】比較器２１０および２１１では、それぞれ
受信ベースバンド信号の同相成分Ｉと直交成分Ｑを０と
比較して符号を判定し、１ビットのデータを出力する。
また、反転増幅器２１２および２１３では、それぞれ受
信ベースバンド信号の同相成分Ｉと直交成分Ｑの符号を
反転し、−Ｉ，−Ｑとする。そして、各信号Ｉ，Ｑ，−
Ｉ，−Ｑはセレクタ２１４に入力され、セレクタ２１４
では、位相量子化部４０１と１ビット量子化器５の出力
符号に基づいて、いずれか１つの信号を選択する。
受信ベースバンド信号の同相成分Ｉと直交成分Ｑを０と
比較して符号を判定し、１ビットのデータを出力する。
また、反転増幅器２１２および２１３では、それぞれ受
信ベースバンド信号の同相成分Ｉと直交成分Ｑの符号を
反転し、−Ｉ，−Ｑとする。そして、各信号Ｉ，Ｑ，−
Ｉ，−Ｑはセレクタ２１４に入力され、セレクタ２１４
では、位相量子化部４０１と１ビット量子化器５の出力
符号に基づいて、いずれか１つの信号を選択する。
【０１４７】しかしながら、上記図２３に示す受信機に
おいては、受信ベースバンド信号がシングルエンド信号
の場合、次のような問題があった。たとえば、ミキサ３
０１および３０２の出力から位相検出回路１１の入力ま
での間に存在するベースバンドの低域通過フィルタ３０
５および３０６や増幅器３０７および３０８で、受信ベ
ースバンド信号に同相雑音や直流オフセットが加わる
と、それを除去することが困難である。また、同相雑音
や直流オフセットが大きいと、正確な位相を検出できな
くなる。また、反転増幅器２１１および２１２の利得が
正確に−１とならず−ａ（ａ≠１）になると、セレクタ
２１４の入力が、Ｉ，Ｑ，−ａＩ，−ａＱとなって、や
はり正確に位相を検出できない。
おいては、受信ベースバンド信号がシングルエンド信号
の場合、次のような問題があった。たとえば、ミキサ３
０１および３０２の出力から位相検出回路１１の入力ま
での間に存在するベースバンドの低域通過フィルタ３０
５および３０６や増幅器３０７および３０８で、受信ベ
ースバンド信号に同相雑音や直流オフセットが加わる
と、それを除去することが困難である。また、同相雑音
や直流オフセットが大きいと、正確な位相を検出できな
くなる。また、反転増幅器２１１および２１２の利得が
正確に−１とならず−ａ（ａ≠１）になると、セレクタ
２１４の入力が、Ｉ，Ｑ，−ａＩ，−ａＱとなって、や
はり正確に位相を検出できない。
【０１４８】本実施の形態は、上記の問題を解消するも
のである。図２６は、本発明にかかる位相検出回路を備
えた受信機の構成を示す図である。図２６において、３
２１，３２２は差動出力のミキサであり、３２５，３２
６は差動入出力の低域通過フィルタであり、３２７，３
２８は差動入出力の増幅器であり、１２は差動入力の位
相検出回路である。差動入力の位相検出回路１２では、
差動の受信ベースバンド信号の同相成分Ｉと直交成分Ｑ
から位相を検出するため、たとえば、位相量子化部４０
１と変換選択部４０２は、次のように構成される。
のである。図２６は、本発明にかかる位相検出回路を備
えた受信機の構成を示す図である。図２６において、３
２１，３２２は差動出力のミキサであり、３２５，３２
６は差動入出力の低域通過フィルタであり、３２７，３
２８は差動入出力の増幅器であり、１２は差動入力の位
相検出回路である。差動入力の位相検出回路１２では、
差動の受信ベースバンド信号の同相成分Ｉと直交成分Ｑ
から位相を検出するため、たとえば、位相量子化部４０
１と変換選択部４０２は、次のように構成される。
【０１４９】図２７は、実施の形態９の受信機における
位相量子化部（象限判定部）の構成を示す図である。た
とえば、位相量子化部４０１の量子化分解能が４（２ビ
ット）の場合、位相量子化部４０１は、図２７に示すよ
うに、比較器２２０，２２１で構成される。また、図２
８は、実施の形態９の受信機における変換選択部（回転
射影部）の構成を示す図である。変換選択部４０２は、
図２８に示すように、セレクタ２２２，２２３，２２
６，減算器２２４，２２５で構成される。
位相量子化部（象限判定部）の構成を示す図である。た
とえば、位相量子化部４０１の量子化分解能が４（２ビ
ット）の場合、位相量子化部４０１は、図２７に示すよ
うに、比較器２２０，２２１で構成される。また、図２
８は、実施の形態９の受信機における変換選択部（回転
射影部）の構成を示す図である。変換選択部４０２は、
図２８に示すように、セレクタ２２２，２２３，２２
６，減算器２２４，２２５で構成される。
【０１５０】比較器２２０では、受信ベースバンド信号
の同相成分Ｉについて、非反転信号Ｉ+と反転信号Ｉ-を
比較して符号を判定し、１ビットのデータを出力する。
同様に、比較器２２１では、受信ベースバンド信号の直
交成分Ｑについて、非反転信号Ｑ+と反転信号Ｑ-を比較
して符号を判定し、１ビットのデータを出力する。ま
た、セレクタ２２２および２２３では、それぞれ受信ベ
ースバンド信号の同相成分Ｉと直交成分Ｑについて、非
反転信号（Ｉ+，Ｑ+）と反転信号（Ｉ-，Ｑ-）のどちら
を減算器２２４および２２５の被減数側に入力し、どち
らを減数側に入力するかを、位相量子化部４０１と１ビ
ット量子化器５の出力符号に基づいて選択する。したが
って、減算器２２４は、Ｉ+−Ｉ-，Ｉ-−Ｉ+のいずれか
を、減算器２２５は、Ｑ+−Ｑ-，Ｑ-−Ｑ+のいずれかを
出力することとなる。そして、セレクタ２２６では、位
相量子化部４０１と１ビット量子化器５の出力符号に基
づいて、減算器２２４の出力または減算器２２５の出力
のいずれかを選択して出力する。
の同相成分Ｉについて、非反転信号Ｉ+と反転信号Ｉ-を
比較して符号を判定し、１ビットのデータを出力する。
同様に、比較器２２１では、受信ベースバンド信号の直
交成分Ｑについて、非反転信号Ｑ+と反転信号Ｑ-を比較
して符号を判定し、１ビットのデータを出力する。ま
た、セレクタ２２２および２２３では、それぞれ受信ベ
ースバンド信号の同相成分Ｉと直交成分Ｑについて、非
反転信号（Ｉ+，Ｑ+）と反転信号（Ｉ-，Ｑ-）のどちら
を減算器２２４および２２５の被減数側に入力し、どち
らを減数側に入力するかを、位相量子化部４０１と１ビ
ット量子化器５の出力符号に基づいて選択する。したが
って、減算器２２４は、Ｉ+−Ｉ-，Ｉ-−Ｉ+のいずれか
を、減算器２２５は、Ｑ+−Ｑ-，Ｑ-−Ｑ+のいずれかを
出力することとなる。そして、セレクタ２２６では、位
相量子化部４０１と１ビット量子化器５の出力符号に基
づいて、減算器２２４の出力または減算器２２５の出力
のいずれかを選択して出力する。
【０１５１】このように、本実施の形態においては、位
相量子化部４０１と変換選択部４０２が差動で構成され
ているため、受信ベースバンド信号の非反転成分と反転
成分に同量の同相雑音や直流オフセットが加わった場合
であっても、互いに打ち消しあって正確な位相を検出で
きる。また、反転増幅器の利得の精度が問題になること
もない。
相量子化部４０１と変換選択部４０２が差動で構成され
ているため、受信ベースバンド信号の非反転成分と反転
成分に同量の同相雑音や直流オフセットが加わった場合
であっても、互いに打ち消しあって正確な位相を検出で
きる。また、反転増幅器の利得の精度が問題になること
もない。
【０１５２】なお、ここでは、位相量子化部４０１と変
換選択部４０２の構成を一例として本実施の形態の動作
を説明したが、これに限らず、先に説明した位相量子化
部４０１と変換選択部４０３の組み合わせ、および象限
判定部１０１と回転射影部１０２の組み合わせにおいて
も同様に適用可能である。
換選択部４０２の構成を一例として本実施の形態の動作
を説明したが、これに限らず、先に説明した位相量子化
部４０１と変換選択部４０３の組み合わせ、および象限
判定部１０１と回転射影部１０２の組み合わせにおいて
も同様に適用可能である。
【０１５３】実施の形態１０．図２９は、図２３に示す
受信機内の復調器３１２の構成を示す図である。図２９
において、１３はタイミング再生部であり、１４はデー
タ判定部であり、１５は発振器である。本実施の形態で
は、実施の形態１〜７の位相検出回路を備えたディジタ
ル周波数変調（ＦＳＫ）または位相変調（ＰＳＫ）受信
機のなかから、特に、位相検出回路１１と復調器３１２
の構成を示したものである。
受信機内の復調器３１２の構成を示す図である。図２９
において、１３はタイミング再生部であり、１４はデー
タ判定部であり、１５は発振器である。本実施の形態で
は、実施の形態１〜７の位相検出回路を備えたディジタ
ル周波数変調（ＦＳＫ）または位相変調（ＰＳＫ）受信
機のなかから、特に、位相検出回路１１と復調器３１２
の構成を示したものである。
【０１５４】先に説明したように、受信機は、通常、シ
ンボルクロックの１／８または１／１６の間隔で受信信
号の周波数や位相を検出し、その中から適切なデータ判
定タイミングを探している。図２９に示す復調器３１２
において、タイミング再生部１３では、たとえば、発振
器１５が発振するシンボルクロックの１６倍のクロック
と、位相検出回路１１が出力する受信信号の位相情報
と、を受け取り、当該受信信号の位相からシンボルクロ
ックの１／１６の分解能でデータ判定タイミングを探
す。
ンボルクロックの１／８または１／１６の間隔で受信信
号の周波数や位相を検出し、その中から適切なデータ判
定タイミングを探している。図２９に示す復調器３１２
において、タイミング再生部１３では、たとえば、発振
器１５が発振するシンボルクロックの１６倍のクロック
と、位相検出回路１１が出力する受信信号の位相情報
と、を受け取り、当該受信信号の位相からシンボルクロ
ックの１／１６の分解能でデータ判定タイミングを探
す。
【０１５５】また、タイミング再生部１３では、位相検
出回路１１に対して位相検出要求タイミング信号を出力
する。この位相検出要求タイミング信号は、たとえば、
０〜１５の値であらわされており、受信開始後、データ
判定タイミングが見つかるまでは、シンボルクロックの
１６倍のクロックごとに０〜１５の値を出力する。そし
て、データ判定タイミングが見つかった後は、たとえ
ば、そのデータ判定タイミングがシンボルクロックの１
６倍クロックの位相０であった場合、シンボルクロック
１クロックごとに０の値を出力する。
出回路１１に対して位相検出要求タイミング信号を出力
する。この位相検出要求タイミング信号は、たとえば、
０〜１５の値であらわされており、受信開始後、データ
判定タイミングが見つかるまでは、シンボルクロックの
１６倍のクロックごとに０〜１５の値を出力する。そし
て、データ判定タイミングが見つかった後は、たとえ
ば、そのデータ判定タイミングがシンボルクロックの１
６倍クロックの位相０であった場合、シンボルクロック
１クロックごとに０の値を出力する。
【０１５６】位相検出回路１１では、タイミング再生部
１３が指示する位相検出要求タイミングでのみ、加算器
２０６，比較判定部２０４，乗算器２０２−１〜２０２
−ｋ，データ変換部２０５−１〜２０５−ｋを動作させ
る。
１３が指示する位相検出要求タイミングでのみ、加算器
２０６，比較判定部２０４，乗算器２０２−１〜２０２
−ｋ，データ変換部２０５−１〜２０５−ｋを動作させ
る。
【０１５７】このように、本実施の形態の受信機では、
タイミング再生部１３の指示する位相検出要求タイミン
グでのみ、位相検出回路１１内の低域通過フィルタ２を
動作させる構成としたため、消費電力を低減できる。
タイミング再生部１３の指示する位相検出要求タイミン
グでのみ、位相検出回路１１内の低域通過フィルタ２を
動作させる構成としたため、消費電力を低減できる。
【０１５８】なお、ここでは、図２３に示す位相検出回
路１１を一例として本実施の形態の動作を説明したが、
これに限らず、図２６に示す位相検出回路１２において
も同様に適用可能である。
路１１を一例として本実施の形態の動作を説明したが、
これに限らず、図２６に示す位相検出回路１２において
も同様に適用可能である。
【０１５９】
【発明の効果】以上、説明したとおり、本発明によれ
ば、加算手段が位相２πの量子化値を法とした加算を行
い、さらに、低域通過フィルタ手段が、演算対象となる
シフトレジスタの出力に位相２πの量子化値をまたぐ位
相データが現れたとき、位相データの範囲を０〜２πか
らπ〜３πに変換して演算を行い、その後、位相データ
の範囲を０〜２πに戻す構成とした。これにより、正し
い平均演算結果が得られるため、正確な位相検出を実現
できる、という効果を奏する。
ば、加算手段が位相２πの量子化値を法とした加算を行
い、さらに、低域通過フィルタ手段が、演算対象となる
シフトレジスタの出力に位相２πの量子化値をまたぐ位
相データが現れたとき、位相データの範囲を０〜２πか
らπ〜３πに変換して演算を行い、その後、位相データ
の範囲を０〜２πに戻す構成とした。これにより、正し
い平均演算結果が得られるため、正確な位相検出を実現
できる、という効果を奏する。
【０１６０】つぎの発明によれば、第２の量子化手段
が、判定された受信信号の領域に基づいて積分手段出力
の符号を判定して量子化する構成とした。また、変換選
択手段が、異なる出力パターンを領域ごとに組み合わせ
て出力する構成とした。これにより、変換選択手段出力
の変化が小さくなり、位相の検出値がさらに正確にな
る、という効果を奏する。
が、判定された受信信号の領域に基づいて積分手段出力
の符号を判定して量子化する構成とした。また、変換選
択手段が、異なる出力パターンを領域ごとに組み合わせ
て出力する構成とした。これにより、変換選択手段出力
の変化が小さくなり、位相の検出値がさらに正確にな
る、という効果を奏する。
【０１６１】つぎの発明によれば、第１の量子化手段、
変換選択手段、積分手段、第２の量子化手段、遅延手段
および加算手段で、デルタシグマ変調器を構成すること
としたため、低域通過フィルタ手段にて正しい平均演算
結果を得ることができる、という効果を奏する。
変換選択手段、積分手段、第２の量子化手段、遅延手段
および加算手段で、デルタシグマ変調器を構成すること
としたため、低域通過フィルタ手段にて正しい平均演算
結果を得ることができる、という効果を奏する。
【０１６２】つぎの発明によれば、位相検出回路を２次
以上のデルタシグマ変調器で構成する。これにより、位
相検出回路を１次のデルタシグマ変調器で構成した場合
に比べて、量子化雑音の電力スペクトルが低周波側で小
さく、高周波側で大きくなるため、低域通過フィルタ手
段によって高周波の雑音を除去することでＳＮ比を大幅
に改善できる、という効果を奏する。
以上のデルタシグマ変調器で構成する。これにより、位
相検出回路を１次のデルタシグマ変調器で構成した場合
に比べて、量子化雑音の電力スペクトルが低周波側で小
さく、高周波側で大きくなるため、低域通過フィルタ手
段によって高周波の雑音を除去することでＳＮ比を大幅
に改善できる、という効果を奏する。
【０１６３】つぎの発明によれば、サンプルホールド回
路を設けたことにより、デルタシグマ変調器の動作中、
変換選択手段の出力が一定になるため、さらに正確な位
相検出値を得ることができる、という効果を奏する。
路を設けたことにより、デルタシグマ変調器の動作中、
変換選択手段の出力が一定になるため、さらに正確な位
相検出値を得ることができる、という効果を奏する。
【０１６４】つぎの発明によれば、加算手段が位相２π
を法とした加算を行い、さらに、低域通過フィルタ手段
が、演算対象となるシフトレジスタの出力に２πをまた
ぐ位相データが現れたとき、位相データの範囲を０〜２
πからπ〜３πに変換して演算を行い、その後、位相デ
ータの範囲を０〜２πに戻す構成とした。これにより、
正しい平均演算結果が得られるため、正確な位相検出を
実現できる、という効果を奏する。
を法とした加算を行い、さらに、低域通過フィルタ手段
が、演算対象となるシフトレジスタの出力に２πをまた
ぐ位相データが現れたとき、位相データの範囲を０〜２
πからπ〜３πに変換して演算を行い、その後、位相デ
ータの範囲を０〜２πに戻す構成とした。これにより、
正しい平均演算結果が得られるため、正確な位相検出を
実現できる、という効果を奏する。
【０１６５】つぎの発明によれば、象限判定手段、回転
射影手段、積分手段、量子化手段、遅延手段および加算
手段で、デルタシグマ変調器を構成することとしたた
め、低域通過フィルタ手段にて正しい平均演算結果を得
ることができる、という効果を奏する。
射影手段、積分手段、量子化手段、遅延手段および加算
手段で、デルタシグマ変調器を構成することとしたた
め、低域通過フィルタ手段にて正しい平均演算結果を得
ることができる、という効果を奏する。
【０１６６】つぎの発明によれば、量子化手段が、判定
された受信信号の象限に基づいて積分手段出力の符号を
判定して量子化する構成とした。すなわち、この位相検
出回路は、異なる出力パターンを象限ごとに組み合わせ
て出力する。これにより、回転射影手段出力の変化が小
さくなり、位相の検出値がさらに正確になる、という効
果を奏する。
された受信信号の象限に基づいて積分手段出力の符号を
判定して量子化する構成とした。すなわち、この位相検
出回路は、異なる出力パターンを象限ごとに組み合わせ
て出力する。これにより、回転射影手段出力の変化が小
さくなり、位相の検出値がさらに正確になる、という効
果を奏する。
【０１６７】つぎの発明によれば、位相検出回路を２次
以上のデルタシグマ変調器で構成する。これにより、位
相検出回路を１次のデルタシグマ変調器で構成した場合
に比べて、量子化雑音の電力スペクトルが低周波側で小
さく、高周波側で大きくなるため、低域通過フィルタ手
段によって高周波の雑音を除去することでＳＮ比を大幅
に改善できる、という効果を奏する。
以上のデルタシグマ変調器で構成する。これにより、位
相検出回路を１次のデルタシグマ変調器で構成した場合
に比べて、量子化雑音の電力スペクトルが低周波側で小
さく、高周波側で大きくなるため、低域通過フィルタ手
段によって高周波の雑音を除去することでＳＮ比を大幅
に改善できる、という効果を奏する。
【０１６８】つぎの発明によれば、デルタシグマ変調器
の動作中、回転射影手段の出力が一定になるため、さら
に正確な位相検出値を得ることができる、という効果を
奏する。
の動作中、回転射影手段の出力が一定になるため、さら
に正確な位相検出値を得ることができる、という効果を
奏する。
【０１６９】つぎの発明によれば、受信ベースバンド信
号の同相成分Ｉと直交成分Ｑの比を量子化する位相検出
回路を用いる構成としたため、従来必要としていた、高
分解能のＡ／Ｄ変換器やＡＧＣが不要になる、という効
果を奏する。また、正確な位相検出を実現可能な位相検
出装置を用いることで、受信機における歪み率特性およ
び受信ビット誤り率特性を大幅に改善できる、という効
果を奏する。
号の同相成分Ｉと直交成分Ｑの比を量子化する位相検出
回路を用いる構成としたため、従来必要としていた、高
分解能のＡ／Ｄ変換器やＡＧＣが不要になる、という効
果を奏する。また、正確な位相検出を実現可能な位相検
出装置を用いることで、受信機における歪み率特性およ
び受信ビット誤り率特性を大幅に改善できる、という効
果を奏する。
【０１７０】つぎの発明によれば、第２の量子化手段
が、判定された受信信号の象限に基づいて積分手段出力
の符号を判定して量子化する構成とした。すなわち、こ
の位相検出回路は、異なる出力パターンを象限ごとに組
み合わせて出力する。これにより、変換選択手段出力の
変化が小さくなり、位相の検出値がさらに正確になる、
という効果を奏する。
が、判定された受信信号の象限に基づいて積分手段出力
の符号を判定して量子化する構成とした。すなわち、こ
の位相検出回路は、異なる出力パターンを象限ごとに組
み合わせて出力する。これにより、変換選択手段出力の
変化が小さくなり、位相の検出値がさらに正確になる、
という効果を奏する。
【０１７１】つぎの発明によれば、第１の量子化手段と
変換選択手段が差動で構成されているため、受信ベース
バンド信号の非反転成分と反転成分に同量の同相雑音や
直流オフセットが加わった場合であっても、互いに打ち
消しあって正確な位相を検出できる、という効果を奏す
る。
変換選択手段が差動で構成されているため、受信ベース
バンド信号の非反転成分と反転成分に同量の同相雑音や
直流オフセットが加わった場合であっても、互いに打ち
消しあって正確な位相を検出できる、という効果を奏す
る。
【０１７２】つぎの発明によれば、受信ベースバンド信
号の同相成分Ｉと直交成分Ｑの比を量子化する位相検出
回路を用いる構成としたため、従来必要としていた、高
分解能のＡ／Ｄ変換器やＡＧＣが不要になる、という効
果を奏する。また、正確な位相検出を実現可能な位相検
出装置を用いることで、受信機における歪み率特性およ
び受信ビット誤り率特性を大幅に改善できる、という効
果を奏する。
号の同相成分Ｉと直交成分Ｑの比を量子化する位相検出
回路を用いる構成としたため、従来必要としていた、高
分解能のＡ／Ｄ変換器やＡＧＣが不要になる、という効
果を奏する。また、正確な位相検出を実現可能な位相検
出装置を用いることで、受信機における歪み率特性およ
び受信ビット誤り率特性を大幅に改善できる、という効
果を奏する。
【０１７３】つぎの発明によれば、量子化手段が、判定
された受信信号の象限に基づいて積分手段出力の符号を
判定して量子化する構成とした。すなわち、この位相検
出回路は、異なる出力パターンを象限ごとに組み合わせ
て出力する。これにより、回転射影手段出力の変化が小
さくなり、位相の検出値がさらに正確になる、という効
果を奏する。
された受信信号の象限に基づいて積分手段出力の符号を
判定して量子化する構成とした。すなわち、この位相検
出回路は、異なる出力パターンを象限ごとに組み合わせ
て出力する。これにより、回転射影手段出力の変化が小
さくなり、位相の検出値がさらに正確になる、という効
果を奏する。
【０１７４】つぎの発明によれば、象限判定手段と回転
射影手段が差動で構成されているため、受信ベースバン
ド信号の非反転成分と反転成分に同量の同相雑音や直流
オフセットが加わった場合であっても、互いに打ち消し
あって正確な位相を検出できる、という効果を奏する。
射影手段が差動で構成されているため、受信ベースバン
ド信号の非反転成分と反転成分に同量の同相雑音や直流
オフセットが加わった場合であっても、互いに打ち消し
あって正確な位相を検出できる、という効果を奏する。
【０１７５】つぎの発明によれば、位相検出回路を、複
数段の積分器を備えた２次以上のデルタシグマ変調器で
構成する。これにより、位相検出回路を１次のデルタシ
グマ変調器で構成した場合に比べて、量子化雑音の電力
スペクトルが低周波側で小さく、高周波側で大きくなる
ため、低域通過フィルタ手段によって高周波の雑音を除
去することでＳＮ比を大幅に改善できる、という効果を
奏する。
数段の積分器を備えた２次以上のデルタシグマ変調器で
構成する。これにより、位相検出回路を１次のデルタシ
グマ変調器で構成した場合に比べて、量子化雑音の電力
スペクトルが低周波側で小さく、高周波側で大きくなる
ため、低域通過フィルタ手段によって高周波の雑音を除
去することでＳＮ比を大幅に改善できる、という効果を
奏する。
【０１７６】つぎの発明によれば、タイミング再生手段
の指示する位相検出要求タイミングでのみ、位相検出回
路内の低域通過フィルタ手段を動作させる構成としたた
め、消費電力を大幅に低減できる、という効果を奏す
る。
の指示する位相検出要求タイミングでのみ、位相検出回
路内の低域通過フィルタ手段を動作させる構成としたた
め、消費電力を大幅に低減できる、という効果を奏す
る。
【０１７７】つぎの発明によれば、デルタシグマ変調器
の動作中、回転射影手段または変換選択手段の出力が一
定になるため、さらに正確な位相検出値を得ることがで
きる、という効果を奏する。
の動作中、回転射影手段または変換選択手段の出力が一
定になるため、さらに正確な位相検出値を得ることがで
きる、という効果を奏する。
【図１】 本発明にかかる位相検出回路の実施の形態１
の構成を示す図である。
の構成を示す図である。
【図２】 低域通過フィルタの構成を示す図である。
【図３】 本発明にかかる位相検出回路の実施の形態２
の構成を示す図である。
の構成を示す図である。
【図４】 量子化分解能がＮの場合における一般的な位
相検出回路の構成を示す図である。
相検出回路の構成を示す図である。
【図５】 変換選択部の動作を具体的に説明するための
図である。
図である。
【図６】 本発明にかかる位相検出回路の実施の形態３
の構成を示す図である。
の構成を示す図である。
【図７】 本発明にかかる位相検出回路の実施の形態３
の構成を示す図である。
の構成を示す図である。
【図８】 本発明にかかる位相検出回路の実施の形態４
の構成を示す図である。
の構成を示す図である。
【図９】 象限判定部と回転射影部と１ビット量子化器
の出力（出力パターンＢ）を示す図である。
の出力（出力パターンＢ）を示す図である。
【図１０】 象限判定部と回転射影部と１ビット量子化
器の出力を示す図である。
器の出力を示す図である。
【図１１】 象限判定部と回転射影部と１ビット量子化
器の出力を示す図である。
器の出力を示す図である。
【図１２】 計算機シミュレーションで求めた実施の形
態４の位相検出回路の各部の出力信号波形を示す図であ
る。
態４の位相検出回路の各部の出力信号波形を示す図であ
る。
【図１３】 本発明にかかる位相検出回路の実施の形態
５の構成を示す図である。
５の構成を示す図である。
【図１４】 実施の形態５の動作を説明するための具体
例を示す図である。
例を示す図である。
【図１５】 受信信号が属する領域の判定結果を示す図
である。
である。
【図１６】 位相量子化部と１ビット量子化器と変換選
択部の出力を示す図である。
択部の出力を示す図である。
【図１７】 位相量子化部と１ビット量子化器と変換選
択部の出力を示す図である。
択部の出力を示す図である。
【図１８】 位相量子化部と１ビット量子化器と変換選
択部の出力（出力パターンＡ）を示す図である。
択部の出力（出力パターンＡ）を示す図である。
【図１９】 位相量子化部と１ビット量子化器と変換選
択部の出力（出力パターンＢ）を示す図である。
択部の出力（出力パターンＢ）を示す図である。
【図２０】 本発明にかかる位相検出回路の実施の形態
６の構成を示す図である。
６の構成を示す図である。
【図２１】 本発明にかかる位相検出回路の実施の形態
７の構成を示す図である。
７の構成を示す図である。
【図２２】 本発明にかかる位相検出回路の実施の形態
７の構成を示す図である。
７の構成を示す図である。
【図２３】 本発明にかかる位相検出回路を備えた実施
の形態８の受信機の構成を示す図である。
の形態８の受信機の構成を示す図である。
【図２４】 図２３の受信機における位相量子化部（象
限判定部）の構成を示す図である。
限判定部）の構成を示す図である。
【図２５】 図２３の受信機における変換選択部（回転
射影部）の構成を示す図である。
射影部）の構成を示す図である。
【図２６】 本発明にかかる位相検出回路を備えた実施
の形態９の受信機の構成を示す図である。
の形態９の受信機の構成を示す図である。
【図２７】 実施の形態９の受信機における位相量子化
部（象限判定部）の構成を示す図である。
部（象限判定部）の構成を示す図である。
【図２８】 実施の形態９の受信機における変換選択部
（回転射影部）の構成を示す図である。
（回転射影部）の構成を示す図である。
【図２９】 受信機内の復調器の構成（実施の形態１
０）を示す図である。
０）を示す図である。
【図３０】 従来の位相検出回路の構成を示す図であ
る。
る。
【図３１】 従来の低域通過フィルタの構成を示す図で
ある。
ある。
【図３２】 象限判定部と回転射影部と１ビット量子化
器の出力（出力パターンＡ）を示す図である。
器の出力（出力パターンＡ）を示す図である。
【図３３】 従来の位相検出回路の入力信号の位相と検
出される位相との関係を示す図である。
出される位相との関係を示す図である。
【図３４】 計算機シミュレーションで求めた従来の位
相検出回路の各部の出力信号波形を示す図である。
相検出回路の各部の出力信号波形を示す図である。
【図３５】 従来の位相検出回路を備えたＰＳＫ受信機
の構成を示す図である。
の構成を示す図である。
【図３６】 ダイナミックレンジを抑制可能な従来の受
信機の構成を示す図である。
信機の構成を示す図である。
１，６，１０６ 加算器、２，１０７ 低域通過フィル
タ、３ サンプルホールド回路、４，１０２ 回転射影
部、５，１０４ １ビット量子化器、７，１０３ 積分
器、８，１０５ 遅延器、９ 増幅器、１１，１２ 位
相検出回路、１３ タイミング再生部、１４ データ判
定部、１５ 発振器、１０１ 象限判定部、２０１ シ
フトレジスタ、２０２−１，２０２−２，２０２−ｋ
乗算器、２０３，２０６ 加算器、２０４ 比較判定
部、２０５−１，２０５−２，２０５−ｋ データ変換
部、２１０，２１１，２２０，２２１ 比較器、２１
２，２１３ 反転増幅器、２１４，２２２，２２３，２
２６ セレクタ、２２４，２２５ 減算器、３０１，３
０２，３２１，３２２ ミキサ、３０３ 局部発振器、
３０４ 直交分波器、３０５，３０６，３２５，３２６
低域通過フィルタ、３０７，３０８，３２７，３２８
増幅器、３０９，３１０ Ａ／Ｄ変換器（Ａ／Ｄ）、
３１１ 位相検出回路、３１２ 復調器、３１３ レベ
ル検出器、４０１位相量子化部、４０２，４０３ 変換
選択部。
タ、３ サンプルホールド回路、４，１０２ 回転射影
部、５，１０４ １ビット量子化器、７，１０３ 積分
器、８，１０５ 遅延器、９ 増幅器、１１，１２ 位
相検出回路、１３ タイミング再生部、１４ データ判
定部、１５ 発振器、１０１ 象限判定部、２０１ シ
フトレジスタ、２０２−１，２０２−２，２０２−ｋ
乗算器、２０３，２０６ 加算器、２０４ 比較判定
部、２０５−１，２０５−２，２０５−ｋ データ変換
部、２１０，２１１，２２０，２２１ 比較器、２１
２，２１３ 反転増幅器、２１４，２２２，２２３，２
２６ セレクタ、２２４，２２５ 減算器、３０１，３
０２，３２１，３２２ ミキサ、３０３ 局部発振器、
３０４ 直交分波器、３０５，３０６，３２５，３２６
低域通過フィルタ、３０７，３０８，３２７，３２８
増幅器、３０９，３１０ Ａ／Ｄ変換器（Ａ／Ｄ）、
３１１ 位相検出回路、３１２ 復調器、３１３ レベ
ル検出器、４０１位相量子化部、４０２，４０３ 変換
選択部。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年４月２５日（２００２．４．２
５）
５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正内容】
【００３２】なお、ここでは、受信複素ベースバンド信
号が直接位相検出回路に入力される構成を示したが、こ
れに限らず、受信ベースバンド信号をある一定の角度だ
け回転し、回転後の信号の位相を位相検出回路で検出し
た後で、当該位相から回転した角度を差し引いて元の受
信ベースバンド信号の位相を求めることとしてもよい。
たとえば、複素ベースバンド信号Ｉ＋ｊＱを４５度回転
して√２倍した信号は、式（１２）のように表すことが
できる。
号が直接位相検出回路に入力される構成を示したが、こ
れに限らず、受信ベースバンド信号をある一定の角度だ
け回転し、回転後の信号の位相を位相検出回路で検出し
た後で、当該位相から回転した角度を差し引いて元の受
信ベースバンド信号の位相を求めることとしてもよい。
たとえば、複素ベースバンド信号Ｉ＋ｊＱを４５度回転
して√２倍した信号は、式（１２）のように表すことが
できる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１２４
【補正方法】変更
【補正内容】
【０１２４】これにより、たとえば、図１６の場合に受
信ベースバンド信号Ｉ＋ｊＱが第１領域から第２領域に
移動したとき、変換選択部４０３では、受信信号が第１
領域でＱ（正の値）または−（Ｉ−Ｑ）／√２（負の
値）を出力し、第２領域に入るとＩ（正の値）または
（Ｉ−Ｑ）／√２（負の値）を出力することになる。こ
のとき、第１領域と第２領域の境界付近では、（Ｉ−
Ｑ）／√２の絶対値がゼロに近く、ＩとＱの値はほぼ等
しいので、変換選択部４０３の出力の変化が小さくな
る。
信ベースバンド信号Ｉ＋ｊＱが第１領域から第２領域に
移動したとき、変換選択部４０３では、受信信号が第１
領域でＱ（正の値）または−（Ｉ−Ｑ）／√２（負の
値）を出力し、第２領域に入るとＩ（正の値）または
（Ｉ−Ｑ）／√２（負の値）を出力することになる。こ
のとき、第１領域と第２領域の境界付近では、（Ｉ−
Ｑ）／√２の絶対値がゼロに近く、ＩとＱの値はほぼ等
しいので、変換選択部４０３の出力の変化が小さくな
る。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１２５
【補正方法】変更
【補正内容】
【０１２５】このように、本実施の形態では、受信信号
の象限が変化しても象限の境界付近では（Ｉ−Ｑ）／√
２の絶対値がゼロに近く、ＩとＱの値はほぼ等しいの
で、変換選択部４０３の出力の変化が小さく、デルタシ
グマ変調器で得られる位相の検出値が正確になる。な
お、本実施の形態においては、前述の実施の形態３と同
様に、サンプルホールド回路３を用いる構成としてもよ
い。
の象限が変化しても象限の境界付近では（Ｉ−Ｑ）／√
２の絶対値がゼロに近く、ＩとＱの値はほぼ等しいの
で、変換選択部４０３の出力の変化が小さく、デルタシ
グマ変調器で得られる位相の検出値が正確になる。な
お、本実施の形態においては、前述の実施の形態３と同
様に、サンプルホールド回路３を用いる構成としてもよ
い。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図３６
【補正方法】変更
【補正内容】
【図３６】
Claims (19)
- 【請求項１】 受信ベースバンド信号の位相を量子化す
る第１の量子化手段と、 前記受信信号を所定の規則に基づいて線形変換し、当該
線形変換後の信号を選択出力する変換選択手段と、 前記変換選択手段の出力を積分する積分手段と、 前記積分結果の符号を判定して量子化する第２の量子化
手段と、 前記第２の量子化手段の出力を所定の第１の時間遅延
し、当該遅延後の信号を前記変換選択手段に対して出力
する遅延手段と、 前記第１の量子化手段の出力と前記第２の量子化手段の
出力とを位相２πの量子化値を法として加算する加算手
段と、 前記加算後の位相値を順に内部のシフトレジスタでラッ
チし、当該シフトレジスタ内の全データのなかに位相２
πの量子化値をまたぐ位相値がある場合には全データを
所定の規則で変換し、位相２πの量子化値をまたぐ位相
値がない場合には変換処理を行わず、この状態で位相値
の平均演算を行うことにより、量子化雑音を平滑化した
位相値を出力する低域通過フィルタ手段と、 を備えることを特徴とする位相検出回路。 - 【請求項２】 受信ベースバンド信号の位相を量子化す
る第１の量子化手段と、 前記受信信号を所定の規則に基づいて線形変換し、当該
線形変換後の信号を選択出力する変換選択手段と、 前記変換選択手段の出力を積分する積分手段と、 前記第１の量子化手段の出力に基づいて、前記積分結果
の符号を判定して量子化する第２の量子化手段と、 前記第２の量子化手段の出力を所定の時間遅延し、当該
遅延後の信号を前記変換選択手段に対して出力する遅延
手段と、 前記第１の量子化手段の出力と前記第２の量子化手段の
出力とを位相２πの量子化値を法として加算する加算手
段と、 前記加算後の位相値を順に内部のシフトレジスタでラッ
チし、当該シフトレジスタ内の全データのなかに位相２
πの量子化値をまたぐ位相値がある場合には全データを
所定の規則で変換し、位相２πの量子化値をまたぐ位相
値がない場合には変換処理を行わず、この状態で位相値
の平均演算を行うことにより、量子化雑音を平滑化した
位相値を出力する低域通過フィルタ手段と、 を備えることを特徴とする位相検出回路。 - 【請求項３】 前記第１の量子化手段、前記変換選択手
段、前記積分手段、前記第２の量子化手段、前記遅延手
段および前記加算手段で、デルタシグマ変調器を構成す
ることを特徴とする請求項１または２に記載の位相検出
回路。 - 【請求項４】 複数段の積分器を備えたデルタシグマ変
調器を備えることを特徴とする請求項３に記載の位相検
出回路。 - 【請求項５】 さらに、前記デルタシグマ変調器の前段
に、所定の第２の時間の間、前記受信ベースバンド信号
を一定に保持するためのサンプルホールド回路手段、 を備えることを特徴とする請求項３または４に記載の位
相検出回路。 - 【請求項６】 受信ベースバンド信号から受信信号の象
限を判定する象限判定手段と、 所定の規則に基づいて受信信号を回転後、特定の直線に
当該回転後の信号を射影する回転射影手段と、 前記回転射影手段の出力を積分する積分手段と、 前記積分結果の符号を判定して量子化する量子化手段
と、 前記量子化後の信号を所定の第１の時間遅延し、当該遅
延後の信号を前記回転射影手段に対して出力する遅延手
段と、 前記象限判定手段の出力と前記量子化後の信号とを位相
２πを法として加算する加算手段と、 前記加算後の位相値を順に内部のシフトレジスタでラッ
チし、当該シフトレジスタ内の全データのなかに２πを
またぐ位相値がある場合には当該位相値を予め規定され
た特定の値に変換し、２πをまたぐ位相値がない場合に
は変換処理を行わず、この状態で位相値の平均演算を行
うことにより、量子化雑音を平滑化した位相値を出力す
る低域通過フィルタ手段と、 を備えることを特徴とする位相検出回路。 - 【請求項７】 前記象限判定手段、前記回転射影手段、
前記積分手段、前記量子化手段、前記遅延手段および前
記加算手段で、デルタシグマ変調器を構成することを特
徴とする請求項６に記載の位相検出回路。 - 【請求項８】 受信ベースバンド信号から受信信号の象
限を判定する象限判定手段と、 所定の規則に基づいて受信信号を回転後、特定の直線に
当該回転後の信号を射影する回転射影手段と、 前記回転射影手段の出力を積分する積分手段と、 前記判定された受信信号の象限に基づいて、前記積分結
果の符号を判定して量子化する量子化手段と、 前記量子化後の信号を所定の時間遅延し、当該遅延後の
信号を前記回転射影手段に対して出力する遅延手段と、 前記象限判定手段の出力と前記量子化後の信号とを位相
２πを法として加算する加算手段と、 前記加算後の位相値を順に内部のシフトレジスタでラッ
チし、当該シフトレジスタ内の全データのなかに２πを
またぐ位相値がある場合には当該位相値を予め規定され
た特定の値に変換し、２πをまたぐ位相値がない場合に
は変換処理を行わず、この状態で位相値の平均演算を行
うことにより、量子化雑音を平滑化した位相値を出力す
る低域通過フィルタ手段と、 を備え、 前記象限判定手段、前記回転射影手段、前記積分手段、
前記量子化手段、前記遅延手段および前記加算手段で、
デルタシグマ変調器を構成することを特徴とする位相検
出回路。 - 【請求項９】 複数段の積分器を備えたデルタシグマ変
調器を備えることを特徴とする請求項７または８に記載
の位相検出回路。 - 【請求項１０】 さらに、前記デルタシグマ変調器の前
段に、所定の第２の時間の間、前記受信ベースバンド信
号を一定に保持するためのサンプルホールド回路手段、 を備えることを特徴とする請求項７、８または９に記載
の位相検出回路。 - 【請求項１１】 受信ベースバンド信号の位相を量子化
する第１の量子化手段と、 前記受信ベースバンド信号を所定の規則に基づいて線形
変換し、当該線形変換後の信号を選択出力する変換選択
手段と、 前記変換選択手段の出力を積分する積分手段と、 前記積分結果の符号を判定して量子化する第２の量子化
手段と、 前記第２の量子化手段の出力を所定の第１の時間遅延
し、当該遅延後の信号を前記変換選択手段に対して出力
する遅延手段と、 前記第１の量子化手段の出力と前記第２の量子化手段の
出力とを位相２πの量子化値を法として加算する加算手
段と、 前記加算後の位相値を順に内部のシフトレジスタでラッ
チし、当該シフトレジスタ内の全データのなかに位相２
πの量子化値をまたぐ位相値がある場合には全データを
所定の規則で変換し、位相２πの量子化値をまたぐ位相
値がない場合には変換処理を行わず、この状態で位相値
の平均演算を行うことにより、量子化雑音を平滑化した
位相値を出力する低域通過フィルタ手段と、 前記位相値に基づいて受信データを復調する復調器と、
を備え、 前記第１の量子化手段、前記変換選択手段、前記積分手
段、前記第２の量子化手段、前記遅延手段および前記加
算手段で、デルタシグマ変調器を構成することを特徴と
する受信機。 - 【請求項１２】 受信ベースバンド信号の位相を量子化
する第１の量子化手段と、 前記受信ベースバンド信号を所定の規則に基づいて線形
変換し、当該線形変換後の信号を選択出力する変換選択
手段と、 前記変換選択手段の出力を積分する積分手段と、 前記第１の量子化手段の出力に基づいて、前記積分結果
の符号を判定して量子化する第２の量子化手段と、 前記第２の量子化手段の出力を所定の時間遅延し、当該
遅延後の信号を前記変換選択手段に対して出力する遅延
手段と、 前記第１の量子化手段の出力と前記第２の量子化手段と
を位相２πの量子化値を法として加算する加算手段と、 前記加算後の位相値を順に内部のシフトレジスタでラッ
チし、当該シフトレジスタ内の全データのなかに位相２
πの量子化値をまたぐ位相値がある場合には全データを
所定の規則で変換し、位相２πの量子化値をまたぐ位相
値がない場合には変換処理を行わず、この状態で位相値
の平均演算を行うことにより、量子化雑音を平滑化した
位相値を出力する低域通過フィルタ手段と、 前記位相値に基づいて受信データを復調する復調器と、 を備え、 前記第１の量子化手段、前記変換選択手段、前記積分手
段、前記第２の量子化手段、前記遅延手段および前記加
算手段で、デルタシグマ変調器を構成することを特徴と
する受信機。 - 【請求項１３】 前記第１の量子化手段と前記変換選択
手段の入力を差動とすることを特徴とする請求項１１ま
たは１２に記載の受信機。 - 【請求項１４】 受信ベースバンド信号の象限を判定す
る象限判定手段と、 所定の規則に基づいて受信信号を回転後、特定の直線に
当該回転後の信号を射影する回転射影手段と、 前記回転射影手段の出力を積分する積分手段と、 前記積分結果の符号を判定して量子化する量子化手段
と、 前記量子化後の信号を所定の第１の時間遅延し、当該遅
延後の信号を前記回転射影手段に対して出力する遅延手
段と、 前記象限判定手段の出力と量子化後の信号とを位相２π
を法として加算する加算手段と、 前記加算後の位相値を順に内部のシフトレジスタでラッ
チし、当該シフトレジスタ内の全データのなかに２πを
またぐ位相値がある場合には当該位相値を予め規定され
た特定の値に変換し、２πをまたぐ位相値がない場合に
は変換処理を行わず、この状態で位相値の平均演算を行
うことにより、量子化雑音を平滑化した位相値を出力す
る低域通過フィルタ手段と、 前記位相値に基づいて受信データを復調する復調器と、 を備え、 前記象限判定手段、前記回転射影手段、前記積分手段、
前記量子化手段、前記遅延手段および前記加算手段で、
デルタシグマ変調器を構成することを特徴とする受信
機。 - 【請求項１５】 受信ベースバンド信号の象限を判定す
る象限判定手段と、 所定の規則に基づいて受信信号を回転後、特定の直線に
当該回転後の信号を射影する回転射影手段と、 前記回転射影手段の出力を積分する積分手段と、 前記判定された受信信号の象限に基づいて、前記積分結
果の符号を判定して量子化する量子化手段と、 前記量子化後の信号を所定の時間遅延し、当該遅延後の
信号を前記回転射影手段に対して出力する遅延手段と、 前記象限判定手段の出力と前記量子化後の信号とを位相
２πを法として加算する加算手段と、 前記加算後の位相値を順に内部のシフトレジスタでラッ
チし、当該シフトレジスタ内の全データのなかに２πを
またぐ位相値がある場合には当該位相値を予め規定され
た特定の値に変換し、２πをまたぐ位相値がない場合に
は変換処理を行わず、この状態で位相値の平均演算を行
うことにより、量子化雑音を平滑化した位相値を出力す
る低域通過フィルタ手段と、 前記位相値に基づいて受信データを復調する復調器と、 を備え、 前記象限判定手段、前記回転射影手段、前記積分手段、
前記量子化手段、前記遅延手段および前記加算手段で、
デルタシグマ変調器を構成することを特徴とする受信
機。 - 【請求項１６】 前記象限判定手段と前記回転射影手段
の入力を差動とすることを特徴とする請求項１４または
１５に記載の受信機。 - 【請求項１７】 Ｍ次構成のデルタシグマ変調器を備え
ることを特徴とする請求項１１〜１６のいずれか一つに
記載の受信機。 - 【請求項１８】 前記復調器は、 発振器が生成するシンボルクロックのＬ倍のクロックと
前記位相値とを受け取り、当該位相値からシンボルクロ
ックの１／Ｌの分解能でデータ判定タイミングを探し、
さらに、前記低域通過フィルタ手段を動作させるための
位相検出要求タイミングを生成するタイミング再生手段
と、 前記位相値および前記データ判定タイミングに基づいて
受信データを判定するデータ判定手段と、 を備え、 前記低域通過フィルタ手段は、位相検出要求タイミング
で動作することを特徴とする請求項１１〜１７のいずれ
か一つに記載の受信機。 - 【請求項１９】 さらに、前記デルタシグマ変調器の前
段に、所定の第２の時間の間、前記増幅後の受信ベース
バンド信号を一定に保持するためのサンプルホールド回
路手段、 を備えることを特徴とする請求項１１〜１８のいずれか
一つに記載の受信機。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001202664A JP3317964B1 (ja) | 2001-02-19 | 2001-07-03 | 位相検出回路および受信機 |
| EP02712350A EP1363433B1 (en) | 2001-02-19 | 2002-02-14 | Phase detection circuit and receiver |
| PCT/JP2002/001244 WO2002067522A1 (fr) | 2001-02-19 | 2002-02-14 | Circuit de detection de phase et recepteur |
| US10/467,061 US6903603B2 (en) | 2001-02-19 | 2002-02-14 | Phase detection circuit and receiver |
| CNA028051831A CN1493136A (zh) | 2001-02-19 | 2002-02-14 | 相位检测电路和接收机 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-42474 | 2001-02-19 | ||
| JP2001042474 | 2001-02-19 | ||
| JP2001202664A JP3317964B1 (ja) | 2001-02-19 | 2001-07-03 | 位相検出回路および受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3317964B1 JP3317964B1 (ja) | 2002-08-26 |
| JP2002319987A true JP2002319987A (ja) | 2002-10-31 |
Family
ID=26609658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001202664A Expired - Lifetime JP3317964B1 (ja) | 2001-02-19 | 2001-07-03 | 位相検出回路および受信機 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6903603B2 (ja) |
| EP (1) | EP1363433B1 (ja) |
| JP (1) | JP3317964B1 (ja) |
| CN (1) | CN1493136A (ja) |
| WO (1) | WO2002067522A1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7711037B2 (en) * | 2006-12-22 | 2010-05-04 | Mediatek Inc. | Fractional chip correlation device and method for operating fractional chip correlation in spread spectrum receiver |
| CN101576586B (zh) * | 2008-05-09 | 2010-12-22 | 中国科学院半导体研究所 | 一种基于自适应滤波的相位检测方法 |
| GB2474923B (en) | 2008-07-18 | 2011-11-16 | Phasor Solutions Ltd | A phased array antenna and a method of operating a phased array antenna |
| GB201215114D0 (en) | 2012-08-24 | 2012-10-10 | Phasor Solutions Ltd | Improvements in or relating to the processing of noisy analogue signals |
| CN103888102B (zh) * | 2012-12-21 | 2018-02-16 | 上海大郡动力控制技术有限公司 | 车用电机***信号处理方法 |
| US9178541B2 (en) * | 2013-10-24 | 2015-11-03 | Marvell World Trade Ltd. | Cartesian digital power amplifier using coordinate rotation |
| US9800272B2 (en) * | 2013-12-20 | 2017-10-24 | Texas Instruments Incorporated | Circuits and methods for transmitting signals |
| CN106576087B (zh) | 2014-08-01 | 2019-04-12 | 康杜实验室公司 | 带内嵌时钟的正交差分向量信令码 |
| US10055372B2 (en) | 2015-11-25 | 2018-08-21 | Kandou Labs, S.A. | Orthogonal differential vector signaling codes with embedded clock |
| CN115051705A (zh) | 2016-04-22 | 2022-09-13 | 康杜实验室公司 | 高性能锁相环 |
| US10193716B2 (en) | 2016-04-28 | 2019-01-29 | Kandou Labs, S.A. | Clock data recovery with decision feedback equalization |
| US9906358B1 (en) | 2016-08-31 | 2018-02-27 | Kandou Labs, S.A. | Lock detector for phase lock loop |
| US10411922B2 (en) | 2016-09-16 | 2019-09-10 | Kandou Labs, S.A. | Data-driven phase detector element for phase locked loops |
| US10200188B2 (en) | 2016-10-21 | 2019-02-05 | Kandou Labs, S.A. | Quadrature and duty cycle error correction in matrix phase lock loop |
| US10693473B2 (en) | 2017-05-22 | 2020-06-23 | Kandou Labs, S.A. | Multi-modal data-driven clock recovery circuit |
| US10203226B1 (en) | 2017-08-11 | 2019-02-12 | Kandou Labs, S.A. | Phase interpolation circuit |
| US10347283B2 (en) * | 2017-11-02 | 2019-07-09 | Kandou Labs, S.A. | Clock data recovery in multilane data receiver |
| US10554380B2 (en) | 2018-01-26 | 2020-02-04 | Kandou Labs, S.A. | Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation |
| KR102561967B1 (ko) | 2018-06-12 | 2023-07-31 | 칸도우 랩스 에스에이 | 저지연 조합 클록 데이터 복구 로직 회로망 및 차지 펌프 회로 |
| US10673443B1 (en) | 2019-04-08 | 2020-06-02 | Kandou Labs, S.A. | Multi-ring cross-coupled voltage-controlled oscillator |
| US10958251B2 (en) | 2019-04-08 | 2021-03-23 | Kandou Labs, S.A. | Multiple adjacent slicewise layout of voltage-controlled oscillator |
| US10630272B1 (en) | 2019-04-08 | 2020-04-21 | Kandou Labs, S.A. | Measurement and correction of multiphase clock duty cycle and skew |
| US11463092B1 (en) | 2021-04-01 | 2022-10-04 | Kanou Labs Sa | Clock and data recovery lock detection circuit for verifying lock condition in presence of imbalanced early to late vote ratios |
| US11563605B2 (en) | 2021-04-07 | 2023-01-24 | Kandou Labs SA | Horizontal centering of sampling point using multiple vertical voltage measurements |
| US11496282B1 (en) | 2021-06-04 | 2022-11-08 | Kandou Labs, S.A. | Horizontal centering of sampling point using vertical vernier |
| CN116539956A (zh) * | 2022-01-26 | 2023-08-04 | 深圳市紫光同创电子有限公司 | 相位检测方法及装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677737A (ja) * | 1992-07-08 | 1994-03-18 | Toshiba Corp | 位相検波器及びこれに用いる位相検波方式 |
| JP3003826B2 (ja) * | 1992-12-11 | 2000-01-31 | 三菱電機株式会社 | クロック再生回路 |
| JPH0897875A (ja) | 1994-09-28 | 1996-04-12 | Toshiba Corp | 位相検出回路 |
| US6775530B2 (en) * | 2001-11-27 | 2004-08-10 | Qualcomm Inc. | Direct conversion of narrow-band RF signals |
-
2001
- 2001-07-03 JP JP2001202664A patent/JP3317964B1/ja not_active Expired - Lifetime
-
2002
- 2002-02-14 US US10/467,061 patent/US6903603B2/en not_active Expired - Lifetime
- 2002-02-14 EP EP02712350A patent/EP1363433B1/en not_active Expired - Lifetime
- 2002-02-14 WO PCT/JP2002/001244 patent/WO2002067522A1/ja active Application Filing
- 2002-02-14 CN CNA028051831A patent/CN1493136A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP1363433B1 (en) | 2012-04-11 |
| WO2002067522A1 (fr) | 2002-08-29 |
| JP3317964B1 (ja) | 2002-08-26 |
| US20040092240A1 (en) | 2004-05-13 |
| CN1493136A (zh) | 2004-04-28 |
| US6903603B2 (en) | 2005-06-07 |
| EP1363433A4 (en) | 2009-12-30 |
| EP1363433A1 (en) | 2003-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3317964B1 (ja) | 位相検出回路および受信機 | |
| JPS60112344A (ja) | 無線受信機及び復調方法 | |
| JPH0983588A (ja) | 復調器及び変復調システム及び復調方法 | |
| JPH11284677A (ja) | 復調器とこれを用いたディジタル無線通信システム | |
| JP2728114B2 (ja) | Ｆｍ変調回路 | |
| US5128966A (en) | System for demodulating frequency- or phase-modulated signals by quadrature-phase | |
| JP2000004122A (ja) | 角度復調器 | |
| JP4184870B2 (ja) | 直交変復調装置 | |
| JP3917919B2 (ja) | 直交復調誤差補償方法および回路 | |
| JPH11331291A (ja) | 自動利得制御方法および自動利得制御を備えた復調装置 | |
| JP4312705B2 (ja) | 直交復調誤差補償方法および直交復調誤差補償回路 | |
| JP3532908B2 (ja) | 周波数制御装置 | |
| JP2004274288A (ja) | 直交変調装置 | |
| JP2004241886A (ja) | 周波数制御回路、及びそれを用いた無線送受信装置とその周波数制御方法 | |
| JPH04275746A (ja) | 直交変調器 | |
| JP2000151732A (ja) | キャリア位相推定装置とキャリア位相推定装置を用いた復調器 | |
| JP3275179B2 (ja) | 量子化を用いる直角信号の復調 | |
| JP2853728B2 (ja) | ディジタル復調回路 | |
| JP3984377B2 (ja) | ディジタル変調装置 | |
| CA2245072C (en) | One bit digital quadrature vector modulator | |
| JP2705542B2 (ja) | 周波数誤差検出装置 | |
| JP3152358B2 (ja) | 周波数制御回路 | |
| JPH05304542A (ja) | 復調方法及び復調器 | |
| JP2744541B2 (ja) | 二重差動符号化通信装置 | |
| JPH04286246A (ja) | 変復調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3317964 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110614 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120614 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130614 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |