JP2002319987A - 位相検出回路および受信機 - Google Patents
位相検出回路および受信機Info
- Publication number
- JP2002319987A JP2002319987A JP2001202664A JP2001202664A JP2002319987A JP 2002319987 A JP2002319987 A JP 2002319987A JP 2001202664 A JP2001202664 A JP 2001202664A JP 2001202664 A JP2001202664 A JP 2001202664A JP 2002319987 A JP2002319987 A JP 2002319987A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- signal
- value
- quantization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
得ること。 【解決手段】 受信ベースバンド信号から受信信号の象
限を判定する象限判定部101と、所定の規則に基づい
て受信信号を回転後、判定された象限を二等分する直線
と原点で直交する直線に当該回転後の信号を射影する回
転射影部102と、射影後の信号を積分する積分器10
3と、積分結果の符号を判定して量子化する1ビット量
子化器104と、量子化後の信号を所定の時間だけ遅延
する遅延回路105と、判定結果と量子化後の信号とを
位相2πを法として加算する加算器1と、加算後の位相
値を順に内部のシフトレジスタでラッチし、シフトレジ
スタ内の全データのなかに2πをまたぐ位相値がある場
合には当該位相値を予め規定された特定の値に変換し、
その後、位相値の平均演算を行う低域通過フィルタ2
と、を備える構成とする。
Description
て、周波数変調または位相変調された受信信号の位相を
検出する位相検出回路および受信機に関するものであ
り、特に、ディジタル移動通信で使われるFSK(Frequ
ency Shift Keying)やPSK(Phase Shift Keying)信号
の位相を検出する位相検出回路および受信機に関するも
のである。
する。図30は、たとえば、特開平6−77737号公
報に示された従来の位相検出回路の構成を示す図であ
る。従来の位相検出回路は、ベースバンド信号から受信
信号の位相を検出する。図30において、101は象限
判定部であり、102は回転射影部であり、103は積
分器であり、104は1ビット量子化器であり、105
は遅延器であり、106は加算器であり、107は低域
通過フィルタである。なお、従来例は、回転射影部10
2,積分器103,1ビット量子化器104,遅延器1
05,加算器106,象限判定部101で、デルタシグ
マ変調器を構成する。
て説明する。象限判定部101では、受け取った同相成
分,直交成分の受信ベースバンド信号の正負から、受信
信号の象限を判定し、その結果に応じた粗位相値を出力
する。受信信号の象限が第1,第2,第3,第4象限の
場合は、それぞれ、0,1,2,3を出力する。
力するデータに応じて、受信複素ベースバンド信号を+
π/4または−π/4回転する。さらに、象限判定部1
01が検出した象限を二等分する直線と原点で直交する
直線に、この回転した信号を射影した符号付きの値を出
力する。
器103で積分され、さらに、1ビット量子化器104
で量子化される。1ビット量子化器104では、たとえ
ば、積分器103の出力が正のときに1を、負のときに
0を出力する。また、加算器106では、この出力値と
象限判定部101が出力する粗位相値とを加算する。ま
た、遅延器105では、1ビット量子化器104の出力
をデルタシグマ変調器の1基本クロック(1サイクル)
分だけ遅延して回転射影部102に対して出力する。
れた位相データに基づいて量子化雑音を平滑化する。図
31は、低域通過フィルタ107の構成を示す図であ
る。図31において、201はシフトレジスタであり、
202−1,202−2,・・・,202−kは乗算器で
あり、203は加算器である。低域通過フィルタ107
では、加算器106が出力する位相データが次々にシフ
トレジスタ201に入力される。乗算器202−1,
…,202−kでは、各レジスタの内容と係数とを乗算
し、加算器203では、すべての乗算結果を加算する。
たとえば、係数を1/kにするとk段の移動平均が加算
器203の出力に現れる。
体的に説明する。なお、以降の説明では、受信複素ベー
スバンド信号をI+jQで表す。たとえば、遅延器10
5の出力が1の場合、受信信号は−π/4回転され、式
(1)のように表すことができる。
は、受信信号は+π/4回転され、式(2)のように表
すことができる。
部101が検出した象限を二等分する直線と原点で直交
する直線に、この信号を射影する。このとき、直交する
直線の向きは、前記の象限判定部101で検出した象限
において位相が増加する方向が直線の正の方向に一致す
るように定める。
合、第1象限を二等分する直線と原点で直交する直線の
単位方向ベクトルは、第2象限の方向が正になるように
定めると、(−1/√2,1/√2)となる。回転した
受信信号のこの直線への射影は、直線の単位方向ベクト
ルとの内積で表されるので、遅延器105の出力が1の
ときは式(3)のように、遅延器105の出力が0のとき
は式(4)のように、それぞれ表すことができる。
第2象限を二等分する直線と原点で直交する直線の単位
方向ベクトルは、第3象限の方向が正になるように定め
ると、(−1/√2,―1/√2)となる。したがっ
て、回転した受信信号のこの直線への射影は、遅延器1
05の出力が1のときは式(5)のように、遅延器10
5の出力が0のときは式(6)のように、それぞれ表す
ことができる。
第3象限を二等分する直線と原点で直交する直線の単位
方向ベクトルは、第4象限の方向が正になるように定め
ると、(1/√2,―1/√2)となる。したがって、
回転した受信信号のこの直線への射影は、遅延器105
の出力が1のときは式(7)のように、遅延器105の
出力が0のときは式(8)のように、それぞれ表すこと
ができる。
第4象限を二等分する直線と原点で直交する直線の単位
方向ベクトルは、第1象限の方向が正になるように定め
ると、(1/√2,1/√2)となる。したがって、回
転した受信信号のこの直線への射影は、遅延器105の
出力が1のときは式(9)のように、遅延器105の出
力が0のときは式(10)のように、それぞれ表すこと
ができる。
判定部101が出力する粗位相値と1ビット量子化器1
04の出力の和なので、 受信信号が第1象限で積分器103の出力が正のとき1 受信信号が第1象限で積分器103の出力が負のとき0 受信信号が第2象限で積分器103の出力が正のとき2 受信信号が第2象限で積分器103の出力が負のとき1 受信信号が第3象限で積分器103の出力が正のとき3 受信信号が第3象限で積分器103の出力が負のとき2 受信信号が第4象限で積分器103の出力が正のとき4 受信信号が第4象限で積分器103の出力が負のとき3 となる。
転射影部102,1ビット量子化器104の出力は図3
2のように表すことができる。
θ(=I+jQ)が第1象限の場合を一例として、受信
ベースバンド信号の位相の検出方法を説明する。なお、
I=Acosθであり、Q=Asinθである。
5の出力に応じて−IまたはQを積分器103に対して
出力する。これを積分した積分器103の出力は、回転
射影部102の出力の平均値を表している。そして、1
ビット量子化器104では、積分器103の出力の正負
を判定する。たとえば、この出力が正のときは1を出力
するとともに遅延器105を経て回転射影部102から
−Iを出力させ、負のときは0を出力するとともに遅延
器105を経て回転射影部102からQを出力させる。
ここでは、帰還ループの働きにより、積分器103の出
力、すなわち、回転射影部102の出力の平均値がゼロ
に近づくように制御される。
定部101,回転射影部102,積分器103,1ビッ
ト量子化器104,遅延器105,加算器106に相
当)をNサイクル(Nは自然数)動作させ、そのうち、
1ビット量子化器104出力の正の回数がp回、負の回
数がq回であった場合は、帰還制御の結果、Nが十分大
きければ、「−pI+qQ≒0」かつ「p+q=N」が
成り立つ。また、このとき、加算器106は、1をp
回、0をq回出力するので、低域通過フィルタ107が
これを単純に平均すると、その出力は、式(11)のよ
うになる。 (1・p+0・q)/N=Q/(I+Q)=tanθ/(1+tanθ) (11)
力は、 θ=0のとき:tanθ/(1+tanθ)=0 θ=π/6のとき:tanθ/(1+tanθ)=
0.366≒1/3 θ=π/4のとき:tanθ/(1+tanθ)=1
/2 θ=π/3のとき:tanθ/(1+tanθ)=
0.634≒2/3 θ=π/2のとき:tanθ/(1+tanθ)=1 となり、低域通過フィルタ107の出力のπ/2倍は、
位相の近似値になる。図33は、従来の位相検出回路の
入力信号の位相と検出される位相の関係を示す図であ
る。
た従来の位相検出回路の各部の出力信号波形を示す図で
ある。図34において、横軸は時間を表し、横軸の数字
の単位はサイクルである。また、(a)は受信ベースバ
ンド信号の位相であり、(b)は受信ベースバンド信号
の同相成分と直交成分であり、(c)は回転射影部10
2の出力であり、(d)は積分器103の出力であり、
(e)は1ビット量子化器104の出力であり、(f)
は象限判定部101の出力であり、(g)は加算器10
6の出力であり、(h)は低域通過フィルタ107の出
力である。図34からわかるように、低域通過フィルタ
107の出力(h)は受信ベースバンド信号の位相
(a)を量子化したものになっている。
号が直接位相検出回路に入力される構成を示したが、こ
れに限らず、受信ベースバンド信号をある一定の角度だ
け回転し、回転後の信号の位相を位相検出回路で検出し
た後で、当該位相から回転した角度を差し引いて元の受
信ベースバンド信号の位相を求めることとしてもよい。
たとえば、複素ベースバンド信号I+jQを45度回転
して20.5倍した信号は、式(12)のように表すこと
ができる。
からI−Q,I+Qを作り、位相検出回路に入力して、
検出した位相から45度に相当する量子化値を差し引け
ば、受信ベースバンド信号の位相が求められる。
回路を備えたPSK受信機の構成を示す図である。図3
5において、301,302はミキサであり、303は
局部発振器であり、304は直交分波器であり、30
5,306は低域通過フィルタであり、307,308
は増幅器であり、309,310はA/D変換器(A/
D)であり、311は従来の位相検出回路であり、31
2は復調器である。この位相検出回路311は読み出し
専用メモリ(ROM)で構成される。
る。局部発振器303では、受信信号の中心周波数に等
しい周波数の局発信号を発振する。直交分波器304で
は、当該局発信号を分波して直交した局発信号を生成す
る。ミキサ301,302では、入力端子で受け取った
受信信号と直交局発信号とを混合し、同相成分および直
交成分のベースバンド信号を生成する。
では、ベースバンド信号から不要波成分を取り除き、増
幅器307,308では、不要成分除去後の信号を増幅
する。そして、A/D変換器309,310では、ベー
スバンド信号の同相成分Iと直交成分Qを量子化する。
号から受信信号の位相を検出する。具体的にいうと、位
相検出回路311のROMには、量子化ベースバンド信
号I,Qに対応した位相θ=arctan(Q/I)の
値があらかじめ書き込まれており、量子化ベースバンド
信号I,Qをアドレスとして、位相θを読み出す。最後
に、復調器312では、この位相θにしたがって受信デ
ータを復調する。
相検出器を用いた受信機では、受信信号のダイナミック
レンジが大きいため、高分解能のA/D変換器309,
310が必要で、それに伴い、位相検出回路311のR
OMの容量が非常に大きくなってしまう。そこで、実際
の受信機は、A/D変換器の前段にAGCを設け、A/
D変換器309,310の入力信号のダイナミックレン
ジを抑える処理を行っていた。図36は、ダイナミック
レンジを抑制可能な従来の受信機の構成を示す図であ
る。
出器313、および可変利得増幅器として動作する増幅
器307,308を設け、レベル検出器313の検出す
るベースバンド信号のレベルに応じて、可変利得増幅器
307,308の利得を増減させていた。
に示した従来の位相検出回路においては、たとえば、受
信信号が第4象限から第1象限に変化すると、従来の位
相検出回路の加算器106の出力は「3または4」から
「0または1」に変化する。そのため、低域通過フィル
タ107の出力は、中間の2前後の値となり、正しい位
相である0または4前後の値から大きくはずれてしま
う。このように、従来の位相検出回路では、位相の巡回
性を無視して単純に加算演算しているため、受信信号の
位相が0あるいは2πをまたいで変化したときに、低域
通過フィルタ107から出力される位相が正しく出力さ
れない場合がある、という問題があった(たとえば、図
34(h)のA部)。
+jQが第1象限から第2象限に移動した場合、回転射
影部102では、受信信号が第1象限のとき−I(負の
値)またはQ(正の値)を出力するが、受信信号が第2
象限に入ると、−Q(負の値)または−I(正の値)を
出力する。このとき、第1象限と第2象限の境界付近で
はIの絶対値がゼロに近いのに対し、Qの絶対値は小さ
くない。そのため、回転射影部102の出力は、遅延器
105の出力するデータによって変わり、0が出力され
た場合に第1象限ではQであったものが第2象限では−
Iに、1が出力された場合に第1象限では−Iであった
ものが第2象限では−Qに、大きく変化する(たとえ
ば、図34(c)のB部)。このように、従来の位相検
出回路では、受信信号の象限が変化したときに、回転射
影部102の出力が不連続に急変し、位相の検出値に一
時的に誤差を生じることがある、という問題があった
(たとえば、図34(h)のC部)。
グFM受信機では、上記2つの問題により位相検出値が
不正確になるため、復調信号の歪み率特性が劣化する、
という問題があり、また、従来の位相検出回路を用いた
FSK受信機やPSK受信機では、同様の理由から、受
信ビット誤り率特性が劣化する、という問題があった。
器を用いた受信機においては、AGCを設けているた
め、特に電波環境の変化が著しい移動通信環境に対し
て、受信レベルの急激な変動にAGCが追従できず、結
果的に、アナログFM受信機では歪み率特性が劣化し、
FSK受信機およびPSK受信機では受信ビット誤り率
特性が劣化する、という問題があった。
って、正確な位相検出を実現可能な位相検出回路を得る
ことを目的とする。また、高分解能のA/D変換器やA
GC増幅が不要で、かつ歪み率特性および受信ビット誤
り率特性の改善を実現可能な受信機を得ることを目的と
する。
目的を達成するために、本発明にかかる位相検出回路に
あっては、受信ベースバンド信号の位相を量子化する第
1の量子化手段(後述する実施の形態の位相量子化部4
01に相当)と、前記受信信号を所定の規則に基づいて
線形変換し、当該線形変換後の信号を選択出力する変換
選択手段(変換選択部402に相当)と、前記変換選択
手段の出力を積分する積分手段(積分器103に相当)
と、前記積分結果の符号を判定して量子化する第2の量
子化手段(1ビット量子化器104に相当)と、前記第
2の量子化手段の出力を所定の第1の時間遅延し、当該
遅延後の信号を前記変換選択手段に対して出力する遅延
手段(遅延器105に相当)と、前記第1の量子化手段
の出力と前記第2の量子化手段の出力とを位相2πの量
子化値を法として加算する加算手段(加算器1に相当)
と、前記加算後の位相値を順に内部のシフトレジスタで
ラッチし、当該シフトレジスタ内の全データのなかに位
相2πの量子化値をまたぐ位相値がある場合には全デー
タを所定の規則で変換し、位相2πの量子化値をまたぐ
位相値がない場合には変換処理を行わず、この状態で位
相値の平均演算を行うことにより、量子化雑音を平滑化
した位相値を出力する低域通過フィルタ手段(低域通過
フィルタ2に相当)と、を備えることを特徴とする。
は、受信ベースバンド信号の位相を量子化する第1の量
子化手段と、前記受信信号を所定の規則に基づいて線形
変換し、当該線形変換後の信号を選択出力する変換選択
手段(変換選択部403に相当)と、前記変換選択手段
の出力を積分する積分手段と、前記第1の量子化手段の
出力に基づいて、前記積分結果の符号を判定して量子化
する第2の量子化手段(1ビット量子化器5に相当)
と、前記第2の量子化手段の出力を所定の時間遅延し、
当該遅延後の信号を前記変換選択手段に対して出力する
遅延手段と、前記第1の量子化手段の出力と前記第2の
量子化手段の出力とを位相2πの量子化値を法として加
算する加算手段と、前記加算後の位相値を順に内部のシ
フトレジスタでラッチし、当該シフトレジスタ内の全デ
ータのなかに位相2πの量子化値をまたぐ位相値がある
場合には全データを所定の規則で変換し、位相2πの量
子化値をまたぐ位相値がない場合には変換処理を行わ
ず、この状態で位相値の平均演算を行うことにより、量
子化雑音を平滑化した位相値を出力する低域通過フィル
タ手段と、を備えることを特徴とする。
は、前記第1の量子化手段、前記変換選択手段、前記積
分手段、前記第2の量子化手段、前記遅延手段および前
記加算手段で、デルタシグマ変調器を構成することを特
徴とする。
は、複数段の積分器を備えたデルタシグマ変調器を備え
ることを特徴とする。
は、さらに、前記デルタシグマ変調器の前段に、所定の
第2の時間の間、前記受信ベースバンド信号を一定に保
持するためのサンプルホールド手段(サンプルホールド
回路3に相当)、を備えることを特徴とする。
は、受信ベースバンド信号から受信信号の象限を判定す
る象限判定手段(象限判定部101に相当)と、所定の
規則に基づいて受信信号を回転後、特定の直線に当該回
転後の信号を射影する回転射影手段(回転射影部102
に相当)と、前記回転射影手段の出力を積分する積分手
段と、前記積分結果の符号を判定して量子化する量子化
手段と、前記量子化後の信号を所定の第1の時間遅延
し、当該遅延後の信号を前記回転射影手段に対して出力
する遅延手段と、前記象限判定手段の出力と前記量子化
後の信号とを位相2πを法として加算する加算手段と、
前記加算後の位相値を順に内部のシフトレジスタでラッ
チし、当該シフトレジスタ内の全データのなかに2πを
またぐ位相値がある場合には当該位相値を予め規定され
た特定の値に変換し、2πをまたぐ位相値がない場合に
は変換処理を行わず、この状態で位相値の平均演算を行
うことにより、量子化雑音を平滑化した位相値を出力す
る低域通過フィルタ手段と、を備えることを特徴とす
る。
は、前記象限判定手段、前記回転射影手段、前記積分手
段、前記量子化手段、前記遅延手段および前記加算手段
で、デルタシグマ変調器を構成することを特徴とする。
は、受信ベースバンド信号から受信信号の象限を判定す
る象限判定手段と、所定の規則に基づいて受信信号を回
転後、特定の直線に当該回転後の信号を射影する回転射
影手段(回転射影部4に相当)と、前記回転射影手段の
出力を積分する積分手段と、前記判定された受信信号の
象限に基づいて、前記積分結果の符号を判定して量子化
する量子化手段(1ビット量子化器5に相当)と、前記
量子化後の信号を所定の時間遅延し、当該遅延後の信号
を前記回転射影手段に対して出力する遅延手段と、前記
象限判定手段の出力と前記量子化後の信号とを位相2π
を法として加算する加算手段と、前記加算後の位相値を
順に内部のシフトレジスタでラッチし、当該シフトレジ
スタ内の全データのなかに2πをまたぐ位相値がある場
合には当該位相値を予め規定された特定の値に変換し、
2πをまたぐ位相値がない場合には変換処理を行わず、
この状態で位相値の平均演算を行うことにより、量子化
雑音を平滑化した位相値を出力する低域通過フィルタ手
段と、を備え、前記象限判定手段、前記回転射影手段、
前記積分手段、前記量子化手段、前記遅延手段および前
記加算手段で、デルタシグマ変調器を構成することを特
徴とする。
は、複数段の積分器を備えたデルタシグマ変調器を備え
ることを特徴とする。
は、さらに、前記デルタシグマ変調器の前段に、所定の
第2の時間の間、前記受信ベースバンド信号を一定に保
持するためのサンプルホールド回路手段、を備えること
を特徴とする。
信ベースバンド信号の位相を量子化する第1の量子化手
段と、前記受信ベースバンド信号を所定の規則に基づい
て線形変換し、当該線形変換後の信号を選択出力する変
換選択手段と、前記変換選択手段の出力を積分する積分
手段と、前記積分結果の符号を判定して量子化する第2
の量子化手段と、前記第2の量子化手段の出力を所定の
第1の時間遅延し、当該遅延後の信号を前記変換選択手
段に対して出力する遅延手段と、前記第1の量子化手段
の出力と前記第2の量子化手段の出力とを位相2πの量
子化値を法として加算する加算手段と、前記加算後の位
相値を順に内部のシフトレジスタでラッチし、当該シフ
トレジスタ内の全データのなかに位相2πの量子化値を
またぐ位相値がある場合には全データを所定の規則で変
換し、位相2πの量子化値をまたぐ位相値がない場合に
は変換処理を行わず、この状態で位相値の平均演算を行
うことにより、量子化雑音を平滑化した位相値を出力す
る低域通過フィルタ手段と、前記位相値に基づいて受信
データを復調する復調器(復調器312に相当)と、を
備え、前記第1の量子化手段、前記変換選択手段、前記
積分手段、前記第2の量子化手段、前記遅延手段および
前記加算手段で、デルタシグマ変調器を構成することを
特徴とする。
信ベースバンド信号の位相を量子化する第1の量子化手
段と、前記受信ベースバンド信号を所定の規則に基づい
て線形変換し、当該線形変換後の信号を選択出力する変
換選択手段と、前記変換選択手段の出力を積分する積分
手段と、前記第1の量子化手段の出力に基づいて、前記
積分結果の符号を判定して量子化する第2の量子化手段
と、前記第2の量子化手段の出力を所定の時間遅延し、
当該遅延後の信号を前記変換選択手段に対して出力する
遅延手段と、前記第1の量子化手段の出力と前記第2の
量子化手段とを位相2πの量子化値を法として加算する
加算手段と、前記加算後の位相値を順に内部のシフトレ
ジスタでラッチし、当該シフトレジスタ内の全データの
なかに位相2πの量子化値をまたぐ位相値がある場合に
は全データを所定の規則で変換し、位相2πの量子化値
をまたぐ位相値がない場合には変換処理を行わず、この
状態で位相値の平均演算を行うことにより、量子化雑音
を平滑化した位相値を出力する低域通過フィルタ手段
と、前記位相値に基づいて受信データを復調する復調器
と、を備え、前記第1の量子化手段、前記変換選択手
段、前記積分手段、前記第2の量子化手段、前記遅延手
段および前記加算手段で、デルタシグマ変調器を構成す
ることを特徴とする。
記第1の量子化手段と前記変換選択手段の入力を差動と
することを特徴とする。
信ベースバンド信号の象限を判定する象限判定手段と、
所定の規則に基づいて受信信号を回転後、特定の直線に
当該回転後の信号を射影する回転射影手段と、前記回転
射影手段の出力を積分する積分手段と、前記積分結果の
符号を判定して量子化する量子化手段と、前記量子化後
の信号を所定の第1の時間遅延し、当該遅延後の信号を
前記回転射影手段に対して出力する遅延手段と、前記象
限判定手段の出力と前記量子化後の信号とを位相2πを
法として加算する加算手段と、前記加算後の位相値を順
に内部のシフトレジスタでラッチし、当該シフトレジス
タ内の全データのなかに2πをまたぐ位相値がある場合
には当該位相値を予め規定された特定の値に変換し、2
πをまたぐ位相値がない場合には変換処理を行わず、こ
の状態で位相値の平均演算を行うことにより、量子化雑
音を平滑化した位相値を出力する低域通過フィルタ手段
と、前記位相値に基づいて受信データを復調する復調器
と、を備え、前記象限判定手段、前記回転射影手段、前
記積分手段、前記量子化手段、前記遅延手段および前記
加算手段で、デルタシグマ変調器を構成することを特徴
とする。
信ベースバンド信号の象限を判定する象限判定手段と、
所定の規則に基づいて受信信号を回転後、特定の直線に
当該回転後の信号を射影する回転射影手段と、前記回転
射影手段の出力を積分する積分手段と、前記判定された
受信信号の象限に基づいて、前記積分結果の符号を判定
して量子化する量子化手段と、前記量子化後の信号を所
定の時間遅延し、当該遅延後の信号を前記回転射影手段
に対して出力する遅延手段と、前記象限判定手段の出力
と前記量子化後の信号とを位相2πを法として加算する
加算手段と、前記加算後の位相値を順に内部のシフトレ
ジスタでラッチし、当該シフトレジスタ内の全データの
なかに2πをまたぐ位相値がある場合には当該位相値を
予め規定された特定の値に変換し、2πをまたぐ位相値
がない場合には変換処理を行わず、この状態で位相値の
平均演算を行うことにより、量子化雑音を平滑化した位
相値を出力する低域通過フィルタ手段と、前記位相値に
基づいて受信データを復調する復調器と、を備え、前記
象限判定手段、前記回転射影手段、前記積分手段、前記
量子化手段、前記遅延手段および前記加算手段で、デル
タシグマ変調器を構成することを特徴とする。
記象限判定手段と前記回転射影手段の入力を差動とする
ことを特徴とする。
次構成のデルタシグマ変調器を備えることを特徴とす
る。
復調器は、発振器が生成するシンボルクロックのL倍の
クロックと前記位相値とを受け取り、当該位相値からシ
ンボルクロックの1/Lの分解能でデータ判定タイミン
グを探し、さらに、前記低域通過フィルタ手段を動作さ
せるための位相検出要求タイミングを生成するタイミン
グ再生手段(タイミング再生部13に相当)と、前記位
相値および前記データ判定タイミングに基づいて受信デ
ータを判定するデータ判定手段(データ判定部14に相
当)と、を備え、前記低域通過フィルタ手段は、位相検
出要求タイミングで動作することを特徴とする。
らに、前記デルタシグマ変調器の前段に、所定の第2の
時間の間、前記増幅後の受信ベースバンド信号を一定に
保持するためのサンプルホールド回路手段、を備えるこ
とを特徴とする。
回路および受信機の実施の形態を図面に基づいて詳細に
説明する。なお、この実施の形態によりこの発明が限定
されるものではない。
相検出回路の実施の形態1の構成を示す図である。図1
において、101は象限判定部であり、102は回転射
影部であり、103は積分器であり、104は1ビット
量子化器であり、105は遅延器であり、1は加算器で
あり、2は低域通過フィルタである。なお、本実施の形
態においては、象限判定部101,回転射影部102,
積分器103,1ビット量子化器104,遅延器10
5,加算器1で、デルタシグマ変調器を構成する。
作について説明する。なお、従来と同一の符号を付した
各構成についてはそれぞれ同様に動作する。象限判定部
101では、受け取った同相成分,直交成分の受信ベー
スバンド信号の正負から、受信信号の象限を判定し、そ
の結果に応じた粗位相値を出力する。受信信号の象限が
第1,第2,第3,第4象限の場合は、それぞれ、0,
1,2,3を出力する。
力するデータに応じて、受信複素ベースバンド信号を+
π/4または−π/4回転する。さらに、象限判定部1
01が検出した象限を二等分する直線と原点で直交する
直線に、この回転した信号を射影した符号付きの値を出
力する。そして、回転射影部102の出力は、積分器1
03で積分され、さらに、1ビット量子化器104で量
子化される。また、1ビット量子化器104では、たと
えば、積分器103の出力が正のときに1を、負のとき
に0を出力する。また、遅延器105では、1ビット量
子化器104の出力をデルタシグマ変調器の1基本クロ
ック(1サイクル)分だけ遅延して回転射影部102に
対して出力する。
る粗位相値と1ビット量子化器104の出力とを位相2
πの相当値を法として加算する。たとえば、上記のよう
に粗位相値が0,1,2,3で表され、1ビット量子化
器104の出力が0,1の場合、4を法として加算す
る。このような加算器は、3ビットの加算器の最上位ビ
ットを捨てることで容易に実現できる。
位相データに基づいて量子化雑音を平滑化する。図2
は、低域通過フィルタ2の構成を示す図である。図2に
おいて、201はシフトレジスタであり、202−1,
202−2,・・・,202−kは乗算器であり、206
は位相2πの相当値を法として加算する加算器であり、
204は比較判定部であり、205−1,205−2,
・・・,205−kはデータ変換部である。
力される位相データが次々にシフトレジスタ201に入
力される。このとき、比較判定部204がレジスタの内
容に0と3が混在していると判定した場合、データ変換
部205−1〜205−kでは、レジスタの出力データ
を0→4、1→5、2→2、3→3と変換する。一方、
比較判定部204がレジスタの内容に0と3が混在して
いないと判定した場合、データ変換部205−1〜20
5−kでは、レジスタの出力データを変換しないで出力
する。乗算器202−1〜202−kでは、各データ変
換部の出力と係数ci(i=1〜k)とを乗算し、加算
器206では、位相2πを法としてすべての乗算結果を
加算する。位相2πを法とした加算は、通常の加算を行
った後、4を法とした剰余を出力する。
算器1が位相2πを法とした加算を行い、また、低域通
過フィルタ2が、演算対象となるシフトレジスタ201
の出力に2πをまたぐ位相データが現れたとき、位相デ
ータの範囲を0〜2π(レジスタ出力では0〜3に相
当)からπ〜3π(データ変換部出力では2〜5に相
当)に変換して演算を行い、その後、位相データの範囲
を0〜2π(0〜3に相当)に戻す構成とした。これに
より、正しい平均演算結果が得られるため、正確な位相
検出を実現できる。
象限判定部101が受信信号の位相を2ビットで量子化
する場合について説明したが、実施の形態2では、量子
化分解能がN(自然数)の場合について説明する。
施の形態2の構成を示す図である。図3において、40
1は位相量子化部であり、402は変換選択部である。
なお、前述の実施の形態1と同様の構成については、同
一の符号を付してその説明を省略する。また、本実施の
形態においては、位相量子化部401,変換選択部40
2,積分器103,1ビット量子化器104,遅延器1
05,加算器1で、デルタシグマ変調器を構成する。
作を説明する前に、量子化分解能がNの場合における一
般的な位相検出回路の動作について説明する。図4は、
量子化分解能がNの場合における一般的な位相検出回路
の構成を示す図である。
角2π/Nの扇形の領域(N個)に分ける。第i領域
(iは自然数)には、位相が2(i−1)π/N以上か
つ2iπ/N未満の点が属する。位相量子化部401で
は、受信複素ベースバンド信号が属する領域を判定し、
その結果に応じた位相量子化値を出力する。受信信号が
第i領域に属する場合は、i−1を出力する。
力するデータに応じて、受信複素ベースバンド信号を+
π/Nまたは−π/N回転する。さらに、位相量子化部
401が検出した受信信号を含む領域を二等分する直線
と原点で直交する直線に、この回転した信号を射影した
符号付きの値を出力する。そして、変換選択部402の
出力は、積分器103で積分され、さらに、1ビット量
子化器104で量子化される。また、1ビット量子化器
104では、たとえば、積分器103の出力が正のとき
に1を、負のときに0を出力する。また、加算器106
では、この出力値と位相量子化部401が出力する位相
量子化値とを加算する。また、遅延器105では、1ビ
ット量子化器104の出力をデルタシグマ変調器の1基
本クロック分だけ遅延して変換選択部402に対して出
力する。
体的に説明する。なお、以降の説明では、受信複素ベー
スバンド信号Aejθ(=I+jQ)が第i領域に属す
ものとする。また、図5に示すように、受信複素ベース
バンド信号の位相をθ=2(i−1)π/N+φとす
る。ただし、φは0以上かつ2π/N未満の値である。
たとえば、遅延器105の出力が1の場合、受信信号は
−π/N回転され、式(13)のように表すことができ
る。
は、受信信号は+π/N回転され、式(14)のように
表すことができる。
化部401が検出した領域を二等分する直線と原点で直
交する直線に、この信号を射影する。このとき、直交す
る直線の向きは、前記の位相量子化部401で検出した
領域において位相が増加する方向が直線の正の方向に一
致するように定める。これにより、第i領域を二等分す
る直線と原点で直交する直線の単位方向ベクトルは、
(−sin(2i−1)π/N,cos(2i−1)π
/N)となる。回転した受信信号のこの直線への射影
は、直線の単位方向ベクトルとの内積で表されるので、
遅延器105の出力が1のときは式(15)のように、
遅延器105の出力が0のときは式(16)のように、
それぞれ表すことができる。
(17)または式(18)のように表すことができ、い
ずれも受信複素ベースバンド信号の線形変換となってい
る。
は、遅延器105の出力に応じて−Asin(2π/N
−φ)またはAsinφを積分器103に対して出力す
る。これを積分した積分器103の出力は、変換選択部
402の出力の平均値を表している。そして、1ビット
量子化器104では、積分器103の出力の正負を判定
する。そして、この出力が正のときは1を出力するとと
もに遅延器105を経て変換選択部402から−Asi
n(2π/N−φ)を出力させ、負のときは0を出力す
るとともに遅延器105を経て変換選択部402からA
sinφを出力させる。ここでは、帰還ループの働きに
より、積分器103の出力、すなわち、変換選択部40
2の出力の平均値がゼロに近づくように制御される。
子化部401,変換選択部402,積分器103,1ビ
ット量子化器104,遅延器105,加算器106に相
当)をMサイクル(Mは自然数)動作させ、そのうち、
1ビット量子化器104出力の正の回数がp回、負の回
数がq回であった場合は、帰還制御の結果、Mが十分大
きければ、「−psin(2π/N−φ)+qsinφ
≒0」かつ「p+q=M」が成り立つ。
位相量子化部401の出力はi−1であり、1ビット量
子化器104は1をp回、0をq回出力するので、加算
器106は、iをp回、i−1をq回出力する。したが
って、低域通過フィルタ107がこれを単純に平均する
と、その出力は、式(19)のようになる。
力は、 φ=0、すなわちθ=2(i−1)π/Nのとき: 式(17)の右辺=i−1 φ=π/N、すなわちθ=(2i−1)π/Nのと
き: 式(17)の右辺=i−1/2 φ=2π/N、すなわちθ=2iπ/Nのとき: 式(17)の右辺=i となり、低域通過フィルタ107の出力の2π/N倍
は、位相の近似値になる。
作について説明する。ここでは、上記一般的な位相検出
回路と異なる動作についてのみ説明する。加算器1で
は、位相量子化部401が出力する位相量子化値と1ビ
ット量子化器104の出力とを位相2πの量子化値を法
として加算する。
形態1と同様の手順で、上記加算された位相データに基
づいて量子化雑音を平滑化する。
述した実施の形態1と同様の効果が得られるとともに、
さらに、量子化分解能がN(自然数)の場合についても
対応可能となる。
にかかる位相検出回路の実施の形態3の構成を示す図で
ある。図6および図7において、3はサンプルホールド
回路である。なお、前述の実施の形態1または2と同様
の構成については、同一の符号を付してその説明を省略
する。また、図6の構成は、前述の実施の形態1の構成
(図1)にサンプルホールド回路3を適用しており、ま
た、図7の構成は、前述の実施の形態2の構成(図3)
にサンプルホールド回路3を適用しているが、これに限
らず、たとえば、図30や図4の構成に対してサンプル
ホールド回路3を適用することとしてもよい。
路内のデルタシグマ変調器(図6では象限判定部10
1,回転射影部102,積分器103,1ビット量子化
器104,遅延器105,加算器1に相当、図7では位
相量子化部401,変換選択部402,積分器103,
1ビット量子化器104,遅延器105,加算器1に相
当)によるデルタシグマ変調によって、十分な精度の位
相の量子化値が求められるまでのNサイクルの間、受信
ベースバンド信号を一定に保持する。
ルタシグマ変調器の動作中、回転射影部102および変
換選択部402の出力が一定になるため、さらに正確な
位相検出値を得ることができる。
デルタシグマ変調によって十分な精度の位相の量子化値
が求められるまでのNサイクルの間、受信ベースバンド
信号を一定に保持するため、次のような問題が残る。
PSKでは、送信信号はシンボルクロックごとに一定の
周波数または位相が決まった値をとる。実際には、送信
信号のスペクトルの広がりを抑えるために帯域制限を行
うので、送信信号は、シンボルクロックごとの特定のタ
イミングで一定の周波数または位相をとり、その他の部
分では周波数や位相が滑らかに変化する。そのため、受
信機では、任意のタイミングで周波数や位相を判定する
ことはできず、送信信号が一定の周波数や位相の値をと
るタイミングを見つけ、それに同期してデータの判定を
行う必要がある。そこで、受信機では、通常、シンボル
クロックの1/8または1/16の間隔で受信信号の周
波数や位相を検出し、その中から適切なデータ判定タイ
ミングを探している。
の1/8の周期で位相を検出する場合、実施の形態3の
位相検出回路では、検出のたびに受信したベースバンド
信号をサンプルホールド回路3で保持し、デルタシグマ
変調器をNサイクル動作させるので、シンボルクロック
の8N倍のクロックが必要になり、消費電力が大きくな
る。
題を解消する。図8は、本発明にかかる位相検出回路の
実施の形態4の構成を示す図である。図8において、4
は前述の回転射影部102とは動作が異なる回転射影部
であり、5は前述の1ビット量子化器104とは動作が
異なる1ビット量子化器である。なお、先に説明した実
施の形態1〜3と同様の構成については、同一の符号を
付してその説明を省略する。また、本実施の形態におい
ては、象限判定部101,回転射影部4,積分器10
3,1ビット量子化器5,遅延器105,加算器1で、
デルタシグマ変調器を構成する。また、図8の構成は、
説明の便宜上、前述の実施の形態1の構成(図1)の応用
例として記載しているが、これに限らず、たとえば、従
来の構成(図30)の応用例として記載してもよい。
作について説明する。なお、先に説明した実施の形態1
と同一の符号を付した各構成についてはそれぞれ同様に
動作する。
は、象限判定部101の出力に応じて動作する。たとえ
ば、1ビット量子化器5では、象限判定部101の出力
に応じて積分器103の出力の符号を判定し、 受信信号が第1象限で積分器103の出力が正のとき1 受信信号が第1象限で積分器103の出力が負のとき0 受信信号が第2象限で積分器103の出力が正のとき0 受信信号が第2象限で積分器103の出力が負のとき1 受信信号が第3象限で積分器103の出力が正のとき1 受信信号が第3象限で積分器103の出力が負のとき0 受信信号が第4象限で積分器103の出力が正のとき0 受信信号が第4象限で積分器103の出力が負のとき1 を出力する。
定部101の出力に応じて積分器103の出力の符号を
判定し、 受信信号が第1象限で積分器103の出力が正のとき0 受信信号が第1象限で積分器103の出力が負のとき1 受信信号が第2象限で積分器103の出力が正のとき1 受信信号が第2象限で積分器103の出力が負のとき0 受信信号が第3象限で積分器103の出力が正のとき0 受信信号が第3象限で積分器103の出力が負のとき1 受信信号が第4象限で積分器103の出力が正のとき1 受信信号が第4象限で積分器103の出力が負のとき0 を出力する。
理由を以下に説明する。まず、先に説明した実施の形態
1の位相検出回路では、1ビット量子化器が、積分器1
03の出力が正のとき1、負のとき0をそれぞれ出力
し、回転射影部102が、 受信信号が第1象限で遅延器105の出力が1のとき−I 受信信号が第1象限で遅延器105の出力が0のときQ 受信信号が第2象限で遅延器105の出力が1のとき−Q 受信信号が第2象限で遅延器105の出力が0のとき−I 受信信号が第3象限で遅延器105の出力が1のときI 受信信号が第3象限で遅延器105の出力が0のとき−Q 受信信号が第4象限で遅延器105の出力が1のときQ 受信信号が第4象限で遅延器105の出力が0のときI を選択出力していた。
転射影部4,1ビット量子化器5の出力は図32のよう
に表すことができる。これを便宜上、出力パターンAと
呼ぶことにする。
負の符号を逆にすると、積分器103の出力の符号も反
転する。そこで、出力信号の符号を反転すると同時に、
1ビット量子化器5の判定を逆にし、積分器103の出
力が正のとき0、負のとき1、をそれぞれ出力できるよ
うにする。このような符号反転を行っても、最終的に1
ビット量子化器5の出力にはかわりがない。
器103の出力が正のとき0、負のとき1、をそれぞれ
出力し、回転射影部4では、 受信信号が第1象限で遅延器105の出力が1のときI 受信信号が第1象限で遅延器105の出力が0のとき−Q 受信信号が第2象限で遅延器105の出力が1のときQ 受信信号が第2象限で遅延器105の出力が0のときI 受信信号が第3象限で遅延器105の出力が1のとき−I 受信信号が第3象限で遅延器105の出力が0のときQ 受信信号が第4象限で遅延器105の出力が1のとき−Q 受信信号が第4象限で遅延器105の出力が0のとき−I を選択出力する。
転射影部4,1ビット量子化器5の出力は図9のように
表すことができる。これを便宜上、出力パターンBと呼
ぶことにする。
は、上記出力パターンAとBを象限ごとに組み合わせて
出力する。すなわち、受信信号が第1象限のとき出力パ
ターンA、受信信号が第2象限のとき出力パターンB、
受信信号が第3象限のとき出力パターンA、受信信号が
第4象限のとき出力パターンB、となるようにする(図
10)か、または、受信信号が第1象限のとき出力パタ
ーンB、受信信号が第2象限のとき出力パターンA、受
信信号が第3象限のとき出力パターンB、受信信号が第
4象限のとき出力パターンA、となるようにする(図1
1)。
信ベースバンド信号I+jQが第1象限から第2象限に
移動したとき、回転射影部4では、受信信号が第1象限
で−I(負の値)またはQ(正の値)を出力し、第2象
限に入るとI(負の値)またはQ(正の値)を出力する
ことになる。このとき、第1象限と第2象限の境界付近
では、Iの絶対値がゼロに近いので、回転射影部4の出
力の変化が小さくなる。
の象限が変化しても象限の境界付近ではIの絶対値がゼ
ロに近いので、回転射影部4の出力の変化が小さく、デ
ルタシグマ変調器で得られる位相の検出値が正確にな
る。なお、本実施の形態においては、前述の実施の形態
3と同様に、サンプルホールド回路3を用いる構成とし
てもよい。
た実施の形態4の位相検出回路の各部の出力信号波形を
示す図である。図12において、横軸は時間を表し、横
軸の数字の単位はサイクルである。また、(a)は受信
ベースバンド信号の位相であり、(b)は受信ベースバ
ンド信号の同相成分と直交成分であり、(c)は回転射
影部4の出力であり、(d)は積分器103の出力であ
り、(e)は1ビット量子化器5の出力であり、(f)
は象限判定部101の出力であり、(g)は加算器1の
出力であり、(h)は低域通過フィルタ2の出力の波形
である。図12からわかるように、本実施の形態におい
ては、受信信号の象限が変化した場合でも、従来と比較
して位相の検出値の誤差が少なくなっている。
象限判定部101が受信信号の位相を2ビットで量子化
する場合について説明したが、実施の形態5では、量子
化分解能がN(自然数)の場合の具体例として、たとえ
ば、受信信号の位相を3ビットで量子化する場合につい
て説明する。
実施の形態5の構成を示す図である。図13において、
403は変換選択部である。なお、先に説明した実施の
形態4と同様の構成については、同一の符号を付してそ
の説明を省略する。また、図14は、実施の形態5の動
作を説明するための具体例を示す図である。
を中心とする中心角π/4の扇形の領域8個に分ける。
第i領域(iは自然数)には位相が(i−1)π/4以
上かつiπ/4未満の点が属する。位相量子化部401
では、受信複素ベースバンド信号が属する領域を判定
し、その結果に応じた位相量子化値を出力する。たとえ
ば、受信信号が第i領域に属する場合はi−1を出力す
る。位相量子化部401では、受け取った同相成分およ
び直交成分の受信ベースバンド信号の正負と絶対値の大
小から、図15に示すように、受信信号が属する領域を
判定し、その結果に応じた位相量子化値を出力する。
5では、位相量子化部401の出力に応じて動作する。
1ビット量子化器5では、位相量子化部401の出力に
応じて積分器103の出力の符号を判定する。図16お
よび図17は、位相量子化部401と1ビット量子化器
5と変換選択部403の出力を示す図である。
理由を以下に説明する。まず、先に説明した実施の形態
2の位相検出回路に従えば、1ビット量子化器5と変換
選択部403の出力は図18のように表すことができ
る。これを、便宜上、出力パターンAと呼ぶことにす
る。
の正負の符号を逆にすると、積分器103の出力の符号
も反転する。そこで、出力信号の符号を反転すると同時
に、1ビット量子化器5の判定を逆にし、積分器103
の出力が正のとき0、負のとき1、をそれぞれ出力する
ようにする。このような符号反転を行っても、最終的に
1ビット量子化器5の出力には変わりがない。すなわ
ち、1ビット量子化器と変換選択部403の出力は図1
9のように表すことができる。これを、出力パターンB
と呼ぶことにする。
は、上記出力パターンAとBを領域ごとに組み合わせて
出力する。すなわち、受信信号が奇数番目の領域のとき
出力パターンA、受信信号が偶数番目の領域のとき出力
パターンB、となるようにする(図16)か、または、
受信信号が奇数番目の領域のとき出力パターンB、受信
信号が偶数番目の領域のとき出力パターンA、となるよ
うにする(図17)。
信ベースバンド信号I+jQが第1領域から第2領域に
移動したとき、変換選択部403では、受信信号が第1
領域でQ(正の値)または−(I−Q)/20.5(負の
値)を出力し、第2領域に入るとI(正の値)または
(I−Q)/20.5(負の値)を出力することになる。
このとき、第1領域と第2領域の境界付近では、(I−
Q)/20.5の絶対値がゼロに近く、IとQの値はほぼ
等しいので、変換選択部403の出力の変化が小さくな
る。
の象限が変化しても象限の境界付近では(I−Q)/2
0.5の絶対値がゼロに近く、IとQの値はほぼ等しいの
で、変換選択部403の出力の変化が小さく、デルタシ
グマ変調器で得られる位相の検出値が正確になる。な
お、本実施の形態においては、前述の実施の形態3と同
様に、サンプルホールド回路3を用いる構成としてもよ
い。
〜5では、位相検出回路を1次のデルタシグマ変調器で
構成していたが、実施の形態6では、位相検出回路を2
次以上のデルタシグマ変調器で構成する。
実施の形態6の構成を示す図である。図20において、
6は加算器であり、7は積分器である。なお、前述の実
施の形態1〜3と同様の構成については、同一の符号を
付してその説明を省略する。また、本実施の形態におい
ては、象限判定部101,回転射影部4,積分器10
3,加算器6,積分器7,1ビット量子化器5,遅延器
105,加算器1で、2次のデルタシグマ変調器を構成
する。また、図20の構成は、説明の便宜上、前述の実
施の形態4の構成(図8)に加算器6および積分器7を
適用しているが、これに限らず、たとえば、実施の形態
1の構成(図1)や従来の構成(図30)に対して加算
器6および積分器7を適用することとしてもよい。
作について説明する。なお、先に説明した実施の形態1
〜5と同一の符号を付した各構成についてはそれぞれ同
様に動作する。
器103の出力とを加算し、その加算結果を積分器7に
対して出力する。そして、1ビット量子化器5では、積
分器7の出力(積分結果)を量子化し、0または1を出
力する。
相検出回路を2次以上のデルタシグマ変調器で構成して
いる。これにより、実施の形態1〜5のように、位相検
出回路を1次のデルタシグマ変調器で構成した場合に比
べて、量子化雑音の電力スペクトルが低周波側で小さ
く、高周波側で大きくなるため、低域通過フィルタ2に
よって高周波の雑音を除去することで、SN比を大幅に
改善できる。
位相検出器を2次のデルタシグマ変調器で構成した場合
について説明したが、これに限らず、位相検出器を3次
以上のデルタシグマ変調器で構成することとしてもよ
い。また、本実施の形態においては、前述の実施の形態
3と同様に、サンプルホールド回路3を用いる構成とし
てもよい。
象限判定部101が受信信号の位相を2ビットで量子化
する場合について説明したが、実施の形態7では、量子
化分解能がN(自然数)の場合について説明する。本実
施の形態においても、位相検出回路を2次以上のデルタ
シグマ変調器で構成する。
実施の形態7の構成を示す図である。本実施の形態に示
す2次デルタシグマ変調器は、たとえば、湯川彰「オー
バサンプリングA−D変換技術」(日経BP社)の37
頁に示された2次デルタシグマ変調器の構成例に基づい
ている。なお、前述の実施の形態1〜6と同様の構成に
ついては、同一の符号を付してその説明を省略する。ま
た、本実施の形態においては、位相量子化部401,変
換選択部403,積分器103,加算器6,積分器7,
1ビット量子化器5,遅延器105,加算器1で、2次
のデルタシグマ変調器を構成する。また、図21の構成
は、説明の便宜上、前述の実施の形態5の構成(図1
3)に加算器6および積分器7を適用しているが、これ
に限らず、たとえば、実施の形態2の構成(図3)や従
来の構成(図4)に対して加算器6および積分器7を適
用することとしてもよい。
作について説明する。なお、先に説明した実施の形態1
〜6と同一の符号を付した各構成についてはそれぞれ同
様に動作する。
換選択部403の出力を減算し、その減算結果を積分器
7に対して出力する。そして、1ビット量子化器5で
は、積分器7の出力(積分結果)を量子化し、0または
1を出力する。
相検出回路の構成を示す図である。この例に示した2次
デルタシグマ変調器は、上記湯川彰「オーバサンプリン
グA−D変換技術」(日経BP社)の43頁に示された
2次デルタシグマ変調器の構成例に基づいている。図2
2において、8は遅延器であり、9は増幅器である。な
お、上記図21と同様の構成については、同一の符号を
付してその説明を省略する。また、図22においては、
位相量子化部401,変換選択部403,積分器10
3,遅延器8,増幅器9,加算器6,積分器7,1ビッ
ト量子化器5,遅延器105,加算器1で、2次のデル
タシグマ変調器を構成する。また、図22の構成は、説
明の便宜上、前述の実施の形態5の構成(図13)に加
算器6,積分器7,遅延器8および増幅器9を適用して
いるが、これに限らず、たとえば、実施の形態2の構成
(図3)や従来の構成(図4)に対して加算器6,積分
器7,遅延器8および乗算器9を適用することとしても
よい。
いて説明する。なお、先に説明した実施の形態1〜6と
同一の符号を付した各構成についてはそれぞれ同様に動
作する。
イクル分だけ遅延し、加算器6に対して出力する。ま
た、増幅器9では、変換選択部403の出力を2倍し、
加算器6に対して出力する。加算器6では、遅延器8の
出力から増幅器9の出力を減算し、その減算結果を積分
器7に対して出力する。そして、1ビット量子化器5で
は、積分器7の出力(積分結果)を量子化し、0または
1を出力する。
構成にすると、量子化雑音の電力スペクトル密度が信号
帯域の低周波域で小さく、信号帯域外の高周波域で大き
くなるように雑音を整形できる。そのため、後続の低域
通過フィルタ2で高周波域を抑圧すると、結果的に総合
の雑音電力が小さくなり、SN比が向上する。
よび図22に示すように、位相検出回路を2次以上のデ
ルタシグマ変調器で構成している。これにより、実施の
形態1〜5のように、位相検出回路を1次のデルタシグ
マ変調器で構成した場合に比べて、量子化雑音の電力ス
ペクトル密度が低周波側で小さく、高周波側で大きくな
るため、低域通過フィルタ2によって高周波の雑音を除
去することで、SN比を大幅に改善できる。
位相検出器を2次のデルタシグマ変調器で構成した場合
について説明したが、これに限らず、位相検出器を3次
以上のデルタシグマ変調器で構成することとしてもよ
い。また、本実施の形態においては、前述の実施の形態
3と同様に、サンプルホールド回路3を用いる構成とし
てもよい。
位相検出回路(実施の形態1〜7)を備えた受信機の構
成を示す図である。図23において、301,302は
ミキサであり、303は局部発振器であり、304は直
交分波器であり、305,306は低域通過フィルタで
あり、307,308は増幅器であり、11は実施の形
態1〜7の位相検出回路であり、312は復調器であ
る。位相検出回路11では、受信ベースバンド信号の同
相成分Iと直交成分Qから位相を検出する。なお、位相
検出回路11は、実施の形態1〜7のいずれの構成を用
いてもよい。また、従来と同一の符号を付した各構成に
ついてはそれぞれ同様に動作する。
ては、式(11)で説明したように、受信ベースバンド
信号の同相成分Iと直交成分Qの比tanθから位相の
量子化値を導出する位相検出回路を用いる構成としたた
め、受信信号の包絡線振幅に関係なく位相を検出でき、
従来必要としていた高分解能のA/D変換器やAGCが
不要になる。
〜4の説明では、同相成分と直交成分の受信ベースバン
ド信号が、シングルエンドの信号として位相検出回路に
入力されていた。このような例は、図23のような構成
の受信機で見られる。シングルエンド入力の位相検出回
路11では、シングルエンドの受信ベースバンド信号の
同相成分Iと直交成分Qから位相を検出するため、たと
えば、位相量子化部401と変換選択部402は、次の
ように構成される。
子化部(象限判定部)の構成を示す図である。たとえ
ば、位相量子化部401の量子化分解能が4(2ビッ
ト)の場合、位相量子化部401は、図24に示すよう
に、比較器210,211で構成される。また、図25
は、図23の受信機における変換選択部(回転射影部)
の構成を示す図である。変換選択部402は、図25に
示すように、反転増幅器212,213,セレクタ21
4で構成される。
受信ベースバンド信号の同相成分Iと直交成分Qを0と
比較して符号を判定し、1ビットのデータを出力する。
また、反転増幅器212および213では、それぞれ受
信ベースバンド信号の同相成分Iと直交成分Qの符号を
反転し、−I,−Qとする。そして、各信号I,Q,−
I,−Qはセレクタ214に入力され、セレクタ214
では、位相量子化部401と1ビット量子化器5の出力
符号に基づいて、いずれか1つの信号を選択する。
おいては、受信ベースバンド信号がシングルエンド信号
の場合、次のような問題があった。たとえば、ミキサ3
01および302の出力から位相検出回路11の入力ま
での間に存在するベースバンドの低域通過フィルタ30
5および306や増幅器307および308で、受信ベ
ースバンド信号に同相雑音や直流オフセットが加わる
と、それを除去することが困難である。また、同相雑音
や直流オフセットが大きいと、正確な位相を検出できな
くなる。また、反転増幅器211および212の利得が
正確に−1とならず−a(a≠1)になると、セレクタ
214の入力が、I,Q,−aI,−aQとなって、や
はり正確に位相を検出できない。
のである。図26は、本発明にかかる位相検出回路を備
えた受信機の構成を示す図である。図26において、3
21,322は差動出力のミキサであり、325,32
6は差動入出力の低域通過フィルタであり、327,3
28は差動入出力の増幅器であり、12は差動入力の位
相検出回路である。差動入力の位相検出回路12では、
差動の受信ベースバンド信号の同相成分Iと直交成分Q
から位相を検出するため、たとえば、位相量子化部40
1と変換選択部402は、次のように構成される。
位相量子化部(象限判定部)の構成を示す図である。た
とえば、位相量子化部401の量子化分解能が4(2ビ
ット)の場合、位相量子化部401は、図27に示すよ
うに、比較器220,221で構成される。また、図2
8は、実施の形態9の受信機における変換選択部(回転
射影部)の構成を示す図である。変換選択部402は、
図28に示すように、セレクタ222,223,22
6,減算器224,225で構成される。
の同相成分Iについて、非反転信号I+と反転信号I-を
比較して符号を判定し、1ビットのデータを出力する。
同様に、比較器221では、受信ベースバンド信号の直
交成分Qについて、非反転信号Q+と反転信号Q-を比較
して符号を判定し、1ビットのデータを出力する。ま
た、セレクタ222および223では、それぞれ受信ベ
ースバンド信号の同相成分Iと直交成分Qについて、非
反転信号(I+,Q+)と反転信号(I-,Q-)のどちら
を減算器224および225の被減数側に入力し、どち
らを減数側に入力するかを、位相量子化部401と1ビ
ット量子化器5の出力符号に基づいて選択する。したが
って、減算器224は、I+−I-,I-−I+のいずれか
を、減算器225は、Q+−Q-,Q-−Q+のいずれかを
出力することとなる。そして、セレクタ226では、位
相量子化部401と1ビット量子化器5の出力符号に基
づいて、減算器224の出力または減算器225の出力
のいずれかを選択して出力する。
相量子化部401と変換選択部402が差動で構成され
ているため、受信ベースバンド信号の非反転成分と反転
成分に同量の同相雑音や直流オフセットが加わった場合
であっても、互いに打ち消しあって正確な位相を検出で
きる。また、反転増幅器の利得の精度が問題になること
もない。
換選択部402の構成を一例として本実施の形態の動作
を説明したが、これに限らず、先に説明した位相量子化
部401と変換選択部403の組み合わせ、および象限
判定部101と回転射影部102の組み合わせにおいて
も同様に適用可能である。
受信機内の復調器312の構成を示す図である。図29
において、13はタイミング再生部であり、14はデー
タ判定部であり、15は発振器である。本実施の形態で
は、実施の形態1〜7の位相検出回路を備えたディジタ
ル周波数変調(FSK)または位相変調(PSK)受信
機のなかから、特に、位相検出回路11と復調器312
の構成を示したものである。
ンボルクロックの1/8または1/16の間隔で受信信
号の周波数や位相を検出し、その中から適切なデータ判
定タイミングを探している。図29に示す復調器312
において、タイミング再生部13では、たとえば、発振
器15が発振するシンボルクロックの16倍のクロック
と、位相検出回路11が出力する受信信号の位相情報
と、を受け取り、当該受信信号の位相からシンボルクロ
ックの1/16の分解能でデータ判定タイミングを探
す。
出回路11に対して位相検出要求タイミング信号を出力
する。この位相検出要求タイミング信号は、たとえば、
0〜15の値であらわされており、受信開始後、データ
判定タイミングが見つかるまでは、シンボルクロックの
16倍のクロックごとに0〜15の値を出力する。そし
て、データ判定タイミングが見つかった後は、たとえ
ば、そのデータ判定タイミングがシンボルクロックの1
6倍クロックの位相0であった場合、シンボルクロック
1クロックごとに0の値を出力する。
13が指示する位相検出要求タイミングでのみ、加算器
206,比較判定部204,乗算器202−1〜202
−k,データ変換部205−1〜205−kを動作させ
る。
タイミング再生部13の指示する位相検出要求タイミン
グでのみ、位相検出回路11内の低域通過フィルタ2を
動作させる構成としたため、消費電力を低減できる。
路11を一例として本実施の形態の動作を説明したが、
これに限らず、図26に示す位相検出回路12において
も同様に適用可能である。
ば、加算手段が位相2πの量子化値を法とした加算を行
い、さらに、低域通過フィルタ手段が、演算対象となる
シフトレジスタの出力に位相2πの量子化値をまたぐ位
相データが現れたとき、位相データの範囲を0〜2πか
らπ〜3πに変換して演算を行い、その後、位相データ
の範囲を0〜2πに戻す構成とした。これにより、正し
い平均演算結果が得られるため、正確な位相検出を実現
できる、という効果を奏する。
が、判定された受信信号の領域に基づいて積分手段出力
の符号を判定して量子化する構成とした。また、変換選
択手段が、異なる出力パターンを領域ごとに組み合わせ
て出力する構成とした。これにより、変換選択手段出力
の変化が小さくなり、位相の検出値がさらに正確にな
る、という効果を奏する。
変換選択手段、積分手段、第2の量子化手段、遅延手段
および加算手段で、デルタシグマ変調器を構成すること
としたため、低域通過フィルタ手段にて正しい平均演算
結果を得ることができる、という効果を奏する。
以上のデルタシグマ変調器で構成する。これにより、位
相検出回路を1次のデルタシグマ変調器で構成した場合
に比べて、量子化雑音の電力スペクトルが低周波側で小
さく、高周波側で大きくなるため、低域通過フィルタ手
段によって高周波の雑音を除去することでSN比を大幅
に改善できる、という効果を奏する。
路を設けたことにより、デルタシグマ変調器の動作中、
変換選択手段の出力が一定になるため、さらに正確な位
相検出値を得ることができる、という効果を奏する。
を法とした加算を行い、さらに、低域通過フィルタ手段
が、演算対象となるシフトレジスタの出力に2πをまた
ぐ位相データが現れたとき、位相データの範囲を0〜2
πからπ〜3πに変換して演算を行い、その後、位相デ
ータの範囲を0〜2πに戻す構成とした。これにより、
正しい平均演算結果が得られるため、正確な位相検出を
実現できる、という効果を奏する。
射影手段、積分手段、量子化手段、遅延手段および加算
手段で、デルタシグマ変調器を構成することとしたた
め、低域通過フィルタ手段にて正しい平均演算結果を得
ることができる、という効果を奏する。
された受信信号の象限に基づいて積分手段出力の符号を
判定して量子化する構成とした。すなわち、この位相検
出回路は、異なる出力パターンを象限ごとに組み合わせ
て出力する。これにより、回転射影手段出力の変化が小
さくなり、位相の検出値がさらに正確になる、という効
果を奏する。
以上のデルタシグマ変調器で構成する。これにより、位
相検出回路を1次のデルタシグマ変調器で構成した場合
に比べて、量子化雑音の電力スペクトルが低周波側で小
さく、高周波側で大きくなるため、低域通過フィルタ手
段によって高周波の雑音を除去することでSN比を大幅
に改善できる、という効果を奏する。
の動作中、回転射影手段の出力が一定になるため、さら
に正確な位相検出値を得ることができる、という効果を
奏する。
号の同相成分Iと直交成分Qの比を量子化する位相検出
回路を用いる構成としたため、従来必要としていた、高
分解能のA/D変換器やAGCが不要になる、という効
果を奏する。また、正確な位相検出を実現可能な位相検
出装置を用いることで、受信機における歪み率特性およ
び受信ビット誤り率特性を大幅に改善できる、という効
果を奏する。
が、判定された受信信号の象限に基づいて積分手段出力
の符号を判定して量子化する構成とした。すなわち、こ
の位相検出回路は、異なる出力パターンを象限ごとに組
み合わせて出力する。これにより、変換選択手段出力の
変化が小さくなり、位相の検出値がさらに正確になる、
という効果を奏する。
変換選択手段が差動で構成されているため、受信ベース
バンド信号の非反転成分と反転成分に同量の同相雑音や
直流オフセットが加わった場合であっても、互いに打ち
消しあって正確な位相を検出できる、という効果を奏す
る。
号の同相成分Iと直交成分Qの比を量子化する位相検出
回路を用いる構成としたため、従来必要としていた、高
分解能のA/D変換器やAGCが不要になる、という効
果を奏する。また、正確な位相検出を実現可能な位相検
出装置を用いることで、受信機における歪み率特性およ
び受信ビット誤り率特性を大幅に改善できる、という効
果を奏する。
された受信信号の象限に基づいて積分手段出力の符号を
判定して量子化する構成とした。すなわち、この位相検
出回路は、異なる出力パターンを象限ごとに組み合わせ
て出力する。これにより、回転射影手段出力の変化が小
さくなり、位相の検出値がさらに正確になる、という効
果を奏する。
射影手段が差動で構成されているため、受信ベースバン
ド信号の非反転成分と反転成分に同量の同相雑音や直流
オフセットが加わった場合であっても、互いに打ち消し
あって正確な位相を検出できる、という効果を奏する。
数段の積分器を備えた2次以上のデルタシグマ変調器で
構成する。これにより、位相検出回路を1次のデルタシ
グマ変調器で構成した場合に比べて、量子化雑音の電力
スペクトルが低周波側で小さく、高周波側で大きくなる
ため、低域通過フィルタ手段によって高周波の雑音を除
去することでSN比を大幅に改善できる、という効果を
奏する。
の指示する位相検出要求タイミングでのみ、位相検出回
路内の低域通過フィルタ手段を動作させる構成としたた
め、消費電力を大幅に低減できる、という効果を奏す
る。
の動作中、回転射影手段または変換選択手段の出力が一
定になるため、さらに正確な位相検出値を得ることがで
きる、という効果を奏する。
の構成を示す図である。
の構成を示す図である。
相検出回路の構成を示す図である。
図である。
の構成を示す図である。
の構成を示す図である。
の構成を示す図である。
の出力(出力パターンB)を示す図である。
器の出力を示す図である。
器の出力を示す図である。
態4の位相検出回路の各部の出力信号波形を示す図であ
る。
5の構成を示す図である。
例を示す図である。
である。
択部の出力を示す図である。
択部の出力を示す図である。
択部の出力(出力パターンA)を示す図である。
択部の出力(出力パターンB)を示す図である。
6の構成を示す図である。
7の構成を示す図である。
7の構成を示す図である。
の形態8の受信機の構成を示す図である。
限判定部)の構成を示す図である。
射影部)の構成を示す図である。
の形態9の受信機の構成を示す図である。
部(象限判定部)の構成を示す図である。
(回転射影部)の構成を示す図である。
0)を示す図である。
る。
ある。
器の出力(出力パターンA)を示す図である。
出される位相との関係を示す図である。
相検出回路の各部の出力信号波形を示す図である。
の構成を示す図である。
信機の構成を示す図である。
タ、3 サンプルホールド回路、4,102 回転射影
部、5,104 1ビット量子化器、7,103 積分
器、8,105 遅延器、9 増幅器、11,12 位
相検出回路、13 タイミング再生部、14 データ判
定部、15 発振器、101 象限判定部、201 シ
フトレジスタ、202−1,202−2,202−k
乗算器、203,206 加算器、204 比較判定
部、205−1,205−2,205−k データ変換
部、210,211,220,221 比較器、21
2,213 反転増幅器、214,222,223,2
26 セレクタ、224,225 減算器、301,3
02,321,322 ミキサ、303 局部発振器、
304 直交分波器、305,306,325,326
低域通過フィルタ、307,308,327,328
増幅器、309,310 A/D変換器(A/D)、
311 位相検出回路、312 復調器、313 レベ
ル検出器、401位相量子化部、402,403 変換
選択部。
5)
号が直接位相検出回路に入力される構成を示したが、こ
れに限らず、受信ベースバンド信号をある一定の角度だ
け回転し、回転後の信号の位相を位相検出回路で検出し
た後で、当該位相から回転した角度を差し引いて元の受
信ベースバンド信号の位相を求めることとしてもよい。
たとえば、複素ベースバンド信号I+jQを45度回転
して√2倍した信号は、式(12)のように表すことが
できる。
信ベースバンド信号I+jQが第1領域から第2領域に
移動したとき、変換選択部403では、受信信号が第1
領域でQ(正の値)または−(I−Q)/√2(負の
値)を出力し、第2領域に入るとI(正の値)または
(I−Q)/√2(負の値)を出力することになる。こ
のとき、第1領域と第2領域の境界付近では、(I−
Q)/√2の絶対値がゼロに近く、IとQの値はほぼ等
しいので、変換選択部403の出力の変化が小さくな
る。
の象限が変化しても象限の境界付近では(I−Q)/√
2の絶対値がゼロに近く、IとQの値はほぼ等しいの
で、変換選択部403の出力の変化が小さく、デルタシ
グマ変調器で得られる位相の検出値が正確になる。な
お、本実施の形態においては、前述の実施の形態3と同
様に、サンプルホールド回路3を用いる構成としてもよ
い。
Claims (19)
- 【請求項1】 受信ベースバンド信号の位相を量子化す
る第1の量子化手段と、 前記受信信号を所定の規則に基づいて線形変換し、当該
線形変換後の信号を選択出力する変換選択手段と、 前記変換選択手段の出力を積分する積分手段と、 前記積分結果の符号を判定して量子化する第2の量子化
手段と、 前記第2の量子化手段の出力を所定の第1の時間遅延
し、当該遅延後の信号を前記変換選択手段に対して出力
する遅延手段と、 前記第1の量子化手段の出力と前記第2の量子化手段の
出力とを位相2πの量子化値を法として加算する加算手
段と、 前記加算後の位相値を順に内部のシフトレジスタでラッ
チし、当該シフトレジスタ内の全データのなかに位相2
πの量子化値をまたぐ位相値がある場合には全データを
所定の規則で変換し、位相2πの量子化値をまたぐ位相
値がない場合には変換処理を行わず、この状態で位相値
の平均演算を行うことにより、量子化雑音を平滑化した
位相値を出力する低域通過フィルタ手段と、 を備えることを特徴とする位相検出回路。 - 【請求項2】 受信ベースバンド信号の位相を量子化す
る第1の量子化手段と、 前記受信信号を所定の規則に基づいて線形変換し、当該
線形変換後の信号を選択出力する変換選択手段と、 前記変換選択手段の出力を積分する積分手段と、 前記第1の量子化手段の出力に基づいて、前記積分結果
の符号を判定して量子化する第2の量子化手段と、 前記第2の量子化手段の出力を所定の時間遅延し、当該
遅延後の信号を前記変換選択手段に対して出力する遅延
手段と、 前記第1の量子化手段の出力と前記第2の量子化手段の
出力とを位相2πの量子化値を法として加算する加算手
段と、 前記加算後の位相値を順に内部のシフトレジスタでラッ
チし、当該シフトレジスタ内の全データのなかに位相2
πの量子化値をまたぐ位相値がある場合には全データを
所定の規則で変換し、位相2πの量子化値をまたぐ位相
値がない場合には変換処理を行わず、この状態で位相値
の平均演算を行うことにより、量子化雑音を平滑化した
位相値を出力する低域通過フィルタ手段と、 を備えることを特徴とする位相検出回路。 - 【請求項3】 前記第1の量子化手段、前記変換選択手
段、前記積分手段、前記第2の量子化手段、前記遅延手
段および前記加算手段で、デルタシグマ変調器を構成す
ることを特徴とする請求項1または2に記載の位相検出
回路。 - 【請求項4】 複数段の積分器を備えたデルタシグマ変
調器を備えることを特徴とする請求項3に記載の位相検
出回路。 - 【請求項5】 さらに、前記デルタシグマ変調器の前段
に、所定の第2の時間の間、前記受信ベースバンド信号
を一定に保持するためのサンプルホールド回路手段、 を備えることを特徴とする請求項3または4に記載の位
相検出回路。 - 【請求項6】 受信ベースバンド信号から受信信号の象
限を判定する象限判定手段と、 所定の規則に基づいて受信信号を回転後、特定の直線に
当該回転後の信号を射影する回転射影手段と、 前記回転射影手段の出力を積分する積分手段と、 前記積分結果の符号を判定して量子化する量子化手段
と、 前記量子化後の信号を所定の第1の時間遅延し、当該遅
延後の信号を前記回転射影手段に対して出力する遅延手
段と、 前記象限判定手段の出力と前記量子化後の信号とを位相
2πを法として加算する加算手段と、 前記加算後の位相値を順に内部のシフトレジスタでラッ
チし、当該シフトレジスタ内の全データのなかに2πを
またぐ位相値がある場合には当該位相値を予め規定され
た特定の値に変換し、2πをまたぐ位相値がない場合に
は変換処理を行わず、この状態で位相値の平均演算を行
うことにより、量子化雑音を平滑化した位相値を出力す
る低域通過フィルタ手段と、 を備えることを特徴とする位相検出回路。 - 【請求項7】 前記象限判定手段、前記回転射影手段、
前記積分手段、前記量子化手段、前記遅延手段および前
記加算手段で、デルタシグマ変調器を構成することを特
徴とする請求項6に記載の位相検出回路。 - 【請求項8】 受信ベースバンド信号から受信信号の象
限を判定する象限判定手段と、 所定の規則に基づいて受信信号を回転後、特定の直線に
当該回転後の信号を射影する回転射影手段と、 前記回転射影手段の出力を積分する積分手段と、 前記判定された受信信号の象限に基づいて、前記積分結
果の符号を判定して量子化する量子化手段と、 前記量子化後の信号を所定の時間遅延し、当該遅延後の
信号を前記回転射影手段に対して出力する遅延手段と、 前記象限判定手段の出力と前記量子化後の信号とを位相
2πを法として加算する加算手段と、 前記加算後の位相値を順に内部のシフトレジスタでラッ
チし、当該シフトレジスタ内の全データのなかに2πを
またぐ位相値がある場合には当該位相値を予め規定され
た特定の値に変換し、2πをまたぐ位相値がない場合に
は変換処理を行わず、この状態で位相値の平均演算を行
うことにより、量子化雑音を平滑化した位相値を出力す
る低域通過フィルタ手段と、 を備え、 前記象限判定手段、前記回転射影手段、前記積分手段、
前記量子化手段、前記遅延手段および前記加算手段で、
デルタシグマ変調器を構成することを特徴とする位相検
出回路。 - 【請求項9】 複数段の積分器を備えたデルタシグマ変
調器を備えることを特徴とする請求項7または8に記載
の位相検出回路。 - 【請求項10】 さらに、前記デルタシグマ変調器の前
段に、所定の第2の時間の間、前記受信ベースバンド信
号を一定に保持するためのサンプルホールド回路手段、 を備えることを特徴とする請求項7、8または9に記載
の位相検出回路。 - 【請求項11】 受信ベースバンド信号の位相を量子化
する第1の量子化手段と、 前記受信ベースバンド信号を所定の規則に基づいて線形
変換し、当該線形変換後の信号を選択出力する変換選択
手段と、 前記変換選択手段の出力を積分する積分手段と、 前記積分結果の符号を判定して量子化する第2の量子化
手段と、 前記第2の量子化手段の出力を所定の第1の時間遅延
し、当該遅延後の信号を前記変換選択手段に対して出力
する遅延手段と、 前記第1の量子化手段の出力と前記第2の量子化手段の
出力とを位相2πの量子化値を法として加算する加算手
段と、 前記加算後の位相値を順に内部のシフトレジスタでラッ
チし、当該シフトレジスタ内の全データのなかに位相2
πの量子化値をまたぐ位相値がある場合には全データを
所定の規則で変換し、位相2πの量子化値をまたぐ位相
値がない場合には変換処理を行わず、この状態で位相値
の平均演算を行うことにより、量子化雑音を平滑化した
位相値を出力する低域通過フィルタ手段と、 前記位相値に基づいて受信データを復調する復調器と、
を備え、 前記第1の量子化手段、前記変換選択手段、前記積分手
段、前記第2の量子化手段、前記遅延手段および前記加
算手段で、デルタシグマ変調器を構成することを特徴と
する受信機。 - 【請求項12】 受信ベースバンド信号の位相を量子化
する第1の量子化手段と、 前記受信ベースバンド信号を所定の規則に基づいて線形
変換し、当該線形変換後の信号を選択出力する変換選択
手段と、 前記変換選択手段の出力を積分する積分手段と、 前記第1の量子化手段の出力に基づいて、前記積分結果
の符号を判定して量子化する第2の量子化手段と、 前記第2の量子化手段の出力を所定の時間遅延し、当該
遅延後の信号を前記変換選択手段に対して出力する遅延
手段と、 前記第1の量子化手段の出力と前記第2の量子化手段と
を位相2πの量子化値を法として加算する加算手段と、 前記加算後の位相値を順に内部のシフトレジスタでラッ
チし、当該シフトレジスタ内の全データのなかに位相2
πの量子化値をまたぐ位相値がある場合には全データを
所定の規則で変換し、位相2πの量子化値をまたぐ位相
値がない場合には変換処理を行わず、この状態で位相値
の平均演算を行うことにより、量子化雑音を平滑化した
位相値を出力する低域通過フィルタ手段と、 前記位相値に基づいて受信データを復調する復調器と、 を備え、 前記第1の量子化手段、前記変換選択手段、前記積分手
段、前記第2の量子化手段、前記遅延手段および前記加
算手段で、デルタシグマ変調器を構成することを特徴と
する受信機。 - 【請求項13】 前記第1の量子化手段と前記変換選択
手段の入力を差動とすることを特徴とする請求項11ま
たは12に記載の受信機。 - 【請求項14】 受信ベースバンド信号の象限を判定す
る象限判定手段と、 所定の規則に基づいて受信信号を回転後、特定の直線に
当該回転後の信号を射影する回転射影手段と、 前記回転射影手段の出力を積分する積分手段と、 前記積分結果の符号を判定して量子化する量子化手段
と、 前記量子化後の信号を所定の第1の時間遅延し、当該遅
延後の信号を前記回転射影手段に対して出力する遅延手
段と、 前記象限判定手段の出力と量子化後の信号とを位相2π
を法として加算する加算手段と、 前記加算後の位相値を順に内部のシフトレジスタでラッ
チし、当該シフトレジスタ内の全データのなかに2πを
またぐ位相値がある場合には当該位相値を予め規定され
た特定の値に変換し、2πをまたぐ位相値がない場合に
は変換処理を行わず、この状態で位相値の平均演算を行
うことにより、量子化雑音を平滑化した位相値を出力す
る低域通過フィルタ手段と、 前記位相値に基づいて受信データを復調する復調器と、 を備え、 前記象限判定手段、前記回転射影手段、前記積分手段、
前記量子化手段、前記遅延手段および前記加算手段で、
デルタシグマ変調器を構成することを特徴とする受信
機。 - 【請求項15】 受信ベースバンド信号の象限を判定す
る象限判定手段と、 所定の規則に基づいて受信信号を回転後、特定の直線に
当該回転後の信号を射影する回転射影手段と、 前記回転射影手段の出力を積分する積分手段と、 前記判定された受信信号の象限に基づいて、前記積分結
果の符号を判定して量子化する量子化手段と、 前記量子化後の信号を所定の時間遅延し、当該遅延後の
信号を前記回転射影手段に対して出力する遅延手段と、 前記象限判定手段の出力と前記量子化後の信号とを位相
2πを法として加算する加算手段と、 前記加算後の位相値を順に内部のシフトレジスタでラッ
チし、当該シフトレジスタ内の全データのなかに2πを
またぐ位相値がある場合には当該位相値を予め規定され
た特定の値に変換し、2πをまたぐ位相値がない場合に
は変換処理を行わず、この状態で位相値の平均演算を行
うことにより、量子化雑音を平滑化した位相値を出力す
る低域通過フィルタ手段と、 前記位相値に基づいて受信データを復調する復調器と、 を備え、 前記象限判定手段、前記回転射影手段、前記積分手段、
前記量子化手段、前記遅延手段および前記加算手段で、
デルタシグマ変調器を構成することを特徴とする受信
機。 - 【請求項16】 前記象限判定手段と前記回転射影手段
の入力を差動とすることを特徴とする請求項14または
15に記載の受信機。 - 【請求項17】 M次構成のデルタシグマ変調器を備え
ることを特徴とする請求項11〜16のいずれか一つに
記載の受信機。 - 【請求項18】 前記復調器は、 発振器が生成するシンボルクロックのL倍のクロックと
前記位相値とを受け取り、当該位相値からシンボルクロ
ックの1/Lの分解能でデータ判定タイミングを探し、
さらに、前記低域通過フィルタ手段を動作させるための
位相検出要求タイミングを生成するタイミング再生手段
と、 前記位相値および前記データ判定タイミングに基づいて
受信データを判定するデータ判定手段と、 を備え、 前記低域通過フィルタ手段は、位相検出要求タイミング
で動作することを特徴とする請求項11〜17のいずれ
か一つに記載の受信機。 - 【請求項19】 さらに、前記デルタシグマ変調器の前
段に、所定の第2の時間の間、前記増幅後の受信ベース
バンド信号を一定に保持するためのサンプルホールド回
路手段、 を備えることを特徴とする請求項11〜18のいずれか
一つに記載の受信機。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001202664A JP3317964B1 (ja) | 2001-02-19 | 2001-07-03 | 位相検出回路および受信機 |
EP02712350A EP1363433B1 (en) | 2001-02-19 | 2002-02-14 | Phase detection circuit and receiver |
PCT/JP2002/001244 WO2002067522A1 (fr) | 2001-02-19 | 2002-02-14 | Circuit de detection de phase et recepteur |
US10/467,061 US6903603B2 (en) | 2001-02-19 | 2002-02-14 | Phase detection circuit and receiver |
CNA028051831A CN1493136A (zh) | 2001-02-19 | 2002-02-14 | 相位检测电路和接收机 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-42474 | 2001-02-19 | ||
JP2001042474 | 2001-02-19 | ||
JP2001202664A JP3317964B1 (ja) | 2001-02-19 | 2001-07-03 | 位相検出回路および受信機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3317964B1 JP3317964B1 (ja) | 2002-08-26 |
JP2002319987A true JP2002319987A (ja) | 2002-10-31 |
Family
ID=26609658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001202664A Expired - Lifetime JP3317964B1 (ja) | 2001-02-19 | 2001-07-03 | 位相検出回路および受信機 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6903603B2 (ja) |
EP (1) | EP1363433B1 (ja) |
JP (1) | JP3317964B1 (ja) |
CN (1) | CN1493136A (ja) |
WO (1) | WO2002067522A1 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7711037B2 (en) * | 2006-12-22 | 2010-05-04 | Mediatek Inc. | Fractional chip correlation device and method for operating fractional chip correlation in spread spectrum receiver |
CN101576586B (zh) * | 2008-05-09 | 2010-12-22 | 中国科学院半导体研究所 | 一种基于自适应滤波的相位检测方法 |
GB2474923B (en) | 2008-07-18 | 2011-11-16 | Phasor Solutions Ltd | A phased array antenna and a method of operating a phased array antenna |
GB201215114D0 (en) | 2012-08-24 | 2012-10-10 | Phasor Solutions Ltd | Improvements in or relating to the processing of noisy analogue signals |
CN103888102B (zh) * | 2012-12-21 | 2018-02-16 | 上海大郡动力控制技术有限公司 | 车用电机***信号处理方法 |
US9178541B2 (en) * | 2013-10-24 | 2015-11-03 | Marvell World Trade Ltd. | Cartesian digital power amplifier using coordinate rotation |
US9800272B2 (en) * | 2013-12-20 | 2017-10-24 | Texas Instruments Incorporated | Circuits and methods for transmitting signals |
CN106576087B (zh) | 2014-08-01 | 2019-04-12 | 康杜实验室公司 | 带内嵌时钟的正交差分向量信令码 |
US10055372B2 (en) | 2015-11-25 | 2018-08-21 | Kandou Labs, S.A. | Orthogonal differential vector signaling codes with embedded clock |
CN115051705A (zh) | 2016-04-22 | 2022-09-13 | 康杜实验室公司 | 高性能锁相环 |
US10193716B2 (en) | 2016-04-28 | 2019-01-29 | Kandou Labs, S.A. | Clock data recovery with decision feedback equalization |
US9906358B1 (en) | 2016-08-31 | 2018-02-27 | Kandou Labs, S.A. | Lock detector for phase lock loop |
US10411922B2 (en) | 2016-09-16 | 2019-09-10 | Kandou Labs, S.A. | Data-driven phase detector element for phase locked loops |
US10200188B2 (en) | 2016-10-21 | 2019-02-05 | Kandou Labs, S.A. | Quadrature and duty cycle error correction in matrix phase lock loop |
US10693473B2 (en) | 2017-05-22 | 2020-06-23 | Kandou Labs, S.A. | Multi-modal data-driven clock recovery circuit |
US10203226B1 (en) | 2017-08-11 | 2019-02-12 | Kandou Labs, S.A. | Phase interpolation circuit |
US10347283B2 (en) * | 2017-11-02 | 2019-07-09 | Kandou Labs, S.A. | Clock data recovery in multilane data receiver |
US10554380B2 (en) | 2018-01-26 | 2020-02-04 | Kandou Labs, S.A. | Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation |
KR102561967B1 (ko) | 2018-06-12 | 2023-07-31 | 칸도우 랩스 에스에이 | 저지연 조합 클록 데이터 복구 로직 회로망 및 차지 펌프 회로 |
US10673443B1 (en) | 2019-04-08 | 2020-06-02 | Kandou Labs, S.A. | Multi-ring cross-coupled voltage-controlled oscillator |
US10958251B2 (en) | 2019-04-08 | 2021-03-23 | Kandou Labs, S.A. | Multiple adjacent slicewise layout of voltage-controlled oscillator |
US10630272B1 (en) | 2019-04-08 | 2020-04-21 | Kandou Labs, S.A. | Measurement and correction of multiphase clock duty cycle and skew |
US11463092B1 (en) | 2021-04-01 | 2022-10-04 | Kanou Labs Sa | Clock and data recovery lock detection circuit for verifying lock condition in presence of imbalanced early to late vote ratios |
US11563605B2 (en) | 2021-04-07 | 2023-01-24 | Kandou Labs SA | Horizontal centering of sampling point using multiple vertical voltage measurements |
US11496282B1 (en) | 2021-06-04 | 2022-11-08 | Kandou Labs, S.A. | Horizontal centering of sampling point using vertical vernier |
CN116539956A (zh) * | 2022-01-26 | 2023-08-04 | 深圳市紫光同创电子有限公司 | 相位检测方法及装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0677737A (ja) * | 1992-07-08 | 1994-03-18 | Toshiba Corp | 位相検波器及びこれに用いる位相検波方式 |
JP3003826B2 (ja) * | 1992-12-11 | 2000-01-31 | 三菱電機株式会社 | クロック再生回路 |
JPH0897875A (ja) | 1994-09-28 | 1996-04-12 | Toshiba Corp | 位相検出回路 |
US6775530B2 (en) * | 2001-11-27 | 2004-08-10 | Qualcomm Inc. | Direct conversion of narrow-band RF signals |
-
2001
- 2001-07-03 JP JP2001202664A patent/JP3317964B1/ja not_active Expired - Lifetime
-
2002
- 2002-02-14 US US10/467,061 patent/US6903603B2/en not_active Expired - Lifetime
- 2002-02-14 EP EP02712350A patent/EP1363433B1/en not_active Expired - Lifetime
- 2002-02-14 WO PCT/JP2002/001244 patent/WO2002067522A1/ja active Application Filing
- 2002-02-14 CN CNA028051831A patent/CN1493136A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
EP1363433B1 (en) | 2012-04-11 |
WO2002067522A1 (fr) | 2002-08-29 |
JP3317964B1 (ja) | 2002-08-26 |
US20040092240A1 (en) | 2004-05-13 |
CN1493136A (zh) | 2004-04-28 |
US6903603B2 (en) | 2005-06-07 |
EP1363433A4 (en) | 2009-12-30 |
EP1363433A1 (en) | 2003-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3317964B1 (ja) | 位相検出回路および受信機 | |
JPS60112344A (ja) | 無線受信機及び復調方法 | |
JPH0983588A (ja) | 復調器及び変復調システム及び復調方法 | |
JPH11284677A (ja) | 復調器とこれを用いたディジタル無線通信システム | |
JP2728114B2 (ja) | Fm変調回路 | |
US5128966A (en) | System for demodulating frequency- or phase-modulated signals by quadrature-phase | |
JP2000004122A (ja) | 角度復調器 | |
JP4184870B2 (ja) | 直交変復調装置 | |
JP3917919B2 (ja) | 直交復調誤差補償方法および回路 | |
JPH11331291A (ja) | 自動利得制御方法および自動利得制御を備えた復調装置 | |
JP4312705B2 (ja) | 直交復調誤差補償方法および直交復調誤差補償回路 | |
JP3532908B2 (ja) | 周波数制御装置 | |
JP2004274288A (ja) | 直交変調装置 | |
JP2004241886A (ja) | 周波数制御回路、及びそれを用いた無線送受信装置とその周波数制御方法 | |
JPH04275746A (ja) | 直交変調器 | |
JP2000151732A (ja) | キャリア位相推定装置とキャリア位相推定装置を用いた復調器 | |
JP3275179B2 (ja) | 量子化を用いる直角信号の復調 | |
JP2853728B2 (ja) | ディジタル復調回路 | |
JP3984377B2 (ja) | ディジタル変調装置 | |
CA2245072C (en) | One bit digital quadrature vector modulator | |
JP2705542B2 (ja) | 周波数誤差検出装置 | |
JP3152358B2 (ja) | 周波数制御回路 | |
JPH05304542A (ja) | 復調方法及び復調器 | |
JP2744541B2 (ja) | 二重差動符号化通信装置 | |
JPH04286246A (ja) | 変復調器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3317964 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110614 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120614 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130614 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |