JP3275179B2 - 量子化を用いる直角信号の復調 - Google Patents
量子化を用いる直角信号の復調Info
- Publication number
- JP3275179B2 JP3275179B2 JP52363797A JP52363797A JP3275179B2 JP 3275179 B2 JP3275179 B2 JP 3275179B2 JP 52363797 A JP52363797 A JP 52363797A JP 52363797 A JP52363797 A JP 52363797A JP 3275179 B2 JP3275179 B2 JP 3275179B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- digital
- output
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/144—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
- H04L27/152—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements
- H04L27/1525—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements using quadrature demodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2338—Demodulator circuits; Receiver circuits using non-coherent demodulation using sampling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は、一般に通信システムに関し、さらに詳しく
は、被受信信号を復調する方法および装置に関する。
は、被受信信号を復調する方法および装置に関する。
発明の背景 通信システムのデータ速度が高くなり、結果として帯
域幅がより高くなるにつれて、直接変換受信機,ベース
バンド濾波およびベースバンド復調器を用いることがま
すます望ましくなる。周波数変調(FM:frequency modul
ation)およびパルス変調(PM:pulse modulation)信号
のためのベースバンド復調器は、概して複雑で、2つの
ベースバンド信号すなわち同相部分(I)と直角位相部
分(Q)の比率の逆正接をとることにより実行される。
あるいは、ベースバンド信号を微分および交差乗算する
ことにより、ベースバンド周波数を検出することもでき
る。従って、設計が複雑でなく、結果としてより経済的
な復調器が必要である。
域幅がより高くなるにつれて、直接変換受信機,ベース
バンド濾波およびベースバンド復調器を用いることがま
すます望ましくなる。周波数変調(FM:frequency modul
ation)およびパルス変調(PM:pulse modulation)信号
のためのベースバンド復調器は、概して複雑で、2つの
ベースバンド信号すなわち同相部分(I)と直角位相部
分(Q)の比率の逆正接をとることにより実行される。
あるいは、ベースバンド信号を微分および交差乗算する
ことにより、ベースバンド周波数を検出することもでき
る。従って、設計が複雑でなく、結果としてより経済的
な復調器が必要である。
図面の簡単な説明 第1図は、本発明を具現化する受信機のブロック図で
ある。
ある。
第2図は、第1図の復調器の詳細なブロック図であ
る。
る。
第3図は、第2図のデジタル−アナログ変換器の出力
のグラフである。
のグラフである。
第4図は、中間正規化信号を伴って図示される入力お
よび出力信号のグラフである。
よび出力信号のグラフである。
第5図は、本発明を利用する復調器の動作を表す流れ
図である。
図である。
図面の詳細な説明 第1図はまず参照して、全体を10と示される受信機の
ブロック図が図示される。受信機10は、基本的に、アン
テナ11,ミキサ12,13,フィルタ16,17および復調器18によ
って構成される。受信モード動作においては、無線周波
数(RF)信号19がアンテナ11において受信される。この
信号は、2つの経路に分岐され、ミキサ12,13に入力さ
れる。ミキサ12に入力されるもう1つの信号は、局部発
振器(LO:local oscillator)14により生成される信号
である。ミキサ13に対するもう1つの入力もLO14からの
ものであるが、これは位相シフタ15において位相が90度
シフトされてから、被受信信号とミキシングされる。
ブロック図が図示される。受信機10は、基本的に、アン
テナ11,ミキサ12,13,フィルタ16,17および復調器18によ
って構成される。受信モード動作においては、無線周波
数(RF)信号19がアンテナ11において受信される。この
信号は、2つの経路に分岐され、ミキサ12,13に入力さ
れる。ミキサ12に入力されるもう1つの信号は、局部発
振器(LO:local oscillator)14により生成される信号
である。ミキサ13に対するもう1つの入力もLO14からの
ものであるが、これは位相シフタ15において位相が90度
シフトされてから、被受信信号とミキシングされる。
次に、下方変換された信号(down converted signa
l)がミキサ12,13から低域通過フィルタ16,17にそれぞ
れ出力される。低域通過フィルタ16の出力は、同相
(I)信号であり、低域通過フィルタ17からの出力は直
角位相(Q)信号である。I,Q信号は、復調器18に入力
される。これは以下に詳細に述べるが、可聴出力信号を
提供する。
l)がミキサ12,13から低域通過フィルタ16,17にそれぞ
れ出力される。低域通過フィルタ16の出力は、同相
(I)信号であり、低域通過フィルタ17からの出力は直
角位相(Q)信号である。I,Q信号は、復調器18に入力
される。これは以下に詳細に述べるが、可聴出力信号を
提供する。
第2図において、復調器18の詳細なブロック図を示
す。復調器18は、Nビットの乗算デジタル−アナログ変
換器(MDAC:Multiplying Digital−to−Analog Convert
er)21,22などの第1および第2変換手段によって構成
される。MDAC21はI信号を受信する。この信号は、以下
の式(1)により記述される。
す。復調器18は、Nビットの乗算デジタル−アナログ変
換器(MDAC:Multiplying Digital−to−Analog Convert
er)21,22などの第1および第2変換手段によって構成
される。MDAC21はI信号を受信する。この信号は、以下
の式(1)により記述される。
式(1) I=Acos[Φin(t)] MDAC22はQ信号を受信する。この信号は、以下の式
(2)により記述される。
(2)により記述される。
式(2) Q=Asin[Φin(t)] ただし、Aは可変乗数; Φは被受信信号;および tは時間である。
MDAC21,22は、それぞれNビットの精度と2N個の可能
な利得設定値を有する。従って、4ビットの精度を有す
るMDACは、24すなわち16個の可能な利得設定値を有する
ことになる。利得設定値は、正弦波または余弦波の2N個
の等間隔のサンプルに対応するように選定される。両方
のMDACが同じNビットのプログラミング・ワードを与え
られる場合は、MDAC21は、サンプリングされた正弦波に
対応する利得設定値を有し、MDAC22はサンプリングされ
た余弦波に対応する利得設定値を有する。Nビットのプ
ログラミング・ワードは、それぞれ線路23,24に沿っ
て、MDAC21,22のプログラミング入力に与えられる。
な利得設定値を有する。従って、4ビットの精度を有す
るMDACは、24すなわち16個の可能な利得設定値を有する
ことになる。利得設定値は、正弦波または余弦波の2N個
の等間隔のサンプルに対応するように選定される。両方
のMDACが同じNビットのプログラミング・ワードを与え
られる場合は、MDAC21は、サンプリングされた正弦波に
対応する利得設定値を有し、MDAC22はサンプリングされ
た余弦波に対応する利得設定値を有する。Nビットのプ
ログラミング・ワードは、それぞれ線路23,24に沿っ
て、MDAC21,22のプログラミング入力に与えられる。
結果として得られるMDAC21,22の出力、すなわち利得
は、それぞれ式(3),(4)により定義される。
は、それぞれ式(3),(4)により定義される。
式(3) MDACg=sin[Φout(t)] 式(4) MDACg=cos[Φout(t)] Nが64のシステムであるMDAC21,22の利得のグラフを
第3図に示す。
第3図に示す。
MDAC21の負の出力が、加算器26においてMDAC22の出力
に加算される。これにより、出力Σが得られる。Σは式
(5)で定義される。
に加算される。これにより、出力Σが得られる。Σは式
(5)で定義される。
式(5) ΣAsin[Φin(t)−Φout(t) Aは一定であることを前提とするので、(5)の符号
はΦin(t)とΦout(t)との差により決定される。
ただしこの差は±πの範囲内にあるものとする。信号Σ
は1ビット量子化装置27などの量子化手段に入力され
る。量子化装置27は複数の正規化信号ωout(t)を提
供するが、これは式(6)により定義される。
はΦin(t)とΦout(t)との差により決定される。
ただしこの差は±πの範囲内にあるものとする。信号Σ
は1ビット量子化装置27などの量子化手段に入力され
る。量子化装置27は複数の正規化信号ωout(t)を提
供するが、これは式(6)により定義される。
式(6) ωout(t)=dΦout(t)/dt 量子化装置27の出力は、ラップ・アラウンド付きNビ
ットアキュムレータ28などの累算手段に入力される。ア
キュムレータ28は、クロック信号を受信するためのクロ
ック入力も有する。このクロック信号により、クロック
・サイクル毎にアキュムレータ28は、増分または減分さ
れ、結果として、多少の量子化誤差内の入力位相に追従
する出力位相が得られる。出力位相の最大変化率は式
(7)で定義されるので、追跡することのできる最大周
波数は式(8)に示される。
ットアキュムレータ28などの累算手段に入力される。ア
キュムレータ28は、クロック信号を受信するためのクロ
ック入力も有する。このクロック信号により、クロック
・サイクル毎にアキュムレータ28は、増分または減分さ
れ、結果として、多少の量子化誤差内の入力位相に追従
する出力位相が得られる。出力位相の最大変化率は式
(7)で定義されるので、追跡することのできる最大周
波数は式(8)に示される。
式(7) Φout(t)=(2π/2N)*Fclock 式(8) MAX[Φout(t)]=Fclock/2N アキュムレータ28の出力から累算された出力信号は、
線路23,24に沿って、Nビットのプログラミング・ワー
ドとしてMDAC21,22にそれぞれ送られる。
線路23,24に沿って、Nビットのプログラミング・ワー
ドとしてMDAC21,22にそれぞれ送られる。
かくして、第2図の回路設計は、現在使われるものに
比べて、経済的で、複雑でないベースバンドFMおよびPM
復調器を表す。これは、位相ロック・ループとして設定
される信号デルタ変調器を用いることにより実現され
る。
比べて、経済的で、複雑でないベースバンドFMおよびPM
復調器を表す。これは、位相ロック・ループとして設定
される信号デルタ変調器を用いることにより実現され
る。
ΦinとΦoutの表現を第4図のグラフに示す。この例
では、Φin(t)は0.75πラジアンのピーク位相偏差を
持つ正弦波変調に関してΦin(t)に6ビット近似計算
される。たとえば、サンプリング速度は、正弦波周波数
の64倍である。このグラフは、瞬間周波数に等しい1ビ
ット量子化装置の出力も示す。量子化装置27は、±1の
値の間で切り替わるが、これは±Fclock/2Nに等しい。
この信号は、通常は、ある時間間隔にわたり平均化さ
れ、実際値のより正確な推定値となる。
では、Φin(t)は0.75πラジアンのピーク位相偏差を
持つ正弦波変調に関してΦin(t)に6ビット近似計算
される。たとえば、サンプリング速度は、正弦波周波数
の64倍である。このグラフは、瞬間周波数に等しい1ビ
ット量子化装置の出力も示す。量子化装置27は、±1の
値の間で切り替わるが、これは±Fclock/2Nに等しい。
この信号は、通常は、ある時間間隔にわたり平均化さ
れ、実際値のより正確な推定値となる。
第5図を参照して、全体を50で示される、本発明を利
用する復調器のプロセスが図示される。プロセス50は、
段階51において信号が受信されると開始される。この被
受信信号が処理されて、第1および第2デジタル−アナ
ログ変換器を用いて、段階52においてIおよびQ成分を
表す第1および第2デジタル信号を生成する。デジタル
I,Q成分は1対のMDACにおいて処理され、段階53におい
てそれぞれ第1および第2アナログ信号が生成される。
段階54において、第2アナログ信号から第1アナログ信
号を減算することにより、このアナログ信号が加算され
て、合成されたアナログ信号が得られる。加算信号は、
量子化され、段階55で正規化信号が得られる。正規化信
号は、段階56においてアキュムレータで累算される。
用する復調器のプロセスが図示される。プロセス50は、
段階51において信号が受信されると開始される。この被
受信信号が処理されて、第1および第2デジタル−アナ
ログ変換器を用いて、段階52においてIおよびQ成分を
表す第1および第2デジタル信号を生成する。デジタル
I,Q成分は1対のMDACにおいて処理され、段階53におい
てそれぞれ第1および第2アナログ信号が生成される。
段階54において、第2アナログ信号から第1アナログ信
号を減算することにより、このアナログ信号が加算され
て、合成されたアナログ信号が得られる。加算信号は、
量子化され、段階55で正規化信号が得られる。正規化信
号は、段階56においてアキュムレータで累算される。
累算された信号は、出力となるだけでなく、プログラ
ミング信号として用いられ、段階57で線路59により示さ
れるようにMDACに入力される。プロセス58は段階58で終
了する。かくして、現在の復調器のプロセスに比べ複雑
でないプロセスが得られる。
ミング信号として用いられ、段階57で線路59により示さ
れるようにMDACに入力される。プロセス58は段階58で終
了する。かくして、現在の復調器のプロセスに比べ複雑
でないプロセスが得られる。
本発明は特定の実施例に関連して説明されたが、上記
の説明に照らして、多くの改変,修正および変形が当業
者に可能であることは明白である。従って、添付の請求
項にはこれらすべての改変,修正および変形を包含する
ものである。
の説明に照らして、多くの改変,修正および変形が当業
者に可能であることは明白である。従って、添付の請求
項にはこれらすべての改変,修正および変形を包含する
ものである。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−77737(JP,A) 特開 平5−167351(JP,A) 特開 平4−207802(JP,A) 特開 平8−288746(JP,A) 米国特許5128966(US,A) (58)調査した分野(Int.Cl.7,DB名) H04L 27/00 - 27/38 H03D 3/00 - 3/34 H03K 9/08
Claims (10)
- 【請求項1】第1デジタル信号を第1アナログ信号に変
換する第1変換器手段; 第2デジタル信号を第2アナログ信号に変換する第2変
換器手段; 前記第1および第2アナログ信号を被合成アナログ信号
に合成する合成手段; 前記被合成アナログ信号を複数の被正規化信号に変換す
る量子化手段;および 前記複数の被正規化信号を累算するアキュムレータ手
段; によって構成されることを特徴とする復調器。 - 【請求項2】前記第1および第2変換器手段が乗算デジ
タル−アナログ変換器によって構成されることを特徴と
する請求項1記載の復調器。 - 【請求項3】前記合成手段が、前記第1アナログ信号の
負数と前記第2アナログ信号とを合成することを特徴と
する請求項1記載の復調器。 - 【請求項4】第1デジタル信号を受信する入力を有する
第1デジタル−アナログ変換器; 第2デジタル信号を受信する入力を有する第2デジタル
−アナログ変換器; 前記第1デジタル−アナログ変換器の出力に結合される
第1入力と、前記第2デジタル−アナログ変換器に結合
される第2入力とを有する加算器; 前記加算器の出力に結合される入力を有する量子化装
置;および 前記量子化装置の前記出力に結合される入力と、クロッ
ク信号を受信するために結合されるクロック入力と、前
記第1および第2デジタル−アナログ変換器の各々のプ
ログラミング入力に結合される出力とを有するアキュム
レータ; によって構成されることを特徴とする復調器。 - 【請求項5】前記第1および第2デジタル−アナログ変
換器が乗算デジタル−アナログ変換器であることを特徴
とする請求項4記載の復調器。 - 【請求項6】前記加算器が、前記第1デジタル−アナロ
グ変換器からの出力信号の負数と前記第2デジタル−ア
ナログ変換器からの出力信号とを合成することを特徴と
する請求項4記載の復調器。 - 【請求項7】被受信信号を復調する方法であって: 前記被受信信号を同相部分と直角位相部分とに変換する
段階; 前記同相部分を第1アナログ信号に変換する段階; 前記直角位相部分を第2アナログ信号に変換する段階; 前記第1アナログ信号の負数と前記第2アナログ信号と
を加算して、被合成信号を形成する段階; 前記被加算信号を正規化して被正規化信号を形成する段
階、および 前記被正規化信号を累算して被累算信号を形成する段
階; によって構成されることを特徴とする方法。 - 【請求項8】前記被累算信号を、前記同相および前記直
角位相成分を前記第1および第2アナログ信号にそれぞ
れ変換する際に用いられるプログラミング入力として与
える段階によってさらに構成されることを特徴とする請
求項7記載の方法。 - 【請求項9】前記同相および直角位相成分を前記第1お
よび第2アナログ信号にそれぞれ変換する前記段階が、
第1および第2デジタル−アナログ変換器においてそれ
ぞれ実行されることを特徴とする請求項7記載の方法。 - 【請求項10】前記第1および第2デジタル−アナログ
変換器がそれぞれ乗算デジタル−アナログ変換器である
ことを特徴とする請求項9記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/577,079 US5623225A (en) | 1995-12-22 | 1995-12-22 | Quadrature signal demodulation using quantizing and accumulating |
US08/577,079 | 1995-12-22 | ||
US577,079 | 1995-12-22 | ||
PCT/US1996/018523 WO1997023981A1 (en) | 1995-12-22 | 1996-11-18 | Method and apparatus for demodulating a received signal |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000502529A JP2000502529A (ja) | 2000-02-29 |
JP3275179B2 true JP3275179B2 (ja) | 2002-04-15 |
Family
ID=24307192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52363797A Expired - Fee Related JP3275179B2 (ja) | 1995-12-22 | 1996-11-18 | 量子化を用いる直角信号の復調 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5623225A (ja) |
EP (1) | EP0873630B1 (ja) |
JP (1) | JP3275179B2 (ja) |
KR (1) | KR19990076686A (ja) |
CN (1) | CN1130885C (ja) |
DE (1) | DE69636197T2 (ja) |
WO (1) | WO1997023981A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6256395B1 (en) * | 1998-01-30 | 2001-07-03 | Gn Resound As | Hearing aid output clipping apparatus |
US20100267346A1 (en) * | 2009-04-21 | 2010-10-21 | Qualcomm Incorporated | Methods and apparatus for control signaling in a communication system |
US9886142B2 (en) * | 2013-12-03 | 2018-02-06 | Pixart Imaging Inc. | Capacitive touch sensing system |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0616592B2 (ja) * | 1985-12-23 | 1994-03-02 | 富士通株式会社 | Fdmモデム |
US5150121A (en) * | 1988-10-13 | 1992-09-22 | New Sd, Inc. | Parameter sensing and processing system |
US5128966A (en) * | 1989-02-15 | 1992-07-07 | Samsung Electronics Co., Ltd. | System for demodulating frequency- or phase-modulated signals by quadrature-phase |
US5162798A (en) * | 1991-06-17 | 1992-11-10 | Pacific Scientific Company | Resolver to digital converter |
US5349353A (en) * | 1992-12-28 | 1994-09-20 | Zrilic Djuro G | Method and apparatus for mixed analog and digital processing of delta modulated pulse streams including digital-to-analog conversion of a digital input signal |
US5425056A (en) * | 1993-03-23 | 1995-06-13 | Motorola, Inc. | Method and apparatus for generating threshold levels in a radio communication device for receiving four-level signals |
US5345188A (en) * | 1993-07-14 | 1994-09-06 | Seiko Telecommunication Systems, Inc. | Sigma-delta digital FM demodulator |
US5448202A (en) * | 1993-07-14 | 1995-09-05 | Seiko Communications Holding N.V. | Sigma-delta FM demodulator |
-
1995
- 1995-12-22 US US08/577,079 patent/US5623225A/en not_active Expired - Lifetime
-
1996
- 1996-11-18 DE DE69636197T patent/DE69636197T2/de not_active Expired - Fee Related
- 1996-11-18 CN CN96199184A patent/CN1130885C/zh not_active Expired - Fee Related
- 1996-11-18 KR KR1019980704798A patent/KR19990076686A/ko not_active Application Discontinuation
- 1996-11-18 JP JP52363797A patent/JP3275179B2/ja not_active Expired - Fee Related
- 1996-11-18 WO PCT/US1996/018523 patent/WO1997023981A1/en active IP Right Grant
- 1996-11-18 EP EP96943503A patent/EP0873630B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR19990076686A (ko) | 1999-10-15 |
US5623225A (en) | 1997-04-22 |
JP2000502529A (ja) | 2000-02-29 |
EP0873630A4 (en) | 2001-12-12 |
EP0873630A1 (en) | 1998-10-28 |
CN1130885C (zh) | 2003-12-10 |
EP0873630B1 (en) | 2006-05-31 |
DE69636197D1 (de) | 2006-07-06 |
CN1205820A (zh) | 1999-01-20 |
WO1997023981A1 (en) | 1997-07-03 |
DE69636197T2 (de) | 2006-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5841388A (en) | A/D converter apparatus with frequency conversion function and radio apparatus using the same | |
RU2128399C1 (ru) | Демодулятор широкого использования | |
KR100780117B1 (ko) | 각도 변조 rf 신호 수신기 | |
AU700691B2 (en) | Dual-mode digital FM communication system | |
EP0540195B1 (en) | Digital quadrature radio receiver with two-step processing | |
JP3317964B1 (ja) | 位相検出回路および受信機 | |
EP0748092A2 (en) | Modulation method and modulator for digital signal | |
JPS60112344A (ja) | 無線受信機及び復調方法 | |
US5640427A (en) | Demodulator | |
US20090268845A1 (en) | Radio transmitter incorporating digital modulator and circuitry to accommodate baseband processor with analog interface | |
JP3275179B2 (ja) | 量子化を用いる直角信号の復調 | |
US6483883B1 (en) | Automatic gain control type demodulation apparatus having single automatic gain control circuit | |
JP3285920B2 (ja) | 中間周波信号のa/d変換回路装置付カーラジオ | |
JP2994836B2 (ja) | 復調器のafc回路 | |
US6914946B1 (en) | Digitally-implemented demodulator | |
US5751198A (en) | Angular modulator with a phase variation divided and integrated | |
KR0166877B1 (ko) | 큐피에스케이 위상복조장치 | |
EP0806840B1 (en) | Radio frequency transceiver and subassemblies thereof | |
Xue et al. | A new method of an IF I/Q demodulator for narrowband signals | |
JP3152358B2 (ja) | 周波数制御回路 | |
JP3123941B2 (ja) | 直交信号復調用ベースバンド信号処理回路 | |
US6570939B1 (en) | Receiving device with demodulating function based on orthogonal detection and equalizing function based on maximum likelihood sequence estimation | |
JP2679321B2 (ja) | 位相誤差調節回路 | |
JP2001053820A (ja) | ディジタル復調装置 | |
JP2705363B2 (ja) | 自動干渉除去装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |