JP2002289652A - 半導体装置用テープキャリアおよびその製造方法 - Google Patents
半導体装置用テープキャリアおよびその製造方法Info
- Publication number
- JP2002289652A JP2002289652A JP2001086912A JP2001086912A JP2002289652A JP 2002289652 A JP2002289652 A JP 2002289652A JP 2001086912 A JP2001086912 A JP 2001086912A JP 2001086912 A JP2001086912 A JP 2001086912A JP 2002289652 A JP2002289652 A JP 2002289652A
- Authority
- JP
- Japan
- Prior art keywords
- tin
- thickness
- layer
- tin plating
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemically Coating (AREA)
- Solid-Phase Diffusion Into Metallic Material Surfaces (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半導体装置用テープキャリアにおけるソルダー
レジスト下方のリード配線の銅の過剰溶解を防止すると
共に、スズめっきのホイスカを抑制する。 【解決手段】絶縁フィルム１上に接着剤層２を介して施
された銅箔の配線パターン３上に、その端子部分を除く
所定の位置にソルダーレジスト６を塗布した後、前記端
子部分に、１回目のスズめっき処理として、厚さ０．０
１〜０．２μｍの薄いスズめっき層を施し、加熱処理す
ることにより、純スズ層４ａと厚さ０．２０μｍ以下の
スズ−銅合金層５ａを形成し、次いで、前記端子部分
に、２回目のスズめっき処理として、純スズめっき層を
０．１５〜０．８０μｍの厚さで形成し、加熱処理する
ことにより、厚さ０．１５〜０．８０μｍの純スズ層４
ｂ及び厚さ０．２０μｍ以上のスズ−銅合金層５ｂを形
成する。
レジスト下方のリード配線の銅の過剰溶解を防止すると
共に、スズめっきのホイスカを抑制する。 【解決手段】絶縁フィルム１上に接着剤層２を介して施
された銅箔の配線パターン３上に、その端子部分を除く
所定の位置にソルダーレジスト６を塗布した後、前記端
子部分に、１回目のスズめっき処理として、厚さ０．０
１〜０．２μｍの薄いスズめっき層を施し、加熱処理す
ることにより、純スズ層４ａと厚さ０．２０μｍ以下の
スズ−銅合金層５ａを形成し、次いで、前記端子部分
に、２回目のスズめっき処理として、純スズめっき層を
０．１５〜０．８０μｍの厚さで形成し、加熱処理する
ことにより、厚さ０．１５〜０．８０μｍの純スズ層４
ｂ及び厚さ０．２０μｍ以上のスズ−銅合金層５ｂを形
成する。
Description
【０００１】
【発明の属する技術分野】本発明は、精密電子部品であ
るＴＡＢテープキャリアのような半導体装置用テープキ
ャリア、特にその銅箔の配線パターンにスズめっきを行
うに際し、ソルダーレジスト際の銅の喰われを防止した
構造のテープキャリア及びスズめっき手法に関するもの
である。
るＴＡＢテープキャリアのような半導体装置用テープキ
ャリア、特にその銅箔の配線パターンにスズめっきを行
うに際し、ソルダーレジスト際の銅の喰われを防止した
構造のテープキャリア及びスズめっき手法に関するもの
である。
【０００２】
【従来の技術】従来のＴＡＢテープキャリアの構造は、
図２に示すように、ポリイミド樹脂製絶縁フィルム１に
接着剤層２を介して貼り合わせた銅箔に所定の配線パタ
ーン３を形成し（図２（ａ））、その配線パターン３上
には、その銅リード３ａ等の端子部分を除く所定の位置
に、絶縁層としてソルダーレジスト６を印刷塗布し（図
２（ｂ））、その後、当該配線パターン３の端子部分で
ある銅リード３ａに安定した接合性を与えるために、無
電解スズめっきにより純スズめっき層４を形成し（図２
（ｃ））、加熱処理によりスズ−銅合金層５を形成した
構造（図２（ｄ））である。
図２に示すように、ポリイミド樹脂製絶縁フィルム１に
接着剤層２を介して貼り合わせた銅箔に所定の配線パタ
ーン３を形成し（図２（ａ））、その配線パターン３上
には、その銅リード３ａ等の端子部分を除く所定の位置
に、絶縁層としてソルダーレジスト６を印刷塗布し（図
２（ｂ））、その後、当該配線パターン３の端子部分で
ある銅リード３ａに安定した接合性を与えるために、無
電解スズめっきにより純スズめっき層４を形成し（図２
（ｃ））、加熱処理によりスズ−銅合金層５を形成した
構造（図２（ｄ））である。
【０００３】このＴＡＢテープキャリアの半導体素子へ
の実装作業は、例えば図３に示すように半導体素子（Ｉ
Ｃチップ）７をデバイスホールに位置するように配置
し、デバイスホールに突出したインナーリードと半導体
素子７の電極を位置合わせした後、ボンディングツール
により圧着する。半導体素子７の電極には金バンプ８が
形成されており、加熱された状態で銅リード３ａに圧着
されると、スズめっきが溶融し金−スズ合金が形成し、
電極とインナーリードが接合される。
の実装作業は、例えば図３に示すように半導体素子（Ｉ
Ｃチップ）７をデバイスホールに位置するように配置
し、デバイスホールに突出したインナーリードと半導体
素子７の電極を位置合わせした後、ボンディングツール
により圧着する。半導体素子７の電極には金バンプ８が
形成されており、加熱された状態で銅リード３ａに圧着
されると、スズめっきが溶融し金−スズ合金が形成し、
電極とインナーリードが接合される。
【０００４】
【発明が解決しようとする課題】一般にスズめっきは、
耐食性、はんだ付け性に優れていることから電子部品に
広く使用されている。
耐食性、はんだ付け性に優れていることから電子部品に
広く使用されている。
【０００５】しかしながら、上記した従来のＴＡＢテー
プキャリアにおいては、無電解スズめっきする際に、図
４に示すように、ソルダーレジスト６の下方の際部（端
部）にて銅が過剰溶解し、銅リード３ａに溝状に浸食さ
れた部分（過剰溶解部９）を形成し、リード強度を低下
させるという問題がある。
プキャリアにおいては、無電解スズめっきする際に、図
４に示すように、ソルダーレジスト６の下方の際部（端
部）にて銅が過剰溶解し、銅リード３ａに溝状に浸食さ
れた部分（過剰溶解部９）を形成し、リード強度を低下
させるという問題がある。
【０００６】一般に無電解スズめっきは銅との置換で析
出するが、この場合、無電解スズめっきの前処理液がソ
ルダーレジスト下方は浸透しにくく、銅表面に有機物の
残さ、汚染物等が残り、無電解スズめっき時に反応速度
が著しく早くなり、銅が過剰に溶解する。
出するが、この場合、無電解スズめっきの前処理液がソ
ルダーレジスト下方は浸透しにくく、銅表面に有機物の
残さ、汚染物等が残り、無電解スズめっき時に反応速度
が著しく早くなり、銅が過剰に溶解する。
【０００７】さらに最近では微細配線パターン化の要求
が強くなっており、めっき面積がより小さくなっている
ことから、めっき面積の大きいところと微細な部分で、
無電解スズめっき時に反応速度に差が生じる。特に、微
細部では無電解スズめっきの反応速度が早くなり、銅が
過剰溶解しリード強度が低下する。
が強くなっており、めっき面積がより小さくなっている
ことから、めっき面積の大きいところと微細な部分で、
無電解スズめっき時に反応速度に差が生じる。特に、微
細部では無電解スズめっきの反応速度が早くなり、銅が
過剰溶解しリード強度が低下する。
【０００８】他の問題点として、スズめっき皮膜はスズ
めっき直後、放置するとホイスカ（ひげ状の結晶）が発
生することが良く知られており、特に微細ピッチのパタ
ーンではホイスカの発生がショートの原因となるため、
種々の検討が行われてきた。このスズホイスカの抑制手
段としては、(1) 下地めっきとして、ニッケル、銅、
鉛、はんだ、スズ−ニッケル合金、スズ−銅合金層を形
成する。(2) めっき後にリフロー処理を施す。(3) めっ
き後に加熱してアニール処理を施す。(4) スズめっきを
他のスズ−合金めっきまたは他の金属めっきに変更す
る。(5) スズめっきに数％以上鉛を含む半田めっきに変
更する。等が知られている。
めっき直後、放置するとホイスカ（ひげ状の結晶）が発
生することが良く知られており、特に微細ピッチのパタ
ーンではホイスカの発生がショートの原因となるため、
種々の検討が行われてきた。このスズホイスカの抑制手
段としては、(1) 下地めっきとして、ニッケル、銅、
鉛、はんだ、スズ−ニッケル合金、スズ−銅合金層を形
成する。(2) めっき後にリフロー処理を施す。(3) めっ
き後に加熱してアニール処理を施す。(4) スズめっきを
他のスズ−合金めっきまたは他の金属めっきに変更す
る。(5) スズめっきに数％以上鉛を含む半田めっきに変
更する。等が知られている。
【０００９】しかしながら、上記(1) の下地めっきを施
す手法は、下地めっき工程が付与されるのでコストが高
くなる。上記(2) のめっき後にリフロー処理を施す方法
は、最初に厚く均一なめっきを施したとしても、リフロ
ー後はめっき厚にバラツキが生じてしまい、さらにスズ
めっき表面が酸化するという問題が生じる。上記(3)の
めっき後にアニール処理を施す方法は、短期間ではホイ
スカ抑制効果があるが、６ケ月程度の長期間になると完
全にホイスカの成長を防止することができないため、完
全なホイスカ対策とはならないという問題がある。上記
(4) 、(5) の手法は金めっき、半田めっきを行うことが
あるが、金めっきはコスト高、半田めっきはめっき皮膜
組成、膜厚のコントロールが難しい等の問題がある。
す手法は、下地めっき工程が付与されるのでコストが高
くなる。上記(2) のめっき後にリフロー処理を施す方法
は、最初に厚く均一なめっきを施したとしても、リフロ
ー後はめっき厚にバラツキが生じてしまい、さらにスズ
めっき表面が酸化するという問題が生じる。上記(3)の
めっき後にアニール処理を施す方法は、短期間ではホイ
スカ抑制効果があるが、６ケ月程度の長期間になると完
全にホイスカの成長を防止することができないため、完
全なホイスカ対策とはならないという問題がある。上記
(4) 、(5) の手法は金めっき、半田めっきを行うことが
あるが、金めっきはコスト高、半田めっきはめっき皮膜
組成、膜厚のコントロールが難しい等の問題がある。
【００１０】そこで、本発明の目的は、上記課題を解決
し、ソルダーレジスト下方のリード配線の銅の過剰溶
解、つまりソルダーレジスト際の銅の喰われを防止する
と共に、下地めっきや合金めっきを施さずに、安価に、
且つスズめっきの特性を損なわずに、スズめっきのホイ
スカを抑制することのできる、高い信頼性を有するスズ
めっき構造の半導体装置用テープキャリアおよびその製
造方法を提供することにある。
し、ソルダーレジスト下方のリード配線の銅の過剰溶
解、つまりソルダーレジスト際の銅の喰われを防止する
と共に、下地めっきや合金めっきを施さずに、安価に、
且つスズめっきの特性を損なわずに、スズめっきのホイ
スカを抑制することのできる、高い信頼性を有するスズ
めっき構造の半導体装置用テープキャリアおよびその製
造方法を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、次のように構成したものである。
め、本発明は、次のように構成したものである。
【００１２】（１）請求項１の発明に係る半導体装置用
テープキャリアは、絶縁フィルム上に接着剤層を介して
施された銅箔の配線パターン上に、その端子部分を除く
所定の位置にソルダーレジストを塗布し、前記端子部分
に、厚さ０．０１〜０．２μｍの薄いスズめっき層を形
成し加熱処理することにより、純スズ層と厚さ０．２０
μｍ以下のスズ−銅合金層を形成し、更にその上に厚さ
０．１５〜０．８０μｍの純スズめっき層を形成したこ
とを特徴とする。
テープキャリアは、絶縁フィルム上に接着剤層を介して
施された銅箔の配線パターン上に、その端子部分を除く
所定の位置にソルダーレジストを塗布し、前記端子部分
に、厚さ０．０１〜０．２μｍの薄いスズめっき層を形
成し加熱処理することにより、純スズ層と厚さ０．２０
μｍ以下のスズ−銅合金層を形成し、更にその上に厚さ
０．１５〜０．８０μｍの純スズめっき層を形成したこ
とを特徴とする。
【００１３】（２）請求項２の発明は、請求項１記載の
半導体装置用テープキャリアにおいて、前記純スズめっ
き層を加熱処理することにより、厚さ０．１５〜０．８
０μｍの純スズ層と厚さ０．２０μｍ以上のスズ−銅合
金層を形成したことを特徴とする。
半導体装置用テープキャリアにおいて、前記純スズめっ
き層を加熱処理することにより、厚さ０．１５〜０．８
０μｍの純スズ層と厚さ０．２０μｍ以上のスズ−銅合
金層を形成したことを特徴とする。
【００１４】（３）請求項３の発明に係る半導体装置用
テープキャリアの製造方法は、絶縁フィルム上に接着剤
層を介して施された銅箔の配線パターン上に、その端子
部分を除く所定の位置にソルダーレジストを塗布した
後、前記端子部分に、１回目のスズめっき処理として、
厚さ０．０１〜０．２μｍの薄いスズめっき層を施し、
加熱処理することにより、純スズ層と厚さ０．２０μｍ
以下のスズ−銅合金層を形成し、次いで、前記端子部分
に、２回目のスズめっき処理として、純スズめっき層を
０．１５〜０．８０μｍの厚さで形成し、加熱処理する
ことにより、厚さ０．１５〜０．８０μｍの純スズ層と
厚さ０．２０μｍ以上のスズ−銅合金層を形成すること
を特徴とする。
テープキャリアの製造方法は、絶縁フィルム上に接着剤
層を介して施された銅箔の配線パターン上に、その端子
部分を除く所定の位置にソルダーレジストを塗布した
後、前記端子部分に、１回目のスズめっき処理として、
厚さ０．０１〜０．２μｍの薄いスズめっき層を施し、
加熱処理することにより、純スズ層と厚さ０．２０μｍ
以下のスズ−銅合金層を形成し、次いで、前記端子部分
に、２回目のスズめっき処理として、純スズめっき層を
０．１５〜０．８０μｍの厚さで形成し、加熱処理する
ことにより、厚さ０．１５〜０．８０μｍの純スズ層と
厚さ０．２０μｍ以上のスズ−銅合金層を形成すること
を特徴とする。
【００１５】（４）請求項４の発明は、請求項３記載の
製造方法において、前記２回目のスズめっき処理とし
て、純スズめっき層を０．３〜０．６μｍの厚さで形成
し、加熱処理することにより、厚さ０．２５〜０．３０
μｍの純スズ層と厚さ０．２０〜０．２５μｍのスズ−
銅合金層を形成することを特徴とする。
製造方法において、前記２回目のスズめっき処理とし
て、純スズめっき層を０．３〜０．６μｍの厚さで形成
し、加熱処理することにより、厚さ０．２５〜０．３０
μｍの純スズ層と厚さ０．２０〜０．２５μｍのスズ−
銅合金層を形成することを特徴とする。
【００１６】（５）請求項５の発明は、請求項３又は４
記載の製造方法において、前記１回目のスズめっき処理
及び２回目のスズめっき処理を無電解めっきにより行う
ことを特徴とする。
記載の製造方法において、前記１回目のスズめっき処理
及び２回目のスズめっき処理を無電解めっきにより行う
ことを特徴とする。
【００１７】
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
基づいて説明する。
【００１８】図１に本発明による半導体装置用テープキ
ャリアの例としてのＴＡＢテープキャリアの製造方法を
示す。まず、ポリイミド樹脂製絶縁フィルム１上に接着
剤層２を介して銅箔を形成したテープキャリアに、所定
のフォトレジストを塗布して乾燥させた後に、所定の配
線リードパターンを有するフォトマスクを通して露光、
現像させた後、エッチングを行うことにより、図１
（ａ）に示すように所定の微細配線パターン３を作製す
る。
ャリアの例としてのＴＡＢテープキャリアの製造方法を
示す。まず、ポリイミド樹脂製絶縁フィルム１上に接着
剤層２を介して銅箔を形成したテープキャリアに、所定
のフォトレジストを塗布して乾燥させた後に、所定の配
線リードパターンを有するフォトマスクを通して露光、
現像させた後、エッチングを行うことにより、図１
（ａ）に示すように所定の微細配線パターン３を作製す
る。
【００１９】次いで、図１（ｂ）に示すように、このポ
リイミドポリイミド樹脂製絶縁フィルム１上に銅の微細
配線パターン３が形成されたテープキャリアの銅パター
ン上の一部分に、つまり銅パターン上の銅リード３ａ等
の端子部分を除いた所定の位置に、ソルダーレジスト６
を印刷法により塗布する。
リイミドポリイミド樹脂製絶縁フィルム１上に銅の微細
配線パターン３が形成されたテープキャリアの銅パター
ン上の一部分に、つまり銅パターン上の銅リード３ａ等
の端子部分を除いた所定の位置に、ソルダーレジスト６
を印刷法により塗布する。
【００２０】次に、図１（ｃ）に示すように、上記銅リ
ード３ａ等の端子部分に、１回目のスズめっき処理とし
て、厚さ０．０１〜０．２μｍの薄いスズめっき層を形
成し、その後１３０℃で１０分間の加熱処理をすること
により当該スズめっき層に銅を拡散して、実質的に銅を
含有しないスズめっき層すなわち純スズ層４ａと、厚さ
０．２０μｍ以下の銅拡散スズめっき層すなわちスズ−
銅合金層５ａを形成する。
ード３ａ等の端子部分に、１回目のスズめっき処理とし
て、厚さ０．０１〜０．２μｍの薄いスズめっき層を形
成し、その後１３０℃で１０分間の加熱処理をすること
により当該スズめっき層に銅を拡散して、実質的に銅を
含有しないスズめっき層すなわち純スズ層４ａと、厚さ
０．２０μｍ以下の銅拡散スズめっき層すなわちスズ−
銅合金層５ａを形成する。
【００２１】この後、図１（ｄ）に示すように、このテ
ープキャリアの上記端子部分（銅リード３ａ等）に、つ
まり１回目のスズめっき層上に、２回目のスズめっき処
理として、純スズめっき層を０．１５〜０．８０μｍの
厚さで形成し、１００〜１５０℃、５分〜９０分の加熱
処理をすることにより当該スズめっき層に銅を拡散し
て、厚さ０．１５〜０．８０μｍの実質的に銅を含有し
ないスズめっき層すなわち純スズ層４ｂと、厚さ０．２
０μｍ以上の銅拡散スズめっき層すなわちスズ−銅合金
層５ｂを形成する。
ープキャリアの上記端子部分（銅リード３ａ等）に、つ
まり１回目のスズめっき層上に、２回目のスズめっき処
理として、純スズめっき層を０．１５〜０．８０μｍの
厚さで形成し、１００〜１５０℃、５分〜９０分の加熱
処理をすることにより当該スズめっき層に銅を拡散し
て、厚さ０．１５〜０．８０μｍの実質的に銅を含有し
ないスズめっき層すなわち純スズ層４ｂと、厚さ０．２
０μｍ以上の銅拡散スズめっき層すなわちスズ−銅合金
層５ｂを形成する。
【００２２】図１（ｅ）に、最終的に銅リード３ａ表面
が純スズめっき層４とスズ−銅合金層５の層構造になっ
た状態を示す。
が純スズめっき層４とスズ−銅合金層５の層構造になっ
た状態を示す。
【００２３】このようにして形成されるＴＡＢテープキ
ャリアは、１回目のスズめっき処理の際には薄くスズめ
っきされるので、ソルダーレジスト６が存在していて
も、局部的に銅の過剰溶解部９が形成される度合いが実
際上無視しうる程度に小さい。そして２回目のスズめっ
き処理の際には、ソルダーレジスト６の下面にめっき液
が侵入したとしても、銅の表面はスズ−銅合金層５ａが
形成され、銅箔がめっき液と接触することはないので、
局部的な電食が起こらず、従って、図４に示した銅の過
剰溶解部９が銅リード３ａに形成されることがない。よ
って、銅リード３ａに銅の過剰溶解部９が存在して銅リ
ード３ａの強度が弱わまるという不都合を無くすことが
できる。
ャリアは、１回目のスズめっき処理の際には薄くスズめ
っきされるので、ソルダーレジスト６が存在していて
も、局部的に銅の過剰溶解部９が形成される度合いが実
際上無視しうる程度に小さい。そして２回目のスズめっ
き処理の際には、ソルダーレジスト６の下面にめっき液
が侵入したとしても、銅の表面はスズ−銅合金層５ａが
形成され、銅箔がめっき液と接触することはないので、
局部的な電食が起こらず、従って、図４に示した銅の過
剰溶解部９が銅リード３ａに形成されることがない。よ
って、銅リード３ａに銅の過剰溶解部９が存在して銅リ
ード３ａの強度が弱わまるという不都合を無くすことが
できる。
【００２４】上記のＴＡＢテープキャリアの製造方法に
おいて、１回目のスズめっき処理後の加熱処理は実施せ
ず、純スズ層４ａを形成させただけでも良い。
おいて、１回目のスズめっき処理後の加熱処理は実施せ
ず、純スズ層４ａを形成させただけでも良い。
【００２５】１回目の薄いスズめっき層の厚さは０．０
１〜０．２μｍが好ましい。この１回目の薄いスズめっ
き層の厚さが０．２μｍを越えると、ホイスカ抑制効果
が低くなり、また図４で説明した銅の過剰溶解（過剰溶
解部９）が発生する可能性が高くなるからである。
１〜０．２μｍが好ましい。この１回目の薄いスズめっ
き層の厚さが０．２μｍを越えると、ホイスカ抑制効果
が低くなり、また図４で説明した銅の過剰溶解（過剰溶
解部９）が発生する可能性が高くなるからである。
【００２６】一方、２回目のスズめっき処理による純ス
ズ層４の厚さを０．１５〜０．８０μｍとした理由は、
０．１５μｍ未満の場合はインナリードのボンディング
性が困難となり、０．８μｍを越えるとめっきだれを生
じ、短絡の原因となるからである。また、２回目のスズ
めっき処理によるスズ−銅合金層５の厚さを０．２０μ
ｍ以上とした理由は、０．２０μｍ未満の場合はホイス
カ抑制効果が不十分となるからである。
ズ層４の厚さを０．１５〜０．８０μｍとした理由は、
０．１５μｍ未満の場合はインナリードのボンディング
性が困難となり、０．８μｍを越えるとめっきだれを生
じ、短絡の原因となるからである。また、２回目のスズ
めっき処理によるスズ−銅合金層５の厚さを０．２０μ
ｍ以上とした理由は、０．２０μｍ未満の場合はホイス
カ抑制効果が不十分となるからである。
【００２７】上記ＴＡＢテープキャリアの半導体素子へ
の実装作業は、例えば図３に示すように半導体素子（Ｉ
Ｃチップ）７をデバイスホールに位置するように配置
し、デバイスホールに突出したインナーリードと半導体
素子７の電極を位置合わせした後、ボンディングツール
により圧着する。半導体素子７の電極には金バンプ８が
形成されており、加熱された状態で銅リード３ａに圧着
されると、スズめっきが溶融し金−スズ合金が形成し、
電極とインナーリードが強固に接合される。
の実装作業は、例えば図３に示すように半導体素子（Ｉ
Ｃチップ）７をデバイスホールに位置するように配置
し、デバイスホールに突出したインナーリードと半導体
素子７の電極を位置合わせした後、ボンディングツール
により圧着する。半導体素子７の電極には金バンプ８が
形成されており、加熱された状態で銅リード３ａに圧着
されると、スズめっきが溶融し金−スズ合金が形成し、
電極とインナーリードが強固に接合される。
【００２８】
【実施例】ポリイミド樹脂製絶縁フィルム１上に接着剤
層２を介して形成された銅箔２５μｍのテープキャリア
に、所定のレジストを塗布して乾燥させた後に、所定の
配線リードパターンを有するフォトマスクを通して露
光、現像させた後、エッチングを行うことによりリード
パターンを作製した。
層２を介して形成された銅箔２５μｍのテープキャリア
に、所定のレジストを塗布して乾燥させた後に、所定の
配線リードパターンを有するフォトマスクを通して露
光、現像させた後、エッチングを行うことによりリード
パターンを作製した。
【００２９】そして、まず、ポリイミド樹脂製絶縁フィ
ルム１上に銅の微細パターン３が形成された半導体装置
用テープキャリアの銅配線パターン上の一部分にソルダ
ーレジスト６を印刷後、１回目のスズめっき処理とし
て、０．０１〜０．２μｍのスズめっき層を形成し、１
００℃〜１５０℃で５分〜９０分加熱処理により、純ス
ズ層４ａとスズ−銅合金層５ａを形成した。
ルム１上に銅の微細パターン３が形成された半導体装置
用テープキャリアの銅配線パターン上の一部分にソルダ
ーレジスト６を印刷後、１回目のスズめっき処理とし
て、０．０１〜０．２μｍのスズめっき層を形成し、１
００℃〜１５０℃で５分〜９０分加熱処理により、純ス
ズ層４ａとスズ−銅合金層５ａを形成した。
【００３０】次に、２回目のスズめっき処理として、純
スズめっき層を０．３〜０．６μｍ形成し、１００〜１
５０℃、５分〜９０分の加熱処理により、純スズ層４ｂ
を０．２〜０．３μｍ、スズ−銅合金層５ｂを０．１５
〜０．２５μｍ形成させたものを作製した。
スズめっき層を０．３〜０．６μｍ形成し、１００〜１
５０℃、５分〜９０分の加熱処理により、純スズ層４ｂ
を０．２〜０．３μｍ、スズ−銅合金層５ｂを０．１５
〜０．２５μｍ形成させたものを作製した。
【００３１】ここでスズめっきは電解及び無電解めっき
のいずれかの方法で形成しても良いが、めっき厚のバラ
ツキの少ない点で無電解めっきとした。
のいずれかの方法で形成しても良いが、めっき厚のバラ
ツキの少ない点で無電解めっきとした。
【００３２】無電解スズめっき液は石原薬品製５８０Ｍ
を用い、７０℃、５〜５００ｓで処理した。１回目のス
ズめっき後、１００〜１５０℃、５〜９０分加熱処理
し、２回目のスズめっき後の加熱処理を１００〜１５０
℃、５〜９０分加熱した。このように作製したサンプル
について、銅の過剰溶解性の評価を断面観察にて行っ
た。この結果を、表１にスズめっき条件と銅過剰溶解性
評価結果として示す。
を用い、７０℃、５〜５００ｓで処理した。１回目のス
ズめっき後、１００〜１５０℃、５〜９０分加熱処理
し、２回目のスズめっき後の加熱処理を１００〜１５０
℃、５〜９０分加熱した。このように作製したサンプル
について、銅の過剰溶解性の評価を断面観察にて行っ
た。この結果を、表１にスズめっき条件と銅過剰溶解性
評価結果として示す。
【００３３】
【表１】
【００３４】表１から判るように、１回目のスズめっき
厚が０．０１〜０．２μｍの範囲では、銅の過剰溶解は
観察されなかった。一方、サンプル１のようにソルダー
レジスト印刷後に２回目のスズめっき処理に相当する無
電解スズめっきをしただけの場合（１回目のスズめっき
処理なしの場合）、およびサンプル６のように１回目の
スズめっき厚が０．２μｍ以上の場合には、銅の過剰溶
解が観察された。
厚が０．０１〜０．２μｍの範囲では、銅の過剰溶解は
観察されなかった。一方、サンプル１のようにソルダー
レジスト印刷後に２回目のスズめっき処理に相当する無
電解スズめっきをしただけの場合（１回目のスズめっき
処理なしの場合）、およびサンプル６のように１回目の
スズめっき厚が０．２μｍ以上の場合には、銅の過剰溶
解が観察された。
【００３５】次に、コクール計により純スズめっき厚、
蛍光Ｘ線膜厚計により全スズ厚を測定し、（全スズ厚）
から（純スズ厚）を差し引きしてスズ−銅合金層の層厚
を求め、１〜６月（３０日、６０日、９０日、１８０
日）放置した後のインナリード１５０本について、それ
ぞれ２００倍の光学顕微鏡によりホイスカの観察を行
い、そのホイスカの発生数を数えた。このスズめっき条
件とスズめっき厚、ホイスカ性評価結果を表２に示す。
表２から判るように、スズ−銅合金層が０．２０μｍ未
満（サンプル２、５、８、１１、１４）の場合、経過日
数が増加するにつれてホイスカ発生数が増加することが
観察された。これによりスズ−銅の拡散層が厚いほどス
ズのホイスカを抑制する効果があることが判る。
蛍光Ｘ線膜厚計により全スズ厚を測定し、（全スズ厚）
から（純スズ厚）を差し引きしてスズ−銅合金層の層厚
を求め、１〜６月（３０日、６０日、９０日、１８０
日）放置した後のインナリード１５０本について、それ
ぞれ２００倍の光学顕微鏡によりホイスカの観察を行
い、そのホイスカの発生数を数えた。このスズめっき条
件とスズめっき厚、ホイスカ性評価結果を表２に示す。
表２から判るように、スズ−銅合金層が０．２０μｍ未
満（サンプル２、５、８、１１、１４）の場合、経過日
数が増加するにつれてホイスカ発生数が増加することが
観察された。これによりスズ−銅の拡散層が厚いほどス
ズのホイスカを抑制する効果があることが判る。
【００３６】
【表２】
【００３７】上記実施例では銅箔２５μｍのテープキャ
リアを用いたが、これに代えて銅箔１０μｍのテープキ
ャリアで上記と同様な評価を行ったところ、１回目のス
ズめき厚さが０．２μｍ以下では銅の過剰溶解現象は発
生しなかったが、０．２μｍを越えたケースでは過剰溶
解が促進していることが観察された。
リアを用いたが、これに代えて銅箔１０μｍのテープキ
ャリアで上記と同様な評価を行ったところ、１回目のス
ズめき厚さが０．２μｍ以下では銅の過剰溶解現象は発
生しなかったが、０．２μｍを越えたケースでは過剰溶
解が促進していることが観察された。
【００３８】
【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。
のような優れた効果が得られる。
【００３９】本発明の半導体装置用テープキャリア及び
その製造方法によれば、ポリイミド樹脂等の絶縁フィル
ム上に接着剤層を介して施された銅箔の導体微細パター
ン上の一部分にソルダーレジストを印刷塗布した後、１
回目のスズめっき処理として、厚さ０．０１〜０．２０
μｍの薄いスズめっき層を形成し、加熱処理により純ス
ズ層とスズ−銅合金層を形成する。この１回目のスズめ
っき処理の際には、厚さ０．０１〜０．２０μｍという
薄いスズめっきが施されるので、ソルダーレジストが存
在していても、銅の過剰溶解部の形成される度合いは実
際上無視しうる程度に小さい。
その製造方法によれば、ポリイミド樹脂等の絶縁フィル
ム上に接着剤層を介して施された銅箔の導体微細パター
ン上の一部分にソルダーレジストを印刷塗布した後、１
回目のスズめっき処理として、厚さ０．０１〜０．２０
μｍの薄いスズめっき層を形成し、加熱処理により純ス
ズ層とスズ−銅合金層を形成する。この１回目のスズめ
っき処理の際には、厚さ０．０１〜０．２０μｍという
薄いスズめっきが施されるので、ソルダーレジストが存
在していても、銅の過剰溶解部の形成される度合いは実
際上無視しうる程度に小さい。
【００４０】その後、２回目のスズめっき処理として、
純スズめっき層を０．１５〜０．８０μｍ以上形成し、
加熱処理によりスズ−銅合金層を０．２０μｍ以上、純
スズ層を０．１５〜０．８０μｍとする。この２回目の
スズめっき処理の際には、既に銅の表面にスズ−銅合金
層が形成されているので、ソルダーレジストの下面にめ
っき液が侵入したとしても、銅箔がめっき液と接触する
ことにはならないので、局部的な電食が起こらない。こ
れにより、ソルダーレジスト下方のリード部の銅の過剰
溶解を抑制することが可能である。またスズめっき以外
の金属めっきを行わなくても、比較的安価でスズのホイ
スカを抑制することができ、高い信頼性を有したスズめ
っき皮膜が得られる。
純スズめっき層を０．１５〜０．８０μｍ以上形成し、
加熱処理によりスズ−銅合金層を０．２０μｍ以上、純
スズ層を０．１５〜０．８０μｍとする。この２回目の
スズめっき処理の際には、既に銅の表面にスズ−銅合金
層が形成されているので、ソルダーレジストの下面にめ
っき液が侵入したとしても、銅箔がめっき液と接触する
ことにはならないので、局部的な電食が起こらない。こ
れにより、ソルダーレジスト下方のリード部の銅の過剰
溶解を抑制することが可能である。またスズめっき以外
の金属めっきを行わなくても、比較的安価でスズのホイ
スカを抑制することができ、高い信頼性を有したスズめ
っき皮膜が得られる。
【００４１】更に、２回目のスズめっき処理において
は、純スズ層を０．１５〜０．８０μｍとしているの
で、インナリードのボンディング性が良好であり、且つ
めっきだれを生じない。また２回目のスズ−銅合金層を
０．２０μｍ以上としているので、十分なホイスカ抑制
効果を得ることができる。
は、純スズ層を０．１５〜０．８０μｍとしているの
で、インナリードのボンディング性が良好であり、且つ
めっきだれを生じない。また２回目のスズ−銅合金層を
０．２０μｍ以上としているので、十分なホイスカ抑制
効果を得ることができる。
【図１】本発明のテープキャリアの構造を工程毎に示し
た断面図である。
た断面図である。
【図２】従来のテープキャリアの構造を工程毎に示した
断面図である。
断面図である。
【図３】本発明のテープキャリアにＩＣチップを搭載し
て半導体装置を構成した組立図である。
て半導体装置を構成した組立図である。
【図４】銅の過剰溶解現象を示した断面図である。
１ ポリイミド樹脂製絶縁フィルム ２ 接着剤層 ３ 配線パターン ３ａ 銅リード ４ 純スズめっき層 ４ａ、４ｂ 純スズ層 ５ スズー銅合金層 ５ａ、５ｂ スズー銅合金層 ６ ソルダーレジスト ９ 銅の過剰溶解部
フロントページの続き (72)発明者 菅野 優 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内 Ｆターム(参考） 4K022 AA02 AA42 BA21 BA35 CA08 CA09 DA01 EA01 4K028 CA01 CB02 CB03 CC04 CD01 5E343 AA02 AA18 AA33 BB09 BB12 BB14 BB17 BB24 BB34 BB52 DD32 ER11 ER12 GG01 GG03 GG06 GG18 5F044 MM03 MM23 MM25 MM26
Claims (5)
- 【請求項１】絶縁フィルム上に接着剤層を介して施され
た銅箔の配線パターン上に、その端子部分を除く所定の
位置にソルダーレジストを塗布し、 前記端子部分に、厚さ０．０１〜０．２μｍの薄いスズ
めっき層を形成し加熱処理することにより、純スズ層と
厚さ０．２０μｍ以下のスズ−銅合金層を形成し、 更にその上に厚さ０．１５〜０．８０μｍの純スズめっ
き層を形成したことを特徴とする半導体装置用テープキ
ャリア。 - 【請求項２】請求項１記載の半導体装置用テープキャリ
アにおいて、前記純スズめっき層を加熱処理することに
より、厚さ０．１５〜０．８０μｍの純スズ層と厚さ
０．２０μｍ以上のスズ−銅合金層を形成したことを特
徴とする請求項１記載の半導体装置用テープキャリア。 - 【請求項３】絶縁フィルム上に接着剤層を介して施され
た銅箔の配線パターン上に、その端子部分を除く所定の
位置にソルダーレジストを塗布した後、 前記端子部分に、１回目のスズめっき処理として、厚さ
０．０１〜０．２μｍの薄いスズめっき層を施し、加熱
処理することにより、純スズ層と厚さ０．２０μｍ以下
のスズ−銅合金層を形成し、 次いで、前記端子部分に、２回目のスズめっき処理とし
て、純スズめっき層を０．１５〜０．８０μｍの厚さで
形成し、加熱処理することにより、厚さ０．１５〜０．
８０μｍの純スズ層と厚さ０．２０μｍ以上のスズ−銅
合金層を形成することを特徴とする半導体装置用テープ
キャリアの製造方法。 - 【請求項４】請求項３記載の製造方法において、前記２
回目のスズめっき処理として、純スズめっき層を０．３
〜０．６μｍの厚さで形成し、加熱処理することによ
り、厚さ０．２５〜０．３０μｍの純スズ層と厚さ０．
２０〜０．２５μｍのスズ−銅合金層を形成することを
特徴とする半導体装置用テープキャリアの製造方法。 - 【請求項５】請求項３又は４記載の製造方法において、
前記１回目のスズめっき処理及び２回目のスズめっき処
理を無電解めっきにより行うことを特徴とする半導体装
置用テープキャリアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001086912A JP2002289652A (ja) | 2001-03-26 | 2001-03-26 | 半導体装置用テープキャリアおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001086912A JP2002289652A (ja) | 2001-03-26 | 2001-03-26 | 半導体装置用テープキャリアおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002289652A true JP2002289652A (ja) | 2002-10-04 |
Family
ID=18942223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001086912A Withdrawn JP2002289652A (ja) | 2001-03-26 | 2001-03-26 | 半導体装置用テープキャリアおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002289652A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173592A (ja) * | 2004-11-19 | 2006-06-29 | Showa Denko Kk | フレキシブルプリント配線板用樹脂硬化膜、及びその製造方法 |
| JP2008004959A (ja) * | 2003-12-05 | 2008-01-10 | Mitsui Mining & Smelting Co Ltd | プリント配線基板および回路装置 |
| JP2008218927A (ja) * | 2007-03-07 | 2008-09-18 | Mitsui Mining & Smelting Co Ltd | フレキシブル配線基材並びに半導体装置及びその製造方法 |
| WO2014038125A1 (ja) * | 2012-09-07 | 2014-03-13 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
| JP2016023347A (ja) * | 2014-07-23 | 2016-02-08 | イビデン株式会社 | プリント配線板 |
| JP7032113B2 (ja) | 2017-11-27 | 2022-03-08 | 住友電気工業株式会社 | プリント配線板及び接続体 |
| JP7109873B1 (ja) | 2021-05-07 | 2022-08-01 | 常州欣盛半導體技術股▲ふん▼有限公司 | Ｆｐｃベースの金属回路構造及びその加工方法 |
-
2001
- 2001-03-26 JP JP2001086912A patent/JP2002289652A/ja not_active Withdrawn
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008004959A (ja) * | 2003-12-05 | 2008-01-10 | Mitsui Mining & Smelting Co Ltd | プリント配線基板および回路装置 |
| JP4658100B2 (ja) * | 2003-12-05 | 2011-03-23 | 三井金属鉱業株式会社 | プリント配線基板および回路装置 |
| JP2006173592A (ja) * | 2004-11-19 | 2006-06-29 | Showa Denko Kk | フレキシブルプリント配線板用樹脂硬化膜、及びその製造方法 |
| JP2008218927A (ja) * | 2007-03-07 | 2008-09-18 | Mitsui Mining & Smelting Co Ltd | フレキシブル配線基材並びに半導体装置及びその製造方法 |
| KR101343019B1 (ko) | 2007-03-07 | 2013-12-18 | 심팔 일렉트로닉스 컴퍼니 리미티드 | 플렉서블 배선 기재 및 반도체 장치 그리고 그 제조 방법 |
| JP5513694B1 (ja) * | 2012-09-07 | 2014-06-04 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
| WO2014038125A1 (ja) * | 2012-09-07 | 2014-03-13 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
| CN104604341A (zh) * | 2012-09-07 | 2015-05-06 | 日本特殊陶业株式会社 | 布线基板及其制造方法 |
| TWI492678B (zh) * | 2012-09-07 | 2015-07-11 | Ngk Spark Plug Co | Wiring substrate and manufacturing method thereof |
| US10123415B2 (en) | 2012-09-07 | 2018-11-06 | Ngk Spark Plug Co., Ltd. | Wiring substrate and production method therefor |
| JP2016023347A (ja) * | 2014-07-23 | 2016-02-08 | イビデン株式会社 | プリント配線板 |
| JP7032113B2 (ja) | 2017-11-27 | 2022-03-08 | 住友電気工業株式会社 | プリント配線板及び接続体 |
| JP7109873B1 (ja) | 2021-05-07 | 2022-08-01 | 常州欣盛半導體技術股▲ふん▼有限公司 | Ｆｐｃベースの金属回路構造及びその加工方法 |
| JP2022172791A (ja) * | 2021-05-07 | 2022-11-17 | 常州欣盛半導體技術股▲ふん▼有限公司 | Ｆｐｃベースの金属回路構造及びその加工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7632112B2 (en) | Electrical contact component, coaxial connector, and electrical circuit device including the same | |
| JP2007123883A (ja) | プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板 | |
| JP2009239278A (ja) | 電子部品搭載用基板、及び、その製造方法 | |
| JP2801793B2 (ja) | 錫めっき銅合金材およびその製造方法 | |
| JP3076342B1 (ja) | 電子部品実装用フィルムキャリアテ―プおよびその製造方法 | |
| KR101184108B1 (ko) | 배선 기판 및 그 제조 방법, 전자 장치의 제조 방법 | |
| JP2002289653A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP2002289652A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP3156417B2 (ja) | 半導体素子の電極形成方法 | |
| JP2004103706A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP4057748B2 (ja) | フレキシブルプリント配線基板およびその製造方法 | |
| KR100374075B1 (ko) | 전자부품 실장용 필름캐리어 테이프 및 그 제조방법 | |
| JP2002289654A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
| JPH0137876B2 (ja) | ||
| JP3630398B2 (ja) | 電子部品実装用フィルムキャリアテープの製造方法 | |
| JP3275413B2 (ja) | リードフレームおよびその製造方法 | |
| JPH05183017A (ja) | Ｔａｂ用テープキャリア | |
| JPH065662A (ja) | 半導体装置用フィルムキャリアテープ及びその製造方法 | |
| JP3980473B2 (ja) | 電子部品の製造方法 | |
| JP2003234379A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP2003234380A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP2809298B2 (ja) | 表面実装用基板を用いた半導体装置 | |
| JP3146768B2 (ja) | 電子部品の実装方法 | |
| JP5625510B2 (ja) | 端子構造、プリント配線板、モジュール基板及び電子デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080603 |