JP2002289654A - 半導体装置用テープキャリアおよびその製造方法 - Google Patents
半導体装置用テープキャリアおよびその製造方法Info
- Publication number
- JP2002289654A JP2002289654A JP2001086914A JP2001086914A JP2002289654A JP 2002289654 A JP2002289654 A JP 2002289654A JP 2001086914 A JP2001086914 A JP 2001086914A JP 2001086914 A JP2001086914 A JP 2001086914A JP 2002289654 A JP2002289654 A JP 2002289654A
- Authority
- JP
- Japan
- Prior art keywords
- tin
- thickness
- layer
- copper
- tin plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemically Coating (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半導体装置用テープキャリアにおけるソルダー
レジスト下方のリード配線の銅の過剰溶解を防止すると
共に、スズめっきのホイスカを抑制する。 【解決手段】絶縁フィルム１上に接着剤層２を介して施
された銅箔３の表面の全面にスズめっき層４を厚さ０．
０１〜０．２μｍ形成した後、加熱処理し、その後フォ
トレジストをコートし、露光、現像、エッチング、剥膜
処理することにより銅箔３に微細配線パターン３０を形
成し、その後、前記配線パターン上に、その端子部分を
除く所定の位置にソルダーレジスト６を塗布した後、前
記端子部分に、厚さ０．１５〜０．８０μｍのスズめっ
き層４を形成し、加熱処理することにより、厚さ０．２
０μｍ以上のスズ−銅合金層５ｂと厚さ０．１５〜０．
８０μｍの純スズ層４ｂを形成する。
レジスト下方のリード配線の銅の過剰溶解を防止すると
共に、スズめっきのホイスカを抑制する。 【解決手段】絶縁フィルム１上に接着剤層２を介して施
された銅箔３の表面の全面にスズめっき層４を厚さ０．
０１〜０．２μｍ形成した後、加熱処理し、その後フォ
トレジストをコートし、露光、現像、エッチング、剥膜
処理することにより銅箔３に微細配線パターン３０を形
成し、その後、前記配線パターン上に、その端子部分を
除く所定の位置にソルダーレジスト６を塗布した後、前
記端子部分に、厚さ０．１５〜０．８０μｍのスズめっ
き層４を形成し、加熱処理することにより、厚さ０．２
０μｍ以上のスズ−銅合金層５ｂと厚さ０．１５〜０．
８０μｍの純スズ層４ｂを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、精密電子部品であ
るＴＡＢテープキャリアのような半導体装置用テープキ
ャリア、特にその銅箔の配線パターンにスズめっきを行
うに際し、ソルダーレジスト際の銅の喰われを防止した
構造のテープキャリア及びスズめっき手法に関するもの
である。
るＴＡＢテープキャリアのような半導体装置用テープキ
ャリア、特にその銅箔の配線パターンにスズめっきを行
うに際し、ソルダーレジスト際の銅の喰われを防止した
構造のテープキャリア及びスズめっき手法に関するもの
である。
【０００２】
【従来の技術】従来のＴＡＢテープキャリアの構造は、
図２に示すように、ポリイミド樹脂製絶縁フィルム１に
接着剤層２を介して貼り合わせた銅箔に所定の配線パタ
ーン３を形成し（図２（ａ））、その配線パターン３上
には、その銅リード３ａ等の端子部分を除く所定の位置
に、絶縁層としてソルダーレジスト６を印刷塗布し（図
２（ｂ））、その後、当該配線パターン３の端子部分で
ある銅リード３ａに安定した接合性を与えるために、無
電解スズめっきにより純スズめっき層４を形成し（図２
（ｃ））、加熱処理によりスズ−銅合金層５を形成した
構造（図２（ｄ））である。
図２に示すように、ポリイミド樹脂製絶縁フィルム１に
接着剤層２を介して貼り合わせた銅箔に所定の配線パタ
ーン３を形成し（図２（ａ））、その配線パターン３上
には、その銅リード３ａ等の端子部分を除く所定の位置
に、絶縁層としてソルダーレジスト６を印刷塗布し（図
２（ｂ））、その後、当該配線パターン３の端子部分で
ある銅リード３ａに安定した接合性を与えるために、無
電解スズめっきにより純スズめっき層４を形成し（図２
（ｃ））、加熱処理によりスズ−銅合金層５を形成した
構造（図２（ｄ））である。
【０００３】このＴＡＢテープキャリアの半導体素子へ
の実装作業は、例えば図３に示すように半導体素子（Ｉ
Ｃチップ）７をデバイスホールに位置するように配置
し、デバイスホールに突出したインナーリードと半導体
素子７の電極を位置合わせした後、ボンディングツール
により圧着する。半導体素子７の電極には金バンプ８が
形成されており、加熱された状態で銅リード３ａに圧着
されると、スズめっきが溶融し金−スズ合金が形成し、
電極とインナーリードが接合される。
の実装作業は、例えば図３に示すように半導体素子（Ｉ
Ｃチップ）７をデバイスホールに位置するように配置
し、デバイスホールに突出したインナーリードと半導体
素子７の電極を位置合わせした後、ボンディングツール
により圧着する。半導体素子７の電極には金バンプ８が
形成されており、加熱された状態で銅リード３ａに圧着
されると、スズめっきが溶融し金−スズ合金が形成し、
電極とインナーリードが接合される。
【０００４】
【発明が解決しようとする課題】一般にスズめっきは、
耐食性、はんだ付け性に優れていることから電子部品に
広く使用されている。
耐食性、はんだ付け性に優れていることから電子部品に
広く使用されている。
【０００５】しかしながら、上記した従来のＴＡＢテー
プキャリアにおいては、無電解スズめっきする際に、図
４に示すように、ソルダーレジスト６の下方の際部（端
部）にて銅が過剰溶解し、銅リード３ａに溝状に浸食さ
れた部分（過剰溶解部９）を形成し、リード強度を低下
させるという問題がある。
プキャリアにおいては、無電解スズめっきする際に、図
４に示すように、ソルダーレジスト６の下方の際部（端
部）にて銅が過剰溶解し、銅リード３ａに溝状に浸食さ
れた部分（過剰溶解部９）を形成し、リード強度を低下
させるという問題がある。
【０００６】一般に無電解スズめっきは銅との置換で析
出するが、この場合、無電解スズめっきの前処理液がソ
ルダーレジスト下方は浸透しにくく、銅表面に有機物の
残さ、汚染物等が残り、無電解スズめっき時に反応速度
が著しく早くなり、銅が過剰に溶解する。
出するが、この場合、無電解スズめっきの前処理液がソ
ルダーレジスト下方は浸透しにくく、銅表面に有機物の
残さ、汚染物等が残り、無電解スズめっき時に反応速度
が著しく早くなり、銅が過剰に溶解する。
【０００７】さらに最近では微細配線パターン化の要求
が強くなっており、めっき面積がより小さくなっている
ことから、めっき面積の大きいところと微細な部分で、
無電解スズめっき時に反応速度に差が生じる。特に、微
細部では無電解スズめっきの反応速度が早くなり、銅が
過剰溶解しリード強度が低下する。
が強くなっており、めっき面積がより小さくなっている
ことから、めっき面積の大きいところと微細な部分で、
無電解スズめっき時に反応速度に差が生じる。特に、微
細部では無電解スズめっきの反応速度が早くなり、銅が
過剰溶解しリード強度が低下する。
【０００８】また最近では、ファインピッチ化の要求が
強くなっており、レジストコート時の銅表面の汚染、酸
化により、銅とレジストとの密着性の低下により、銅と
レジストの界面にエッチング液が浸透し、微細配線パタ
ーンの形成が困難となる場合がある。
強くなっており、レジストコート時の銅表面の汚染、酸
化により、銅とレジストとの密着性の低下により、銅と
レジストの界面にエッチング液が浸透し、微細配線パタ
ーンの形成が困難となる場合がある。
【０００９】他の問題点として、スズめっき皮膜はスズ
めっき直後、放置するとホイスカ（ひげ状の結晶）が発
生することが良く知られており、特に微細ピッチのパタ
ーンではホイスカの発生がショートの原因となるため、
種々の検討が行われてきた。このスズホイスカの抑制手
段としては、(1) 下地めっきとして、ニッケル、銅、
鉛、はんだ、スズ−ニッケル合金、スズ−銅合金層を形
成する。(2) めっき後にリフロー処理を施す。(3) めっ
き後に加熱してアニール処理を施す。(4) スズめっきを
他のスズ−合金めっきまたは他の金属めっきに変更す
る。(5) スズめっきに数％以上鉛を含む半田めっきに変
更する。等が知られている。
めっき直後、放置するとホイスカ（ひげ状の結晶）が発
生することが良く知られており、特に微細ピッチのパタ
ーンではホイスカの発生がショートの原因となるため、
種々の検討が行われてきた。このスズホイスカの抑制手
段としては、(1) 下地めっきとして、ニッケル、銅、
鉛、はんだ、スズ−ニッケル合金、スズ−銅合金層を形
成する。(2) めっき後にリフロー処理を施す。(3) めっ
き後に加熱してアニール処理を施す。(4) スズめっきを
他のスズ−合金めっきまたは他の金属めっきに変更す
る。(5) スズめっきに数％以上鉛を含む半田めっきに変
更する。等が知られている。
【００１０】しかしながら、上記(1) の下地めっきを施
す手法は、下地めっき工程が付与されるのでコストが高
くなる。上記(2) のめっき後にリフロー処理を施す方法
は、最初に厚く均一なめっきを施したとしても、リフロ
ー後はめっき厚にバラツキが生じてしまい、さらにスズ
めっき表面が酸化するという問題が生じる。上記(3)の
めっき後にアニール処理を施す方法は、短期間ではホイ
スカ抑制効果があるが、６ケ月程度の長期間になると完
全にホイスカの成長を防止することができないため、完
全なホイスカ対策とはならないという問題がある。上記
(4) 、(5) の手法は金めっき、半田めっきを行うことが
あるが、金めっきはコスト高、半田めっきはめっき皮膜
組成、膜厚のコントロールが難しい等の問題がある。
す手法は、下地めっき工程が付与されるのでコストが高
くなる。上記(2) のめっき後にリフロー処理を施す方法
は、最初に厚く均一なめっきを施したとしても、リフロ
ー後はめっき厚にバラツキが生じてしまい、さらにスズ
めっき表面が酸化するという問題が生じる。上記(3)の
めっき後にアニール処理を施す方法は、短期間ではホイ
スカ抑制効果があるが、６ケ月程度の長期間になると完
全にホイスカの成長を防止することができないため、完
全なホイスカ対策とはならないという問題がある。上記
(4) 、(5) の手法は金めっき、半田めっきを行うことが
あるが、金めっきはコスト高、半田めっきはめっき皮膜
組成、膜厚のコントロールが難しい等の問題がある。
【００１１】そこで、本発明の目的は、上記課題を解決
し、ソルダーレジスト下方のリード配線の銅の過剰溶
解、つまりソルダーレジスト際の銅の喰われを防止する
と共に、安価に、且つスズめっきの特性を損なわずに、
スズめっきのホイスカを抑制することのできる、高い信
頼性を有するスズめっき構造の半導体装置用テープキャ
リアおよびその製造方法を提供することにある。
し、ソルダーレジスト下方のリード配線の銅の過剰溶
解、つまりソルダーレジスト際の銅の喰われを防止する
と共に、安価に、且つスズめっきの特性を損なわずに、
スズめっきのホイスカを抑制することのできる、高い信
頼性を有するスズめっき構造の半導体装置用テープキャ
リアおよびその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、次のように構成したものである。
め、本発明は、次のように構成したものである。
【００１３】（１）請求項１の発明に係る半導体装置用
テープキャリアは、絶縁フィルム上に接着剤層を介して
施された銅箔の表面の全面にスズめっき層を厚さ０．０
１〜０．２μｍ形成した後、パターニングして微細配線
パターンを形成し、その配線パターン上の端子部分を除
く所定の位置にソルダーレジストを塗布し、前記端子部
分に、厚さ０．１５〜０．８０μｍのスズめっき層を形
成し、加熱処理することにより、厚さ０．２０μｍ以上
のスズ−銅合金層と厚さ０．１５〜０．８０μｍの純ス
ズ層を形成したことを特徴とする。
テープキャリアは、絶縁フィルム上に接着剤層を介して
施された銅箔の表面の全面にスズめっき層を厚さ０．０
１〜０．２μｍ形成した後、パターニングして微細配線
パターンを形成し、その配線パターン上の端子部分を除
く所定の位置にソルダーレジストを塗布し、前記端子部
分に、厚さ０．１５〜０．８０μｍのスズめっき層を形
成し、加熱処理することにより、厚さ０．２０μｍ以上
のスズ−銅合金層と厚さ０．１５〜０．８０μｍの純ス
ズ層を形成したことを特徴とする。
【００１４】（２）請求項２の発明に係る半導体装置用
テープキャリアの製造方法は、絶縁フィルム上に接着剤
層を介して施された銅箔の表面の全面にスズめっき層を
厚さ０．０１〜０．２μｍ形成した後、加熱処理し、そ
の後フォトレジストをコートし、露光、現像、エッチン
グ、剥膜処理することにより銅箔に微細配線パターンを
形成し、その後、前記配線パターン上に、その端子部分
を除く所定の位置にソルダーレジストを塗布した後、前
記端子部分に、厚さ０．１５〜０．８０μｍのスズめっ
き層を形成し、加熱処理することにより、厚さ０．２０
μｍ以上のスズ−銅合金層と厚さ０．１５〜０．８０μ
ｍの純スズ層を形成することを特徴とする。
テープキャリアの製造方法は、絶縁フィルム上に接着剤
層を介して施された銅箔の表面の全面にスズめっき層を
厚さ０．０１〜０．２μｍ形成した後、加熱処理し、そ
の後フォトレジストをコートし、露光、現像、エッチン
グ、剥膜処理することにより銅箔に微細配線パターンを
形成し、その後、前記配線パターン上に、その端子部分
を除く所定の位置にソルダーレジストを塗布した後、前
記端子部分に、厚さ０．１５〜０．８０μｍのスズめっ
き層を形成し、加熱処理することにより、厚さ０．２０
μｍ以上のスズ−銅合金層と厚さ０．１５〜０．８０μ
ｍの純スズ層を形成することを特徴とする。
【００１５】（３）請求項３の発明は、請求項２記載の
製造方法において、前記スズめっき層の形成を無電解め
っきにより行うことを特徴とする。
製造方法において、前記スズめっき層の形成を無電解め
っきにより行うことを特徴とする。
【００１６】
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
基づいて説明する。
【００１７】図１に本発明による半導体装置用テープキ
ャリアの例としてのＴＡＢテープキャリアの製造方法を
示す。まず、図１（ａ）に示すようにポリイミド樹脂製
絶縁フィルム１上に接着剤層２を介して銅箔３を形成し
たテープキャリアを用意し、その銅箔３の全面に、図１
（ｂ）に示すように、１回目のスズめっき処理として、
厚さ０．０１〜０．２μｍのスズめっき層４を形成し、
加熱処理することにより当該スズめっき層に銅を拡散し
て、銅拡散スズめっき層すなわちスズ−銅合金層５ａを
形成する。この場合、一部に純スズ層４ａが存在してい
ても良い。
ャリアの例としてのＴＡＢテープキャリアの製造方法を
示す。まず、図１（ａ）に示すようにポリイミド樹脂製
絶縁フィルム１上に接着剤層２を介して銅箔３を形成し
たテープキャリアを用意し、その銅箔３の全面に、図１
（ｂ）に示すように、１回目のスズめっき処理として、
厚さ０．０１〜０．２μｍのスズめっき層４を形成し、
加熱処理することにより当該スズめっき層に銅を拡散し
て、銅拡散スズめっき層すなわちスズ−銅合金層５ａを
形成する。この場合、一部に純スズ層４ａが存在してい
ても良い。
【００１８】次に、図１（ｃ）に示すように、所定のフ
ォトレジスト１０を塗布して乾燥させた後に、所定の配
線リードパターンを有するフォトマスクを通して露光、
現像させた後、エッチング、剥膜処理を行うことによ
り、図１（ｄ）の如く所定の微細配線パターン３０を作
製する。
ォトレジスト１０を塗布して乾燥させた後に、所定の配
線リードパターンを有するフォトマスクを通して露光、
現像させた後、エッチング、剥膜処理を行うことによ
り、図１（ｄ）の如く所定の微細配線パターン３０を作
製する。
【００１９】この後、図１（ｅ）に示すように、この配
線パターン３０上の一部分に、つまり銅リード３ａ等の
端子部分を除いた所定の位置に、ソルダーレジスト６を
印刷法により塗布する。
線パターン３０上の一部分に、つまり銅リード３ａ等の
端子部分を除いた所定の位置に、ソルダーレジスト６を
印刷法により塗布する。
【００２０】この後、図１（ｆ）に示すように、このテ
ープキャリアの上記端子部分（銅リード３ａ等）に、つ
まり１回目のスズめっき層上に、２回目のスズめっき処
理として、純スズめっき層を０．１５〜０．８０μｍの
厚さで形成し、１００〜１５０℃、５分〜９０分の加熱
処理をすることにより当該スズめっき層に銅を拡散し
て、純スズ層４ｂとスズ−銅合金層５ｂを形成する。こ
こでは、厚さ０．１５〜０．８０μｍの実質的に銅を含
有しないスズめっき層すなわち純スズ層４ｂと、厚さ
０．２０μｍ以上の銅拡散スズめっき層すなわちスズ−
銅合金層５ｂを形成する。
ープキャリアの上記端子部分（銅リード３ａ等）に、つ
まり１回目のスズめっき層上に、２回目のスズめっき処
理として、純スズめっき層を０．１５〜０．８０μｍの
厚さで形成し、１００〜１５０℃、５分〜９０分の加熱
処理をすることにより当該スズめっき層に銅を拡散し
て、純スズ層４ｂとスズ−銅合金層５ｂを形成する。こ
こでは、厚さ０．１５〜０．８０μｍの実質的に銅を含
有しないスズめっき層すなわち純スズ層４ｂと、厚さ
０．２０μｍ以上の銅拡散スズめっき層すなわちスズ−
銅合金層５ｂを形成する。
【００２１】このようにして形成されるＴＡＢテープキ
ャリアは、１回目のスズめっき処理の際には、ソルダー
レジスト６が存在しないので、局部的に銅の過剰溶解部
９が形成されることがない。そして２回目のスズめっき
処理の際には、ソルダーレジスト６の下面にめっき液が
侵入したとしても、銅の表面はスズ−銅合金層５ａが形
成され、銅箔がめっき液と接触することはないので、局
部的な電食が起こらず、従って、図４に示した銅の過剰
溶解部９が銅リード３ａに形成されることがない。よっ
て、銅リード３ａに銅の過剰溶解部９が存在して銅リー
ド３ａの強度が弱まるという不都合を無くすことができ
る。
ャリアは、１回目のスズめっき処理の際には、ソルダー
レジスト６が存在しないので、局部的に銅の過剰溶解部
９が形成されることがない。そして２回目のスズめっき
処理の際には、ソルダーレジスト６の下面にめっき液が
侵入したとしても、銅の表面はスズ−銅合金層５ａが形
成され、銅箔がめっき液と接触することはないので、局
部的な電食が起こらず、従って、図４に示した銅の過剰
溶解部９が銅リード３ａに形成されることがない。よっ
て、銅リード３ａに銅の過剰溶解部９が存在して銅リー
ド３ａの強度が弱まるという不都合を無くすことができ
る。
【００２２】上記のＴＡＢテープキャリアの製造方法に
おいて、１回目のスズめっき処理後の加熱処理は実施せ
ず、純スズ層４ａを形成させただけでも良い。
おいて、１回目のスズめっき処理後の加熱処理は実施せ
ず、純スズ層４ａを形成させただけでも良い。
【００２３】１回目のスズめっき層の厚さは０．０１〜
０．２μｍが好ましい。この１回目のスズめっき層の厚
さが０．２μｍを越えると、エッチングによるパターン
形成が困難になるためである。
０．２μｍが好ましい。この１回目のスズめっき層の厚
さが０．２μｍを越えると、エッチングによるパターン
形成が困難になるためである。
【００２４】一方、２回目のスズめっき処理による純ス
ズ層４ｂの厚さを０．１５〜０．８０μｍとした理由
は、０．１５μｍ未満の場合はインナリードのボンディ
ング性が困難となり、０．８μｍを越えるとめっきだれ
を生じ、短絡の原因となるからである。また、２回目の
スズめっき処理によるスズ−銅合金層５の厚さを０．２
０μｍ以上とした理由は、０．２０μｍ未満の場合はホ
イスカ抑制効果が不十分となるからである。
ズ層４ｂの厚さを０．１５〜０．８０μｍとした理由
は、０．１５μｍ未満の場合はインナリードのボンディ
ング性が困難となり、０．８μｍを越えるとめっきだれ
を生じ、短絡の原因となるからである。また、２回目の
スズめっき処理によるスズ−銅合金層５の厚さを０．２
０μｍ以上とした理由は、０．２０μｍ未満の場合はホ
イスカ抑制効果が不十分となるからである。
【００２５】上記ＴＡＢテープキャリアの半導体素子へ
の実装作業は、例えば図３に示すように半導体素子（Ｉ
Ｃチップ）７をデバイスホールに位置するように配置
し、デバイスホールに突出したインナーリードと半導体
素子７の電極を位置合わせした後、ボンディングツール
により圧着する。半導体素子７の電極には金バンプ８が
形成されており、加熱された状態で銅リード３ａに圧着
されると、スズめっきが溶融し金−スズ合金が形成し、
電極とインナーリードが強固に接合される。
の実装作業は、例えば図３に示すように半導体素子（Ｉ
Ｃチップ）７をデバイスホールに位置するように配置
し、デバイスホールに突出したインナーリードと半導体
素子７の電極を位置合わせした後、ボンディングツール
により圧着する。半導体素子７の電極には金バンプ８が
形成されており、加熱された状態で銅リード３ａに圧着
されると、スズめっきが溶融し金−スズ合金が形成し、
電極とインナーリードが強固に接合される。
【００２６】
【実施例】ポリイミド樹脂製絶縁フィルム１上に接着剤
層２を介して厚さ２５μｍの銅箔３を設けたテープキャ
リアを用意し、その銅箔３の全面に、１回目のスズめっ
き処理として、厚さ０．０１〜０．２μｍのスズめっき
層４を形成し、１００〜１５０℃、５分〜９０分の加熱
処理させた後、所定のレジストを塗布して乾燥し、所定
の配線リードパターンを有するフォトマスクを通して露
光、現像させた後、エッチングを行うことによりリード
パターン（配線パターン３０）を作製した。
層２を介して厚さ２５μｍの銅箔３を設けたテープキャ
リアを用意し、その銅箔３の全面に、１回目のスズめっ
き処理として、厚さ０．０１〜０．２μｍのスズめっき
層４を形成し、１００〜１５０℃、５分〜９０分の加熱
処理させた後、所定のレジストを塗布して乾燥し、所定
の配線リードパターンを有するフォトマスクを通して露
光、現像させた後、エッチングを行うことによりリード
パターン（配線パターン３０）を作製した。
【００２７】そして、ポリイミド樹脂製絶縁フィルム１
上に銅の微細配線パターン３０が形成された半導体装置
用テープキャリアの銅の配線パターン３０上の一部分に
ソルダーレジスト６を印刷後、２回目のスズめっき処理
として、スズめっき層を０．３〜０．６μｍ形成し、１
００℃〜１５０℃、５分〜９０分の加熱処理により、純
スズ層４ｂを０．２〜０．３μｍ、スズ−銅合金層５ｂ
を０．１５〜０．２５μｍ形成させたものを作製した。
上に銅の微細配線パターン３０が形成された半導体装置
用テープキャリアの銅の配線パターン３０上の一部分に
ソルダーレジスト６を印刷後、２回目のスズめっき処理
として、スズめっき層を０．３〜０．６μｍ形成し、１
００℃〜１５０℃、５分〜９０分の加熱処理により、純
スズ層４ｂを０．２〜０．３μｍ、スズ−銅合金層５ｂ
を０．１５〜０．２５μｍ形成させたものを作製した。
【００２８】ここでスズめっきは電解及び無電解めっき
のいずれかの方法で形成しても良いが、めっき厚のバラ
ツキの少ない点で無電解めっきとした。
のいずれかの方法で形成しても良いが、めっき厚のバラ
ツキの少ない点で無電解めっきとした。
【００２９】無電解スズめっき液は石原薬品製５８０Ｍ
を用い、７０℃、５〜５００ｓで処理した。１回目のス
ズめっき後、１００〜１５０℃、５〜９０分加熱処理
し、２回目のスズめっき後の加熱処理を１００〜１５０
℃、５〜９０分加熱した。このように作製したサンプル
について、銅の過剰溶解性の評価を断面観察にて行っ
た。この結果を、表１にスズめっき条件と銅過剰溶解性
評価結果として示す。
を用い、７０℃、５〜５００ｓで処理した。１回目のス
ズめっき後、１００〜１５０℃、５〜９０分加熱処理
し、２回目のスズめっき後の加熱処理を１００〜１５０
℃、５〜９０分加熱した。このように作製したサンプル
について、銅の過剰溶解性の評価を断面観察にて行っ
た。この結果を、表１にスズめっき条件と銅過剰溶解性
評価結果として示す。
【００３０】
【表１】
【００３１】表１から判るように、１回目のスズめっき
厚が０．０１〜０．２μｍの範囲では、銅の過剰溶解は
観察されなかった。一方、サンプル１のようにソルダー
レジスト印刷後に２回目のスズめっき処理に相当する無
電解スズめっきをしただけの場合（１回目のスズめっき
処理なしの場合）、およびサンプル６のように１回目の
スズめっき厚が０．２μｍを越える場合には、パターン
不良が観察された。
厚が０．０１〜０．２μｍの範囲では、銅の過剰溶解は
観察されなかった。一方、サンプル１のようにソルダー
レジスト印刷後に２回目のスズめっき処理に相当する無
電解スズめっきをしただけの場合（１回目のスズめっき
処理なしの場合）、およびサンプル６のように１回目の
スズめっき厚が０．２μｍを越える場合には、パターン
不良が観察された。
【００３２】次に、コクール計により純スズめっき厚、
蛍光Ｘ線膜厚計により全スズ厚を測定し、（全スズ厚）
から（純スズ厚）を差し引きしてスズ−銅合金層の層厚
を求め、１〜６月（３０日、６０日、９０日、１８０
日）放置した後のインナリード１５０本について、それ
ぞれ２００倍の光学顕微鏡によりホイスカの観察を行
い、そのホイスカの発生数を数えた。このスズめっき条
件とスズめっき厚、ホイスカ性評価結果を表２に示す。
表２から判るように、スズ−銅合金層が０．２０μｍ未
満（サンプル２、５、８、１１、１４）の場合、経過日
数が増加するにつれてホイスカ発生数が増加することが
観察された。これによりスズ−銅の拡散層が厚いほどス
ズのホイスカを抑制する効果があることが判る。
蛍光Ｘ線膜厚計により全スズ厚を測定し、（全スズ厚）
から（純スズ厚）を差し引きしてスズ−銅合金層の層厚
を求め、１〜６月（３０日、６０日、９０日、１８０
日）放置した後のインナリード１５０本について、それ
ぞれ２００倍の光学顕微鏡によりホイスカの観察を行
い、そのホイスカの発生数を数えた。このスズめっき条
件とスズめっき厚、ホイスカ性評価結果を表２に示す。
表２から判るように、スズ−銅合金層が０．２０μｍ未
満（サンプル２、５、８、１１、１４）の場合、経過日
数が増加するにつれてホイスカ発生数が増加することが
観察された。これによりスズ−銅の拡散層が厚いほどス
ズのホイスカを抑制する効果があることが判る。
【００３３】
【表２】
【００３４】上記実施例では銅箔２５μｍのテープキャ
リアを用いたが、これに代えて銅箔１０μｍのテープキ
ャリアで上記と同様な評価を行ったところ、１回目の銅
箔全面へのスズめっき厚さが０．０１〜０．２μｍの範
囲では銅の過剰溶解現象が発生しなかった。
リアを用いたが、これに代えて銅箔１０μｍのテープキ
ャリアで上記と同様な評価を行ったところ、１回目の銅
箔全面へのスズめっき厚さが０．０１〜０．２μｍの範
囲では銅の過剰溶解現象が発生しなかった。
【００３５】
【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。
のような優れた効果が得られる。
【００３６】本発明の半導体装置用テープキャリア及び
その製造方法によれば、絶縁フィルム上に接着剤層を介
して施された銅箔の表面の全面にスズめっき層を厚さ
０．０１〜０．２μｍ形成した後、加熱処理し、その後
フォトレジストをコートし、露光、現像、エッチング、
剥膜処理することにより銅箔に微細配線パターンを形成
し、その後、前記配線パターン上に、その端子部分を除
く所定の位置にソルダーレジストを塗布した後、前記端
子部分に、厚さ０．１５〜０．８０μｍのスズめっき層
を形成し、加熱処理することにより、厚さ０．２０μｍ
以上のスズ−銅合金層と厚さ０．１５〜０．８０μｍの
純スズ層を形成する。
その製造方法によれば、絶縁フィルム上に接着剤層を介
して施された銅箔の表面の全面にスズめっき層を厚さ
０．０１〜０．２μｍ形成した後、加熱処理し、その後
フォトレジストをコートし、露光、現像、エッチング、
剥膜処理することにより銅箔に微細配線パターンを形成
し、その後、前記配線パターン上に、その端子部分を除
く所定の位置にソルダーレジストを塗布した後、前記端
子部分に、厚さ０．１５〜０．８０μｍのスズめっき層
を形成し、加熱処理することにより、厚さ０．２０μｍ
以上のスズ−銅合金層と厚さ０．１５〜０．８０μｍの
純スズ層を形成する。
【００３７】このように形成されるテープキャリアは、
１回目のスズめっき処理の際には、ソルダーレジストが
存在しないので、局部的に銅の過剰溶解部が形成される
ことがない。そして２回目のスズめっき処理の際には、
ソルダーレジストの下面にめっき液が侵入したとして
も、銅の表面はスズ−銅合金層が形成され、銅箔がめっ
き液と接触することはないので、局部的な電食が起こら
ず、従って、銅の過剰溶解部が銅リードに形成されるこ
とがない。よって、銅リード３ａに銅の過剰溶解部が存
在して銅リードの強度が弱まるという不都合を無くすこ
とができる。
１回目のスズめっき処理の際には、ソルダーレジストが
存在しないので、局部的に銅の過剰溶解部が形成される
ことがない。そして２回目のスズめっき処理の際には、
ソルダーレジストの下面にめっき液が侵入したとして
も、銅の表面はスズ−銅合金層が形成され、銅箔がめっ
き液と接触することはないので、局部的な電食が起こら
ず、従って、銅の過剰溶解部が銅リードに形成されるこ
とがない。よって、銅リード３ａに銅の過剰溶解部が存
在して銅リードの強度が弱まるという不都合を無くすこ
とができる。
【００３８】更に、２回目のスズめっき処理において
は、純スズ層を０．１５〜０．８０μｍとしているの
で、インナリードのボンディング性が良好であり且つめ
っきだれを生じない。また２回目のスズ−銅合金層を
０．２０μｍ以上としているので、十分なホイスカ抑制
効果を得ることができる。従って、比較的安価でスズの
ホイスカを抑制することができ、高い信頼性を有したス
ズめっき皮膜が得られる。
は、純スズ層を０．１５〜０．８０μｍとしているの
で、インナリードのボンディング性が良好であり且つめ
っきだれを生じない。また２回目のスズ−銅合金層を
０．２０μｍ以上としているので、十分なホイスカ抑制
効果を得ることができる。従って、比較的安価でスズの
ホイスカを抑制することができ、高い信頼性を有したス
ズめっき皮膜が得られる。
【図１】本発明のテープキャリアの構造を工程毎に示し
た断面図である。
た断面図である。
【図２】従来のテープキャリアの構造を工程毎に示した
断面図である。
断面図である。
【図３】本発明のテープキャリアにＩＣチップを搭載し
て半導体装置を構成した組立図である。
て半導体装置を構成した組立図である。
【図４】銅の過剰溶解現象を示した断面図である。
１ ポリイミド樹脂製絶縁フィルム ２ 接着剤層 ３ 銅箔 ３ａ 銅リード ４ スズめっき層 ４ａ、４ｂ 純スズ層 ５ スズ−銅合金層 ５ａ、５ｂ スズ−銅合金層 ６ ソルダーレジスト ９ 銅の過剰溶解部 １０ フォトレジスト ３０ 配線パターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｃ２３Ｃ 30/00 Ｃ２３Ｃ 30/00 Ｅ (72)発明者 菅野 優 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内 Ｆターム(参考） 4K022 AA15 AA31 AA41 BA01 BA03 BA21 BA35 BA36 DA04 EA01 4K044 AA16 AB02 BB03 BB10 BC02 CA15 CA62 5F044 MM03 MM23 MM25 MM48
Claims (3)
- 【請求項１】絶縁フィルム上に接着剤層を介して施され
た銅箔の表面の全面にスズめっき層を厚さ０．０１〜
０．２μｍ形成した後、パターニングして微細配線パタ
ーンを形成し、 その配線パターン上の端子部分を除く所定の位置にソル
ダーレジストを塗布し、 前記端子部分に、厚さ０．１５〜０．８０μｍのスズめ
っき層を形成し、加熱処理することにより、厚さ０．２
０μｍ以上のスズ−銅合金層と厚さ０．１５〜０．８０
μｍの純スズ層を形成したことを特徴とする半導体装置
用テープキャリア。 - 【請求項２】絶縁フィルム上に接着剤層を介して施され
た銅箔の表面の全面にスズめっき層を厚さ０．０１〜
０．２μｍ形成した後、加熱処理し、その後フォトレジ
ストをコートし、露光、現像、エッチング、剥膜処理す
ることにより銅箔に微細配線パターンを形成し、 その後、前記配線パターン上に、その端子部分を除く所
定の位置にソルダーレジストを塗布した後、 前記端子部分に、厚さ０．１５〜０．８０μｍのスズめ
っき層を形成し、加熱処理することにより、厚さ０．２
０μｍ以上のスズ−銅合金層と厚さ０．１５〜０．８０
μｍの純スズ層を形成することを特徴とする半導体装置
用テープキャリアの製造方法。 - 【請求項３】請求項２記載の製造方法において、前記ス
ズめっき層の形成を無電解めっきにより行うことを特徴
とする半導体装置用テープキャリアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001086914A JP2002289654A (ja) | 2001-03-26 | 2001-03-26 | 半導体装置用テープキャリアおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001086914A JP2002289654A (ja) | 2001-03-26 | 2001-03-26 | 半導体装置用テープキャリアおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002289654A true JP2002289654A (ja) | 2002-10-04 |
Family
ID=18942225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001086914A Withdrawn JP2002289654A (ja) | 2001-03-26 | 2001-03-26 | 半導体装置用テープキャリアおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002289654A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006008899A1 (ja) * | 2004-07-21 | 2006-01-26 | Mitsui Mining & Smelting Co., Ltd. | 被覆銅、ホイスカの発生抑制方法、プリント配線基板および半導体装置 |
-
2001
- 2001-03-26 JP JP2001086914A patent/JP2002289654A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006008899A1 (ja) * | 2004-07-21 | 2006-01-26 | Mitsui Mining & Smelting Co., Ltd. | 被覆銅、ホイスカの発生抑制方法、プリント配線基板および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007123883A (ja) | プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板 | |
| JP2005191525A (ja) | プリント配線基板、その製造法および回路装置 | |
| JP3076342B1 (ja) | 電子部品実装用フィルムキャリアテ―プおよびその製造方法 | |
| JP3061613B2 (ja) | 電子部品実装用フィルムキャリアテ―プおよびその製造方法 | |
| JP3014814B2 (ja) | スズメッキホイスカーの抑制方法 | |
| JP2005026378A (ja) | 半導体キャリア用フィルムおよびそれを用いた半導体装置、液晶モジュール | |
| KR101184108B1 (ko) | 배선 기판 및 그 제조 방법, 전자 장치의 제조 방법 | |
| JP2002289653A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP2002289652A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP2002289654A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP2004103706A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| KR100374075B1 (ko) | 전자부품 실장용 필름캐리어 테이프 및 그 제조방법 | |
| JP4057748B2 (ja) | フレキシブルプリント配線基板およびその製造方法 | |
| JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
| JP3630398B2 (ja) | 電子部品実装用フィルムキャリアテープの製造方法 | |
| JP4709813B2 (ja) | プリント配線基板、回路装置およびプリント配線基板の製造方法 | |
| JPH05183017A (ja) | Ｔａｂ用テープキャリア | |
| JP4409356B2 (ja) | ヒートシンク用の表面処理Ａｌ板の製造方法 | |
| JP2003234379A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP2003234380A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| US20040202958A1 (en) | Plating-pretreatment solution and plating-pretreatment method | |
| JPH065662A (ja) | 半導体装置用フィルムキャリアテープ及びその製造方法 | |
| JP3146768B2 (ja) | 電子部品の実装方法 | |
| JP3642034B2 (ja) | 半導体装置用テープキャリア及びその製造方法 | |
| JP3812280B2 (ja) | スズ−はんだ２色めっきｔａｂテープの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080603 |