JP2002289653A - 半導体装置用テープキャリアおよびその製造方法 - Google Patents
半導体装置用テープキャリアおよびその製造方法Info
- Publication number
- JP2002289653A JP2002289653A JP2001086913A JP2001086913A JP2002289653A JP 2002289653 A JP2002289653 A JP 2002289653A JP 2001086913 A JP2001086913 A JP 2001086913A JP 2001086913 A JP2001086913 A JP 2001086913A JP 2002289653 A JP2002289653 A JP 2002289653A
- Authority
- JP
- Japan
- Prior art keywords
- tin
- copper
- plating
- thickness
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemically Coating (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半導体装置用テープキャリアにおけるソルダー
レジスト下方のリード配線の銅の過剰溶解を防止すると
共に、スズめっきのホイスカを抑制する。 【解決手段】絶縁フィルム１上に接着剤層２を介して施
された銅箔の配線パターン３上に、銀、金、パラジウム
等の貴金属めっき１０を施した後、前記配線パターン３
の端子部分を除く所定の位置にソルダーレジスト６を塗
布し、その後、前記端子部分にスズめっき層を形成し、
その後、加熱処理することにより、厚さ０．２０μｍ以
上のスズ−銅合金層５と厚さ０．１５〜０．８０μｍの
純スズ層４を形成する。
レジスト下方のリード配線の銅の過剰溶解を防止すると
共に、スズめっきのホイスカを抑制する。 【解決手段】絶縁フィルム１上に接着剤層２を介して施
された銅箔の配線パターン３上に、銀、金、パラジウム
等の貴金属めっき１０を施した後、前記配線パターン３
の端子部分を除く所定の位置にソルダーレジスト６を塗
布し、その後、前記端子部分にスズめっき層を形成し、
その後、加熱処理することにより、厚さ０．２０μｍ以
上のスズ−銅合金層５と厚さ０．１５〜０．８０μｍの
純スズ層４を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、精密電子部品であ
るＴＡＢテープキャリアのような半導体装置用テープキ
ャリア、特にその銅箔の配線パターンにスズめっきを行
うに際し、ソルダーレジスト際の銅の喰われを防止した
構造のテープキャリア及びスズめっき手法に関するもの
である。
るＴＡＢテープキャリアのような半導体装置用テープキ
ャリア、特にその銅箔の配線パターンにスズめっきを行
うに際し、ソルダーレジスト際の銅の喰われを防止した
構造のテープキャリア及びスズめっき手法に関するもの
である。
【０００２】
【従来の技術】従来のＴＡＢテープキャリアの構造は、
図２に示すように、ポリイミド樹脂製絶縁フィルム１に
接着剤層２を介して貼り合わせた銅箔に所定の配線パタ
ーン３を形成し（図２（ａ））、その配線パターン３上
には、その銅リード３ａ等の端子部分を除く所定の位置
に、絶縁層としてソルダーレジスト６を印刷塗布し（図
２（ｂ））、その後、当該配線パターン３の端子部分で
ある銅リード３ａに安定した接合性を与えるために、無
電解スズめっきにより純スズめっき層４を形成し（図２
（ｃ））、加熱処理によりスズ−銅合金層５を形成した
構造（図２（ｄ））である。
図２に示すように、ポリイミド樹脂製絶縁フィルム１に
接着剤層２を介して貼り合わせた銅箔に所定の配線パタ
ーン３を形成し（図２（ａ））、その配線パターン３上
には、その銅リード３ａ等の端子部分を除く所定の位置
に、絶縁層としてソルダーレジスト６を印刷塗布し（図
２（ｂ））、その後、当該配線パターン３の端子部分で
ある銅リード３ａに安定した接合性を与えるために、無
電解スズめっきにより純スズめっき層４を形成し（図２
（ｃ））、加熱処理によりスズ−銅合金層５を形成した
構造（図２（ｄ））である。
【０００３】このＴＡＢテープキャリアの半導体素子へ
の実装作業は、例えば図３に示すように半導体素子（Ｉ
Ｃチップ）７をデバイスホールに位置するように配置
し、デバイスホールに突出したインナーリードと半導体
素子７の電極を位置合わせした後、ボンディングツール
により圧着する。半導体素子７の電極には金バンプ８が
形成されており、加熱された状態で銅リード３ａに圧着
されると、スズめっきが溶融し金−スズ合金が形成し、
電極とインナーリードが接合される。
の実装作業は、例えば図３に示すように半導体素子（Ｉ
Ｃチップ）７をデバイスホールに位置するように配置
し、デバイスホールに突出したインナーリードと半導体
素子７の電極を位置合わせした後、ボンディングツール
により圧着する。半導体素子７の電極には金バンプ８が
形成されており、加熱された状態で銅リード３ａに圧着
されると、スズめっきが溶融し金−スズ合金が形成し、
電極とインナーリードが接合される。
【０００４】
【発明が解決しようとする課題】一般にスズめっきは、
耐食性、はんだ付け性に優れていることから電子部品に
広く使用されている。
耐食性、はんだ付け性に優れていることから電子部品に
広く使用されている。
【０００５】しかしながら、上記した従来のＴＡＢテー
プキャリアにおいては、無電解スズめっきする際に、図
４に示すように、ソルダーレジスト６の下方の際部（端
部）にて銅が過剰溶解し、銅リード３ａに溝状に浸食さ
れた部分（過剰溶解部９）を形成し、リード強度を低下
させるという問題がある。
プキャリアにおいては、無電解スズめっきする際に、図
４に示すように、ソルダーレジスト６の下方の際部（端
部）にて銅が過剰溶解し、銅リード３ａに溝状に浸食さ
れた部分（過剰溶解部９）を形成し、リード強度を低下
させるという問題がある。
【０００６】一般に無電解スズめっきは銅との置換で析
出するが、この場合、無電解スズめっきの前処理液がソ
ルダーレジスト下方は浸透しにくく、銅表面に有機物の
残さ、汚染物等が残り、無電解スズめっき時に反応速度
が著しく早くなり、銅が過剰に溶解する。
出するが、この場合、無電解スズめっきの前処理液がソ
ルダーレジスト下方は浸透しにくく、銅表面に有機物の
残さ、汚染物等が残り、無電解スズめっき時に反応速度
が著しく早くなり、銅が過剰に溶解する。
【０００７】さらに最近では微細配線パターン化の要求
が強くなっており、めっき面積がより小さくなっている
ことから、めっき面積の大きいところと微細な部分で、
無電解スズめっき時に反応速度に差が生じる。特に、微
細部では無電解スズめっきの反応速度が早くなり、銅が
過剰溶解しリード強度が低下する。
が強くなっており、めっき面積がより小さくなっている
ことから、めっき面積の大きいところと微細な部分で、
無電解スズめっき時に反応速度に差が生じる。特に、微
細部では無電解スズめっきの反応速度が早くなり、銅が
過剰溶解しリード強度が低下する。
【０００８】他の問題点として、スズめっき皮膜はスズ
めっき直後、放置するとホイスカ（ひげ状の結晶）が発
生することが良く知られており、特に微細ピッチのパタ
ーンではホイスカの発生がショートの原因となるため、
種々の検討が行われてきた。このスズホイスカの抑制手
段としては、(1) 下地めっきとして、ニッケル、銅、
鉛、はんだ、スズ−ニッケル合金、スズ−銅合金層を形
成する。(2) めっき後にリフロー処理を施す。(3) めっ
き後に加熱してアニール処理を施す。等が知られてい
る。
めっき直後、放置するとホイスカ（ひげ状の結晶）が発
生することが良く知られており、特に微細ピッチのパタ
ーンではホイスカの発生がショートの原因となるため、
種々の検討が行われてきた。このスズホイスカの抑制手
段としては、(1) 下地めっきとして、ニッケル、銅、
鉛、はんだ、スズ−ニッケル合金、スズ−銅合金層を形
成する。(2) めっき後にリフロー処理を施す。(3) めっ
き後に加熱してアニール処理を施す。等が知られてい
る。
【０００９】しかしながら、上記(1) の下地めっきを施
す手法は、下地めっき工程が付与されるのでコストが高
くなる。上記(2) のめっき後にリフロー処理を施す方法
は、最初に厚く均一なめっきを施したとしても、リフロ
ー後はめっき厚にバラツキが生じてしまい、さらにスズ
めっき表面が酸化するという問題が生じる。上記(3)の
めっき後にアニール処理を施す方法は、短期間ではホイ
スカ抑制効果があるが、６ケ月程度の長期間になると完
全にホイスカの成長を防止することができないため、完
全なホイスカ対策とはならないという問題がある。
す手法は、下地めっき工程が付与されるのでコストが高
くなる。上記(2) のめっき後にリフロー処理を施す方法
は、最初に厚く均一なめっきを施したとしても、リフロ
ー後はめっき厚にバラツキが生じてしまい、さらにスズ
めっき表面が酸化するという問題が生じる。上記(3)の
めっき後にアニール処理を施す方法は、短期間ではホイ
スカ抑制効果があるが、６ケ月程度の長期間になると完
全にホイスカの成長を防止することができないため、完
全なホイスカ対策とはならないという問題がある。
【００１０】そこで、本発明の目的は、上記課題を解決
し、ソルダーレジスト下方のリード配線の銅の過剰溶
解、つまりソルダーレジスト際の銅の喰われを防止する
と共に、安価に、且つスズめっきの特性を損なわずに、
スズめっきのホイスカを抑制することのできる、高い信
頼性を有するスズめっき構造の半導体装置用テープキャ
リアおよびその製造方法を提供することにある。
し、ソルダーレジスト下方のリード配線の銅の過剰溶
解、つまりソルダーレジスト際の銅の喰われを防止する
と共に、安価に、且つスズめっきの特性を損なわずに、
スズめっきのホイスカを抑制することのできる、高い信
頼性を有するスズめっき構造の半導体装置用テープキャ
リアおよびその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、次のように構成したものである。
め、本発明は、次のように構成したものである。
【００１２】（１）請求項１の発明に係る半導体装置用
テープキャリアは、絶縁フィルム上に接着剤層を介して
施された銅箔の配線パターン上に、銀、金、パラジウム
等の貴金属めっきを施し、前記配線パターンの端子部分
を除く所定の位置にソルダーレジストを塗布し、前記端
子部分にスズめっき層を形成し加熱処理することによ
り、厚さ０．２０μｍ以上のスズ−銅合金層と厚さ０．
１５〜０．８０μｍの純スズ層を形成したことを特徴と
する。
テープキャリアは、絶縁フィルム上に接着剤層を介して
施された銅箔の配線パターン上に、銀、金、パラジウム
等の貴金属めっきを施し、前記配線パターンの端子部分
を除く所定の位置にソルダーレジストを塗布し、前記端
子部分にスズめっき層を形成し加熱処理することによ
り、厚さ０．２０μｍ以上のスズ−銅合金層と厚さ０．
１５〜０．８０μｍの純スズ層を形成したことを特徴と
する。
【００１３】（２）請求項２の発明は、請求項１記載の
半導体装置用テープキャリアにおいて、前記貴金属めっ
きの厚さを０．１μｍ以下としたことを特徴とする。
半導体装置用テープキャリアにおいて、前記貴金属めっ
きの厚さを０．１μｍ以下としたことを特徴とする。
【００１４】（３）請求項３の発明に係る半導体装置用
テープキャリアの製造方法は、絶縁フィルム上に接着剤
層を介して施された銅箔の配線パターン上に、銀、金、
パラジウム等の貴金属めっきを施した後、前記配線パタ
ーンの端子部分を除く所定の位置にソルダーレジストを
塗布し、その後、前記端子部分にスズめっき層を形成
し、その後、加熱処理することにより、厚さ０．２０μ
ｍ以上のスズ−銅合金層と厚さ０．１５〜０．８０μｍ
の純スズ層を形成することを特徴とする。
テープキャリアの製造方法は、絶縁フィルム上に接着剤
層を介して施された銅箔の配線パターン上に、銀、金、
パラジウム等の貴金属めっきを施した後、前記配線パタ
ーンの端子部分を除く所定の位置にソルダーレジストを
塗布し、その後、前記端子部分にスズめっき層を形成
し、その後、加熱処理することにより、厚さ０．２０μ
ｍ以上のスズ−銅合金層と厚さ０．１５〜０．８０μｍ
の純スズ層を形成することを特徴とする。
【００１５】（４）請求項４の発明は、請求項３記載の
製造方法において、前記貴金属めっきの厚さを０．１μ
ｍ以下とすることを特徴とする。
製造方法において、前記貴金属めっきの厚さを０．１μ
ｍ以下とすることを特徴とする。
【００１６】（５）請求項３又は４記載の製造方法にお
いて、前記スズめっきを無電解めっきにより行うことを
特徴とする。
いて、前記スズめっきを無電解めっきにより行うことを
特徴とする。
【００１７】
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
基づいて説明する。
【００１８】図１に本発明による半導体装置用テープキ
ャリアの例としてのＴＡＢテープキャリアの製造方法を
示す。まず、ポリイミド樹脂製絶縁フィルム１上に接着
剤層２を介して銅箔を形成したテープキャリアに、所定
のフォトレジストを塗布して乾燥させた後に、所定の配
線リードパターンを有するフォトマスクを通して露光、
現像させた後、エッチングを行うことにより、図１
（ａ）に示すように所定の微細配線パターン３を作製す
る。
ャリアの例としてのＴＡＢテープキャリアの製造方法を
示す。まず、ポリイミド樹脂製絶縁フィルム１上に接着
剤層２を介して銅箔を形成したテープキャリアに、所定
のフォトレジストを塗布して乾燥させた後に、所定の配
線リードパターンを有するフォトマスクを通して露光、
現像させた後、エッチングを行うことにより、図１
（ａ）に示すように所定の微細配線パターン３を作製す
る。
【００１９】次に、図１（ｂ）に示すように、この銅箔
の配線パターン３上に、厚さ０．０１〜０．１μｍの
銀、金、パラジウム等の貴金属めっき層１０を形成す
る。
の配線パターン３上に、厚さ０．０１〜０．１μｍの
銀、金、パラジウム等の貴金属めっき層１０を形成す
る。
【００２０】次いで、図１（ｃ）に示すように、この貴
金属めっき層１０が形成された配線パターン３上の一部
分に、つまり銅リード３ａ等の端子部分を除いた所定の
位置に、ソルダーレジスト６を印刷法により塗布する。
金属めっき層１０が形成された配線パターン３上の一部
分に、つまり銅リード３ａ等の端子部分を除いた所定の
位置に、ソルダーレジスト６を印刷法により塗布する。
【００２１】次に、図１（ｄ）に示すように、このテー
プキャリアの上記端子部分（銅リード３ａ等）に、つま
り貴金属めっき層１０上に、スズめっき層４を形成し、
その後、１００〜１５０℃、５分〜９０分の加熱処理を
することにより、当該スズめっき層に銅を拡散して、図
１（ｅ）に示すように、厚さ０．１５〜０．８０μｍの
実質的に銅を含有しないスズめっき層すなわち純スズ層
４と、厚さ０．２０μｍ以上の銅拡散スズめっき層すな
わちスズ−銅合金層５を形成する。
プキャリアの上記端子部分（銅リード３ａ等）に、つま
り貴金属めっき層１０上に、スズめっき層４を形成し、
その後、１００〜１５０℃、５分〜９０分の加熱処理を
することにより、当該スズめっき層に銅を拡散して、図
１（ｅ）に示すように、厚さ０．１５〜０．８０μｍの
実質的に銅を含有しないスズめっき層すなわち純スズ層
４と、厚さ０．２０μｍ以上の銅拡散スズめっき層すな
わちスズ−銅合金層５を形成する。
【００２２】このようにして形成されるＴＡＢテープキ
ャリアは、先に銀、金、パラジウム等の貴金属めっき層
１０が形成され、この貴金属めっき層１０により銅リー
ド３ａ等の端子部分が覆われ、その上にソルダーレジス
ト６が形成される。このため、スズめっき処理の際に、
ソルダーレジスト６の下面にめっき液が侵入したとして
も、銅の表面は貴金属めっき層１０に覆われていて、銅
箔がめっき液と接触することはないので、局部的な電食
が起こらない。従って、図４に示した銅の過剰溶解部９
が銅リード３ａに形成されることがない。よって、銅リ
ード３ａに銅の過剰溶解部９が存在して銅リード３ａの
強度が弱まるという不都合を無くすことができる。
ャリアは、先に銀、金、パラジウム等の貴金属めっき層
１０が形成され、この貴金属めっき層１０により銅リー
ド３ａ等の端子部分が覆われ、その上にソルダーレジス
ト６が形成される。このため、スズめっき処理の際に、
ソルダーレジスト６の下面にめっき液が侵入したとして
も、銅の表面は貴金属めっき層１０に覆われていて、銅
箔がめっき液と接触することはないので、局部的な電食
が起こらない。従って、図４に示した銅の過剰溶解部９
が銅リード３ａに形成されることがない。よって、銅リ
ード３ａに銅の過剰溶解部９が存在して銅リード３ａの
強度が弱まるという不都合を無くすことができる。
【００２３】上記したＴＡＢテープキャリアの製造方法
において、貴金属めっき層１０の厚さは０．１μｍ以下
であることが好ましい。この貴金属めっき層１０の厚さ
が０．１μｍを越えると、無電解スズめっき時に貴金属
めっき皮膜のピンホールを通じて析出する際に、ほぼ全
面が貴金属めっきで覆われてしまし、無電解スズめっき
液がピンホールを通じて下地の銅まで達するまでに時間
がかかり、析出速度が低下するからである。
において、貴金属めっき層１０の厚さは０．１μｍ以下
であることが好ましい。この貴金属めっき層１０の厚さ
が０．１μｍを越えると、無電解スズめっき時に貴金属
めっき皮膜のピンホールを通じて析出する際に、ほぼ全
面が貴金属めっきで覆われてしまし、無電解スズめっき
液がピンホールを通じて下地の銅まで達するまでに時間
がかかり、析出速度が低下するからである。
【００２４】一方、純スズ層４の厚さを０．１５〜０．
８０μｍとした理由は、０．１５μｍ未満の場合はイン
ナリードのボンディング性が困難となり、０．８μｍを
越えるとめっきだれを生じ、短絡の原因となるからであ
る。また、２回目のスズめっき処理によるスズ−銅合金
層５の厚さを０．２０μｍ以上とした理由は、０．２０
μｍ未満の場合はホイスカ抑制効果が不十分となるから
である。
８０μｍとした理由は、０．１５μｍ未満の場合はイン
ナリードのボンディング性が困難となり、０．８μｍを
越えるとめっきだれを生じ、短絡の原因となるからであ
る。また、２回目のスズめっき処理によるスズ−銅合金
層５の厚さを０．２０μｍ以上とした理由は、０．２０
μｍ未満の場合はホイスカ抑制効果が不十分となるから
である。
【００２５】上記ＴＡＢテープキャリアの半導体素子へ
の実装作業は、例えば図３に示すように半導体素子（Ｉ
Ｃチップ）７をデバイスホールに位置するように配置
し、デバイスホールに突出したインナーリードと半導体
素子７の電極を位置合わせした後、ボンディングツール
により圧着する。半導体素子７の電極には金バンプ８が
形成されており、加熱された状態で銅リード３ａに圧着
されると、スズめっきが溶融し金−スズ合金が形成し、
電極とインナーリードが強固に接合される。
の実装作業は、例えば図３に示すように半導体素子（Ｉ
Ｃチップ）７をデバイスホールに位置するように配置
し、デバイスホールに突出したインナーリードと半導体
素子７の電極を位置合わせした後、ボンディングツール
により圧着する。半導体素子７の電極には金バンプ８が
形成されており、加熱された状態で銅リード３ａに圧着
されると、スズめっきが溶融し金−スズ合金が形成し、
電極とインナーリードが強固に接合される。
【００２６】
【実施例】ポリイミド樹脂製絶縁フィルム１上に接着剤
層２を介して形成された銅箔２５μｍのテープキャリア
に、所定のレジストを塗布して乾燥させた後に、所定の
配線リードパターンを有するフォトマスクを通して露
光、現像させた後、エッチングを行うことによりリード
パターンを作製した。
層２を介して形成された銅箔２５μｍのテープキャリア
に、所定のレジストを塗布して乾燥させた後に、所定の
配線リードパターンを有するフォトマスクを通して露
光、現像させた後、エッチングを行うことによりリード
パターンを作製した。
【００２７】そして、まず、ポリイミド樹脂製絶縁フィ
ルム１上に銅の微細パターンが形成された半導体装置用
テープキャリアの銅配線パターン上に、厚さ０．０１〜
０．２５μｍの銀めっきを施し、その配線パターン上の
一部分にソルダーレジスト６を印刷した後、約０．５μ
ｍのスズめっき層を形成し、１００℃〜１５０℃で５分
〜９０分加熱処理により、純スズ層４とスズ−銅合金層
５を形成した。ここでは、加熱処理により純スズ層４を
０．２〜０．３μｍ、スズ−銅合金層５を０．１５〜
０．２０μｍ形成させたものを作製した。
ルム１上に銅の微細パターンが形成された半導体装置用
テープキャリアの銅配線パターン上に、厚さ０．０１〜
０．２５μｍの銀めっきを施し、その配線パターン上の
一部分にソルダーレジスト６を印刷した後、約０．５μ
ｍのスズめっき層を形成し、１００℃〜１５０℃で５分
〜９０分加熱処理により、純スズ層４とスズ−銅合金層
５を形成した。ここでは、加熱処理により純スズ層４を
０．２〜０．３μｍ、スズ−銅合金層５を０．１５〜
０．２０μｍ形成させたものを作製した。
【００２８】ここでスズめっきは電解及び無電解めっき
のいずれかの方法で形成しても良いが、めっき厚のバラ
ツキの少ない点で無電解めっきとした。
のいずれかの方法で形成しても良いが、めっき厚のバラ
ツキの少ない点で無電解めっきとした。
【００２９】無電解スズめっき液は石原薬品製５８０Ｍ
を用い、７０℃、５〜５００ｓで処理した。このように
作製したサンプルについて、銅の過剰溶解性の評価を断
面観察にて行った。この結果を、表１にスズめっき条件
と銅過剰溶解性評価結果として示す。
を用い、７０℃、５〜５００ｓで処理した。このように
作製したサンプルについて、銅の過剰溶解性の評価を断
面観察にて行った。この結果を、表１にスズめっき条件
と銅過剰溶解性評価結果として示す。
【００３０】
【表１】
【００３１】表１から判るように、下地にＡｇめっきを
行ったいずれのサンプルも、銅の過剰溶解は観察されな
かった。すなわち、銀めっき層（貴金属めっき層１０）
の厚さは、少なくとも０．０１μｍ以上であれば、銅の
過剰溶解が防止できるものと考えられる。また銀めっき
厚さが０．１μｍを越えるとスズめっきの析出速度が低
下するので、銀めっき厚さは０．１μｍ以下が好まし
い。
行ったいずれのサンプルも、銅の過剰溶解は観察されな
かった。すなわち、銀めっき層（貴金属めっき層１０）
の厚さは、少なくとも０．０１μｍ以上であれば、銅の
過剰溶解が防止できるものと考えられる。また銀めっき
厚さが０．１μｍを越えるとスズめっきの析出速度が低
下するので、銀めっき厚さは０．１μｍ以下が好まし
い。
【００３２】一方、サンプル１のようにソルダーレジス
ト印刷後に無電解スズめっきをしただけの場合には、銅
の過剰溶解が観察された。
ト印刷後に無電解スズめっきをしただけの場合には、銅
の過剰溶解が観察された。
【００３３】次に、コクール計により純スズめっき厚、
蛍光Ｘ線膜厚計により全スズ厚を測定し、（全スズ厚）
から（純スズ厚）を差し引きしてスズ−銅合金層の層厚
を求め、１〜６月（３０日、６０日、９０日、１８０
日）放置した後のインナリード１５０本について、それ
ぞれ２００倍の光学顕微鏡によりホイスカの観察を行
い、そのホイスカの発生数を数えた。このスズめっき条
件とスズめっき厚、ホイスカ性評価結果を表２に示す。
表２から判るように、スズ−銅合金層が０．２０μｍ未
満（サンプル２、５、８、１１、１４）の場合、経過日
数が増加するにつれてホイスカ発生数が増加することが
観察された。これによりスズ−銅の拡散層が厚いほどス
ズのホイスカを抑制する効果があることが判る。
蛍光Ｘ線膜厚計により全スズ厚を測定し、（全スズ厚）
から（純スズ厚）を差し引きしてスズ−銅合金層の層厚
を求め、１〜６月（３０日、６０日、９０日、１８０
日）放置した後のインナリード１５０本について、それ
ぞれ２００倍の光学顕微鏡によりホイスカの観察を行
い、そのホイスカの発生数を数えた。このスズめっき条
件とスズめっき厚、ホイスカ性評価結果を表２に示す。
表２から判るように、スズ−銅合金層が０．２０μｍ未
満（サンプル２、５、８、１１、１４）の場合、経過日
数が増加するにつれてホイスカ発生数が増加することが
観察された。これによりスズ−銅の拡散層が厚いほどス
ズのホイスカを抑制する効果があることが判る。
【００３４】
【表２】
【００３５】上記実施例では銅箔２５μｍのテープキャ
リアを用いたが、これに代えて銅箔１０μｍのテープキ
ャリアで上記と同様な評価を行ったところ、１回目の銀
めき厚さが０．１０μｍ以下では銅の過剰溶解現象は発
生しなかった。
リアを用いたが、これに代えて銅箔１０μｍのテープキ
ャリアで上記と同様な評価を行ったところ、１回目の銀
めき厚さが０．１０μｍ以下では銅の過剰溶解現象は発
生しなかった。
【００３６】また、上記実施例と同様に下地めっきに金
又はパラジウムめっきを同様に施してから評価を行った
ところ、上記実施例の表１、表２と同様な結果を得た。
又はパラジウムめっきを同様に施してから評価を行った
ところ、上記実施例の表１、表２と同様な結果を得た。
【００３７】
【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。
のような優れた効果が得られる。
【００３８】本発明の半導体装置用テープキャリア及び
その製造方法によれば、絶縁フィルム上に接着剤層を介
して施された銅箔の配線パターン上に、銀、金、パラジ
ウム等の貴金属めっきを施した後、前記配線パターンの
端子部分を除く所定の位置にソルダーレジストを塗布
し、その後、前記端子部分にスズめっき層を形成し、そ
の後、加熱処理することにより、厚さ０．２０μｍ以上
のスズ−銅合金層と厚さ０．１５〜０．８０μｍの純ス
ズ層を形成する。
その製造方法によれば、絶縁フィルム上に接着剤層を介
して施された銅箔の配線パターン上に、銀、金、パラジ
ウム等の貴金属めっきを施した後、前記配線パターンの
端子部分を除く所定の位置にソルダーレジストを塗布
し、その後、前記端子部分にスズめっき層を形成し、そ
の後、加熱処理することにより、厚さ０．２０μｍ以上
のスズ−銅合金層と厚さ０．１５〜０．８０μｍの純ス
ズ層を形成する。
【００３９】先に銀、金、パラジウム等の貴金属めっき
層が形成され、この貴金属めっき層により銅リード等の
端子部分が覆われ、その貴金属めっき層上の一部にソル
ダーレジストが形成される。このため、スズめっき処理
の際に、ソルダーレジストの下面にめっき液が侵入した
としても、銅の表面は貴金属めっき層に覆われていて、
銅箔がめっき液と接触することはないので、局部的な電
食が起こらない。従って、銅の過剰溶解部が銅リードに
形成されることがない。よって、銅リードに銅の過剰溶
解部が存在して銅リードの強度が弱まるという不都合を
無くすことができる。
層が形成され、この貴金属めっき層により銅リード等の
端子部分が覆われ、その貴金属めっき層上の一部にソル
ダーレジストが形成される。このため、スズめっき処理
の際に、ソルダーレジストの下面にめっき液が侵入した
としても、銅の表面は貴金属めっき層に覆われていて、
銅箔がめっき液と接触することはないので、局部的な電
食が起こらない。従って、銅の過剰溶解部が銅リードに
形成されることがない。よって、銅リードに銅の過剰溶
解部が存在して銅リードの強度が弱まるという不都合を
無くすことができる。
【００４０】更に、２回目のスズめっき処理において
は、純スズ層を０．１５〜０．８０μｍとしているの
で、インナリードのボンディング性が良好であり、且つ
めっきだれを生じない。また２回目のスズ−銅合金層を
０．２０μｍ以上としているので、十分なホイスカ抑制
効果を得ることができる。
は、純スズ層を０．１５〜０．８０μｍとしているの
で、インナリードのボンディング性が良好であり、且つ
めっきだれを生じない。また２回目のスズ−銅合金層を
０．２０μｍ以上としているので、十分なホイスカ抑制
効果を得ることができる。
【図１】本発明のテープキャリアの構造を工程毎に示し
た断面図である。
た断面図である。
【図２】従来のテープキャリアの構造を工程毎に示した
断面図である。
断面図である。
【図３】本発明のテープキャリアにＩＣチップを搭載し
て半導体装置を構成した組立図である。
て半導体装置を構成した組立図である。
【図４】銅の過剰溶解現象を示した断面図である。
１ ポリイミド樹脂製絶縁フィルム ２ 接着剤層 ３ 配線パターン ３ａ 銅リード ４ 純スズめっき層 ５ スズ−銅合金層 ６ ソルダーレジスト ９ 銅の過剰溶解部 １０ 貴金属めっき層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｃ２３Ｃ 30/00 Ｃ２３Ｃ 30/00 Ｅ (72)発明者 菅野 優 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内 Ｆターム(参考） 4K022 AA15 AA31 AA41 BA01 BA03 BA21 BA35 BA36 DA04 EA01 4K044 AA16 AB02 BA08 BA10 BB03 BB10 BC02 CA15 CA62 5F044 MM03 MM23 MM25 MM48
Claims (5)
- 【請求項１】絶縁フィルム上に接着剤層を介して施され
た銅箔の配線パターン上に、銀、金、パラジウム等の貴
金属めっきを施し、 前記配線パターンの端子部分を除く所定の位置にソルダ
ーレジストを塗布し、 前記端子部分にスズめっき層を形成し加熱処理すること
により、厚さ０．２０μｍ以上のスズ−銅合金層と厚さ
０．１５〜０．８０μｍの純スズ層を形成したことを特
徴とする半導体装置用テープキャリア。 - 【請求項２】請求項１記載の半導体装置用テープキャリ
アにおいて、前記貴金属めっきの厚さを０．１μｍ以下
としたことを特徴とする請求項１記載の半導体装置用テ
ープキャリア。 - 【請求項３】絶縁フィルム上に接着剤層を介して施され
た銅箔の配線パターン上に、銀、金、パラジウム等の貴
金属めっきを施した後、 前記配線パターンの端子部分を除く所定の位置にソルダ
ーレジストを塗布し、 その後、前記端子部分にスズめっき層を形成し、その
後、加熱処理することにより、厚さ０．２０μｍ以上の
スズ−銅合金層と厚さ０．１５〜０．８０μｍの純スズ
層を形成することを特徴とする半導体装置用テープキャ
リアの製造方法。 - 【請求項４】請求項３記載の製造方法において、前記貴
金属めっきの厚さを０．１μｍ以下とすることを特徴と
する半導体装置用テープキャリアの製造方法。 - 【請求項５】請求項３又は４記載の製造方法において、
前記スズめっきを無電解めっきにより行うことを特徴と
する半導体装置用テープキャリアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001086913A JP2002289653A (ja) | 2001-03-26 | 2001-03-26 | 半導体装置用テープキャリアおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001086913A JP2002289653A (ja) | 2001-03-26 | 2001-03-26 | 半導体装置用テープキャリアおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002289653A true JP2002289653A (ja) | 2002-10-04 |
Family
ID=18942224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001086913A Withdrawn JP2002289653A (ja) | 2001-03-26 | 2001-03-26 | 半導体装置用テープキャリアおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002289653A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7180006B2 (en) | 2002-12-02 | 2007-02-20 | Lg Electronics Inc. | Tape substrate and method for fabricating the same |
| KR100712669B1 (ko) * | 2005-06-11 | 2007-05-02 | 에스피텍 주식회사 | 은 하지도금을 이용한 휘스커 방지용 표면처리방법 |
| KR100769966B1 (ko) | 2006-09-28 | 2007-10-25 | 에스피텍 주식회사 | 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법 |
| US7396596B2 (en) | 2004-06-23 | 2008-07-08 | Ormecon Gmbh | Article with a coating of electrically conductive polymer |
| US7547479B2 (en) * | 2004-06-25 | 2009-06-16 | Ormecon Gmbh | Tin-coated printed circuit boards with low tendency to whisker formation |
| US7947199B2 (en) | 2005-03-02 | 2011-05-24 | Ormecon Gmbh | Conductive polymers consisting of anisotropic morphology particles |
| US7989533B2 (en) | 2005-08-19 | 2011-08-02 | Ormecon Gmbh | Chemical compound comprising an indium-containing intrinsically conductive polymer |
| US8153271B2 (en) | 2006-09-13 | 2012-04-10 | Ormecon Gmbh | Article with a coating of electrically conductive polymer and precious/semiprecious metal and process for production thereof |
| US8344062B2 (en) | 2004-01-23 | 2013-01-01 | Ormecon Gmbh | Dispersions of intrinsically conductive polymers |
| JP2020172683A (ja) * | 2019-04-10 | 2020-10-22 | 上村工業株式会社 | 金めっき方法及びめっき皮膜 |
-
2001
- 2001-03-26 JP JP2001086913A patent/JP2002289653A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7180006B2 (en) | 2002-12-02 | 2007-02-20 | Lg Electronics Inc. | Tape substrate and method for fabricating the same |
| US7255802B2 (en) * | 2002-12-02 | 2007-08-14 | Lg Electronics Inc. | Tape substrate and method for fabricating the same |
| US8344062B2 (en) | 2004-01-23 | 2013-01-01 | Ormecon Gmbh | Dispersions of intrinsically conductive polymers |
| US7396596B2 (en) | 2004-06-23 | 2008-07-08 | Ormecon Gmbh | Article with a coating of electrically conductive polymer |
| US7547479B2 (en) * | 2004-06-25 | 2009-06-16 | Ormecon Gmbh | Tin-coated printed circuit boards with low tendency to whisker formation |
| US7947199B2 (en) | 2005-03-02 | 2011-05-24 | Ormecon Gmbh | Conductive polymers consisting of anisotropic morphology particles |
| KR100712669B1 (ko) * | 2005-06-11 | 2007-05-02 | 에스피텍 주식회사 | 은 하지도금을 이용한 휘스커 방지용 표면처리방법 |
| US7989533B2 (en) | 2005-08-19 | 2011-08-02 | Ormecon Gmbh | Chemical compound comprising an indium-containing intrinsically conductive polymer |
| US8153271B2 (en) | 2006-09-13 | 2012-04-10 | Ormecon Gmbh | Article with a coating of electrically conductive polymer and precious/semiprecious metal and process for production thereof |
| KR100769966B1 (ko) | 2006-09-28 | 2007-10-25 | 에스피텍 주식회사 | 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법 |
| JP2020172683A (ja) * | 2019-04-10 | 2020-10-22 | 上村工業株式会社 | 金めっき方法及びめっき皮膜 |
| JP7285123B2 (ja) | 2019-04-10 | 2023-06-01 | 上村工業株式会社 | 金めっき方法及びめっき皮膜 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4016050A (en) | Conduction system for thin film and hybrid integrated circuits | |
| JP2007123883A (ja) | プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板 | |
| JP2009239278A (ja) | 電子部品搭載用基板、及び、その製造方法 | |
| JP3014814B2 (ja) | スズメッキホイスカーの抑制方法 | |
| JP3076342B1 (ja) | 電子部品実装用フィルムキャリアテ―プおよびその製造方法 | |
| JP2002289653A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| KR101184108B1 (ko) | 배선 기판 및 그 제조 방법, 전자 장치의 제조 방법 | |
| EP1209958A2 (en) | Laminated structure for electronic equipment and method of electroless gold plating | |
| JP2002289652A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JPH0828561B2 (ja) | プリント配線板の製造法 | |
| JP2000077593A (ja) | 半導体用リードフレーム | |
| EP1163827A1 (de) | Verfahren zum erzeugen von lötfähigen und funktionellen oberflächen auf schaltungsträgern | |
| JP5680342B2 (ja) | めっき膜、プリント配線板及びモジュール基板 | |
| JP2004103706A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP2501174B2 (ja) | 表面実装用端子の製造方法 | |
| EP0697805A1 (en) | Printed circuit board manufacture utilizing electroless palladium | |
| JP2007063042A (ja) | セラミクス基板およびセラミクス基板を用いた電子部品 | |
| JPH04144190A (ja) | 配線基板およびその製造方法 | |
| JP2798512B2 (ja) | 錫めっき銅合金材およびその製造方法 | |
| JP2002289654A (ja) | 半導体装置用テープキャリアおよびその製造方法 | |
| JP2000174191A (ja) | 半導体装置およびその製造方法 | |
| JPH0137876B2 (ja) | ||
| JP3630398B2 (ja) | 電子部品実装用フィルムキャリアテープの製造方法 | |
| JP4409356B2 (ja) | ヒートシンク用の表面処理Ａｌ板の製造方法 | |
| US20040202958A1 (en) | Plating-pretreatment solution and plating-pretreatment method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080603 |