JP2002280301A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JP2002280301A
JP2002280301A JP2001075376A JP2001075376A JP2002280301A JP 2002280301 A JP2002280301 A JP 2002280301A JP 2001075376 A JP2001075376 A JP 2001075376A JP 2001075376 A JP2001075376 A JP 2001075376A JP 2002280301 A JP2002280301 A JP 2002280301A
Authority
JP
Japan
Prior art keywords
semiconductor film
film
forming
barrier layer
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001075376A
Other languages
English (en)
Other versions
JP4718700B2 (ja
JP2002280301A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Hisashi Otani
久 大谷
Toru Mitsuki
亨 三津木
Hideto Onuma
英人 大沼
Yoshie Takano
圭恵 高野
Kenji Kasahara
健司 笠原
Koji Oriki
浩二 大力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001075376A priority Critical patent/JP4718700B2/ja
Priority to US10/098,153 priority patent/US7122450B2/en
Publication of JP2002280301A publication Critical patent/JP2002280301A/ja
Priority to US11/580,938 priority patent/US7485553B2/en
Publication of JP2002280301A5 publication Critical patent/JP2002280301A5/ja
Application granted granted Critical
Publication of JP4718700B2 publication Critical patent/JP4718700B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】半導体膜の結晶化工程において、結晶化を促進
する触媒元素を用いて得られる結晶質半導体膜中には触
媒元素が高濃度に残存しており、この結晶質半導体膜を
用いて作製された半導体装置の特性に悪影響を及ぼす可
能性がある。そこで、触媒元素を効果的に除去する方法
を提供することを目的とする。 【解決手段】絶縁表面に非晶質半導体膜を形成し、結晶
化を促進する触媒元素を添加した後、加熱された不活性
気体中で第１の加熱処理により結晶質半導体膜を形成
し、結晶質半導体膜上にバリア層、半導体層を形成す
る。半導体層には、希ガス元素が１×１０19/cm3〜２×
１０22/cm3、好ましくは１×１０20/cm3〜１×１０21/c
m3、酸素を５×１０18/cm3〜１×１０21/cm3の濃度で含
まれている。続いて、加熱された不活性気体中で第２の
加熱処理により前記結晶質半導体膜中に残留する触媒元
素を前記半導体膜に移動させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は結晶構造を有する半
導体膜を用いた半導体装置の作製方法に関し、より具体
的には薄膜トランジスタ（以下、ＴＦＴと記す）で代表
される半導体装置の作製方法に関する。なお、本明細書
において半導体装置とは半導体特性を利用して機能する
装置を指す。
【０００２】
【従来技術】ＴＦＴの活性層として結晶質珪素膜を用い
ることで高い電界効果移動度を実現した、一枚のガラス
基板上に画素部を形成する画素ＴＦＴと、画素部の周辺
に設けられる駆動回路のＴＦＴを形成したモノシリック
型の液晶表示装置が表示装置として一般的に用いられる
ようになってきた。
【０００３】ＴＦＴの電気的特性を決める要素は、半導
体膜の品質、特に電界効果移動度は半導体膜の結晶性に
依存している。電界効果移動度はＴＦＴの応答特性や、
ＴＦＴを回路に用いて作製された液晶表示装置の表示能
に直接関わってくるため、結晶性のよい結晶質半導体膜
を形成する方法の研究が続いている。例えば、一旦非晶
質半導体膜を形成した後、レーザ光を照射して結晶化さ
せる方法や、電熱炉を用いて加熱処理を行い結晶化させ
る方法が用いられている。
【０００４】しかし、このような方法で作製される半導
体膜は多数の結晶粒から成り、その結晶方位は任意な方
向に配向して制御することができない。そのため、単結
晶の半導体と比較するとキャリアの移動がスムーズに行
われず、低い電界効果移動度しか得られないため、ＴＦ
Ｔの電気的特性を制限する要因となっている。
【０００５】そこで本出願人は、特開平７−１８３５４
０号公報で、ニッケルなどの金属元素を添加してシリコ
ン半導体膜を結晶化させる技術、当該金属元素がいわば
触媒となり結晶化を促進し、また、それに必要とする温
度を低下させる効果があること、さらに、結晶方位の配
向性を高めることができる技術を開示している。
【０００６】しかし、触媒作用のある金属元素（ここで
は全てを含めて触媒元素と呼ぶ）を用いた上記の結晶化
方法では、半導体膜の膜中或いは膜表面に金属元素が残
存し、ＴＦＴの電気的特性をばらつかせるなどの問題、
例えば、ＴＦＴのオフ電流が増加し、個々の素子間でば
らつくなどの問題が生じる。
【０００７】そこで、本出願人は、リンを用いたゲッタ
リング技術を適応して、結晶化工程において非晶質シリ
コン膜に添加した金属元素を５００℃程度の加熱温度に
おいても、半導体膜から（特にチャネル形成領域から）
除去する方法を開示した。例えば、ＴＦＴのソース・ド
レイン領域にリンを添加して４５０〜７００℃の熱処理
を行うことで、素子形成領域から結晶化の為に添加した
金属元素を容易に除去することが可能である。この触媒
元素のゲッタリングに関する技術は、特許第３０３２８
０１号に開示されている。
【０００８】
【発明が解決しようとする課題】本出願人は、上記した
ように、触媒元素を用いた低温結晶化プロセスを用いた
後、触媒元素を半導体膜からゲッタリングする方法を開
示している。例えば、ゲッタリング作用を有する１５族
元素（代表的にはリン）を高濃度にドーピングしたゲッ
タリングサイトを形成し、加熱処理を行って触媒元素を
ゲッタリング領域に移動させこの加熱処理工程後にゲッ
タリングサイトを除去する方法や、後にソース領域また
はドレイン領域となる領域に添加されたリンの活性化と
同一の加熱処理工程で、半導体層中の触媒元素をソース
領域またはドレイン領域にゲッタリングする方法などが
考えられている。これらのゲッタリングは、５５０℃に
て４時間程度の加熱処理を行うことで、結晶化の為に半
導体膜に導入した金属元素を除去することを可能として
いる。
【０００９】しかし、ＴＦＴを回路に用いた表示装置に
対する需要の高まりを満たすために生産性を向上できる
製造方法や製造コストが低減できる製造方法を確立する
必要がある。製造工程の効率を向上するために、図１６
に示すように、１枚の大型ガラス基板から複数枚のＴＦ
Ｔ基板を製造する（例えば５５０mm×６５０mmの基板か
ら、６枚の１２．１型のＴＦＴ基板を製造する）ことが
できるようになったが、さらに大型のガラス基板から多
くのＴＦＴ基板を製造する技術、製造工程の効率を向上
する（製造工程にかかる時間を短くする）ための技術が
求められている。
【００１０】また、ゲッタリング作用を得るために半導
体膜に添加されるリンの濃度は１×１０20/cm3以上、好
ましくは１×１０21/cm3であり、イオン注入法、或いは
イオンドープ法（本明細書では注入するイオンの質量分
離を行わない方法を指していう）による高濃度なリンの
添加は、その後の半導体膜の再結晶化が困難になるとい
う問題を有していた。さらに、ドーピングに要する処理
時間も問題となっていた。
【００１１】本発明はこのような問題を解決するための
手段であり、触媒元素を用いて得られる結晶質半導体膜
から触媒元素（金属元素）を工程数を増やさずに効果的
に除去を行う技術を提供することを目的とする。
【００１２】
【課題を解決するための手段】そこで、本発明は、質の
よい結晶質半導体膜を生産性よく得る方法を提供するた
めに、非晶質半導体膜に触媒元素を添加した後、不活性
気体を加熱して所望の温度にし、この加熱された気体中
で加熱処理を行って結晶質半導体膜を得る工程を含むこ
とを特徴とする半導体装置の作製方法である。
【００１３】また、結晶化に用いた触媒元素を結晶質半
導体膜から、特に後のＴＦＴのチャネル形成領域となる
領域から、取り除くもしくは触媒元素濃度を低減させる
ために、不活性気体を加熱して所望の温度にし、この加
熱された気体中で加熱処理を行う工程を含むことを特徴
とする半導体装置の作製方法である。
【００１４】本発明は、絶縁表面に非晶質半導体膜を形
成する工程と、前記非晶質半導体膜に結晶化を促進する
触媒元素を添加して、加熱された不活性気体中における
第１の加熱処理により結晶質半導体膜を形成する工程
と、前記結晶質半導体膜上にバリア層を形成する工程
と、前記バリア層上に希ガス元素を１×１０19/cm3〜２
×１０22/cm3、好ましくは１×１０20/cm3〜１×１０21
/cm3、酸素を５×１０18/cm3〜１×１０21/cm3の濃度で
含んだ半導体膜を成膜する工程と、加熱された不活性気
体中における第２の加熱処理により前記結晶質半導体膜
中に残留する触媒元素を前記半導体膜に移動させる工程
と、前記半導体膜を除去する工程と、を含むことを特徴
としている。
【００１５】また、本発明は、絶縁表面に非晶質半導体
膜を形成する工程と、前記非晶質半導体膜に結晶化を促
進する触媒元素を添加して、加熱された不活性気体中に
おける第１の加熱処理により結晶質半導体膜を形成する
工程と、前記結晶質半導体膜にレーザ光を照射する工程
と、前記結晶質半導体膜上にバリア層を形成する工程
と、前記バリア層上に希ガス元素を１×１０19/cm3〜２
×１０22/cm3、好ましくは１×１０20/cm3〜１×１０21
/cm3、酸素を５×１０18/cm3〜１×１０21/cm3の濃度で
含んだ半導体膜を成膜する工程と、加熱された不活性気
体中における第２の加熱処理により前記結晶質半導体膜
中に残留する触媒元素を前記半導体膜に移動させる工程
と、前記半導体膜を除去する工程と、を含むことを特徴
としている。
【００１６】また、本発明は、絶縁表面に５×１０18/c
m3以下の濃度で酸素および炭素が含まれる非晶質半導体
膜を形成する工程と、前記非晶質半導体膜に結晶化を促
進する触媒元素を添加して、加熱された不活性気体中に
おける第１の加熱処理により結晶質半導体膜を形成する
工程と、前記結晶質半導体膜上にバリア層を形成する工
程と、前記バリア層上に希ガス元素を１×１０19/cm3〜
２×１０22/cm3、好ましくは１×１０20/cm3〜１×１０
21/cm3、酸素を５×１０18/cm3〜１×１０21/cm3の濃度
で含んだ半導体膜を成膜する工程と、加熱された不活性
気体中における第２の加熱処理により前記結晶質半導体
膜中に残留する触媒元素を前記半導体膜に移動させる工
程と、前記半導体膜を除去する工程と、を含むことを特
徴としている。
【００１７】また、本発明は、絶縁表面に５×１０18/c
m3以下の濃度で酸素および炭素が含まれる非晶質半導体
膜を形成する工程と、前記非晶質半導体膜に結晶化を促
進する触媒元素を添加して、加熱された不活性気体中に
おける第１の加熱処理により結晶質半導体膜を形成する
工程と、前記結晶質半導体膜にレーザ光を照射する工程
と、前記結晶質半導体膜上にバリア層を形成する工程
と、前記バリア層上に希ガス元素を１×１０19/cm3〜２
×１０22/cm3、好ましくは１×１０20/cm3〜１×１０21
/cm3、酸素を５×１０18/cm3〜１×１０21/cm3の濃度で
含んだ半導体膜を成膜する工程と、加熱された不活性気
体中における第２の加熱処理により前記結晶質半導体膜
中に残留する触媒元素を前記半導体膜に移動させる工程
と、前記半導体膜を除去する工程と、を含むことを特徴
としている。
【００１８】また、前記第１の加熱処理は、前記不活性
気体を６００〜８００℃に加熱することを特徴としてい
る。
【００１９】また、前記第２の加熱処理は、前記不活性
気体を５００〜７００℃に加熱することを特徴としてい
る。
【００２０】また、前記半導体膜は、膜厚が２０nm以上
である。
【００２１】また、前記バリア層はオゾン水により形成
されたケミカルオキサイド膜であることを特徴としてい
る。
【００２２】また、前記バリア層はプラズマ処理により
前記非晶質半導体膜の表面を酸化して形成することを特
徴としている。
【００２３】また、前記バリア層は酸素を含む雰囲気中
で紫外線を照射してオゾンを発生させ前記非晶質半導体
膜の表面を酸化して形成することを特徴としている。
【００２４】また、前記バリア層は膜厚１〜１０nmで形
成され、多孔質膜であることを特徴としている。
【００２５】また、前記希ガス元素はヘリウム（Ｈ
ｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン
（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複
数種であることを特徴としている。
【００２６】また、前記触媒元素は鉄（Ｆｅ）、ニッケ
ル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、
ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム
（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃ
ｕ）、金（Ａｕ）から選ばれた一種または複数種である
ことを特徴としている。
【００２７】
【発明の実施の形態】（実施形態１）図１を用いて、非
晶質半導体膜の全面に触媒作用のある金属元素を全面に
添加して前記非晶質半導体膜を結晶化した後、希ガス元
素（本実施例においては、Ａｒ）を含む半導体膜を成膜
し、この膜をゲッタリングサイトとして用いる方法につ
いて説明する。
【００２８】図１（Ａ）において、基板１０はその材質
に特段の限定はないが、好ましくはバリウムホウケイ酸
ガラスやアルミノホウケイ酸ガラス、あるいは石英など
を用いることができる。基板１０の表面には下地絶縁膜
として無機絶縁膜（本実施形態では、ＳｉＨ4、ＮＨ3、
Ｎ2ＯからプラズマＣＶＤ法で作製された酸化窒化シリ
コン膜を用いる）を１０〜２００nmの膜厚で形成すれば
よい。ただし、下地絶縁膜１１は、ガラス基板に含まれ
るアルカリ金属がこの上層に形成される半導体膜中に拡
散しないようにするための膜であるため、石英基板を用
いる場合には、下地絶縁膜形成工程を省略することが可
能である。
【００２９】次いで、非晶質半導体膜１２を形成する。
非晶質半導体膜としては、シリコンを主成分とする半導
体材料、代表的には、非晶質シリコン膜または非晶質シ
リコンゲルマニウム膜（ＳｉxＧｅ1-x）を適用すること
ができる。成膜方法は、プラズマＣＶＤ法、減圧ＣＶＤ
法、あるいはスパッタ法などを用いればよく、１０〜１
００nmの膜厚で形成する。また、良質な結晶質半導体膜
を得るために、非晶質半導体膜１２中に含まれる酸素、
窒素、炭素などの不純物元素濃度は５×１０18/cm3以
下、好ましくは、１×１０18/cm3以下とすることが好ま
しい。さらに、非晶質半導体膜中の酸素濃度が高いと、
結晶化工程で用いる触媒元素（特に、ニッケル）が放出
されにくくなってしまうため、非晶質半導体膜１２中の
酸素濃度は５×１０18/cm3以下、好ましくは、１×１０
18/cm3以下であることは良質な結晶質半導体膜を得るた
めに重要である。
【００３０】その後、非晶質シリコン膜１２の表面に結
晶化を促進する作用を有する触媒元素を添加する（図１
（Ａ））。触媒元素としてはニッケル（Ｎｉ）、鉄（Ｆ
ｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウ
ム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏ
ｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃ
ｕ）、金（Ａｕ）などであり、これらから選ばれた一種
または複数種を用いることができる。代表的にはニッケ
ルを用い、重量換算で１〜１００ppmのニッケルを含む
酢酸ニッケル塩溶液をスピナーで塗布して触媒含有層１
３を形成する。この場合、当該溶液の馴染みをよくする
ために非晶質シリコン膜１２の表面処理としてオゾン含
有水溶液で極薄い酸化膜を形成し、その酸化膜をフッ酸
と過酸化水素水の混合液でエッチングして清浄な表面を
形成した後、再度オゾン含有水溶液で処理して極薄い酸
化膜を形成しておく。シリコンなど半導体膜の表面は本
来疎水性なので、このように酸化膜を形成しておくによ
り酢酸ニッケル塩溶液を均一に塗布することができる。
もちろん、触媒含有層１３の形成方法はこのような方法
に限定されず、スパッタ法、蒸着法、プラズマ処理など
により形成してもよい。また、非晶質シリコン膜１２を
形成する前に、下地絶縁膜１１上に触媒元素含有層を形
成してもよい。
【００３１】次いで、非晶質シリコン膜１２および触媒
元素含有層１３が接触した状態を保持したまま非晶質半
導体膜を結晶化するための加熱処理を行う。
【００３２】加熱処理の方法としては、図１４および図
１５に示す装置を用いる加熱処理方法により、結晶質半
導体膜（結晶質シリコン膜）１４を形成する。なお、本
明細書中において以下では、ヒーターまたは光源等の加
熱手段により不活性気体を加熱して所望の温度にし、こ
の加熱された気体によって処理基板を加熱処理する方法
をＧＲＴＡ（Gas-Rapid Thermal Annealing）法と称す
ることとする。
【００３３】ＧＲＴＡ法では、６００〜８００℃に加熱
された不活性気体を３０秒間〜５分間、処理基板に吹き
付けることで加熱処理を行って結晶化処理を行う。本実
施形態では、６５０℃に加熱された不活性気体（窒素）
で９０秒間の加熱処理を行い、半導体膜の結晶化処理を
行って結晶質半導体膜１４を得た。
【００３４】さらに、結晶質半導体膜の結晶性を高める
ために、レーザ光を照射してもよい。レーザ光として
は、波長４００nm以下のエキシマレーザを用いる。繰り
返し周波数１０〜１０００Ｈｚ程度のパルスレーザ光を
用い、当該レーザ光を光学系にて、１００〜４００mJ/c
m2に集光し、９０〜９５％のオーバーラップ率をもって
結晶質シリコン膜１４に対し、レーザ処理を行う。な
お、エキシマレーザ以外にＹＡＧレーザの第２高調波、
第３高調波を用いてもよい。
【００３５】このようにして得られた結晶質シリコン膜
１５には、結晶化工程において用いた触媒元素が平均濃
度として１×１０19/cm3を超える濃度で残存している。
このような状態でＴＦＴをはじめ各種半導体素子を形成
することは、可能ではあるが、作製された半導体素子の
特性があまりよくならない。そこで、触媒元素を結晶質
シリコン膜からゲッタリングして除去するもしくは結晶
質シリコン膜中の触媒元素濃度を低減する。
【００３６】まず、図１（Ｄ）に示すように結晶質半導
体膜１５の表面に薄い層１６を形成する。本明細書にお
いて、結晶質半導体膜１５上に設けた薄い層１６は、後
にゲッタリングサイトを除去する際に、第１の半導体膜
１５がエッチングされないように設けた層で、バリア層
１６ということにする。
【００３７】バリア層１６の厚さは１〜１０nm程度と
し、簡便にはオゾン水で処理することにより形成される
ケミカルオキサイドをバリア層としても良い。また、硫
酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液
で処理しても同様にケミカルオキサイドを形成すること
ができる。他の方法としては、酸化雰囲気中でのプラズ
マ処理や、酸素含有雰囲気中での紫外線照射によりオゾ
ンを発生させて酸化処理を行っても良い。また、クリー
ンオーブンを用い、２００〜３５０℃程度に加熱して薄
い酸化膜を形成しバリア層としても良い。或いは、プラ
ズマＣＶＤ法やスパッタ法、蒸着法などで１〜５ｎｍ程
度の酸化膜を堆積してバリア層としても良い。いずれに
しても、ゲッタリング工程時に、触媒元素がゲッタリン
グサイト側に移動できて、ゲッタリングサイトの除去工
程時には、エッチング液がしみこまない（結晶性半導体
膜１５をエッチング液から保護する）膜、例えば、オゾ
ン水で処理することにより形成されるケミカルオキサイ
ド膜、酸化シリコン膜（ＳｉＯx）、または多孔質膜を
用いればよい。
【００３８】次いで、バリア層１６上にスパッタ法でゲ
ッタリングサイト１７として、膜中に希ガス元素を１×
１０20/cm3以上、好ましくは２×１０20/cm3以上の濃度
で含む半導体膜（代表的には、非晶質シリコン膜）を２
０〜２５０nmの厚さで形成する（図１（Ｄ））。なお、
ニッケルは酸素濃度の高い領域に移動しやすい傾向があ
るため、半導体膜１７には、酸素（ＳＩＭＳ分析での濃
度が５×１０18/cm3以上、好ましくは１×１０19/cm3以
上）を含有させてゲッタリング効率を向上させることが
望ましい。後にゲッタリングサイト１７は除去されるた
め、結晶質半導体膜１５とエッチングの選択比が大きい
密度の低い膜であるとよい。本実施形態では、プラズマ
ＣＶＤ法を用いて、成膜条件を材料ガスをＡｒ：ＳｉＨ
4＝５００：１００（SCCM）、成膜圧力を３３．３Ｐ
ａ、パワーを３５Ｗ、基板温度を３００℃として、希ガ
ス元素を含む半導体膜１０７を形成した。
【００３９】次いで、５００〜７００℃に加熱した不活
性気体中で、加熱処理することによりゲッタリングを行
う。本実施形態では６５０℃に加熱した不活性気体中で
５分間の加熱処理を行い、結晶質半導体膜１０５中の触
媒元素をゲッタリングサイト（希ガスを含む半導体膜）
１０７に移動させることができる。以上のようにして、
触媒元素の濃度が１×１０17/cm3以下にまで低減された
結晶質半導体膜１０８を得ることができる。
【００４０】なお、希ガスを含む半導体膜１０７を形成
した後、さらにイオンドープ法で希ガスを含む半導体膜
１０７に対して希ガス元素（ヘリウム（Ｈｅ）、ネオン
（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キ
セノン（Ｘｅ）から選ばれた元素一種または複数種）を
添加して、希ガス元素を１×１０20/cm3以上、好ましく
は２×１０20/cm3以上含むゲッタリングサイトを形成し
てもよい。このように、希ガスを含む半導体膜１０７を
成膜した後、さらに原子サイズが異なる希ガスを添加す
る工程を行うことで、バリア層１０６を多孔質にするこ
ともできる。さらに、半導体膜１０７により大きな歪み
を生じさせ、結晶性半導体膜１０５とのエッチングの選
択比を大きくすることができる。
【００４１】（実施形態２）図２は本発明の一実施形態
を説明する図であり、加熱処理により結晶構造を有する
半導体膜を形成し、さらに同一工程でゲッタリングを行
う方法である。
【００４２】まず、下地絶縁膜２０１上にプラズマＣＶ
Ｄ法や減圧ＣＶＤ法、或いはスパッタ法で１０〜１００
nmの厚さの非晶質半導体膜２０３を形成する。次いで、
触媒元素含有層を形成する。または、図２（Ａ）に示す
ように非晶質半導体膜を形成する前に、下地絶縁膜２０
１上に触媒元素を含む水溶液またはアルコール液をスピ
ナーで塗布して、または、スパッタ法、蒸着法、プラズ
マ処理などにより触媒元素含有層を形成しても良い。続
いて、非晶質半導体膜２０３上にバリア層２０４を形成
する。これらの形成方法は実施形態１と同様とした。
【００４３】図２（Ｂ）で示すように、その上にプラズ
マＣＶＤ法またはスパッタ法で希ガス元素を１×１０20
/cm3以上、好ましくは、２×１０20/cm3の濃度、酸素を
１×１０19/cm3以上の濃度で含んだ半導体膜２０５を２
５〜２５０nmの厚さで形成する。代表的には非晶質シリ
コン膜を選択する。この半導体膜２０５は、後に除去す
るので、密度の低い膜としておくことが望ましい。
【００４４】そして、ＧＲＴＡ法により５００〜８００
℃で３０秒〜１０分間の加熱処理を行う。非晶質シリコ
ン膜２０２に添加する触媒元素の濃度も含めて、実施者
が適宜決定すればよいが、本実施形態では、濃度が３０
ppmのＮｉ水溶液を用いて触媒元素含有層を形成し、６
１０℃に加熱した不活性気体（窒素）を５分間吹き付け
ることで加熱処理を行う。
【００４５】この加熱処理により、触媒元素が非晶質構
造を有する半導体膜２０３に染みだし、結晶化させなが
ら半導体膜２０５に向かって（図２（Ｃ）の矢印の方
向）拡散する。これにより１回の加熱処理で結晶化とゲ
ッタリングが同時に行われる。
【００４６】その後、半導体膜２０５を選択的にエッチ
ングして除去する。エッチングの方法としては、ＣｌＦ
3によるプラズマを用いないドライエッチング、或いは
ヒドラジンや、テトラエチルアンモニウムハイドロオキ
サイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液など
アルカリ溶液によるウエットエッチングで行うことがで
きる。この時バリア層２０４はエッチングストッパーと
して機能する。また、バリア層２０４はその後フッ酸に
より除去すれば良い。
【００４７】図２（Ｄ）に示すように触媒元素の濃度が
１×１０17/cm3以下にまで減じられた結晶構造を有する
半導体膜（第１の半導体膜）２０６を得ることができ
る。この結晶質半導体膜２０６の結晶性を高めるために
は、実施形態１と同様にレーザ光を照射しても良い。
【００４８】このようにして形成される結晶質半導体膜
２０６は、触媒元素の作用により細い棒状又は細い扁平
棒状結晶として形成され、その各々の結晶は巨視的に見
ればある特定の方向性をもって成長している。
【００４９】（実施形態３）本実施形態では、図１４、
１５を用いて加熱処理で用いるＧＲＴＡ装置について説
明する。
【００５０】図１４にＧＲＴＡ装置の断面概略図、図１
５にはＧＲＴＡ装置の上面概略図を示している。１４０
１はヒーター、１４０２は不活性気体供給源、１４０３
は余分な熱を排気するための排気口、１４０４は不活性
気体を熱するための光源を制御する制御電源、１４０５
は光源、１４０６は吸熱体、１４０７は加熱処理終了後
に基板を冷却するための気体供給源、１４０８は加熱処
理室、１４０９は処理基板、１４１０はクリーンオーブ
ン、１４１１はロボット、１４１２は基板カセット、１
４１３は気体加熱部、１４１４は循環部、１４１５はで
ある。
【００５１】不活性気体供給源１４０２から供給された
不活性気体（ここでは、窒素を用いる）は、複数の光源
が設けられた気体加熱部１４１３を通って加熱され、処
理室１４０８に置かれた処理基板１４０９に吹き付けら
れる。
【００５２】気体加熱部１４１３で５００〜７００℃に
加熱された不活性気体を１〜１０分処理基板１４０９に
吹き付けることで、処理基板の結晶化処理およびゲッタ
リング（結晶質半導体膜から結晶化処理の際に用いた触
媒元素を除去するまたは触媒元素の濃度を低減する）の
ための加熱処理を行うことができる。
【００５３】その後、処理室１４０８から気体は循環部
１４１４を通り、再び気体加熱部１４１３に到達する。
なお、循環部１４１４にはヒーター１４０１が設けられ
ており、循環部１４１４を通る気体が冷めきってしまわ
ないようにしてある。
【００５４】加熱処理が終了したら、冷却用の気体供給
源１４０７から処理室１４０８に常温の不活性気体を流
して、基板温度を２５０℃程度まで下げた後、ロボット
１４１１により処理室１４０８から取り出し、さらにカ
セットに納めるのが可能な温度になるまで基板カセット
１４１２において冷却する。
【００５５】なお、不活性気体を加熱する光源１４０５
は、金属発熱体、セラミック発熱体または白金発熱体を
用いた光源であり、光源１４０５の周囲に設けられた吸
熱体１４０６が光源１４０５からの熱を不活性気体に伝
える構造になっている。そのため、吸熱対１４０６は、
不活性気体に触れる面積が広くなるような構造をしてい
る。
【００５６】具体的な加熱処理の条件については、各実
施例において説明するが、ＧＲＴＡ装置の概略は以上の
通りである。
【００５７】
【実施例】（実施例１）図１、図３〜７を用いて、非晶
質半導体膜の全面に触媒作用のある金属元素を全面に添
加してＧＲＴＡ装置を用いて結晶化し（第１の加熱処
理）、希ガス元素（本実施形態においては、Ａｒ）およ
び酸素を含む半導体膜を成膜し、この膜をゲッタリング
サイトとして用いてＧＲＴＡ装置を用いてゲッタリング
（第２の加熱処理）を行う方法について説明する。
【００５８】図３（Ａ）および図４（Ａ）において、基
板１００はその材質に特段の限定はないが、好ましくは
バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラ
ス、或いは石英などを用いることができる。基板１００
の表面には、下地絶縁膜１０１として無機絶縁膜を１０
〜２００nmの厚さで形成する。好適な下地絶縁膜の一例
は、プラズマＣＶＤ法で作製される酸化窒化シリコン膜
であり、ＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される第１酸
化窒化シリコン膜を５０nmの厚さに形成し、ＳｉＨ4と
Ｎ2Ｏから作製される第２酸化窒化シリコン膜を１００n
mの厚さに形成したものを適用する。下地絶縁膜１０１
はガラス基板に含まれるアルカリ金属がこの上層に形成
する半導体膜中に拡散しないために設けるものであり、
石英を基板とする場合には省略することも可能である。
【００５９】下地絶縁膜１０１の上に形成する非晶質半
導体膜１０２は、シリコンを主成分とする半導体材料を
用いる。代表的には、非晶質シリコン膜又は非晶質シリ
コンゲルマニウム膜などが適用され、プラズマＣＶＤ法
や減圧ＣＶＤ法、或いはスパッタ法で１０〜１００nmの
厚さに形成する。良質な結晶を得るためには、非晶質半
導体膜１０２に含まれる酸素、窒素などの不純物濃度を
５×１０18/cm3以下、好ましくは、１×１０18/cm3以下
に低減させておくと良い。さらに、非晶質半導体膜中の
酸素濃度が高いと、結晶化工程で用いる触媒元素（特
に、ニッケル）が放出されにくくなってしまうため、非
晶質半導体膜１０２中の酸素濃度は５×１０ 18/cm3以
下、好ましくは、１×１０18/cm3以下であることは良質
な結晶質半導体膜を得るために重要である。これらの不
純物は非晶質半導体の結晶化を妨害する要因となり、ま
た結晶化後においても捕獲中心や再結合中心の密度を増
加させる要因となる。そのために、高純度の材料ガスを
用いることはもとより、反応室内の鏡面処理（電界研磨
処理）やオイルフリーの真空排気系を備えた超高真空対
応のＣＶＤ装置を用いることが望ましい。
【００６０】ここからの触媒元素を用いた結晶化処理工
程〜触媒元素のゲッタリング工程に関する説明は、図１
を用いて説明する。非晶質半導体膜を形成した後、非晶
質半導体膜１２（１０２）の表面に、結晶化を促進する
触媒作用のある金属元素を添加する（図１（Ａ））。半
導体膜の結晶化を促進する触媒作用のある金属元素とし
て鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、
ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム
（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、
白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）から選ばれた一
種または複数種を用いることができる。代表的にはニッ
ケルを用い、重量換算で１〜１００ppmのニッケルを含
む酢酸ニッケル塩溶液をスピナーで塗布して触媒含有層
１３を形成する（図１（Ａ）。この場合、当該溶液の馴
染みをよくするために、非晶質半導体膜１２の表面処理
として、オゾン含有水溶液で極薄い酸化膜を形成し、そ
の酸化膜をフッ酸と過酸化水素水の混合液でエッチング
して清浄な表面を形成した後、再度オゾン含有水溶液で
処理して極薄い酸化膜を形成しておく。シリコンなど半
導体膜の表面は本来疎水性なので、このように酸化膜を
形成しておくことにより酢酸ニッケル塩溶液を均一に塗
布することができる。
【００６１】勿論、触媒含有層１３はこのような方法に
限定されず、スパッタ法、蒸着法、プラズマ処理などに
より形成しても良い。また、触媒元素含有層１３は非晶
質半導体膜１２を形成する前、即ち下地絶縁膜１１上に
形成しておいても良い。
【００６２】非晶質半導体膜１２と触媒元素含有層１３
とを接触した状態を保持したまま結晶化のための加熱処
理を行う。加熱処理の方法としては、所望の温度に加熱
された不活性気体を用いて加熱処理する図１４、１５に
示した装置を用いて行う。ただし、加熱処理装置は、図
１４、１５に示した装置に限定されることはない。
【００６３】ＧＲＴＡ法を用いて、６５０℃に加熱され
た窒素を３０〜９０秒間処理基板に吹き付けることによ
り加熱処理を行って結晶質半導体膜を得る。ＧＲＴＡに
よる加熱処理において、基板１００自身が歪んで変形す
ることはない。こうして、非晶質半導体膜を結晶化さ
せ、図１（Ｃ）に示す結晶質半導体膜１４を得ることが
できる。こうして、非晶質半導体膜を結晶化させ、図１
（ｂ）に示す結晶質半導体膜１０４を得ることができる
が、このような処理で結晶化できるのは触媒元素含有層
を設けることによりはじめて達成できるものである。
【００６４】さらに結晶化率（膜の全体積における結晶
成分の割合）を高め、結晶粒内に残される欠陥を補修す
るためには、図１（ｃ）で示すように結晶質半導体膜１
４に対してレーザ光を照射することも有効である。レー
ザには波長４００nm以下のエキシマレーザ光を用いる。
いずれにしても、繰り返し周波数１０〜１０００Hz程度
のパルスレーザ光を用い、当該レーザ光を光学系にて１
００〜４００mJ/cm2に集光し、９０〜９５％のオーバー
ラップ率をもって結晶質半導体膜１０４に対するレーザ
処理を行う。
【００６５】このようにして得られる結晶質半導体膜１
５には、触媒元素（ここではニッケル）が残存してい
る。それは膜中において一様に分布していないにしろ、
平均的な濃度とすれば、１×１０19/cm3を越える濃度で
残存している。勿論、このような状態でもＴＦＴをはじ
め各種半導体素子を形成することが可能であるが、以降
に示す方法でゲッタリングにより当該元素を除去する。
【００６６】まず、図１（Ｄ）に示すように結晶質半導
体膜１５の表面に薄い層１６を形成する。本明細書にお
いて、結晶質半導体膜１５上に設けた薄い層１６は、後
にゲッタリングサイトを除去する際に、第１の半導体膜
１５がエッチングされないように設けた層で、バリア層
１６ということにする。
【００６７】バリア層１６の厚さは１〜１０nm程度と
し、簡便にはオゾン水で処理することにより形成される
ケミカルオキサイドをバリア層としても良い。また、硫
酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液
で処理しても同様にケミカルオキサイドを形成すること
ができる。他の方法としては、酸化雰囲気中でのプラズ
マ処理や、酸素含有雰囲気中での紫外線照射によりオゾ
ンを発生させて酸化処理を行っても良い。また、クリー
ンオーブンを用い、２００〜３５０℃程度に加熱して薄
い酸化膜を形成しバリア層としても良い。或いは、プラ
ズマＣＶＤ法やスパッタ法、蒸着法などで１〜５ｎｍ程
度の酸化膜を堆積してバリア層としても良い。いずれに
しても、ゲッタリング工程時に、触媒元素がゲッタリン
グサイト側に移動できて、ゲッタリングサイトの除去工
程時には、エッチング液がしみこまない（結晶性半導体
膜１５をエッチング液から保護する）膜、例えば、オゾ
ン水で処理することにより形成されるケミカルオキサイ
ド膜、酸化シリコン膜（ＳｉＯx）、または多孔質膜を
用いればよい。
【００６８】次いで、バリア層１６上にゲッタリングサ
イトとして、半導体膜１７を形成する（図１（Ｄ））。
プラズマＣＶＤ法以外にもスパッタ法でゲッタリングサ
イト１７として、膜中に希ガス元素を１×１０20/cm3以
上、好ましくは２×１０20/cm3以上の濃度で含み、酸素
を１×１０19/cm3以上の濃度で含む半導体膜（代表的に
は、非晶質シリコン膜）を２５〜２５０nmの厚さで形成
することができる。また、その他、ゲッタリングサイト
１７の形成方法として、シリコン膜を形成した後に希ガ
ス元素を添加してゲッタリングサイトとしてもよい。後
にゲッタリングサイト１７は除去されるため、結晶質半
導体膜１５とエッチングの選択比が大きい密度の低い膜
であることが好ましい。
【００６９】ここで、スパッタ法を用いて形成された半
導体膜（ゲッタリングサイト）１７について説明する。
図９は、成膜圧力を０．２〜１．２Ｐａまで０．２Ｐａ
間隔でふって順に成膜し、成膜された膜中のＡｒの濃度
を測定した結果である。圧力以外の成膜条件は、ガス
（Ａｒ）流量を５０（sccm）、成膜パワーを３ｋＷ、基
板温度を１５０℃としている。図９より、成膜圧力が低
ければ低いほど、膜中のＡｒ濃度が高くなりゲッタリン
グサイトとして好適な膜が成膜できることがわかる。こ
の理由として、スパッタの成膜圧力が低い方が反応室内
のＡｒガスと反跳原子（ターゲット表面で反射されるＡ
ｒ原子）との衝突確率が小さくなるため、反跳原子が基
板に入射しやすくなることがあげられる。従って、以上
の実験結果より本実施形態の装置を用いた場合、成膜の
圧力を０．２〜１．０Ｐａとし他の条件を上記した条件
を採用すれば、希ガス元素を１×１０19/cm3〜１×１０
22/cm3、好ましくは、１×１０20/cm3〜１×１０21/c
m3、より好ましくは５×１０20/cm3の濃度で含み、高い
ゲッタリング効果が得られる半導体膜をスパッタ法で成
膜することができる。
【００７０】なお、希ガス元素は半導体膜中でそれ自体
は不活性であるため、結晶質半導体膜１５に悪影響を及
ぼすことはない。また、希ガス元素としてはヘリウム
（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプ
トン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種また
は複数種を用いる。希ガス元素および酸素が含まれた半
導体膜を形成し、この膜をゲッタリングサイトとするこ
とに特徴を有する。
【００７１】続いて、ゲッタリングを確実に行うために
ＧＲＴＡ法を用いて、６１０℃に加熱した窒素を１〜１
０分間処理基板に吹き付けることにより加熱処理を行っ
て、結晶質シリコン膜中の触媒元素をゲッタリングサイ
トに移動させる（ゲッタリング）処理を行う。
【００７２】ゲッタリングは、被ゲッタリング領域（捕
獲サイト）にある触媒元素が熱エネルギーにより放出さ
れ、拡散によりゲッタリングサイトに移動する。従っ
て、ゲッタリングは処理温度に依存し、より高温である
ほど短時間でゲッタリングが進むことになる。本発明に
おいて、触媒元素がゲッタリングの際に移動する距離は
図１（ｃ）において矢印で示すように、半導体膜の厚さ
程度の距離であり、比較的短時間でゲッタリングを完遂
することができる。このようなゲッタリング工程を行う
ことにより、チャネル形成領域に存在する触媒元素の濃
度を低減することができ、ＴＦＴのオフ電流値が下が
り、さらに結晶性が良いことから高い電界効果移動度が
得られ、良好な特性を有する半導体装置を作製すること
ができるようになる。
【００７３】なお、この加熱処理によっても半導体膜
（ゲッタリングサイト）１７は結晶化することはない。
これは、希ガス元素が上記処理温度の範囲においても再
放出されず膜中に残存して、半導体膜の結晶化を阻害す
るためであると考えられる。
【００７４】ゲッタリング工程終了後、ゲッタリングサ
イト１７を選択的にエッチングして除去する。エッチン
グの方法としては、ＣｌＦ3によるプラズマを用いない
ドライエッチング、或いはヒドラジンや、テトラエチル
アンモニウムハイドロオキサイド（化学式 （ＣＨ3）4
ＮＯＨ）を含む水溶液などアルカリ溶液によるウエット
エッチングで行うことができる。この時バリア層１６は
エッチングストッパーとして機能する。また、バリア層
１６はその後フッ酸により除去すれば良い。
【００７５】こうして図１（Ｅ）に示すように触媒元素
の濃度が１×１０17/cm3以下にまで低減された結晶質半
導体膜１８を得ることができる。こうして形成された結
晶質半導体膜１０８は、触媒元素の作用により細い棒状
又は細い扁平棒状結晶として形成され、その各々の結晶
は巨視的に見ればある特定の方向性をもって成長してい
る。
【００７６】続いてチャネル形成領域、ソース領域およ
びドレイン領域を含む半導体層を形成するために、結晶
質シリコン膜１８をエッチングして半導体層１０３〜１
０６を形成する。ｎチャネル型ＴＦＴのしきい値（Ｖｔ
ｈ）を制御するためにｐ型を付与する不純物元素を添加
してもよい。半導体に対してｐ型を付与する不純物元素
には、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム
（Ｇａ）など周期表の第１３族元素が知られている。
【００７７】次いで、島状に分離された半導体層１０３
〜１０６を覆うゲート絶縁膜１０７を形成する（図３
（Ｂ）、図４（Ｂ）、図７（Ａ））。ゲート絶縁膜１０
７は、プラズマＣＶＤ法やスパッタ法で形成し、その厚
さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形
成する。勿論、このゲート絶縁膜は、シリコンを含む絶
縁膜を単層或いは積層構造として用いることができる。
【００７８】酸化シリコン膜を用いる場合には、プラズ
マＣＶＤ法でＴＥＯＳ（TetraethylOrtho Silicate）と
Ｏ2を混合し、反応圧力４０Ｐａ、基板温度３００〜４
００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．
５〜０．８Ｗ／ｃｍ2で放電させて形成することができ
る。このようにして作製される酸化シリコン膜は、形成
後４００〜５００℃の熱アニールによりゲート絶縁膜と
して良好な特性を得ることができる。
【００７９】ゲート絶縁膜１０７上には、膜厚２０〜１
００ｎｍの第１の導電膜１０８と、膜厚１００〜４００
ｎｍの第２の導電膜１０９と、膜厚２０〜１００ｎｍの
第３の導電膜１１０とを積層形成する（図３（Ｃ）、図
４（Ｃ））。本実施例では、ゲート絶縁膜１０７上に膜
厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミ
ニウムとチタンの合金（Ａｌ−Ｔｉ）膜、膜厚３０ｎｍ
のチタン膜を順次積層したが、この材料に限定されるこ
とはなく、ゲート電極を形成するための導電性材料とし
てはＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元
素、または前記元素を主成分とする合金材料もしくは化
合物材料を用いればよい。例えば、絶縁膜と接する第１
の導電層として、チャネル形成領域への不純物の拡散を
防ぐためにＴａＮまたはＷを主成分とする材料膜を用い
ればよい。また、第２の導電層としては、ＡｌまたはＣ
ｕを主成分とする低抵抗な材料膜を用いればよい。ま
た、第３の導電層としては、コンタクト抵抗の低いＴｉ
を主成分とする材料膜を用いればよい。さらに、他の例
として、第１の導電膜としてリン等の不純物元素をドー
ピングした多結晶シリコン膜に代表される半導体膜を用
いてもよい。また、第１の導電膜をタングステン（Ｗ）
膜で形成し、第２の導電膜をＣｕ膜、第３の導電膜をチ
タン（Ｔｉ）膜とする組み合わせ、第１の導電膜をタン
タル（ＴａＮ）膜で形成し、第２の導電膜をアルミニウ
ム（Ａｌ）膜、第３の導電膜をチタン（Ｔｉ）膜とする
組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜
で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第
１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２
の導電膜をＣｕ膜、第３の導電膜をチタン（Ｔｉ）とす
る組み合わせとしてもよい。
【００８０】次に、図３（Ｂ）および図４（Ｂ）に示す
ように光露光工程によりレジストからなるマスク１１０
を形成し、ゲート電極及び配線を形成するための第１の
エッチング処理を行う。エッチングにはＩＣＰ（Induct
ively Coupled Plasma：誘導結合型プラズマ）エッチン
グ法を用いると良い。なお、エッチング用ガスとして
は、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4、ＣＣｌ4などを代表と
する塩素系ガスまたはＣＦ4、ＳＦ6、ＮＦ3などを代表
とするフッ素系ガス、またはＯ2を適宜用いることがで
きる。なお、用いるエッチング用ガスに限定はないが、
ここではＢＣｌ3とＣｌ2とＯ2とを用いることが適して
いる。それぞれのガス流量比を６５／１０／５（ｓｃｃ
ｍ）とし、１．２Ｐａの圧力でコイル型の電極に４５０
ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマ
を生成して１１７秒のエッチングを行う。基板側（試料
ステージ）にも３００ＷのＲＦ（１３．５６ＭＨｚ）電
力を投入し、実質的に負の自己バイアス電圧を印加す
る。この第１のエッチング条件によりＷ膜をエッチング
して第１の導電層の端部をテーパー形状とする。
【００８１】この後、第２のエッチング条件に変え、エ
ッチング用ガスにＣＦ4とＣｌ2とＯ 2とを用い、それぞ
れのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、
１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１
３．５６ＭＨｚ）電力を投入してプラズマを生成して約
３０秒程度のエッチングを行う。基板側（試料ステー
ジ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入
し、実質的に負の自己バイアス電圧を印加する。ＣＦ4
とＣｌ2を混合した第２のエッチング条件ではＷ膜及び
ＴａＮ膜とも同程度にエッチングされる。なお、ゲート
絶縁膜上に残渣を残すことなくエッチングするために
は、１０〜２０％程度の割合でエッチング時間を増加さ
せると良い。
【００８２】この第１のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第１の導電
層及び第２の導電層の端部がテーパー形状となる。この
テーパー部の角度は１５〜４５°となる。こうして、第
１のエッチング処理により第１の導電層と第２の導電層
から成る第１の形状の導電層１１２〜１１５（第１の導
電層１１２ａ〜１１５２ａ、第２の導電層１１２ｂ〜１
１５ｂおよび第３の導電層１１２ｃ〜１１５ｃ）を形成
する（図３（Ｄ）、図４（Ｄ））。ゲート絶縁膜の第１
の形状の導電層１１２〜１１５で覆われない領域は２０
〜５０ｎｍ程度エッチングされ薄くなった領域が形成さ
れる。
【００８３】次に、レジストからなるマスク１１１を除
去せずに第２のエッチング処理を行う。エッチング用ガ
スにＢＣｌ3とＣｌ2を用い、それぞれのガス流量比を２
０／６０（sccm）とし、１．２Ｐａの圧力でコイル型の
電極に６００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入
してプラズマを生成してエッチングを行う。基板側（試
料ステージ）には１００ＷのＲＦ（１３．５６ＭＨｚ）
電力を投入する。この第３のエッチング条件により第２
導電層をエッチングする。こうして、上記第３のエッチ
ング条件によりチタンを微量に含むアルミニウム膜を異
方性エッチングして第２の形状の導電層１１６〜１１９
（第１の導電層１１６ａ〜１１９ａ、第２の導電層１１
６ｂ〜１１９ｂおよび第３の導電層１１６ｃ〜１１９
ｃ）を形成する（図７（Ｂ））。ゲート絶縁膜の第２の
形状の導電層１１６〜１１９で覆われない領域は若干エ
ッチングされ薄くなった領域が形成される。
【００８４】そして、レジストからなるマスクを除去せ
ずに第１のドーピング処理を行い、半導体層にｎ型を付
与する不純物元素を添加する。ドーピング処理はイオン
ドープ法、もしくはイオン注入法で行えば良い。イオン
ドープ法の条件はドーズ量を１．５×１０14atoms/cm2
とし、加速電圧を６０〜１００ｋｅＶとして行う。ｎ型
を付与する不純物元素として１５族に属する元素、典型
的にはリン（Ｐ）または砒素（Ａｓ）を用いる。この場
合、第２の形状の導電層１１６〜１１９がｎ型を付与す
る不純物元素に対するマスクとなり、自己整合的に第１
の不純物領域１２０〜１２３が形成される。第１の不純
物領域１２０〜１２３には１×１０16〜１×１０17/cm3
の濃度範囲でｎ型を付与する不純物元素を添加する（図
３（Ｅ）、図４（Ｅ））。
【００８５】次いで、図５（Ａ）および図６（Ａ）に示
すようにレジストからなるマスク１２４を形成し第２の
ドーピング処理を行う。マスク１２４は駆動回路のｐチ
ャネル型ＴＦＴを形成する半導体層のチャネル形成領域
及びその周辺の領域を保護する（半導体層１０２の一部
にはｎ型不純物元素が添加されるような）マスクであ
る。
【００８６】第２のドーピング処理におけるイオンドー
プ法の条件はドーズ量を１．５×１０15atoms/cm2と
し、加速電圧を６０〜１００ｋｅＶとしてリン（Ｐ）を
ドーピングする。ここでは、第２の形状の導電層１１６
〜１１９及びゲート絶縁膜膜厚の差を利用して各半導体
層に不純物領域を行う。マスク１２４で覆われた領域に
はリン（Ｐ）は添加されない。こうして、第２の不純物
領域１２５、１２６ａ〜１２８ａおよび第３の不純物領
域１２６ｂ〜１２８ｂが形成される。第２の不純物領域
１２５〜１２８には１×１０20〜１×１０21/cm3の濃度
範囲でｎ型を付与する不純物元素を添加されている。ま
た、第３の不純物領域はゲート絶縁膜の膜厚差により第
３の不純物領域よりも低濃度に形成され、１×１０18〜
１×１０19/cm3の濃度範囲でｎ型を付与する不純物元素
を添加されることになる。
【００８７】次いで、新たにレジストからなるマスク１
２９、１３０を形成して図５（Ｂ）および図６（Ｂ）に
示すように第３のドーピング処理を行う。この第３のド
ーピング処理により、ｐチャネル型ＴＦＴを形成する半
導体層にｐ型の導電型を付与する不純物元素が添加され
た第４の不純物領域１３１、１３２、１３４及び第５の
不純物領域１３３、１３５を形成する。第４の不純物領
域１１４５、１１４６には１×１０20〜１×１０21/cm3
の濃度範囲でｐ型を付与する不純物元素が添加されるよ
うにする。また、第４の不純物領域は第２形状の導電層
と重なる領域に形成されるものであり、１×１０18〜１
×１０20/cm3の濃度範囲でｐ型を付与する不純物元素が
添加されるようにする。尚、第４の不純物領域１３１に
は先の工程でリン（Ｐ）が添加された領域である。
【００８８】なお、不純物領域１３４、１３５は画素部
において保持容量を形成する半導体層に形成されてい
る。
【００８９】以上までの工程でそれぞれの半導体層にｎ
型またはｐ型の導電型を有する不純物領域が形成され
る。第２の形状の導電層１１６〜１１９はゲート電極と
なる。また、第２の形状の導電層１１９は画素部におい
て保持容量を形成する一方の電極となる。
【００９０】次いで、ほぼ全面を覆う第１の層間絶縁膜
１３６を形成する（図５（Ｃ）、図６（Ｃ））。この第
１の層間絶縁膜１３６は、プラズマＣＶＤ法またはスパ
ッタ法を用い、厚さを１００〜２００ｎｍとしてシリコ
ンと水素を含む絶縁膜で形成する。その好適な一例は、
プラズマＣＶＤ法により形成される膜厚１５０ｎｍの酸
化窒化シリコン膜である。勿論、第１の層間絶縁膜１３
６ａは酸化窒化シリコン膜に限定されるものでなく、他
のシリコンを含む絶縁膜を単層または積層構造として用
いても良い。
【００９１】その後、それぞれの半導体層に添加された
不純物元素を活性化処理する工程を行う。この活性化は
ＹＡＧレーザの第２高調波（５３２nm）を用いこの光を
半導体膜に照射する。レーザ光に限らずランプ光源を用
いるＲＴＡ法でも同様であり、基板の両面又は基板側か
らランプ光源の輻射により半導体膜を加熱する。
【００９２】その後、プラズマＣＶＤ法で窒化シリコン
から成る絶縁膜１３６ｂを５０〜１００nmの厚さに形成
し、クリーンオーブンを用いて４１０℃の熱処理を行
い、窒化シリコン膜から放出される水素で半導体膜の水
素化を行う。
【００９３】次いで、第１の層間絶縁膜１３６上に有機
絶縁物材料から成る第２の層間絶縁膜１３７を形成す
る。次いで、各不純物領域に達するコンタクトホールを
形成する。その後、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用いて
配線及び画素電極を形成する。例えば、膜厚５０〜２５
０ｎｍのＴｉ膜と、膜厚３００〜５００ｎｍの合金膜
（ＡｌとＴｉとの合金膜）との積層膜を用いる。こうし
て、配線１３８〜１４４、画素電極１４５が形成される
（図５（Ｄ）、図６（Ｄ）、図７（Ｃ））。
【００９４】以上の様にして、ｐチャネル型ＴＦＴ３０
１、ｎチャネル型ＴＦＴ３０２を有する駆動回路３０５
と、ｎチャネル型ＴＦＴ３０３、保持容量３０４とを有
する画素部３０６を同一基板上に形成することができ
る。本明細書中ではこのような基板を便宜上アクティブ
マトリクス基板と呼ぶ。尚、画素部３０６のＴＦＴはｐ
チャネル型ＴＦＴであっても良い。
【００９５】駆動回路３０５のｐチャネル型ＴＦＴ３０
１にはチャネル形成領域３１０、ゲート電極を形成する
第２の形状の導電層１１６と一部が重なる不純物領域１
３３とソース領域またはドレイン領域として機能する不
純物領域１３２を有している。ｎチャネル型ＴＦＴ３０
２にはチャネル形成領域３１１、ゲート電極を形成する
第２の形状の導電層１１７と一部が重なる不純物領域１
２６ｂとソース領域またはドレイン領域として機能する
不純物領域１２６ａを有している。このようなｎチャネ
ル型ＴＦＴ及びｐチャネル型ＴＦＴによりシフトレジス
タ回路、バッファ回路、レベルシフタ回路、ラッチ回路
などを形成することができる。特に、駆動電圧が高いバ
ッファ回路には、ホットキャリア効果による劣化を防ぐ
目的から、ｎチャネル型ＴＦＴ３０２の構造が適してい
る。
【００９６】画素部３０５の画素ＴＦＴ３０３にはチャ
ネル形成領域３１２、ゲート電極を形成する第２の形状
の導電層１１８と一部が重なる不純物領域１２７ｂとソ
ース領域またはドレイン領域として機能する不純物領域
１２７ａを有している。また、保持容量３０４の一方の
電極として機能する半導体層にはｐ型の不純物元素が添
加された不純物領域１３４、１３５が形成されている。
保持容量３０４は、絶縁膜（ゲート絶縁膜と同一膜）を
誘電体として、第２の形状の電極１１９と、半導体層１
０６とで形成されている。
【００９７】本発明は、画素部及び駆動回路が要求する
回路仕様に応じて各回路を形成するＴＦＴの構造を最適
化し、半導体装置の動作性能及び信頼性を向上させるこ
とができる。具体的には、ｎチャネル型ＴＦＴは回路仕
様に応じてＬＤＤ構造に変化をもたせている。上述のよ
うに、駆動回路のｎチャネル型ＴＦＴはゲート電極と一
部が重なるＬＤＤ構造として、主にホットキャリア効果
によるＴＦＴの劣化を防ぐ構造としている。また、画素
部のｎチャネル型ＴＦＴはゲート電極と重ならないＬＤ
Ｄ構造として、主にオフ電流を低減することを重視した
構造としている。本発明はこのような構造の異なるｎチ
ャネル型ＴＦＴに加え、ｐチャネル型ＴＦＴを同一基板
上に形成する技術を提供し、それを６枚のフォトマスク
で作製可能にしている。また、画素電極を透明導電膜で
形成すると、フォトマスクは１枚増えるものの、透過型
の表示装置を形成することができる。
【００９８】（実施例２）本実施例では、ボトムゲート
型ＴＦＴの作製工程に本発明を適応することも可能であ
る。図８、９を用いてボトムゲート型ＴＦＴの作製工程
について簡単に説明する。
【００９９】基板５０上に、酸化シリコン膜、窒化シリ
コン膜、酸化窒化シリコン膜等の絶縁膜を形成し（図示
せず）、ゲート電極を形成するために導電膜を形成し、
所望の形状にパターニングしてゲート電極５１を得る。
導電膜には、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、ＣｒまたはＡｌか
ら選ばれた元素またはいずれかの元素を主成分とする導
電膜を用いればよい（図８（Ａ））。
【０１００】次いで、ゲート絶縁膜５２を形成する。ゲ
ート絶縁膜は、酸化シリコン膜、窒化シリコン膜または
酸化窒化シリコン膜の単層、もしくはいずれかの膜の積
層構造にしてもよい（図８（Ｂ））。
【０１０１】次いで、非晶質半導体膜としてアモルファ
スシリコン膜５３を熱ＣＶＤ法、プラズマＣＶＤ法、減
圧ＣＶＤ法、蒸着法またはスパッタリング法により１０
〜１１５０nm厚に形成する。なお、ゲート絶縁膜５２と
アモルファスシリコン膜５３とは、同じ成膜法で形成す
ることが可能であるため、両者を連続形成してもよい。
連続形成することで、一旦大気に曝すことがなくなり、
表面の汚染を防ぐことができ、作製するＴＦＴの特性バ
ラツキやしきい値電圧の変動を低減することができる
（図８（Ｃ））。
【０１０２】次いで、アモルファスシリコン膜５３に結
晶化を促進する触媒元素を塗布して、触媒元素含有層５
４を形成する。続いて、ＧＲＴＡ法を用いて加熱処理を
行い、結晶質シリコン膜５５を形成する。
【０１０３】結晶化工程が終わったら、結晶質シリコン
膜５５上にバリア層５６を形成する。バリア層５６とし
ては、実施形態１で示したような膜を用いればよい。な
お、本実施例では、触媒元素（ニッケル）をゲッタリン
グサイトに貫通させることができ、さらにゲッタリング
サイトの除去工程において用いるエッチング液がしみこ
まない多孔質膜、または、オゾン水で処理することによ
り形成されるケミカルオキサイド膜を形成する（図８
（Ｄ））。
【０１０４】次いで、ゲッタリングサイトとして希ガス
元素を含む半導体膜５７を形成する。本実施例では、Ａ
ｒの流量を５０（sccm）、成膜圧力を０．２Ｐａ、パワ
ー３ｋＷ、基板温度１５０℃として希ガス元素を１×１
０19〜１×１０22/cm3、好ましくは１×１０20〜１×１
０21/cm3、より好ましくは５×１０20/cm3の濃度で含
み、酸素を５×１０18〜１×１０21/cm3の濃度で含む半
導体膜５７を成膜する。
【０１０５】次いで、結晶性半導体膜５５から触媒元素
をゲッタリングサイト５７に移動させる（ゲッタリング
する）ための加熱処理を行う。加熱処理は、結晶化の工
程と同様のＧＲＴＡ法を用いる。この加熱処理により、
結晶質半導体膜５５の触媒元素濃度を１×１０17/cm3以
下にまで減少させることができる。ゲッタリング工程終
了後、ゲッタリングサイト５７およびバリア層５６を除
去する。
【０１０６】次いで、後の不純物添加工程において結晶
質シリコン膜（チャネル形成領域）を保護する絶縁膜５
８を１００〜４００nm厚で形成する。この絶縁膜は、不
純物元素を添加する時に結晶質シリコン膜が直接プラズ
マに曝されないようにするためと、さらに、微妙な濃度
制御を可能にするために形成される。
【０１０７】次いで、レジストからなるマスクを用い
て、後のｎチャネル型ＴＦＴの活性層となる結晶質シリ
コン膜にｎ型を付与する不純物元素、後のｐチャネル型
ＴＦＴの活性層となる結晶質シリコン膜にｐ型不純物元
素を添加して、ソース領域、ドレイン領域、ＬＤＤ領域
を形成する。
【０１０８】次いで、結晶質シリコン膜に添加された不
純物元素を活性化する工程を行う。続いて、結晶質シリ
コン膜上の絶縁膜を除去し、結晶質シリコン膜を所望の
形状にパターニングした後、層間絶縁膜５９を形成す
る。層間絶縁膜は、酸化シリコン膜、窒化シリコン膜、
酸化窒化シリコン膜等の絶縁膜から５００〜１５００nm
厚で形成する。 その後、それぞれのＴＦＴのソース領
域またはドレイン領域に達するコンタクトホールを形成
して、各ＴＦＴを電気的に接続するための配線６０を形
成する。
【０１０９】以上のように本発明は、ＴＦＴの形状に関
わることなく適応することができる。
【０１１０】（実施例３）ＧＲＴＡ法を用いた結晶化〜
ゲッタリング工程の他の実施例について、図１７、１８
を用いて説明する。
【０１１１】基板１７００はその材質に特段の限定はな
いが、好ましくはバリウムホウケイ酸ガラスやアルミノ
ホウケイ酸ガラス、或いは石英などを用いることができ
る。基板１００の表面に、下地絶縁膜１７０１として無
機絶縁膜を１０〜２００nmの厚さで形成する。好適な下
地絶縁膜の一例は、プラズマＣＶＤ法で作製される酸化
窒化シリコン膜であり、ＳｉＨ4、ＮＨ3、Ｎ2Ｏから作
製される第１酸化窒化シリコン膜１７０１ａを５０nmの
厚さに形成し、ＳｉＨ4とＮ2Ｏから作製される第２酸化
窒化シリコン膜１７０１ｂを１００nmの厚さに形成した
ものを適用する。
【０１１２】下地絶縁膜１７０１の上にシリコンを主成
分とする非晶質半導体膜１７０２を形成する。代表的に
は、非晶質シリコン膜又は非晶質シリコンゲルマニウム
膜などが適用され、プラズマＣＶＤ法や減圧ＣＶＤ法、
或いはスパッタ法で１０〜１００nmの厚さに形成する
（図１７（Ａ））。
【０１１３】非晶質半導体膜１７０２を形成した後、非
晶質半導体膜１７０２の表面に、結晶化を促進する触媒
作用のある金属元素を添加する。半導体膜の結晶化を促
進する触媒作用のある金属元素として鉄（Ｆｅ）、ニッ
ケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒ
ｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミ
ウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅
（Ｃｕ）、金（Ａｕ）から選ばれた一種または複数種を
用いることができる。代表的にはニッケルを用い、重量
換算で１〜１００ppmのニッケルを含む酢酸ニッケル塩
溶液をスピナーで塗布して触媒含有層１７０３を形成す
る（図１７（Ｂ）。なお、触媒含有層１７０３はこのよ
うな方法に限定されず、スパッタ法、蒸着法、プラズマ
処理などにより形成しても良い。また、触媒元素含有層
１７０３を非晶質半導体膜１７０２を形成する前、即ち
下地絶縁膜１７０１上に形成しておいても良い。
【０１１４】非晶質半導体膜１７０２と触媒元素含有層
１７０３とを接触した状態を保持したまま結晶化のため
の加熱処理を行う。加熱処理の方法としては、所望の温
度に加熱されたガスを用いて加熱をおこなうＧＲＴＡ装
置を用いる。
【０１１５】ＧＲＴＡ法を用いて、６５０℃に加熱した
窒素を３０〜９０秒間処理基板に吹き付けることにより
加熱処理を行って結晶質半導体膜を得る。ＧＲＴＡによ
る加熱処理において、基板１７００自身が歪んで変形す
ることはない。こうして、非晶質半導体膜を結晶化さ
せ、結晶質半導体膜１７０４を得ることができる。
【０１１６】次いで、結晶質半導体膜１７０４の結晶性
をあげるためにレーザ照射を行ってもよい（図１７
（Ｃ））。
【０１１７】続いて、結晶質半導体膜をエッチングし
て、後のＴＦＴの活性層（チャネル形成領域、ソース領
域およびドレイン領域を含む半導体層）１７０５、１７
０６を形成する。続いて、半導体層１７０５、１７０６
を覆ってゲート絶縁膜１７０７を形成する（図１７
（Ｄ））。なお、この時、ｎチャネル型ＴＦＴのしきい
値（Ｖｔｈ）を制御するためにｐ型を付与する不純物元
素を添加してもよい。半導体に対してｐ型を付与する不
純物元素には、ボロン（Ｂ）、アルミニウム（Ａｌ）、
ガリウム（Ｇａ）など周期表の第１３族元素が知られて
いる。
【０１１８】続いて、ゲート電極を形成するために、導
電膜をゲート絶縁膜上に形成し、所定の形状にエッチン
グするためにレジストからなるマスク１７０８、１７０
９を形成して第１の形状のゲート電極１７１０、１７１
１を形成する（図１７（Ｅ））。図１７では、１層構造
のゲート電極を図示しているが、実施者が適宜決定すれ
ばよく、実施例１で示したように、Ｔａ、Ｗ、Ｔｉ、Ｍ
ｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主
成分とする合金材料もしくは化合物材料を２層以上重ね
た構造のゲート電極としてもよい。次いで、第１の形状
のゲート電極１７１０、１７１１をマスクとしてｎ型不
純物元素を添加してｎ型不純物領域１７１２、１７１３
を形成する。
【０１１９】次いで、第１の形状のゲート電極１７１
０、１７１１をさらにエッチングして第２の形状のゲー
ト電極１７１４、１７１５を形成する。
【０１２０】続いて、後のｐチャネル型ＴＦＴの活性層
となる半導体層の一部に不純物元素が添加できるような
マスク１７１６を形成して、ｎ型不純物元素を添加し
て、ｎ型不純物領域１７１７、１７１８、１７１９を形
成する。ｎ型不純物領域１７１７、１７１８には、１×
１０20〜１×１０21/cm3の濃度範囲でｎ型不純物元素が
添加されている。また、ｎ型不純物領域１７１９には、
ゲート電極を介して不純物元素が添加されているため、
ｎ型不純物領域１７１７、１７１８より低濃度の１×１
０18〜１×１０19/cm3の濃度範囲でｎ型不純物元素が添
加される（図１８（Ａ））。
【０１２１】次いで、後のｎチャネル型ＴＦＴの活性層
となる半導体層を覆うマスク１７２０を形成し、ｐ型不
純物元素を添加し、ｐ型不純物領域１７２１、１７２
２、１７２３を形成する。ｐ型不純物領域１７２１は、
ｎ型不純物元素が１×１０20〜１×１０21/cm3の濃度範
囲で、ｐ型不純物元素が１×１０20〜１×１０21/cm3の
濃度範囲で含まれている。また、ｐ型不純物領域１７２
２は、ｐ型不純物元素が１×１０20〜１×１０21/cm3の
濃度範囲で含まれている。また、ｐ型不純物領域１７２
３は、ｐ型不純物元素が１×１０18〜１×１０20/cm3の
濃度範囲で含まれている（図１８（Ｂ））。
【０１２２】この後、第１層間絶縁膜１７２４を形成す
る。第１の層間絶縁膜１７２４は、プラズマＣＶＤ法ま
たはスパッタ法を用い、厚さを１００〜２００ｎｍとし
てシリコンと水素を含む絶縁膜で形成する。
【０１２３】その後、それぞれの半導体層に添加された
不純物元素を活性化処理する工程を行う。ＧＲＴＡ法に
よる加熱処理もしくはＹＡＧレーザの第２高調波（５３
２nm）を用いこの光を半導体膜に照射して活性化を行
う。このとき、半導体層に残留している触媒元素が、ゲ
ッタリング作用を有するｎ型不純物元素を高濃度に含む
領域１７１８、１７２１に移動し、ゲッタリングを行う
ことができる。
【０１２４】このように、非晶質半導体膜の結晶化工程
の後、実施形態１〜２、実施例１のように希ガス元素を
含むゲッタリングサイトを形成してＧＲＴＡ法によるゲ
ッタリング工程を組み込んでもよいが、このゲッタリン
グ工程以外に半導体層に添加された不純物元素を活性化
するための加熱処理と同一の工程において、触媒元素の
ゲッタリングを行うことができる。さらに、ｎ型不純物
元素を高濃度に含む領域１７１８、１７２１に希ガス元
素（Ａｒ、Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅから選ばれた一種ま
たは複数種の元素）を添加することでさらにゲッタリン
グ効率を上げることができると考えられる。
【０１２５】その後、プラズマＣＶＤ法で窒化シリコン
から成る絶縁膜（図示せず）を５０〜１００nmの厚さに
形成し、クリーンオーブンを用いて４１０℃の熱処理を
行い、窒化シリコン膜から放出される水素で半導体膜の
水素化を行う（図１８（Ｃ））。
【０１２６】次いで、第１の層間絶縁膜１７２４上に有
機絶縁物材料から成る第２の層間絶縁膜１７２５を形成
する。次いで、各不純物領域に達するコンタクトホール
を形成する。その後、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用い
て配線及び画素電極を形成する。例えば、膜厚５０〜２
５０ｎｍのＴｉ膜と、膜厚３００〜５００ｎｍの合金膜
（ＡｌとＴｉとの合金膜）との積層膜を用いる。こうし
て、配線１７２６〜１７２９を形成することにより、ｐ
チャネル型ＴＦＴ１７３０およびｎチャネル型ＴＦＴ１
７３１を形成することができる（図１８（Ｄ））。
【０１２７】ＧＲＴＡ法を用いて以上のような半導体装
置の作製方法も実施することが可能である。なお、本実
施例は、実施形態１〜３、実施例１、２と組み合わせて
用いることが可能である。
【０１２８】（実施例４）図１０はアクティブマトリク
ス駆動方式の発光装置の構造を示す一例である。ここで
示す駆動回路部６５０のｎチャネル型ＴＦＴ６５２、ｐ
チャネル型ＴＦＴ６５３、及び画素部６５１のスイッチ
ング用ＴＦＴ６５４、電流制御用ＴＦＴ６５５は実施例
１と同様にして作製されるものである。
【０１２９】ゲート電極６０８〜６１１の上層には、窒
化シリコン、酸化窒化シリコンからなる第１の層間絶縁
膜６１８が形成され、保護膜として用いている。さらに
平坦化膜として、ポリイミドまたはアクリルなど有機樹
脂材料から成る第２の層間絶縁膜６１９を形成してい
る。
【０１３０】駆動回路部６５０の回路構成は、ゲート信
号側駆動回路とデータ信号側駆動回路とで異なるがここ
では省略する。ｎチャネル型ＴＦＴ６５２及びｐチャネ
ル型ＴＦＴ６５３には配線６１２、６１３が接続し、こ
れらのＴＦＴを用いてシフトレジスタやラッチ回路、バ
ッファ回路などを形成している。
【０１３１】画素部６５１では、データ配線６１４がス
イッチング用ＴＦＴ６５４のソース側に接続し、ドレイ
ン側の配線６１５は電流制御用ＴＦＴ６５５のゲート電
極６１１と接続している。また、電流制御用ＴＦＴ６５
５のソース側は電源供給配線６１７と接続し、ドレイン
側の電極６１６が発光素子の陽極と接続している。
【０１３２】これらの配線上には窒化シリコンなどの有
機絶縁材料から成る第２の層間絶縁膜６２７を形成して
いる。有機樹脂材料は吸湿性があり、Ｈ2Ｏを吸蔵する
性質を持っている。そのＨ2Ｏが再放出されると有機化
合物に酸素を供給し、有機発光素子を劣化させる原因と
なるので、Ｈ2Ｏの吸蔵及び再放出を防ぐために、第２
の層間絶縁膜６２７の上に窒化シリコンまたは酸化窒化
シリコンから成る第３絶縁膜６２０を形成する。或い
は、第２の層間絶縁膜６２７を省略して、第３絶縁膜６
２０の一層のみでこの層を形成することも可能である。
【０１３３】有機発光素子６５６は第３絶縁膜６２０上
に形成し、ＩＴＯ（酸化インジウム・スズ）などの透明
導電性材料で形成する陽極６２１、正孔注入層、正孔輸
送層、発光層などを有する有機化合物層６２３、ＭｇＡ
ｇやＬｉＦなどのアルカリ金属またはアルカリ土類金属
などの材料を用いて形成する陰極６２４とから成ってい
る。有機化合物層６２３の詳細な構造は任意なものとす
る。
【０１３４】第３絶縁膜６２０上に感光性樹脂材料で形
成されるバンク６２２を設ける。バンク６２２は陽極６
２２の端部を被覆するように形成する。具体的には、バ
ンク６２２はネガ型のレジストを塗布し、ベーク後に１
〜２μm程度の厚さとなるように形成する。その後、所
定のパターンを設けたフォトマスクを用い紫外線を照射
して露光する。
【０１３５】陰極６２４は、仕事関数の小さいマグネシ
ウム（Ｍｇ）、リチウム（Ｌｉ）若しくはカルシウム
（Ｃａ）を含む材料を用いる。好ましくはＭｇＡｇ（Ｍ
ｇとＡｇをＭｇ：Ａｇ＝１０：１で混合した材料）でな
る電極を用いれば良い。他にもＭｇＡｇＡｌ電極、Ｌｉ
Ａｌ電極、また、ＬｉＦＡｌ電極が挙げられる。さらに
その上層には、窒化シリコンまたは、ＤＬＣ膜で第４絶
縁膜６２５を２〜３０ｎｍ、好ましくは５〜１０ｎｍの
厚さで形成する。ＤＬＣ膜はプラズマＣＶＤ法で形成可
能であり、１００℃以下の温度で形成しても、被覆性良
くバンク６２２の端部を覆って形成することができる。
ＤＬＣ膜の内部応力は、酸素や窒素を微量に混入させる
ことで緩和することが可能であり、保護膜として用いる
ことが可能である。そして、ＤＬＣ膜は酸素をはじめ、
ＣＯ、ＣＯ2、Ｈ2Ｏなどのガスバリア性が高いことが知
られている。第４絶縁膜６２５は、陰極６２４を形成し
た後、大気解放しないで連続的に形成することが望まし
い。陰極６２４と有機化合物層６２３との界面状態は有
機発光素子の発光効率に大きく影響するからである。
【０１３６】図１０ではスイッチング用ＴＦＴ６５４を
マルチゲート構造とし、電流制御用ＴＦＴ６５５にはゲ
ート電極とオーバーラップする低濃度ドレイン（ＬＤ
Ｄ）を設けている。多結晶シリコンを用いたＴＦＴは、
高い動作速度を示すが故にホットキャリア注入などの劣
化も起こりやすい。そのため、図６のように、画素内に
おいて機能に応じて構造の異なるＴＦＴ（オフ電流の十
分に低いスイッチング用ＴＦＴと、ホットキャリア注入
に強い電流制御用ＴＦＴ）を形成することは、高い信頼
性を有し、且つ、良好な画像表示が可能な（動作性能の
高い）表示装置を作製する上で非常に有効である。
【０１３７】図１０で示すように、ＴＦＴ６５４、６５
５を形成する半導体膜の下層側（基板６０１側）には、
第１絶縁膜６０２が形成されている。その反対の上層側
には第２絶縁膜６１８が形成されている。一方、有機発
光素子６５６の下層側には第３絶縁膜６２０が形成され
ている。上層側には第４絶縁膜６２５が形成される。Ｔ
ＦＴ６５４、６５５が最も嫌うナトリウムなどのアルカ
リ金属は、汚染源として基板６０１や有機発光素子６５
６が考えられるが、第１絶縁膜６０２と第２絶縁膜６１
８で囲むことによりブロッキングしている。一方、有機
発光素子６５６は酸素やＨ2Ｏを最も嫌うため、それを
ブロッキングするために第３絶縁膜６２０、第４絶縁膜
６２５が形成されている。これらは有機発光素子６５６
が有するアルカリ金属元素を外に出さないための機能も
有している。
【０１３８】図１０で示すような構造の有機発光装置に
おいて、効率的な作製方法の一例は、第３絶縁膜６２
０、ＩＴＯに代表される透明導電膜で作製される陽極６
２１をスパッタ法により連続成膜する工程を採用でき
る。有機絶縁膜６１９の表面に著しいダメージを与える
ことなく、緻密な窒化シリコン膜または酸化窒化シリコ
ン膜を形成するにはスパッタ法は適している。
【０１３９】以上のように、ＴＦＴと有機発光装置を組
み合わせて画素部を形成し、発光装置を完成させること
ができる。このような発光装置はＴＦＴを用いて駆動回
路を同一基板上に形成することもできる。ＴＦＴの主要
構成要素である半導体膜、ゲート絶縁膜及びゲート電極
は、その下層側及び上層側を窒化シリコンまたは酸化窒
化シリコンから成るブロッキング層と保護膜により囲む
ことにより、アルカリ金属や有機物の汚染を防ぐ構造を
有している。一方有機発光素子はアルカリ金属を一部に
含み、窒化シリコンまたは酸化窒化シリコンから成る保
護膜と、窒化シリコンまたは炭素を主成分とする絶縁膜
から成るガスバリア層とで囲まれ、外部から酸素やＨ2
Ｏが浸入することを防ぐ構造を有している。
【０１４０】このように、本発明は不純物に対する特性
の異なる素子を組合せ、お互いが干渉することなく発光
装置を完成させることができる。さらに応力による影響
を排除して信頼性を向上させることができる。
【０１４１】（実施例５）本発明を実施して形成された
ＣＭＯＳ回路や画素部はアクティブマトリクス型液晶デ
ィスプレイ（液晶表示装置）に用いることができる。即
ち、それら液晶表示装置を表示部に組み込んだ電気器具
全てに本発明を実施できる。
【０１４２】その様な電気器具としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、パーソナルコンピュータ、携帯情報端
末（モバイルコンピュータ、携帯電話または電子書籍
等）などが挙げられる。それらの一例を図１１、図１２
及び図１３に示す。
【０１４３】図１１（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。
【０１４４】図１１（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。
【０１４５】図１１（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。
【０１４６】図１１（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。
【０１４７】図１１（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。
【０１４８】図１１（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。
【０１４９】図１２（Ａ）はフロント型プロジェクター
であり、投射装置２６０１、スクリーン２６０２等を含
む。
【０１５０】図１２（Ｂ）はリア型プロジェクターであ
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４等を含む。
【０１５１】なお、図１２（Ｃ）は、図１２（Ａ）及び
図１２（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図１２（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。
【０１５２】また、図１２（Ｄ）は、図１２（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、レンズアレイ２８１３、２
８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図１２（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。
【０１５３】ただし、図１２に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の液晶表示装置の適用例は図示していな
い。
【０１５４】図１３（Ａ）は携帯電話であり、３００１
は表示用パネル、３００２は操作用パネルである。表示
用パネル３００１と操作用パネル３００２とは接続部３
００３において接続されている。接続部３００３におけ
る、表示用パネル３００１の表示部３００４が設けられ
ている面と操作用パネル３００２の操作キー３００６が
設けられている面との角度θは、任意に変えることがで
きる。さらに、音声出力部３００５、操作キー３００
６、電源スイッチ３００７、音声入力部３００８を有し
ている。
【０１５５】図１３（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。
【０１５６】図１３（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。
【０１５７】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電気器具に適用することが可能であ
る。また、本実施例の電気器具は実施形態１〜４、実施
例１、２を組み合わせても実現することができる。
【０１５８】
【発明の効果】本発明を用いることにより、結晶化を促
進する触媒元素を用いた低温での半導体膜の結晶化処理
を行う場合に、効果的に触媒元素を半導体膜から除去ま
たは濃度の低減をすることができる。また、ゲッタリン
グに用いる希ガス元素は、半導体膜中において不活性で
あるため、ＴＦＴのしきい値電圧を変動させるなどの悪
影響を及ぼすことがない。
【０１５９】さらに、十分に触媒元素の濃度を低減した
半導体膜を活性層に用いることでＴＦＴの特性が向上
し、このＴＦＴを用いて作製された半導体装置、液晶表
示装置の特性も向上させることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態の一例を示す図。
【図２】 本発明の実施の形態の一例を示す図。
【図３】 本発明の実施例を示す図。
【図４】 本発明の実施例を示す図。
【図５】 本発明の実施例を示す図。
【図６】 本発明の実施例を示す図。
【図７】 本発明の実施の形態の一例を示す図。
【図８】 本発明の実施の形態の一例を示す図。
【図９】 半導体膜中に含まれるＡｒの濃度を測定した
結果を示す図。
【図１０】 本発明を適応して作製した発光装置の一例
を示す図。
【図１１】 本発明を用いて作製された液晶表示装置を
表示部に用いた電気器具の一例を示す図。
【図１２】 本発明を用いて作製された液晶表示装置を
表示部に用いた電気器具の一例を示す図。
【図１３】 本発明を用いて作製された液晶表示装置を
表示部に用いた電気器具の一例を示す図。
【図１４】 本発明で用いる加熱処理装置の概要を示す
図。
【図１５】 本発明で用いる加熱処理装置の概要を示す
図。
【図１６】 ガラス基板に形成された複数のＴＦＴ基板
を示す図。
【図１７】 本発明の実施の一例を示す図。
【図１８】 本発明の実施の一例を示す図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１８Ｇ ５Ｆ１１０ 21/336 ６２７Ｇ ６２７Ｚ (72)発明者 大沼 英人 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 高野 圭恵 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 笠原 健司 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 大力 浩二 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Ｆターム(参考） 2H092 JA24 MA07 MA08 MA29 MA30 NA25 PA13 4K030 AA06 AA13 AA14 BA30 BA38 BA42 BB12 CA06 DA08 DA09 FA01 FA10 HA03 JA06 JA10 LA15 4M104 BB02 BB14 BB16 BB18 BB32 CC05 DD12 DD20 DD65 EE17 FF17 GG20 5C094 AA13 AA25 AA43 AA46 AA53 BA03 BA43 CA19 DA09 DA13 DB01 DB02 DB04 EA04 EA10 EB02 FA02 FB12 FB14 FB15 GB10 5F052 AA02 AA11 BB02 BB07 DA02 DB02 DB03 DB07 EA16 FA06 FA19 JA01 5F110 AA06 AA16 BB02 CC02 DD02 DD03 DD15 EE01 EE02 EE03 EE04 EE06 EE09 EE14 EE23 EE28 FF02 FF03 FF04 FF09 FF28 FF30 FF36 GG01 GG02 GG13 GG25 GG32 GG33 GG34 GG42 GG43 GG44 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ22 HJ23 HL03 HL04 HL06 HL07 HM13 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN34 NN35 NN72 NN73 PP03 PP04 PP05 PP34 QQ04 QQ23 QQ28 QQ30

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】絶縁表面に非晶質半導体膜を形成する工程
    と、前記非晶質半導体膜に結晶化を促進する触媒元素を
    添加して、加熱された不活性気体中における第１の加熱
    処理により結晶質半導体膜を形成する工程と、前記結晶
    質半導体膜上にバリア層を形成する工程と、前記バリア
    層上に希ガス元素を１×１０19/cm3〜２×１０22/cm3、
    好ましくは１×１０20/cm3〜１×１０21/cm3、酸素を５
    ×１０18/cm3〜１×１０21/cm3の濃度で含んだ半導体膜
    を成膜する工程と、加熱された不活性気体中における第
    ２の加熱処理により前記結晶質半導体膜中に残留する触
    媒元素を前記半導体膜に移動させる工程と、前記半導体
    膜を除去する工程と、を含むことを特徴とする半導体装
    置の作製方法。
  2. 【請求項２】絶縁表面に非晶質半導体膜を形成する工程
    と、前記非晶質半導体膜に結晶化を促進する触媒元素を
    添加して、加熱された不活性気体中における第１の加熱
    処理により結晶質半導体膜を形成する工程と、前記結晶
    質半導体膜にレーザ光を照射する工程と、前記結晶質半
    導体膜上にバリア層を形成する工程と、前記バリア層上
    に希ガス元素を１×１０19/cm3〜２×１０22/cm3、好ま
    しくは１×１０20/cm3〜１×１０21/cm3、酸素を５×１
    ０18/cm3〜１×１０21/cm3の濃度で含んだ半導体膜を成
    膜する工程と、加熱された不活性気体中における第２の
    加熱処理により前記結晶質半導体膜中に残留する触媒元
    素を前記半導体膜に移動させる工程と、前記半導体膜を
    除去する工程と、を含むことを特徴とする半導体装置の
    作製方法。
  3. 【請求項３】絶縁表面に５×１０18/cm3以下の濃度で酸
    素および炭素が含まれる非晶質半導体膜を形成する工程
    と、前記非晶質半導体膜に結晶化を促進する触媒元素を
    添加して、加熱された不活性気体中における第１の加熱
    処理により結晶質半導体膜を形成する工程と、前記結晶
    質半導体膜上にバリア層を形成する工程と、前記バリア
    層上に希ガス元素を１×１０19/cm3〜２×１０22/cm3、
    好ましくは１×１０20/cm3〜１×１０21/cm3、酸素を５
    ×１０18/cm3〜１×１０21/cm3の濃度で含んだ半導体膜
    を成膜する工程と、加熱された不活性気体中における第
    ２の加熱処理により前記結晶質半導体膜中に残留する触
    媒元素を前記半導体膜に移動させる工程と、前記半導体
    膜を除去する工程と、を含むことを特徴とする半導体装
    置の作製方法。
  4. 【請求項４】絶縁表面に５×１０18/cm3以下の濃度で酸
    素および炭素が含まれる非晶質半導体膜を形成する工程
    と、前記非晶質半導体膜に結晶化を促進する触媒元素を
    添加して、加熱された不活性気体中における第１の加熱
    処理により結晶質半導体膜を形成する工程と、前記結晶
    質半導体膜にレーザ光を照射する工程と、前記結晶質半
    導体膜上にバリア層を形成する工程と、前記バリア層上
    に希ガス元素を１×１０19/cm3〜２×１０22/cm3、好ま
    しくは１×１０20/cm3〜１×１０21/cm3、酸素を５×１
    ０18/cm3〜１×１０21/cm3の濃度で含んだ半導体膜を成
    膜する工程と、加熱された不活性気体中における第２の
    加熱処理により前記結晶質半導体膜中に残留する触媒元
    素を前記半導体膜に移動させる工程と、前記半導体膜を
    除去する工程と、を含むことを特徴とする半導体装置の
    作製方法。
  5. 【請求項５】請求項１乃至請求項４のいずれか一におい
    て、前記第１の加熱処理は、前記不活性気体を６００〜
    ８００℃に加熱することを特徴とする半導体装置の作製
    方法。
  6. 【請求項６】請求項１乃至請求項４のいずれか一におい
    て、前記第２の加熱処理は、前記不活性気体を５００〜
    ７００℃に加熱することを特徴とする半導体装置の作製
    方法。
  7. 【請求項７】請求項１乃至請求項４のいずれか一におい
    て、前記半導体膜は、膜厚が２０nm以上であることを特
    徴とする半導体装置の作製方法。
  8. 【請求項８】請求項１乃至請求項４のいずれか一におい
    て、前記不活性気体は、窒素（Ｎ2）、アルゴン（Ａ
    ｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、クリプトン
    （Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複
    数種の気体であることを特徴とする半導体装置の作製方
    法。
  9. 【請求項９】請求項１乃至請求項４のいずれか一におい
    て、前記バリア層はオゾン水により形成されたケミカル
    オキサイド膜であることを特徴とする半導体装置の作製
    方法。
  10. 【請求項１０】請求項１乃至請求項４のいずれか一にお
    いて、前記バリア層はプラズマ処理により前記非晶質半
    導体膜の表面を酸化して形成されることを特徴とする半
    導体装置の作製方法。
  11. 【請求項１１】請求項１乃至請求項４のいずれか一にお
    いて、前記バリア層は酸素を含む雰囲気中で紫外線を照
    射してオゾンを発生させ前記非晶質半導体膜の表面を酸
    化して形成されることを特徴とする半導体装置の作製方
    法。
  12. 【請求項１２】請求項１乃至請求項４のいずれか一にお
    いて、前記バリア層は膜厚１〜１０nmで形成され、多孔
    質膜であることを特徴とする半導体装置の作製方法。
  13. 【請求項１３】請求項１乃至請求項４のいずれか一にお
    いて、前記希ガス元素はヘリウム（Ｈｅ）、ネオン（Ｎ
    ｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノ
    ン（Ｘｅ）から選ばれた一種または複数種であることを
    特徴とする半導体装置の作製方法。
  14. 【請求項１４】請求項１乃至請求項４のいずれか一にお
    いて、前記触媒元素は鉄（Ｆｅ）、ニッケル（Ｎｉ）、
    コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒ
    ｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリ
    ジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａ
    ｕ）から選ばれた一種または複数種であることを特徴と
    する半導体装置の作製方法。
JP2001075376A 2001-03-16 2001-03-16 半導体装置の作製方法 Expired - Fee Related JP4718700B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001075376A JP4718700B2 (ja) 2001-03-16 2001-03-16 半導体装置の作製方法
US10/098,153 US7122450B2 (en) 2001-03-16 2002-03-15 Process for manufacturing a semiconductor device
US11/580,938 US7485553B2 (en) 2001-03-16 2006-10-16 Process for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001075376A JP4718700B2 (ja) 2001-03-16 2001-03-16 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2002280301A true JP2002280301A (ja) 2002-09-27
JP2002280301A5 JP2002280301A5 (ja) 2008-02-28
JP4718700B2 JP4718700B2 (ja) 2011-07-06

Family

ID=18932466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001075376A Expired - Fee Related JP4718700B2 (ja) 2001-03-16 2001-03-16 半導体装置の作製方法

Country Status (2)

Country Link
US (2) US7122450B2 (ja)
JP (1) JP4718700B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080495A (ja) * 2004-08-03 2006-03-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法、並びにテレビジョン
JP2006106110A (ja) * 2004-09-30 2006-04-20 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法、並びにテレビジョン装置
JP2012182466A (ja) * 2005-06-10 2012-09-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6346730B1 (en) 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7118780B2 (en) * 2001-03-16 2006-10-10 Semiconductor Energy Laboratory Co., Ltd. Heat treatment method
US6743700B2 (en) 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
TW541584B (en) * 2001-06-01 2003-07-11 Semiconductor Energy Lab Semiconductor film, semiconductor device and method for manufacturing same
US7199027B2 (en) * 2001-07-10 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen
JP5072157B2 (ja) * 2001-09-27 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7332431B2 (en) * 2002-10-17 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4115252B2 (ja) * 2002-11-08 2008-07-09 シャープ株式会社 半導体膜およびその製造方法ならびに半導体装置およびその製造方法
KR100470274B1 (ko) * 2002-11-08 2005-02-05 진 장 덮개층을 이용한 비정질 물질의 상 변화 방법
US7459379B2 (en) * 2004-03-26 2008-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7132372B2 (en) * 2004-07-29 2006-11-07 Freescale Semiconductor, Inc. Method for preparing a semiconductor substrate surface for semiconductor device fabrication
JP4525671B2 (ja) * 2006-12-08 2010-08-18 ソニー株式会社 固体撮像装置
JP5436101B2 (ja) * 2008-09-05 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8557688B2 (en) * 2009-12-07 2013-10-15 National Yunlin University Of Science And Technology Method for fabricating P-type polycrystalline silicon-germanium structure
DE102010040860A1 (de) * 2010-09-16 2012-03-22 Otto-Von-Guericke-Universität Magdeburg Schichtsystem aus einem siliziumbasierten Träger und einer direkt auf dem Träger aufgebrachten Heterostruktur

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109737A (ja) * 1991-10-18 1993-04-30 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH0669127A (ja) * 1991-12-04 1994-03-11 Masakuni Suzuki 半導体結晶層の製造方法
JPH08213316A (ja) * 1994-09-29 1996-08-20 Semiconductor Energy Lab Co Ltd 半導体薄膜の作製方法
JPH09156916A (ja) * 1995-11-29 1997-06-17 Semiconductor Energy Lab Co Ltd 多結晶珪素作製装置およびその動作方法
JPH10135226A (ja) * 1996-10-31 1998-05-22 Motorola Inc 横方向ゲッタリングを用いた半導体素子の製造方法
JPH1131660A (ja) * 1997-07-14 1999-02-02 Semiconductor Energy Lab Co Ltd 半導体膜の作製方法及び半導体装置の作製方法
JP2000133606A (ja) * 1998-10-22 2000-05-12 Ftl:Kk 半導体装置の製造方法

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3535775A (en) 1967-12-18 1970-10-27 Gen Electric Formation of small semiconductor structures
JPS5693367A (en) 1979-12-20 1981-07-28 Fujitsu Ltd Manufacture of semiconductor device
US4534820A (en) 1981-10-19 1985-08-13 Nippon Telegraph & Telephone Public Corporation Method for manufacturing crystalline film
US4477308A (en) 1982-09-30 1984-10-16 At&T Bell Laboratories Heteroepitaxy of multiconstituent material by means of a _template layer
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPH07114184B2 (ja) 1987-07-27 1995-12-06 日本電信電話株式会社 薄膜形シリコン半導体装置およびその製造方法
US5248630A (en) 1987-07-27 1993-09-28 Nippon Telegraph And Telephone Corporation Thin film silicon semiconductor device and process for producing thereof
US5147826A (en) 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
DE69130389T2 (de) 1990-12-05 1999-04-29 At & T Corp., New York, N.Y. Lithographische Verfahren
US5244819A (en) 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US6022458A (en) 1992-12-07 2000-02-08 Canon Kabushiki Kaisha Method of production of a semiconductor substrate
US5843225A (en) 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
EP1119053B1 (en) 1993-02-15 2011-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating TFT semiconductor device
JP3662263B2 (ja) 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3107941B2 (ja) 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
TW278219B (ja) 1993-03-12 1996-06-11 Handotai Energy Kenkyusho Kk
JP3193803B2 (ja) 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
CN1095204C (zh) 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
TW241377B (ja) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JPH06349735A (ja) 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW369686B (en) 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US5612250A (en) 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP3562590B2 (ja) 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
JP2860869B2 (ja) 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5654203A (en) 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
TW273574B (ja) 1993-12-10 1996-04-01 Tokyo Electron Co Ltd
TW272319B (ja) 1993-12-20 1996-03-11 Sharp Kk
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
TW279275B (ja) 1993-12-27 1996-06-21 Sharp Kk
JP3378078B2 (ja) 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3067949B2 (ja) 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JP3504336B2 (ja) 1994-06-15 2004-03-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW280943B (ja) 1994-07-15 1996-07-11 Sharp Kk
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5789284A (en) 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
US5915174A (en) 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JP3942651B2 (ja) 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
JP3138169B2 (ja) 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法
TW447144B (en) 1995-03-27 2001-07-21 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
US5977559A (en) 1995-09-29 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor having a catalyst element in its active regions
TW319912B (ja) 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
KR100440083B1 (ko) 1996-01-23 2004-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체박막제작방법
US6063654A (en) 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
JP3476320B2 (ja) 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6015593A (en) 1996-03-29 2000-01-18 3M Innovative Properties Company Method for drying a coating on a substrate and reducing mottle
JP3027941B2 (ja) 1996-05-14 2000-04-04 日本電気株式会社 誘電体容量素子を用いた記憶装置及び製造方法
US6133119A (en) 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
US6287900B1 (en) 1996-08-13 2001-09-11 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with catalyst addition and removal
JPH10135137A (ja) 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 結晶性半導体作製方法
JPH10198312A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
US5998838A (en) 1997-03-03 1999-12-07 Nec Corporation Thin film transistor
US6133075A (en) 1997-04-25 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3376247B2 (ja) 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
JP3939399B2 (ja) 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5997286A (en) 1997-09-11 1999-12-07 Ford Motor Company Thermal treating apparatus and process
US6121660A (en) 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
US6083324A (en) 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
TW473800B (en) * 1999-12-28 2002-01-21 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6492283B2 (en) * 2000-02-22 2002-12-10 Asm Microchemistry Oy Method of forming ultrathin oxide layer
TWI263336B (en) * 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
JP2002083974A (ja) * 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7118780B2 (en) * 2001-03-16 2006-10-10 Semiconductor Energy Laboratory Co., Ltd. Heat treatment method
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW541584B (en) * 2001-06-01 2003-07-11 Semiconductor Energy Lab Semiconductor film, semiconductor device and method for manufacturing same
KR100876927B1 (ko) * 2001-06-01 2009-01-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 열처리장치 및 열처리방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109737A (ja) * 1991-10-18 1993-04-30 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH0669127A (ja) * 1991-12-04 1994-03-11 Masakuni Suzuki 半導体結晶層の製造方法
JPH08213316A (ja) * 1994-09-29 1996-08-20 Semiconductor Energy Lab Co Ltd 半導体薄膜の作製方法
JPH09156916A (ja) * 1995-11-29 1997-06-17 Semiconductor Energy Lab Co Ltd 多結晶珪素作製装置およびその動作方法
JPH10135226A (ja) * 1996-10-31 1998-05-22 Motorola Inc 横方向ゲッタリングを用いた半導体素子の製造方法
JPH1131660A (ja) * 1997-07-14 1999-02-02 Semiconductor Energy Lab Co Ltd 半導体膜の作製方法及び半導体装置の作製方法
JP2000133606A (ja) * 1998-10-22 2000-05-12 Ftl:Kk 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080495A (ja) * 2004-08-03 2006-03-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法、並びにテレビジョン
JP2006106110A (ja) * 2004-09-30 2006-04-20 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法、並びにテレビジョン装置
JP4700317B2 (ja) * 2004-09-30 2011-06-15 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2012182466A (ja) * 2005-06-10 2012-09-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013012748A (ja) * 2005-06-10 2013-01-17 Semiconductor Energy Lab Co Ltd 半導体装置及び発光装置

Also Published As

Publication number Publication date
JP4718700B2 (ja) 2011-07-06
US20070032049A1 (en) 2007-02-08
US7485553B2 (en) 2009-02-03
US20020197785A1 (en) 2002-12-26
US7122450B2 (en) 2006-10-17

Similar Documents

Publication Publication Date Title
JP4718700B2 (ja) 半導体装置の作製方法
US6913956B2 (en) Semiconductor device and method of manufacturing the same
JP5106136B2 (ja) 半導体装置の作製方法
US7052943B2 (en) Method of manufacturing a semiconductor device
JP4926329B2 (ja) 半導体装置およびその作製方法、電気器具
JP2002324808A (ja) 半導体装置およびその作製方法
US7199027B2 (en) Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen
JP2002313811A (ja) 半導体装置及びその作製方法
US6756608B2 (en) Semiconductor device and method of manufacturing the same
TW200308024A (en) Semiconductor device and method of manufacturing the same
JP4176362B2 (ja) 半導体装置の作製方法
JP4216003B2 (ja) 半導体装置の作製方法
JP4212844B2 (ja) 半導体装置の作製方法
JP4326734B2 (ja) 半導体装置の作製方法
JP4053256B2 (ja) 半導体装置の作製方法並びに半導体製造装置
JP4342843B2 (ja) 半導体装置の作製方法
JP4837871B2 (ja) 半導体装置の作製方法
JP4141741B2 (ja) 半導体装置の作製方法
JP2002203787A (ja) 半導体装置の作製方法
JP2004031543A (ja) 薄膜トランジスタの作製方法
JP2003332342A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees