JP2003332342A - 半導体装置の作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体膜の結晶化を助長する金属元素を用い
て結晶構造を有する半導体膜を得た後、該膜中に残存す
る当該金属元素を効果的に除去し、素子間のバラツキを
低減する技術を提供することを課題とする。 【解決手段】ゲッタリングサイトを形成する工程とし
て、希ガス元素を含む半導体膜を形成した後、希ガス元
素、炭素、または酸素のプラズマを発生させる処理を行
うことで第２の半導体膜表面に高濃度の希ガス元素を含
ませた非晶質構造を有する半導体膜、代表的にはアモル
ファスシリコン膜を形成した後、ゲッタリング処理を行
うものである。また、成膜とプラズマ処理を繰り返して
積層されたアモルファスシリコン膜からなるゲッタリン
グサイトを形成してもよい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はゲッタリング技術を
用いた半導体装置の作製方法に関する。特に本発明は、
半導体膜の結晶化を助長する金属元素を添加して作製さ
れる結晶構造を有する半導体膜を用いた半導体装置の作
製方法に関する。

【０００２】なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能しうる装置全般を
指し、電気光学装置、発光装置、半導体回路および電子
機器は全て半導体装置である。

【０００３】

【従来の技術】結晶構造を有する半導体膜を用いた代表
的な半導体素子として薄膜トランジスタ（以下、ＴＦＴ
と記す）が知られている。ＴＦＴはガラスなどの絶縁基
板上に集積回路を形成する技術として注目され、駆動回
路一体型液晶表示装置などが実用化されつつある。従来
の技術において、結晶構造を有する半導体膜は、プラズ
マＣＶＤ法や減圧ＣＶＤ法で堆積した非晶質半導体膜
を、加熱処理やレーザーアニール法（レーザー光の照射
により半導体膜を結晶化させる技術）により作製されて
いる。

【０００４】こうして作製される結晶構造を有する半導
体膜は多数の結晶粒の集合体であり、その結晶方位は任
意な方向に配向して制御不能であるため、ＴＦＴの特性
を制限する要因となっている。このような問題点に対
し、特開平７−１８３５４０号公報で開示される技術
は、ニッケルなど半導体膜の結晶化を助長する金属元素
を添加し、結晶構造を有する半導体膜を作製するもので
あり、結晶化に必要とする加熱温度を低下させる効果ば
かりでなく、結晶方位の配向性を単一方向に高めること
が可能である。このような結晶構造を有する半導体膜で
ＴＦＴを形成すると、電界効果移動度の向上のみでな
く、サブスレッショルド係数（Ｓ値）が小さくなり、飛
躍的に電気的特性を向上させることが可能となってい
る。

【０００５】結晶化を助長する金属元素を用いることに
よって、結晶化における核発生が制御可能となるため、
核発生がランダムである他の結晶化方法に比べて得られ
る膜質は均一であり、理想的には、完全に金属元素を除
去または許容範囲までに低減することが望ましい。しか
し、結晶化を助長する金属元素を添加する故に、結晶構
造を有する半導体膜の膜中或いは膜表面には、当該金属
元素が残存し、得られる素子の特性をばらつかせるなど
の問題がある。その一例は、ＴＦＴにおいてオフ電流が
増加し、個々の素子間でばらつくなどの問題がある。即
ち、結晶化を助長する金属元素は、一旦、結晶構造を有
する半導体膜が形成されてしまえば、かえって不要な存
在となってしまう。

【０００６】リンを用いたゲッタリングは、結晶構造を
有する半導体膜のうち特定の領域から結晶化を助長する
金属元素を除去するための手法として有効に活用されて
いる。例えば、ＴＦＴのソース・ドレイン領域にリンを
添加して４５０〜７００℃の熱処理を行うことで、チャ
ネル形成領域から当該金属元素を容易に除去することが
可能である。

【０００７】

【発明が解決しようとする課題】リンはイオンドープ法
（ＰＨ₃などをプラズマで解離して、イオンを電界で加
速して半導体中に注入する方法であり、基本的にイオン
の質量分離を行わない方法を指す）で結晶構造を有する
半導体膜に注入するが、ゲッタリングのために必要なリ
ン濃度は１×１０²⁰/cm³以上である。イオンドープ法に
よるリンの添加は、結晶構造を有する半導体膜の非晶質
化をもたらすが、リン濃度の増加はその後のアニールに
よる再結晶化の妨げとなり問題となっている。また、高
濃度のリンの添加は、ドーピングに必要な処理時間の増
大をもたらし、ドーピング工程におけるスループットを
低下させるので問題となっている。

【０００８】さらに、ｐチャネル型ＴＦＴのソース・ド
レイン領域に添加したリンに対し、その導電型を反転さ
せるために必要な硼素の濃度は１．５〜３倍が必要であ
り、再結晶化の困難さに伴って、ソース・ドレイン領域
の高抵抗化をもたらし問題となっている。

【０００９】また、基板内でゲッタリングが十分にされ
ず、ゲッタリングにバラツキが生じると、各々のＴＦＴ
特性に若干の差、即ちバラツキが生じていた。透過型の
液晶表示装置の場合、画素部に配置されるＴＦＴに電気
特性のバラツキがあれば、各画素電極に印加する電圧の
バラツキが生じ、そのため透過光量のバラツキも生じ、
これが表示むらとなって観察者の目に映ることになる。

【００１０】また、ＯＬＥＤを用いた発光装置にとっ
て、ＴＦＴはアクティブマトリクス駆動方式を実現する
上で、必須の素子となっている。従って、ＯＬＥＤを用
いた発光装置は、少なくとも、スイッチング素子として
機能するＴＦＴと、ＯＬＥＤに電流を供給するＴＦＴと
が、各画素に設けられることになる。画素の回路構成、
及び駆動方法によらず、ＯＬＥＤと電気的に接続され、
且つ、ＯＬＥＤに電流を供給するＴＦＴのオン電流（Ｉ
_on）で画素の輝度が決定されるため、例えば、全面白表
示とした場合、オン電流が一定でなければ輝度にバラツ
キが生じてしまうという問題がある。

【００１１】本発明はこのような問題を解決するための
手段であり、半導体膜の結晶化を助長する金属元素を用
いて結晶構造を有する半導体膜を得た後、該膜中に残存
する当該金属元素を効果的に除去する技術を提供するこ
とを目的とする。

【００１２】

【課題を解決するための手段】ゲッタリング技術は単結
晶シリコンウエハーを用いる集積回路の製造技術におい
て主要な技術として位置付けられている。ゲッタリング
は半導体中に取り込まれた金属不純物が、何らかのエネ
ルギーでゲッタリングサイトに偏析して、素子の能動領
域の不純物濃度を低減させる技術として知られている。
それは、エクストリンシックゲッタリング(Extrinsic G
ettering)とイントリンシックゲッタリング(Intrinsic
Gettering)の二つに大別されている。エクストリンシッ
クゲッタリングは外部から歪場や化学作用を与えてゲッ
タリング効果をもたらすものである。高濃度のリンを単
結晶シリコンウエハーの裏面から拡散させるリンゲッタ
はこれに当たり、前述のリンを用いたゲッタリングもエ
クストリンシックゲッタリングの一種と見なすことがで
きる。

【００１３】一方、イントリンシックゲッタリングは単
結晶シリコンウエハーの内部に生成された酸素が関与す
る格子欠陥の歪場を利用したものとして知られている。
本発明は、上記したエクストリンシックゲッタリングや
イントリンシックゲッタリングとは異なるゲッタリング
のメカニズムを利用して、厚さ１０〜２００nm程度の結
晶構造を有する半導体膜に適用するために以下の手段を
採用するものである。

【００１４】本発明は、絶縁表面上に金属元素を用いて
結晶構造を有する第１の半導体膜を形成する工程と、エ
ッチングストッパーとなる膜（バリア層）を形成する工
程と、希ガス元素を含む第２の半導体膜（ゲッタリング
サイト）を形成する工程と、加熱処理によりゲッタリン
グサイトに金属元素をゲッタリングさせる工程と、前記
第２の半導体膜を除去する工程と、バリア層を除去する
工程とを有している。

【００１５】上記第２の半導体膜の形成方法としては、
スパッタ法やプラズマCVD法などがあるが、プラズマＣ
ＶＤ法はガスによる成膜室（チャンバーとも呼ぶ）内の
クリーニングが行えるため、スパッタ法に比べてメンテ
ナンスが少なくて済み、量産には適していると言える。
しかし、上記希ガス元素を含む第２の半導体膜をプラズ
マCVD法で形成する場合、後に行われる加熱処理により
膜剥がれ（ピーリングとも呼ばれる）が生じやすかっ
た。さらにプラズマCVD法では、第２の半導体膜中に多
量の希ガス元素を含ませることは困難であった。

【００１６】そこで、本発明は、第２の半導体膜を成膜
した後、希ガス元素のプラズマを発生させる処理を行う
ことで第２の半導体膜表面に高濃度の希ガス元素を添加
することを特徴としている。こうすることで、プラズマ
CVD法による第２の半導体膜の成膜条件によらず、高濃
度に希ガス元素を含む第２の半導体膜を得ることができ
る。従って、ピーリングを発生させることなく、第２の
半導体膜をスループットよく形成し、その表面に希ガス
元素を高濃度に含ませることができる。

【００１７】具体的には、プラズマＣＶＤ法を用い、成
膜室に原料ガスとしてモノシラン、モノシランと水素、
モノシランとアルゴン、モノシランとアルゴンと窒素、
またはモノシランとアルゴンと水素を導入し、膜厚１ｎ
ｍ〜１０ｎｍのアモルファスシリコン膜を成膜した後、
アルゴンのプラズマ処理を行うことを１回または２回以
上繰り返して積層からなる第２の半導体膜（ゲッタリン
グサイト）を形成すればよい。

【００１８】本明細書で開示する作製方法に関する発明
の構成１は、絶縁表面上に非晶質構造を有する第１の半
導体膜を形成する第１工程と、前記非晶質構造を有する
第１の半導体膜に金属元素を添加する第２工程と、前記
第１の半導体膜を結晶化させて結晶構造を有する第１の
半導体膜を形成する第３工程と、前記結晶構造を有する
第１の半導体膜の表面にバリア層を形成する第４の工程
と、前記バリア層上に、プラズマＣＶＤ法で成膜室に希
ガスとシランを含むガスを導入して希ガス元素を含む半
導体膜を成膜する処理と、該半導体膜の表面に対して前
記成膜室からシランを含むガスを除去して希ガスのみと
してプラズマを発生させて希ガス元素を添加する処理と
を１回または２回以上交互に行うことによって、表面に
おける希ガス元素の濃度が下層よりも高い第２の半導体
膜を形成する第５の工程と、加熱処理を行い、前記第２
の半導体膜に前記金属元素をゲッタリングして結晶構造
を有する第１の半導体膜中の前記金属元素を除去または
低減する第６工程と、前記第２の半導体膜を除去する第
７工程と、前記バリア層を除去する第８工程とを有する
ことを特徴とする半導体装置の作製方法である。

【００１９】また、スループットを重視する場合には、
第２の半導体膜（ゲッタリングサイト）を単層とし、膜
厚１ｎｍ〜１０ｎｍのアモルファスシリコン膜を成膜し
た後、アルゴンのプラズマ処理する場合でもよく、本明
細書で開示する作製方法に関する発明の構成２は、絶縁
表面上に非晶質構造を有する第１の半導体膜を形成する
第１工程と、前記非晶質構造を有する第１の半導体膜に
金属元素を添加する第２工程と、前記第１の半導体膜を
結晶化させて結晶構造を有する第１の半導体膜を形成す
る第３工程と、前記結晶構造を有する第１の半導体膜の
表面にバリア層を形成する第４の工程と、前記バリア層
上に、プラズマＣＶＤ法で成膜室にシランを含むガスを
導入して非晶質半導体膜を成膜する処理と、該半導体膜
の表面に対して前記成膜室からシランを含むガスを除去
して希ガスを導入してプラズマを発生させて希ガス元素
を添加する処理とを１回または２回以上交互に行うこと
によって、希ガス元素を含む第２の半導体膜を形成する
第５の工程と、加熱処理を行い、前記第２の半導体膜に
前記金属元素をゲッタリングして結晶構造を有する第１
の半導体膜中の前記金属元素を除去または低減する第６
工程と、前記第２の半導体膜を除去する第７工程と、前
記バリア層を除去する第８工程とを有することを特徴と
する半導体装置の作製方法である。

【００２０】また、同一の成膜室で上記成膜処理とプラ
ズマ処理を行うことができることも本発明の特徴であ
る。なお、異なる処理室で行うことも可能であるが、ス
ループットの低下、不純物の混入を招くおそれがある。
また、プラズマ処理による希ガス元素の添加に代えて、
ドーピング装置により希ガス元素を添加することもでき
るが、同様にスループットの低下、不純物の混入を招く
おそれがある。

【００２１】また、後に行われる加熱処理により膜剥が
れ（ピーリングとも呼ばれる）が生じにくく、且つ、第
２の半導体膜中に多量の希ガス元素を含ませる条件でプ
ラズマＣＶＤ法により成膜を行った後、希ガスのプラズ
マ処理を行えば、さらに高濃度に希ガス元素を含ませる
ことができる。

【００２２】そのような成膜条件としては、原料ガスと
してモノシランと希ガス元素を用い、比率（モノシラ
ン：希ガス）を０．１：９９．９〜１：９、好ましく
は、１：９９〜５：９５に制御し、圧力を、１．３３３
Ｐａ（０．０１Ｔｏｒｒ）〜６６．６５Ｐａ（０．５Ｔ
ｏｒｒ）、好ましくは、５３．３２Ｐａ（０．４Ｔｏｒ
ｒ）未満とする条件である。なお、６６．６５Ｐａより
も高い成膜圧力とすると膜にならず粉になってしまった
り、膜に半球状の浮きが発生したりする成膜不良が発生
しやすい。さらに、ＲＦパワー密度を、０．００１７Ｗ
／ｃｍ²〜０．４８Ｗ／ｃｍ²とすることが望ましい。な
お、０．４８Ｗ／ｃｍ²よりも高いＲＦパワーとすると
膜にならず粉になってしまったり、膜に半球状の浮きが
発生したりする成膜不良が発生しやすい。また、モノシ
ランに代えて、ジシランやトリシランを用いてもよい。

【００２３】上記条件として第２の半導体膜を形成する
ことによって、バリア層との密着性を高めることがで
き、成膜後に行う熱処理によってピーリングが生じな
い。加えて、希ガス元素を高濃度に含み、高いゲッタリ
ング能力を有するゲッタリングサイトを形成することが
できる。従って、ゲッタリングサイトとなる第２の半導
体膜を薄膜化させることもできうる。

【００２４】また、上記ゲッタリングサイトとなる第２
の半導体膜を形成する他の工程として、プラズマＣＶＤ
法を用い、原料ガスとしてモノシランとフォスフィン
（ＰＨ ₃）と希ガス元素、或いは原料ガスとしてモノシ
ランとフォスフィン（ＰＨ₃）と水素、或いは原料ガス
としてモノシランとフォスフィン（ＰＨ₃）と窒素を用
いて成膜し、リンまたは希ガスを含み非晶質構造を有す
る半導体膜を形成してもよい。

【００２５】また、バリア層に希ガス元素を添加しても
よい。希ガス元素を添加したバリア層はゲッタリングサ
イトとしても機能させることができる。具体的には、希
ガスのプラズマを発生させて前記バリア層の表面に希ガ
ス元素を添加すればよい。

【００２６】本明細書で開示する作製方法に関する発明
の構成３は、絶縁表面上に非晶質構造を有する半導体膜
を形成する第１工程と、前記非晶質構造を有する半導体
膜に金属元素を添加する第２工程と、前記半導体膜を結
晶化させて結晶構造を有する半導体膜を形成する第３工
程と、前記結晶構造を有する半導体膜の表面にバリア層
を形成する第４の工程と、プラズマを発生させて前記バ
リア層の表面に希ガス元素を添加する第５工程と、加熱
処理を行い、前記バリア層に前記金属元素をゲッタリン
グして結晶構造を有する半導体膜中の前記金属元素を除
去または低減する第６工程と、前記バリア層を除去する
第７工程とを有することを特徴とする半導体装置の作製
方法である。

【００２７】また、バリア層に希ガス元素のプラズマ処
理を行った後、さらに希ガス元素を含む半導体膜を成膜
する処理と、希ガス元素のプラズマ処理とを繰り返し行
ってもよい。成膜前にプラズマ処理を行うと密着性が向
上し、ピーリングが発生しにくくなる。

【００２８】本明細書で開示する作製方法に関する発明
の構成４は、絶縁表面上に非晶質構造を有する第１の半
導体膜を形成する第１工程と、前記非晶質構造を有する
第１の半導体膜に金属元素を添加する第２工程と、前記
第１の半導体膜を結晶化させて結晶構造を有する第１の
半導体膜を形成する第３工程と、前記結晶構造を有する
第１の半導体膜の表面にバリア層を形成する第４の工程
と、プラズマを発生させて前記バリア層の表面に希ガス
元素を添加する第５工程と、前記バリア層上に、プラズ
マＣＶＤ法で成膜室に希ガスとシランを含むガスを導入
して希ガス元素を含む半導体膜を成膜する処理と、該半
導体膜の表面に対して前記成膜室からシランを含むガス
を除去して希ガスのみとしてプラズマを発生させて希ガ
ス元素を添加する処理とを１回または２回以上交互に行
うことによって、表面における希ガス元素の濃度が下層
よりも高い第２の半導体膜を形成する第６の工程と、加
熱処理を行い、前記第２の半導体膜に前記金属元素をゲ
ッタリングして結晶構造を有する第１の半導体膜中の前
記金属元素を除去または低減する第７工程と、前記第２
の半導体膜を除去する第８工程と、前記バリア層を除去
する第９工程とを有することを特徴とする半導体装置の
作製方法である。

【００２９】また、希ガス元素のプラズマ処理に代え
て、炭素を含むガスのプラズマ処理を行ってもよい。

【００３０】本明細書で開示する作製方法に関する発明
の構成４は、絶縁表面上に非晶質構造を有する第１の半
導体膜を形成する第１工程と、前記非晶質構造を有する
第１の半導体膜に金属元素を添加する第２工程と、前記
第１の半導体膜を結晶化させて結晶構造を有する第１の
半導体膜を形成する第３工程と、前記結晶構造を有する
第１の半導体膜の表面にバリア層を形成する第４の工程
と、前記バリア層上に、プラズマＣＶＤ法で成膜室に希
ガスとシランを含むガスを導入して希ガス元素を含む半
導体膜を成膜する処理と、該半導体膜の表面に対して前
記成膜室から希ガス及びシランを含むガスを除去した
後、炭素を含むガスを導入してプラズマを発生させて炭
素を添加する処理とを１回または２回以上交互に行うこ
とによって第２の半導体膜を形成する第５の工程と、加
熱処理を行い、前記第２の半導体膜に前記金属元素をゲ
ッタリングして結晶構造を有する第１の半導体膜中の前
記金属元素を除去または低減する第６工程と、前記第２
の半導体膜を除去する第７工程と、前記バリア層を除去
する第８工程とを有することを特徴とする半導体装置の
作製方法である。

【００３１】また、希ガス元素のプラズマ処理に代え
て、酸素を含むガスのプラズマ処理を行ってもよい。本
発明の酸素を用いたゲッタリングはＳｉＯ₂の析出が金
属元素（ニッケルなど）の析出を促すメカニズムを利用
したものである。

【００３２】本明細書で開示する作製方法に関する発明
の構成５は、絶縁表面上に非晶質構造を有する第１の半
導体膜を形成する第１工程と、前記非晶質構造を有する
第１の半導体膜に金属元素を添加する第２工程と、前記
第１の半導体膜を結晶化させて結晶構造を有する第１の
半導体膜を形成する第３工程と、前記結晶構造を有する
第１の半導体膜の表面にバリア層を形成する第４の工程
と、前記バリア層上に、プラズマＣＶＤ法で成膜室に希
ガスとシランを含むガスを導入して希ガス元素を含む半
導体膜を成膜する処理と、該半導体膜の表面に対して前
記成膜室から希ガス及びシランを含むガスを除去した
後、酸素を含むガスを導入してプラズマを発生させて酸
素を添加する処理とを１回または２回以上交互に行うこ
とによって第２の半導体膜を形成する第５の工程と、加
熱処理を行い、前記第２の半導体膜に前記金属元素をゲ
ッタリングして結晶構造を有する第１の半導体膜中の前
記金属元素を除去または低減する第６工程と、前記第２
の半導体膜を除去する第７工程と、前記バリア層を除去
する第８工程とを有することを特徴とする半導体装置の
作製方法である。

【００３３】また、上記各構成において、金属元素は、
Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐ
ｔ、Ｃｕ、Ａｕから選ばれた一種または複数種であるこ
とを特徴としている。これらの金属元素を非晶質構造を
有する半導体膜に添加すると結晶化が良好に行われる。

【００３４】本明細書中、バリア層とは、ゲッタリング
工程において金属元素が通過可能な膜質または膜厚を有
し、且つ、ゲッタリングサイトとなる層の除去工程にお
いてエッチングストッパーとなる層を指している。バリ
ア層は、膜厚１ｎｍ〜１０ｎｍの酸化シリコン膜または
酸化窒化シリコン膜である。

【００３５】また、本発明において、エッチングストッ
パーまたはゲッタリングサイトの一部となる膜（バリア
層）を形成する工程は、レーザー光の照射により結晶構
造を有する半導体膜の表面を酸化した後、さらにオゾン
を含む溶液で結晶構造を有する半導体膜の表面を酸化す
る工程、或いは、オゾンを含む溶液で結晶構造を有する
半導体膜の表面を酸化する工程、もしくは酸素雰囲気下
の紫外線の照射で結晶構造を有する半導体膜の表面を酸
化する工程とすればよい。また、バリア層を形成する他
の工程としては、酸素プラズマ処理により結晶構造を有
する半導体膜の表面を酸化する工程（酸素ラジカルを用
いて酸化する工程）も挙げられる。また、バリア層を形
成する他の工程としては、プラズマＣＶＤ法やスパッタ
法や蒸着法などで１〜１０ｎｍ程度の酸化膜または酸化
窒化膜を堆積して形成する工程としても良い。また、バ
リア層を形成する他の工程としては、クリーンオーブン
を用い、２００〜３５０℃程度に加熱して結晶構造を有
する半導体膜の表面に薄い酸化膜を形成しても良い。な
お、バリア層を形成する他の工程として、上記形成方法
のいずれか一の方法、またはそれらの方法を組み合わせ
て形成してもよい。

【００３６】また、上記各構成において、希ガス元素は
Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または
複数種であり、これらのイオンを半導体膜中に含有させ
ることにより、ダングリングボンドや格子歪みを形成し
てゲッタリングサイトを形成することができる。

【００３７】本発明により十分に結晶化を助長する金属
元素が低減または除去された結晶構造を有する半導体膜
を得ることができ、該半導体膜を活性層とするＴＦＴに
おいて電気特性の向上、特にオフ電流を低減し、個々の
素子間でのバラツキを低減することができる。

【００３８】

【発明の実施の形態】本発明の実施形態について、以下
に説明する。

【００３９】（実施の形態１）以下に本発明を用いた代
表的なＴＦＴの作製手順を簡略に図１を用いて示す。こ
こではプラズマＣＶＤ装置で第２の半導体膜の成膜処理
と第２の半導体膜の表面にアルゴンのプラズマ処理を行
う例を示す。

【００４０】図１（Ａ）中、１０は、絶縁表面を有する
基板、１１はブロッキング層となる絶縁膜、１２は非晶
質構造を有する半導体膜である。

【００４１】図１（Ａ）において、基板１０はガラス基
板、石英基板、セラミック基板などを用いることができ
る。また、シリコン基板、金属基板またはステンレス基
板の表面に絶縁膜を形成したものを用いても良い。ま
た、本工程の処理温度に耐えうる耐熱性を有するプラス
チック基板を用いてもよい。

【００４２】まず、図１（Ａ）に示すように基板１０上
に酸化シリコン膜、窒化シリコン膜または酸化窒化シリ
コン膜（ＳｉＯ_xＮ_y）等の絶縁膜から成る下地絶縁膜１
１を形成する。代表的な一例は下地絶縁膜１１として２
層構造から成り、ＳｉＨ₄、ＮＨ₃、及びＮ₂Ｏを反応ガ
スとして成膜される第１酸化窒化シリコン膜を５０〜１
００ｎｍ、ＳｉＨ₄、及びＮ₂Ｏを反応ガスとして成膜さ
れる第２酸化窒化シリコン膜を１００〜１５０ｎｍの厚
さに積層形成する構造が採用される。また、下地絶縁膜
１１の一層として膜厚１０ｎｍ以下の窒化シリコン膜
（ＳｉＮ膜）、或いは第２酸化窒化シリコン膜（ＳｉＮ
_xＯ_y膜（Ｘ≫Ｙ））を用いることが好ましい。ゲッタリ
ングの際、ニッケルは酸素濃度の高い領域に移動しやす
い傾向があるため、半導体膜と接する下地絶縁膜を窒化
シリコン膜とすることは極めて有効である。また、第１
酸化窒化シリコン膜、第２酸化窒化シリコン膜、窒化シ
リコン膜とを順次積層した３層構造を用いてもよい。

【００４３】次いで、下地絶縁膜上に非晶質構造を有す
る第１の半導体膜１２を形成する。第１の半導体膜１２
は、シリコンを主成分とする半導体材料を用いる。代表
的には、非晶質シリコン膜又は非晶質シリコンゲルマニ
ウム膜などが適用され、プラズマＣＶＤ法や減圧ＣＶＤ
法、或いはスパッタ法で１０〜１００nmの厚さに形成す
る。後の結晶化で良質な結晶構造を有する半導体膜を得
るためには、非晶質構造を有する第１の半導体膜１２の
膜中に含まれる酸素、窒素などの不純物濃度を５×１０
¹⁸/cm³（二次イオン質量分析法（ＳＩＭＳ）にて測定し
た原子濃度）以下に低減させておくと良い。これらの不
純物は後の結晶化を妨害する要因となり、また、結晶化
後においても捕獲中心や再結合中心の密度を増加させる
要因となる。そのために、高純度の材料ガスを用いるこ
とはもとより、反応室内の鏡面処理（電界研磨処理）や
オイルフリーの真空排気系を備えた超高真空対応のＣＶ
Ｄ装置を用いることが望ましい。

【００４４】次いで、非晶質構造を有する第１の半導体
膜１２を結晶化させる技術としてここでは特開平8-7832
9号公報記載の技術を用いて結晶化させる。同公報記載
の技術は、非晶質シリコン膜（アモルファスシリコン膜
とも呼ばれる）に対して結晶化を助長する金属元素を選
択的に添加し、加熱処理を行うことで添加領域を起点と
して広がる結晶構造を有する半導体膜を形成するもので
ある。まず、非晶質構造を有する第１の半導体膜１２の
表面に、結晶化を促進する触媒作用のある金属元素（こ
こでは、ニッケル）を重量換算で１〜１００ppm含む酢
酸ニッケル塩溶液をスピナーで塗布してニッケル含有層
１３を形成する。（図１（Ｂ））塗布によるニッケル含
有層１３の形成方法以外の他の手段として、スパッタ
法、蒸着法、またはプラズマ処理により極薄い膜を形成
する手段を用いてもよい。また、ここでは、全面に塗布
する例を示したが、マスクを形成して選択的にニッケル
含有層を形成してもよい。

【００４５】次いで、加熱処理を行い、結晶化を行う。
この場合、結晶化は半導体の結晶化を助長する金属元素
が接した半導体膜の部分でシリサイドが形成され、それ
を核として結晶化が進行する。こうして、図１（Ｃ）に
示す結晶構造を有する第１の半導体膜１４が形成され
る。なお、結晶化後での第１の半導体膜１４に含まれる
酸素濃度は、５×１０¹⁸／ｃｍ³以下とすることが望ま
しい。ここでは、脱水素化のための熱処理（４５０℃、
１時間）の後、結晶化のための熱処理（５５０℃〜６５
０℃で４〜２４時間）を行う。また、強光の照射により
結晶化を行う場合は、赤外光、可視光、または紫外光の
いずれか一またはそれらの組み合わせを用いることが可
能であるが、代表的には、ハロゲンランプ、メタルハラ
イドランプ、キセノンアークランプ、カーボンアークラ
ンプ、高圧ナトリウムランプ、または高圧水銀ランプか
ら射出された光を用いる。ランプ光源は、１〜６０秒、
好ましくは３０〜６０秒点灯させ、それを１回〜１０回
繰り返し、半導体膜が瞬間的に６００〜１０００℃程度
にまで加熱すればよい。なお、必要であれば、強光を照
射する前に非晶質構造を有する第１の半導体膜１４に含
有する水素を放出させる熱処理を行ってもよい。また、
熱処理と強光の照射とを同時に行って結晶化を行っても
よい。生産性を考慮すると、結晶化は強光の照射により
結晶化を行うことが望ましい。

【００４６】このようにして得られる第１の半導体膜１
４には、金属元素（ここではニッケル）が残存してい
る。それは膜中において一様に分布していないにしろ、
平均的な濃度とすれば、１×１０¹⁹/cm³を越える濃度で
残存している。勿論、このような状態でもＴＦＴをはじ
め各種半導体素子を形成することが可能であるが、以降
に示す本発明のゲッタリング方法で当該元素を除去す
る。

【００４７】次いで、結晶化率（膜の全体積における結
晶成分の割合）を高め、結晶粒内に残される欠陥を補修
するために、結晶構造を有する第１の半導体膜１４に対
してレーザー光を照射することが好ましい。レーザー光
を照射した場合、表面に薄い酸化膜（図示しない）が形
成される。このレーザー光としてはパルス発振であるレ
ーザ光源から出射される波長４００nm以下のエキシマレ
ーザ光や、ＹＡＧレーザの第２高調波、第３高調波を用
いればよい。また、レーザー光としては連続発振が可能
な固体レーザを用い、基本波の第２高調波〜第４高調波
を用いてもよい。代表的には、Ｎｄ:ＹＶＯ₄レーザー
（基本波１０６４nm）の第２高調波（５３２nm）や第３
高調波（３５５ｎｍ）を適用すればよい。

【００４８】上記結晶化後のレーザー光の照射により形
成された酸化膜では、不十分であるため、さらに、オゾ
ン含有水溶液（代表的にはオゾン水）で酸化膜（ケミカ
ルオキサイドと呼ばれる）を形成して合計１〜１０ｎｍ
の酸化膜からなるバリア層１５を形成し、このバリア層
１５上に希ガス元素を含む第２の半導体膜１６ａを形成
する。（図１（Ｄ））

【００４９】なお、ここでは、結晶構造を有する第１の
半導体膜１４に対してレーザー光を照射した場合に形成
される酸化膜もバリア層の一部と見なしている。このバ
リア層１５は、後の工程で第２の半導体膜１６のみを選
択的に除去する際にエッチングストッパーとして機能す
る。また、オゾン含有水溶液に代えて、硫酸、塩酸、硝
酸などと過酸化水素水を混合させた水溶液で処理しても
同様にケミカルオキサイドを形成することができる。ま
た、他のバリア層１５の形成方法としては、酸素雰囲気
下の紫外線の照射でオゾンを発生させて前記結晶構造を
有する半導体膜の表面を酸化して形成してもよい。ま
た、他のバリア層１５の形成方法としては、プラズマＣ
ＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の
酸化膜を堆積してバリア層としても良い。また、他のバ
リア層１５の形成方法としては、クリーンオーブンを用
い、２００〜３５０℃程度に加熱して薄い酸化膜を形成
しても良い。なお、上記方法のいずれか一の方法、また
はそれらの方法を組み合わせて形成されたバリア層１５
は、後のゲッタリングで第１の半導体膜中のニッケルが
第２の半導体膜に移動可能な膜質または膜厚とすること
が必要である。

【００５０】また、上記バリア層上に形成する希ガス元
素を含む第２の半導体膜１６ａは、プラズマＣＶＤ法、
またはスパッタ法にて形成し、膜厚１０ｎｍ〜３００ｎ
ｍのゲッタリングサイトを形成する。希ガス元素として
はヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａ
ｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ば
れた一種または複数種を用いる。中でも安価なガスであ
るアルゴン（Ａｒ）が好ましい。

【００５１】ここではＰＣＶＤ法を用い、原料ガスとし
てモノシランとアルゴンを用い、比率（モノシラン：ア
ルゴン）を０．１：９９．９〜１：９、好ましくは、
１：９９〜５：９５に制御して成膜する。また、成膜時
のＲＦパワー密度は、０．００１７Ｗ／ｃｍ²〜０．４
８Ｗ／ｃｍ²とすることが望ましい。ＲＦパワー密度
は、高ければ高いほど成膜速度が向上するため好まし
い。また、成膜時の圧力は、１．３３３Ｐａ（０．０１
Ｔｏｒｒ）〜６６．６５Ｐａ（０．５Ｔｏｒｒ）、好ま
しくは、５３．３２Ｐａ（０．４Ｔｏｒｒ）未満とする
ことが望ましい。圧力は、高ければ高いほど成膜速度が
向上するため好ましい。また、成膜温度は３００℃〜５
００℃とすることが望ましい。こうして、膜中にアルゴ
ンを１×１０¹⁸／ｃｍ³〜１×１０²²／ｃｍ³、好ましく
は、１×１０²⁰/cm³〜１×１０²¹/cm³の濃度で含み、ゲ
ッタリング効果が得られる第２の半導体膜をプラズマＣ
ＶＤ法で成膜することができる。さらに、上記第２の半
導体膜の成膜条件とすることで、成膜の際、バリア層に
与えるダメージを低減することができ、第１の半導体膜
の膜厚のバラツキ発生や第１の半導体膜に穴が形成され
るという不良の発生を防ぐことができる。

【００５２】膜中に不活性気体である希ガス元素イオン
を含有させる意味は二つある。一つはダングリングボン
ドを形成し半導体膜に歪みを与えることであり、他の一
つは半導体膜の格子間に歪みを与えることである。半導
体膜の格子間に歪みを与えるにはアルゴン（Ａｒ）、ク
リプトン（Ｋｒ）、キセノン（Ｘｅ）などシリコンより
原子半径の大きな元素を用いた時に顕著に得られる。ま
た、膜中に希ガス元素を含有させることにより、格子歪
だけでなく、不対結合手も形成させてゲッタリング作用
に寄与する。

【００５３】次いで、チャンバー内の雰囲気をアルゴン
のみとして、プラズマ処理を行ってアルゴンを添加し、
第２の半導体膜の表面に高濃度のアルゴンを含む領域１
６ｂを形成する。（図１（Ｅ））

【００５４】上記第２の半導体膜を成膜し、プラズマ処
理を行った後は、加熱処理を行い、第１の半導体膜中に
おける金属元素（ニッケル）の濃度を低減、あるいは除
去するゲッタリングを行う。（図１（Ｆ））ゲッタリン
グを行う加熱処理としては、強光を照射する処理、炉を
用いた熱処理、または加熱されたガスに基板を投入し、
数分放置した後取りだすことによって加熱を行えばよ
い。このゲッタリングにより、図１（Ｆ）中の矢印の方
向（即ち、基板側から第２の半導体膜表面に向かう方
向）に金属元素が移動し、バリア層１５で覆われた第１
の半導体膜１４に含まれる金属元素の除去、または金属
元素の濃度の低減が行われる。金属元素がゲッタリング
の際に移動する距離は、第１の半導体膜の厚さ程度の距
離であればよく、比較的短時間でゲッタリングを完遂す
ることができる。ここでは、ニッケルが第１の半導体膜
１４に偏析しないよう全て第２の半導体膜１６に移動さ
せ、第１の半導体膜１４に含まれるニッケルがほとんど
存在しない、即ち膜中のニッケル濃度が１×１０¹⁸／ｃ
ｍ³以下、望ましくは１×１０¹⁷／ｃｍ³以下になるよう
に十分ゲッタリングする。なお、第２の半導体膜だけで
なくバリア層１５もゲッタリングサイトとして機能す
る。

【００５５】なお、このゲッタリングの加熱処理の条
件、或いは第２の半導体膜の膜厚によっては、第２の半
導体膜が一部結晶化される場合もある。第２の半導体膜
が結晶化してしまうとダングリングボンドや格子歪みや
不対結合手が減少してゲッタリング効果の低減を招くこ
とから、好ましくは、第２の半導体膜が結晶化しない加
熱処理の条件、或いは第２の半導体膜の膜厚とする。い
ずれにせよ、第２の半導体膜、即ち希ガス元素を含有す
る非晶質シリコン膜は、希ガス元素を含まない非晶質シ
リコン膜と比べて結晶化が生じにくいため、ゲッタリン
グサイトとして最適である。

【００５６】また、このゲッタリングの加熱処理の条件
によっては、ゲッタリングと同時に結晶粒内に残される
欠陥を補修する、即ち結晶性の改善を行うことができ
る。

【００５７】本明細書において、ゲッタリングとは、被
ゲッタリング領域（ここでは第１の半導体膜）にある金
属元素が熱エネルギーにより放出され、拡散によりゲッ
タリングサイトに移動することを指している。従って、
ゲッタリングは処理温度に依存し、より高温であるほど
短時間でゲッタリングが進むことになる。ただし、ゲッ
タリングの熱処理温度が高いと、ゲッタリングサイトと
なる非晶質構造を有する半導体膜も結晶化して、ゲッタ
リング効率が低下する恐れがあるため、完全に結晶化し
ない温度以下、または完全に結晶化しない熱処理時間内
で行うことが好ましい。

【００５８】強光を照射する処理を用いる場合は、基板
が耐えうる範囲で照射しつづけてよく、例えば、加熱用
のランプ光源を約３分間点灯させ、瞬間的には半導体膜
が７００℃に加熱されるようにする。或いは、加熱用の
ランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯
させ、それを１〜１０回、好ましくは２〜６回繰り返
す。ランプ光源の発光強度は任意なものとするが、瞬間
的には６００〜１０００℃、好ましくは７００〜７５０
℃程度に半導体膜が加熱されるようにする。

【００５９】また、熱処理で行う場合は、不活性雰囲気
中、代表的には窒素雰囲気中で４５０〜８００℃、１〜
２４時間、例えば５５０℃にて４時間の熱処理を行えば
よい。また、予め４５０〜８００℃に加熱された炉に基
板を導入する場合、例えば７００℃に加熱された炉の中
に３分間配置して熱処理を行えばよい。また、熱処理に
加えて強光を照射してもよい。

【００６０】次いで、バリア層１５をエッチングストッ
パーとして、１６で示した第２の半導体膜のみを選択的
に除去した後、バリア層１５を除去し、第１の半導体膜
１４を公知のパターニング技術を用いて所望の形状の半
導体層１７を形成する。（図１（Ｇ））第２の半導体膜
のみを選択的にエッチングする方法としては、ＣｌＦ ₃
によるプラズマを用いないドライエッチング、或いはヒ
ドラジンや、テトラエチルアンモニウムハイドロオキサ
イド（化学式 （ＣＨ₃）₄ＮＯＨ）を含む水溶液などア
ルカリ溶液によるウエットエッチングで行うことができ
る。また、第２の半導体膜を除去した後、バリア層の表
面をＴＸＲＦでニッケル濃度を測定したところ、ニッケ
ルが高濃度で検出されるため、バリア層は除去すること
が望ましく、フッ酸を含むエッチャントにより除去すれ
ば良い。また、バリア層を除去した後、レジストからな
るマスクを形成する前に、オゾン水で表面に薄い酸化膜
を形成することが望ましい。

【００６１】所望の形状の半導体層１７を形成する工程
が終了したら、半導体層の表面をフッ酸を含むエッチャ
ントで洗浄し、ゲート絶縁膜１８となる珪素を主成分と
する絶縁膜を形成する。この表面洗浄とゲート絶縁膜の
形成は、大気にふれさせずに連続的に行うことが望まし
い。

【００６２】次いで、ゲート絶縁膜１８の表面を洗浄し
た後、ゲート電極１９を形成する。次いで、半導体にｎ
型を付与する不純物元素（Ｐ、Ａｓ等）、ここではリン
を適宜添加して、ソース領域２０及びドレイン領域２１
を形成する。添加した後、不純物元素を活性化するため
に加熱処理、強光の照射、またはレーザー光の照射を行
う。また、活性化と同時にゲート絶縁膜へのプラズマダ
メージやゲート絶縁膜と半導体層との界面へのプラズマ
ダメージを回復することができる。特に、室温〜３００
℃の雰囲気中において、表面または裏面からＹＡＧレー
ザーの第２高調波を照射して不純物元素を活性化させる
ことは非常に有効である。ＹＡＧレーザーはメンテナン
スが少ないため好ましい活性化手段である。

【００６３】以降の工程は、層間絶縁膜２３を形成し、
水素化を行って、ソース領域、ドレイン領域に達するコ
ンタクトホールを形成し、ソース電極２４、ドレイン電
極２５を形成してＴＦＴ（ｎチャネル型ＴＦＴ）を完成
させる。（図１（Ｈ））

【００６４】こうして得られたＴＦＴのチャネル形成領
域２２に含まれる金属元素の濃度は１×１０¹⁷／ｃｍ³
未満とすることができる。

【００６５】また、本発明は図１（Ｈ）のＴＦＴ構造に
限定されず、必要があればチャネル形成領域とドレイン
領域（またはソース領域）との間にＬＤＤ領域を有する
低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造
としてもよい。この構造はチャネル形成領域と、高濃度
に不純物元素を添加して形成するソース領域またはドレ
イン領域との間に低濃度に不純物元素を添加した領域を
設けたものであり、この領域をＬＤＤ領域と呼んでい
る。さらにゲート絶縁膜を介してＬＤＤ領域をゲート電
極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain
Overlapped LDD）構造としてもよい。

【００６６】また、ここではｎチャネル型ＴＦＴを用い
て説明したが、ｎ型不純物元素に代えてｐ型不純物元素
を用いることによってｐチャネル型ＴＦＴを形成するこ
とができることは言うまでもない。

【００６７】また、ここではトップゲート型ＴＦＴを例
として説明したが、ＴＦＴ構造に関係なく本発明を適用
することが可能であり、例えばボトムゲート型（逆スタ
ガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能
である。

【００６８】また、ここでは希ガス元素を含む半導体膜
を用いた例を示したが、さらにリン元素をも含む半導体
膜を用いてもよく、希ガス元素を含む半導体膜に代えて
リン元素及び希ガス元素を含む半導体膜を用いてもよ
い。リン元素及び希ガス元素を含む半導体膜を形成する
場合には成膜ガスにフォスフィンを加えればよい。例え
ば、モノシランとフォスフィン（ＰＨ₃）とアルゴンを
用いて成膜すればよい。

【００６９】（実施の形態２）ここでは、希ガス元素を
含む半導体膜とプラズマ処理を複数回繰り返し、積層か
らなるゲッタリングサイトを形成する例を図２に示す。

【００７０】まず、実施の形態１に従って、基板３０上
にブロッキング層となる絶縁膜３１、第１の半導体膜、
金属元素の添加を行い、加熱処理を行って結晶構造を有
する第１の半導体膜３４を形成する。（図２（Ａ））

【００７１】次いで、実施の形態１に従って、レーザー
光を照射し、さらに、オゾン含有水溶液で酸化膜からな
るバリア層３５を形成する。次いで、希ガス元素を含む
第２の半導体膜３６ａを形成する。（図２（Ｂ））

【００７２】次いで、実施の形態１に従って、チャンバ
ー内の雰囲気をアルゴンのみとして、プラズマ処理を行
ってアルゴンを添加し、第２の半導体膜の表面に高濃度
のアルゴンを含む領域３６ｂを形成する。（図２
（Ｃ））

【００７３】次いで、再び、希ガス元素を含む第３の半
導体膜３６ｃを形成する。（図２（Ｄ））こうすること
によって高濃度のアルゴンを含む領域３６ｂを封じ込
め、高濃度に希ガス元素を含ませたゲッタリングサイト
を形成することができる。また、第２の半導体膜や第３
の半導体膜の膜厚を薄くすることもでき、ピーリングも
発生しにくいものとすることができる。

【００７４】さらに、再びプラズマ処理を行ってアルゴ
ンを添加し、第３の半導体膜の表面に高濃度のアルゴン
を含む領域３６ｄを形成する。（図２（Ｅ））成膜とプ
ラズマ処理の繰り返しは同一チャンバーで行うことがで
きる。

【００７５】上記第３の半導体膜を成膜し、プラズマ処
理を行った後は、加熱処理を行い、第１の半導体膜中に
おける金属元素（ニッケル）の濃度を低減、あるいは除
去するゲッタリングを行う。（図２（Ｆ））ゲッタリン
グを行う加熱処理としては、強光を照射する処理、炉を
用いた熱処理、または加熱されたガスに基板を投入し、
数分放置した後取りだすことによって加熱を行えばよ
い。このゲッタリングにより、図２（Ｆ）中の矢印の方
向（即ち、基板側から第２の半導体膜表面に向かう方
向）に金属元素が移動し、バリア層３５で覆われた第１
の半導体膜３４に含まれる金属元素の除去、または金属
元素の濃度の低減が行われる。金属元素がゲッタリング
の際に移動する距離は、第１の半導体膜の厚さ程度の距
離であればよく、比較的短時間でゲッタリングを完遂す
ることができる。ここでは、ニッケルが第１の半導体膜
３１に偏析しないよう第２の半導体膜３６ｂおよび第３
の半導体膜３６ｃに移動させ、第１の半導体膜３１に含
まれるニッケルがほとんど存在しない、即ち膜中のニッ
ケル濃度が１×１０¹⁸／ｃｍ³以下、望ましくは１×１
０¹⁷／ｃｍ³以下になるように十分ゲッタリングする。
なお、第２の半導体膜および第３の半導体膜だけでなく
バリア層３５もゲッタリングサイトとして機能する。

【００７６】次いで、バリア層３５をエッチングストッ
パーとして、３６ａ、３６ｃで示した第２の半導体膜、
第３の半導体膜のみを選択的に除去した後、バリア層３
５を除去し、第１の半導体膜３４を公知のパターニング
技術を用いて所望の形状の半導体層を形成する。

【００７７】以降の工程は、実施の形態１に従ってＴＦ
Ｔを完成させればよい。ここでは、実施の形態１に示し
た工程と同一であるので詳細な説明は省略する。

【００７８】なお、ここでは希ガス元素を含む半導体膜
の成膜とプラズマ処理を２回繰り返してゲッタリングサ
イトを形成する例を示したが、２回以上繰り返してゲッ
タリングサイトを形成してもよい。

【００７９】本発明者は、以下の実験を行った。

【００８０】基板上にアルゴンプラズマ処理を行った
後、プラズマＣＶＤ法により材料ガスをＳｉＨ₄（流量
１００ｓｃｃｍ）／Ａｒ（流量５００ｓｃｃｍ）、基板
温度３００℃、２０Ｗとして膜厚２０ｎｍのアモルファ
スシリコン膜を成膜した後、さらにアルゴンプラズマ処
理と、膜厚２０ｎｍのアモルファスシリコン膜の成膜を
２回繰り返した後、最後にアルゴンプラズマ処理を行
い、ＴＸＲＦにてＡｒ／Ｓｉ濃度比を測定した結果を図
４に示す。また、それぞれ成膜圧力を０．２Ｔｏｒｒ、
０．４Ｔｏｒｒ、０．６Ｔｏｒｒとしてそれぞれ測定
し、図４中、○印で示した。

【００８１】また、比較例として、基板上にアルゴンプ
ラズマ処理を行った後、プラズマＣＶＤ法により材料ガ
スをＳｉＨ₄（流量１００ｓｃｃｍ）／Ａｒ（流量５０
０ｓｃｃｍ）、基板温度３００℃、２０Ｗとして５０ｎ
ｍの膜厚のアモルファスシリコン膜を成膜した後、ＴＸ
ＲＦにてＡｒ／Ｓｉ濃度比を測定した結果を図４に示
す。また、それぞれ成膜圧力を０．２Ｔｏｒｒ、０．４
Ｔｏｒｒ、０．６Ｔｏｒｒとしてそれぞれ測定し、図４
中、×印で示した。

【００８２】図４から、比較例である単層（×印）に比
べて、積層後にアルゴンプラズマ処理を行ったサンプル
（○印）のほうが、表面に高濃度のアルゴンを含ませる
ことができることが読み取れる。

【００８３】（実施の形態３）ここでは酸化膜にプラズ
マ処理を行って、酸化膜からなるバリア層をゲッタリン
グサイトとする例を図３に示す。

【００８４】また、本発明者は、以下の実験を行った。

【００８５】ガラス基板上にＳｉＨ₄、ＮＨ₃、及びＮ₂
Ｏを反応ガスとして成膜される膜厚５０ｎｍの第１酸化
窒化シリコン膜と、ＳｉＨ₄、及びＮ₂Ｏを反応ガスとし
て成膜される膜厚５０ｎｍの第２酸化窒化シリコン膜と
を積層形成した下地絶縁膜を形成し、酸素濃度の異なる
アモルファスシリコン膜を１５０ｎｍの膜厚で３層積層
した。なお、酸素濃度の異なるアモルファスシリコン膜
は、異なるＣＶＤ装置で成膜した。次いで、ニッケルを
含む溶液（１００ｐｐｍ）をスピンコートにより塗布し
た後、５００℃、１時間の加熱処理を行った後、さらに
５５０℃、８時間の熱処理を行って、ニッケルの拡散す
る様子を調べた。ニッケル濃度と酸素濃度をＳＩＭＳ分
析によって得た結果を図５に示す。

【００８６】これらの結果（図５）から酸素の含有量が
多い領域にニッケルが多く集まる傾向があり、酸素濃度
の異なる層間で酸素濃度が非常に高く、ニッケルも高濃
度に検出されていることから界面に形成される自然酸化
膜もゲッタリングする能力を有している。また、オゾン
水による酸化膜も同様にゲッタリング効果が認められ
た。

【００８７】まず、実施の形態１に従って、基板４０上
にブロッキング層となる絶縁膜４１、第１の半導体膜の
形成を行う。（図３（Ａ））次いで、実施の形態１に従
って、金属元素の添加を行う。（図３（Ｂ））次いで、
実施の形態１に従って、加熱処理を行って結晶構造を有
する第１の半導体膜４４を形成する。（図３（Ｃ））

【００８８】次いで、実施の形態１に従って、レーザー
光を照射し、さらに、オゾン含有水溶液で酸化膜からな
るバリア層４５ａを形成する。（図３（Ｄ））

【００８９】次いで、チャンバー内の雰囲気をアルゴン
のみとして、プラズマ処理を行って高濃度のアルゴンを
添加したバリア層４５ｂを形成する。（図３（Ｅ））

【００９０】次いで、加熱処理を行い、第１の半導体膜
中における金属元素（ニッケル）の濃度を低減、あるい
は除去するゲッタリングを行う。（図３（Ｆ））ゲッタ
リングを行う加熱処理としては、強光を照射する処理、
炉を用いた熱処理、または加熱されたガスに基板を投入
し、数分放置した後、取りだすことによって加熱を行え
ばよい。このゲッタリングにより、図３（Ｆ）中の矢印
の方向（即ち、基板側からバリア層表面に向かう方向）
に金属元素が移動し、アルゴンが添加されたバリア層４
５ｂで覆われた第１の半導体膜４４に含まれる金属元素
の除去、または金属元素の濃度の低減が行われる。

【００９１】次いで、バリア層４５ｂを除去し、第１の
半導体膜４４を公知のパターニング技術を用いて所望の
形状の半導体層を形成する。

【００９２】以降の工程は、実施の形態１に従ってＴＦ
Ｔを完成させればよい。ここでは、実施の形態１に示し
た工程と同一であるので詳細な説明は省略する。

【００９３】また、本実施の形態は、実施の形態１や実
施の形態２と自由に組み合わせることができる。例え
ば、バリア層にアルゴンのプラズマ処理を行って添加し
た後、希ガスを含む第２の半導体膜を形成し、さらにア
ルゴンのプラズマ処理を行って表面にアルゴンを高濃度
に添加してもよい。プラズマ処理を行うことによって膜
と膜との密着性を向上させてピーリングの発生を抑える
ことができる。

【００９４】以上の構成でなる本発明について、以下に
示す実施例でもってさらに詳細な説明を行うこととす
る。

【００９５】（実施例） ［実施例１］本発明の実施例を図６〜図８を用いて説明
する。ここでは、同一基板上に画素部と、画素部の周辺
に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐ
チャネル型ＴＦＴ）を同時に作製する方法について詳細
に説明する。

【００９６】まず、基板１００上に下地絶縁膜１０１を
形成し、結晶構造を有する第１の半導体膜を得た後、所
望の形状にエッチング処理して島状に分離された半導体
層１０２〜１０６を形成する。

【００９７】基板１００としては、ガラス基板（＃１７
３７）を用い、下地絶縁膜１０１としては、プラズマＣ
ＶＤ法で成膜温度４００℃、原料ガスＳｉＨ₄、ＮＨ₃、
Ｎ₂Ｏから作製される酸化窒化シリコン膜１０１ａ（組
成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７
％）を５０nm（好ましくは１０〜２００nm）形成する。
次いで、表面をオゾン水で洗浄した後、表面の酸化膜を
希フッ酸（１／１００希釈）で除去する。次いでプラズ
マＣＶＤ法で成膜温度４００℃、原料ガスＳｉＨ₄、Ｎ₂
Ｏから作製される酸化窒化シリコン膜１０１ｂ（組成比
Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を１
００ｎｍ（好ましくは５０〜２００nm）の厚さに積層形
成し、さらに大気解放せずにプラズマＣＶＤ法で成膜温
度３００℃、成膜ガスＳｉＨ₄で非晶質構造を有する半
導体膜（ここではアモルファスシリコン膜）を５４ｎｍ
の厚さ（好ましくは２５〜８０ｎｍ）で形成する。

【００９８】本実施例では下地膜１０１を２層構造とし
て示したが、前記絶縁膜の単層膜または２層以上積層さ
せた構造として形成しても良い。また、半導体膜の材料
に限定はないが、好ましくはシリコンまたはシリコンゲ
ルマニウム（Ｓｉ_XＧｅ_1-X（Ｘ＝０．０００１〜０．０
２））合金などを用い、公知の手段（スパッタ法、ＬＰ
ＣＶＤ法、またはプラズマＣＶＤ法等）により形成すれ
ばよい。また、プラズマＣＶＤ装置は、枚葉式の装置で
もよいし、バッチ式の装置でもよい。また、同一の成膜
室で大気に触れることなく下地絶縁膜と半導体膜とを連
続成膜してもよい。

【００９９】次いで、非晶質構造を有する半導体膜の表
面を洗浄した後、オゾン水で表面に約２ｎｍの極薄い酸
化膜を形成する。次いで、ＴＦＴのしきい値を制御する
ために微量な不純物元素（ボロンまたはリン）のドーピ
ングを行う。ここでは、ジボラン（Ｂ₂Ｈ₆）を質量分離
しないでプラズマ励起したイオンドープ法を用い、ドー
ピング条件を加速電圧１５ｋＶ、ジボランを水素で１％
に希釈したガス流量３０ｓｃｃｍ、ドーズ量２×１０¹²
／ｃｍ²で非晶質シリコン膜にボロンを添加した。

【０１００】次いで、重量換算で１０ppmのニッケルを
含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に
代えてスパッタ法でニッケル元素を全面に散布する方法
を用いてもよい。

【０１０１】次いで、加熱処理を行い結晶化させて結晶
構造を有する半導体膜を形成する。この加熱処理は、電
気炉の熱処理または強光の照射を用いればよい。電気炉
の熱処理で行う場合は、５００℃〜６５０℃で４〜２４
時間で行えばよい。ここでは脱水素化のための熱処理
（５００℃、１時間）の後、結晶化のための熱処理（５
５０℃、４時間）を行って結晶構造を有するシリコン膜
を得る。なお、ここでは炉を用いた熱処理を用いて結晶
化を行ったが、短時間での結晶化が可能なランプアニー
ル装置で結晶化を行ってもよい。なお、ここではシリコ
ンの結晶化を助長する金属元素としてニッケルを用いた
結晶化技術を用いたが、他の公知の結晶化技術、例えば
固相成長法やレーザー結晶化法を用いてもよい。

【０１０２】次いで、結晶構造を有するシリコン膜表面
の酸化膜を希フッ酸等で除去した後、結晶化率を高め、
結晶粒内に残される欠陥を補修するためのレーザー光
（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または
酸素雰囲気中で行う。レーザー光には波長４００nm以下
のエキシマレーザ光や、ＹＡＧレーザの第２高調波、第
３高調波を用いる。ここでは、繰り返し周波数１０〜１
０００Hz程度のパルスレーザー光を用い、当該レーザー
光を光学系にて１００〜５００mJ/cm²に集光し、９０〜
９５％のオーバーラップ率をもって照射し、シリコン膜
表面を走査させればよい。ここでは、繰り返し周波数３
０Ｈｚ、エネルギー密度４７０mJ/cm²でレーザー光の照
射を大気中で行なった。なお、大気中、または酸素雰囲
気中で行うため、レーザー光の照射により表面に酸化膜
が形成される。なお、ここではパルスレーザーを用いた
例を示したが、連続発振のレーザーを用いてもよく、非
晶質半導体膜の結晶化に際し、大粒径に結晶を得るため
には、連続発振が可能な固体レーザを用い、基本波の第
２高調波〜第４高調波を適用するのが好ましい。代表的
には、Ｎｄ:ＹＶＯ₄レーザー（基本波１０６４nm）の第
２高調波（５３２nm）や第３高調波（３５５ｎｍ）を適
用すればよい。連続発振のレーザーを用いる場合には、
出力１０Ｗの連続発振のＹＶＯ₄レーザから射出された
レーザ光を非線形光学素子により高調波に変換する。ま
た、共振器の中にＹＶＯ₄結晶と非線形光学素子を入れ
て、高調波を射出する方法もある。そして、好ましくは
光学系により照射面にて矩形状または楕円形状のレーザ
光に成形して、被処理体に照射する。このときのエネル
ギー密度は０．０１〜１００ＭＷ／ｃｍ²程度（好まし
くは０．１〜１０ＭＷ／ｃｍ²）が必要である。そし
て、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対
して相対的に半導体膜を移動させて照射すればよい。

【０１０３】次いで、上記レーザー光の照射により形成
された酸化膜に加え、オゾン水で表面を１２０秒処理し
て合計１〜５ｎｍの酸化膜からなるバリア層を形成す
る。本実施例ではオゾン水を用いてバリア層を形成した
が、酸素雰囲気下の紫外線の照射で結晶構造を有する半
導体膜の表面を酸化する方法や酸素プラズマ処理により
結晶構造を有する半導体膜の表面を酸化する方法やプラ
ズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ
程度の酸化膜を堆積してバリア層を形成してもよい。ま
た、バリア層を形成する前にレーザー光の照射により形
成された酸化膜を除去してもよい。

【０１０４】次いで、バリア層上にプラズマＣＶＤ法に
てゲッタリングサイトとなるアルゴン元素を含む非晶質
シリコン膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚５０
ｎｍで形成した後、アルゴンプラズマ処理を行う。本実
施例の成膜条件は、モノシランとアルゴンの流量比（Ｓ
ｉＨ₄：Ａｒ）を１：９９とし、成膜圧力を６．６６５
Ｐａ（０．０５Ｔｏｒｒ）とし、ＲＦパワー密度を０．
０８７Ｗ／ｃｍ²とし、成膜温度を３５０℃とする。

【０１０５】その後、６５０℃に加熱された炉に入れて
３分の熱処理を行いゲッタリングして、結晶構造を有す
る半導体膜中のニッケル濃度を低減する。炉に代えてラ
ンプアニール装置を用いてもよい。

【０１０６】次いで、バリア層をエッチングストッパー
として、ゲッタリングサイトであるアルゴン元素を含む
非晶質シリコン膜を選択的に除去した後、バリア層を希
フッ酸で選択的に除去する。なお、ゲッタリングの際、
ニッケルは酸素濃度の高い領域に移動しやすい傾向があ
るため、酸化膜からなるバリア層をゲッタリング後に除
去することが望ましい。

【０１０７】次いで、得られた結晶構造を有するシリコ
ン膜（ポリシリコン膜とも呼ばれる）の表面にオゾン水
で薄い酸化膜を形成した後、レジストからなるマスクを
形成し、所望の形状にエッチング処理して島状に分離さ
れた半導体層を形成する。半導体層を形成した後、レジ
ストからなるマスクを除去する。

【０１０８】次いで、フッ酸を含むエッチャントで酸化
膜を除去すると同時にシリコン膜の表面を洗浄した後、
ゲート絶縁膜３０３となる珪素を主成分とする絶縁膜を
形成する。ここでは、プラズマＣＶＤ法により１１５ｎ
ｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、
Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。

【０１０９】次いで、図６（Ａ）に示すように、ゲート
絶縁膜１０７上に膜厚２０〜１００ｎｍの第１の導電膜
１０８ａと、膜厚１００〜４００ｎｍの第２の導電膜１
０８ｂとを積層形成する。本実施例では、ゲート絶縁膜
１０７上に膜厚５０ｎｍの窒化タンタル膜、膜厚３７０
ｎｍのタングステン膜を順次積層する。

【０１１０】第１の導電膜及び第２の導電膜を形成する
導電性材料としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ
から選ばれた元素、または前記元素を主成分とする合金
材料もしくは化合物材料で形成する。また、第１の導電
膜及び第２の導電膜としてリン等の不純物元素をドーピ
ングした多結晶シリコン膜に代表される半導体膜や、、
ＡｇＰｄＣｕ合金を用いてもよい。また、２層構造に限
定されず、例えば、膜厚５０ｎｍのタングステン膜、膜
厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−
Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した
３層構造としてもよい。また、３層構造とする場合、第
１の導電膜のタングステンに代えて窒化タングステンを
用いてもよいし、第２の導電膜のアルミニウムとシリコ
ンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタ
ンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導
電膜の窒化チタン膜に代えてチタン膜を用いてもよい。
また、単層構造であってもよい。

【０１１１】次に、図６（Ｂ）に示すように光露光工程
によりレジストからなるマスク１１０〜１１５を形成
し、ゲート電極及び配線を形成するための第１のエッチ
ング処理を行う。第１のエッチング処理では第１及び第
２のエッチング条件で行う。エッチングにはＩＣＰ（In
ductively Coupled Plasma：誘導結合型プラズマ）エッ
チング法を用いると良い。ＩＣＰエッチング法を用い、
エッチング条件（コイル型の電極に印加される電力量、
基板側の電極に印加される電力量、基板側の電極温度
等）を適宜調節することによって所望のテーパー形状に
膜をエッチングすることができる。なお、エッチング用
ガスとしては、Ｃｌ₂、ＢＣｌ₃、ＳｉＣｌ₄、ＣＣｌ₄な
どを代表とする塩素系ガスまたはＣＦ₄、ＳＦ₆、ＮＦ₃
などを代表とするフッ素系ガス、またはＯ₂を適宜用い
ることができる。

【０１１２】本実施例では、基板側（試料ステージ）に
も１５０WのＲＦ（13.56MHz）電力を投入し、実質的に
負の自己バイアス電圧を印加する。なお、基板側の電極
面積サイズは、１２．５ｃｍ×１２．５ｃｍであり、コ
イル型の電極面積サイズ（ここではコイルの設けられた
石英円板）は、直径２５ｃｍの円板である。この第１の
エッチング条件によりＷ膜をエッチングして第１の導電
層の端部をテーパー形状とする。第１のエッチング条件
でのＷに対するエッチング速度は２００．３９ｎｍ／ｍ
ｉｎ、ＴａＮに対するエッチング速度は８０．３２ｎｍ
／ｍｉｎであり、ＴａＮに対するＷの選択比は約２．５
である。また、この第１のエッチング条件によって、Ｗ
のテーパー角は、約２６°となる。この後、レジストか
らなるマスク１１０〜１１５を除去せずに第２のエッチ
ング条件に変え、エッチング用ガスにＣＦ₄とＣｌ₂とを
用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）
とし、１Paの圧力でコイル型の電極に５００WのＲＦ（1
3.56MHz）電力を投入してプラズマを生成して約３０秒
程度のエッチングを行った。基板側（試料ステージ）に
も２０WのＲＦ（13.56MHz）電力を投入し、実質的に負
の自己バイアス電圧を印加する。ＣＦ₄とＣｌ₂を混合し
た第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程
度にエッチングされる。第２のエッチング条件でのＷに
対するエッチング速度は５８．９７ｎｍ／ｍｉｎ、Ｔａ
Ｎに対するエッチング速度は６６．４３ｎｍ／ｍｉｎで
ある。なお、ゲート絶縁膜上に残渣を残すことなくエッ
チングするためには、１０〜２０％程度の割合でエッチ
ング時間を増加させると良い。

【０１１３】上記第１のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第１の導電
層及び第２の導電層の端部がテーパー形状となる。この
テーパー部の角度は１５〜４５°とすればよい。

【０１１４】こうして、第１のエッチング処理により第
１の導電層と第２の導電層から成る第１の形状の導電層
１１７〜１２１（第１の導電層１１７ａ〜１２１ａと第
２の導電層１１７ｂ〜１２１ｂ）を形成する。ゲート絶
縁膜となる絶縁膜１０７は、１０〜２０nm程度エッチン
グされ、第１の形状の導電層１１７〜１２１で覆われな
い領域が薄くなったゲート絶縁膜１１６となる。

【０１１５】次いで、レジストからなるマスクを除去せ
ずに第２のエッチング処理を行う。ここでは、エッチン
グ用ガスにＳＦ₆とＣｌ₂とＯ₂とを用い、それぞれのガ
ス流量比を２４／１２／２４（ｓｃｃｍ）とし、１．３
Paの圧力でコイル型の電極に７００WのＲＦ（13.56MH
z）電力を投入してプラズマを生成してエッチングを２
５秒行った。基板側（試料ステージ）にも１０WのＲＦ
（13.56MHz）電力を投入し、実質的に負の自己バイアス
電圧を印加する。第２のエッチング処理でのＷに対する
エッチング速度は２２７．３ｎｍ／ｍｉｎ、ＴａＮに対
するエッチング速度は３２．１ｎｍ／ｍｉｎであり、Ｔ
ａＮに対するＷの選択比は７．１であり、絶縁膜１１６
であるＳｉＯＮに対するエッチング速度は３３．７ｎｍ
／ｍｉｎであり、ＳｉＯＮに対するＷの選択比は６．８
３である。このようにエッチングガス用ガスにＳＦ₆を
用いた場合、絶縁膜１１６との選択比が高いので膜減り
を抑えることができる。本実施例では絶縁膜１１６にお
いて約８ｎｍしか膜減りが起きない。

【０１１６】この第２のエッチング処理によりＷのテー
パー角は７０°となった。この第２のエッチング処理に
より第２の導電層１２４ｂ〜１２９ｂを形成する。一
方、第１の導電層は、ほとんどエッチングされず、第１
の導電層１２４ａ〜１２９ａとなる。なお、第１の導電
層１２４ａ〜１２９ａは、第１の導電層１１７ａ〜１２
２ａとほぼ同一サイズである。実際には、第１の導電層
の幅は、第２のエッチング処理前に比べて約０．３μｍ
程度、即ち線幅全体で０．６μｍ程度後退する場合もあ
るがほとんどサイズに変化がない。

【０１１７】また、２層構造に代えて、膜厚５０ｎｍの
タングステン膜、膜厚５００ｎｍのアルミニウムとシリ
コンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタ
ン膜を順次積層した３層構造とした場合、第１のエッチ
ング処理の第１のエッチング条件としては、ＢＣｌ₃と
Ｃｌ₂とＯ₂とを原料ガスに用い、それぞれのガス流量比
を６５／１０／５（ｓｃｃｍ）とし、基板側（試料ステ
ージ）に３００ＷのＲＦ（１３．５６ＭＨｚ）電力を投
入し、１．２Ｐａの圧力でコイル型の電極に４５０Ｗの
ＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生
成して１１７秒のエッチングを行えばよく、第１のエッ
チング処理の第２のエッチング条件としては、ＣＦ₄と
Ｃｌ₂とＯ₂とを用い、それぞれのガス流量比を２５／２
５／１０（ｓｃｃｍ）とし、基板側（試料ステージ）に
も２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、１
Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．
５６ＭＨｚ）電力を投入してプラズマを生成して約３０
秒程度のエッチングを行えばよく、第２のエッチング処
理としてはＢＣｌ₃とＣｌ₂を用い、それぞれのガス流量
比を２０／６０（sccm）とし、基板側（試料ステージ）
には１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入
し、１．２Ｐａの圧力でコイル型の電極に６００ＷのＲ
Ｆ（１３．５６ＭＨｚ）電力を投入してプラズマを生成
してエッチングを行えばよい。

【０１１８】次いで、レジストからなるマスクを除去し
た後、第１のドーピング処理を行って図６（Ｄ）の状態
を得る。ドーピング処理はイオンドープ法、もしくはイ
オン注入法で行えば良い。イオンドープ法の条件はドー
ズ量を１．５×１０¹⁴atoms/cm²とし、加速電圧を６０
〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素
として、典型的にはリン（Ｐ）または砒素（Ａｓ）を用
いる。この場合、第１の導電層及び第２の導電層１２４
〜１２８がｎ型を付与する不純物元素に対するマスクと
なり、自己整合的に第１の不純物領域１３０〜１３４が
形成される。第１の不純物領域１３０〜１３４には１×
１０¹⁶〜１×１０¹⁷/cm³の濃度範囲でｎ型を付与する不
純物元素を添加する。ここでは、第１の不純物領域と同
じ濃度範囲の領域をｎ^--領域とも呼ぶ。

【０１１９】なお、本実施例ではレジストからなるマス
クを除去した後、第１のドーピング処理を行ったが、レ
ジストからなるマスクを除去せずに第１のドーピング処
理を行ってもよい。

【０１２０】次いで、図７（Ａ）に示すようにレジスト
からなるマスク１３５〜１３７を形成し第２のドーピン
グ処理を行う。マスク１３５は駆動回路のｐチャネル型
ＴＦＴを形成する半導体層のチャネル形成領域及びその
周辺の領域を保護するマスクであり、マスク１３６は駆
動回路のｎチャネル型ＴＦＴの一つを形成する半導体層
のチャネル形成領域及びその周辺の領域を保護するマス
クであり、マスク１３７は画素部のＴＦＴを形成する半
導体層のチャネル形成領域及びその周辺の領域と保持容
量となる領域とを保護するマスクである。

【０１２１】第２のドーピング処理におけるイオンドー
プ法の条件はドーズ量を１．５×１０¹⁵atoms/cm²と
し、加速電圧を６０〜１００ｋｅＶとしてリン（Ｐ）を
ドーピングする。ここでは、第２の導電層１２４ｂ〜１
２６ｂをマスクとして各半導体層に不純物領域が自己整
合的に形成される。勿論、マスク１３５〜１３７で覆わ
れた領域には添加されない。こうして、第２の不純物領
域１３８〜１４０と、第３の不純物領域１４２が形成さ
れる。第２の不純物領域１３８〜１４０には１×１０²⁰
〜１×１０²¹/cm³の濃度範囲でｎ型を付与する不純物元
素を添加されている。ここでは、第２の不純物領域と同
じ濃度範囲の領域をｎ⁺領域とも呼ぶ。

【０１２２】また、第３の不純物領域は第１の導電層に
より第２の不純物領域よりも低濃度に形成され、１×１
０¹⁸〜１×１０¹⁹/cm³の濃度範囲でｎ型を付与する不純
物元素を添加されることになる。なお、第３の不純物領
域は、テーパー形状である第１の導電層の部分を通過さ
せてドーピングを行うため、テーパ−部の端部に向かっ
て不純物濃度が増加する濃度勾配を有している。ここで
は、第３の不純物領域と同じ濃度範囲の領域をｎ^-領域
とも呼ぶ。また、マスク１３６、１３７で覆われた領域
は、第２のドーピング処理で不純物元素が添加されず、
第１の不純物領域１４４、１４５となる。

【０１２３】次いで、レジストからなるマスク１３５〜
１３７を除去した後、新たにレジストからなるマスク１
４６〜１４８を形成して図７（Ｂ）に示すように第３の
ドーピング処理を行う。

【０１２４】駆動回路において、上記第３のドーピング
処理により、ｐチャネル型ＴＦＴを形成する半導体層お
よび保持容量を形成する半導体層にｐ型の導電型を付与
する不純物元素が添加された第４の不純物領域１４９、
１５０及び第５の不純物領域１５１、１５２を形成す
る。

【０１２５】また、第４の不純物領域１４９、１５０に
は１×１０²⁰〜１×１０²¹/cm³の濃度範囲でｐ型を付与
する不純物元素が添加されるようにする。尚、第４の不
純物領域１４９、１５０には先の工程でリン（Ｐ）が添
加された領域（ｎ^--領域）であるが、ｐ型を付与する不
純物元素の濃度がその１．５〜３倍添加されていて導電
型はｐ型となっている。ここでは、第４の不純物領域と
同じ濃度範囲の領域をｐ ⁺領域とも呼ぶ。

【０１２６】また、第５の不純物領域１５１、１５２は
第２の導電層１２５ａのテーパー部と重なる領域に形成
されるものであり、１×１０¹⁸〜１×１０²⁰/cm³の濃度
範囲でｐ型を付与する不純物元素が添加されるようにす
る。ここでは、第５の不純物領域と同じ濃度範囲の領域
をｐ^-領域とも呼ぶ。

【０１２７】以上までの工程でそれぞれの半導体層にｎ
型またはｐ型の導電型を有する不純物領域が形成され
る。導電層１２４〜１２７はＴＦＴのゲート電極とな
る。また、導電層１２８は画素部において保持容量を形
成する一方の電極となる。さらに、導電層１２９は画素
部においてソース配線を形成する。

【０１２８】次いで、ほぼ全面を覆う絶縁膜（図示しな
い）を形成する。本実施例では、プラズマＣＶＤ法によ
り膜厚５０ｎｍの酸化シリコン膜を形成した。勿論、こ
の絶縁膜は酸化シリコン膜に限定されるものでなく、他
のシリコンを含む絶縁膜を単層または積層構造として用
いても良い。

【０１２９】次いで、それぞれの半導体層に添加された
不純物元素を活性化処理する工程を行う。この活性化工
程は、ランプ光源を用いたラピッドサーマルアニール法
（ＲＴＡ法）、或いはＹＡＧレーザーまたはエキシマレ
ーザーを裏面から照射する方法、或いは炉を用いた熱処
理、或いはこれらの方法のうち、いずれかと組み合わせ
た方法によって行う。

【０１３０】また、本実施例では、上記活性化の前に絶
縁膜を形成した例を示したが、上記活性化を行った後、
絶縁膜を形成する工程としてもよい。

【０１３１】次いで、窒化シリコン膜からなる第１の層
間絶縁膜１５３を形成して熱処理（３００〜５５０℃で
１〜１２時間の熱処理）を行い、半導体層を水素化する
工程を行う。（図７（Ｃ））この工程は第１の層間絶縁
膜１５３に含まれる水素により半導体層のダングリング
ボンドを終端する工程である。酸化シリコン膜からなる
絶縁膜（図示しない）の存在に関係なく半導体層を水素
化することができる。ただし、本実施例では、第２の導
電層としてアルミニウムを主成分とする材料を用いてい
るので、水素化する工程において第２の導電層が耐え得
る熱処理条件とすることが重要である。水素化の他の手
段として、プラズマ水素化（プラズマにより励起された
水素を用いる）を行っても良い。

【０１３２】次いで、第１の層間絶縁膜１５３上に有機
絶縁物材料から成る第２の層間絶縁膜１５４を形成す
る。本実施例では膜厚１．６μｍのアクリル樹脂膜を形
成する。次いで、ソース配線１２９に達するコンタクト
ホールと、導電層１２７、１２８に達するコンタクトホ
ールと、各不純物領域に達するコンタクトホールを形成
する。本実施例では複数のエッチング処理を順次行う。
本実施例では第１の層間絶縁膜をエッチングストッパー
として第２の層間絶縁膜をエッチングした後、絶縁膜
（図示しない）をエッチングストッパーとして第１の層
間絶縁膜をエッチングしてから絶縁膜（図示しない）を
エッチングした。

【０１３３】その後、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用い
て配線及び画素電極を形成する。これらの電極及び画素
電極の材料は、ＡｌまたはＡｇを主成分とする膜、また
はそれらの積層膜等の反射性の優れた材料を用いること
が望ましい。こうして、ソース電極またはドレイン電極
１５５〜１６０、ゲート配線１６２、接続配線１６１、
画素電極１６３が形成される。

【０１３４】以上の様にして、ｎチャネル型ＴＦＴ２０
１、ｐチャネル型ＴＦＴ２０２、ｎチャネル型ＴＦＴ２
０３を有する駆動回路２０６と、ｎチャネル型ＴＦＴか
らなる画素ＴＦＴ２０４、保持容量２０５とを有する画
素部２０７を同一基板上に形成することができる。（図
８）本明細書中ではこのような基板を便宜上アクティブ
マトリクス基板と呼ぶ。本明細書中ではこのような基板
を便宜上アクティブマトリクス基板と呼ぶ。

【０１３５】画素部２０７において、画素ＴＦＴ２０４
（ｎチャネル型ＴＦＴ）にはチャネル形成領域１６７、
ゲート電極を形成する導電層１２７の外側に形成される
第１の不純物領域（ｎ^--領域）１４５とソース領域とし
て機能する第２の不純物領域（ｎ⁺領域）１４０を有し
ている。また、保持容量２０５の一方の電極として機能
する半導体層には第４の不純物領域１５０、第５の不純
物領域１５２が形成されている。保持容量２０５は、絶
縁膜（ゲート絶縁膜と同一膜）１１６を誘電体として、
第２の電極１２８と、半導体層１５０、１５２、１６８
とで形成されている。

【０１３６】また、駆動回路２０６において、ｎチャネ
ル型ＴＦＴ２０１（第１のｎチャネル型ＴＦＴ）はチャ
ネル形成領域１６４、ゲート電極を形成する導電層１２
４の一部と絶縁膜を介して重なる第３の不純物領域（ｎ
^-領域）１４２とソース領域またはドレイン領域として
機能する第２の不純物領域（ｎ⁺領域）１３８を有して
いる。

【０１３７】また、駆動回路２０６において、ｐチャネ
ル型ＴＦＴ２０２にはチャネル形成領域１６５、ゲート
電極を形成する導電層１２５の一部と絶縁膜を介して重
なる第５不純物領域（ｐ^-領域）１５１とソース領域ま
たはドレイン領域として機能する第４の不純物領域（ｐ
⁺領域）１４９を有している。

【０１３８】また、駆動回路２０６において、ｎチャネ
ル型ＴＦＴ２０３（第２のｎチャネル型ＴＦＴ）にはチ
ャネル形成領域１６６、ゲート電極を形成する導電層１
２６の外側に第１の不純物領域（ｎ^--領域）１４４とソ
ース領域またはドレイン領域として機能する第２の不純
物領域（ｎ⁺領域）１３９を有している。

【０１３９】これらのＴＦＴ２０１〜２０３を適宜組み
合わせてシフトレジスタ回路、バッファ回路、レベルシ
フタ回路、ラッチ回路などを形成し、駆動回路２０６を
形成すればよい。例えば、ＣＭＯＳ回路を形成する場合
には、ｎチャネル型ＴＦＴ２０１とｐチャネル型ＴＦＴ
２０２を相補的に接続して形成すればよい。

【０１４０】特に、駆動電圧が高いバッファ回路には、
ホットキャリア効果による劣化を防ぐ目的から、ｎチャ
ネル型ＴＦＴ２０３の構造が適している。

【０１４１】また、信頼性が最優先とされる回路には、
ＧＯＬＤ構造であるｎチャネル型ＴＦＴ２０１の構造が
適している。

【０１４２】また、半導体膜表面の平坦化を向上させる
ことによって信頼性を向上させることができるので、Ｇ
ＯＬＤ構造のＴＦＴにおいて、ゲート電極とゲート絶縁
膜を介して重なる不純物領域の面積を縮小しても十分な
信頼性を得ることができる。具体的にはＧＯＬＤ構造の
ＴＦＴにおいてゲート電極のテーパー部となる部分サイ
ズを小さくしても十分な信頼性を得ることができる。

【０１４３】また、ＧＯＬＤ構造のＴＦＴにおいてはゲ
ート絶縁膜が薄くなると寄生容量が増加するが、ゲート
電極（第１導電層）のテーパー部となる部分サイズを小
さくして寄生容量を低減すれば、ｆ特性も向上してさら
なる高速動作が可能となり、且つ、十分な信頼性を有す
るＴＦＴとなる。

【０１４４】また、本実施例では反射型の表示装置を形
成するためのアクティブマトリクス基板を作製する例を
示したが、画素電極を透明導電膜で形成すると、フォト
マスクは１枚増えるものの、透過型の表示装置を形成す
ることができる。

【０１４５】［実施例２］本実施例では、実施例１で作
製したアクティブマトリクス基板から、アクティブマト
リクス型液晶表示装置を作製する工程を以下に説明す
る。説明には図９を用いる。

【０１４６】まず、実施例１に従い、図８の状態のアク
ティブマトリクス基板を得た後、図８のアクティブマト
リクス基板上に配向膜を形成しラビング処理を行う。な
お、本実施例では配向膜を形成する前に、アクリル樹脂
膜等の有機樹脂膜をパターニングすることによって基板
間隔を保持するための柱状のスペーサを所望の位置に形
成した。また、柱状のスペーサに代えて、球状のスペー
サを基板全面に散布してもよい。

【０１４７】次いで、対向基板を用意する。この対向基
板には、着色層、遮光層が各画素に対応して配置された
カラーフィルタが設けられている。また、駆動回路の部
分にも遮光層を設けた。このカラーフィルタと遮光層と
を覆う平坦化膜を設けた。次いで、平坦化膜上に透明導
電膜からなる対向電極を画素部に形成し、対向基板の全
面に配向膜を形成し、ラビング処理を施す。

【０１４８】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール材で貼り
合わせる。シール材にはフィラーが混入されていて、こ
のフィラーと柱状スペーサによって均一な間隔を持って
２枚の基板が貼り合わせられる。その後、両基板の間に
液晶材料を注入し、封止剤（図示せず）によって完全に
封止する。液晶材料には公知の液晶材料を用いれば良
い。このようにしてアクティブマトリクス型液晶表示装
置が完成する。そして、必要があれば、アクティブマト
リクス基板または対向基板を所望の形状に分断する。さ
らに、公知の技術を用いて偏光板や位相差板等の光学フ
ィルムを適宜設ける。そして、公知の技術を用いてＦＰ
Ｃを貼りつける。

【０１４９】こうして得られた液晶モジュールの構成を
図９の上面図を用いて説明する。

【０１５０】アクティブマトリクス基板３０１の中央に
は、画素部３０４が配置されている。画素部３０４の上
側には、ソース信号線を駆動するためのソース信号線駆
動回路３０２が配置されている。画素部３０４の左右に
は、ゲート信号線を駆動するためのゲート信号線駆動回
路３０３が配置されている。本実施例に示した例では、
ゲート信号線駆動回路３０３は画素部に対して左右対称
配置としているが、これは片側のみの配置でも良く、液
晶モジュールの基板サイズ等を考慮して、設計者が適宜
選択すれば良い。ただし、回路の動作信頼性や駆動効率
等を考えると、図９に示した左右対称配置が望ましい。

【０１５１】各駆動回路への信号の入力は、フレキシブ
ルプリント基板（Flexible Print Circuit：ＦＰＣ）３
０５から行われる。ＦＰＣ３０５は、基板３０１の所定
の場所まで配置された配線に達するように、層間絶縁膜
および樹脂膜にコンタクトホールを開口し、接続電極３
０９を形成した後、異方性導電膜等を介して圧着され
る。本実施例においては、接続電極はＩＴＯを用いて形
成した。

【０１５２】駆動回路、画素部の周辺には、基板外周に
沿ってシール剤３０７が塗布され、あらかじめアクティ
ブマトリクス基板上に形成されたスペーサ３１０によっ
て一定のギャップ（基板３０１と対向基板３０６との間
隔）を保った状態で、対向基板３０６が貼り付けられ
る。その後、シール剤３０７が塗布されていない部分よ
り液晶素子が注入され、封止剤３０８によって密閉され
る。以上の工程により、液晶モジュールが完成する。

【０１５３】また、ここでは全ての駆動回路を基板上に
形成した例を示したが、駆動回路の一部に数個のＩＣを
用いてもよい。

【０１５４】また、本実施例は、実施例１と自由に組み
あわせることが可能である。

【０１５５】［実施例３］実施例１では画素電極が反射
性を有する金属材料で形成された反射型の表示装置の例
を示したが、本実施例では画素電極を透光性を有する導
電膜で形成した透過型の表示装置の例を示す。

【０１５６】層間絶縁膜を形成する工程までは実施例１
と同じであるので、ここでは省略する。実施例１に従っ
て層間絶縁膜を形成した後、透光性を有する導電膜から
なる画素電極６０１を形成する。透光性を有する導電膜
としては、ＩＴＯ（酸化インジウム酸化スズ合金）、酸
化インジウム酸化亜鉛合金（Ｉｎ₂Ｏ₃―ＺｎＯ）、酸化
亜鉛（ＺｎＯ）等を用いればよい。

【０１５７】その後、層間絶縁膜６００にコンタクトホ
ールを形成する。次いで、画素電極と重なる接続電極６
０２を形成する。この接続電極６０２は、コンタクトホ
ールを通じてドレイン領域と接続されている。また、こ
の接続電極と同時に他のＴＦＴのソース電極またはドレ
イン電極も形成する。

【０１５８】また、ここでは全ての駆動回路を基板上に
形成した例を示したが、駆動回路の一部に数個のＩＣを
用いてもよい。

【０１５９】以上のようにしてアクティブマトリクス基
板が形成される。このアクティブマトリクス基板を用
い、実施例２に従って液晶モジュールを作製し、バック
ライト６０４、導光板６０５を設け、カバー６０６で覆
えば、図１０にその断面図の一部を示したようなアクテ
ィブマトリクス型液晶表示装置が完成する。なお、カバ
ーと液晶モジュールは接着剤や有機樹脂を用いて貼り合
わせる。また、基板と対向基板を貼り合わせる際、枠で
囲んで有機樹脂を枠と基板との間に充填して接着しても
よい。また、透過型であるので偏光板６０３は、アクテ
ィブマトリクス基板と対向基板の両方に貼り付ける。

【０１６０】また、本実施例は、実施例１、または実施
例２と自由に組みあわせることが可能である。

【０１６１】［実施例４］本実施例では、有機発光素子
（ＯＬＥＤ：Organic Light Emitting Device）を備え
た発光表示装置を作製する例を図１１に示す。

【０１６２】ＯＬＥＤは、電場を加えることで発生する
ルミネッセンス（Electroluminescence）が得られる有
機化合物（有機発光材料）を含む層（以下、有機発光層
と記す）と、陽極と、陰極とを有している。有機化合物
におけるルミネッセンスには、一重項励起状態から基底
状態に戻る際の発光（蛍光）と三重項励起状態から基底
状態に戻る際の発光（リン光）とがあるが、本発明の発
光装置は、上述した発光のうちの、いずれか一方の発光
を用いていても良いし、または両方の発光を用いていて
も良い。

【０１６３】なお、本明細書では、ＯＬＥＤの陽極と陰
極の間に形成された全ての層を有機発光層と定義する。
有機発光層には具体的に、発光層、正孔注入層、電子注
入層、正孔輸送層、電子輸送層等が含まれる。基本的に
ＯＬＥＤは、陽極／発光層／陰極が順に積層された構造
を有しており、この構造に加えて、陽極／正孔注入層／
発光層／陰極や、陽極／正孔注入層／発光層／電子輸送
層／陰極等の順に積層した構造を有していることもあ
る。

【０１６４】図１１（Ａ）は、ＯＬＥＤを有するモジュ
ール、いわゆるＥＬモジュールの上面図、図１１（Ｂ）
は図１１（Ａ）をＡ−Ａ’で切断した断面図である。絶
縁表面を有する基板９００（例えば、ガラス基板、結晶
化ガラス基板、もしくはプラスチック基板等）に、画素
部９０２、ソース側駆動回路９０１、及びゲート側駆動
回路９０３を形成する。これらの画素部や駆動回路は、
上記実施例に従えば得ることができる。

【０１６５】また、９１８はシール材、９１９はＤＬＣ
膜などからなる保護膜であり、画素部および駆動回路部
はシール材９１８で覆われ、そのシール材は保護膜９１
９で覆われている。さらに、接着材を用いてカバー材９
２０で封止されている。カバー材９２０としては、プラ
スチック、ガラス、金属、セラミックス等、いかなる組
成の基材でもよい。また、カバー材９２０の形状および
支持体の形状も特に限定されず、平面を有するもの、曲
面を有するもの、可曲性を有するもの、フィルム状のも
のであってもよい。熱や外力などによる変形に耐えるた
めカバー材９２０は基板９００と同じ材質のもの、例え
ばガラス基板を用いることが望ましく、本実施例では、
サンドブラスト法などにより図１１に示す凹部形状（深
さ３〜１０μｍ）に加工する。さらに加工して乾燥剤９
２１が設置できる凹部（深さ５０〜２００μｍ）を形成
することが望ましい。また、多面取りでＥＬモジュール
を製造する場合、基板とカバー材とを貼り合わせた後、
ＣＯ₂レーザー等を用いて端面が一致するように分断し
てもよい。

【０１６６】また、ここでは図示しないが、用いる金属
層（ここでは陰極など）の反射により背景が映り込むこ
とを防ぐために、位相差板（λ／４板）や偏光板からな
る円偏光板と呼ばれる円偏光手段を基板９００上に設け
てもよい。

【０１６７】なお、９０８はソース側駆動回路９０１及
びゲート側駆動回路９０３に入力される信号を伝送する
ための配線であり、外部入力端子となるＦＰＣ（フレキ
シブルプリントサーキット）９０９からビデオ信号やク
ロック信号を受け取る。また、本実施例の発光装置は、
デジタル駆動であってもよく、アナログ駆動であっても
よく、ビデオ信号はデジタル信号であってもよいし、ア
ナログ信号であってもよい。なお、ここではＦＰＣしか
図示されていないが、このＦＰＣにはプリント配線基盤
（ＰＷＢ）が取り付けられていても良い。本明細書にお
ける発光装置には、発光装置本体だけでなく、それにＦ
ＰＣもしくはＰＷＢが取り付けられた状態をも含むもの
とする。また、これらの画素部や駆動回路と同一基板上
に複雑な集積回路（メモリ、ＣＰＵ、コントローラ、Ｄ
／Ａコンバータ等）を形成することも可能であるが、少
ないマスク数での作製は困難である。従って、メモリ、
ＣＰＵ、コントローラ、Ｄ／Ａコンバータ等を備えたＩ
Ｃチップを、ＣＯＧ（chipon glass）方式やＴＡＢ（ta
pe automated bonding）方式やワイヤボンディング方法
で実装することが好ましい。

【０１６８】次に、断面構造について図１１（Ｂ）を用
いて説明する。基板９００上に絶縁膜９１０が設けら
れ、絶縁膜９１０の上方には画素部９０２、ゲート側駆
動回路９０３が形成されており、画素部９０２は電流制
御用ＴＦＴ９１１とそのドレインに電気的に接続された
画素電極９１２を含む複数の画素により形成される。実
際には一つの画素内に複数のＴＦＴが作り込まれるが、
ここでは簡略化のため、電流制御用ＴＦＴ９１１のみを
図示した。また、ゲート側駆動回路９０３はｎチャネル
型ＴＦＴ９１３とｐチャネル型ＴＦＴ９１４とを組み合
わせたＣＭＯＳ回路を用いて形成される。

【０１６９】これらのＴＦＴ（９１１、９１３、９１４
を含む）は、上記実施例１のｎチャネル型ＴＦＴ２０
１、上記実施例１のｐチャネル型ＴＦＴ２０２に従って
作製すればよい。なお、ここではトップゲート型ＴＦＴ
を用いた例を示したが、ＴＦＴの構造に限定されず、例
えばボトムゲート型ＴＦＴを用いることも可能である。

【０１７０】また、ＯＬＥＤを有する表示装置において
は、ＯＬＥＤに一定の電圧を印加して電流を供給するよ
うに回路設計を行った駆動方法や、ＯＬＥＤに一定の電
流が供給されるようにＯＬＥＤに印加する電圧を調節す
るように回路設計を行った駆動方法や、ＯＬＥＤに一定
の電流が供給されるように回路設計を行った駆動方法な
どがあるが、駆動方法によらず、ＯＬＥＤと電気的に接
続され、且つ、ＯＬＥＤに電流を供給するＴＦＴ（本明
細書中、このＴＦＴ９１１を電流制御用ＴＦＴと呼ぶ）
のオン電流（Ｉ_on）で画素の輝度が決定される。従っ
て、各ＴＦＴのオン電流が一定でなければ輝度にバラツ
キが生じてしまうという問題があった。これらの問題
は、本発明により解決できる。

【０１７１】なお、本実施例では、スイッチングＴＦＴ
にｎチャネル型ＴＦＴを用い、電流制御用ＴＦＴ９１１
にｐチャネル型ＴＦＴを用いたが、本発明はこの構成に
限定されない。スイッチングＴＦＴと電流制御用ＴＦＴ
はｐチャネル型ＴＦＴでもｎチャネル型ＴＦＴでも良
い。ただし、ＯＬＥＤの陽極を画素電極として用いる場
合、駆動用ＴＦＴはｐチャネル型ＴＦＴであることが望
ましく、ＯＬＥＤの陰極を画素電極として用いる場合、
駆動用ＴＦＴはｎチャネル型ＴＦＴであることが望まし
い。

【０１７２】また、実施例１では画素部のオフ電流値を
低減するために、図７（Ａ）で示したマスク１３７を用
いて第２のドーピングを行っているが、本実施例ではマ
スク数低減のため、マスクを形成せずに第２のドーピン
グを行っている。

【０１７３】電流制御用ＴＦＴ９１１の一方の不純物領
域と電気的に接続している電極に電気的に接続された画
素電極９１２はＯＬＥＤの陽極として機能する。陽極
は、仕事関数の大きい導電膜、代表的には酸化物導電膜
が用いられる。酸化物導電膜としては、酸化インジウ
ム、酸化スズ、酸化亜鉛もしくはそれらの化合物を用い
れば良い。また、画素電極９１２の両端にはバンク９１
５が形成され、画素電極９１２上にはＥＬ層９１６およ
びＯＬＥＤの陰極９１７が形成される。

【０１７４】ＥＬ層９１６としては、発光層、電荷輸送
層または電荷注入層を自由に組み合わせてＥＬ層（発光
及びそのためのキャリアの移動を行わせるための層）を
形成すれば良い。例えば、低分子系有機ＥＬ材料や高分
子系有機ＥＬ材料を用いればよい。また、ＥＬ層として
一重項励起により発光（蛍光）する発光材料（シングレ
ット化合物）からなる薄膜、または三重項励起により発
光（リン光）する発光材料（トリプレット化合物）から
なる薄膜を用いることができる。また、電荷輸送層や電
荷注入層として炭化珪素等の無機材料を用いることも可
能である。これらの有機ＥＬ材料や無機材料は公知の材
料を用いることができる。

【０１７５】陰極９１７は全画素に共通の配線としても
機能し、接続配線９０８を経由してＦＰＣ９０９に電気
的に接続されている。陰極９１７に用いる材料としては
仕事関数の小さい金属（代表的には周期表の１族もしく
は２族に属する金属元素）や、これらを含む合金を用い
ることが好ましいとされている。仕事関数が小さければ
小さいほど発光効率が向上するため、中でも、陰極に用
いる材料としては、アルカリ金属の一つであるＬｉ（リ
チウム）を含む合金材料が望ましい。さらに、画素部９
０２及びゲート側駆動回路９０３に含まれる素子は全て
陰極９１７、シール材９１８、及び保護膜９１９で覆わ
れている。

【０１７６】なお、シール材９１８としては、できるだ
け可視光に対して透明もしくは半透明な材料を用いるの
が好ましい。また、シール材９１８はできるだけ水分や
酸素を透過しない材料であることが望ましい。

【０１７７】また、シール材９１８を用いてＯＬＥＤを
完全に覆った後、すくなくとも図１１に示すようにＡｌ
ＯＮ膜、ＡｌＮ膜、Ａｌ₂Ｏ₃膜、またはＤＬＣ膜から選
ばれた単層または積層からなる保護膜９１９をシール材
９１８の表面（露呈面）に設けることが好ましい。ま
た、基板の裏面を含む全面に保護膜を設けてもよい。こ
こで、外部入力端子（ＦＰＣ）が設けられる部分に保護
膜が成膜されないように注意することが必要である。マ
スクを用いて保護膜が成膜されないようにしてもよい
し、ＣＶＤ装置で使用するマスキングテープ等のテープ
で外部入力端子部分を覆うことで保護膜が成膜されない
ようにしてもよい。

【０１７８】以上のような構造でＯＬＥＤをシール材９
１８及び保護膜で封入することにより、ＯＬＥＤを外部
から完全に遮断することができ、外部から水分や酸素等
のＥＬ層の酸化による劣化を促す物質が侵入することを
防ぐことができる。従って、信頼性の高い発光装置を得
ることができる。

【０１７９】また、画素電極に一定の電流が流れるよう
に配置されたＴＦＴ（駆動回路または画素に配置される
ＯＬＥＤに電流を供給するＴＦＴ）の電気特性のバラツ
キを低減することができ、輝度のバラツキを低減でき
る。

【０１８０】また、画素電極を陰極とし、ＥＬ層と陽極
を積層して図１１とは逆方向に発光する構成としてもよ
い。

【０１８１】本実施例では、実施例１で得られる電気特
性のバラツキが低減され、且つ、信頼性ともに高いＴＦ
Ｔを用いるため、従来の素子に比べて輝度のバラツキが
少ないＯＬＥＤを形成することができる。また、そのよ
うなＯＬＥＤを有する発光装置を表示部として用いるこ
とにより高性能な電気器具を得ることができる。

【０１８２】なお、本実施例は実施例１と自由に組み合
わせることが可能である。

【０１８３】［実施例５］本発明を実施して形成された
駆動回路や画素部は様々なモジュール（アクティブマト
リクス型液晶モジュール、アクティブマトリクス型ＥＬ
モジュール、アクティブマトリクス型ＥＣモジュール）
に用いることができる。即ち、本発明を実施することに
よって、それらを組み込んだ全ての電子機器が完成され
る。

【０１８４】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴ
ーグル型ディスプレイ）、カーナビゲーション、プロジ
ェクタ、カーステレオ、パーソナルコンピュータ、携帯
情報端末（モバイルコンピュータ、携帯電話または電子
書籍等）などが挙げられる。それらの一例を図１２、図
１３に示す。

【０１８５】図１２（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。

【０１８６】図１２（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。

【０１８７】図１２（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。

【０１８８】図１２（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。

【０１８９】図１２（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。

【０１９０】図１２（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。

【０１９１】図１３（Ａ）は携帯電話であり、本体２９
０１、音声出力部２９０２、音声入力部２９０３、表示
部２９０４、操作スイッチ２９０５、アンテナ２９０
６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７
等を含む。

【０１９２】図１３（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。

【０１９３】図１３（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。

【０１９４】ちなみに図１３（Ｃ）に示すディスプレイ
は中小型または大型のもの、例えば５〜２０インチの画
面サイズのものである。また、このようなサイズの表示
部を形成するためには、基板の一辺が１ｍのものを用
い、多面取りを行って量産することが好ましい。

【０１９５】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器の作製方法に適用すること
が可能である。また、本実施例の電子機器は、実施の形
態１乃至３、実施例１乃至４のどのような組み合わせか
らなる構成を用いても実現することができる。

【０１９６】

【発明の効果】本発明により十分に結晶化を助長する金
属元素が低減または除去された結晶構造を有する半導体
膜を得ることができ、該半導体膜を活性層とするＴＦＴ
において電気特性の向上、及び、個々の素子間でのバラ
ツキを低減することができる。特に、液晶表示装置にお
いては、ＴＦＴ特性のバラツキに起因する表示むらを低
減できる。

【０１９７】加えて、ＯＬＥＤを有する半導体装置にお
いては、画素電極に一定の電流が流れるように配置され
たＴＦＴ（駆動回路または画素に配置されるＯＬＥＤに
電流を供給するＴＦＴ）のオン電流（Ｉ_on）のバラツキ
を低減することができ、輝度のバラツキを低減できる。

【０１９８】また、本発明により結晶化を助長する金属
元素だけでなく、不純物となる他の金属元素（Ｆｅ、Ｃ
ｕなど）も除去または低減することができる。

【図面の簡単な説明】

【図１】 実施の形態１を示す工程断面図である。

【図２】 実施の形態２を示す工程断面図である。

【図３】 実施の形態３を示す工程断面図である。

【図４】 単層と積層とを比較したアルゴン／シリコ
ン濃度比を示す図である。

【図５】 酸素濃度とニッケル濃度の関係を示すＳＩ
ＭＳ分析を示す図である。

【図６】 工程断面図を示す図である。

【図７】 工程断面図を示す図である。

【図８】 工程断面図を示す図である。

【図９】 液晶表示装置の上面図を示す図である。

【図１０】 アクティブマトリクス型液晶表示装置の断
面構造図である。

【図１１】 発光装置の上面図および断面図を示す図で
ある。

【図１２】 電子機器の一例を示す図である。

【図１３】 電子機器の一例を示す図である。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６２７Ｇ 29/786 ６２７Ｚ Ｆターム(参考） 2H092 JA24 JA49 KA01 KA02 KA05 KA10 5F045 AA08 AB03 AC01 AC16 AD07 AE17 AE19 AF07 BB12 BB14 CA15 HA12 HA16 5F052 AA02 AA17 AA24 BA02 BB02 BB03 BB07 CA10 DA02 DA03 DB02 DB03 DB07 EA12 EA15 EA16 FA06 FA19 JA01 5F110 AA01 AA30 BB02 CC02 DD01 DD02 DD03 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE08 EE14 EE15 EE23 EE28 FF04 FF30 FF35 GG01 GG02 GG13 GG33 GG34 GG43 GG45 GG47 HJ01 HJ12 HJ13 HJ23 HL02 HL03 HL04 HM15 NN02 NN03 NN04 NN24 NN27 NN72 PP01 PP02 PP03 PP04 PP06 PP10 PP13 PP29 PP34 PP35 PP40 QQ11 QQ23 QQ25 QQ28

Claims (10)

【特許請求の範囲】
1. 【請求項１】絶縁表面上に非晶質構造を有する第１の半
   導体膜を形成する第１工程と、 前記非晶質構造を有する第１の半導体膜に金属元素を添
   加する第２工程と、 前記第１の半導体膜を結晶化させて結晶構造を有する第
   １の半導体膜を形成する第３工程と、 前記結晶構造を有する第１の半導体膜の表面にバリア層
   を形成する第４の工程と、 前記バリア層上に、プラズマＣＶＤ法で成膜室に希ガス
   とシランを含むガスを導入して希ガス元素を含む半導体
   膜を成膜する処理と、該半導体膜の表面に対して前記成
   膜室からシランを含むガスを除去して希ガスのみとして
   プラズマを発生させて希ガス元素を添加する処理とを１
   回または２回以上交互に行うことによって、表面におけ
   る希ガス元素の濃度が下層よりも高い第２の半導体膜を
   形成する第５の工程と、 加熱処理を行い、前記第２の半導体膜に前記金属元素を
   ゲッタリングして結晶構造を有する第１の半導体膜中の
   前記金属元素を除去または低減する第６工程と、前記第
   ２の半導体膜を除去する第７工程と、前記バリア層を除
   去する第８工程とを有することを特徴とする半導体装置
   の作製方法。
2. 【請求項２】絶縁表面上に非晶質構造を有する第１の半
   導体膜を形成する第１工程と、 前記非晶質構造を有する第１の半導体膜に金属元素を添
   加する第２工程と、 前記第１の半導体膜を結晶化させて結晶構造を有する第
   １の半導体膜を形成する第３工程と、 前記結晶構造を有する第１の半導体膜の表面にバリア層
   を形成する第４の工程と、 プラズマを発生させて前記バリア層の表面に希ガス元素
   を添加する第５工程と、 前記バリア層上に、プラズマＣＶＤ法で成膜室に希ガス
   とシランを含むガスを導入して希ガス元素を含む半導体
   膜を成膜する処理と、該半導体膜の表面に対して前記成
   膜室からシランを含むガスを除去して希ガスのみとして
   プラズマを発生させて希ガス元素を添加する処理とを１
   回または２回以上交互に行うことによって、表面におけ
   る希ガス元素の濃度が下層よりも高い第２の半導体膜を
   形成する第６の工程と、 加熱処理を行い、前記第２の半導体膜に前記金属元素を
   ゲッタリングして結晶構造を有する第１の半導体膜中の
   前記金属元素を除去または低減する第７工程と、前記第
   ２の半導体膜を除去する第８工程と、前記バリア層を除
   去する第９工程とを有することを特徴とする半導体装置
   の作製方法。
3. 【請求項３】請求項１または請求項２において、前記成
   膜する処理における前記プラズマを発生させる際、成膜
   室に導入する希ガスとモノシランの流量比（ＳｉＨ₄：
   希ガス）を０．１：９９．９〜１：９に制御し、且つ、
   前記成膜室内における圧力を、１．３３３Ｐａ〜６６．
   ６５Ｐａとすることを特徴とする半導体装置の作製方
   法。
4. 【請求項４】絶縁表面上に非晶質構造を有する第１の半
   導体膜を形成する第１工程と、 前記非晶質構造を有する第１の半導体膜に金属元素を添
   加する第２工程と、 前記第１の半導体膜を結晶化させて結晶構造を有する第
   １の半導体膜を形成する第３工程と、 前記結晶構造を有する第１の半導体膜の表面にバリア層
   を形成する第４の工程と、 前記バリア層上に、プラズマＣＶＤ法で成膜室にシラン
   を含むガスを導入して非晶質半導体膜を成膜する処理
   と、該半導体膜の表面に対して前記成膜室からシランを
   含むガスを除去して希ガスを導入してプラズマを発生さ
   せて希ガス元素を添加する処理とを１回または２回以上
   交互に行うことによって、希ガス元素を含む第２の半導
   体膜を形成する第５の工程と、 加熱処理を行い、前記第２の半導体膜に前記金属元素を
   ゲッタリングして結晶構造を有する第１の半導体膜中の
   前記金属元素を除去または低減する第６工程と、前記第
   ２の半導体膜を除去する第７工程と、前記バリア層を除
   去する第８工程とを有することを特徴とする半導体装置
   の作製方法。
5. 【請求項５】絶縁表面上に非晶質構造を有する半導体膜
   を形成する第１工程と、 前記非晶質構造を有する半導体膜に金属元素を添加する
   第２工程と、 前記半導体膜を結晶化させて結晶構造を有する半導体膜
   を形成する第３工程と、 前記結晶構造を有する半導体膜の表面にバリア層を形成
   する第４の工程と、 プラズマを発生させて前記バリア層の表面に希ガス元素
   を添加する第５工程と、 加熱処理を行い、前記バリア層に前記金属元素をゲッタ
   リングして結晶構造を有する半導体膜中の前記金属元素
   を除去または低減する第６工程と、前記バリア層を除去
   する第７工程とを有することを特徴とする半導体装置の
   作製方法。
6. 【請求項６】絶縁表面上に非晶質構造を有する第１の半
   導体膜を形成する第１工程と、 前記非晶質構造を有する第１の半導体膜に金属元素を添
   加する第２工程と、 前記第１の半導体膜を結晶化させて結晶構造を有する第
   １の半導体膜を形成する第３工程と、 前記結晶構造を有する第１の半導体膜の表面にバリア層
   を形成する第４の工程と、 前記バリア層上に、プラズマＣＶＤ法で成膜室に希ガス
   とシランを含むガスを導入して希ガス元素を含む半導体
   膜を成膜する処理と、該半導体膜の表面に対して前記成
   膜室から希ガス及びシランを含むガスを除去した後、炭
   素を含むガスを導入してプラズマを発生させて炭素を添
   加する処理とを１回または２回以上交互に行うことによ
   って第２の半導体膜を形成する第５の工程と、 加熱処理を行い、前記第２の半導体膜に前記金属元素を
   ゲッタリングして結晶構造を有する第１の半導体膜中の
   前記金属元素を除去または低減する第６工程と、前記第
   ２の半導体膜を除去する第７工程と、前記バリア層を除
   去する第８工程とを有することを特徴とする半導体装置
   の作製方法。
7. 【請求項７】絶縁表面上に非晶質構造を有する第１の半
   導体膜を形成する第１工程と、 前記非晶質構造を有する第１の半導体膜に金属元素を添
   加する第２工程と、 前記第１の半導体膜を結晶化させて結晶構造を有する第
   １の半導体膜を形成する第３工程と、 前記結晶構造を有する第１の半導体膜の表面にバリア層
   を形成する第４の工程と、 前記バリア層上に、プラズマＣＶＤ法で成膜室に希ガス
   とシランを含むガスを導入して希ガス元素を含む半導体
   膜を成膜する処理と、該半導体膜の表面に対して前記成
   膜室から希ガス及びシランを含むガスを除去した後、酸
   素を含むガスを導入してプラズマを発生させて酸素を添
   加する処理とを１回または２回以上交互に行うことによ
   って第２の半導体膜を形成する第５の工程と、 加熱処理を行い、前記第２の半導体膜に前記金属元素を
   ゲッタリングして結晶構造を有する第１の半導体膜中の
   前記金属元素を除去または低減する第６工程と、前記第
   ２の半導体膜を除去する第７工程と、前記バリア層を除
   去する第８工程とを有することを特徴とする半導体装置
   の作製方法。
8. 【請求項８】請求項１乃至７のいずれか一において、前
   記バリア層は、膜厚１ｎｍ〜１０ｎｍの酸化シリコン膜
   または酸化窒化シリコン膜であることを特徴とする半導
   体装置の作製方法。
9. 【請求項９】請求項１乃至７のいずれか一において、前
   記金属元素はＦｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏ
   ｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複
   数種であることを特徴とする半導体装置の作製方法。
10. 【請求項１０】請求項１乃至９のいずれか一において、
    前記希ガス元素は、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから
    選ばれた一種または複数種であることを特徴とする半導
    体装置の作製方法。