JP2002222568A

JP2002222568A - 情報再生装置

Info

Publication number: JP2002222568A
Application number: JP2001017534A
Authority: JP
Inventors: Hideki Kobayashi; 秀樹小林; Hiroki Kuribayashi; 祐基栗林
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 2001-01-25
Filing date: 2001-01-25
Publication date: 2002-08-09
Anticipated expiration: 2021-01-25
Also published as: US7023947B2; US20020097823A1; JP4098477B2

Abstract

(57)【要約】【課題】遅延要素の影響を受けずにＰＬＬを広帯化
し、サンプル値系列に対し良好な追従性で安定な位相同
期を実現可能な情報記録再生装置を提供する。【解決手段】情報再生装置では、ディスク１からピッ
クアップ１０とＲＦ信号生成部１１を経由してＡ／Ｄ変
換器１２に入力されたＲＦ信号は、クロック生成部１３
からのサンプリング用クロックに従ってサンプリングさ
れ、サンプル値系列に変換される。このサンプル値系列
は、遅延要素１４を介して位相補正部１５に入力され、
位相検出部１６からの位相誤差信号に基づいて位相を補
正された後、復調部１７で復調されてユーザデータとな
る。一方、位相が補正されたサンプル値系列は、位相検
出部１６に入力されて位相誤差が検出され、生成された
位相誤差信号が位相補正部１５とクロック生成部１３に
それぞれ供給される。このように第１のＰＬＬとこれに
従属する第２のＰＬＬが構成されるので、ループ中に遅
延要素１４が含まれるない第２のＰＬＬを容易に広帯域
化できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、記録媒体から読み
出した再生信号に基づいてディジタルデータを再生する
情報再生装置に技術分野に属し、特に、サンプリング用
クロックに従って再生信号をサンプリングしてサンプル
値系列に変換するとともに、ＰＬＬ（Phase Locked Loo
p）によりサンプル値系列の位相同期を行う構成を備え
た情報再生装置の技術分野に属するものである。

【０００２】

【従来の技術】近年、ＤＶＤ等の大容量のディスク状記
録媒体を用い、ディジタルデータを再生する情報再生装
置が普及している。このような情報再生装置では、ピッ
クアップによりディスク面のピット列に対応するＲＦ信
号が読み出され、Ａ／Ｄ変換器によりアナログのＲＦ信
号がディジタルのサンプル値系列に変換される。このと
き、Ａ／Ｄ変換器に供給されるサンプリング用クロック
は、サンプル値系列に位相同期させる必要があるので、
サンプル値系列の位相を検出してクロック生成部にフィ
ードバックするためのＰＬＬが構成される。ＰＬＬは、
記録媒体に対する高速な読み出し速度に追従するため
に、できるだけ広帯域化することが望ましい。すなわ
ち、ＰＬＬの帯域が広いほど、それだけ短時間でサンプ
ル値系列に同期をとることができる。

【０００３】

【発明が解決しようとする課題】しかしながら、上記の
情報再生装置では、サンプル値系列の経路に種々の遅延
要素が介在する。例えば、サンプル値に対する処理を伴
う高域強調回路や各種信号処理回路や適応型の信号処理
などが遅延要素に該当する。そして、これらの遅延要素
がＰＬＬのループ中に挿入されることにより無駄時間が
発生し、ＰＬＬの位相余裕が減少することになる。そし
て、十分な位相余裕が確保できない場合は、ＰＬＬを広
帯域化することが困難になる。このように、ＰＬＬを備
えた情報再生装置では、遅延要素の存在によりＰＬＬの
広帯域化が制限されることが問題であった。

【０００４】そこで、本発明はこのような問題に鑑みな
されたものであり、記録媒体から読み出した再生信号に
対しＰＬＬによる位相同期をとる際に、遅延要素の存在
にかかわらずＰＬＬを広帯域化でき、良好な追従性で安
定な位相同期を実現可能な情報記録再生装置を提供する
ことを目的とする。

【０００５】

【課題を解決するための手段】上記課題を解決するため
に、請求項１に記載の情報再生装置は、記録媒体から読
み出した再生信号に基づいてディジタルデータを再生す
る情報再生装置であって、サンプリング用クロックに従
って前記再生信号をサンプリングし、サンプル値系列に
変換する変換手段と、前記サンプル値系列に対し、位相
誤差信号に基づいて位相を補正する位相補正手段と、前
記位相が補正されたサンプル値系列の位相誤差を検出
し、前記位相誤差信号を生成する位相検出手段と、前記
位相誤差信号に基づいて前記サンプル値系列に同期する
前記サンプリング用クロックを生成するクロック生成手
段とを備えることを特徴とする。

【０００６】この発明によれば、再生信号に基づくサン
プル値系列の経路において、変換手段、位相補正手段、
位相検出手段、クロック生成手段により第１のＰＬＬが
構成されるとともに、位相補正手段と位相検出手段によ
り第２のＰＬＬが構成される。よって、第１のＰＬＬと
これに従属する第２のＰＬＬに協働させる構成により、
変換手段と位相補正手段の間に遅延要素が含まれる場合
であっても第２のＰＬＬは影響を受けることがないた
め、第２のＰＬＬを広帯域化して良好な追従性で安定な
位相同期を実現可能な情報記録再生装置を実現すること
ができる。

【０００７】請求項２に記載の情報再生装置は、請求項
１に記載の情報再生装置において、前記位相補正手段
は、複数のタップで構成されたトランスバーサルフィル
タからなることを特徴とする。

【０００８】この発明によれば、複数のタップ構成を持
つトランスバーサルフィルタを位相補正手段として用い
るので、サンプル値系列の位相の補正を比較的簡単な演
算により行うことができる。

【０００９】請求項３に記載の情報再生装置は、請求項
２に記載の情報再生装置において、前記トランスバーサ
ルフィルタは、中心位置から対称的な伝達関数を用いて
フィルタ演算を行い、前記位相誤差信号に基づいてタッ
プ係数を設定することを特徴とする。

【００１０】この発明によれば、トランスバーサルフィ
ルタに入力されたサンプル値系列は、位相誤差信号に基
づくタップ係数により対称的な伝達関数で位相を補正さ
れるので、例えばインパルス応答などの伝達関数を用意
し、そのタップ位置を変化させつつ容易にフィルタ演算
を行うことができる。

【００１１】請求項４に記載の情報再生装置は、請求項
２に記載の情報再生装置において、前記トランスバーサ
ルフィルタは、中心位置から対称的な伝達関数を用いて
フィルタ演算を行い、前記位相誤差信号に基づいて前記
複数のタップの接続を選択的に切り換えることを特徴と
する。

【００１２】この発明によれば、トランスバーサルフィ
ルタに入力されたサンプル値系列は、位相誤差信号に基
づいて各タップの接続を切り換えつつ、対称的な伝達関
数で位相を補正されるので、例えばインパルス応答など
の伝達関数を用意し、そのタップ位置を変化させつつ容
易にフィルタ演算を行うことができる。

【００１３】請求項５に記載の情報再生装置は、請求項
２又は請求項３に記載の情報再生装置において、前記ト
ランスバーサルフィルタは、中心タップに対称なタップ
位置におけるタップ係数を前記位相誤差信号の極性に基
づいて選択的に設定することを特徴とする。

【００１４】この発明によれば、トランスバーサルフィ
ルタに入力されたサンプル値系列に対し、位相誤差信号
に極性に応じて対称位置のタップ係数を選択可能である
ため、位相誤差信号が正の場合と負の場合でトランスバ
ーサルフィルタの構成を共通にすることができる。

【００１５】請求項６に記載の情報再生装置は、請求項
２から請求項５のいずれかに記載の情報再生装置におい
て、前記トランスバーサルフィルタは、タップ係数に対
応するテーブル値から構成される変換テーブルを備え、
該変換テーブルを参照してタップ位置毎のタップ係数を
設定することを特徴とする。

【００１６】この発明によれば、トランスバーサルフィ
ルタにおけるタップ係数の設定は、変換テーブルを参照
することにより行うので、伝達関数をデータ化して簡易
な処理にて自在に特性が付与されたフィルタ演算を行う
ことができる。

【００１７】請求項７に記載の情報再生装置は、請求項
２から請求項６のいずれかに記載の情報再生装置におい
て、前記トランスバーサルフィルタは、前記位相誤差信
号の絶対値が所定のしきい値より大きいとき、前記中心
タップの位置から最も離れたタップ位置のタップ係数を
０にすることを特徴とする。

【００１８】この発明によれば、トランスバーサルフィ
ルタに供給される位相誤差信号の絶対値が大きい場合、
タップ位置が離れているタップ係数をゼロにしてフィル
タ演算を行うので、伝達関数におけるタップ位置の対称
性のずれを抑えて高精度のフィルタ演算を行うことがで
きる。

【００１９】請求項８に記載の情報再生装置は、請求項
２に記載の情報再生装置において、前記位相誤差信号
は、前記クロックの１周期分を越える範囲で変化し、前
記トランスバーサルフィルタは、前記位相誤差信号の変
化に対応して前記複数のタップの接続を選択的に切り換
えることを特徴とする。

【００２０】この発明によれば、トランスバーサルフィ
ルタに供給される位相誤差信号の変化の幅を大きくし、
これに対応させて各タップの接続を切り換える構成にし
たので、第２のＰＬＬにおけるサンプル値系列の補正可
能な範囲を拡大することができる。

【００２１】請求項９に記載の情報再生装置は、請求項
８に記載の情報再生装置において、前記トランスバーサ
ルフィルタは、ｎタップで構成され、前記位相誤差信号
の変化に対応して隣接するｍタップ（ｍ＜ｎ）を選択的
に接続することを特徴とする。

【００２２】この発明によれば、トランスバーサルフィ
ルタでは、ｎタップ構成を基本としつつ、位相誤差信号
の変化に対応して隣接するｍタップを実際のフィルタ演
算のために接続する構成にしたので、第２のＰＬＬにお
けるサンプル値系列の補正可能な範囲を拡大することが
できる。

【００２３】請求項１０に記載の情報再生装置は、請求
項１に記載の情報再生装置において、前記位相検出手段
には、前記サンプル値系列のゼロクロスを検出するゼロ
クロス検出手段が含まれることを特徴とする。

【００２４】この発明によれば、位相検出手段では、入
力されたサンプル値系列のゼロクロスを検出し、これに
より位相誤差を検出するので、ディジタル演算処理によ
り高精度な位相誤差を求めることができる。

【００２５】

【発明の実施の形態】以下、本発明の好適な実施の形態
を図面に基づいて説明する。本実施形態においては、Ｄ
ＶＤ等のディスク状記録媒体を再生し、ユーザデータを
外部出力する情報再生装置に対し本発明を適用する場合
の構成を説明する。

【００２６】図１は、本実施形態に係る情報再生装置に
おいて、本発明に関する要部構成を示すブロック図であ
る。図１においては、装着されたディスク１に対する再
生動作を行うべく、ピックアップ１０と、ＲＦ信号生成
部１１と、Ａ／Ｄ変換器１２と、クロック生成部１３
と、遅延要素１４と、位相補正部１５と、位相検出部１
６と、復調部１７が含まれる。なお、かかる再生動作の
全体は、ＣＰＵ（不図示）により全体的に制御され、各
構成要素に対してＣＰＵから制御信号が送出される。

【００２７】ここで、図１に示す構成では、第１のＰＬ
Ｌとこれに従属する第２のＰＬＬが含まれることが特徴
である。第１のＰＬＬは、Ａ／Ｄ変換器１２、遅延要素
１４、第２のＰＬＬ、クロック生成部１３によりループ
が構成される。一方、第２のＰＬＬは、位相補正部１５
と位相検出部１６によりループが構成される。本実施形
態に係る情報再生装置では、後述するように、２重に構
成された第１のＰＬＬと第２のＰＬＬを協働させること
により位相同期の追従性、すなわち広帯域化が可能であ
る。

【００２８】図１の構成において、ピックアップ１０
は、ディスク１に光ビームを照射してピットパターンに
対応する受光信号を出力するための図示しないレーザ光
源、光学系、ディテクタを備えている。そして、ＲＦ信
号生成部１１は、ピックアップ１０から出力された受光
信号に基づいて、ディスク１に形成されたピット列に応
じてレベルが変化するアナログ再生信号であるＲＦ信号
を生成する。例えば、光ピックアップ１０のディテクタ
が４分割形状であれば、４つの領域からの受光信号の和
をとることによりＲＦ信号が得られる。

【００２９】Ａ／Ｄ変換器１２は、クロック生成部１３
から供給される位相同期されたサンプリング用クロック
に従ってＲＦ信号をサンプリングすることにより、アナ
ログ信号からディジタル信号への変換を行い、得られた
サンプル値系列を出力する。理想的な条件であれば、Ａ
／Ｄ変換器１２から出力されるサンプル値系列は、ピッ
ト列にてサンプリングすべき位置に一致するが、種々の
要因で位相誤差が生じるため、後述するような位相制御
を行う必要が生じる。

【００３０】クロック生成部１３は、上述のサンプリン
グ用クロックを生成するためのＶＣＯ（Voltage Contro
lled Oscillator）を含み、このＶＣＯの周波数と位相
を制御電圧に基づいて制御することにより、サンプル値
系列の位相同期をとることができる。また、クロック生
成部１３には、位相検出部１６から出力される位相誤差
信号を平滑化するためのループフィルタが含まれる。こ
のループフィルタは、例えば所定の時定数を持つ積分器
であり、その出力は上記の制御電圧を与えることにな
る。

【００３１】遅延要素１４は、第１のＰＬＬのループ中
に含まれる情報再生装置に各構成要素のうち、位相を遅
延させる要因となる構成要素を総括的に表現するもので
ある。具体的な遅延要素１４としては、ＲＦ信号の高域
成分を強調するための高域強調回路や適応型の信号処理
を施すための信号処理回路などを挙げることができる。
かかる遅延要素１４は、ＰＬＬに無駄時間を生じさせる
ことにより位相余裕の減少につながる。このことは、Ｐ
ＬＬを広帯域化する際に制限となるが、本実施形態にお
いては後述する構成によってＰＬＬの広帯域化を実現し
ている。

【００３２】位相補正部１５は、遅延要素１４を通った
後のサンプル値系列の位相を補正すべく、複数のタップ
構成により、サンプル値系列に対し所望の伝達関数に対
応するタップ係数を用いてディジタルのフィルタ演算を
施すトランスバーサルフィルタを含んでいる。かかるト
ランスバーサルフィルタは、後述の変換テーブルを参照
してタップ係数を逐次更新しつつフィルタ演算を行うよ
うに構成され、上述の位相検出部１６から供給される位
相誤差信号に応じて適切なタップ係数が決定される。位
相補正部１５の具体的な構成及び動作については後述す
る。

【００３３】位相検出部１６は、位相補正部１５から出
力される位相補正後のサンプル値系列に対するゼロクロ
ス検出を行ってゼロクロスサンプル値を抽出し、これに
基づき位相誤差信号を生成する。この位相誤差信号は、
上述の位相補正後のサンプル値系列から抽出される位相
誤差からなるデータ系列であり、第２のＰＬＬにおいて
は、上述したように位相補正部１５に対し供給されると
ともに、第１のＰＬＬにおいては、クロック生成部１３
に対し供給される。

【００３４】復調部１７は、位相補正部１５から出力さ
れる位相補正後のサンプル値系列に対し、エラー訂正な
ど必要な信号処理を施すとともにユーザデータを復調し
て外部出力する。

【００３５】このように本実施形態では、第１のＰＬＬ
に加えて第２のＰＬＬを設けた構成としたので、遅延要
素１４による影響を低減することができる。すなわち、
第１のＰＬＬのみ設ける構成では、遅延要素１４により
第１のＰＬＬに無駄時間が生じ、位相余裕が減少するこ
とになるため、ＰＬＬの広帯域化が困難になる。これに
対し、本実施形態の構成の場合、別途設けた第２のＰＬ
Ｌのループ中には、遅延要素１４が含まれないので、広
帯域化が可能となる。すなわち、第１のＰＬＬを低い帯
域にし、第２のＰＬＬを広帯域化することにより、ゆっ
くりとした外乱には第１のＰＬＬで追従する一方、高周
波の外乱には第２のＰＬＬでサンプル値系列の位相補正
を行って、広い周波数範囲で良好な特性を実現すること
ができる。

【００３６】次に、図１に含まれる位相検出部１６の動
作について具体的に説明する。図２は、位相検出部１６
における位相誤差の検出方法の概念を説明する図であ
る。図２において、位相検出部１６に入力されたサンプ
ル値系列について、横軸がサンプル値の時間に対応し、
縦軸がサンプル値（Ａ／Ｄ変換器１２のレンジに対応す
る）に対応する。そして、図２に配置された３つの白丸
は、位相誤差がゼロとなる場合のサンプル値を表してい
る。このとき、図２の範囲がゼロクロス近傍であるた
め、３つの白丸の各サンプル値が直線で結ばれるものと
仮定できる。この直線は、横軸Ｘ、縦軸Ｙ、図６のサン
プル値Ａを用いて次式のように表される。

【００３７】Ｙ＝ＡＸ／２π （１）また、（１）式の横軸Ｘをπで正規化すると（２）式の
ように表される。

【００３８】Ｙ＝ＡＸ／２（２）一方、位相検出部１６では、サンプル値系列において図
２の白丸の位置からずれた位置に存在するゼロクロスサ
ンプル値を抽出する。ゼロクロスサンプル値としては、
前後のサンプル値間で負から正、あるいは正から負へと
極性が判定する場合に、その変化の方向に応じてゼロに
最も近接する特定のサンプル値が選ばれる。このように
選択されたゼロクロスサンプル値は、図２の黒丸で示さ
れるとする。すると位相誤差ｋは、黒丸のサンプル値
Ｂ、白丸のサンプル値Ａを用い、横軸Ｘをπで正規化す
ることにより、次式のように表される。

【００３９】ｋ＝２Ｂ／Ａ（３）なお、実際には、上述の位相誤差ｋを含む実際のサンプ
ル値系列が、図２の点線で示すように推移する。この場
合、上記の黒丸のサンプル値Ｂは、図２にＹ軸上の四角
で示すサンプル値Ｂとして選択される。すなわち、ゼロ
クロス近傍のサンプル値系列は、次式により表される。

【００４０】Ｙ＝ＡＸ／２＋Ｂ（４）このように、位相誤差ｋに対し上記の（３）式に基づく
サンプル値系列の変化に従って逐次更新を行うことによ
り、位相検出部１６から位相誤差信号が出力され、それ
ぞれクロック生成部１３と位相補正部１５に対しフィー
ドバックされることになる。

【００４１】次に、図１に含まれる位相補正部１５の構
成及び動作について具体的に説明する。以下、図３〜図
１１を参照して、位相補正部１５に関する基本的な概念
と具体的な構成及び各変形例について説明する。

【００４２】まず、位相補正部１５の動作概念を説明す
る。図３は、位相補正部１５におけるサンプル値系列に
対する位相補正の概念を示す図である。図３において、
黒丸で示すサンプル値系列が時間軸に沿って順次入力さ
れるものとする。そして、黒丸のうちゼロクロスの近い
Ａ点は、外乱の影響でサンプル値がゼロにならない。こ
のＡ点のゼロからのずれは、位相検出部１６で検出され
る位相誤差量に対応する。よって、この位相誤差量に基
づいて位相補正部１５においてサンプル値系列の位相を
補正すると、図３の白丸で示すサンプル値系列を得るこ
とができる。この場合、黒丸のＡ点は白丸のＢ点に移動
するため、ゼロクロスサンプル値を得ることができる。
かかる位相補正部１５の動作は、図３の下側に示すよう
に、ＲＦ信号に対しクロック生成部１３からのサンプリ
ング用クロックでサンプリングを行った後、そのサンプ
リング用クロックから位相が若干ずれた仮想サンプリン
グ用クロックで再度サンプリングを行うことと等価であ
る。

【００４３】次に、位相補正部１５の具体的な構成の前
提として、トランスバーサルフィルタにより実現される
ディジタルのフィルタ演算の概念を説明する。トランス
バーサルフィルタにおける演算は、上述の位相誤差ｋを
用いて、入力されたサンプル値系列に対する伝達関数Ｈ
（ｚ）により次式で表現される。

【００４４】Ｈ（ｚ）＝ΣＡ_n（ｋ）・ｚ^-n（−∞≦ｎ≦∞）（５）Ａ_n（ｋ）＝ｓｉｎ（ｋ＋２ｎπ）／（ｋ＋２ｎπ）（６）このＡ_n（ｋ）によりトランスバーサルフィルタのタッ
プ係数が与えられるのであるが、（５）、（６）式の条
件はｎが無限の範囲を持つことになるので、現実的には
有限のタップ係数にする必要がある。ここで、ｎ→∞と
したとき、（６）式に基づいてＡ_n（ｋ）→０となるた
め、−Ｍ≦ｎ≦Ｌ（Ｍ，Ｌ；整数）の範囲で実現するこ
とができる。

【００４５】位相補正部１５では、トランスバーサルフ
ィルタの演算に必要なタップ係数が用意される。ここ
で、Ａ_n（ｋ）＝Ａ_-n（ｋ）の関係が成り立てば、タッ
プ係数を共通化してタップ数を減らすことができ、Ａ_n
（ｋ）（０≦ｎ≦ｍａｘ（Ｍ，Ｌ））、あるいは、Ａ_n
（ａｂｓ（ｋ））（０≦ｋ）についてのタップ係数を用
意するだけでフィルタ演算を行うことができる（なお、
ｍａｘは大きい数値を意味し、ａｂｓは絶対値を意味す
る）。

【００４６】次に図４は、位相補正部１５の具体的構成
を示すブロック図である。図４に示すように、本実施形
態に係る位相補正部１５には、４つの遅延素子１０１〜
１０４（図中Ｄで示す）と、４つのセレクタ２０１〜２
０４（図中ＳＥＬで示す）と、５つの乗算器３０１〜３
０５と、加算器４０が含まれる。また、図５は、図４の
構成に付加される付加回路部の構成を示すブロック図で
あり、絶対値回路５０と、変換テーブル６０（５つのテ
ーブル参照部Ｔ１〜Ｔ５を含む）が含まれる。

【００４７】図４において、Ａ／Ｄコンバータ１２から
遅延要素１４を経由して供給されたサンプル値系列は、
遅延素子１０１に入力されて１クロック分遅延されたサ
ンプル値が出力される。それ以降は、遅延素子１０２、
１０３、１０４の順にサンプル値が入力され順次１クロ
ック分遅延されていく。また、遅延前のサンプル値が、
乗算器３０１に入力されるともに、各遅延素子１０１〜
１０４から出力されるサンプル値は、それぞれ乗算器３
０２〜３０５に入力される。このように、４つの遅延素
子１０１〜１０４を直列接続して、全部で５タップのト
ランスバーサルフィルタが構成される。

【００４８】一方、乗算器３０１〜３０４に対し、位相
検出部１６からの位相誤差に応じたタップ係数を供給す
る必要がある、まず、図５に示すように、位相検出部１
６から出力された位相誤差ｋが絶対値回路５に入力さ
れ、位相誤差の絶対値ａｂｓ（ｋ）を出力する。すなわ
ち、上述したように正負の位相誤差ｋでタップ係数を共
有すべく、絶対値回路５により正の位相誤差ｋに統一す
るものである。このとき、位相誤差ｋの符号ｋ−ｓｉｇ
ｎが取得され、後述するように図４の各セレクタ２０１
〜２０４に対し供給される。

【００４９】そして、図５において、位相誤差の絶対値
ａｂｓ（ｋ）に基づき、変換テーブル６０の各テーブル
参照部Ｔ１〜Ｔ５により参照されたテーブル値が出力さ
れる。ここで、図６は、タップ係数が記述された変換テ
ーブル６０のデータ内容を説明する図である。図６の横
軸はタップ位置であり、１クロック分が１に対応する。
また、図６の縦軸はタップ位置に対応するテーブル値で
あり、これによりタップ係数が定まる。そして、図６の
実線で示すように、インパルス応答の伝達関数に沿って
テーブル値が変化するように構成されている。

【００５０】図６に示す５つの白丸は、５タップ構成に
対応して、位相誤差ｋ＝０のときに選択される５つのテ
ーブル値を示している。すなわち、横軸がゼロである中
心タップのテーブル値と、中心タップの位置から左右に
対称なタップ位置−１、−２、１、２の各タップ位置の
テーブル値である。このとき、図５の変換テーブル６０
では、テーブル参照部Ｔ１がタップ位置−２のテーブル
値を出力し、テーブル参照部Ｔ２がタップ位置−１のテ
ーブル値を出力し、テーブル参照部Ｔ２が中心タップ
（タップ位置０）のテーブル値を出力し、テーブル参照
部Ｔ４がタップ位置１のテーブル値を出力し、テーブル
参照部Ｔ５がタップ位置２のテーブル値を出力する。こ
のように、第２のＰＬＬにおいて位相誤差ｋがゼロであ
る状態では、上記の５つの白丸に対応するタップ係数が
用いられる。その結果、トランスバーサルフィルタは、
サンプル値系列に対しインパルス応答を乗じるように作
用し、時間軸の推移は生じないことになる。

【００５１】一方、位相誤差ｋがゼロでないときは、上
述の白丸のタップ位置をずらしてテーブル値が参照され
る。例えば、位相誤差ｋ＝πのときには、図５の白丸を
基準にして矢印方向にシフトした５つの黒丸で示すテー
ブル値が選択される。すなわち、５つの黒丸のタップ位
置は、白丸のタップ位置から０．５だけ左にシフトする
ことになる。このとき、図５の変換テーブル６０では、
テーブル参照部Ｔ１〜Ｔ５が、それぞれ位相誤差ｋに応
じてシフトされたタップ位置のテーブル値を出力する。
図４においては、各テーブル参照部Ｔ１〜Ｔ５からタッ
プ位置−２、−１、０、１、２を基準に位相誤差ｋの関
数である５つのテーブル値Ｂ_-2（|ｋ|）、Ｂ_-1（|ｋ
|）、Ｂ₀（|ｋ|）、Ｂ₁（|ｋ|）、Ｂ₂（|ｋ|）がそれぞ
れ出力される。その結果、トランスバーサルフィルタ
は、サンプル値系列に対し、時間軸で推移したインパル
ス応答を乗じるように作用するので、サンプル値系列の
位相補正が行われることになる。

【００５２】次に、図４において、セレクタ２０１〜２
０４は、位相誤差ｋの符号ｋ−ｓｉｇｎに基づいて接続
を切り換え制御されながら、乗算器３０１〜３０５に対
するタップ係数を供給する。この符号ｋ−ｓｉｇｎとし
ては、位相誤差ｋの符号ビット（ＭＳＢ）を用いればよ
い。各セレクタ２０１〜２０４に入力された２つのテー
ブル値のうち、位相誤差ｋが正であるときは（ｋ−ｓｉ
ｇｎがローレベル）上側が選択され、位相誤差ｋが負で
あるときは（ｋ−ｓｉｇｎがハイレベル）下側が選択さ
れる。そして、選択結果に応じてセレクタ２０１〜２０
４からタップ係数Ａ₂（ｋ）、Ａ₁（ｋ）、Ａ_-1（ｋ）、
Ａ_-2（ｋ）がそれぞれ出力される。

【００５３】具体的には、位相誤差ｋが正であるとき、
セレクタ２０１〜２０４では、テーブル値Ｂ₂（|ｋ
|）、テーブル値Ｂ₁（|ｋ|）、テーブル値Ｂ_-1（|ｋ
|）、テーブル値Ｂ_-2（|ｋ|）がそれぞれのタップ係数
として選択される。一方、位相誤差ｋが負であるとき、
セレクタ２０１〜２０４では、テーブル値Ｂ_-2（|ｋ
|）、テーブル値Ｂ_-1（|ｋ|）、テーブル値Ｂ₁（|ｋ
|）、テーブル値Ｂ₂（|ｋ|））がそれぞれのタップ係数
として選択される。

【００５４】そして、最初の乗算器３０１では、入力さ
れたサンプル値に対し、セレクタ２０１からのタップ係
数Ａ₂（ｋ）を乗じて乗算結果を出力する。また、乗算
器３０２では、遅延素子１０１からのサンプル値に対
し、セレクタ２０２からのタップ係数Ａ₂（ｋ）を乗じ
て乗算結果を出力する。

【００５５】一方、中心タップに対応する乗算器３０３
では、変換テーブル６０のテーブル参照部Ｔ３のテーブ
ル値Ｂ₀（|ｋ|）をそのままタップ係数Ａ₀（ｋ）とし、
これを遅延素子１０２からのサンプル値に乗じて乗算結
果を出力する。図５に示されるように、中心タップのタ
ップ位置０では、位相誤差ｋが正負いずれであっても変
化の方向が同じになるのでセレクタは不要となる。

【００５６】次に、乗算器３０４では、遅延素子１０３
からのサンプル値に対し、セレクタ２０３からのタップ
係数Ａ_-1（ｋ）を乗じて乗算結果を出力する。また、乗
算器３０５では、遅延素子１０４からのサンプル値に対
し、セレクタ２０４からのタップ係数Ａ_-2（ｋ）を乗じ
て乗算結果を出力する。

【００５７】このようにして、５つの乗算器３０１〜３
０５から出力された５つの乗算結果は、加算器４０に入
力されて加算され、その加算結果が出力される。加算器
４０から出力される加算結果は、位相誤差ｋに相当する
位相補正がなされたサンプル値系列として、位相検出部
１６及びクロック生成部１３に出力される。

【００５８】次に、位相補正部１５の第１の変形例につ
いて説明する。図７は、第１の変形例に係る位相補正部
１５の具体的構成を示すブロック図である。図７に示す
ように、図４の構成と比べた場合、セレクタ２０５とコ
ンパレータ７０１（図中Ｃで示す）を設けた点が異なっ
ている。なお、第１の変形例に係る付加回路は、図５と
同様の構成となる。

【００５９】図７において、コンパレータ７０１には、
図５の絶対値回路５０から出力された位相誤差の絶対値
ａｂｓ（ｋ）と、所定のしきい値ＴＨが入力され、両者
の大小比較を行って、ａｂｓ（ｋ）がしきい値ＴＨより
大きいときに信号ＧＴを出力する。この信号ＧＴはセレ
クタ２０５に供給される。

【００６０】一方、セレクタ２０５には、上述のテーブ
ル値Ｂ₂（|ｋ|）とゼロが入力され、その一方が選択的
に後段のセレクタ２０１及びセレクタ２０４に出力され
る。セレクタ２０５の接続は、信号ＧＴに基づいて切り
換え制御され、信号ＧＴ（ハイレベル）が入力された場
合はゼロが選択され、セレクタ２０１及びセレクタ２０
４に対する一方の入力がゼロになる。この結果、ａｂｓ
（ｋ）がしきい値ＴＨより大きい状況下で、位相誤差ｋ
が正であるときはセレクタ２０１からゼロが出力され、
位相誤差ｋが負であるときはセレクタ２０４からゼロが
出力される。

【００６１】ここで、図８は、図６の変換テーブル６０
に対応して、第１の変形例で用いるタップ係数用の変換
テーブル６０のデータ内容を説明する図である。図８に
おいては、図６と同様の白丸の位置を基準にして、矢印
方向に０．５だけシフトした場合に、４つの黒丸と左端
の×印が示されている。この×印は、図７のセレクタ２
０５とコンパレータ７０１の上述の作用により、本来の
タップ係数Ａ_-2（ｋ）が無効となって、ゼロになること
を示す。

【００６２】この場合、左端の×印をタップ係数として
有効にすると、図８においてタップ位置が全体的に左に
シフトし対称性が確保できないのに対し、左端の×印の
タップ係数を無効にして実質的に４タップ構成になるよ
うにすれば、タップ係数の対称性をある程度確保可能と
なる。なお、かかる説明は、図８に右端に×印で示すよ
うにタップ位置が全体的に右にシフトした場合も同様に
考えることができる、このように、第１の変形例では、
図７に示すしきい値ＴＨに基づいて一端のタップ位置に
おけるタップ係数の有効、無効を切り換えることによ
り、タップ係数の対称性を向上させることができる。

【００６３】次に、位相補正部１５の第２の変形例につ
いて説明する。この第２の変形例においては、基本的な
役割は上記の第１の変形例と共通するが、トランスバー
サルフィルタの具体的構成が異なる。すなわち、第１の
変形例の場合は、セレクタ２０１〜２０４によりタップ
係数を選択的に切り換える構成であるのに対し、第２の
変形例の場合は、タップ（遅延素子１０１〜１０４）を
選択的に切り換える構成になっている。

【００６４】図９は、第２の変形例に係る位相補正部１
５の具体的構成を示すブロック図である。図９に示す構
成では、図７の第１の変形例におけるセレクタ２０１〜
２０５に代わって、各遅延素子１０１〜１０４に接続さ
れるセレクタ２０６〜２０９と、セレクタ２０６に後続
するセレクタ２１０を設けた点が異なっている。なお、
第２の変形例に係る付加回路についても図５と同様の構
成となる。

【００６５】両端のセレクタ２０６及びセレクタ２０９
には、遅延前のサンプル値と遅延素子１０４から出力さ
れるサンプル値がそれぞれ入力される。また、中間のセ
レクタ２０７及びセレクタ２０８には、遅延素子１０１
から出力されるサンプル値と遅延素子１０３から出力さ
れるサンプル値がそれぞれ入力される。そして、各セレ
クタ２０６〜２０９には、位相誤差ｋの符号ｋ−ｓｉｇ
ｎが供給され、その接続を切り換え制御される。また、
セレクタ２１０には、セレクタ２０６からの出力及びゼ
ロが入力され、上述のコンパレータ７０１から出力され
る信号ＧＴにより接続を切り換え制御される。

【００６６】一方、乗算器３０１〜３０５に対しては、
図７のようにセレクタ２０１〜２０４を介さずに、変換
テーブル６０に基づく５つのテーブル値Ｂ_-2（|ｋ|）、
Ｂ_-1（|ｋ|）Ｂ₀（|ｋ|）、Ｂ₁（|ｋ|）、Ｂ₂（|ｋ
|）、がそのままタップ係数Ａ_-2（ｋ）、Ａ_-1（ｋ）、
Ａ₀（ｋ）、Ａ₁（ｋ）、Ａ₂（ｋ）として直接入力され
る。また、乗算器３０１、３０２、３０４、３０５への
他方の入力には、セレクタ２１０、２０７、２０８、２
０９の順で接続され、中央の乗算器３０３への他方の入
力には、遅延素子１０２が直接接続される構成になって
いる。

【００６７】上記の構成において、ａｂｓ（ｋ）がしき
い値ＴＨを越えない条件の下で、位相誤差ｋが正である
ときは、セレクタ２０６、２０７，２０８、２０９の接
続は、図９の左側の入力がそれぞれ選択される。よっ
て、乗算器３０１〜３０５には、遅延前のサンプル値、
遅延素子１０１からのサンプル値、遅延素子１０２から
のサンプル値、遅延素子１０３からのサンプル値、遅延
素子１０４からのサンプル値の順で入力されることにな
る。一方、位相誤差ｋが負であるときは、セレクタ２０
６、２０７，２０８、２０９の接続は、図９の右側の入
力がそれぞれ選択される。よって、乗算器３０１〜３０
５には、遅延素子１０４からのサンプル値、遅延素子１
０３からのサンプル値、遅延素子１０２からのサンプル
値、遅延素子１０１からのサンプル値、遅延前のサンプ
ル値の順で入力されことになる。

【００６８】これに対し、ａｂｓ（ｋ）がしきい値ＴＨ
より大きい条件の下では、セレクタ２１０の入力として
ゼロが選択されるので、位相誤差ｋが正、負いずれの場
合であっても乗算器３０１には常にゼロが入力されるこ
とになる。よって、位相誤差ｋが正であるときの遅延前
のサンプル値に対するタップ係数と、位相誤差ｋが負で
あるときの遅延素子１０４からのサンプル値に対するタ
ップ係数は、いずれもゼロにすることができる。すなわ
ち、中心タップから最も離れたタップ位置のタップ係数
をゼロにして、演算処理を行うことができる。

【００６９】このように、第２の変形例の構成により、
上述の第１の変形例と同様の機能を実現することができ
る。図９の構成によれば、位相誤差ｋが正の場合と負の
場合とでは、乗算器３０１〜３０５に対応するタップ位
置が互いに逆の関係になるので、結果的に図７のセレク
タ２０１〜２０４と同様の演算が可能になる。なお、し
きい値ＴＨがゼロに設定される場合は、コンパレータ７
０１とセレクタ２１０を省略でき、また、ｋ＝０の場合
はＢ_-2（|ｋ|）＝０となるため乗算器３０１も省略で
き、これによりセレクタ２０６も省略でき、すなわち実
効４タップのトランスバーサルフィルタで構成するする
ことが可能となるので、全体の構成を簡略化することが
できる。

【００７０】次に、位相補正部１５の第３の変形例につ
いて説明する。図１０は、第３の変形例に係る位相補正
部１５の具体的構成を示すブロック図である。図１０に
示すように、図４の構成と比べた場合、全部で６個の遅
延素子１０５〜１１０、及び各遅延素子１０５〜１１０
に接続される５つのセレクタ２１１〜２１５が設けられ
るとともに、各セレクタ２０５〜２１４の接続を切り換
えるための選択信号ＴＡＰ−ＳＥＬが供給される点が異
なっている。

【００７１】一方、図１１は、第３の変形例に係る付加
回路部の構成を示すブロック図であり、図５の構成と比
べた場合、絶対値回路５０と変換テーブル６０に加え
て、コンパレータ７０２〜７０５と、ＡＮＤ回路８０１
〜８０３と、セレクタ２１６と、減算器９０を含んで構
成される点が異なっている。

【００７２】この第３の変形例は、入力される位相誤差
ｋがより広い範囲（ここでは−３π〜３πを想定する）
で変化する場合に対応する構成である。まず、図１１に
示す付加回路部では、位相誤差ｋが４つのコンパレータ
７０２〜７０５にそれぞれ入力される。一方、各コンパ
レータ７０２〜７０５の他方の入力として、位相誤差量
の４つのしきい値（３π、π、−π、−３π）が設定さ
れている。すなわち、コンパレータ７０２には３π、コ
ンパレータ７０３にはπ、コンパレータ７０４に−π、
コンパレータ７０５には−３πがそれぞれ入力され、上
述の位相誤差ｋとの大小比較が行われる。各コンパレー
タ７０２〜７０５では比較の結果、位相誤差ｋが上記の
しきい値より大きい場合は信号ＧＴを出力し、位相誤差
ｋが上記のしきい値より小さい場合は信号ＬＴを出力す
る。

【００７３】ＡＮＤ回路８０１〜８０３には、各コンパ
レータ７０２〜７０５からの信号ＧＴ、ＬＴが入力され
る。具体的には、位相誤差ｋがπ〜３πの範囲にあると
きは、コンパレータ７０２から信号ＬＴが出力されると
ともに、コンパレータ７０３から信号ＧＴが出力される
ので、ＡＮＤ回路８０１がハイレベルとなる（信号
ｃ）。また、位相誤差ｋが−π〜πの範囲にあるとき
は、コンパレータ７０３から信号ＬＴが出力されるとと
もに、コンパレータ７０４から信号ＧＴが出力されるの
で、ＡＮＤ回路８０２がハイレベルとなる（信号ｂ）。
また、位相誤差ｋが−３π〜−πの範囲にあるときは、
コンパレータ７０４から信号ＬＴが出力されるととも
に、コンパレータ７０５から信号ＧＴが出力されるの
で、ＡＮＤ回路８０３がハイレベルとなる（信号ａ）。
一方、位相誤差ｋが３πより大きいか又は−３πより小
さいときは、ＡＮＤ回路８０１〜８０３はいずれもロー
レベルを保つ。

【００７４】このように、位相誤差ｋの−３π〜３πの
範囲を３つに分割し、図１１に示す選択信号ＴＡＰ−Ｓ
ＥＬとして、ａ、ｂ、ｃが選択的に出力される構成にな
っている。この選択信号ＴＡＰ−ＳＥＬは、後述するよ
うに図１０のセレクタ２１１〜２１５に対し供給される
とともに、図１１のセレクタ２１６に対しても供給され
る。

【００７５】一方、減算器９０では、位相誤差ｋが入力
され、セレクタ２１６からの出力信号を減算して、その
減算結果ｋ−ｓｕｂを出力する。セレクタ２１６は、２
π、０、−２πの３つの固定値が入力され、選択信号Ｔ
ＡＰ−ＳＥＬに応じて接続が切り換えられる。すなわ
ち、セレクタ２１６からは、ＴＡＰ―ＳＥＬ＝ａのとき
は−２πが出力され、ＴＡＰ―ＳＥＬ＝ｂのときは０が
出力され、ＴＡＰ―ＳＥＬ＝ｃのときは２πが出力され
る。

【００７６】よって、減算器９０において、位相誤差ｋ
が−３π〜−πの範囲にあるときは２πが加算され（−
２πが減算され）、位相誤差ｋが−π〜πの範囲にある
ときは加減算を行わず、位相誤差ｋがπ〜３πの範囲に
あるときは２πが減算されることになる。すなわち、−
３π〜３πの範囲で入力される位相誤差ｋの範囲を−π
〜πの範囲とし、これ以降の絶対値回路５０及び変換テ
ーブル６０における処理を図５と共通にしている。

【００７７】次に図１０において、５つのセレクタ２１
１〜２１５には、各遅延素子１０５〜１１０を含むサン
プル値系列のタップ構成において、それぞれ隣接する３
つのサンプル値が入力される。例えば、最初のセレクタ
２１１には、遅延される前のサンプル値と、１クロック
分遅延された遅延素子１０５からのサンプル値と、２ク
ロック分遅延された遅延素子１０６からのサンプル値が
入力される。同様に、セレクタ２１２、２１３、２１
４、２１５の場合も、この順で１クロック分ずつシフト
されて、それぞれ３つのサンプル値が入力される構成に
なっている。

【００７８】そして、各セレクタ２１１〜２１５は、選
択信号ＴＡＰ−ＳＥＬに基づいて接続を切り換え制御さ
れる。図１０に示すように、ＴＡＰ−ＳＥＬ＝ａのとき
は左側のサンプル値が選択され、ＴＡＰ−ＳＥＬ＝ｂの
ときは中央のサンプル値が選択され、ＴＡＰ−ＳＥＬ＝
ｃのときは右側のサンプル値が選択される。すなわち、
位相誤差ｋの範囲が−３π〜−πであるときは、セレク
タ２１１〜２１５に対する接続は、遅延前のサンプル値
から遅延素子１０８のサンプル値までの５タップ構成と
なる。また、位相誤差ｋの範囲が−π〜πであるとき
は、セレクタ２１１〜２１５に対する接続は、遅延素子
１０５〜１０９のサンプル値の５タップ構成となる。ま
た、位相誤差ｋの範囲がπ〜３πであるときは、セレク
タ２１１〜２１５に対する接続は、遅延素子１０６〜１
１０のサンプル値の５タップ構成となる。

【００７９】よって、５つの乗算器３０１〜３０５に対
する入力は、選択信号ＴＡＰ−ＳＥＬに基づきシフトさ
れた５タップ構成のサンプル値となる。すなわち、遅延
素子１０５〜１１０により全体で７タップ構成のトラン
スバーサルフィルタにおいて、隣接する５タップの組み
合わせから、位相誤差ｋに適合するものを選択する構成
になっている。

【００８０】図１２に示すように、上記の選択信号ＴＡ
Ｐ−ＳＥＬを使用せず、セレクタ２１１〜２１５を設け
ないで位相補正部１５を構成する場合には、タップ係数
Ａ₂（ｋ）〜Ａ_-2（ｋ）は各々範囲Ｒ１を網羅する必要
がある。しかし、図１０及び図１１に示すような構成と
することで、タップ係数Ａ₀（ｋ）は範囲Ｒ２を、タッ
プ係数Ａ₁、Ａ_-1は範囲Ｒ３を、タップ係数Ａ₂、Ａ_-2は
範囲Ｒ４をそれぞれ網羅すればよいことになる。これに
より、各タップ係数Ａ₂（ｋ）〜Ａ_-2（ｋ）は同じ分解
能（ビット数）で表現する場合であっても、より高精度
に表現することができる。あるいは、範囲Ｒ１に対応す
る分解能で表現した場合、範囲Ｒ２、Ｒ３、Ｒ４を用い
ることによりビット数を削減することができ、位相補正
部１５の回路規模を小さくすることができる。

【００８１】以上、図１〜図１２により本実施形態と各
変形例を詳述したが、基本的な効果はいずれも共通す
る。すなわち、位相補正部１５と位相検出部１６からな
る第２のＰＬＬと、この第２のＰＬＬとクロック生成部
１２からなり遅延要素１４が挿入された第１のＰＬＬを
含むように構成されている点が本発明の特徴である。か
かる特徴により、上述したように情報再生装置において
サンプル値系列に位相同期されたクロックを生成すべ
く、良好な追従性で安定なＰＬＬを実現することが可能
となる。

【００８２】なお、以上の実施形態では、位相補正部１
５のトランスバーサルフィルタは、タップ係数を参照す
るための変換テーブル６０を用いる構成としたが、変換
テーブル６０に代わり乗算器、加算器、減算器などの回
路要素を組み合わせてタップ係数を出力する構成として
もよい。また、位相補正部１５において、タップに接続
される複数の乗算器を用いてフィルタ演算を行うタイプ
のトランスバーサルフィルタを示したが、タップに接続
される複数の加算器・減算器を用いてフィルタ演算を行
うタイプのトランスバーサルフィルタを用いてもよい。

【００８３】また、上記実施形態では、位相補正部１５
では、複数タップで構成されたトランスバーサルフィル
タによるフィルタ演算を行うともに、位相検出部１６で
はサンプル値系列のゼロクロスを検出する構成を説明し
たが、これに限られることなく、第１のＰＬＬに加え
て、位相補正部及び位相検出部に基づく第２のＰＬＬを
設けた構成に対し広く本発明を適用することができる。

【００８４】

【発明の効果】以上説明したように本発明によれば、サ
ンプル値系列に対し位相同期したクロックを生成する場
合、位相補正手段と位相検出部を設けることにより、第
１のＰＬＬに従属する第２のＰＬＬを構成するようにし
たので、遅延要素の影響を回避して容易にＰＬＬの広帯
域化を実現し、良好な追従性で安定な位相同期を実現可
能な情報記録再生装置を提供することができる。

【図面の簡単な説明】

【図１】本実施形態に係る情報再生装置の要部構成を示
すブロック図である

【図２】位相検出部における位相誤差の検出方法の概念
を説明する図である

【図３】位相補正部におけるサンプル値系列に対する位
相補正の概念を示す図である。

【図４】位相補正部の具体的構成を示すブロック図であ
る。

【図５】図４の構成に付加される付加回路部の構成を示
すブロック図である。

【図６】タップ係数用の変換テーブルのデータ内容を説
明する図である。

【図７】本実施形態の第１の変形例に係る位相補正部の
具体的構成を示すブロック図である。

【図８】図６の変換テーブルに対応して、第１の変形例
で用いるタップ係数用の変換テーブルのデータ内容を説
明する図である。

【図９】本実施形態の第２の変形例に係る位相補正部の
具体的構成を示すブロック図である。

【図１０】本実施形態の第３の変形例に係る位相補正部
の具体的構成を示すブロック図である。

【図１１】第３の変形例に係る付加回路部の構成を示す
ブロック図である。

【図１２】各タップ係数の範囲を説明する図である。

【符号の説明】

１…ディスク１０…ピックアップ１１…ＲＦ信号生成部１２…Ａ／Ｄ変換器１３…クロック生成部１４…遅延要素１５…位相補正部１６…位相検出部１７…復調部１０１〜１１０…遅延素子２０１〜２１６…セレクタ３０１〜３０…乗算器４０…加算器５０…絶対値回路６０…変換テーブル７０１〜７０５…コンパレータ８０１〜８０３…ＡＮＤ回路９０…減算器

フロントページの続きＦターム(参考） 5D044 BC06 CC04 FG30 GM12 GM13 GM15 5J106 AA04 BB04 CC03 CC21 CC37 DD36 HH02 KK08

Claims

【特許請求の範囲】

【請求項１】記録媒体から読み出した再生信号に基づ
いてディジタルデータを再生する情報再生装置であっ
て、サンプリング用クロックに従って前記再生信号をサンプ
リングし、サンプル値系列に変換する変換手段と、前記サンプル値系列に対し、位相誤差信号に基づいて位
相を補正する位相補正手段と、前記位相が補正されたサンプル値系列の位相誤差を検出
し、前記位相誤差信号を生成する位相検出手段と、前記位相誤差信号に基づいて前記サンプル値系列に同期
する前記サンプリング用クロックを生成するクロック生
成手段と、を備えることを特徴とする情報再生装置。
【請求項２】前記位相補正手段は、複数のタップで構
成されたトランスバーサルフィルタからなることを特徴
とする請求項１に記載の情報再生装置。
【請求項３】前記トランスバーサルフィルタは、中心
位置から対称的な伝達関数を用いてフィルタ演算を行
い、前記位相誤差信号に基づいてタップ係数を設定する
ことを特徴とする請求項２に記載の情報再生装置。
【請求項４】前記トランスバーサルフィルタは、中心
位置から対称的な伝達関数を用いてフィルタ演算を行
い、前記位相誤差信号に基づいて前記複数のタップの接
続を選択的に切り換えることを特徴とする請求項２に記
載の情報再生装置。
【請求項５】前記トランスバーサルフィルタは、中心
タップに対称なタップ位置におけるタップ係数を前記位
相誤差信号の極性に基づいて選択的に設定することを特
徴とする請求項２又は請求項３に記載の情報再生装置。
【請求項６】前記トランスバーサルフィルタは、タッ
プ係数に対応するテーブル値から構成される変換テーブ
ルを備え、該変換テーブルを参照してタップ位置毎のタ
ップ係数を設定することを特徴とする請求項２から請求
項５のいずれかに記載の情報再生装置。
【請求項７】前記トランスバーサルフィルタは、前記
位相誤差信号の絶対値が所定のしきい値より大きいと
き、前記中心タップの位置から最も離れたタップ位置の
タップ係数を０にすることを特徴とする請求項２から請
求項６のいずれかに記載の情報再生装置。
【請求項８】前記位相誤差信号は、前記クロックの１
周期分を越える範囲で変化し、前記トランスバーサルフ
ィルタは、前記位相誤差信号の変化に対応して前記複数
のタップの接続を選択的に切り換えることを特徴とする
請求項２に記載の情報再生装置。
【請求項９】前記トランスバーサルフィルタは、ｎタ
ップで構成され、前記位相誤差信号の変化に対応して隣
接するｍタップ（ｍ＜ｎ）を選択的に接続することを特
徴とする請求項８に記載の情報再生装置。
【請求項１０】前記位相検出手段には、前記サンプル
値系列のゼロクロスを検出するゼロクロス検出手段が含
まれることを特徴とする請求項１に記載の情報再生装
置。