JP2002176611A - 画像処理装置 - Google Patents

画像処理装置

Info

Publication number
JP2002176611A
JP2002176611A JP2000374233A JP2000374233A JP2002176611A JP 2002176611 A JP2002176611 A JP 2002176611A JP 2000374233 A JP2000374233 A JP 2000374233A JP 2000374233 A JP2000374233 A JP 2000374233A JP 2002176611 A JP2002176611 A JP 2002176611A
Authority
JP
Japan
Prior art keywords
pixels
memory
image signal
image
image processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000374233A
Other languages
English (en)
Other versions
JP2002176611A5 (ja
JP4454837B2 (ja
Inventor
Tetsuya Shimizu
哲也 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000374233A priority Critical patent/JP4454837B2/ja
Priority to US10/000,087 priority patent/US7317477B2/en
Publication of JP2002176611A publication Critical patent/JP2002176611A/ja
Publication of JP2002176611A5 publication Critical patent/JP2002176611A5/ja
Application granted granted Critical
Publication of JP4454837B2 publication Critical patent/JP4454837B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
    • H04N5/772—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera the recording apparatus and the television camera being placed in the same enclosure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/135—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements
    • H04N25/136—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements using complementary colours
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/7921—Processing of colour television signals in connection with recording for more than one processing mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 【課題】 画像信号の画素数が変更した場合であっても
容易に動画像、静止画像データの処理を可能とする。 【解決手段】 画像処理装置は、所定の画素数よりも多
い第１の画素数の画像信号を出力する撮像手段と、前記
撮像手段から出力された前記第１の画素数の画像信号を
前記所定の画素数の画像信号に変換する変換手段と、前
記所定の画素数に対応した記憶容量を持ち、前記変換手
段から出力される前記所定の画素数の画像信号を記憶す
る第１のメモリと、前記第１の画素数に対応した記憶容
量を持ち、前記撮像手段より出力された前記第１の画素
数の画像信号を記憶する第２のメモリと、前記第２のメ
モリから前記第１の画素数の画像信号を読み出し、静止
画像データとして出力する静止画処理手段とを備える構
成とした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は画像処理装置関し、
特に、メモリを用いて異なる画素数の画像信号を処理す
る装置に関する。
【０００２】
【従来の技術】従来、ビデオカメラにより撮影された画
像信号をデジタル信号として磁気テープに記録するビデ
オカメラ一体型デジタルＶＴＲが知られている。また、
近年では、メモリカードスロットを備え、動画像データ
については従来通り磁気テープに記録し、メモリカード
に対して静止画像を記録可能なデジタルＶＴＲも開発さ
れている。
【０００３】
【発明が解決しようとする課題】一方、近年の半導体技
術の向上により、ＣＣＤの画素数が飛躍的に増加してお
り、前記のデジタルＶＴＲにおいても従来のものより多
画素のＣＣＤを用いて静止画像を撮影、記録することが
考えられる。
【０００４】しかし、従来のデジタルでは、動画像デー
タと静止画像データとが同一の画素数の信号であること
を前提として設計されている。そのため、このようにＣ
ＣＤの画素数が増加し、その結果、静止画像データの画
素数が増加した場合に、容易に対応することができな
い。
【０００５】また、近年では、回路特性の安定化や消費
電力の削減のため、メモリを含めた動画像処理回路、静
止画像処理回路などの各回路を同一の集積回路上に配置
するのが一般的である。
【０００６】しかし、画像信号の画素数が増加した場
合、特に静止画処理については画像データの画素数に対
応した記憶容量のメモリが必要となるが、静止画処理用
のメモリまでもが同一の集積回路上に配置されている場
合、メモリ回路のみを増設、あるいはより大容量のもの
に交換することができない。そのため、画像信号の画素
数が増加する度に新たに集積回路を設計しなおす必要が
あり、大変な労力、コストがかかっていた。
【０００７】本発明は、前述の如き問題を解決すること
を目的とする。
【０００８】本発明の他の目的は、画像信号の画素数が
変更した場合であっても容易に動画像、静止画像データ
の処理を可能とする処にある。
【０００９】本発明の更に他の目的は、画像信号の画素
数が変更された場合であっても集積回路の設計を変更す
ることなく容易に静止画像データの処理を可能とする処
にある。
【００１０】
【課題を解決するための手段】前記の如き目的を達成す
るため、本発明は、所定の画素数よりも多い第１の画素
数の画像信号を出力する撮像手段と、前記撮像手段から
出力された前記第１の画素数の画像信号を前記所定の画
素数の画像信号に変換する変換手段と、前記所定の画素
数に対応した記憶容量を持ち、前記変換手段から出力さ
れる前記所定の画素数の画像信号を記憶する第１のメモ
リと、前記第１の画素数に対応した記憶容量を持ち、前
記撮像手段より出力された前記第１の画素数の画像信号
を記憶する第２のメモリと、前記第２のメモリから前記
第１の画素数の画像信号を読み出し、静止画像データと
して出力する静止画処理手段とを備える構成とした。
【００１１】
【発明の実施の形態】以下、本発明の実施形態について
説明する。
【００１２】図１は本発明が適用されるカメラ一体型デ
ジタルＶＴＲ１００の構成を示すブロック図である。本
形態のデジタルＶＴＲは、メモリカードを装着するカー
ドスロットを備え、動画像データを磁気テープに記録す
る動画モードと、静止画像データをメモリカードに記録
する静止画モードとを持つ。まず、動画モード時の動作
について説明する。
【００１３】図１において、１０１は撮像回路であり、
レンズ、絞り等を含む光学系１０３と、ＣＣＤとその駆
動回路やＡ／Ｄ変換器等を含む撮像素子１０５からな
る。図１の装置では、撮像素子として、一般的な補色フ
ィルタを配した単版のＣＣＤを用いており、ＣＣＤの画
素数は約２００万画素、１フレームの有効画素数が水平
１６００画素×垂直１２００画素のＵＸＧＡサイズの画
像データを出力するものである。本形態では、ＣＣＤの
色フィルタはシアン（Ｃｙ）、イエロー（Ｙ）、グリー
ン（Ｇ）、マゼンタ（Ｍｇ）で構成され、図２に示す配
列となっている。
【００１４】ＣＣＤから画像データを読み出す際、動画
モードにおいては、隣接する２ラインの画素を加算して
読み出すのが一般的である。撮像回路１０１は、不図示
の制御回路によりその読み出し動作が制御され、操作ス
イッチ１４３により動画記録モードに設定されると、以
下のように画像信号を読み出す。
【００１５】例えば、図２の配列の場合、１フレームの
画像データのうち、第１フィールドの画像信号はＮライ
ン＋（Ｎ＋１）ライン、（Ｎ＋２）ライン＋（Ｎ＋３）
ラインの順に読み出し、第２フィールドの画像信号は
（Ｎ＋１）ライン＋（Ｎ＋２）ライン、（Ｎ＋３）ライ
ン＋（Ｎ＋４）ラインの順に読み出す。
【００１６】撮像回路１０１から出力されたデジタル画
像信号は入力端子１０９を介してカメラ信号処理回路１
１１に出力される。カメラ信号処理回路１１１は、入力
端子１０９を介して出力された画像データに対してクラ
ンプ処理、ホワイトバランス処理の後色分離処理を行
う。更に、輪郭補正処理、γ補正処理の後、マトリクス
回路により輝度信号Ｙと色差信号Ｃｒ，Ｃｂ信号に変換
し、動画モードにおいては、変換された画像信号を縮小
回路１１３に出力する。
【００１７】縮小回路１１３は、カメラ信号処理回路１
１１から出力された画像信号に対して、ＬＰＦにより垂
直・水平方向の２次元に帯域制限をかける。そして、こ
の帯域制限された画像信号をＩＴＵ−Ｒ６０１に準拠し
たサンプリング構造でサブサンプルすることで、カメラ
信号処理回路１１１から出力される画像信号の１フレー
ムの画素数をテープＴに記録する上で規定されたフォー
マットに従う所定の画素数、例えば本形態では、図３に
示すように水平７２０画素×垂直４８０画素となるよう
に変換し、そのサイズを縮小する。
【００１８】縮小回路１１３により処理された画像信号
はメモリ回路１１５に書き込まれる。メモリ回路１１５
は１フレーム分の前記所定の画素数、例えば７２０×４
８０画素の画像信号をベースバンドのまま、即ち圧縮・
符号化処理していない状態で記憶可能な容量を持つ。
【００１９】メモリ回路１１５に記憶された画像信号
は、その出力するべきタイミングに同期して映像処理回
路１１７により読み出される。映像処理回路１１７はメ
モリ回路１１５から読み出した画像信号に対し、電子ズ
ーム処理やワイプ、フェード等の周知の合成処理や特殊
効果処理を施し、映像出力回路１１９に出力する。映像
出力回路１１９は映像処理回路１１７からの画像信号に
対して水平、垂直同期信号を付加し、基準規格のＩＴＵ
−Ｒ６０１／Ｒ６５６に準拠したデジタル映像信号に変
換して出力端子１２１を介して映像記録処理回路１３５
に出力する。
【００２０】映像記録処理回路１３５は出力端子１２１
を介して出力されたデジタル画像信号に対して周知のブ
ロック符号化処理を施してその情報量を圧縮する。そし
て、圧縮符号化された画像データに対して、同期、ＩＤ
データの付加、あるいはエラー訂正符号化等の処理を施
し、記録データ列を生成して記録回路１３７に出力す
る。記録回路１３７は映像記録処理回路１３５から出力
された記録データ列に対してデジタル変調等の処理を施
すと共に、回転ヘッドによりテープＴ上に多数のトラッ
クを形成して記録する。
【００２１】次に、静止画モードについて説明する。静
止画モードとは、操作スイッチ１４３の静止画記録用シ
ャッタボタンが操作されたことに応じて撮像回路１０１
から出力される画像信号のうちの１フレームを抽出し、
静止画像データとしてメモリカードＭに記録するモード
である。
【００２２】操作スイッチ１４３の静止画記録スイッチ
が操作されると、撮像回路１０１は静止画記録スイッチ
の操作タイミングに応じた１フレームの画像信号を非加
算読み出しにてＣＣＤより読み出し、入力端子１０９に
出力する。
【００２３】即ち、撮像回路１０１は静止画記録スイッ
チが操作されていない状態では前述のように加算読み出
しにより画像信号を読み出し、不図示のモニタに出力し
ている。従って、ユーザは静止画像の記録待機状態では
このモニタにより通常の動画像データを確認することが
できる。そこで、ユーザが静止画記録スイッチを操作す
ると、撮像回路１０１はその操作タイミングに応じた１
フレームの画像信号のみ非加算読み出しにてＣＣＤより
読み出す。
【００２４】例えば、図２に示すフィルタ配列の場合、
非加算読み出し時においては、第１フィールドの画像信
号はＮライン、（Ｎ＋２）ラインの順に読み出し、第２
フィールドの画像信号は（Ｎ＋１）ライン、（Ｎ＋３）
ラインの順に、隣接ラインの画素が加算されない状態で
読み出される。
【００２５】このように入力端子１０９より入力された
１フレームの画像信号は一旦メモリインターフェイス回
路１２３に出力され、静止画メモリ回路１４１に記憶さ
れる。
【００２６】メモリインターフェイス回路１２３は操作
スイッチ１４３の指示を受けた制御ＣＰＵ１３３により
制御され、静止画メモリ回路１４１に対して画像データ
の書き込み、読み出しを行う回路である。静止画メモリ
回路１４１は撮像回路１０１のＣＣＤの有効画素数に対
応する画素数の１フレームの画像データを縮小すること
なく記憶可能な容量を持つものである。
【００２７】また、本形態では、静止画メモリ回路１２
５として、汎用のＳＤＲＡＭ(Synchronous Dynamic RA
M)を使用している。従って、メモリインターフェイス回
路１２３は静止画メモリ回路１２５として使用される汎
用ＳＤＲＡＭの規格に準拠してカメラ信号処理回路１１
１からの画像データをパケット化し、コマンドを付加し
て静止画メモリ回路１２５にアクセスする。更に、メモ
リインターフェイス回路１２３にて発生する汎用ＤＲＡ
Ｍアドレスに関しては、メモリの拡張性を考慮し、十分
な本数を確保している。また、本形態では、例えば、静
止画メモリ回路１２５として、記憶容量が６４Ｍビット
程度以上の汎用のＳＤＲＡＭを用いることができる。
【００２８】静止画メモリ回路１２５に書き込まれた１
フレームの画像データは、メモリインテーフェイス回路
１２３により順次（ノンインターレース）走査にて読み
出され、カメラ信号処理回路１１１に出力される。
【００２９】カメラ信号処理回路１１１は動画モードと
同様、メモリインターフェイス回路１２３より出力され
る画像信号に対し、クランプ処理、ホワイトバランス処
理の後色分離処理を行い、更に、輪郭補正処理、γ補正
処理の後、マトリクス回路により輝度信号Ｙと色差信号
Ｃｒ，Ｃｂ信号に変換する。カメラ信号処理回路１１１
により処理された１フレームの画像信号は再びメモリイ
ンターフェイス回路１２３に出力され、静止画メモリ回
路１２５に記憶される。
【００３０】輝度信号と色差信号に変換されて静止画メ
モリ１４１に書き込まれた１フレームの画像信号は、メ
モリインターフェイス回路１２３により、静止画処理回
路１２７による処理に適した順序で読み出され、静止画
処理回路１２７に出力される。
【００３１】静止画処理回路１２７はメモリインターフ
ェイス回路１２３から出力される画像信号をＪＰＥＧ規
格に従って符号化し、静止画像データとして静止画出力
回路１２９に出力する。静止画出力回路１２９はメモリ
カードインターフェイス１３９にて扱うファイルフォー
マットに従う形態に変換し、出力端子１３１を介してメ
モリカードインターフェイス１３９に出力する。メモリ
カードインターフェイス１３９はメモリカードＭ上の書
き込みアドレスを指定し、出力端子１３１から出力され
た１フレームの符号化された静止画像データを一つのフ
ァイルとしてメモリカードＭに記録する。メモリカード
ＭはＶＴＲ１００に設けられたメモリカードスロットを
介してＶＴＲ１００本体に着脱可能に構成される。
【００３２】ここで、図１において、カメラ信号処理回
路１１１、縮小回路１１３、メモリ回路１１５、映像処
理回路１１７、映像出力回路１１９、メモリインターフ
ェイス回路１２３、静止画処理回路１２７、静止画出力
回路及び、制御ＣＰＵ１３３は同一の集積回路１０７上
に構成されている。そして、静止画メモリ回路１２５は
これら集積回路１０７とは別の回路として構成される。
【００３３】即ち、本形態では、動画処理と静止画処理
に係る回路の大部分は同一の集積回路上に置くことで回
路特性の均一化、消費電力の抑制を図っている。そし
て、動画処理と静止画素処理に係る回路のうち、静止画
メモリ回路１２５については集積退路とは別の回路構成
とすることで、撮像回路１０１にて用いるＣＣＤの画素
数がより多くなった場合にも、容易に対応できるように
した。
【００３４】即ち、撮像回路１０１にて用いるＣＣＤの
画素数がより多くなった場合、縮小回路１１３による縮
小処理を撮像回路１０１からの画像信号のサイズに応じ
て変更し、静止画メモリ１２５を撮像回路１０１からの
画像信号のサイズに応じた容量を持つ、例えば、１２８
Ｍビットの汎用ＳＤＲＡＭや６４Ｍビットの汎用ＳＤＲ
ＡＭを複数設けることで容易に対応可能となる。
【００３５】また、動画像処理用のメモリ１１５につい
ては、動画像処理にて扱う画像信号の画素数が、テープ
Ｔに対する記録フォーマットにて規定された所定の画素
数、即ち７２０画素×４８０画素と決まっているため、
ＣＣＤの画素数が変更してもそれに応じてメモリ回路１
１５の容量を変更する必要がない。
【００３６】このように画像信号の画素数が増加するこ
とを考慮し、前述のように、メモリインターフェイス回
路１２３にて発生するアドレスを予め十分確保しておく
ことが望ましい。
【００３７】また、静止画メモリ回路１２５の記憶容量
については、連写機能を考慮して複数フレーム分の容量
を持つメモリを使用することも可能である。
【００３８】図１の装置では、動画処理用のメモリ回路
１１５を集積回路１０７上に配置したが、この動画処理
用のメモリ回路も静止画メモリ回路１２５と同様、汎用
のＳＤＲＡＭを使い、別の回路として構成することも可
能である。
【００３９】図４はこのように動画処理用のメモリ回路
も汎用のＳＤＲＡＭを用いた場合のカメラ一体型ＶＴＲ
１００の構成を示す図である。図４において、図１と同
様の構成については同一番号を付し、その詳細な説明は
省略する。
【００４０】図４において、動画モードにおいては、縮
小回路１１３により縮小された画像信号がメモリインタ
ーフェイス回路１２３に出力される。メモリインターフ
ェイス回路１２３は制御ＣＰＵ１３３からの制御信号に
応じて書き込みアドレスを発生し、縮小回路１１３から
出力された画像信号をメモリ回路１４３に書き込む。そ
して、メモリインターフェイス回路１２３はメモリ回路
１４３に記憶された画像信号を所定の出力タイミングに
同期して読み出し、映像処理回路１１７に出力する。
【００４１】また、静止画モード時の動作は図１の装置
と同様である。
【００４２】本形態では、メモリ回路１４３も汎用のＳ
ＤＲＡＭとすることで、更に使い勝手が向上する。
【００４３】即ち、撮像回路１０１にて用いられるＣＣ
Ｄの画素数が３６万画素程度の場合、メモリ回路１４３
を３２Ｍビット程度の汎用ＳＤＲＡＭとし、メモリ回路
１４３の記憶領域を動画処理用領域と静止画処理用領域
とに分けて使用することで、特に静止画メモリ回路１２
５を設けることなく動画像データの処理と静止画像デー
タの処理を実現することが可能となる。
【００４４】一方、ＣＣＤの画素数が増えた場合には、
メモリ回路１４３に加え、新たに静止画メモリ回路１２
５を追加することで、動画像データよりも画素数の多い
静止画像データの処理を行うことが可能となる。
【００４５】このように、動画像処理用のメモリ回路１
４３と静止画メモリ回路１２５のメモリインターフェイ
スを共通の汎用のＳＤＲＡＭ用インターフェイスとする
ことで、回路の大幅な設計変更することなく画素数が３
６万画素程度の画像信号から、１００万画素を超えるよ
うな多画素の画像信号まで処理可能となる。
【００４６】なお、前述の実施形態では、静止画メモリ
回路１２５として汎用のＳＤＲＡＭを使っていたが、勿
論これ以外のメモリを使用することも可能である。
【００４７】
【発明の効果】以上述べたように、本発明によれば、画
像信号の画素数が変更した場合であっても容易に動画
像、静止画像データの処理が可能となる。また、撮像さ
れた画像信号の画素数が変更された場合であっても集積
回路の設計を変更することなく容易に静止画像データの
処理を行うことが可能となる。
【図面の簡単な説明】
【図１】本発明が適用されるカメラ一体型ＶＴＲの構成
を示す図である。
【図２】図１の装置にて用いる撮像素子のフィルタ構成
を示す図である。
【図３】図１の装置による縮小処理を示す図である。
【図４】本発明が適用されるカメラ一体型ＶＴＲの他の
構成を示す図である。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 所定の画素数よりも多い第１の画素数の
    画像信号を出力する撮像手段と、 前記撮像手段から出力された前記第１の画素数の画像信
    号を前記所定の画素数の画像信号に変換する変換手段
    と、 前記所定の画素数に対応した記憶容量を持ち、前記変換
    手段から出力される前記所定の画素数の画像信号を記憶
    する第１のメモリと、 前記第１の画素数に対応した記憶容量を持ち、前記撮像
    手段より出力された前記第１の画素数の画像信号を記憶
    する第２のメモリと、 前記第２のメモリから前記第１の画素数の画像信号を読
    み出し、静止画像データとして出力する静止画処理手段
    とを備える画像処理装置。
  2. 【請求項２】 前記変換手段、前記第１のメモリ及び、
    前記静止画処理手段は同一の集積回路上に設けられ、前
    記第２のメモリは前記集積回路とは異なる回路として構
    成されることを特徴とする請求項１記載の画像処理装
    置。
  3. 【請求項３】 前記第１のメモリに記憶されている前記
    所定の画素数の画像信号に対して特殊効果処理を施して
    出力する特殊効果手段を備え、前記特殊効果手段は前記
    集積回路上に設けられていることを特徴とする請求項２
    記載の画像処理装置。
  4. 【請求項４】 前記第１のメモリに記憶されている前記
    所定の画素数の画像信号を所定のフォーマットに変換し
    て出力する出力手段を備え、前記出力手段は前記集積回
    路上に設けられていることを特徴とする請求項２または
    ３記載の画像処理装置。
  5. 【請求項５】 前記第１のメモリより読み出された画像
    信号を記録媒体に記録する記録手段を備え、前記所定の
    画素数は前記記録手段による記録フォーマットに従う画
    素数であることを特徴とする請求項１記載の画像処理装
    置。
  6. 【請求項６】 前記静止画処理手段は前記メモリから読
    み出された画像信号を符号化し、その情報量を圧縮する
    符号化手段を有することを特徴とする請求項１記載の画
    像処理装置。
  7. 【請求項７】 動画処理モードと静止画処理モードとを
    有し、前記動画処理モードにおいては前記撮像手段は撮
    像素子の上下に隣接するラインの画素の信号を加算して
    読み出し、前記静止画処理モードにおいては前記撮像手
    段は前記撮像素子の各ラインの信号を独立に読み出すこ
    とを特徴とする請求項１記載の画像処理装置。
  8. 【請求項８】 所定の画素数よりも多い第１の画素数の
    画像信号を出力する撮像手段と、 前記撮像手段から出力された前記第１の画素数の画像信
    号を前記所定の画素数の画像信号に変換する変換手段
    と、 前記所定の画素数の画像信号を記憶する第１のメモリ
    と、 前記第１の画素数の画像信号を記憶する第２のメモリ
    と、 前記変換手段より出力された前記所定の画素数の画像信
    号を前記第１のメモリに書き込み、前記第１のメモリよ
    り前記所定の画素数の画像信号を読み出すと共に、前記
    撮像手段より出力された前記第１の画素数の画像信号を
    前記第２のメモリに書き込み、前記第２のメモリより前
    記第１の画素数の画像信号を読み出すメモリインターフ
    ェイスと、 前記第１のメモリから読み出された前記所定の画素数の
    画像信号を動画像データとして出力する動画処理手段
    と、 前記第２のメモリから読み出された前記第１の画素数の
    画像信号を静止画像データとして出力する静止画処理手
    段とを備え、 前記変換手段、前記メモリインターフェイス、前記動画
    処理手段及び前記静止画処理手段を同一の集積回路上に
    配置し、前記第１のメモリ及び前記第２のメモリをそれ
    ぞれ、前記集積回路とは独立した回路として構成したこ
    とを特徴とする画像処理装置。
JP2000374233A 2000-12-08 2000-12-08 画像処理装置 Expired - Fee Related JP4454837B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000374233A JP4454837B2 (ja) 2000-12-08 2000-12-08 画像処理装置
US10/000,087 US7317477B2 (en) 2000-12-08 2001-12-04 Image pickup apparatus for processing an image signal by using memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000374233A JP4454837B2 (ja) 2000-12-08 2000-12-08 画像処理装置

Publications (3)

Publication Number Publication Date
JP2002176611A true JP2002176611A (ja) 2002-06-21
JP2002176611A5 JP2002176611A5 (ja) 2008-01-24
JP4454837B2 JP4454837B2 (ja) 2010-04-21

Family

ID=18843463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000374233A Expired - Fee Related JP4454837B2 (ja) 2000-12-08 2000-12-08 画像処理装置

Country Status (2)

Country Link
US (1) US7317477B2 (ja)
JP (1) JP4454837B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009069987A (ja) * 2007-09-11 2009-04-02 Sanyo Electric Co Ltd 画像データ処理装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914787A (en) * 1992-11-19 1999-06-22 Olympus Optical Co., Ltd. Electronic imaging apparatus
US6961083B2 (en) * 2001-12-21 2005-11-01 Hewlett-Packard Development Company, L.P. Concurrent dual pipeline for acquisition, processing and transmission of digital video and high resolution digital still photographs
JP3902525B2 (ja) * 2002-09-05 2007-04-11 三洋電機株式会社 画像信号処理装置
US20040051793A1 (en) * 2002-09-18 2004-03-18 Tecu Kirk S. Imaging device
JP4902136B2 (ja) * 2005-04-28 2012-03-21 キヤノン株式会社 撮像装置、撮像方法及びプログラム
US20090066808A1 (en) * 2007-09-11 2009-03-12 Sanyo Electric Co., Ltd. Image-data processing apparatus and data-processing circuit
CN104869381B (zh) * 2014-02-25 2017-07-25 炬芯（珠海）科技有限公司 一种图像处理***、方法及装置
JP6205654B2 (ja) 2015-04-07 2017-10-04 エスゼット ディージェイアイ テクノロジー カンパニー リミテッドＳｚ Ｄｊｉ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ 画像処理方法及び画像処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2525385B2 (ja) * 1986-12-18 1996-08-21 キヤノン株式会社 撮像装置
US5262871A (en) * 1989-11-13 1993-11-16 Rutgers, The State University Multiple resolution image sensor
US6085348A (en) * 1990-10-17 2000-07-04 Canon Kabushiki Kaisha Error correction code encoder and decoder
JP3266932B2 (ja) * 1992-05-18 2002-03-18 キヤノン株式会社 再生装置及び方法
JPH10108121A (ja) * 1996-09-25 1998-04-24 Nikon Corp 電子カメラ
JP2000023079A (ja) * 1998-07-03 2000-01-21 Sony Corp 画像記録再生装置
JP2000115790A (ja) * 1998-09-30 2000-04-21 Fuji Photo Optical Co Ltd 撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009069987A (ja) * 2007-09-11 2009-04-02 Sanyo Electric Co Ltd 画像データ処理装置

Also Published As

Publication number Publication date
US7317477B2 (en) 2008-01-08
JP4454837B2 (ja) 2010-04-21
US20020081104A1 (en) 2002-06-27

Similar Documents

Publication Publication Date Title
US5528293A (en) Digital electronic still camera and method of recording image data in memory card
US7432958B2 (en) Image pickup apparatus with function of adjusting incident light quantity
JP3822380B2 (ja) 画像信号処理装置
JP3348917B2 (ja) 画像信号処理装置
JP4454837B2 (ja) 画像処理装置
JP2005006061A (ja) 画像処理装置
JPH11168745A (ja) デジタルカメラ
JP4027122B2 (ja) 撮像装置およびその制御方法
KR20090064278A (ko) 기록 장치, 재생 장치, 기록 방법, 재생 방법 및 프로그램기록 매체
JPH11177868A (ja) 撮像方法及び再生方法とその装置
JP2000115694A (ja) 画像データ記録方法、画像データ記録装置、画像データ再生方法、画像データ再生装置、情報記録媒体及びコンピュータ読み取り可能な記録媒体
JP2000115693A (ja) 画像データ記録方法、画像データ記録装置、画像データ再生方法、画像データ再生装置、情報記録媒体及びコンピュータ読み取り可能な記録媒体
JP3679592B2 (ja) 信号処理装置及び撮像装置
JP2009033438A (ja) 撮像装置
JP2001057647A (ja) 撮像装置及び撮像方法
JPH01218188A (ja) 画像信号記録装置
JP2001352515A (ja) ディジタル電子スチル・カメラおよびメモリ・カードへの記録方法
JP2732941B2 (ja) 画像信号処理装置
JP3647102B2 (ja) 撮像装置
JP2001218165A (ja) ディジタル信号記録装置および方法、記録媒体
JP4298935B2 (ja) ディジタル・スチル・カメラおよびその動作制御方法
KR101480404B1 (ko) 기록 장치, 재생 장치, 기록 방법, 재생 방법 및 이를수행하는 컴퓨터 프로그램을 기록한 저장매체
JP3846733B2 (ja) 画像撮影装置
JP3059846B2 (ja) 画像記録再生方式
JPH06189261A (ja) デジタル電子スチルカメラ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100108

TRDD Decision of grant or rejection written
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees