JP2002111528A - 受信機 - Google Patents
受信機Info
- Publication number
- JP2002111528A JP2002111528A JP2000287667A JP2000287667A JP2002111528A JP 2002111528 A JP2002111528 A JP 2002111528A JP 2000287667 A JP2000287667 A JP 2000287667A JP 2000287667 A JP2000287667 A JP 2000287667A JP 2002111528 A JP2002111528 A JP 2002111528A
- Authority
- JP
- Japan
- Prior art keywords
- local oscillator
- digital
- filter
- frequency
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/26—Circuits for superheterodyne receivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】 デジタル信号処理による信号発生器の消費電
力を増大させることなく低いスプリアスレベルと高い周
波数精度を得る。 【解決手段】 受信信号を第１のデジタルローカル発振
器２０６を基準信号として動作する位相ロックループ２
０８の出力によりＩＦ信号に変換する第１のミキサー２
０３と、第１のミキサーの出力をＡＤ変換して出力信号
を、第２のデジタルローカル発振器３０７の出力により
検波器処理周波数に変換する第２のミキサー３０２とを
備え、第１のミキサー２０３とＡＤ変換器２０４との間
や、ＡＤ変換器と第２のミキサーとの間に、フィルタ２
０９を設け、第１のデジタルローカル発振器の発振可能
な周波数ステップを、第２のデジタルローカル発振器よ
り大きい設定とする。
力を増大させることなく低いスプリアスレベルと高い周
波数精度を得る。 【解決手段】 受信信号を第１のデジタルローカル発振
器２０６を基準信号として動作する位相ロックループ２
０８の出力によりＩＦ信号に変換する第１のミキサー２
０３と、第１のミキサーの出力をＡＤ変換して出力信号
を、第２のデジタルローカル発振器３０７の出力により
検波器処理周波数に変換する第２のミキサー３０２とを
備え、第１のミキサー２０３とＡＤ変換器２０４との間
や、ＡＤ変換器と第２のミキサーとの間に、フィルタ２
０９を設け、第１のデジタルローカル発振器の発振可能
な周波数ステップを、第２のデジタルローカル発振器よ
り大きい設定とする。
Description
【０００１】
【発明の属する技術分野】本発明は、信号発生器の消費
電力を増大させることなくＩＦ（中間周波数）信号をデ
ジタル信号処理する受信機に関する。
電力を増大させることなくＩＦ（中間周波数）信号をデ
ジタル信号処理する受信機に関する。
【０００２】
【従来の技術】従来の受信機として、受信信号をＲＦ部
やＩＦ部にてサンプリングし、デジタル信号処理によっ
て信号の選択および検波を行うものがある。図４は、従
来の受信機を示すブロック図である。この従来の受信機
では、デジタル信号処理による信号発生器１０３からの
出力信号をリファレンスとして、位相ロックループ（Ｐ
ＬＬ）１０２からローカル信号を出力させ、このローカ
ル信号により前記受信したＲＦ信号等を第１のミキサー
１０１でＩＦ変換し、このＩＦ変換出力をサンプリング
したデジタル信号を、デジタルダウンコンバータ（ＤＤ
Ｃ）１１０内の第２のミキサー１１１によるデジタル信
号処理によってベースバンド信号に変換している。とこ
ろがこのような受信機においては、第１のミキサー１０
１に用いるローカル発振器に、リファレンス信号発生部
での演算処理によってスプリアスが発生し、これらのう
ち、ローカル周波数から離れているスプリアスは、ＰＬ
Ｌ１０２の作用によって抑圧されるものの、ローカル周
波数に近いスプリアスは抑圧されず、結果として隣接チ
ャンネルに対する妨害特性を悪化させていた。
やＩＦ部にてサンプリングし、デジタル信号処理によっ
て信号の選択および検波を行うものがある。図４は、従
来の受信機を示すブロック図である。この従来の受信機
では、デジタル信号処理による信号発生器１０３からの
出力信号をリファレンスとして、位相ロックループ（Ｐ
ＬＬ）１０２からローカル信号を出力させ、このローカ
ル信号により前記受信したＲＦ信号等を第１のミキサー
１０１でＩＦ変換し、このＩＦ変換出力をサンプリング
したデジタル信号を、デジタルダウンコンバータ（ＤＤ
Ｃ）１１０内の第２のミキサー１１１によるデジタル信
号処理によってベースバンド信号に変換している。とこ
ろがこのような受信機においては、第１のミキサー１０
１に用いるローカル発振器に、リファレンス信号発生部
での演算処理によってスプリアスが発生し、これらのう
ち、ローカル周波数から離れているスプリアスは、ＰＬ
Ｌ１０２の作用によって抑圧されるものの、ローカル周
波数に近いスプリアスは抑圧されず、結果として隣接チ
ャンネルに対する妨害特性を悪化させていた。
【０００３】一方、このような問題に対し、（１）デジ
タル信号処理による信号発生器のスプリアスを問題ない
レベルまで下げるために演算精度の向上を図ったり、
（２）デジタル信号処理による信号発生器にローカル発
振器（ＤＤＳ）を用いたとき、このローカル発振器にお
いて発生するスプリアスを拡散して、スプリアスのピー
クレベルを軽減するＤｉｔｈｅｒ法を採用したり、
（３）ローカル発振器（ＤＤＳ）のスプリアス発生がロ
ーカル発振器（ＤＤＳ）の発振周波数に依存することを
利用してスプリアスが発生しない周波数で使用したりす
るなどの対応策が取られていた。この、スプリアスが発
生しない周波数で使用する方法としては、ＰＬＬでの分
周及び逓倍値とＤＤＳの出力周波数の組合せの内、最も
よい組合せを選択して使用する方法などが知られてい
る。なお、上記ＰＬＬ１０２のようなＤＤＳ駆動ＰＬＬ
では、ＰＬＬのループフィルタの帯域を狭くすると、ス
プリアスが抑圧されない帯域を狭くすることができる
が、その代わりにＰＬＬの応答速度が遅くなることが知
られている。
タル信号処理による信号発生器のスプリアスを問題ない
レベルまで下げるために演算精度の向上を図ったり、
（２）デジタル信号処理による信号発生器にローカル発
振器（ＤＤＳ）を用いたとき、このローカル発振器にお
いて発生するスプリアスを拡散して、スプリアスのピー
クレベルを軽減するＤｉｔｈｅｒ法を採用したり、
（３）ローカル発振器（ＤＤＳ）のスプリアス発生がロ
ーカル発振器（ＤＤＳ）の発振周波数に依存することを
利用してスプリアスが発生しない周波数で使用したりす
るなどの対応策が取られていた。この、スプリアスが発
生しない周波数で使用する方法としては、ＰＬＬでの分
周及び逓倍値とＤＤＳの出力周波数の組合せの内、最も
よい組合せを選択して使用する方法などが知られてい
る。なお、上記ＰＬＬ１０２のようなＤＤＳ駆動ＰＬＬ
では、ＰＬＬのループフィルタの帯域を狭くすると、ス
プリアスが抑圧されない帯域を狭くすることができる
が、その代わりにＰＬＬの応答速度が遅くなることが知
られている。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うなスプリアス対策にあっても、それぞれ（１）回路規
模と消費電力の増大を招いたり、（２）スプリアスレベ
ルを下げる前記方法を採用した場合よりは少ないが、依
然として回路規模および消費電力の増大とＣ／Ｎの悪化
とを招き、さらに（３）利用可能な周波数が制限される
といった問題があった。特に、ＰＬＬの応答特性やＣ／
Ｎ特性を良くするために、前記デジタル信号処理による
信号発生器の出力周波数を高くするほど、デジタル信号
処理部における消費電力のウェイトが大きくなるために
大きな問題となっていた。
うなスプリアス対策にあっても、それぞれ（１）回路規
模と消費電力の増大を招いたり、（２）スプリアスレベ
ルを下げる前記方法を採用した場合よりは少ないが、依
然として回路規模および消費電力の増大とＣ／Ｎの悪化
とを招き、さらに（３）利用可能な周波数が制限される
といった問題があった。特に、ＰＬＬの応答特性やＣ／
Ｎ特性を良くするために、前記デジタル信号処理による
信号発生器の出力周波数を高くするほど、デジタル信号
処理部における消費電力のウェイトが大きくなるために
大きな問題となっていた。
【０００５】本発明は、前記のような問題を解決するも
のであり、デジタル信号処理による信号発生器の消費電
力を増大させることなく、低いスプリアスレベルと高い
周波数精度を得ることができる受信機を得ることを目的
とする。
のであり、デジタル信号処理による信号発生器の消費電
力を増大させることなく、低いスプリアスレベルと高い
周波数精度を得ることができる受信機を得ることを目的
とする。
【０００６】
【課題を解決するための手段】前記目的達成のため、請
求項１に記載の受信機は、ＲＦ信号またはＩＦ信号を入
力として、これを第１のデジタルローカル発振器出力を
基準信号として動作する位相ロックループの出力により
ＩＦ信号に変換する第１のミキサーと、該第１のミキサ
ーの出力信号をＡＤ変換器にてデジタル信号に変換し
て、このデジタル信号を、デジタルダウンコンバータに
設けられて、第２のデジタルローカル発振器の出力によ
り検波器処理周波数に変換する第２のミキサーとを備え
た受信機であって、前記第１のミキサーとＡＤ変換器と
の間、もしくは該ＡＤ変換器と前記第２のミキサーとの
間に帯域制限を目的としたフィルタを設け、前記第１の
デジタルローカル発振器の発振可能な周波数ステップ
を、前記第２のデジタルローカル発振器の発振可能な周
波数ステップより大きい設定としたものである。
求項１に記載の受信機は、ＲＦ信号またはＩＦ信号を入
力として、これを第１のデジタルローカル発振器出力を
基準信号として動作する位相ロックループの出力により
ＩＦ信号に変換する第１のミキサーと、該第１のミキサ
ーの出力信号をＡＤ変換器にてデジタル信号に変換し
て、このデジタル信号を、デジタルダウンコンバータに
設けられて、第２のデジタルローカル発振器の出力によ
り検波器処理周波数に変換する第２のミキサーとを備え
た受信機であって、前記第１のミキサーとＡＤ変換器と
の間、もしくは該ＡＤ変換器と前記第２のミキサーとの
間に帯域制限を目的としたフィルタを設け、前記第１の
デジタルローカル発振器の発振可能な周波数ステップ
を、前記第２のデジタルローカル発振器の発振可能な周
波数ステップより大きい設定としたものである。
【０００７】また、請求項２に記載の受信機は、請求項
１に記載の受信機において、前記第１のデジタルローカ
ル発振器および第２のデジタルローカル発振器を正弦波
／余弦波を出力するダイレクトデジタルシンセサイザと
したものである。
１に記載の受信機において、前記第１のデジタルローカ
ル発振器および第２のデジタルローカル発振器を正弦波
／余弦波を出力するダイレクトデジタルシンセサイザと
したものである。
【０００８】また、請求項３に記載の受信機は、請求項
２に記載の受信機において、前記第１のデジタルローカ
ル発振器としてのダイレクトデジタルシンセサイザの位
相演算語長を、位相データを正弦波／余弦波に変換する
正弦波／余弦波テーブルの入力語長に一致させるように
したものである。
２に記載の受信機において、前記第１のデジタルローカ
ル発振器としてのダイレクトデジタルシンセサイザの位
相演算語長を、位相データを正弦波／余弦波に変換する
正弦波／余弦波テーブルの入力語長に一致させるように
したものである。
【０００９】また、請求項４に記載の受信機は、請求項
１に記載の受信機において、前記第１のデジタルローカ
ル発振器においてはテーブル読み出し方式（テーブルル
ックアップ方式）を用いて、位相を正弦波／余弦波に変
換するための正弦波／余弦波テーブルを順次読み出すよ
うにしたものである。
１に記載の受信機において、前記第１のデジタルローカ
ル発振器においてはテーブル読み出し方式（テーブルル
ックアップ方式）を用いて、位相を正弦波／余弦波に変
換するための正弦波／余弦波テーブルを順次読み出すよ
うにしたものである。
【００１０】また、請求項５に記載の受信機は、請求項
４に記載の受信機において、正弦波／余弦波テーブル長
を可変長としたものである。
４に記載の受信機において、正弦波／余弦波テーブル長
を可変長としたものである。
【００１１】また、請求項６に記載の受信機は、請求項
４または請求項５に記載の受信機において、複数周期の
データを持つ正弦波／余弦波テーブルを用いるようにし
たものである。
４または請求項５に記載の受信機において、複数周期の
データを持つ正弦波／余弦波テーブルを用いるようにし
たものである。
【００１２】また、請求項７に記載の受信機は、請求項
１乃至請求項６のいずれかに記載の受信機において、帯
域制限を目的とした前記フィルタを、前記ＡＤ変換器と
第２のミキサーとの間に設けられて、前記フィルタ出力
のサンプリング周波数を下げるデシメーションフィルタ
としたものである。
１乃至請求項６のいずれかに記載の受信機において、帯
域制限を目的とした前記フィルタを、前記ＡＤ変換器と
第２のミキサーとの間に設けられて、前記フィルタ出力
のサンプリング周波数を下げるデシメーションフィルタ
としたものである。
【００１３】また、請求項８に記載の受信機は、請求項
１乃至請求項７のいずれかに記載の受信機において、前
記フィルタの帯域幅を、通信チャンネル帯域幅＋ローカ
ル発振器の出力周波数ステップとしたものである。
１乃至請求項７のいずれかに記載の受信機において、前
記フィルタの帯域幅を、通信チャンネル帯域幅＋ローカ
ル発振器の出力周波数ステップとしたものである。
【００１４】また、請求項９に記載の受信機は、請求項
１乃至請求項８のいずれかに記載の受信機において、前
記フィルタをＦＩＲフィルタとし、デジタルダウンコン
バータ周波数の設定時に、通信チャンネル帯域幅の半分
の帯域を持つ基準ＬＰＦ係数に、ｃｏｓ（ｎω）（ωは
フィルタのあるＩＦ周波数）を乗じてフィルタ用ＢＰＦ
係数としたものである。ここでいう基準ＬＰＦ係数に、
ｃｏｓ（ｎω）を乗じたフィルタ用ＢＰＦ係数とは、実
係数実／複素ＢＰＦの係数のことを指す。この実／複素
ＢＰＦとは、係数が実数または複素数であることと、信
号パスが実数または複素数であることとを含むＢＰＦで
ある。また、請求項１０に記載の受信機は、請求項９に
記載の受信機において、前記ＬＰＦ係数に乗算するｃｏ
ｓ（ｎω）を得るために、デジタルローカル発振器を用
いたものである。
１乃至請求項８のいずれかに記載の受信機において、前
記フィルタをＦＩＲフィルタとし、デジタルダウンコン
バータ周波数の設定時に、通信チャンネル帯域幅の半分
の帯域を持つ基準ＬＰＦ係数に、ｃｏｓ（ｎω）（ωは
フィルタのあるＩＦ周波数）を乗じてフィルタ用ＢＰＦ
係数としたものである。ここでいう基準ＬＰＦ係数に、
ｃｏｓ（ｎω）を乗じたフィルタ用ＢＰＦ係数とは、実
係数実／複素ＢＰＦの係数のことを指す。この実／複素
ＢＰＦとは、係数が実数または複素数であることと、信
号パスが実数または複素数であることとを含むＢＰＦで
ある。また、請求項１０に記載の受信機は、請求項９に
記載の受信機において、前記ＬＰＦ係数に乗算するｃｏ
ｓ（ｎω）を得るために、デジタルローカル発振器を用
いたものである。
【００１５】また、請求項１１に記載の受信機は、請求
項１乃至請求項８のいずれかに記載の受信機において、
前記フィルタをＦＩＲフィルタとし、デジタルダウンコ
ンバータ周波数の設定時に、通信チャンネル帯域幅の半
分の帯域を持つ基準ＬＰＦ係数に、ｅのｉ（ｎω）乗の
値（ωはフィルタのあるＩＦ周波数）を乗じてフィルタ
用ＢＰＦ係数としたものである。ここでいう基準ＬＰＦ
係数に、ｅのｉ（ｎω）乗の値を乗じたフィルタ用ＢＰ
Ｆ係数とは、複素係数実／複素ＢＰＦの係数のことを指
す。この実／複素ＢＰＦとは、係数が実数または複素数
であることと、信号パスが実数または複素数であること
とを含むＢＰＦである。また、請求項１２に記載の受信
機は、請求項１１に記載の受信機において、前記ＬＰＦ
係数に乗算するｅのｉ（ｎω）乗の値を得るために、デ
ジタルローカル発振器を用いたものである。
項１乃至請求項８のいずれかに記載の受信機において、
前記フィルタをＦＩＲフィルタとし、デジタルダウンコ
ンバータ周波数の設定時に、通信チャンネル帯域幅の半
分の帯域を持つ基準ＬＰＦ係数に、ｅのｉ（ｎω）乗の
値（ωはフィルタのあるＩＦ周波数）を乗じてフィルタ
用ＢＰＦ係数としたものである。ここでいう基準ＬＰＦ
係数に、ｅのｉ（ｎω）乗の値を乗じたフィルタ用ＢＰ
Ｆ係数とは、複素係数実／複素ＢＰＦの係数のことを指
す。この実／複素ＢＰＦとは、係数が実数または複素数
であることと、信号パスが実数または複素数であること
とを含むＢＰＦである。また、請求項１２に記載の受信
機は、請求項１１に記載の受信機において、前記ＬＰＦ
係数に乗算するｅのｉ（ｎω）乗の値を得るために、デ
ジタルローカル発振器を用いたものである。
【００１６】また、請求項１３に記載の受信機は、請求
項１乃至請求項１２のいずれかに記載の受信機におい
て、前記第１のデジタルローカル発振器のサンプリング
クロックを、水晶発振器の出力として得るようにしたも
のである。
項１乃至請求項１２のいずれかに記載の受信機におい
て、前記第１のデジタルローカル発振器のサンプリング
クロックを、水晶発振器の出力として得るようにしたも
のである。
【００１７】
【発明の実施の形態】以下、本発明の実施の一形態を図
について説明する。図１は本発明の受信機を示すロック
図である。この受信機においては、アンテナ２０１によ
り受信された受信信号ｆａ１（ｔ）がＲＦ部２０２を通
して第１のミキサー２０３に入力されて、ＡＤ変換器
（ＡＤＣ）２０４に入力すべきＩＦ周波数に変換され
る。また、前記第１のミキサー２０３には、デジタル信
号処理部２０５内のダイレクトデジタルシンセサイザと
しての第１のデジタルローカル発振器（ＤＤＳ１）２０
６の出力（周波数Ｆｃ１）にもとづき、デジタルアナロ
グ変換器（ＤＡＣ）２０７を通して得た信号をリファレ
ンス信号Ｃ１（ｔ）として動作するＰＬＬ２０８の出力
信号が、ローカル信号として入力される。ここで、受信
信号ｆａ１（ｔ）は、ＰＬＬ２０８の出力周波数ｋＦｃ
１の出力ｐｃ１（ｔ）により第１のＩＦ周波数に変換さ
れて、ｆａ２（ｔ）とされる。
について説明する。図１は本発明の受信機を示すロック
図である。この受信機においては、アンテナ２０１によ
り受信された受信信号ｆａ１（ｔ）がＲＦ部２０２を通
して第１のミキサー２０３に入力されて、ＡＤ変換器
（ＡＤＣ）２０４に入力すべきＩＦ周波数に変換され
る。また、前記第１のミキサー２０３には、デジタル信
号処理部２０５内のダイレクトデジタルシンセサイザと
しての第１のデジタルローカル発振器（ＤＤＳ１）２０
６の出力（周波数Ｆｃ１）にもとづき、デジタルアナロ
グ変換器（ＤＡＣ）２０７を通して得た信号をリファレ
ンス信号Ｃ１（ｔ）として動作するＰＬＬ２０８の出力
信号が、ローカル信号として入力される。ここで、受信
信号ｆａ１（ｔ）は、ＰＬＬ２０８の出力周波数ｋＦｃ
１の出力ｐｃ１（ｔ）により第１のＩＦ周波数に変換さ
れて、ｆａ２（ｔ）とされる。
【００１８】続いて、この第１のＩＦ周波数ｆａ２
（ｔ）の信号は、バンドパスフィルタ（ＢＰＦ）２０９
を通してアナログデジタル変換器（ＡＤＣ）２０４に入
力され、サンプリング周波数Ｆｓ１でサンプリングされ
てデジタルｆｄ１（ｔ）に変換される。さらに、このデ
ジタル信号はデジタル信号処理部２０５のデジタルダウ
ンコンバータ（ＤＤＣ）２１０に設けられた、図２に示
すようなＢＰＦ特性を持つＦＩＲフィルタ３０１に入力
される。このＦＩＲフィルタ３０１では、デジタル信号
ｆａ１（ｔ）はダウンサンプル時のエイリアシング発生
周波数等の目的チャンネル帯以外の周波数成分を抑圧
し、１／ｎダウンサンプルされてサンプリング周波数Ｆ
ｓ２となる。なお、図１において、符号２１２は発振器
（水晶発振器）、２１３はローカル信号を基準信号に一
致させるＰＬＬ、２１４はベースバンド（ＢＢ）回路２
１１で用いるクロックを生成する分周回路（１／ｉ）で
ある。
（ｔ）の信号は、バンドパスフィルタ（ＢＰＦ）２０９
を通してアナログデジタル変換器（ＡＤＣ）２０４に入
力され、サンプリング周波数Ｆｓ１でサンプリングされ
てデジタルｆｄ１（ｔ）に変換される。さらに、このデ
ジタル信号はデジタル信号処理部２０５のデジタルダウ
ンコンバータ（ＤＤＣ）２１０に設けられた、図２に示
すようなＢＰＦ特性を持つＦＩＲフィルタ３０１に入力
される。このＦＩＲフィルタ３０１では、デジタル信号
ｆａ１（ｔ）はダウンサンプル時のエイリアシング発生
周波数等の目的チャンネル帯以外の周波数成分を抑圧
し、１／ｎダウンサンプルされてサンプリング周波数Ｆ
ｓ２となる。なお、図１において、符号２１２は発振器
（水晶発振器）、２１３はローカル信号を基準信号に一
致させるＰＬＬ、２１４はベースバンド（ＢＢ）回路２
１１で用いるクロックを生成する分周回路（１／ｉ）で
ある。
【００１９】また、本発明では、ＡＤ変換器２０４によ
るＡＤ変換出力をダウンサンプリング処理しやすい周波
数とするために、デジタルダウンコンバータ２１０内に
乗算器３０２、３０３からなる第２のミキサー３０４を
設けて、この第２のミキサー３０４により別のＩＦ周波
数に変換した受信ＩＦ信号からそれぞれバンドパスフィ
ルタ３０５、３０６により目的チャンネル帯域の受信Ｉ
Ｆ信号のみを取り出して、ダウンサンプリングを行う構
成としている。
るＡＤ変換出力をダウンサンプリング処理しやすい周波
数とするために、デジタルダウンコンバータ２１０内に
乗算器３０２、３０３からなる第２のミキサー３０４を
設けて、この第２のミキサー３０４により別のＩＦ周波
数に変換した受信ＩＦ信号からそれぞれバンドパスフィ
ルタ３０５、３０６により目的チャンネル帯域の受信Ｉ
Ｆ信号のみを取り出して、ダウンサンプリングを行う構
成としている。
【００２０】すなわち、図２において、サンプリング周
波数Ｆｓ２にダウンサンプリングされた受信ＩＦ信号ｆ
ｄ２（ｔ）は、第２のミキサー３０４にて第２のデジタ
ルローカル発振器（ＤＤＳ２）３０７からの周波数Ｆｃ
２のローカル信号ｃ２（ｔ）および−ｓ２（ｔ）とそれ
ぞれ乗算されて複素化され、ベースバンド周波数Ｆｂの
信号ｆ３（ｔ）となる。そして、このベースバンド信号
は、ロールオフフィルタとしての前記フィルタ３０５、
３０６を通過して、図１のベースバンド処理部２１１へ
出力される。ＦＩＲフィルタ３０１の係数は、デジタル
ダウンコンバータ２１０のスタートアップ時または第１
のデジタルローカル発振器（ＤＤＳ１）２０６の周波数
設定時（チャンネル設定時）に、基準ローパスフィルタ
（ＬＰＦ）３０８の係数と第２のデジタルローカル発振
器（ＤＤＳ２）３０７出力の実数成分である信号ｃ２
（ｔ）とを乗算器３０９にて乗算して得る。ここで得ら
れたＦＩＲフィルタ３０１の係数は実係数となる。な
お、基準ローパスフィルタ（ＬＰＦ）３０８の係数と第
２のデジタルローカル発振器（ＤＤＳ２）３０７出力の
複素信号ｃ２（ｔ）および−ｓ２（ｔ）とを乗算器３０
９にて乗算するようにすれば、ＦＩＲフィルタ３０１の
係数は複素係数となる。また、ＦＩＲフィルタ３０１
は、演算量を低減するためにポリフェーズフィルタとす
ることもできる。
波数Ｆｓ２にダウンサンプリングされた受信ＩＦ信号ｆ
ｄ２（ｔ）は、第２のミキサー３０４にて第２のデジタ
ルローカル発振器（ＤＤＳ２）３０７からの周波数Ｆｃ
２のローカル信号ｃ２（ｔ）および−ｓ２（ｔ）とそれ
ぞれ乗算されて複素化され、ベースバンド周波数Ｆｂの
信号ｆ３（ｔ）となる。そして、このベースバンド信号
は、ロールオフフィルタとしての前記フィルタ３０５、
３０６を通過して、図１のベースバンド処理部２１１へ
出力される。ＦＩＲフィルタ３０１の係数は、デジタル
ダウンコンバータ２１０のスタートアップ時または第１
のデジタルローカル発振器（ＤＤＳ１）２０６の周波数
設定時（チャンネル設定時）に、基準ローパスフィルタ
（ＬＰＦ）３０８の係数と第２のデジタルローカル発振
器（ＤＤＳ２）３０７出力の実数成分である信号ｃ２
（ｔ）とを乗算器３０９にて乗算して得る。ここで得ら
れたＦＩＲフィルタ３０１の係数は実係数となる。な
お、基準ローパスフィルタ（ＬＰＦ）３０８の係数と第
２のデジタルローカル発振器（ＤＤＳ２）３０７出力の
複素信号ｃ２（ｔ）および−ｓ２（ｔ）とを乗算器３０
９にて乗算するようにすれば、ＦＩＲフィルタ３０１の
係数は複素係数となる。また、ＦＩＲフィルタ３０１
は、演算量を低減するためにポリフェーズフィルタとす
ることもできる。
【００２１】また、前記ＤＤＳ１、ＤＤＳ２におけるス
プリアスの発生とそのレベルは以下の理論式で説明され
る。すなわち、位相誤差によるスプリアスの最悪値（Ｃ
／Ｓ）は、下式のようになる。
プリアスの発生とそのレベルは以下の理論式で説明され
る。すなわち、位相誤差によるスプリアスの最悪値（Ｃ
／Ｓ）は、下式のようになる。
【００２２】
【数１】
【００２３】また、振幅誤差によるスプリアスの最悪値
（Ｃ／Ｓ）は、下式のようになる。
（Ｃ／Ｓ）は、下式のようになる。
【００２４】
【数２】
【００２５】なお、これらの理論式については、「Spur
reduction techniques in sine output direct digita
l synthesis, Proceedings of the IEEE International
Frequency Control Symposium, 1996」に記載されてい
る。本発明は、前記のように周波数ステップは粗いがス
プリアスが少ない第１のデジタルローカル発振器（ＤＤ
Ｓ１）をリファレンスとするＰＬＬ２０８と、周波数ス
テップは細かいがスプリアス特性は必ずしも良くない第
２のデジタルローカル発振器（ＤＤＳ２）３０７を用い
て２段階で周波数変換を行うことで、回路規模や消費電
力を増大させることなく、所望の周波数ステップの受信
機を構成できる。第１のデジタルローカル発振器２０６
および第２のデジタルローカル発振器３０７を正弦波／
余弦波を出力するダイレクトデジタルシンセサイザとす
ることで、各デジタルローカル発振器の発生方式とし
て、特性が良く解析される。また他の例として考えられ
るＣＯＲＤＩＣでは、演算量を減らすとスプリアスが増
大するため、本発明に単純には適用できない。しかし、
ＰＬＬ２０８のリファレンス用デジタルローカル発振器
をＤＤＳとし、第２のデジタルローカル発振器３０７に
ＣＯＲＤＩＣを用いることは可能であり、本発明の趣旨
にも適っている。なお、上記ＣＯＲＤＩＣとは、「COor
dinate Rotation DIgital Computer」のことであり、三
角関数の演算を行うためのデジタル回路として知られて
いる。
reduction techniques in sine output direct digita
l synthesis, Proceedings of the IEEE International
Frequency Control Symposium, 1996」に記載されてい
る。本発明は、前記のように周波数ステップは粗いがス
プリアスが少ない第１のデジタルローカル発振器（ＤＤ
Ｓ１）をリファレンスとするＰＬＬ２０８と、周波数ス
テップは細かいがスプリアス特性は必ずしも良くない第
２のデジタルローカル発振器（ＤＤＳ２）３０７を用い
て２段階で周波数変換を行うことで、回路規模や消費電
力を増大させることなく、所望の周波数ステップの受信
機を構成できる。第１のデジタルローカル発振器２０６
および第２のデジタルローカル発振器３０７を正弦波／
余弦波を出力するダイレクトデジタルシンセサイザとす
ることで、各デジタルローカル発振器の発生方式とし
て、特性が良く解析される。また他の例として考えられ
るＣＯＲＤＩＣでは、演算量を減らすとスプリアスが増
大するため、本発明に単純には適用できない。しかし、
ＰＬＬ２０８のリファレンス用デジタルローカル発振器
をＤＤＳとし、第２のデジタルローカル発振器３０７に
ＣＯＲＤＩＣを用いることは可能であり、本発明の趣旨
にも適っている。なお、上記ＣＯＲＤＩＣとは、「COor
dinate Rotation DIgital Computer」のことであり、三
角関数の演算を行うためのデジタル回路として知られて
いる。
【００２６】また、第１のローカル発振器により正弦波
／余弦波テーブルを順次読み出すことで、第１のローカ
ル発振器２０６を、位相誤差を原因とするスプリアス発
生のない条件にて使用することができる。ここで、正弦
波／余弦波テーブルにはテーブルデータを書き込んだＲ
ＯＭ（リードオンリメモリ）を使用するが、ＲＡＭ（ラ
ンダムアクセスメモリ）を使用して、電源投入時にテー
ブルデータを書き込むようにしてもよい。また、第１の
デジタルローカル発振器（ＤＤＳ１）２０６において、
位相誤差を原因とするスプリアス特性は、位相演算部と
ＲＯＭの位相語長（アドレス長＝ＲＯＭサイズ）の差を
（＝再量子化ｅｒｒｏｒ）１ｂｉｔ減じる毎に６．０２
ｄＢ改善される。位相演算語長を固定としたとき、スプ
リアス改善のために１ｂｉｔＲＯＭのアドレス語長を増
す毎に回路規模（ＲＯＭ）サイズが２倍となり、消費電
力もほぼ２倍となる。ＤＤＳの出力語長（＝ＲＯＭデー
タ長）を原因とするスプリアス特性はＤＤＳの出力語長
により決まり、１ｂｉｔ長くする毎に６．０２ｄＢ改善
される。ＲＯＭデータ長は１ｂｉｔ増しても、回路規模
／消費電力ともに語長の比で変化する１１ｂｉｔ出力を
１２ｂｉｔ出力としても回路規模／消費電力増大は１２
／１１＝１．０９１（＝１．０＋１．０／ＬＳＢ）倍に
過ぎず、２倍の変化がある位相スプリアス改善と大きな
差がある。ＤＤＳの出力ステップを粗くすることで位相
演算語長とＲＯＭの位相語長を一致させても短いＲＯＭ
アドレス長で済む。また、回路規模増大に対するスプリ
アス改善効果に優れたＤＤＳ出力語長を決定することに
よりスプリアスレベルが決定できるために、低いスプリ
アスレベルが実現できる。これにより、第１のデジタル
ローカル発振器（ＤＤＳ１）２０６を、位相誤差を原因
とするスプリアス発生のない条件にて使用することがで
きる。
／余弦波テーブルを順次読み出すことで、第１のローカ
ル発振器２０６を、位相誤差を原因とするスプリアス発
生のない条件にて使用することができる。ここで、正弦
波／余弦波テーブルにはテーブルデータを書き込んだＲ
ＯＭ（リードオンリメモリ）を使用するが、ＲＡＭ（ラ
ンダムアクセスメモリ）を使用して、電源投入時にテー
ブルデータを書き込むようにしてもよい。また、第１の
デジタルローカル発振器（ＤＤＳ１）２０６において、
位相誤差を原因とするスプリアス特性は、位相演算部と
ＲＯＭの位相語長（アドレス長＝ＲＯＭサイズ）の差を
（＝再量子化ｅｒｒｏｒ）１ｂｉｔ減じる毎に６．０２
ｄＢ改善される。位相演算語長を固定としたとき、スプ
リアス改善のために１ｂｉｔＲＯＭのアドレス語長を増
す毎に回路規模（ＲＯＭ）サイズが２倍となり、消費電
力もほぼ２倍となる。ＤＤＳの出力語長（＝ＲＯＭデー
タ長）を原因とするスプリアス特性はＤＤＳの出力語長
により決まり、１ｂｉｔ長くする毎に６．０２ｄＢ改善
される。ＲＯＭデータ長は１ｂｉｔ増しても、回路規模
／消費電力ともに語長の比で変化する１１ｂｉｔ出力を
１２ｂｉｔ出力としても回路規模／消費電力増大は１２
／１１＝１．０９１（＝１．０＋１．０／ＬＳＢ）倍に
過ぎず、２倍の変化がある位相スプリアス改善と大きな
差がある。ＤＤＳの出力ステップを粗くすることで位相
演算語長とＲＯＭの位相語長を一致させても短いＲＯＭ
アドレス長で済む。また、回路規模増大に対するスプリ
アス改善効果に優れたＤＤＳ出力語長を決定することに
よりスプリアスレベルが決定できるために、低いスプリ
アスレベルが実現できる。これにより、第１のデジタル
ローカル発振器（ＤＤＳ１）２０６を、位相誤差を原因
とするスプリアス発生のない条件にて使用することがで
きる。
【００２７】ところで、ＤＤＳの位相演算語長とＲＯＭ
の入力語長が一致するときに、スプリアスレベルはＤＤ
Ｓ出力語長のみに依存する。また、ＤＤＳの位相演算語
長がＲＯＭの入力語長より大きい場合であっても、発振
周波数の設定によりＲＯＭの入力語長への丸め誤差が発
生しなければ、スプリアスレベルはＤＤＳ出力語長のみ
に依存する。この知見に基づき第１のデジタルローカル
発振器（ＤＤＳ１）２０６において、回路簡略化の手段
としてのテーブル読み出し方式（テーブルルックアップ
方式）を用いるようにすれば、スプリアスレベルは位相
誤差の無いＤＤＳと同様に、テーブルに用いるＲＯＭの
出力語長（データビット長）のみに依存する。ここでの
テーブル読み出し方式とは、正弦波／余弦波テーブルを
順次読み出していくことによって、ＤＤＳのもつ位相誤
差によるスプリアス発生のない正弦波／余弦波を出力す
る方式のことである。なお、正弦波／余弦波テーブル長
をＮ、ＰＬＬ２０８による第１のデジタルローカル発振
器２０６の逓倍比をｋとしたとき、出力周波数はｆｏｕ
ｔ＝ｆｓ＊ｋ／Ｎとなる。さらに、第１のデジタルロー
カル発振器２０６の出力周波数Ｆｃ１と逓倍比ｋの組合
せを適切に選択すれば、第１のミキサー２０３での周波
数誤差を最小にすることができる。さらに、正弦波／余
弦波テーブル長を可変長とすることで、ｆｏｕｔ＝ｆｓ
＊ｋ／３、ｆｓ＊ｋ／４、ｆｓ＊ｋ／５、…といったス
テップでの可変が可能となるほか、長さＮのテーブルに
Ｍ周期分のデータを書きこむことで、出力周波数はｆｏ
ｕｔ＝ｆｓ＊（Ｍ＊ｋ／Ｎ）となり、ｆｏｕｔ＝ｆｓ＊
７ｋ／１６、ｆｓ＊６ｋ／１６、ｆｓ＊５ｋ／１６、ｆ
ｓ＊４ｋ／１６といったステップでの可変が可能にな
る。Ｎを固定としたとき、ＤＤＳのように等間隔なステ
ップでの出力周波数設定が可能となる。
の入力語長が一致するときに、スプリアスレベルはＤＤ
Ｓ出力語長のみに依存する。また、ＤＤＳの位相演算語
長がＲＯＭの入力語長より大きい場合であっても、発振
周波数の設定によりＲＯＭの入力語長への丸め誤差が発
生しなければ、スプリアスレベルはＤＤＳ出力語長のみ
に依存する。この知見に基づき第１のデジタルローカル
発振器（ＤＤＳ１）２０６において、回路簡略化の手段
としてのテーブル読み出し方式（テーブルルックアップ
方式）を用いるようにすれば、スプリアスレベルは位相
誤差の無いＤＤＳと同様に、テーブルに用いるＲＯＭの
出力語長（データビット長）のみに依存する。ここでの
テーブル読み出し方式とは、正弦波／余弦波テーブルを
順次読み出していくことによって、ＤＤＳのもつ位相誤
差によるスプリアス発生のない正弦波／余弦波を出力す
る方式のことである。なお、正弦波／余弦波テーブル長
をＮ、ＰＬＬ２０８による第１のデジタルローカル発振
器２０６の逓倍比をｋとしたとき、出力周波数はｆｏｕ
ｔ＝ｆｓ＊ｋ／Ｎとなる。さらに、第１のデジタルロー
カル発振器２０６の出力周波数Ｆｃ１と逓倍比ｋの組合
せを適切に選択すれば、第１のミキサー２０３での周波
数誤差を最小にすることができる。さらに、正弦波／余
弦波テーブル長を可変長とすることで、ｆｏｕｔ＝ｆｓ
＊ｋ／３、ｆｓ＊ｋ／４、ｆｓ＊ｋ／５、…といったス
テップでの可変が可能となるほか、長さＮのテーブルに
Ｍ周期分のデータを書きこむことで、出力周波数はｆｏ
ｕｔ＝ｆｓ＊（Ｍ＊ｋ／Ｎ）となり、ｆｏｕｔ＝ｆｓ＊
７ｋ／１６、ｆｓ＊６ｋ／１６、ｆｓ＊５ｋ／１６、ｆ
ｓ＊４ｋ／１６といったステップでの可変が可能にな
る。Ｎを固定としたとき、ＤＤＳのように等間隔なステ
ップでの出力周波数設定が可能となる。
【００２８】また、帯域制限を目的とした前記フィルタ
３０１が、前記ＡＤ変換器２０４と第２のミキサー３０
２との間に設けられて、前記フィルタ出力のサンプリン
グ周波数を下げるデシメーションフィルタとしてある。
デジタルダウンコンバータ２１０内の第２のミキサー３
０４に入力される信号のサンプリング周波数を下げるこ
とにより、次段のミキサーとローカル発振器のサンプリ
ング周波数（動作周波数）を下げることができる。これ
により、第１のデジタルローカル発振器２０６と同じ演
算を行ってもサンプリング周波数低下に比例して消費電
力が下がる。また、出力周波数ステップもサンプリング
周波数低下に比例して細かくなる。この結果、第１のデ
ジタルローカル発振器２０６と同一構成の発振器を用い
ても周波数誤差を縮小できる。
３０１が、前記ＡＤ変換器２０４と第２のミキサー３０
２との間に設けられて、前記フィルタ出力のサンプリン
グ周波数を下げるデシメーションフィルタとしてある。
デジタルダウンコンバータ２１０内の第２のミキサー３
０４に入力される信号のサンプリング周波数を下げるこ
とにより、次段のミキサーとローカル発振器のサンプリ
ング周波数（動作周波数）を下げることができる。これ
により、第１のデジタルローカル発振器２０６と同じ演
算を行ってもサンプリング周波数低下に比例して消費電
力が下がる。また、出力周波数ステップもサンプリング
周波数低下に比例して細かくなる。この結果、第１のデ
ジタルローカル発振器２０６と同一構成の発振器を用い
ても周波数誤差を縮小できる。
【００２９】第１のデジタルローカル発振器２０６によ
り駆動されるＰＬＬ２０８においては、第１のデジタル
ローカル発振器２０６のスプリアスが大きな問題となる
のは近接チャンネルとスプリアスとの乗算により目的外
信号が帯域内に発生することによる妨害である（ＰＬＬ
２０８の作用でローカル周波数より離れたスプリアスは
低減される）。デシメーションフィルタの帯域幅をチャ
ンネル帯域幅とすることで、目的チャンネルのみを通過
させ、第２のデジタルローカル発振器３０７の出力にス
プリアスを許容したとしてもＣ／Ｎやコンスタレーショ
ンの悪化にとどまり、目的外信号による妨害という大き
な影響を回避できる。
り駆動されるＰＬＬ２０８においては、第１のデジタル
ローカル発振器２０６のスプリアスが大きな問題となる
のは近接チャンネルとスプリアスとの乗算により目的外
信号が帯域内に発生することによる妨害である（ＰＬＬ
２０８の作用でローカル周波数より離れたスプリアスは
低減される）。デシメーションフィルタの帯域幅をチャ
ンネル帯域幅とすることで、目的チャンネルのみを通過
させ、第２のデジタルローカル発振器３０７の出力にス
プリアスを許容したとしてもＣ／Ｎやコンスタレーショ
ンの悪化にとどまり、目的外信号による妨害という大き
な影響を回避できる。
【００３０】また、フィルタ２０９の通過帯域幅は、チ
ャンネル帯域幅であることが理想であるが、第１のデジ
タルローカル発振器２０６の出力周波数ステップが粗い
ために、受信するチャンネル毎にＩＦ信号の中心周波数
にずれが生じる。そこで、チャンネル帯域の上下にそれ
ぞれ、第１のデジタルローカル発振器２０６の出力周波
数ステップの１／２を広げてフィルタ通過帯域幅とす
る。
ャンネル帯域幅であることが理想であるが、第１のデジ
タルローカル発振器２０６の出力周波数ステップが粗い
ために、受信するチャンネル毎にＩＦ信号の中心周波数
にずれが生じる。そこで、チャンネル帯域の上下にそれ
ぞれ、第１のデジタルローカル発振器２０６の出力周波
数ステップの１／２を広げてフィルタ通過帯域幅とす
る。
【００３１】また、チャンネル帯域幅の半分の帯域幅を
もつＬＰＦ特性のＦＩＲフィルタ係数にｃｏｓ（ｎω）
を乗じると、フィルタ帯域がωシフトされてＬＰＦ通過
帯域の２倍＝チャンネル帯域幅の通過帯域を持つＢＰＦ
を得る。これをダウンサンプリングフィルタとして利用
することで、目的チャンネル信号のみの通過とダウンサ
ンプルのエイリアシング発生抑圧をかねることができ
る。また、周波数シフトステップは周波数シフトのため
に用いる複素信号発生器の発生可能ステップによって決
まり、目的チャンネルより第１のデジタルローカル発振
器２０６によるオフセット分中心周波数をずらしたフィ
ルタをチャンネル毎に得ることも可能であるので、この
ときはＢＰＦの帯域幅に第１のデジタルローカル発振器
２０６の周波数誤差を加算する必要がない。
もつＬＰＦ特性のＦＩＲフィルタ係数にｃｏｓ（ｎω）
を乗じると、フィルタ帯域がωシフトされてＬＰＦ通過
帯域の２倍＝チャンネル帯域幅の通過帯域を持つＢＰＦ
を得る。これをダウンサンプリングフィルタとして利用
することで、目的チャンネル信号のみの通過とダウンサ
ンプルのエイリアシング発生抑圧をかねることができ
る。また、周波数シフトステップは周波数シフトのため
に用いる複素信号発生器の発生可能ステップによって決
まり、目的チャンネルより第１のデジタルローカル発振
器２０６によるオフセット分中心周波数をずらしたフィ
ルタをチャンネル毎に得ることも可能であるので、この
ときはＢＰＦの帯域幅に第１のデジタルローカル発振器
２０６の周波数誤差を加算する必要がない。
【００３２】このフィルタの阻止帯域減衰量がダウンサ
ンプルによるエイリアシング防止には不足するとき、ダ
ウンサンプル時のエイリアシング発生ポイントに大きな
減衰量を持つ（実係数）フィルタをカスケード接続した
フィルタをデシメーションフィルタとすると効果的であ
る。なお、第１のミキサー２０３が直交変換器で、ＤＤ
Ｃ２１０が複素入力であるとき、ＦＩＲフィルタは複素
係数複素ＦＩＲフィルタとなる。また、アナログミキサ
ーがＲｅａｌミキサーで、ＤＤＣのサンプリングが実サ
ンプリングであるとき、すなわち、ＦＩＲフィルタが実
係数ＦＩＲフィルタ（実係数実／複素ＢＰＦ）であると
きには、基準ＬＰＦ３０８の係数にＣＯＳ（ｎω）を乗
算することで、実係数ＦＩＲフィルタのためのＢＰＦ用
複素係数が得られる。また、アナログミキサーが複素ミ
キサーで、ＤＤＣのサンプリングが複素サンプリングで
あるとき、すなわち、ＦＩＲフィルタが複素係数ＦＩＲ
フィルタ（複素係数実／複素ＢＰＦ）であるときには、
基準ＬＰＦ３０８の係数にｅのｉ（ｎω）乗の値を乗算
することで、複素係数ＦＩＲフィルタのためのＢＰＦ用
複素係数が得られる。なお、上記実／複素ＢＰＦとは、
係数が実数または複素数であることと、信号パスが実数
または複素数であることとを含むＢＰＦである。さら
に、基準ＬＰＦ係数に乗算するｃｏｓ（ｎω）の値にロ
ーカル発振器を用いることによっても、実係数ＦＩＲフ
ィルタのためのＢＰＦ用複素係数を得ることができる。
同様に、基準ＬＰＦ係数に乗算するｅのｊ（ｎω）乗の
値にローカル発振器を用いることによっても、複素係数
ＦＩＲフィルタのためのＢＰＦ用複素係数を得ることが
できる。なお、基準ＬＰＦ３０８を複素ＢＰＦとして構
成するようにしてもよいが、この場合にはフィルタ帯域
シフトのための乗算が複素演算になるので、新たに乗算
器が４個加えて加算器が２個必要になる。
ンプルによるエイリアシング防止には不足するとき、ダ
ウンサンプル時のエイリアシング発生ポイントに大きな
減衰量を持つ（実係数）フィルタをカスケード接続した
フィルタをデシメーションフィルタとすると効果的であ
る。なお、第１のミキサー２０３が直交変換器で、ＤＤ
Ｃ２１０が複素入力であるとき、ＦＩＲフィルタは複素
係数複素ＦＩＲフィルタとなる。また、アナログミキサ
ーがＲｅａｌミキサーで、ＤＤＣのサンプリングが実サ
ンプリングであるとき、すなわち、ＦＩＲフィルタが実
係数ＦＩＲフィルタ（実係数実／複素ＢＰＦ）であると
きには、基準ＬＰＦ３０８の係数にＣＯＳ（ｎω）を乗
算することで、実係数ＦＩＲフィルタのためのＢＰＦ用
複素係数が得られる。また、アナログミキサーが複素ミ
キサーで、ＤＤＣのサンプリングが複素サンプリングで
あるとき、すなわち、ＦＩＲフィルタが複素係数ＦＩＲ
フィルタ（複素係数実／複素ＢＰＦ）であるときには、
基準ＬＰＦ３０８の係数にｅのｉ（ｎω）乗の値を乗算
することで、複素係数ＦＩＲフィルタのためのＢＰＦ用
複素係数が得られる。なお、上記実／複素ＢＰＦとは、
係数が実数または複素数であることと、信号パスが実数
または複素数であることとを含むＢＰＦである。さら
に、基準ＬＰＦ係数に乗算するｃｏｓ（ｎω）の値にロ
ーカル発振器を用いることによっても、実係数ＦＩＲフ
ィルタのためのＢＰＦ用複素係数を得ることができる。
同様に、基準ＬＰＦ係数に乗算するｅのｊ（ｎω）乗の
値にローカル発振器を用いることによっても、複素係数
ＦＩＲフィルタのためのＢＰＦ用複素係数を得ることが
できる。なお、基準ＬＰＦ３０８を複素ＢＰＦとして構
成するようにしてもよいが、この場合にはフィルタ帯域
シフトのための乗算が複素演算になるので、新たに乗算
器が４個加えて加算器が２個必要になる。
【００３３】ローカル発振器出力に良好なＣ／Ｎ特性を
求めるには、ＰＬＬのリファレンス信号には高い信号純
度が求められる。ＤＤＣ２１０のサンプリング周波数
は、数十ＭＨｚの高い周波数であることと、受信信号の
シンボル／チップレートの整数倍であることを要求され
るために、サンプリングクロックの発生にはＰＬＬやバ
イナリ・レイト・マルチプライヤが用いられる。これら
の方法では、クロックのＣ／Ｎ低下が避けられないめ
に、第１のデジタルローカル発振器２０６のサンプリン
グクロックには前記のような発振器２１２としてＴＣＸ
Ｏ（水晶発振器）を用いている。
求めるには、ＰＬＬのリファレンス信号には高い信号純
度が求められる。ＤＤＣ２１０のサンプリング周波数
は、数十ＭＨｚの高い周波数であることと、受信信号の
シンボル／チップレートの整数倍であることを要求され
るために、サンプリングクロックの発生にはＰＬＬやバ
イナリ・レイト・マルチプライヤが用いられる。これら
の方法では、クロックのＣ／Ｎ低下が避けられないめ
に、第１のデジタルローカル発振器２０６のサンプリン
グクロックには前記のような発振器２１２としてＴＣＸ
Ｏ（水晶発振器）を用いている。
【００３４】なお、第１のミキサー２０３とＤＤＣ２１
０内の第２のミキサー３０４との間に、アナログフィル
タとデジタルフィルタが混在している場合には、アナロ
グフィルタは、エイリアシングやＡＤ変換器２０４への
目的外信号による負荷を軽減するための通信チャネル帯
域幅に、第１のデジタルローカル発振器２０６の出力周
波数ステップを加えたステップより広くする。一方、デ
ジタルフィルタにおいては、目的チャンネルより第１の
デジタルローカル発振器２０６によるオフセット分中心
周波数をずらすようにすれば、第１のローカル発振器の
出力周波数ステップが粗いために生じたＩＦ信号の中心
周波数のずれを吸収するために、デジタルフィルタの通
信チャネル帯域幅を広げる必要はない。
０内の第２のミキサー３０４との間に、アナログフィル
タとデジタルフィルタが混在している場合には、アナロ
グフィルタは、エイリアシングやＡＤ変換器２０４への
目的外信号による負荷を軽減するための通信チャネル帯
域幅に、第１のデジタルローカル発振器２０６の出力周
波数ステップを加えたステップより広くする。一方、デ
ジタルフィルタにおいては、目的チャンネルより第１の
デジタルローカル発振器２０６によるオフセット分中心
周波数をずらすようにすれば、第１のローカル発振器の
出力周波数ステップが粗いために生じたＩＦ信号の中心
周波数のずれを吸収するために、デジタルフィルタの通
信チャネル帯域幅を広げる必要はない。
【００３５】
【発明の効果】以上のように、本発明によれば、第１の
ミキサーとＡＤ変換器との間、もしくは該ＡＤ変換器と
前記第２のミキサーとの間に、帯域制限を目的としたフ
ィルタが設けられ、第１のデジタルローカル発振器の発
振可能な周波数ステップを、第２のデジタルローカル発
振器の発振可能な周波数ステップより大きい設定とした
ので、回路規模および消費電力、とりわけローカル発振
器での消費電力を抑制して、低いスプリアスレベルと高
い周波数変換精度、さらにはＣ／Ｎの劣化の少ない受信
機を提供できるという効果が得られる。
ミキサーとＡＤ変換器との間、もしくは該ＡＤ変換器と
前記第２のミキサーとの間に、帯域制限を目的としたフ
ィルタが設けられ、第１のデジタルローカル発振器の発
振可能な周波数ステップを、第２のデジタルローカル発
振器の発振可能な周波数ステップより大きい設定とした
ので、回路規模および消費電力、とりわけローカル発振
器での消費電力を抑制して、低いスプリアスレベルと高
い周波数変換精度、さらにはＣ／Ｎの劣化の少ない受信
機を提供できるという効果が得られる。
【図面の簡単な説明】
【図１】 本発明の実施の一形態による受信機を示すブ
ロック図である。
ロック図である。
【図２】 本発明の受信機におけるデジタルダウンコン
バータの構成を示すブロック図である。
バータの構成を示すブロック図である。
【図３】 本発明におけるローカル発振器の基本原理を
説明するブロック図である。
説明するブロック図である。
【図４】 従来の受信機を示すブロック図である。
２０３ 第１のミキサー ２０４ ＡＤ変換器 ２０６ ＤＤＳ１（第１のデジタルローカル発振器） ２０８ ＰＬＬ（位相ロックループ） ２０９、３０１ ＢＰＦ（フィルタ） ２１０ デジタルダウンコンバータ ３０４ 第２のミキサー ３０７ ＤＤＳ２（第２のデジタルローカル発振器）
Claims (13)
- 【請求項１】 ＲＦ信号またはＩＦ信号を入力として、
これを第１のデジタルローカル発振器出力を基準信号と
して動作する位相ロックループの出力信号によりＩＦ信
号に変換する第１のミキサーと、 該第１のミキサーの出力信号をＡＤ変換器にてデジタル
信号に変換して、このデジタル信号を、デジタルダウン
コンバータに設けられて、第２のデジタルローカル発振
器の出力により検波器処理周波数に変換する第２のミキ
サーとを備えた受信機であって、 前記第１のミキサーとＡＤ変換器との間もしくは該ＡＤ
変換器と前記第２のミキサーとの間に、帯域制限を目的
としたフィルタが設けられ、 前記第１のデジタルローカル発振器の発振可能な周波数
ステップを、前記第２のデジタルローカル発振器の発振
可能な周波数ステップより大きい設定としたことを特徴
とする受信機。 - 【請求項２】 前記第１のデジタルローカル発振器およ
び第２のデジタルローカル発振器が正弦波／余弦波を出
力するダイレクトデジタルシンセサイザであることを特
徴とする請求項１に記載の受信機。 - 【請求項３】 前記第１のデジタルローカル発振器とし
てのダイレクトデジタルシンセサイザの位相演算語長
が、位相データを正弦波／余弦波に変換する正弦波／余
弦波テーブルの入力語長に一致することを特徴とする請
求項２に記載の受信機。 - 【請求項４】 前記第１のデジタルローカル発振器が位
相を正弦波／余弦波に変換するための正弦波／余弦波テ
ーブルを順次読み出すことを特徴とする請求項１に記載
の受信機。 - 【請求項５】 正弦波／余弦波テーブル長が可変長であ
ることを特徴とする請求項４に記載の受信機。 - 【請求項６】 複数周期のデータを持つ正弦波／余弦波
テーブルを用いることを特徴とする請求項４または請求
項５に記載の受信機。 - 【請求項７】 帯域制限を目的とした前記フィルタが、
前記ＡＤ変換器と第２のミキサーとの間に設けられて、
前記フィルタ出力のサンプリング周波数を下げるデシメ
ーションフィルタであることを特徴とする請求項１乃至
請求項６のいずれかに記載の受信機。 - 【請求項８】 前記フィルタの帯域幅が、通信チャンネ
ル帯域幅＋ローカル発振器の出力周波数ステップである
ことを特徴とする請求項１乃至請求項７のいずれかに記
載の受信機。 - 【請求項９】 前記フィルタがＦＩＲフィルタであり、
デジタルダウンコンバータ周波数の設定時に、通信チャ
ンネル帯域幅の半分の帯域を持つ基準ＬＰＦ係数に、ｃ
ｏｓ（ｎω）（ωはフィルタのあるＩＦ周波数）を乗じ
てフィルタ用ＢＰＦ係数としたことを特徴とする請求項
１〜請求項８のいずれかに記載の受信機。 - 【請求項１０】 前記ＬＰＦ係数に乗算するｃｏｓ（ｎ
ω）を得るために、デジタルローカル発振器を用いるこ
とを特徴とする請求項９に記載の受信機。 - 【請求項１１】 前記フィルタがＦＩＲフィルタであ
り、デジタルダウンコンバータ周波数の設定時に、通信
チャンネル帯域幅の半分の帯域を持つ基準ＬＰＦ係数
に、ｅのｉ（ｎω）乗の値（ωはフィルタのあるＩＦ周
波数）を乗じてフィルタ用ＢＰＦ係数としたことを特徴
とする請求項１〜請求項８のいずれかに記載の受信機。 - 【請求項１２】 前記ＬＰＦ係数に乗算するｅのｉ（ｎ
ω）乗の値を得るために、デジタルローカル発振器を用
いることを特徴とする請求項１１に記載の受信機。 - 【請求項１３】 前記第１のデジタルローカル発振器の
サンプリングクロックは、水晶発振器の出力として得る
ことを特徴とする請求項１乃至請求項１２のいずれかに
記載の受信機。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000287667A JP4652546B2 (ja) | 2000-09-21 | 2000-09-21 | 受信機 |
| KR10-2001-0057594A KR100407338B1 (ko) | 2000-09-21 | 2001-09-18 | 수신기 |
| US09/956,695 US7139329B2 (en) | 2000-09-21 | 2001-09-20 | Receiver in a radio communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000287667A JP4652546B2 (ja) | 2000-09-21 | 2000-09-21 | 受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002111528A true JP2002111528A (ja) | 2002-04-12 |
| JP4652546B2 JP4652546B2 (ja) | 2011-03-16 |
Family
ID=18771383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000287667A Expired - Fee Related JP4652546B2 (ja) | 2000-09-21 | 2000-09-21 | 受信機 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7139329B2 (ja) |
| JP (1) | JP4652546B2 (ja) |
| KR (1) | KR100407338B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004112291A1 (ja) * | 2003-06-16 | 2004-12-23 | Matsushita Electric Industrial Co., Ltd. | デジタル信号受信装置 |
| JP2006521075A (ja) * | 2003-03-10 | 2006-09-14 | トムソン ライセンシング | 信号を受信するための方法および装置 |
| JP2009153088A (ja) * | 2007-12-24 | 2009-07-09 | Ind Technol Res Inst | 離散時間フィルタリング及びダウンコンバージョン機能を有する受信器 |
| WO2010097866A1 (ja) * | 2009-02-25 | 2010-09-02 | 三菱電機株式会社 | 受信装置 |
| JP2012505609A (ja) * | 2008-10-08 | 2012-03-01 | クゥアルコム・インコーポレイテッド | クロッククリーンアップ位相ロックループ（ｐｌｌ） |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6961395B2 (en) * | 2001-11-16 | 2005-11-01 | Nortel Networks Limited | Time variant filter implementation |
| US7310386B2 (en) * | 2002-04-25 | 2007-12-18 | Broadcom Corporation | Radio receiver utilizing a single analog to digital converter |
| CA2488740A1 (en) * | 2002-06-07 | 2003-12-18 | Interdigital Technology Corporation | System and method for a direct conversion multi-carrier processor |
| EP1611688A4 (en) * | 2003-02-28 | 2006-05-31 | Silicon Lab Inc | ACCORDING CIRCUIT FOR HIGH FREQUENCY RECEIVERS AND CORRESPONDING METHOD |
| US7447493B2 (en) * | 2003-02-28 | 2008-11-04 | Silicon Laboratories, Inc. | Tuner suitable for integration and method for tuning a radio frequency signal |
| US7425995B2 (en) * | 2003-02-28 | 2008-09-16 | Silicon Laboratories, Inc. | Tuner using a direct digital frequency synthesizer, television receiver using such a tuner, and method therefor |
| DE10314149B4 (de) * | 2003-03-28 | 2005-10-20 | Infineon Technologies Ag | Frequenzkorrektur in einem Mobilfunkempfänger mittels einer analogen und einer digitalen Regelschleife |
| US7272365B2 (en) * | 2003-12-18 | 2007-09-18 | Andrew Corporation | Frequency offset correction in transmitters having non-ideal synthesizer channel spacing |
| DE10360470B4 (de) * | 2003-12-22 | 2010-11-18 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Demodulieren eines Empfangssignals |
| GB0407587D0 (en) * | 2004-04-02 | 2004-05-05 | Univ Nottingham Trent | Cancer associated antigens |
| DE102004025472A1 (de) * | 2004-05-21 | 2005-12-15 | Micronas Gmbh | Verfahren bzw. Datenverarbeitungsvorrichtung zum Verarbeiten von digitalen Daten eines Signals |
| US7593482B2 (en) * | 2004-09-30 | 2009-09-22 | St-Ericsson Sa | Wireless communication system with hardware-based frequency burst detection |
| US7567637B2 (en) | 2004-09-30 | 2009-07-28 | St-Ericsson Sa | Wireless communication system and method with frequency burst acquisition feature using autocorrelation and narrowband interference detection |
| US8081714B2 (en) * | 2004-11-01 | 2011-12-20 | Broadcom Corporation | Method and system for reuse of CORDIC in an RF transceiver by reconfiguration in real time |
| US7551127B2 (en) * | 2005-02-10 | 2009-06-23 | Motorola, Inc. | Reconfigurable downconverter for a multi-band positioning receiver |
| KR100724533B1 (ko) * | 2005-12-08 | 2007-06-04 | 한국전자통신연구원 | 다중채널 처리 시스템 및 그의 대역통과 필터링 방법 |
| BRPI0709654A2 (pt) * | 2006-03-31 | 2011-07-19 | Nihon Dempa Kogyo Co | processador digital |
| JP4150049B2 (ja) * | 2006-08-03 | 2008-09-17 | 株式会社東芝 | 集積回路、その自己診断方法、およびその集積回路を具備する光ディスク装置 |
| US20080212658A1 (en) * | 2007-03-01 | 2008-09-04 | Ahmadreza Rofougaran | Method and system for communication of signals using a direct digital frequency synthesizer (ddfs) |
| EP3066777B1 (en) * | 2013-11-05 | 2018-08-08 | Eutelsat SA | System for transmitting and receiving radio frequency signals carrying complex harmonic modes |
| DE102015212243A1 (de) * | 2015-06-30 | 2017-01-05 | TRUMPF Hüttinger GmbH + Co. KG | Vorrichtung zur Erzeugung mehrerer Takt- oder Hochfrequenzsignale |
| US11463071B2 (en) | 2018-04-23 | 2022-10-04 | Samsung Electronics Co,. Ltd | Asymmetrical filtering to improve GNSS performance in presence of wideband interference |
| US20220200637A1 (en) * | 2020-12-23 | 2022-06-23 | Spectral DSP Corp | High-performance filter bank channelizers |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5824045B2 (ja) * | 1978-08-28 | 1983-05-19 | タケダ理研工業株式会社 | 受信周波数選択装置 |
| JPH10256834A (ja) * | 1997-03-07 | 1998-09-25 | Nec Corp | 数値制御発振器 |
| JPH11150735A (ja) * | 1997-11-14 | 1999-06-02 | Toshiba Corp | 信号発生回路 |
| JPH11234150A (ja) * | 1998-02-09 | 1999-08-27 | Toshiba Corp | デジタル復調装置 |
| JPH11289224A (ja) * | 1998-04-01 | 1999-10-19 | Mitsubishi Electric Corp | 周波数シンセサイザ |
| JP2000068749A (ja) * | 1998-08-18 | 2000-03-03 | Kokusai Electric Co Ltd | Ｆｍ復調回路 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5003621A (en) * | 1989-11-02 | 1991-03-26 | Motorola, Inc. | Direct conversion FM receiver |
| NL9002489A (nl) * | 1990-11-15 | 1992-06-01 | Philips Nv | Ontvanger. |
| JP3006805B2 (ja) * | 1991-08-23 | 2000-02-07 | 日本電気株式会社 | ダイレクトディジタルシンセサイザを用いた局部発振回路 |
| KR930007098A (ko) * | 1991-09-25 | 1993-04-22 | 정용문 | 매우 작은 주파수 간격을 갖는 주파수 합성기 |
| JP2967025B2 (ja) * | 1994-03-31 | 1999-10-25 | 日本無線株式会社 | 無線標識受信機 |
| JP3268138B2 (ja) * | 1994-09-29 | 2002-03-25 | 三菱電機株式会社 | 通信装置、周波数シンセサイザ及びシンセサイズ方法 |
| JP3084196B2 (ja) * | 1994-12-27 | 2000-09-04 | アイコム株式会社 | 無線通信機 |
| JP3241594B2 (ja) * | 1996-04-08 | 2001-12-25 | 松下電器産業株式会社 | 複数帯域移動無線装置 |
| US5960364A (en) * | 1996-11-08 | 1999-09-28 | Ericsson Inc. | Satellite/cellular phone using different channel spacings on forward and return links |
| US5812927A (en) * | 1997-02-10 | 1998-09-22 | Lsi Logic Corporation | System and method for correction of I/Q angular error in a satellite receiver |
| US6308048B1 (en) * | 1997-11-19 | 2001-10-23 | Ericsson Inc. | Simplified reference frequency distribution in a mobile phone |
| DE19819038C2 (de) * | 1998-04-28 | 2002-01-03 | Rohde & Schwarz | Frequenzumsetzeranordnung für Hochfrequenzempfänger oder Hochfrequenzgeneratoren |
| US6160859A (en) * | 1998-10-19 | 2000-12-12 | Motorola, Inc. | Integrated multi-mode bandpass sigma-delta receiver subsystem with interference mitigation and method of using the same |
| US6539411B1 (en) * | 1998-10-29 | 2003-03-25 | Lucent Technologies Inc. | Direct digital synthesizer |
| US6370211B1 (en) * | 1999-02-05 | 2002-04-09 | Motorola, Inc. | Method and apparatus for facilitating reception of a signal on one of a plurality of contiguous channels |
| US6347325B1 (en) * | 1999-03-16 | 2002-02-12 | Analog Devices, Inc. | Direct-digital synthesizers |
| US6608869B1 (en) * | 1999-05-26 | 2003-08-19 | Samsung Electronics Co., Ltd. | Dual-carrier heterodyne for separating orthogonal components of complex amplitude-modulation signals |
| US6693980B1 (en) * | 2000-09-18 | 2004-02-17 | Telasic Communications, Inc. | Wideband fast-hopping receiver front-end and mixing method |
-
2000
- 2000-09-21 JP JP2000287667A patent/JP4652546B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-18 KR KR10-2001-0057594A patent/KR100407338B1/ko not_active IP Right Cessation
- 2001-09-20 US US09/956,695 patent/US7139329B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5824045B2 (ja) * | 1978-08-28 | 1983-05-19 | タケダ理研工業株式会社 | 受信周波数選択装置 |
| JPH10256834A (ja) * | 1997-03-07 | 1998-09-25 | Nec Corp | 数値制御発振器 |
| JPH11150735A (ja) * | 1997-11-14 | 1999-06-02 | Toshiba Corp | 信号発生回路 |
| JPH11234150A (ja) * | 1998-02-09 | 1999-08-27 | Toshiba Corp | デジタル復調装置 |
| JPH11289224A (ja) * | 1998-04-01 | 1999-10-19 | Mitsubishi Electric Corp | 周波数シンセサイザ |
| JP2000068749A (ja) * | 1998-08-18 | 2000-03-03 | Kokusai Electric Co Ltd | Ｆｍ復調回路 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006521075A (ja) * | 2003-03-10 | 2006-09-14 | トムソン ライセンシング | 信号を受信するための方法および装置 |
| WO2004112291A1 (ja) * | 2003-06-16 | 2004-12-23 | Matsushita Electric Industrial Co., Ltd. | デジタル信号受信装置 |
| JP2009153088A (ja) * | 2007-12-24 | 2009-07-09 | Ind Technol Res Inst | 離散時間フィルタリング及びダウンコンバージョン機能を有する受信器 |
| JP2012505609A (ja) * | 2008-10-08 | 2012-03-01 | クゥアルコム・インコーポレイテッド | クロッククリーンアップ位相ロックループ（ｐｌｌ） |
| JP2017063439A (ja) * | 2008-10-08 | 2017-03-30 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | クロッククリーンアップ位相ロックループ（ｐｌｌ） |
| WO2010097866A1 (ja) * | 2009-02-25 | 2010-09-02 | 三菱電機株式会社 | 受信装置 |
| US8494471B2 (en) | 2009-02-25 | 2013-07-23 | Mitsubishi Electric Corporation | Receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4652546B2 (ja) | 2011-03-16 |
| US20020051503A1 (en) | 2002-05-02 |
| KR20020023126A (ko) | 2002-03-28 |
| US7139329B2 (en) | 2006-11-21 |
| KR100407338B1 (ko) | 2003-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4652546B2 (ja) | 受信機 | |
| JP4633902B2 (ja) | デジタルダウンコンバータ | |
| US5621345A (en) | In-phase and quadrature sampling circuit | |
| KR100446540B1 (ko) | 데이터 통신용 송신기 | |
| JP2728114B2 (ja) | Ｆｍ変調回路 | |
| US7308240B2 (en) | Numerical control oscillator, digital frequency converter and radio frequency unit | |
| US20080309524A1 (en) | Second-Order Polynomial, Interpolation-Based, Sampling Rate Converter and Method and Transmitters Employing the Same | |
| KR100957321B1 (ko) | 소프트웨어 무선기 및 이를 이용한 신호처리 방법 | |
| US6504879B1 (en) | Digital modulation apparatus | |
| JP4843347B2 (ja) | 受信システム | |
| JP2002271143A (ja) | 周波数シンセサイザ | |
| JP3842396B2 (ja) | デジタル変調装置 | |
| US6072374A (en) | FM modulation system using quadrature modulator | |
| KR100594076B1 (ko) | 디지털 주파수 컨버터 | |
| JP3893197B2 (ja) | デジタル変調回路 | |
| JP3454724B2 (ja) | 復調回路 | |
| JP3123941B2 (ja) | 直交信号復調用ベースバンド信号処理回路 | |
| Maples et al. | An IF sampling digital receiver implementation for space-based command and telemetry applications | |
| JPH10136045A (ja) | 復調装置および通信端末装置 | |
| JPH0642683B2 (ja) | デイジタル位相変調回路 | |
| JP2901427B2 (ja) | Ｆｍ復調器 | |
| JP3331462B2 (ja) | Ｐｓｋ受信機 | |
| JP2002344553A (ja) | 送信機 | |
| JPH0983596A (ja) | ディジタル直交検波装置 | |
| JP2002057590A (ja) | 受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100315 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101216 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |