JPH10256834A - 数値制御発振器 - Google Patents
数値制御発振器Info
- Publication number
- JPH10256834A JPH10256834A JP6903897A JP6903897A JPH10256834A JP H10256834 A JPH10256834 A JP H10256834A JP 6903897 A JP6903897 A JP 6903897A JP 6903897 A JP6903897 A JP 6903897A JP H10256834 A JPH10256834 A JP H10256834A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- rom
- controlled oscillator
- output
- numerically controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】数値制御発振器の構成要素であるＲＯＭに記憶
させておくべきデータを縮小可能に構成することによ
り、回路規模の小型化を図る。 【解決手段】アドレス生成回路１は、位相ｍθ（０≦θ
≦θｍａｘ，θｍａｘ＝π／２ｍ）を１／ｍ倍し、ＲＯ
Ｍアドレスθを出力する。ＲＯＭ２は位相θ（０≦θ≦
θｍａｘ）に対応する関数値ｃｏｓθ，ｓｉｎθを保持
しており、入力θに応じて関数値ｃｏｓθ，ｓｉｎθを
出力するルックアップテーブルを構成している。位相ｍ
倍回路３は、ＲＯＭ２の出力であるｃｏｓθ，ｓｉｎθ
の位相をｍ倍したｃｏｓ（ｍθ），ｓｉｎ（θｍ）を、
三角関数の加法定理を用いた漸化式によって求めて出力
する。
させておくべきデータを縮小可能に構成することによ
り、回路規模の小型化を図る。 【解決手段】アドレス生成回路１は、位相ｍθ（０≦θ
≦θｍａｘ，θｍａｘ＝π／２ｍ）を１／ｍ倍し、ＲＯ
Ｍアドレスθを出力する。ＲＯＭ２は位相θ（０≦θ≦
θｍａｘ）に対応する関数値ｃｏｓθ，ｓｉｎθを保持
しており、入力θに応じて関数値ｃｏｓθ，ｓｉｎθを
出力するルックアップテーブルを構成している。位相ｍ
倍回路３は、ＲＯＭ２の出力であるｃｏｓθ，ｓｉｎθ
の位相をｍ倍したｃｏｓ（ｍθ），ｓｉｎ（θｍ）を、
三角関数の加法定理を用いた漸化式によって求めて出力
する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＲＯＭに記憶され
た関数値を読み出すことにより、ディジタル的に正弦
波、余弦波を発生する数値制御発振器に関する。
た関数値を読み出すことにより、ディジタル的に正弦
波、余弦波を発生する数値制御発振器に関する。
【０００２】
【従来の技術】正弦波、余弦波をディジタル的に発生さ
せる数値制御発振器（ダイレクトディジタルシンセサイ
ザ，ＤＤＳ）として、従来、図３に示すような数値制御
発振器が知られている。図３において、位相アキュムレ
ータ１４は、基準信号ＭＣＬＫによって与えられる単位
時間当たりの位相変化量ΔＰＨＡＳＥを与えることによ
って、任意に時刻における位相をＬビットのデータとし
て出力する。Ｌビットの位相データはＲＯＭを用いて構
成されたルックアップテーブル１５のアドレスとして用
いられ、ルックアップテーブル１５からはアドレスに対
応した関数値がＭビットのデータとして出力される。
せる数値制御発振器（ダイレクトディジタルシンセサイ
ザ，ＤＤＳ）として、従来、図３に示すような数値制御
発振器が知られている。図３において、位相アキュムレ
ータ１４は、基準信号ＭＣＬＫによって与えられる単位
時間当たりの位相変化量ΔＰＨＡＳＥを与えることによ
って、任意に時刻における位相をＬビットのデータとし
て出力する。Ｌビットの位相データはＲＯＭを用いて構
成されたルックアップテーブル１５のアドレスとして用
いられ、ルックアップテーブル１５からはアドレスに対
応した関数値がＭビットのデータとして出力される。
【０００３】このＲＯＭを用いて構成したルックアップ
テーブル１５に１周期分の関数値を全て保持させるに
は、ＲＯＭの入力がＬビット、出力がＭビットであるか
ら、ＲＯＭの容量として２L×Mビット必要となる。以上
の手法は、数値制御発振器で発生させる三角関数が２π
を周期とする周期関数であるという事実のみを用いてい
るが、正弦波、余弦波は振幅、位相に関して対称性を有
しているので、通常はこの性質を利用してＲＯＭ容量の
低減化が行われる。
テーブル１５に１周期分の関数値を全て保持させるに
は、ＲＯＭの入力がＬビット、出力がＭビットであるか
ら、ＲＯＭの容量として２L×Mビット必要となる。以上
の手法は、数値制御発振器で発生させる三角関数が２π
を周期とする周期関数であるという事実のみを用いてい
るが、正弦波、余弦波は振幅、位相に関して対称性を有
しているので、通常はこの性質を利用してＲＯＭ容量の
低減化が行われる。
【０００４】即ち、正弦波は、０〜２πの範囲でπを中
心に振幅に関して対称であるので、簡単な反転・非反転
回路を用いることによりＰＯＭに保持しておくべき振幅
データを１／２に、位相データを０〜πとすることがで
きる。また、位相の区間０〜πでは、π／２を中心に位
相に関して対称であるので、やはり簡単な反転・非反転
回路を用いることにより、ＲＯＭに保持しておくべき位
相データを０〜π／２とすることができる。余弦波につ
いても同様である。
心に振幅に関して対称であるので、簡単な反転・非反転
回路を用いることによりＰＯＭに保持しておくべき振幅
データを１／２に、位相データを０〜πとすることがで
きる。また、位相の区間０〜πでは、π／２を中心に位
相に関して対称であるので、やはり簡単な反転・非反転
回路を用いることにより、ＲＯＭに保持しておくべき位
相データを０〜π／２とすることができる。余弦波につ
いても同様である。
【０００５】以上から、１周期分の関数値を全て保持す
る場合に比べＲＯＭ入力が２ビット、出力が１ビット削
減される。従って、数値制御発振器のＲＯＭに記憶させ
るべきデータの容量は、２(L-2)(M-1)ビットとなる。
る場合に比べＲＯＭ入力が２ビット、出力が１ビット削
減される。従って、数値制御発振器のＲＯＭに記憶させ
るべきデータの容量は、２(L-2)(M-1)ビットとなる。
【０００６】通常さらに図４に示す手法を用いることに
より、ＲＯＭ出力ビット数をＭ−４ビットに低減して、
ＲＯＭに記憶させるべきデータの低減化が図られてい
る。
より、ＲＯＭ出力ビット数をＭ−４ビットに低減して、
ＲＯＭに記憶させるべきデータの低減化が図られてい
る。
【０００７】図４において、のこぎり波Ａ発生器１６で
発生させる波形をｆｕｎｃ１、のこぎり波Ｂ発生器１７
で発生させる波形をｆｕｎｃ２、差分波形発生器１８で
発生させる波形をｆｕｎｃ３とする。ｆｕｎｃ１，ｆｕ
ｎｃ２，ｆｕｎｃ３は、余弦波を０≦θ≦π／２の範囲
内で以下のように３つの項に分離したものである。
発生させる波形をｆｕｎｃ１、のこぎり波Ｂ発生器１７
で発生させる波形をｆｕｎｃ２、差分波形発生器１８で
発生させる波形をｆｕｎｃ３とする。ｆｕｎｃ１，ｆｕ
ｎｃ２，ｆｕｎｃ３は、余弦波を０≦θ≦π／２の範囲
内で以下のように３つの項に分離したものである。
【０００８】
【数１】ｆｕｎｃ１は直線近似、ｆｕｎｃ２は三角波近
似であり、ともに簡単な論理回路で実現することができ
る。ｆｕｎｃ３は、ｆｕｎｃ１，ｆｕｎｃ２の近似の誤
差であるが、これは１／８以上とはならない。余弦波に
ついても同様のことを行うと、量子化の大きさを同じと
するならば、０≦θ≦π／２区間の関数値をすべてＲＯ
Ｍに保持しておく手法に比べてＲＯＭ出力を３ビット削
減することが可能となる。
似であり、ともに簡単な論理回路で実現することができ
る。ｆｕｎｃ３は、ｆｕｎｃ１，ｆｕｎｃ２の近似の誤
差であるが、これは１／８以上とはならない。余弦波に
ついても同様のことを行うと、量子化の大きさを同じと
するならば、０≦θ≦π／２区間の関数値をすべてＲＯ
Ｍに保持しておく手法に比べてＲＯＭ出力を３ビット削
減することが可能となる。
【０００９】
【発明が解決しようとする課題】出力周波数をある範囲
で自由に設定でき、なおかつある帯域内では高調波が存
在しないという特性が要求されるディジタル変復調回路
などに用いられる数値制御発振器では、細かな位相ステ
ップが要求されるため前記従来技術を用いても必要とす
るＲＯＭ容量が非常に大きくなり、数値制御発振器の回
路中最も大きな面積を占め、回路規模が大きくなるとい
う問題があった。
で自由に設定でき、なおかつある帯域内では高調波が存
在しないという特性が要求されるディジタル変復調回路
などに用いられる数値制御発振器では、細かな位相ステ
ップが要求されるため前記従来技術を用いても必要とす
るＲＯＭ容量が非常に大きくなり、数値制御発振器の回
路中最も大きな面積を占め、回路規模が大きくなるとい
う問題があった。
【００１０】本発明の目的は、数値制御発振器において
大きな面積を占めるＲＯＭの容量を更に削減可能な構成
とすることにより、回路規模の縮小を図ることである。
大きな面積を占めるＲＯＭの容量を更に削減可能な構成
とすることにより、回路規模の縮小を図ることである。
【００１１】
【課題を解決するための手段】本発明は、漸化式を用い
ることにより、大きな位相に対する関数値を小さな位相
に対する関数値から計算し、ＲＯＭに記憶させておくべ
きデータを縮小し、ＲＯＭ容量の削減を図るものであ
る。
ることにより、大きな位相に対する関数値を小さな位相
に対する関数値から計算し、ＲＯＭに記憶させておくべ
きデータを縮小し、ＲＯＭ容量の削減を図るものであ
る。
【００１２】即ち、加法定理 ｃｏｓ（α＋β）＝ｃｏｓαｃｏｓβ−ｓｉｎαｓｉｎ
β ｓｉｎ（α＋β）＝ｃｏｓαｓｉｎβ＋ｓｉｎαｃｏｓ
β により、α＝θ，β＝（ｍ−１）θとすると、以下のよ
うな漸化式が得られる。
β ｓｉｎ（α＋β）＝ｃｏｓαｓｉｎβ＋ｓｉｎαｃｏｓ
β により、α＝θ，β＝（ｍ−１）θとすると、以下のよ
うな漸化式が得られる。
【００１３】ｃｏｓｍθ＝ｃｏｓθｃｏｓ（ｍ−１）θ
−ｓｉｎθｓｉｎ（ｍ−１）θ ｓｉｎｍθ＝ｃｏｓθｓｉｎ（ｍ−１）θ＋ｓｉｎθｃ
ｏｓ（ｍ−１）θ 上記漸化式を用いると、位相θに対するｃｏｓθ，ｓｉ
ｎθからｍ倍の位相に対応する関数値ｃｏｓ（ｍθ），
ｓｉｎ（ｍθ）を算出することができる。従って、ルッ
クアップテーブルであるＲＯＭに位相０≦θ≦π／２ｍ
に対応する関数値ｃｏｓθ，ｓｉｎθを保持しておけ
ば、０≦θ≦π／２に対応する関数値ｃｏｓ（ｍθ），
ｓｉｎ（ｍθ）を出力することができ、ＲＯＭ容量を従
来の１／ｍとすることができる。特にｍ＝２の場合は、 ｃｏｓ２θ＝２ｃｏｓ2θ−１ ｓｉｎ２θ＝２ｓｉｎθｃｏｓθ となり、ＲＯＭ容量を図４に示す従来技術の１／２とす
ることができる。
−ｓｉｎθｓｉｎ（ｍ−１）θ ｓｉｎｍθ＝ｃｏｓθｓｉｎ（ｍ−１）θ＋ｓｉｎθｃ
ｏｓ（ｍ−１）θ 上記漸化式を用いると、位相θに対するｃｏｓθ，ｓｉ
ｎθからｍ倍の位相に対応する関数値ｃｏｓ（ｍθ），
ｓｉｎ（ｍθ）を算出することができる。従って、ルッ
クアップテーブルであるＲＯＭに位相０≦θ≦π／２ｍ
に対応する関数値ｃｏｓθ，ｓｉｎθを保持しておけ
ば、０≦θ≦π／２に対応する関数値ｃｏｓ（ｍθ），
ｓｉｎ（ｍθ）を出力することができ、ＲＯＭ容量を従
来の１／ｍとすることができる。特にｍ＝２の場合は、 ｃｏｓ２θ＝２ｃｏｓ2θ−１ ｓｉｎ２θ＝２ｓｉｎθｃｏｓθ となり、ＲＯＭ容量を図４に示す従来技術の１／２とす
ることができる。
【００１４】
【発明の実施の形態】図１は、本発明の実施の形態を示
す全体のブロック図であり、アドレス生成回路１、ＲＯ
Ｍ２及び位相ｍ倍回路３よりなる。アドレス生成回路１
は位相ｍθ（０≦θ≦θｍａｘ，θｍａｘ＝π／２ｍ）
を１／ｍ倍し、ＲＯＭアドレスθを出力する。この回路
は例えば割り算器を用いて構成することができる。特に
ｍが２のべき乗の場合はビットシフトにより簡単に構成
することができる。ＲＯＭ２は位相θ（０≦θ≦θｍａ
ｘ）に対応する関数値ｃｏｓθ，ｓｉｎθを保持してお
り、入力θに応じて関数値ｃｏｓθ，ｓｉｎθを出力す
るルックアップテーブルである。位相ｍ倍回路３はＲＯ
Ｍ２の出力であるｃｏｓθ，ｓｉｎθの位相をｍ倍した
ｃｏｓ（ｍθ），ｓｉｎ（ｍθ）を出力する。
す全体のブロック図であり、アドレス生成回路１、ＲＯ
Ｍ２及び位相ｍ倍回路３よりなる。アドレス生成回路１
は位相ｍθ（０≦θ≦θｍａｘ，θｍａｘ＝π／２ｍ）
を１／ｍ倍し、ＲＯＭアドレスθを出力する。この回路
は例えば割り算器を用いて構成することができる。特に
ｍが２のべき乗の場合はビットシフトにより簡単に構成
することができる。ＲＯＭ２は位相θ（０≦θ≦θｍａ
ｘ）に対応する関数値ｃｏｓθ，ｓｉｎθを保持してお
り、入力θに応じて関数値ｃｏｓθ，ｓｉｎθを出力す
るルックアップテーブルである。位相ｍ倍回路３はＲＯ
Ｍ２の出力であるｃｏｓθ，ｓｉｎθの位相をｍ倍した
ｃｏｓ（ｍθ），ｓｉｎ（ｍθ）を出力する。
【００１５】図２は、本発明において用いられる位相ｍ
倍回路の一例を示す詳細ブロック図であり、乗算器４〜
７、加算器８，９、遅延器１０，１１よりなるフィード
バックループ、ｍ進カウンタ１２、ラッチ回路１３によ
って構成されている。
倍回路の一例を示す詳細ブロック図であり、乗算器４〜
７、加算器８，９、遅延器１０，１１よりなるフィード
バックループ、ｍ進カウンタ１２、ラッチ回路１３によ
って構成されている。
【００１６】位相ｍ倍回路３の入力であるｃｏｓθ，ｓ
ｉｎθのうち、ｃｏｓθは乗算器４，５に、ｓｉｎθは
乗算器６，７に入力される。遅延器１０，１１には位相
ｍ倍回路の出力が入力されており、１タイムスロットの
遅れで各遅延器から位相ｍ倍回路の出力が出力される。
ｉｎθのうち、ｃｏｓθは乗算器４，５に、ｓｉｎθは
乗算器６，７に入力される。遅延器１０，１１には位相
ｍ倍回路の出力が入力されており、１タイムスロットの
遅れで各遅延器から位相ｍ倍回路の出力が出力される。
【００１７】乗算器４では位相ｍ倍回路の入力ｃｏｓθ
と遅延器１０の出力が乗算され、乗算器５では位相ｍ倍
回路の入力ｃｏｓθと遅延器１１の出力が乗算される。
乗算器６では位相ｍ倍回路の入力ｓｉｎθと遅延器１０
の出力が乗算され、乗算器７では位相ｍ倍回路の入力ｓ
ｉｎθと遅延器１１の出力が乗算される。加算器８では
乗算器４と乗算器７の出力が加算され、加算器９では乗
算器５と乗算器６の出力が加算される。
と遅延器１０の出力が乗算され、乗算器５では位相ｍ倍
回路の入力ｃｏｓθと遅延器１１の出力が乗算される。
乗算器６では位相ｍ倍回路の入力ｓｉｎθと遅延器１０
の出力が乗算され、乗算器７では位相ｍ倍回路の入力ｓ
ｉｎθと遅延器１１の出力が乗算される。加算器８では
乗算器４と乗算器７の出力が加算され、加算器９では乗
算器５と乗算器６の出力が加算される。
【００１８】ｍ進カウンタ１２はｍタイムスロット毎に
ラッチ信号を出力する。ラッチ信号はラッチ回路１３に
入力され、加算器８，９の出力がラッチ回路１３にラッ
チされる。ラッチ回路は例えばフリップフロップにより
構成される。
ラッチ信号を出力する。ラッチ信号はラッチ回路１３に
入力され、加算器８，９の出力がラッチ回路１３にラッ
チされる。ラッチ回路は例えばフリップフロップにより
構成される。
【００１９】次に、本発明の実施の形態の動作につい
て、図１，２を参照して説明する。外部回路により位相
θinが入力されるとアドレス生成器１によりθ＝θin／
ｍが求められ、アドレスデータとしてＲＯＭ２に入力さ
れる。ＲＯＭ２からは該アドレスデータに対応する関数
値ｃｏｓ（θin／ｍ），ｓｉｎ（θin／ｍ）が読み出さ
れ、出力される。この関数値が位相ｍ倍回路３に入力さ
れ、位相ｍ倍回路３において、三角関数の加法定理 ｃｏｓｍθ＝ｃｏｓθｃｏｓ（ｍ−１）θ−ｓｉｎθｓ
ｉｎ（ｍ−１）θ ｓｉｎｍθ＝ｃｏｓθｓｉｎ（ｍ−１）θ＋ｓｉｎθｃ
ｏｓ（ｍ−１）θ を用いてｍ倍の位相に対応する関数値ｃｏｓθin，ｓｉ
ｎθinが求められる。
て、図１，２を参照して説明する。外部回路により位相
θinが入力されるとアドレス生成器１によりθ＝θin／
ｍが求められ、アドレスデータとしてＲＯＭ２に入力さ
れる。ＲＯＭ２からは該アドレスデータに対応する関数
値ｃｏｓ（θin／ｍ），ｓｉｎ（θin／ｍ）が読み出さ
れ、出力される。この関数値が位相ｍ倍回路３に入力さ
れ、位相ｍ倍回路３において、三角関数の加法定理 ｃｏｓｍθ＝ｃｏｓθｃｏｓ（ｍ−１）θ−ｓｉｎθｓ
ｉｎ（ｍ−１）θ ｓｉｎｍθ＝ｃｏｓθｓｉｎ（ｍ−１）θ＋ｓｉｎθｃ
ｏｓ（ｍ−１）θ を用いてｍ倍の位相に対応する関数値ｃｏｓθin，ｓｉ
ｎθinが求められる。
【００２０】位相ｍ倍回路３はフィードバックループを
備え（図２参照）、ｍ回ループを回すことによりｍ倍の
位相に対応する関数値を求める回路構成となっている。
備え（図２参照）、ｍ回ループを回すことによりｍ倍の
位相に対応する関数値を求める回路構成となっている。
【００２１】いま位相ｍ倍回路３の第ｍ−１タイムスロ
ット時の出力位相が位相（ｍ−１）θに対応する関数値
ｃｏｓ（ｍ−１）θ，ｓｉｎ（ｍ−１）θであるとする
と、ｍタイムスロットでの遅延器１０の出力はｃｏｓ
（ｍ−１）θ、遅延器１１の出力はｓｉｎ（ｍ−１）θ
となる。従って、乗算器４，６にはｃｏｓ（ｍ−１）θ
がフィードバックされ、乗算器５，７にはｓｉｎ（ｍ−
１）θがフィードバックされる。位相ｍ倍回路３の入力
はｃｏｓθ，ｓｉｎθであるから、乗算器４〜７の出力
はそれぞれ下記のようになる。
ット時の出力位相が位相（ｍ−１）θに対応する関数値
ｃｏｓ（ｍ−１）θ，ｓｉｎ（ｍ−１）θであるとする
と、ｍタイムスロットでの遅延器１０の出力はｃｏｓ
（ｍ−１）θ、遅延器１１の出力はｓｉｎ（ｍ−１）θ
となる。従って、乗算器４，６にはｃｏｓ（ｍ−１）θ
がフィードバックされ、乗算器５，７にはｓｉｎ（ｍ−
１）θがフィードバックされる。位相ｍ倍回路３の入力
はｃｏｓθ，ｓｉｎθであるから、乗算器４〜７の出力
はそれぞれ下記のようになる。
【００２２】 乗算器４の出力 ｃｏｓθｃｏｓ（ｍ−１）θ 乗算器５の出力 ｃｏｓθｓｉｎ（ｍ−１）θ 乗算器６の出力 ｓｉｎθｃｏｓ（ｍ−１）θ 乗算器７の出力 ｓｉｎθｓｉｎ（ｍ−１）θ 加算器８では乗算器４と乗算器７の出力が加算され、加
算器９では乗算器５と乗算器６の出力が加算されるか
ら、三角関数の加法定理により加算器８と加算器９の出
力はそれぞれ、ｃｏｓθｃｏｓ（ｍ−１）θ−ｓｉｎθ
ｓｉｎ（ｍ−１）θ＝ｃｏｓ（ｍθ）ｃｏｓθｓｉｎ
（ｍ−１）θ＋ｓｉｎθｃｏｓ（ｍ−１）θ＝ｓｉｎ
（ｍθ）となる。即ち、ｍタイムスロット時の位相ｍ倍
回路３出力は、ｃｏｓ（ｍθ），ｓｉｎ（ｍθ）とな
る。なお、遅延器１０，１１の第１タイムスロット時の
出力は１にセットされている。
算器９では乗算器５と乗算器６の出力が加算されるか
ら、三角関数の加法定理により加算器８と加算器９の出
力はそれぞれ、ｃｏｓθｃｏｓ（ｍ−１）θ−ｓｉｎθ
ｓｉｎ（ｍ−１）θ＝ｃｏｓ（ｍθ）ｃｏｓθｓｉｎ
（ｍ−１）θ＋ｓｉｎθｃｏｓ（ｍ−１）θ＝ｓｉｎ
（ｍθ）となる。即ち、ｍタイムスロット時の位相ｍ倍
回路３出力は、ｃｏｓ（ｍθ），ｓｉｎ（ｍθ）とな
る。なお、遅延器１０，１１の第１タイムスロット時の
出力は１にセットされている。
【００２３】本発明では漸化式を逐次用いて位相をθず
つ増加させていくので、第ｉタイムスロット時の加算器
８，９の出力はｃｏｓ（ｉθ），ｓｉｎ（ｉθ）となる
が、ｍ進カウンタ１２、ラッチ回路１３により第ｍタイ
ムスロット時の加算器８，９の出力がラッチされるの
で、位相ｍ倍回路３からはｃｏｓ（ｍθ），ｓｉｎ（ｍ
θ）のみが出力される。
つ増加させていくので、第ｉタイムスロット時の加算器
８，９の出力はｃｏｓ（ｉθ），ｓｉｎ（ｉθ）となる
が、ｍ進カウンタ１２、ラッチ回路１３により第ｍタイ
ムスロット時の加算器８，９の出力がラッチされるの
で、位相ｍ倍回路３からはｃｏｓ（ｍθ），ｓｉｎ（ｍ
θ）のみが出力される。
【００２４】
【発明の効果】以上のように、本発明によれば、０〜θ
のアドレスデータにより０〜ｍθの関数値を得ることが
できるので、一般に数値制御形発振器で最も大きな面積
を占めるＲＯＭの容量を従来の１／ｍとすることがで
き、数値制御形発振器の回路規模を小型化することがで
きる。
のアドレスデータにより０〜ｍθの関数値を得ることが
できるので、一般に数値制御形発振器で最も大きな面積
を占めるＲＯＭの容量を従来の１／ｍとすることがで
き、数値制御形発振器の回路規模を小型化することがで
きる。
【００２５】
【図１】本発明の数値制御型発振器の実施の形態を示す
ブロック図である。
ブロック図である。
【図２】本発明の数値制御形発振器において用いられる
位相ｍ倍回路の一例を示すブロック図である。
位相ｍ倍回路の一例を示すブロック図である。
【図３】従来の実施例を示すブロック図である。
【図４】従来の実施例を示すブロック図である。
１ アドレス生成回路 ２ ＲＯＭ ３ 位相ｍ倍回路 ４〜７ 乗算器 ８，９ 加算器 １０，１１ 遅延器 １２ ｍ進カウンタ １３ ラッチ回路 １４ 位相アキュムレータ １５ ルックアップテーブル １６ のこぎり波Ａ発生器 １７ のこぎり波Ｂ発生器 １８ 差分波形発生器 １９ 加算器 ２０ ビット反転器
Claims (5)
- 【請求項１】アドレス信号を発生するアドレス発生手段
と、前記アドレス信号を変数値として入力し、対応する
関数値を出力する手段と、前記関数値を入力し、漸化式
を用いて前記変数値の所定倍の変数値に対応する関数値
を出力する手段とを備えたことを特徴とする数値制御発
振器。 - 【請求項２】前記アドレス信号を変数値として入力し、
対応する関数値を出力する手段は、ルックアップテーブ
ルとして機能するＲＯＭによって構成されていることを
特徴とする請求項１記載の数値制御発振器。 - 【請求項３】前記ルックアップテーブルは、正弦波、余
弦波の所定の範囲のデータを保持していることを特徴と
する請求項２記載の数値制御発振器。 - 【請求項４】前記漸化式として、三角関数の加法定理を
用いたことを特徴とする請求項１〜３記載の数値制御発
振器。 - 【請求項５】前記漸化式を実現する回路は、フィードバ
ックループを備えていることを特徴とする請求項１〜３
記載の数値制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6903897A JP2998684B2 (ja) | 1997-03-07 | 1997-03-07 | 数値制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6903897A JP2998684B2 (ja) | 1997-03-07 | 1997-03-07 | 数値制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256834A true JPH10256834A (ja) | 1998-09-25 |
| JP2998684B2 JP2998684B2 (ja) | 2000-01-11 |
Family
ID=13391026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6903897A Expired - Fee Related JP2998684B2 (ja) | 1997-03-07 | 1997-03-07 | 数値制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2998684B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002111528A (ja) * | 2000-09-21 | 2002-04-12 | Samsung Electronics Co Ltd | 受信機 |
| JP2003529962A (ja) * | 1999-09-01 | 2003-10-07 | クゥアルコム・インコーポレイテッド | 無線通信システムにおけるビーム形成の方法および装置 |
| WO2008072555A1 (ja) * | 2006-12-11 | 2008-06-19 | Nsc Co., Ltd. | 正弦波発生回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014091693A1 (ja) | 2012-12-13 | 2014-06-19 | 日本電気株式会社 | 信号生成装置、信号生成方法及び数値制御発振器 |
-
1997
- 1997-03-07 JP JP6903897A patent/JP2998684B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003529962A (ja) * | 1999-09-01 | 2003-10-07 | クゥアルコム・インコーポレイテッド | 無線通信システムにおけるビーム形成の方法および装置 |
| JP2011259450A (ja) * | 1999-09-01 | 2011-12-22 | Qualcomm Incorporated | 無線通信システムにおけるビーム形成の方法および装置 |
| JP2002111528A (ja) * | 2000-09-21 | 2002-04-12 | Samsung Electronics Co Ltd | 受信機 |
| JP4652546B2 (ja) * | 2000-09-21 | 2011-03-16 | 三星電子株式会社 | 受信機 |
| WO2008072555A1 (ja) * | 2006-12-11 | 2008-06-19 | Nsc Co., Ltd. | 正弦波発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2998684B2 (ja) | 2000-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4910698A (en) | Sine wave generator using a cordic algorithm | |
| US7440987B1 (en) | 16 bit quadrature direct digital frequency synthesizer using interpolative angle rotation | |
| US7162000B2 (en) | Delay locked loop synthesizer with multiple outputs and digital modulation | |
| US6066967A (en) | Phase-coherent frequency synthesis with a DDS circuit | |
| JP2998684B2 (ja) | 数値制御発振器 | |
| US5701393A (en) | System and method for real time sinusoidal signal generation using waveguide resonance oscillators | |
| JPS648360B2 (ja) | ||
| US11689191B2 (en) | High frequency resolution digital sinusoid generator | |
| JP4696920B2 (ja) | Ｄｄｓ信号発生装置 | |
| JPS6217759B2 (ja) | ||
| Palomaki et al. | Methods to improve the performance of quadrature phase-to-amplitude conversion based on Taylor series approximation | |
| JP3536426B2 (ja) | 波形発生器 | |
| US7072925B2 (en) | Generator structures and methods that provide low-harmonic curvilinear waveforms | |
| JPS5845202B2 (ja) | ギジセイゲンハハツセイカイロ | |
| JP2948612B2 (ja) | ディジタル制御発振器 | |
| JP2905503B2 (ja) | ディジタル式クロック発生装置 | |
| KR100998215B1 (ko) | 디디에스 출력을 피엘엘의 기준주파수 입력으로 사용하는주파수 합성기의 제어 장치 및 방법 | |
| JPH05160640A (ja) | ダイレクト・デジタル・シンセサイザ | |
| JPH0650433B2 (ja) | 電子楽器における楽音発生装置 | |
| Mistry et al. | Optimization of Numerically Controlled Oscillator in digital communication systems | |
| JPH05216474A (ja) | 効果付加装置 | |
| JPH07281668A (ja) | 波形発生装置 | |
| JPH09260951A (ja) | 周波数合成回路 | |
| Palomaki et al. | A pipelined digital frequency synthesizer based on feedback | |
| JPH0720872A (ja) | 楽音合成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20071105 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20101105 |
|
| LAPS | Cancellation because of no payment of annual fees |