JP2002076898A - ノイズシェーパ - Google Patents

ノイズシェーパ

Info

Publication number
JP2002076898A
JP2002076898A JP2000255639A JP2000255639A JP2002076898A JP 2002076898 A JP2002076898 A JP 2002076898A JP 2000255639 A JP2000255639 A JP 2000255639A JP 2000255639 A JP2000255639 A JP 2000255639A JP 2002076898 A JP2002076898 A JP 2002076898A
Authority
JP
Japan
Prior art keywords
signal
dither
noise shaper
noise
dither signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000255639A
Other languages
English (en)
Inventor
Yukio Fukuhara
幸夫 福原
Akira Toyama
明 遠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Precision Circuits Inc
Original Assignee
Nippon Precision Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Precision Circuits Inc filed Critical Nippon Precision Circuits Inc
Priority to JP2000255639A priority Critical patent/JP2002076898A/ja
Priority to US09/929,171 priority patent/US6515601B2/en
Publication of JP2002076898A publication Critical patent/JP2002076898A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3006—Compensating for, or preventing of, undesired influence of physical parameters
    • H03M7/3008—Compensating for, or preventing of, undesired influence of physical parameters by averaging out the errors, e.g. using dither
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/44—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable
    • H03M3/446—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by a particular choice of poles or zeroes in the z-plane, e.g. by positioning zeroes outside the unit circle, i.e. causing the modulator to operate in a chaotic regime
    • H03M3/448—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by a particular choice of poles or zeroes in the z-plane, e.g. by positioning zeroes outside the unit circle, i.e. causing the modulator to operate in a chaotic regime by removing part of the zeroes, e.g. using local feedback loops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3028—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/3035—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with provisions for rendering the modulator inherently stable, e.g. by restricting the swing within the loop, by removing part of the zeroes using local feedback loops, by positioning zeroes outside the unit circle causing the modulator to operate in a chaotic regime
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】 【課題】 伝達関数のＺ平面上の極を原点から移動させ
た極シフト型のノイズシェーパにおいて、アイドリング
・パターンを抑える。 【解決手段】ディザ付加器１７を量子化器１６の直前に
配置することにより、量子化器１６に与えられる直前の
データにディザ信号を付加することにより、ノイズシェ
ーピングによるディザ信号の減衰を抑えて効果的にディ
ザ信号を与えることができ、出力信号にあらわれるアイ
ドリング・パターンを抑えることが可能となる。ディザ
信号を動作クロックの周波数の１／１６〜１／８の周波
数でそのパターンを変化させるものとしてあるため、デ
ィザ信号によるノイズ成分の周波数が低下し、後段にお
いて信号とディザ信号成分との分離を容易にすることが
可能となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ΔΣ方式のＤ／Ａ
（Digital to Analog）変換器、Ｄ／Ｄ（Digitalto Dig
ital）変換器等に用いられるノイズシェーパに関し、特
にディザ信号によりアイドリング・パターンを抑えるノ
イズシェーパに関するものである。
【０００２】
【従来の技術】オーバサンプリングされた信号を再び量
子化器によって少ないビット数の信号に変換し、この再
量子化によって生じた量子化ノイズを次の信号に帰還す
ることによって量子化ノイズを高域側に押しやり、信号
帯域内のノイズを低減するノイズシェーピング技術がΔ
Σ方式のＤ／Ａ（Digital to Analog）変換、Ｄ／Ｄ（D
igital to Digital）変換に使用されている。このよう
なノイズシェーピングを施す場合、入力信号の微小なレ
ベルにおいて特定のパターンを有するアイドリング・パ
ターンが発生し、可聴帯域内に固有スペクトラムを生じ
音質を劣化するという問題が生じる。
【０００３】このため、従来、入力信号に対して高周波
で微小レベルのディザ信号を供給するディザ発生装置が
用いられていた。例えば、特開平５−１０２８５１号で
は、図８に示すようにノイズシェーパ８１への入力信号
にディザ発生回路８２の発生するディザ信号を与えるＤ
／Ａ変換器が開示されている。
【０００４】また、デジタルオーディオ技術分野にあっ
ては、さらなる音質向上の要求からノイズシェーパの高
次化が進み、それに伴なって高帯域のノイズ成分が増大
し、後段のローパスフィルタに大きな負荷がかかるとい
う問題を有している。これを解決するため、システム全
体の伝達関数のＺ平面上の極を原点から移動させた極シ
フト型のノイズシェーパを用いて高域側のノイズ成分を
抑えようとする試みがある。図９に示すようにそのシス
テムは、量子化器９１から加算器９２へのフィードバッ
クを伝達関数Ｇ（Ｚ）で行い、これを入力信号から減算
して伝達関数Ｇ（Ｚ）で量子化器９１にフィードフォワ
ードするものである。伝達関数Ｈ（Ｚ）をＨ、伝達関数
Ｇ（Ｚ）をＧ、入力データＸ（ｎ）をＸ、量子化器Ｘ１
の量子化雑音をＱ、出力データＹ（ｎ）をＹとすると、
Ｙ＝（Ｘ−Ｙ・Ｈ）・Ｇ＋Ｑとなり、Ｙ＝（Ｇ／（１＋
Ｇ・Ｈ）Ｘ＋（Ｑ／（１＋Ｇ・Ｈ））となる。これに示
されるように極シフトがなされ、入力信号が高周波にな
るにつれて減衰するものとなっている。極シフト型のノ
イズシェーパの一例を挙げると図１０に示すうなものが
ある。これは、積分器１０１〜１０３、加算器１０４〜
１０７、係数器１０８〜１１１、量子化器１１２とから
なる３次ノイズシェーパであり、量子化器１１２から入
力側へのフィードバックに加え、積分器１０３から加算
器１０７、係数器１１１を介して積分器１０２にフィー
ドバックをかけた構成となっている。
【０００５】
【発明が解決しようとする課題】しかしながら、極シフ
ト型のノイズシェーパでは入力信号が高周波になるにつ
れて減衰するため、図８に示したもののようにディザ信
号を付加した信号にノイズシェーピングを施すとディザ
信号が減衰してしまい、アイドリング・パターンを十分
抑えられないという問題があった。
【０００６】また、ディザ信号を与えることによる高域
側のノイズ成分のさらなる増加は、ノイズシェーパ後段
のローパスフィルタの負荷を増大させることとなってい
た。このため、極シフト型のノイズシェーパを用いて高
域側のノイズ成分を減少させようとした場合でも、その
効果をいくらか相殺されることとなっていた。
【０００７】
【課題を解決するための手段】本発明では、伝達関数の
Ｚ平面上の極を原点から移動させた極シフト型のノイズ
シェーパにおいて、量子化器に入力される直前のデータ
にディザ信号を加算するディザ付加器を備えることによ
り、より効果的にアイドリング・パターンを抑えること
を可能とする。
【０００８】また、上記ディザ信号は上記データと無関
係に周期的に変化し、そのスペクトラムが可聴帯域より
高くかつ動作クロックの周波数より低い特定周波数に基
づくものであることが好ましい。
【０００９】また、ディザ信号は“１”、“０”値の組
み合わせからなる特定パターンに基づき発生されるもの
であり、上記ディザ付加器は上記特定周波数で上記特定
パターンの各ビットを順次選択してこれに特定レベルを
与えてディザ信号を発生させることが好ましい。
【００１０】また、上記特定周波数は上記ノイズシェー
パの動作クロックの周波数の１／１６〜１／８であるこ
とが好ましい。
【００１１】また、上記ディザ信号のレベルは、上記デ
ータの最大振幅の１／１６〜１／８であることが好まし
い。
【００１２】また、上記ノイズシェーパは多ビットデジ
タル信号を１ビットデジタル信号に変換することが好ま
しい。
【００１３】
【発明の実施の形態】以下、本発明の添付図面を参照し
て本発明の実施の形態を実施例に基づき詳細に説明す
る。図１は本発明の実施例のノイズシェーパの構成を示
すブロック図である。
【００１４】ノイズシェーパ１は３次のノイズシェーパ
である。入力信号としては、例えば、４４．１ｋＨｚで
サンプリングされた２４ビットのデータを図示しないオ
ーバサンプリング回路によって１２８×４４．１ｋＨｚ
でオーバサンプリングした２４ビットの入力データＸを
使用する。ノイズシェーパ１は加算器２〜８、遅延器９
〜１１、係数器１２〜１５、量子化器１６及びディザ付
加器１７からなる。
【００１５】加算器２は量子化器１の出力データに係数
器１２により特定の係数を乗じたデータと入力データと
を加算するものである。本例では、量子化器１６は１ビ
ットのデータを発生するものであり、係数器１２は量子
化器１６の出力データが“０”であれば、係数の符号を
正とし、“１”であれば、負として特定係数の２４ビッ
トのデータを発生するものである。なお、係数器１３、
１４も係数器１２と同様に動作するものである。加算器
３は遅延器９によりノイズシェーパ1の動作クロック
（すなわち、オーバサンプリング周波数のクロック）の
１クロック分遅延されたデータと入力データとを加算す
る。すなわち、加算器３と遅延器９とは積分器１８をな
し、加算器２の出力データを積分する。加算器４は量子
化器１６の出力データに係数器１３により特定の係数を
乗じたデータに積分器１８の出力データを加算する。加
算器５は係数器１５の出力データを加算器４の出力デー
タに加算する。係数器１５は係数の符号を負としてあ
り、加算器８の出力データに特定の係数を乗じたデータ
を発生する。加算器６と遅延器１０とは積分器１９をな
し、加算器５の出力データを積分するものである。加算
器７は、量子化器１６の出力データに係数器１４により
特定の係数を乗じたデータに積分器１９の出力データを
加算するものである。加算器８と遅延器１１とは積分器
２０をなし、加算器７の出力データを積分する。ディザ
付加器１７はオーバサンプリングされたサンプリング周
波数で入力されるデータに対してディザ信号を付加する
ための回路であり、このディザ信号はオーバサンプリン
グ周波数の１／１６もしくは１／８の周波数で、オーバ
サンプリングされるデータの最大振幅（MSB）の１／１
６〜１／８のレベルをもって変化するようにしている。
ディザ付加器１７の出力データは量子化器１６によって
再量子化される。
【００１６】以上のように構成されるノイズシェーパ１
は、高域側におけるノイズ成分の増大を抑えるため、そ
の伝達関数はＺ平面上でその極を原点から移動させてあ
り、出力信号は入力信号が高周波になるにつれて減衰し
たものとなる。
【００１７】ディザ付加器１７は具体的には図２に示す
ように構成される。カウンタ２１は、オーバサンプリン
グ周波数の１／１６または１／８の周波数クロック信号
をカウントするものであり、ここでは１／８の周波数の
クロック信号をカウントするものとする。論理回路２２
〜３６は、カウンタ２１のカウント値に応じてディザ信
号のパターンを発生するものである。第１セレクタ３７
は、論理回路３５、３６、２８、２９にそれぞれ接続さ
れた端子Ａ０、Ａ１、Ａ２、Ａ３の内の１つをディザパ
ターン選択信号に応じて選択してその論理状態を出力す
るものである。第２セレクタ３８は、ディザ信号レベル
選択信号に応じてオーバサンプリングされるデータの最
大振幅（MSB）の１／１６〜１／８の範囲内で第１セレ
クタ３７の出力をシフトして特定のレベルのディザ信号
とするものである。加算器３９はセレクタ３７の出力す
るディザ信号を遅延器１１の出力に加算するものであ
る。
【００１８】次に本例の動作、特にディザ付加器１７の
ディザ信号発生動作について説明する。ディザ付加器１
７では、カウンタ３８はクロック信号をカウントして出
力端子ｖ、ｚ、ｙ、ｘに４ビットの計数値を循環的に出
力する。計数値は、００００、０００１、００１０、０
０１１、０１００、０１０１、０１１０、０１１１、１
０００、１００１、１０１０、１０１１、１１００、１
１０１、１１１０、１１１１で循環する。第１セレクタ
３７において、ディザパターン選択信号で端子Ａ０を選
択されているとすれば、端子Ａ０からはカウンタの計数
値毎に１、１、０、０、１、１、１、１、０、０、１、
１、０、０、０、０となるディザパターンが出力され
る。ディザ信号のパターンは、第１セレクタ３７におい
て上記の他に端子Ａ１、Ａ２、Ａ３を選択することによ
りそれぞれ１、０、１、１、０、１、０、０、１、０、
１、１、０、１、０、０と１、１、１、１、１、１、
１、１、０、０、０、０、０、０、０、０と１、１、
１、１、０、０、０、０、１、１、１、１、０、０、
０、０とが選択できるようになっている。これらのパタ
ーンは第２セレクタ３８において、ディザ信号レベル選
択信号に応じて入力データＸの最大振幅（ＭＳＢ：Most
Significant Bit）の１／１６〜１／８の範囲内で特定
のレベルのディザ信号とされる。ディザ信号のレベルは
ノイズシェーピングによる減衰を加味してＭＳＢの１／
１６〜１／８と比較的大きなレベルとしてある。
【００１９】ここで、ディザ信号のパターンとレベルと
の組合せは予め適当なものを設定するものとする。すな
わち、ノイズシェーパ１の動作クロックであるオーバサ
ンプリング周波数、ディザ付加器のクロック周波数等に
応じて最適なパターンとレベルとの組合せは定まり、本
例では、数種のオーバサンプリング周波数等に対応可能
とするため、セレクタ３７、３８を設けているが、一つ
のオーバサンプリング周波数等に特化してディザ信号を
予め特定のパターンとレベルとしたディザ付加器であっ
ても良い。
【００２０】セレクタ３８から出力されるディザ信号の
データを加算器３９により、遅延器１１の出力に加算す
ることにより、ディザ信号のデータが量子化器１６を介
してノイズシェーパ１へ帰還され、処理される信号にデ
ィザをかけることができる。なお、このディザ信号パタ
ーンの０において上記のようにレベル設定されたディザ
信号を減算することによってディザをかけることもでき
る。
【００２１】本例では、量子化器１６の直前でディザ信
号を付加するため、ノイズシェーパ１のノイズシェーピ
ング動作でディザ信号が減衰されることを抑えることが
できる。このため、ノイズシェーパ１の伝達関数がＺ平
面上でその極を原点から移動させて出力信号の高帯域側
でのノイズの増大を抑えたもの、すなわち、入力信号が
高周波になるにつれて出力信号が減衰するものであって
も、効果的にディザをかけることができ、アイドリング
・パターンを従来よりも抑えることが可能となる。
【００２２】この点について、ノイズシェーパ１に図３
に示す波形の微小レベルの入力データを与え、ディザ付
加器１７にてディザを付加した場合と、付加しない場合
とのノイズシェーパ１の入出力特性を比較して述べる。
ディザ付加器１７にてディザを付加させた場合、ノイズ
シェーパ１出力の出力スペクラムは図４に示すようにな
り、出力波形は図５のａに示すようになり、入力波形と
出力波形との差分波形は図５のｂに示すようになる。こ
れに対し、ディザを付加しない場合、ノイズシェーパ１
出力の出力スペクトラムは図６に示すようになり、出力
波形は図７のａに示すようになり、入力波形と出力波形
との差分波形は図７のｂに示すようになる。これらの図
に示されるようにディザ信号を付加した場合、ディザ付
加しない場合と比べてアイドリング・パターンの発生が
抑えられる。これらは、出力スペクトラム的には可聴域
において白色化が強く働くことから確認でき、出力波形
的には差分波形が小さくなっており、波形の再現性が向
上していることから確認できる。
【００２３】また、本例のようにノイズシェーパ１で２
４ビットの入力信号を１ビットの出力信号とするＤ／Ｄ
（Digital to Digital）変換器を構成する場合、ディザ
付加器１７を量子化器１６の前段に配置することによっ
ては、効果的に回路規模の縮小することができる。すな
わち、量子化器１７から係数器１２、１３、１４への信
号線は１ビット分で良く、各係数器において２４ビット
の係数を乗じたデータに拡張すれば良いのである。これ
に対してディザ付加器１７を量子化器１６の後段に配置
したとすれば、１ビットの信号を２４ビットに戻した後
ディザ信号を付加し、２４ビット分の信号線で各係数器
に与えることとなる等、回路規模の増大を招く。
【００２４】また、本例では、ディザ信号をオーバサン
プリング周波数の１／１６〜１／８の周波数でそのパタ
ーンを変化させるものとしてあるため、後段において信
号とディザ信号成分との分離が容易となる。言い換えれ
ば、ノイズシェーパの後段に設けられるローパスフィル
タの負荷を落とすことが可能となる。すなわち、ディザ
付加器１７のクロックの周波数については、その下限は
ノイズシェーパをＤ／Ａ（Digital to Analog）変換器
に用いるとすれば、ディザ信号の繰り返しによるノイズ
が可聴域に現れない程度に決め、その上限はノイズシェ
ーパの後段に配置されるローパスフィルタに応じてこれ
より上記ノイズを除去可能な程度に定めることも好まし
い。
【００２５】上記実施例ではノイズシェーパの次数を３
次としたが、本発明はこれに限るものではない。上述の
ように信号の減衰の大きな極シフト型の高次のノイズシ
ェーパにおいて特に効果を奏するものである。
【００２６】また、上記実施例ではノイズシェーパ１
は、２４ビットの入力信号を１ビットの出力信号とする
Ｄ／Ｄ（Digital to Digital）変換器を構成するものと
したが、本発明はこれに限るものではなく、多ビット出
力の量子化器を備えたもの、例えば２４ビットの入力信
号を４ビットの出力信号とするノイズシェーパにも応用
することも可能である。
【００２７】
【発明の効果】本発明によれば、伝達関数のＺ平面上の
極を原点から移動させた極シフト型のノイズシェーパに
おいて、ディザ付加器を量子化器の直前に配置すること
により、量子化器に与えられる直前のデータにディザ信
号が付加され、ノイズシェーピングによるディザ信号の
減衰を効果的に抑えることができ、出力信号にあらわれ
るアイドリング・パターンを抑えることが可能となる。
また、ディザ信号のレベルを入力データの最大振幅の１
／１６〜１／８とすることにより、ノイズシェーピング
によるディザ信号の減衰の影響をさらに抑える。また、
ディザ信号を動作クロックの周波数、すなわち、オーバ
サンプリング周波数の１／１６〜１／８の周波数でその
パターンを変化させるものとしてあるため、ディザ信号
によるノイズ成分の周波数が低下し、後段において信号
とディザ信号成分との分離を容易にすることが可能とな
る。
【図面の簡単な説明】
【図１】本発明の一実施例のノイズシェーパの構成を説
明するブロック図。
【図２】図１のディザ付加器の構成を説明するブロック
図。
【図３】図１のノイズシェーパの入力信号の一例を示す
波形図。
【図４】図１のノイズシェーパにおいて、図３の入力信
号を与え、ディザ信号を付加した場合の出力信号のスペ
クトラム図。
【図５】図１のノイズシェーパにおいて、図３の入力信
号を与え、ディザ信号を付加した場合の出力信号及びこ
れと入力信号との差分を示す波形図。
【図６】図１のノイズシェーパにおいて、図３の入力信
号を与え、ディザ信号を付加しない場合の出力信号のス
ペクトラム図。
【図７】図１のノイズシェーパにおいて、図３の入力信
号を与え、ディザ信号を付加しない場合の出力信号及び
これと入力信号との差分を示す波形図。
【図８】従来のノイズシェーパの構成を説明するブロッ
ク図。
【図９】従来のノイズシェーパの構成を説明するブロッ
ク図。
【図１０】従来のノイズシェーパの構成を説明するブロ
ック図。
【符号の説明】
１ ノイズシェーパ ２〜８ 加算器（ノイズシェーパ） ９〜１１ 遅延器（ノイズシェーパ） １２〜１５ 係数器（ノイズシェーパ） １６ 量子化器（ノイズシェーパ） １７ ディザ付加器（ノイズシェーパ）

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 伝達関数のＺ平面上の極を原点から移動
    させた極シフト型のノイズシェーパであって、量子化器
    に入力される直前のデータにディザ信号を加算するディ
    ザ付加器を備えたことを特徴とするノイズシェーパ。
  2. 【請求項２】 上記ディザ信号は上記データと無関係に
    周期的に変化し、そのスペクトラムが可聴帯域より高く
    かつ動作クロックの周波数より低い特定周波数に基づく
    ものであることを特徴とする請求項１に記載のノイズシ
    ェーパ。
  3. 【請求項３】 上記ディザ信号は“１”、“０”値の組
    み合わせからなる特定パターンに基づき発生されるもの
    であり、上記ディザ付加器は上記特定周波数で上記特定
    パターンの各ビットを順次選択してこれに特定レベルを
    与えて上記ディザ信号を発生させることを特徴とする請
    求項２に記載のノイズシェーパ。
  4. 【請求項４】 上記特定周波数は動作クロックの周波数
    の１／１６〜１／８であることを特徴とする請求項２ま
    たは３に記載のノイズシェーパ。
  5. 【請求項５】 上記ディザ信号のレベルは、上記データ
    の最大振幅の１／１６〜１／８であることを特徴とする
    請求項２乃至４のいずれかに記載のノイズシェーパ。
  6. 【請求項６】 多ビットデジタル信号を１ビットデジタ
    ル信号に変換することを特徴とする請求項１乃至５のい
    ずれかに記載のノイズシェーパ。
JP2000255639A 2000-08-25 2000-08-25 ノイズシェーパ Pending JP2002076898A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000255639A JP2002076898A (ja) 2000-08-25 2000-08-25 ノイズシェーパ
US09/929,171 US6515601B2 (en) 2000-08-25 2001-08-14 Noise shaper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000255639A JP2002076898A (ja) 2000-08-25 2000-08-25 ノイズシェーパ

Publications (1)

Publication Number Publication Date
JP2002076898A true JP2002076898A (ja) 2002-03-15

Family

ID=18744383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000255639A Pending JP2002076898A (ja) 2000-08-25 2000-08-25 ノイズシェーパ

Country Status (2)

Country Link
US (1) US6515601B2 (ja)
JP (1) JP2002076898A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081567A (ja) * 2005-09-12 2007-03-29 Sanyo Electric Co Ltd デルタシグマ変調回路
JP2009152799A (ja) * 2007-12-19 2009-07-09 Sharp Corp Δς変調装置、δς変調方法、プログラム、および、記録媒体
JP2009182571A (ja) * 2008-01-30 2009-08-13 Renesas Technology Corp 半導体集積回路装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001251190A (ja) * 2000-03-08 2001-09-14 Nippon Precision Circuits Inc デルタシグマｄ／ａ変換器
EP1557953B1 (en) * 2002-10-29 2007-12-12 Sharp Kabushiki Kaisha Digital signal processing device and audio signal reproduction device
US6880262B1 (en) * 2003-09-30 2005-04-19 Broadcom Corporation Continuous time ΔΣ ADC with dithering
JP4674440B2 (ja) * 2004-03-04 2011-04-20 ソニー株式会社 データ処理回路
US7706495B2 (en) * 2004-03-12 2010-04-27 Panasonic Corporation Two-point frequency modulation apparatus
JP4539446B2 (ja) * 2004-06-24 2010-09-08 ソニー株式会社 デルタシグマ変調装置及びデルタシグマ変調方法
US7649481B2 (en) * 2005-09-23 2010-01-19 University Of Rochester Blue-noise-modulated sigma-delta analog-to-digital converter
JP4699510B2 (ja) * 2006-02-14 2011-06-15 パナソニック株式会社 Ｄ／ａ変換器
CN101540608A (zh) * 2008-03-20 2009-09-23 扬智科技股份有限公司 降低静音时量化噪声的装置与方法
US7961125B2 (en) * 2008-10-23 2011-06-14 Microchip Technology Incorporated Method and apparatus for dithering in multi-bit sigma-delta digital-to-analog converters
DE102014119480B4 (de) * 2014-12-23 2018-02-08 Intel Ip Corp. Rauschformungsschaltung, Digital-Zeit-Wandler, Analog-Digital-Wandler, Digital-Analog-Wandler, Frequenzsynthesizer, Sender, Empfänger, Sendeempfänger, Verfahren zum Formen von Rauschen in einem Eingangssignal

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839606A (en) * 1987-08-11 1989-06-13 Rockwell International Corporation Digital FM demodulator signal-to-noise improvement
US4772853A (en) * 1987-08-12 1988-09-20 Rockwell International Corporation Digital delay FM demodulator with filtered noise dither
JP2647136B2 (ja) * 1988-05-13 1997-08-27 株式会社東芝 アナログ−デジタル変換回路
JP2994115B2 (ja) 1991-10-08 1999-12-27 日本電気アイシーマイコンシステム株式会社 ノイズシェーパ回路
US5940138A (en) * 1992-08-04 1999-08-17 J. Carl Cooper Analog signal process with dither pattern
JP3782103B2 (ja) * 1993-12-23 2006-06-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アダプティブディザを減算し、埋没チャンネルビットを挿入し、フィルタリングすることによりマルチビット符号ディジタル音声を符号化する方法及び装置、及びこの方法のための符号化及び復号化装置。
US5550544C1 (en) * 1994-02-23 2002-02-12 Matsushita Electric Ind Co Ltd Signal converter noise shaper ad converter and da converter
US5825253A (en) * 1997-07-15 1998-10-20 Qualcomm Incorporated Phase-locked-loop with noise shaper
US6326911B1 (en) * 1997-11-19 2001-12-04 Texas Instruments Incorporated Method and apparatus for dithering idle channel tones in delta-sigma analog-to-digital converters

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081567A (ja) * 2005-09-12 2007-03-29 Sanyo Electric Co Ltd デルタシグマ変調回路
JP4562624B2 (ja) * 2005-09-12 2010-10-13 三洋電機株式会社 デルタシグマ変調回路
JP2009152799A (ja) * 2007-12-19 2009-07-09 Sharp Corp Δς変調装置、δς変調方法、プログラム、および、記録媒体
JP2009182571A (ja) * 2008-01-30 2009-08-13 Renesas Technology Corp 半導体集積回路装置

Also Published As

Publication number Publication date
US6515601B2 (en) 2003-02-04
US20020041243A1 (en) 2002-04-11

Similar Documents

Publication Publication Date Title
US7324030B2 (en) Multiple stage delta sigma modulators
JP4768187B2 (ja) Ｎ分数周波数シンセサイザ用デルタ−シグマ変調器
KR0185999B1 (ko) 다수의 시그마-델타 변조기로 구성된 a/d 신호 변환기
EP1080534B1 (en) Apparatus and method for the reduction of periodic noise in a sigma-delta modulator
JP2002076898A (ja) ノイズシェーパ
US5191331A (en) Sigma-delta modulator for a D/A converter with pseudorandom jitter signal insertion
EP1449304B1 (en) Sigma-delta modulation
US5144306A (en) Noise shaping circuit
US4924223A (en) Digital code converter formed of a decreased number of circuit elements
JPH11215000A (ja) 信号処理装置
JPH11215001A (ja) 信号処理装置
JP2002510455A (ja) 信号処理方法および装置
JPH07231258A (ja) ノイズシェーピング回路
JP3232865B2 (ja) デジタル／アナログ信号変換装置
JP3036045B2 (ja) Ｄ／ａ変換装置
JP3812774B2 (ja) １ビット信号処理装置
JP3438018B2 (ja) Ａ／ｄ変換装置及びｄ／ａ変換装置
JP3428412B2 (ja) デルタシグマａ／ｄコンバータ
JP3799146B2 (ja) １ビット信号処理装置
JPH07273554A (ja) 周波数シンセサイザ装置
JP2001127638A (ja) Ｄ／ａ変換システムとｄ／ａ変換方法
JPH08167848A (ja) Δς変換装置の直流電圧補償回路
JP2003124814A (ja) ディジタル／アナログ変換回路
JPH1075178A (ja) 量子化器
JPH10126270A (ja) 高次シグマ・デルタ変調器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100215