JPH1075178A - 量子化器 - Google Patents
量子化器Info
- Publication number
- JPH1075178A JPH1075178A JP24910596A JP24910596A JPH1075178A JP H1075178 A JPH1075178 A JP H1075178A JP 24910596 A JP24910596 A JP 24910596A JP 24910596 A JP24910596 A JP 24910596A JP H1075178 A JPH1075178 A JP H1075178A
- Authority
- JP
- Japan
- Prior art keywords
- quantizer
- output
- input
- adder
- quantization error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 少ない出力階調で高ダイナミックレンジを有
し、しかも高い出力振幅レベルが得られる量子化器を提
供する。 【解決手段】 入力に対し、出力される値が−3N〜+
3N、(Nは自然数)の7とおりである局部量子化器2
と、該局部量子化器2が発生する量子化誤差Vqを取り
出す手段である減算器3と、伝達関数H(z)を有する
量子化誤差Vqの帰還用フィルタ4と、帰還用フィルタ
4の出力と量子化器の入力Xとを加算して前記局部量子
化器2に入力する手段である加算器1とを有し前記帰還
用フィルタ4の伝達関数H(z)が式(1)の伝達関数
を有する。 H(z)=(1−z-1)3・Vq/(1−z-1+0.5
z-2)−1 (1)
し、しかも高い出力振幅レベルが得られる量子化器を提
供する。 【解決手段】 入力に対し、出力される値が−3N〜+
3N、(Nは自然数)の7とおりである局部量子化器2
と、該局部量子化器2が発生する量子化誤差Vqを取り
出す手段である減算器3と、伝達関数H(z)を有する
量子化誤差Vqの帰還用フィルタ4と、帰還用フィルタ
4の出力と量子化器の入力Xとを加算して前記局部量子
化器2に入力する手段である加算器1とを有し前記帰還
用フィルタ4の伝達関数H(z)が式(1)の伝達関数
を有する。 H(z)=(1−z-1)3・Vq/(1−z-1+0.5
z-2)−1 (1)
Description
【0001】
【発明の属する技術分野】本発明は入力されるデジタル
信号のビット圧縮を行う量子化器に関するものである。
信号のビット圧縮を行う量子化器に関するものである。
【0002】
【従来の技術】従来のD/A変換装置はアイエー出版社
発行、ラジオ技術誌1989年12月号第56頁〜第5
9頁に記載されたものが知られている。以下図面に基づ
き、従来例の説明を行う。図5は従来の量子化器のブロ
ック図であり、局部量子化器100は入力されるデジタ
ル信号を−5〜+5の11とおりの値に再量子化して出
力する。減算器104が局部量子化器100の発生する
量子化誤差を取り出す。ここで、実際に減算器104が
出力する値は、局部量子化器100が発生する量子化誤
差をVqとすると−Vqとなっている。この値は遅延器
105〜107によって順次遅延され、乗算器108,
109によってそれぞれの出力に重み付けされた後、加
算器102,103によって加算され、さらに、加算器
102の出力を加算器101で入力デジタル信号に加算
して局部量子化器100に加える。ここで乗算器10
8,109の有する係数a,bの値は以下のとおりとな
っている。即ち、 a=3−k b=−3+k このkの値によってゼロ点(ノイズシェービングによる
量子化雑音がゼロになるポイント)が決まるが、小さけ
ればゼロ点の周波数が0Hzに近づき、逆に大きくする
とゼロ点の周波数が高くなり、この値を1/512(=
0.001953125)に選ぶと、ゼロ点の周波数が
10KHz付近となり、丁度良いところになる。
発行、ラジオ技術誌1989年12月号第56頁〜第5
9頁に記載されたものが知られている。以下図面に基づ
き、従来例の説明を行う。図5は従来の量子化器のブロ
ック図であり、局部量子化器100は入力されるデジタ
ル信号を−5〜+5の11とおりの値に再量子化して出
力する。減算器104が局部量子化器100の発生する
量子化誤差を取り出す。ここで、実際に減算器104が
出力する値は、局部量子化器100が発生する量子化誤
差をVqとすると−Vqとなっている。この値は遅延器
105〜107によって順次遅延され、乗算器108,
109によってそれぞれの出力に重み付けされた後、加
算器102,103によって加算され、さらに、加算器
102の出力を加算器101で入力デジタル信号に加算
して局部量子化器100に加える。ここで乗算器10
8,109の有する係数a,bの値は以下のとおりとな
っている。即ち、 a=3−k b=−3+k このkの値によってゼロ点(ノイズシェービングによる
量子化雑音がゼロになるポイント)が決まるが、小さけ
ればゼロ点の周波数が0Hzに近づき、逆に大きくする
とゼロ点の周波数が高くなり、この値を1/512(=
0.001953125)に選ぶと、ゼロ点の周波数が
10KHz付近となり、丁度良いところになる。
【0003】このように構成し、32倍オーバーサンプ
リングで動作させることにより、可聴帯域内にゼロ点を
1箇所有する3次のノイズシェービング特性が得られ、
約110dBのダイナミックレンジを有する量子化器を
得ることができる。
リングで動作させることにより、可聴帯域内にゼロ点を
1箇所有する3次のノイズシェービング特性が得られ、
約110dBのダイナミックレンジを有する量子化器を
得ることができる。
【0004】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、電源電圧が5Vのとき、−5〜+5の1
1の出力階調であるため、−5を0V、+5を5Vとす
ると最大時の入力信号成分である±3(残りはノイズに
よる成分)は、−3が1V、+3が4Vに相当し、(4
V−1V)で入力信号成分は3Vの振幅となり、電源電
圧が5Vあるにもかかわらず、最大で3Vの信号しか得
られないということになり、P基板等に実装した際の電
源電圧利用率が低いという課題があった。
うな構成では、電源電圧が5Vのとき、−5〜+5の1
1の出力階調であるため、−5を0V、+5を5Vとす
ると最大時の入力信号成分である±3(残りはノイズに
よる成分)は、−3が1V、+3が4Vに相当し、(4
V−1V)で入力信号成分は3Vの振幅となり、電源電
圧が5Vあるにもかかわらず、最大で3Vの信号しか得
られないということになり、P基板等に実装した際の電
源電圧利用率が低いという課題があった。
【0005】本発明は上記の問題点に鑑み、より少ない
出力階調で、しかも出力レベルの利用率を拡大した量子
化器を提供するものである。
出力階調で、しかも出力レベルの利用率を拡大した量子
化器を提供するものである。
【0006】
【課題を解決するための手段】この課題を解決するため
に本発明の量子化器は、入力に対し、出力される値が−
3N,−2N,−1N,0,+1N,+2N,+3N、
(Nは自然数)の7とおりである局部量子化器と、該局
部量子化器が発生する量子化誤差Vqを取り出す手段
と、伝達関数H(z)を有し、前記量子化誤差のフィル
タリングを行う帰還用フィルタと、該帰還用フィルタの
出力と量子化器入力とを加算して前記局部量子化器に入
力する手段とを有し、前記帰還用フィルタの伝達関数H
(z)が下記に示す式(1)の伝達関数であることを特
徴とする量子化器であり、 H(z)=(1−z-1)3・Vq/(1−z-1+0.5z-2)−1 (1) より少ない出力階調で、しかも出力レベルの利用率を拡
大できるものである。
に本発明の量子化器は、入力に対し、出力される値が−
3N,−2N,−1N,0,+1N,+2N,+3N、
(Nは自然数)の7とおりである局部量子化器と、該局
部量子化器が発生する量子化誤差Vqを取り出す手段
と、伝達関数H(z)を有し、前記量子化誤差のフィル
タリングを行う帰還用フィルタと、該帰還用フィルタの
出力と量子化器入力とを加算して前記局部量子化器に入
力する手段とを有し、前記帰還用フィルタの伝達関数H
(z)が下記に示す式(1)の伝達関数であることを特
徴とする量子化器であり、 H(z)=(1−z-1)3・Vq/(1−z-1+0.5z-2)−1 (1) より少ない出力階調で、しかも出力レベルの利用率を拡
大できるものである。
【0007】
【発明の実施の形態】本発明の請求項1に記載の発明
は、入力に対し、出力される値が−3N,−2N,−1
N,0,+1N,+2N,+3N、(Nは自然数)の7
とおりである局部量子化器と、該局部量子化器が発生す
る量子化誤差Vqを取り出す手段と、伝達関数H(z)
を有し、前記量子化誤差のフィルタリングを行う帰還用
フィルタと、該帰還用フィルタの出力と量子化器入力と
を加算して前記局部量子化器に入力する手段とを有し、
前記帰還用フィルタの伝達関数H(z)が下記に示す式
(1)の伝達関数であることを特徴とする量子化器とし
たものであり、これにより高域でのフィードバック量を
通常の3次のΔΣ変調器よりへらして系の安定度を高め
ているため、出力階調を−3N〜+3Nの7値としなが
らも入力可能なレベルが±2.37までとれるという作
用を有する。
は、入力に対し、出力される値が−3N,−2N,−1
N,0,+1N,+2N,+3N、(Nは自然数)の7
とおりである局部量子化器と、該局部量子化器が発生す
る量子化誤差Vqを取り出す手段と、伝達関数H(z)
を有し、前記量子化誤差のフィルタリングを行う帰還用
フィルタと、該帰還用フィルタの出力と量子化器入力と
を加算して前記局部量子化器に入力する手段とを有し、
前記帰還用フィルタの伝達関数H(z)が下記に示す式
(1)の伝達関数であることを特徴とする量子化器とし
たものであり、これにより高域でのフィードバック量を
通常の3次のΔΣ変調器よりへらして系の安定度を高め
ているため、出力階調を−3N〜+3Nの7値としなが
らも入力可能なレベルが±2.37までとれるという作
用を有する。
【0008】 H(z)=(1−z-1)3・Vq/(1−z-1+0.5z-2)−1 (1) 請求項2に記載の発明は、Nの値が864の2のべき乗
倍であることを特徴とする請求項1記載の量子化器であ
り、例えば、入力データが16ビットであった場合は上
記Nの値を13824(=864×16)とすれば、実
際に量子化器での量子化を行う際に下位9ビットをモニ
タする必要がなくなり、量子化器の構成をより簡略化で
きるという作用を有する。
倍であることを特徴とする請求項1記載の量子化器であ
り、例えば、入力データが16ビットであった場合は上
記Nの値を13824(=864×16)とすれば、実
際に量子化器での量子化を行う際に下位9ビットをモニ
タする必要がなくなり、量子化器の構成をより簡略化で
きるという作用を有する。
【0009】請求項3に記載の発明は、Nの値が896
の2のべき乗倍であることを特徴とする請求項1記載の
量子化器であり、例えば、入力データが16ビットであ
った場合は上記Nの値を14336(=896×16)
とすれば、実際に量子化器での量子化を行う際に下位1
1ビットをモニタする必要がなくなり、量子化の構成を
より簡略化できるという作用を有する。
の2のべき乗倍であることを特徴とする請求項1記載の
量子化器であり、例えば、入力データが16ビットであ
った場合は上記Nの値を14336(=896×16)
とすれば、実際に量子化器での量子化を行う際に下位1
1ビットをモニタする必要がなくなり、量子化の構成を
より簡略化できるという作用を有する。
【0010】以下、本発明の実施の形態について図面を
用いて説明する。 (実施の形態1)図1は本発明の実施の形態1における
量子化器の概要を示すブロック図であり、1はデジタル
入力信号Xの入力される加算器、2は加算器1の出力が
入力される局部量子化器、3は局部量子化器2の出力Y
から加算器1の出力を減算する減算器、4は減算器3と
加算器1との間に挿入された帰還用フィルタであり、局
部量子化器2は入力されるデータを−3N〜+3Nの7
階調に量子化を行い出力する。ここではNの値を138
24としている。減算器3が局部量子化器2の入出力の
差を取り出す。この差が局部量子化器2が発生する量子
化雑音Vqに相当する。式(1)で示される伝達関数H
(z)を有する帰還用フィルタ4を介してこの量子化雑
音Vqが加算器1にフィードバックされる。故に、入力
をX、出力をYとすると、入出力X,Yの間には式
(2)で示される関係が成り立つ。
用いて説明する。 (実施の形態1)図1は本発明の実施の形態1における
量子化器の概要を示すブロック図であり、1はデジタル
入力信号Xの入力される加算器、2は加算器1の出力が
入力される局部量子化器、3は局部量子化器2の出力Y
から加算器1の出力を減算する減算器、4は減算器3と
加算器1との間に挿入された帰還用フィルタであり、局
部量子化器2は入力されるデータを−3N〜+3Nの7
階調に量子化を行い出力する。ここではNの値を138
24としている。減算器3が局部量子化器2の入出力の
差を取り出す。この差が局部量子化器2が発生する量子
化雑音Vqに相当する。式(1)で示される伝達関数H
(z)を有する帰還用フィルタ4を介してこの量子化雑
音Vqが加算器1にフィードバックされる。故に、入力
をX、出力をYとすると、入出力X,Yの間には式
(2)で示される関係が成り立つ。
【0011】 Y=X+(1−z-1)3Vq/(1−z-1+0.5z-2) (2) また、図2はこのように構成した量子化器に16ビッ
ト,0dBの正弦波を入力した場合の出力スペクトルで
あり、本実施の形態1において64倍オーバーサンプリ
ングで動作させた場合、115dBのダイナミックレン
ジを得ることができる。
ト,0dBの正弦波を入力した場合の出力スペクトルで
あり、本実施の形態1において64倍オーバーサンプリ
ングで動作させた場合、115dBのダイナミックレン
ジを得ることができる。
【0012】ここで、本量子化器の出力レベルについて
考えると、局部量子化器2の出力は−3N〜+3Nの7
階調である。局部量子化器2の量子化レベルは前述のと
おり13824であるので、16ビット0dBの正弦波
を入力するということは±32767の振幅差を有する
正弦波を入力することになる。
考えると、局部量子化器2の出力は−3N〜+3Nの7
階調である。局部量子化器2の量子化レベルは前述のと
おり13824であるので、16ビット0dBの正弦波
を入力するということは±32767の振幅差を有する
正弦波を入力することになる。
【0013】この値即ち32767をN即ち13824
で正規化すると、16ビット0dBである±32767
を13824で割った値(規格化した値)が2.37に
なり、逆に、32767は2.37Nであり、局部量子
化器2の出力は−3N〜+3Nであるから、16ビット
0dBの信号を入力すると局部量子化器2からは平均値
として±2.37Nの値が出力されることになり、P板
等に実装された場合、電源電圧の2.37/3を利用で
きることになり、上記従来例における3/5=0.6に
比べて約2.4dB信号振幅レベルを大きくとることが
でき、実装上より大きなダイナミックレンジを得ること
ができる。
で正規化すると、16ビット0dBである±32767
を13824で割った値(規格化した値)が2.37に
なり、逆に、32767は2.37Nであり、局部量子
化器2の出力は−3N〜+3Nであるから、16ビット
0dBの信号を入力すると局部量子化器2からは平均値
として±2.37Nの値が出力されることになり、P板
等に実装された場合、電源電圧の2.37/3を利用で
きることになり、上記従来例における3/5=0.6に
比べて約2.4dB信号振幅レベルを大きくとることが
でき、実装上より大きなダイナミックレンジを得ること
ができる。
【0014】図3は図1における帰還用フィルタ4をよ
り具体的に示したブロック図である。図3において、図
1と同じ作用をする部分には図1における符号と同じ符
号を付し説明は省略する。図3において、減算器3の出
力端は直列に接続された遅延回路5,6,7,乗算器
8,加算器9を介して加算器1に接続し、遅延回路5,
6間および遅延回路6,7間の各直列接続点は乗算器1
0、および11を介して加算器12および13に接続
し、加算器9の出力端は直列に接続された遅延回路1
4,15,乗算器16を介して加算器12に接続し、ま
た遅延回路14,15の直列接続点は乗算器17を介し
て加算器13に接続しており、減算器3によって得られ
た量子化雑音Vqは、遅延回路5,6,7と順次遅延さ
れる。乗算器10,11,8が遅延回路5,6,7の各
出力に対して計数a,b,cを掛け合わせて出力する。
ここでは各計数、a,b,cの値は、a=−2,b=+
2.5,c=−1である。故に加算器9には遅延回路
5,6,7によって(−2z-1+2.5z-2−z-3)・
Vqが与えられる。加算器9の出力は遅延回路14と加
算器1に与えられる。加算器9の出力は遅延回路14,
15によって順次遅延され、乗算器17,16によって
計数d,eが掛け合わされ加算器13,12によりその
乗算結果が加算される。ここでは各計数、d,eの値は
d=1,e=−0.5としている。加算器9の出力の値
をSとすると、乗算器17,16の出力値はSz-1,
0.5Sz-2となる。これを整理すると式(3)に示す
とおりとなる。
り具体的に示したブロック図である。図3において、図
1と同じ作用をする部分には図1における符号と同じ符
号を付し説明は省略する。図3において、減算器3の出
力端は直列に接続された遅延回路5,6,7,乗算器
8,加算器9を介して加算器1に接続し、遅延回路5,
6間および遅延回路6,7間の各直列接続点は乗算器1
0、および11を介して加算器12および13に接続
し、加算器9の出力端は直列に接続された遅延回路1
4,15,乗算器16を介して加算器12に接続し、ま
た遅延回路14,15の直列接続点は乗算器17を介し
て加算器13に接続しており、減算器3によって得られ
た量子化雑音Vqは、遅延回路5,6,7と順次遅延さ
れる。乗算器10,11,8が遅延回路5,6,7の各
出力に対して計数a,b,cを掛け合わせて出力する。
ここでは各計数、a,b,cの値は、a=−2,b=+
2.5,c=−1である。故に加算器9には遅延回路
5,6,7によって(−2z-1+2.5z-2−z-3)・
Vqが与えられる。加算器9の出力は遅延回路14と加
算器1に与えられる。加算器9の出力は遅延回路14,
15によって順次遅延され、乗算器17,16によって
計数d,eが掛け合わされ加算器13,12によりその
乗算結果が加算される。ここでは各計数、d,eの値は
d=1,e=−0.5としている。加算器9の出力の値
をSとすると、乗算器17,16の出力値はSz-1,
0.5Sz-2となる。これを整理すると式(3)に示す
とおりとなる。
【0015】 S=(−2z-1+2.5z-2−z-3)・Vq/(1−z-1+0.5z-2) (3) 故に、入力をX、出力をYとすると、Y=X+S+Vq
であるから、式(3)を代入すると式(2)に示すとお
りの関係式が成り立つ。
であるから、式(3)を代入すると式(2)に示すとお
りの関係式が成り立つ。
【0016】(実施の形態2)図4は実施の形態1にお
ける帰還用フィルタを簡略化した実施の形態2のブロッ
ク図であり、図4において、図1と同じ作用をする部分
には図1における符号と同じ符号を付し説明は省略す
る。図4において、減算器3の出力端は直列に接続され
た遅延回路18,乗算器19を介して減算器20に接続
し、遅延回路18の出力端は直列に接続された減算器2
1,遅延回路22,乗算器23,加算器24を介して減
算器20に接続し、さらに加算器24の出力端は遅延回
路25を介して加算器24および減算器21に接続して
おり、減算器3によって局部量子化器2が発生する量子
化雑音Vqが取り出される。この量子化雑音Vqは遅延
回路18によって1クロック分遅延された後、減算器2
1と乗算器19に送られる。乗算器19では計数a=2
を掛け合わせて出力する。減算器21では遅延回路25
の出力と遅延回路18の出力の差をとり、遅延回路22
に与える。遅延回路22の出力は乗算器23にて計数b
=0.5が掛け合わされ、加算器24にて遅延回路25
の出力と足し合わされる。加算器24の出力は遅延回路
25と減算器20に与えられる。加算器1が入力と減算
器20の出力Sを加算する。加算器24の出力をLとす
ると、L=Lz-1+0.5(Vqz-1−Lz-1)z-1で
あるので、整理するとLは式(4)に示すとおりとな
る。
ける帰還用フィルタを簡略化した実施の形態2のブロッ
ク図であり、図4において、図1と同じ作用をする部分
には図1における符号と同じ符号を付し説明は省略す
る。図4において、減算器3の出力端は直列に接続され
た遅延回路18,乗算器19を介して減算器20に接続
し、遅延回路18の出力端は直列に接続された減算器2
1,遅延回路22,乗算器23,加算器24を介して減
算器20に接続し、さらに加算器24の出力端は遅延回
路25を介して加算器24および減算器21に接続して
おり、減算器3によって局部量子化器2が発生する量子
化雑音Vqが取り出される。この量子化雑音Vqは遅延
回路18によって1クロック分遅延された後、減算器2
1と乗算器19に送られる。乗算器19では計数a=2
を掛け合わせて出力する。減算器21では遅延回路25
の出力と遅延回路18の出力の差をとり、遅延回路22
に与える。遅延回路22の出力は乗算器23にて計数b
=0.5が掛け合わされ、加算器24にて遅延回路25
の出力と足し合わされる。加算器24の出力は遅延回路
25と減算器20に与えられる。加算器1が入力と減算
器20の出力Sを加算する。加算器24の出力をLとす
ると、L=Lz-1+0.5(Vqz-1−Lz-1)z-1で
あるので、整理するとLは式(4)に示すとおりとな
る。
【0017】 L=0.5z-2・Vq/(1−z-1+0.5z-2) (4) 故に、加算器20の出力Sは式(5)に示すとおりとな
る。
る。
【0018】 S=L−2z-1・Vq =(−2z-1+2.5z-2−z-3)・Vq/(1−z-1−0.5z-2) (5) 式(5)と式(3)は同じ値となっており、図4に示す
回路と図3に示す回路が同様の機能を示すことがわか
る。
回路と図3に示す回路が同様の機能を示すことがわか
る。
【0019】
【発明の効果】以上のように本発明によれば、少ない階
調で充分な理論上のダイナミックレンジが得られ、しか
も従来に比べてより大きな信号振幅が得られるため、P
板実装上のダイナミックレンジも向上させることができ
る。また、局部量子化器において出力階調が少ないので
従来に比べて局部量子化器自体も小型化が可能になると
いう効果が得られる。
調で充分な理論上のダイナミックレンジが得られ、しか
も従来に比べてより大きな信号振幅が得られるため、P
板実装上のダイナミックレンジも向上させることができ
る。また、局部量子化器において出力階調が少ないので
従来に比べて局部量子化器自体も小型化が可能になると
いう効果が得られる。
【図1】本発明の実施の形態1における量子化器の概要
を示すブロック図
を示すブロック図
【図2】本発明の実施の形態1における量子化器で得ら
れる出力のスペクトル図
れる出力のスペクトル図
【図3】図1に示した量子化器における帰還用フィルタ
をより具体的に示したブロック図
をより具体的に示したブロック図
【図4】本発明の実施の形態2における量子化器のブロ
ック図
ック図
【図5】従来の量子化器を表すブロック図
1,9,12,13,24,101,102,103
加算器 2,100 局部量子化器 3,20,21,104 減算器 4 帰還用フィルタ 5,6,7,14,15,18,22,25,105,
106,107 遅延回路 8,10,11,16,17,19,23,108,1
09 乗算器
加算器 2,100 局部量子化器 3,20,21,104 減算器 4 帰還用フィルタ 5,6,7,14,15,18,22,25,105,
106,107 遅延回路 8,10,11,16,17,19,23,108,1
09 乗算器
Claims (3)
- 【請求項1】 入力に対し、出力される値が−3N,−
2N,−1N,0,+1N,+2N,+3N、(Nは自
然数)の7とおりである局部量子化器と、該局部量子化
器が発生する量子化誤差Vqを取り出す手段と、伝達関
数H(z)を有し、前記量子化誤差のフィルタリングを
行う帰還用フィルタと、該帰還用フィルタの出力と量子
化器入力とを加算して前記局部量子化器に入力する手段
とを有し、前記帰還用フィルタの伝達関数H(z)が下
記に示す式(1)の伝達関数であることを特徴とする量
子化器。 H(z)=(1−z-1)3・Vq/(1−z-1+0.5z-2)−1 (1) - 【請求項2】 Nの値が864の2のべき乗倍であるこ
とを特徴とする請求項1記載の量子化器。 - 【請求項3】 Nの値が896の2のべき乗倍であるこ
とを特徴とする請求項1記載の量子化器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24910596A JPH1075178A (ja) | 1996-08-30 | 1996-08-30 | 量子化器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24910596A JPH1075178A (ja) | 1996-08-30 | 1996-08-30 | 量子化器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1075178A true JPH1075178A (ja) | 1998-03-17 |
Family
ID=17188036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24910596A Pending JPH1075178A (ja) | 1996-08-30 | 1996-08-30 | 量子化器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1075178A (ja) |
-
1996
- 1996-08-30 JP JP24910596A patent/JPH1075178A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4768187B2 (ja) | N分数周波数シンセサイザ用デルタ−シグマ変調器 | |
US7324030B2 (en) | Multiple stage delta sigma modulators | |
JP2000031790A (ja) | 効率的な量子化回路を備えるディジタルフィルタ | |
JP3130105B2 (ja) | D/a変換器用シグマ・デルタ変調器 | |
JP2002076898A (ja) | ノイズシェーパ | |
EP0476973A1 (en) | Noise shaping circuit | |
CN114142830A (zh) | 全精度低通iir滤波器的fpga实现方法 | |
JP2006521712A (ja) | ビット・バイナリ・レート・マルチプライヤで構成されるバイカッド型フィルタ回路 | |
JPH10322220A (ja) | デルタ−シグマ変調装置 | |
JPH1075178A (ja) | 量子化器 | |
JP4072855B2 (ja) | サンプルレート変換のための装置及び方法 | |
Gerosa et al. | A low-power decimation filter for a sigma-delta converter based on a power-optimized sinc filter | |
JP2002510455A (ja) | 信号処理方法および装置 | |
JP3812774B2 (ja) | 1ビット信号処理装置 | |
JP3036045B2 (ja) | D/a変換装置 | |
JP3478901B2 (ja) | 周波数シンセサイザ装置 | |
JPH09307447A (ja) | 高次δς変調器とδς変調型コンバータ | |
JP3232865B2 (ja) | デジタル/アナログ信号変換装置 | |
JPH11251915A (ja) | 量子化器 | |
JP3420134B2 (ja) | D/a変換システムとd/a変換方法 | |
JPH0613906A (ja) | Σ−δ変調器 | |
JP3154857B2 (ja) | 補間型ノイズシェーピング量子化器およびオーバーサンプリングd−a変換回路 | |
JP4315783B2 (ja) | シングルビットδς変調演算回路 | |
JPH0563577A (ja) | Δς変調器 | |
Sonika et al. | Design and implementation of sigma–delta digital to analog converter |