JP2002076364A - 基板装置及びその製造方法並びに電気光学装置 - Google Patents
基板装置及びその製造方法並びに電気光学装置Info
- Publication number
- JP2002076364A JP2002076364A JP2001124568A JP2001124568A JP2002076364A JP 2002076364 A JP2002076364 A JP 2002076364A JP 2001124568 A JP2001124568 A JP 2001124568A JP 2001124568 A JP2001124568 A JP 2001124568A JP 2002076364 A JP2002076364 A JP 2002076364A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- insulating film
- gate insulating
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 161
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 125000004433 nitrogen atom Chemical group N* 0.000 claims abstract description 56
- 239000004065 semiconductor Substances 0.000 claims abstract description 54
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 27
- 239000010408 film Substances 0.000 claims description 190
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 23
- 239000007789 gas Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- 229910052757 nitrogen Inorganic materials 0.000 claims description 14
- 239000010453 quartz Substances 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000005224 laser annealing Methods 0.000 claims description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 4
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 229960001730 nitrous oxide Drugs 0.000 claims description 2
- 235000013842 nitrous oxide Nutrition 0.000 claims description 2
- 239000004033 plastic Substances 0.000 claims description 2
- 238000005121 nitriding Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 44
- 230000006866 deterioration Effects 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 10
- 230000005524 hole trap Effects 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 239000003566 sealing material Substances 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 229910008045 Si-Si Inorganic materials 0.000 description 5
- 229910006411 Si—Si Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910018557 Si O Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 229910008051 Si-OH Inorganic materials 0.000 description 3
- 229910006358 Si—OH Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000000382 optic material Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910003849 O-Si Inorganic materials 0.000 description 2
- 229910003872 O—Si Inorganic materials 0.000 description 2
- 229910002808 Si–O–Si Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 本発明は、ＴＦＴが形成された基板装置にお
いて、良好なトランジスタ特性を長期に亘って維持し、
更に湿度、温度等の使用環境の影響を受け難くする。 【解決手段】 基板上に、ソース領域、チャネル領域及
びドレイン領域を含む半導体層を形成し、この上に酸化
シリコン膜からなるゲート絶縁膜を形成する。その後、
窒素原子をゲート絶縁膜内に導入し、該酸化シリコン膜
内及び該酸化シリコン膜と半導体層との界面のうち少な
くとも一方に窒素原子が存在するように構成する。その
後、ゲート絶縁膜上にゲート電極膜を形成する。
いて、良好なトランジスタ特性を長期に亘って維持し、
更に湿度、温度等の使用環境の影響を受け難くする。 【解決手段】 基板上に、ソース領域、チャネル領域及
びドレイン領域を含む半導体層を形成し、この上に酸化
シリコン膜からなるゲート絶縁膜を形成する。その後、
窒素原子をゲート絶縁膜内に導入し、該酸化シリコン膜
内及び該酸化シリコン膜と半導体層との界面のうち少な
くとも一方に窒素原子が存在するように構成する。その
後、ゲート絶縁膜上にゲート電極膜を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下適宜、ＴＦＴと称す）が形成されたＴＦＴアレイ
基板装置や半導体基板装置等の基板装置の技術分野に属
し、特に液晶装置等の電気光学装置に好適に備えられる
基板装置の技術分野に属する。
（以下適宜、ＴＦＴと称す）が形成されたＴＦＴアレイ
基板装置や半導体基板装置等の基板装置の技術分野に属
し、特に液晶装置等の電気光学装置に好適に備えられる
基板装置の技術分野に属する。
【０００２】
【背景技術】この種の基板装置は例えば、石英基板等の
基板上に、ソース領域、ドレイン領域及びチャネル領域
を含むポリシリコン膜等又はアモルファスシリコン等の
半導体膜を備える。この半導体膜表面には、ドライ酸化
又はウエット酸化による熱酸化膜等、又は、ＨＴＯ膜、
ＴＥＯＳ膜、プラズマ酸化膜からゲート絶縁膜が形成さ
れる。更に、このゲート絶縁膜上にゲート電極膜が形成
されることにより、基板上にＴＦＴが構築される。係る
ＴＦＴは、例えば液晶装置等の電気光学装置の画像表示
領域内における各画素に作り込まれることにより、ＴＦ
Ｔアレイ基板装置における画素スイッチング用素子とし
て用いられる。或いは、該画像表示領域の周囲における
周辺領域に作り込まれることにより、該基板装置の駆動
回路の一部としても用いられる。
基板上に、ソース領域、ドレイン領域及びチャネル領域
を含むポリシリコン膜等又はアモルファスシリコン等の
半導体膜を備える。この半導体膜表面には、ドライ酸化
又はウエット酸化による熱酸化膜等、又は、ＨＴＯ膜、
ＴＥＯＳ膜、プラズマ酸化膜からゲート絶縁膜が形成さ
れる。更に、このゲート絶縁膜上にゲート電極膜が形成
されることにより、基板上にＴＦＴが構築される。係る
ＴＦＴは、例えば液晶装置等の電気光学装置の画像表示
領域内における各画素に作り込まれることにより、ＴＦ
Ｔアレイ基板装置における画素スイッチング用素子とし
て用いられる。或いは、該画像表示領域の周囲における
周辺領域に作り込まれることにより、該基板装置の駆動
回路の一部としても用いられる。
【０００３】このようにＴＦＴが作り込まれた基板装置
は、ＴＦＴアクティブマトリクス駆動方式の液晶装置等
を初めとする各種電気光学装置に広く用いられている。
は、ＴＦＴアクティブマトリクス駆動方式の液晶装置等
を初めとする各種電気光学装置に広く用いられている。
【０００４】
【発明が解決しようとする課題】この種の基板装置にお
いては、良好なトランジスタ特性を長期に亘って維持す
るという一般的要請がある。更に、例えば湿気が多い、
温度が高い等の各種使用環境下でも寿命が短くならない
ことが望まれている。
いては、良好なトランジスタ特性を長期に亘って維持す
るという一般的要請がある。更に、例えば湿気が多い、
温度が高い等の各種使用環境下でも寿命が短くならない
ことが望まれている。
【０００５】しかしながら、本願発明者らによる研究に
よれば、前述の基板装置の場合には、例えば動作時間と
して５０００時間程度でトランジスタ特性の劣化が顕在
化してしまうとことが判明している。より具体的には、
基板装置の製造当初には、これに作り込まれたＴＦＴが
良好なトランジスタ特性を示す場合にも、例えば上記５
０００時間といった通常の製品レベルで要求される寿命
内で、ＴＦＴにおける閾値電圧が高まって通常の駆動電
圧ではスイッチング素子として機能しなくなったり、Ｔ
ＦＴにおけるオフ電流（即ちリーク電流）が増加して規
定のデューティー比に対処できなくなったりする。この
ようにトランジスタ特性が劣化してしまうと、最終的に
は例えば当該基板装置を備えてなる電気光学装置におけ
るコントラスト比や明るさ低下等の画像品位の低下が引
き起こされて、装置寿命を短命化してしまうという問題
点がある。特に、湿気の多い東南アジア等の地域で当該
基板装置を備えた各種電気光学装置を使用する場合や、
プロジェクタのライトバルブ用途で強力な投射光を当該
基板装置に照射するような場合には、高湿や高温の影響
で、ＴＦＴの特性が一層劣化しやすいことも判明してい
る。即ち、湿度、温度等の使用環境の影響により装置寿
命が一定しないという製造者にとっては実践上重大な問
題点もある。
よれば、前述の基板装置の場合には、例えば動作時間と
して５０００時間程度でトランジスタ特性の劣化が顕在
化してしまうとことが判明している。より具体的には、
基板装置の製造当初には、これに作り込まれたＴＦＴが
良好なトランジスタ特性を示す場合にも、例えば上記５
０００時間といった通常の製品レベルで要求される寿命
内で、ＴＦＴにおける閾値電圧が高まって通常の駆動電
圧ではスイッチング素子として機能しなくなったり、Ｔ
ＦＴにおけるオフ電流（即ちリーク電流）が増加して規
定のデューティー比に対処できなくなったりする。この
ようにトランジスタ特性が劣化してしまうと、最終的に
は例えば当該基板装置を備えてなる電気光学装置におけ
るコントラスト比や明るさ低下等の画像品位の低下が引
き起こされて、装置寿命を短命化してしまうという問題
点がある。特に、湿気の多い東南アジア等の地域で当該
基板装置を備えた各種電気光学装置を使用する場合や、
プロジェクタのライトバルブ用途で強力な投射光を当該
基板装置に照射するような場合には、高湿や高温の影響
で、ＴＦＴの特性が一層劣化しやすいことも判明してい
る。即ち、湿度、温度等の使用環境の影響により装置寿
命が一定しないという製造者にとっては実践上重大な問
題点もある。
【０００６】本発明は上述した問題点に鑑みなされたも
のであり、良好なトランジスタ特性を長期に亘って維持
することが可能なＴＦＴを備えており、特に湿度、温度
等の使用環境の影響を受け難く、しかも比較的容易に長
寿命化が可能な基板装置及びその製造方法を提供するこ
と並びにそのような基板装置を備えた電気光学装置を提
供することを課題とする。
のであり、良好なトランジスタ特性を長期に亘って維持
することが可能なＴＦＴを備えており、特に湿度、温度
等の使用環境の影響を受け難く、しかも比較的容易に長
寿命化が可能な基板装置及びその製造方法を提供するこ
と並びにそのような基板装置を備えた電気光学装置を提
供することを課題とする。
【０００７】
【課題を解決するための手段】本発明の基板装置は上記
課題を解決するために、基板と、該基板上に形成されて
おりソース領域、チャネル領域及びドレイン領域を含む
半導体層と、少なくとも前記チャネル領域における前記
半導体層上に形成されたゲート絶縁膜と、該ゲート絶縁
膜上に形成されたゲート電極膜とを備えており、前記ゲ
ート絶縁膜は、酸化シリコン膜からなり、該酸化シリコ
ン膜内及び該酸化シリコン膜と前記半導体層との界面の
うち少なくとも一方に窒素原子が存在している。
課題を解決するために、基板と、該基板上に形成されて
おりソース領域、チャネル領域及びドレイン領域を含む
半導体層と、少なくとも前記チャネル領域における前記
半導体層上に形成されたゲート絶縁膜と、該ゲート絶縁
膜上に形成されたゲート電極膜とを備えており、前記ゲ
ート絶縁膜は、酸化シリコン膜からなり、該酸化シリコ
ン膜内及び該酸化シリコン膜と前記半導体層との界面の
うち少なくとも一方に窒素原子が存在している。
【０００８】本発明の基板装置によれば、基板上に、チ
ャネル領域等を含む半導体層、ゲート絶縁膜及びゲート
電極膜が積層されてＴＦＴが構築される。ここで特に、
ゲート絶縁膜を構成する酸化シリコン膜内及びこれと半
導体層との界面のうち少なくとも一方に窒素原子が存在
している。このため、窒素原子が存在していない従来の
基板装置と比べて、トランジスタ特性の経時劣化や、特
に高湿、高温等の使用環境下におけるトランジスタ特性
の劣化を低減できる。これにより、長期に亘って且つ使
用環境によらずに安定した性能を保持し得るＴＦＴを備
えることにより、基板装置を長寿命化できる。
ャネル領域等を含む半導体層、ゲート絶縁膜及びゲート
電極膜が積層されてＴＦＴが構築される。ここで特に、
ゲート絶縁膜を構成する酸化シリコン膜内及びこれと半
導体層との界面のうち少なくとも一方に窒素原子が存在
している。このため、窒素原子が存在していない従来の
基板装置と比べて、トランジスタ特性の経時劣化や、特
に高湿、高温等の使用環境下におけるトランジスタ特性
の劣化を低減できる。これにより、長期に亘って且つ使
用環境によらずに安定した性能を保持し得るＴＦＴを備
えることにより、基板装置を長寿命化できる。
【０００９】このように本発明の基板装置でトランジス
タ特性の劣化を低減可能である理由を以下に考察する。
タ特性の劣化を低減可能である理由を以下に考察する。
【００１０】先ず本願発明者らの研究によれば、従来の
ゲート絶縁膜としてドライ酸化膜が用いられている基板
装置の場合、通常動作を続けていくと、ＰチャンネルＴ
ＦＴでもｎチャネルＴＦＴでも、ＴＦＴをオンするため
のゲート電圧の閾値であるＶｔｈが、エンハンス側にず
れていく現象が確認されている。そして、所定電圧まで
のゲート電圧をＴＦＴに供給可能な電源回路を備えた基
板装置であれば、このずれにより閾値Ｖｔｈが当該所定
電圧を超えてしまうと、動作不能になる訳である。係る
閾値Ｖｔｈがずれていく現象は、特にｐチャネルＴＦＴ
で目立つ。このようなトランジスタ特性の劣化原因は、
第１に、ＴＦＴ動作時のチャネル抵抗による発熱により
（例えばドレイン領域付近で４００℃程度になって）、
ゲート絶縁膜と半導体層との界面の水素原子が脱離して
トランジスタ特性における移動度が低下することによる
と考えられる。第２に、ホットキャリア注入現象（即
ち、チャネルホットエレクトロン注入現象及びドレイン
アバランシェホットキャリア注入現象）によると考えら
れる。第３に、製造中又は製造後にゲート絶縁膜に水分
が入ることにより、Ｈ２Ｏ分子がゲート絶縁膜と半導体
層との界面付近に拡散して、正電荷が発生することによ
ると考えられる。
ゲート絶縁膜としてドライ酸化膜が用いられている基板
装置の場合、通常動作を続けていくと、ＰチャンネルＴ
ＦＴでもｎチャネルＴＦＴでも、ＴＦＴをオンするため
のゲート電圧の閾値であるＶｔｈが、エンハンス側にず
れていく現象が確認されている。そして、所定電圧まで
のゲート電圧をＴＦＴに供給可能な電源回路を備えた基
板装置であれば、このずれにより閾値Ｖｔｈが当該所定
電圧を超えてしまうと、動作不能になる訳である。係る
閾値Ｖｔｈがずれていく現象は、特にｐチャネルＴＦＴ
で目立つ。このようなトランジスタ特性の劣化原因は、
第１に、ＴＦＴ動作時のチャネル抵抗による発熱により
（例えばドレイン領域付近で４００℃程度になって）、
ゲート絶縁膜と半導体層との界面の水素原子が脱離して
トランジスタ特性における移動度が低下することによる
と考えられる。第２に、ホットキャリア注入現象（即
ち、チャネルホットエレクトロン注入現象及びドレイン
アバランシェホットキャリア注入現象）によると考えら
れる。第３に、製造中又は製造後にゲート絶縁膜に水分
が入ることにより、Ｈ２Ｏ分子がゲート絶縁膜と半導体
層との界面付近に拡散して、正電荷が発生することによ
ると考えられる。
【００１１】本発明の基板装置の如くゲート絶縁膜を酸
化シリコン膜から成膜する時には、単結晶シリコン間に
酸素が入ると膨張して、Ｓｉ−Ｓｉ結合や歪んだＳｉ−
Ｏ−Ｓｉ結合が発生し、正孔トラップとなる。他方、ゲ
ート絶縁膜と半導体層との界面付近に水分（水素原子）
が入ると、ＳｉＨ結合が発生して、Ｓｉ＋という正電荷
となる。更に、ゲート絶縁膜と半導体層との界面付近に
水分（酸素原子と水素原子）が入ると、Ｓｉ−ＯＨ結合
が発生して、電子トラップ中心となり界面準位を増加さ
せる。このように、正孔トラップ及び正電荷の発生並び
に界面準位の増加が上述した閾値Ｖｔｈのずれの主要因
であると考察される。
化シリコン膜から成膜する時には、単結晶シリコン間に
酸素が入ると膨張して、Ｓｉ−Ｓｉ結合や歪んだＳｉ−
Ｏ−Ｓｉ結合が発生し、正孔トラップとなる。他方、ゲ
ート絶縁膜と半導体層との界面付近に水分（水素原子）
が入ると、ＳｉＨ結合が発生して、Ｓｉ＋という正電荷
となる。更に、ゲート絶縁膜と半導体層との界面付近に
水分（酸素原子と水素原子）が入ると、Ｓｉ−ＯＨ結合
が発生して、電子トラップ中心となり界面準位を増加さ
せる。このように、正孔トラップ及び正電荷の発生並び
に界面準位の増加が上述した閾値Ｖｔｈのずれの主要因
であると考察される。
【００１２】そこで本発明の基板装置では、ゲート絶縁
膜と半導体層との界面及びその付近に窒素原子を存在さ
せることにより、上述した閾値Ｖｔｈのずれの主要因で
ある、界面における正孔トラップ及び正電荷、負電荷の
発生並びに界面準位の増加を低減する。
膜と半導体層との界面及びその付近に窒素原子を存在さ
せることにより、上述した閾値Ｖｔｈのずれの主要因で
ある、界面における正孔トラップ及び正電荷、負電荷の
発生並びに界面準位の増加を低減する。
【００１３】更に本発明の基板装置では、ゲート絶縁膜
と半導体層との界面及びその付近に窒素原子を存在させ
ることにより、窒化膜結合を混在させて耐湿性を向上さ
せる。これにより、ゲート絶縁膜と半導体層との界面及
びその付近に入る水分量を低減でき、上述のＳｉ−Ｈ結
合やＳ−ＯＨ結合の発生を低減させて正電荷の発生並び
に界面準位の増加を低減できる。
と半導体層との界面及びその付近に窒素原子を存在させ
ることにより、窒化膜結合を混在させて耐湿性を向上さ
せる。これにより、ゲート絶縁膜と半導体層との界面及
びその付近に入る水分量を低減でき、上述のＳｉ−Ｈ結
合やＳ−ＯＨ結合の発生を低減させて正電荷の発生並び
に界面準位の増加を低減できる。
【００１４】加えて本発明の基板装置では、ゲート絶縁
膜と半導体層との界面及びその付近に窒素原子を存在さ
せることにより、この領域における原子と原子とのネッ
トワーク中に窒素原子を入り込ませる。これにより、界
面の歪みを緩和でき、更に結合の弱い部分を補強可能と
なる。特に比較的高いＳｉ−Ｏの結合エネルギーは、結
合状態が歪むことで小さくなっていると考えられるの
で、窒素原子を存在させることにより、Ｓｉ−Ｓｉ結合
や歪んだＳｉ−Ｏ−Ｓｉ結合、Ｓｉ−Ｈ結合、Ｓｉ−Ｏ
Ｈ結合を減少できる。この結果、ホットキャリアによる
酸化膜の界面準位やトラップ中心ができるのを防止でき
る。
膜と半導体層との界面及びその付近に窒素原子を存在さ
せることにより、この領域における原子と原子とのネッ
トワーク中に窒素原子を入り込ませる。これにより、界
面の歪みを緩和でき、更に結合の弱い部分を補強可能と
なる。特に比較的高いＳｉ−Ｏの結合エネルギーは、結
合状態が歪むことで小さくなっていると考えられるの
で、窒素原子を存在させることにより、Ｓｉ−Ｓｉ結合
や歪んだＳｉ−Ｏ−Ｓｉ結合、Ｓｉ−Ｈ結合、Ｓｉ−Ｏ
Ｈ結合を減少できる。この結果、ホットキャリアによる
酸化膜の界面準位やトラップ中心ができるのを防止でき
る。
【００１５】本発明の基板装置の一態様では、前記半導
体層は、低温ポリシリコン、高温ポリシリコン、単結晶
シリコン、アモルファスシリコンのいずれかからなる。
体層は、低温ポリシリコン、高温ポリシリコン、単結晶
シリコン、アモルファスシリコンのいずれかからなる。
【００１６】この態様によれば、基板上には、低温ポリ
シリコンＴＦＴ、高温ポリシリコンＴＦＴ、単結晶シリ
コンＴＦＴ、アモルファスシリコンＴＦＴのいずれかが
構築されるが、ポリシリコン膜、単結晶シリコン膜、ア
モルファスシリコンのいずれかと酸化シリコン膜との界
面やその付近に窒素原子を存在させることにより、この
ようなＴＦＴにおけるトランジスタ特性の劣化を効果的
に防ぐことができ、ポリシリコンＴＦＴ、単結晶シリコ
ン又はアモルファスシリコンＴＦＴを備えてなる基板装
置を長寿命化できる。
シリコンＴＦＴ、高温ポリシリコンＴＦＴ、単結晶シリ
コンＴＦＴ、アモルファスシリコンＴＦＴのいずれかが
構築されるが、ポリシリコン膜、単結晶シリコン膜、ア
モルファスシリコンのいずれかと酸化シリコン膜との界
面やその付近に窒素原子を存在させることにより、この
ようなＴＦＴにおけるトランジスタ特性の劣化を効果的
に防ぐことができ、ポリシリコンＴＦＴ、単結晶シリコ
ン又はアモルファスシリコンＴＦＴを備えてなる基板装
置を長寿命化できる。
【００１７】本発明の基板装置の他の態様では、前記ゲ
ート絶縁膜は、熱酸化膜、ＨＴＯ膜、ＴＥＯＳ膜、プラ
ズマ酸化膜のいずれかからなる。
ート絶縁膜は、熱酸化膜、ＨＴＯ膜、ＴＥＯＳ膜、プラ
ズマ酸化膜のいずれかからなる。
【００１８】この態様によれば、ゲート絶縁膜は、比較
的容易に良質の絶縁膜を形成できる。また半導体膜と酸
化シリコン膜との界面やその付近に窒素原子を存在させ
ることにより、ＴＦＴにおけるトランジスタ特性の劣化
を効果的に防ぐことができ、基板装置を長寿命化でき
る。
的容易に良質の絶縁膜を形成できる。また半導体膜と酸
化シリコン膜との界面やその付近に窒素原子を存在させ
ることにより、ＴＦＴにおけるトランジスタ特性の劣化
を効果的に防ぐことができ、基板装置を長寿命化でき
る。
【００１９】本発明の基板装置の他の態様では、前記基
板は、石英基板からなる。
板は、石英基板からなる。
【００２０】この態様によれば、石英基板上に特にトラ
ンジスタ特性に優れており、且つその劣化が低減された
ＴＦＴを構築でき、高性能の基板装置を実現できる。
ンジスタ特性に優れており、且つその劣化が低減された
ＴＦＴを構築でき、高性能の基板装置を実現できる。
【００２１】本発明の基板装置の他の態様では、前記窒
素原子は、前記酸化シリコン膜内及び前記界面の両方に
存在しており、前記界面付近に濃度ピークを持つ。
素原子は、前記酸化シリコン膜内及び前記界面の両方に
存在しており、前記界面付近に濃度ピークを持つ。
【００２２】この態様によれば、上述した閾値Ｖｔｈの
ずれの主要因であると考察される正孔トラップ及び正電
荷の発生並びに界面準位の増加が顕著である、半導体層
とゲート絶縁膜との界面及びその付近に、濃度のピーク
を持つように窒素原子を存在させる。このため、非常に
効率的に窒素原子の存在により、これら正孔トラップ及
び正電荷の発生並びに界面準位の増加を低減でき、トラ
ンジスタ特性の劣化を効率的に低減可能となる。
ずれの主要因であると考察される正孔トラップ及び正電
荷の発生並びに界面準位の増加が顕著である、半導体層
とゲート絶縁膜との界面及びその付近に、濃度のピーク
を持つように窒素原子を存在させる。このため、非常に
効率的に窒素原子の存在により、これら正孔トラップ及
び正電荷の発生並びに界面準位の増加を低減でき、トラ
ンジスタ特性の劣化を効率的に低減可能となる。
【００２３】本発明の基板装置の他の態様では、前記基
板上には、前記半導体層、前記ゲート絶縁膜及び前記ゲ
ート電極膜からなる薄膜トランジスタがアレイ状に複数
配列されている。
板上には、前記半導体層、前記ゲート絶縁膜及び前記ゲ
ート電極膜からなる薄膜トランジスタがアレイ状に複数
配列されている。
【００２４】この態様によれば、例えばＴＦＴアクティ
ブマトリクス駆動方式の液晶装置等の電気光学装置に好
適に用いられるＴＦＴアレイ基板装置を構築できる。
ブマトリクス駆動方式の液晶装置等の電気光学装置に好
適に用いられるＴＦＴアレイ基板装置を構築できる。
【００２５】本発明の基板装置の製造方法は上記課題を
解決するために、上述した本発明の基板装置（その各種
態様も含む）の製造方法であって、前記基板上に、前記
半導体層を形成する工程と、前記半導体層上に前記ゲー
ト絶縁膜を形成する工程と、前記ゲート絶縁膜を形成後
に、前記窒素原子を前記ゲート絶縁膜内に導入する工程
と、前記窒素原子を導入後に、前記ゲート絶縁膜上に前
記ゲート電極膜を形成する工程とを備える。
解決するために、上述した本発明の基板装置（その各種
態様も含む）の製造方法であって、前記基板上に、前記
半導体層を形成する工程と、前記半導体層上に前記ゲー
ト絶縁膜を形成する工程と、前記ゲート絶縁膜を形成後
に、前記窒素原子を前記ゲート絶縁膜内に導入する工程
と、前記窒素原子を導入後に、前記ゲート絶縁膜上に前
記ゲート電極膜を形成する工程とを備える。
【００２６】本発明の基板装置の製造方法によれば、先
ず基板上に半導体層が形成され、その上にゲート絶縁膜
が形成される。その後、窒素原子がゲート絶縁膜内に導
入される。従って、ゲート絶縁膜を構成する酸化シリコ
ン膜内及びこれと半導体層との界面のうち少なくとも一
方に窒素原子が存在する構造を、既存の拡散技術や注入
技術やプラズマ技術により技術を用いて比較的容易に得
ることができる。その後、ゲート絶縁膜上にゲート電極
膜が形成されて、基板上にＴＦＴが構築される。
ず基板上に半導体層が形成され、その上にゲート絶縁膜
が形成される。その後、窒素原子がゲート絶縁膜内に導
入される。従って、ゲート絶縁膜を構成する酸化シリコ
ン膜内及びこれと半導体層との界面のうち少なくとも一
方に窒素原子が存在する構造を、既存の拡散技術や注入
技術やプラズマ技術により技術を用いて比較的容易に得
ることができる。その後、ゲート絶縁膜上にゲート電極
膜が形成されて、基板上にＴＦＴが構築される。
【００２７】本発明の基板装置の製造方法の一態様で
は、前記窒素原子を導入する工程は、前記窒素原子を含
むガスの雰囲気中でアニールする工程を含む。
は、前記窒素原子を導入する工程は、前記窒素原子を含
むガスの雰囲気中でアニールする工程を含む。
【００２８】この態様によれば、既存のファーネス（拡
散炉）等を用いて、ゲート酸化膜形成時に、窒化原子を
含むガスでゲート酸化膜を形成する工程、又は窒素原子
を含むガスの雰囲気中でアニールすることにより、窒素
原子を導入する工程を比較的簡単に行える。
散炉）等を用いて、ゲート酸化膜形成時に、窒化原子を
含むガスでゲート酸化膜を形成する工程、又は窒素原子
を含むガスの雰囲気中でアニールすることにより、窒素
原子を導入する工程を比較的簡単に行える。
【００２９】この態様では、前記ガスは、Ｎ２Ｏ（一酸
化二窒素）ガス、ＮＯ（一酸化一窒素）ガス及びＮＨ４
（アンモニア）ガスのうち少なくとも一つを含んでもよ
い。
化二窒素）ガス、ＮＯ（一酸化一窒素）ガス及びＮＨ４
（アンモニア）ガスのうち少なくとも一つを含んでもよ
い。
【００３０】このように製造すれば、比較的簡単且つ安
価に、ゲート絶縁膜と半導体層との界面及びその付近に
窒素原子を導入できる。
価に、ゲート絶縁膜と半導体層との界面及びその付近に
窒素原子を導入できる。
【００３１】或いは本発明の基板装置の製造方法の他の
態様では、前記窒素原子を導入する工程は、プラズマ技
術、ランプアニール、レーザーアニール又はイオン注入
を行う工程を含む。
態様では、前記窒素原子を導入する工程は、プラズマ技
術、ランプアニール、レーザーアニール又はイオン注入
を行う工程を含む。
【００３２】この態様によれば、既存のプラズマ技術、
ランプアニール、レーザーアニール（エキシマレーザー
アニール）又はイオン注入により、ゲート絶縁膜と半導
体層との界面及びその付近に窒素原子を導入できる。
ランプアニール、レーザーアニール（エキシマレーザー
アニール）又はイオン注入により、ゲート絶縁膜と半導
体層との界面及びその付近に窒素原子を導入できる。
【００３３】本発明の基板装置は上記課題を解決するた
めに、上述した本発明の基板装置（その各種態様も含
む）を備える。
めに、上述した本発明の基板装置（その各種態様も含
む）を備える。
【００３４】本発明の電気光学装置によれば、上述した
本発明の基板装置を備えて構成されているので、長期に
亘って且つ使用環境によらずに安定した性能を保持し得
る長寿命の基板装置を実現できる。
本発明の基板装置を備えて構成されているので、長期に
亘って且つ使用環境によらずに安定した性能を保持し得
る長寿命の基板装置を実現できる。
【００３５】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされる。
に説明する実施の形態から明らかにされる。
【００３６】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【００３７】（基板装置の第１実施形態）先ず第１実施
形態の基板装置の製造方法及び構成について図１から図
３を参照して説明する。図１は、第１実施形態の製造方
法を順を追って示す工程図であり、工程毎のＴＦＴ付近
における断面構造を示している。図２は、図１の工程
（３）における半導体層（ポリシリコン膜）とゲート絶
縁膜（熱酸化膜）との界面付近の結晶構造を示す模式図
である。図３は、係るゲート絶縁膜から半導体層に至る
部分における酸素及びケイ素の２次強度と、図１の工程
（４）で導入された窒素濃度とをゲート絶縁膜表面から
の深度に対して示す特性図である。
形態の基板装置の製造方法及び構成について図１から図
３を参照して説明する。図１は、第１実施形態の製造方
法を順を追って示す工程図であり、工程毎のＴＦＴ付近
における断面構造を示している。図２は、図１の工程
（３）における半導体層（ポリシリコン膜）とゲート絶
縁膜（熱酸化膜）との界面付近の結晶構造を示す模式図
である。図３は、係るゲート絶縁膜から半導体層に至る
部分における酸素及びケイ素の２次強度と、図１の工程
（４）で導入された窒素濃度とをゲート絶縁膜表面から
の深度に対して示す特性図である。
【００３８】図１において工程（１）では、石英基板２
００が用意され、工程(２)では、その上にポリシリコン
膜が形成された後、フォトリソグラフィ及びエッチング
により、ＴＦＴのソース領域、チャネル領域及びドレイ
ン領域を含む所定パターンのポリシリコン膜２０２が形
成される。このようなポリシリコン膜２０２としては、
低温ポリシリコン膜でもよいし、高温ポリシリコン膜、
単結晶シリコンまたはアモルファスシリコンでもよい。
また、石英基板２００に代えて、プラスチック基板や、
ガラス基板等を用いてもよい。
００が用意され、工程(２)では、その上にポリシリコン
膜が形成された後、フォトリソグラフィ及びエッチング
により、ＴＦＴのソース領域、チャネル領域及びドレイ
ン領域を含む所定パターンのポリシリコン膜２０２が形
成される。このようなポリシリコン膜２０２としては、
低温ポリシリコン膜でもよいし、高温ポリシリコン膜、
単結晶シリコンまたはアモルファスシリコンでもよい。
また、石英基板２００に代えて、プラスチック基板や、
ガラス基板等を用いてもよい。
【００３９】次に、工程(３)では、ドライ酸化又はウエ
ット酸化により、ゲート絶縁膜として半導体層２０２の
表面に、熱酸化シリコン膜２０４が形成される。
ット酸化により、ゲート絶縁膜として半導体層２０２の
表面に、熱酸化シリコン膜２０４が形成される。
【００４０】この工程（３）の状態では、図２に示すよ
うに、ポリシリコン膜２０２を構成する単結晶シリコン
間に酸素が入ると膨張して、Ｓｉ−Ｓｉ結合や歪んだＳ
ｉ−Ｏ−Ｓｉ結合が発生し、正孔トラップとなる。他
方、熱酸化シリコン膜２０４とポリシリコン膜２０２と
の界面付近２０３に水分（Ｈ２Ｏ分子）が入ると、Ｓｉ
Ｈ結合が発生して、Ｓｉ＋という正電荷となる。更に、
界面付近２０３に水分が入ると、Ｓｉ−ＯＨ結合が発生
して、電子トラップ中心となり界面準位を増加させる。
うに、ポリシリコン膜２０２を構成する単結晶シリコン
間に酸素が入ると膨張して、Ｓｉ−Ｓｉ結合や歪んだＳ
ｉ−Ｏ−Ｓｉ結合が発生し、正孔トラップとなる。他
方、熱酸化シリコン膜２０４とポリシリコン膜２０２と
の界面付近２０３に水分（Ｈ２Ｏ分子）が入ると、Ｓｉ
Ｈ結合が発生して、Ｓｉ＋という正電荷となる。更に、
界面付近２０３に水分が入ると、Ｓｉ−ＯＨ結合が発生
して、電子トラップ中心となり界面準位を増加させる。
【００４１】このように、工程（３）の段階では、正孔
トラップ及び正電荷の発生並びに界面準位の増加が、上
述した閾値Ｖｔｈのずれの主要因として潜在している。
トラップ及び正電荷の発生並びに界面準位の増加が、上
述した閾値Ｖｔｈのずれの主要因として潜在している。
【００４２】しかるに本実施形態においては工程（４）
で、ファーネス（拡散炉）内にて、窒素原子を含むガス
の雰囲気中でアニールすることにより、窒素原子を熱酸
化シリコン膜２０４及びこれとポリシリコン膜２０２と
の界面付近２０３に導入する。係るガスは、Ｎ２Ｏガ
ス、ＮＯガス、ＮＨ４ガス等の窒素ガスが用いられる。
で、ファーネス（拡散炉）内にて、窒素原子を含むガス
の雰囲気中でアニールすることにより、窒素原子を熱酸
化シリコン膜２０４及びこれとポリシリコン膜２０２と
の界面付近２０３に導入する。係るガスは、Ｎ２Ｏガ
ス、ＮＯガス、ＮＨ４ガス等の窒素ガスが用いられる。
【００４３】このように窒素原子を導入することによ
り、熱酸化シリコン膜２０４内及びこれとポリシリコン
膜２０２との界面付近２０３に窒素原子が存在する構造
を比較的容易に得ることができる。
り、熱酸化シリコン膜２０４内及びこれとポリシリコン
膜２０２との界面付近２０３に窒素原子が存在する構造
を比較的容易に得ることができる。
【００４４】こうして窒素原子を導入すると、例えば窒
素原子は図３の特性図に示したような濃度分布を持つよ
うになる。即ち、図３に示したように、窒素原子の濃度
ピークは、界面付近２０３に位置する。
素原子は図３の特性図に示したような濃度分布を持つよ
うになる。即ち、図３に示したように、窒素原子の濃度
ピークは、界面付近２０３に位置する。
【００４５】その後、工程（５）では、熱酸化シリコン
膜２０４上に、導電性のポリシリコン膜等からなるゲー
ト電極２０６が形成される。更に、工程（６）では、ソ
ース領域にコンタクトホール２２１を介して接続された
ソース電極線２０８が、例えばＡｌ（アルミニウム）等
の金属膜から、第１層間絶縁膜２１１上に形成される。
他方、ドレイン領域にコンタクトホール２２２を介して
接続されたドレイン電極線２１０が、例えばＩＴＯ（イ
ンジウムティンオキサイド）等の導電膜から、第２層間
絶縁膜２１２上に形成される。
膜２０４上に、導電性のポリシリコン膜等からなるゲー
ト電極２０６が形成される。更に、工程（６）では、ソ
ース領域にコンタクトホール２２１を介して接続された
ソース電極線２０８が、例えばＡｌ（アルミニウム）等
の金属膜から、第１層間絶縁膜２１１上に形成される。
他方、ドレイン領域にコンタクトホール２２２を介して
接続されたドレイン電極線２１０が、例えばＩＴＯ（イ
ンジウムティンオキサイド）等の導電膜から、第２層間
絶縁膜２１２上に形成される。
【００４６】以上の工程（１）〜（５）により、基板２
００上にＴＦＴが構築される。
００上にＴＦＴが構築される。
【００４７】本実施形態の基板装置では、界面付近２０
３に窒素原子を存在させることにより、前述した閾値Ｖ
ｔｈのずれの主要因である、界面における正孔トラップ
及び正電荷の発生並びに界面準位の増加を低減する。
３に窒素原子を存在させることにより、前述した閾値Ｖ
ｔｈのずれの主要因である、界面における正孔トラップ
及び正電荷の発生並びに界面準位の増加を低減する。
【００４８】更に界面付近２０３に窒素原子を存在させ
ることにより、窒化膜結合を混在させて耐湿性を向上さ
せる。これにより、界面付近２０３に入る水分量を低減
でき、上述のＳｉ−Ｈ結合やＳ−ＯＨ結合の発生を低減
させて正電荷の発生並びに界面準位の増加を低減でき
る。
ることにより、窒化膜結合を混在させて耐湿性を向上さ
せる。これにより、界面付近２０３に入る水分量を低減
でき、上述のＳｉ−Ｈ結合やＳ−ＯＨ結合の発生を低減
させて正電荷の発生並びに界面準位の増加を低減でき
る。
【００４９】加えて界面付近２０３に窒素原子を存在さ
せることにより、この領域における原子と原子とのネッ
トワーク中に窒素原子を入り込ませる。これにより、界
面の歪みを緩和でき、更に結合の弱い部分を補強可能と
なる。ここで、結合エネルギーの安定度についての大小
関係は、次の通りである。
せることにより、この領域における原子と原子とのネッ
トワーク中に窒素原子を入り込ませる。これにより、界
面の歪みを緩和でき、更に結合の弱い部分を補強可能と
なる。ここで、結合エネルギーの安定度についての大小
関係は、次の通りである。
【００５０】Ｓｉ−Ｏの結合エネルギー（４．８ｅＶ） ＞Ｓｉ−Ｎの結合エネルギー（３．５ｅＶ） ＞Ｓｉ−Ｈの結合エネルギー（３．２ｅＶ） ＞Ｓｉ−Ｓｉの結合エネルギー（２．０ｅＶ） このうち比較的高いＳｉ−Ｏの結合エネルギーは、結合
状態が歪むことで小さくなっていると考えられるので、
窒素原子を存在させることにより、Ｓｉ−Ｓｉ結合や歪
んだＳｉ−Ｏ−Ｓｉ結合、Ｓｉ−Ｈ結合、Ｓｉ−ＯＨ結
合を減少できる。ホットキャリアによる酸化膜の界面準
位やトラップ中心ができるのを防止できる。
状態が歪むことで小さくなっていると考えられるので、
窒素原子を存在させることにより、Ｓｉ−Ｓｉ結合や歪
んだＳｉ−Ｏ−Ｓｉ結合、Ｓｉ−Ｈ結合、Ｓｉ−ＯＨ結
合を減少できる。ホットキャリアによる酸化膜の界面準
位やトラップ中心ができるのを防止できる。
【００５１】因みに、耐湿性については酸化膜（ＳｉＯ
２膜）と比べて、窒化膜（Ｓｉ３Ｎ ４膜）が優れてい
る。しかしながら仮に、本発明の如き基板装置において
窒化膜でゲート絶縁膜を構成したのでは、ＴＦＴのＩＶ
特性は、プールフレンケル電流が流れることによりスイ
ッチング素子として利用できない特性となってしまう。
更に、窒化膜からゲート絶縁膜を構成したのでは、半導
体層とのコンタクトをとるためのコンタクトホールを既
存のエッチング技術により開孔することが極めて困難と
なってしまう。
２膜）と比べて、窒化膜（Ｓｉ３Ｎ ４膜）が優れてい
る。しかしながら仮に、本発明の如き基板装置において
窒化膜でゲート絶縁膜を構成したのでは、ＴＦＴのＩＶ
特性は、プールフレンケル電流が流れることによりスイ
ッチング素子として利用できない特性となってしまう。
更に、窒化膜からゲート絶縁膜を構成したのでは、半導
体層とのコンタクトをとるためのコンタクトホールを既
存のエッチング技術により開孔することが極めて困難と
なってしまう。
【００５２】そこで本実施形態の基板装置では、ゲート
絶縁膜は、窒化膜（窒化シリコン膜）からではなく酸化
シリコン膜で形成しつつ、酸化シリコン膜内やこれと半
導体層との界面に窒素原子を存在させることにより、該
酸化シリコン膜内や界面に窒素リッチな領域を設けるよ
うにしている。このように構成すれば、本実施形態の基
板装置のＴＦＴのＩＶ特性は、ゲート絶縁膜として通常
の酸化膜を用いたＴＦＴと同様にＦＮ電流が流れるＩＶ
特性とすることができ、スイッチング素子として好適に
利用できる。更に、図１の工程（６）でコンタクトホー
ル２２１や２２２を開孔する際に、窒化膜のようにエッ
チングし難いことはなく、既存のドライエッチング技術
やウエットエッチング技術により比較的容易に且つ高精
度でコンタクトホールを開孔可能となる。
絶縁膜は、窒化膜（窒化シリコン膜）からではなく酸化
シリコン膜で形成しつつ、酸化シリコン膜内やこれと半
導体層との界面に窒素原子を存在させることにより、該
酸化シリコン膜内や界面に窒素リッチな領域を設けるよ
うにしている。このように構成すれば、本実施形態の基
板装置のＴＦＴのＩＶ特性は、ゲート絶縁膜として通常
の酸化膜を用いたＴＦＴと同様にＦＮ電流が流れるＩＶ
特性とすることができ、スイッチング素子として好適に
利用できる。更に、図１の工程（６）でコンタクトホー
ル２２１や２２２を開孔する際に、窒化膜のようにエッ
チングし難いことはなく、既存のドライエッチング技術
やウエットエッチング技術により比較的容易に且つ高精
度でコンタクトホールを開孔可能となる。
【００５３】このように本実施形態の基板装置は、ゲー
ト絶縁膜としての従来からの熱酸化シリコン膜の構造上
や製造上や長所を損なうこと無く、特性劣化に対する耐
性に優れた窒化膜の長所をも適度に持たせることを可能
なら占める点で非常に画期的である。
ト絶縁膜としての従来からの熱酸化シリコン膜の構造上
や製造上や長所を損なうこと無く、特性劣化に対する耐
性に優れた窒化膜の長所をも適度に持たせることを可能
なら占める点で非常に画期的である。
【００５４】尚、窒素原子を僅かに入れただけでも、同
傾向の効果が確認されている。また、技術的には比較的
容易に２０重量％位まで導入することが可能であるが、
窒素濃度を高めることにより更なる効果が期待できる。
傾向の効果が確認されている。また、技術的には比較的
容易に２０重量％位まで導入することが可能であるが、
窒素濃度を高めることにより更なる効果が期待できる。
【００５５】ここで、窒素原子の導入量を変化させた複
数の実施例及び窒素原子を導入しない比較例における動
作時間に対する閾値Ｖｔｈの初期値からのずれ量Ｖｄｄ
（Ｖ）を図４に示す。図４では、ファーネス内温度を１
０００℃又は１１５０℃とし、ファーネス内の雰囲気中
におけるＮ２Ｏガス濃度を２０流量％又は５流量％と
し、拡散時間を２０分又は１０分にした各実施例につい
てのＶｄｄと、比較例（Reference）についての電圧Ｖ
ｄｄとを示してある。
数の実施例及び窒素原子を導入しない比較例における動
作時間に対する閾値Ｖｔｈの初期値からのずれ量Ｖｄｄ
（Ｖ）を図４に示す。図４では、ファーネス内温度を１
０００℃又は１１５０℃とし、ファーネス内の雰囲気中
におけるＮ２Ｏガス濃度を２０流量％又は５流量％と
し、拡散時間を２０分又は１０分にした各実施例につい
てのＶｄｄと、比較例（Reference）についての電圧Ｖ
ｄｄとを示してある。
【００５６】図４において比較例として示すように、従
来のゲート絶縁膜としてドライ酸化膜が用いられている
基板装置の場合、通常動作を続けていくと、ＴＦＴをオ
ンするためのゲート電圧の閾値Ｖｔｈが、エンハンス側
にずれていき、１０００時間程度で、ずれ量Ｖｄｄが例
えば電源回路における供給電圧増加により対処可能な電
圧を超えてしまう。これに対して、窒素原子を界面付近
２０３に導入した各実施例では、導入量に応じてずれ量
Ｖｄｄが減少している。特に、窒素ガス濃度を高くする
程、ずれ量Ｖｄｄの増加は抑制されることが分かる。
来のゲート絶縁膜としてドライ酸化膜が用いられている
基板装置の場合、通常動作を続けていくと、ＴＦＴをオ
ンするためのゲート電圧の閾値Ｖｔｈが、エンハンス側
にずれていき、１０００時間程度で、ずれ量Ｖｄｄが例
えば電源回路における供給電圧増加により対処可能な電
圧を超えてしまう。これに対して、窒素原子を界面付近
２０３に導入した各実施例では、導入量に応じてずれ量
Ｖｄｄが減少している。特に、窒素ガス濃度を高くする
程、ずれ量Ｖｄｄの増加は抑制されることが分かる。
【００５７】以上詳細に説明したように本実施形態の基
板装置によれば、トランジスタ特性の経時劣化や、特に
高湿、高温等の使用環境下におけるトランジスタ特性の
劣化を低減できる。これにより、長期に亘って且つ使用
環境によらずに安定した性能を保持し得るＴＦＴを備え
ることにより、基板装置を長寿命化できる。
板装置によれば、トランジスタ特性の経時劣化や、特に
高湿、高温等の使用環境下におけるトランジスタ特性の
劣化を低減できる。これにより、長期に亘って且つ使用
環境によらずに安定した性能を保持し得るＴＦＴを備え
ることにより、基板装置を長寿命化できる。
【００５８】尚、以上説明した実施形態における当該基
板装置の仕様に応じて、ポリシリコン膜２０２にドープ
する不純物の種類を代えて、ｎチャネル型のＴＦＴを構
築してもよいし、ｐチャネル型のＴＦＴを構築してもよ
い。いずれの場合にも、トランジスタ特性の劣化を抑制
する効果が得られる。
板装置の仕様に応じて、ポリシリコン膜２０２にドープ
する不純物の種類を代えて、ｎチャネル型のＴＦＴを構
築してもよいし、ｐチャネル型のＴＦＴを構築してもよ
い。いずれの場合にも、トランジスタ特性の劣化を抑制
する効果が得られる。
【００５９】また本実施形態では、図１の工程（４）に
おいてファーネス内で窒素原子を含むガス雰囲気中でア
ニールを行なうことにより界面付近２０３に窒素原子を
導入したが、この工程は、既存技術であるプラズマ技
術、ランプアニール、レーザーアニール又はイオン注入
で行ってもよい。
おいてファーネス内で窒素原子を含むガス雰囲気中でア
ニールを行なうことにより界面付近２０３に窒素原子を
導入したが、この工程は、既存技術であるプラズマ技
術、ランプアニール、レーザーアニール又はイオン注入
で行ってもよい。
【００６０】（基板装置の第２実施形態）次に図５を参
照して本発明の第２実施形態の基板装置の製造方法及び
構成について説明する。図５は、第２実施形態の製造方
法を順を追って示す工程図であり、工程毎のＴＦＴ付近
の断面構造を示している。尚、図５において、図１に示
した第１実施形態と同様の構成要素には同様の参照符号
を付し、それらの説明は省略する。
照して本発明の第２実施形態の基板装置の製造方法及び
構成について説明する。図５は、第２実施形態の製造方
法を順を追って示す工程図であり、工程毎のＴＦＴ付近
の断面構造を示している。尚、図５において、図１に示
した第１実施形態と同様の構成要素には同様の参照符号
を付し、それらの説明は省略する。
【００６１】図５において工程（１）では、石英基板２
００上の全面に酸化シリコン膜２０１が形成される。そ
して、その工程（２）では、酸化シリコン膜２０１上に
半導体層としてのポリシリコン膜２０２が形成され、以
下、第１実施形態の場合と同様の工程が順次行われ、最
終的に酸化シリコン膜２０１上にＴＦＴ構造が構築され
る。
００上の全面に酸化シリコン膜２０１が形成される。そ
して、その工程（２）では、酸化シリコン膜２０１上に
半導体層としてのポリシリコン膜２０２が形成され、以
下、第１実施形態の場合と同様の工程が順次行われ、最
終的に酸化シリコン膜２０１上にＴＦＴ構造が構築され
る。
【００６２】以上のように製造される第２実施形態の基
板装置においても、工程（４）においてポリシリコン膜
２０２と熱酸化シリコン膜２０４との界面付近２０３に
窒素原子が導入されるので、第１実施形態と同様の本願
発明独自の効果が得られる。
板装置においても、工程（４）においてポリシリコン膜
２０２と熱酸化シリコン膜２０４との界面付近２０３に
窒素原子が導入されるので、第１実施形態と同様の本願
発明独自の効果が得られる。
【００６３】（電気光学装置の実施形態）次に図６から
図１０を参照して本発明の基板装置を備えた電気光学装
置の実施形態について説明する。本実施形態は、上述し
た基板装置の第１又は第２実施形態のいずれかをＴＦＴ
アレイ基板として備えたものであり、該ＴＦＴアレイ基
板と対向基板とを対向配置して、両者間に液晶等の電気
光学物質を挟持してなる電気光学装置に係る実施形態で
ある。
図１０を参照して本発明の基板装置を備えた電気光学装
置の実施形態について説明する。本実施形態は、上述し
た基板装置の第１又は第２実施形態のいずれかをＴＦＴ
アレイ基板として備えたものであり、該ＴＦＴアレイ基
板と対向基板とを対向配置して、両者間に液晶等の電気
光学物質を挟持してなる電気光学装置に係る実施形態で
ある。
【００６４】先ず図６から図８を参照して、本実施形態
の電気光学装置の画像表示領域における構成についてそ
の動作と共に説明する。ここに、図６は、電気光学装置
の画像表示領域を構成するマトリクス状に形成された複
数の画素における各種素子、配線等の等価回路である。
図７は、データ線、走査線、画素電極等が形成されたＴ
ＦＴアレイ基板の相隣接する複数の画素群の平面図であ
り、図８は、図７のＡ−Ａ’断面図である。尚、図８に
おいては、各層や各部材を図面上で認識可能な程度の大
きさとするため、各層や各部材毎に縮尺を異ならしめて
ある。
の電気光学装置の画像表示領域における構成についてそ
の動作と共に説明する。ここに、図６は、電気光学装置
の画像表示領域を構成するマトリクス状に形成された複
数の画素における各種素子、配線等の等価回路である。
図７は、データ線、走査線、画素電極等が形成されたＴ
ＦＴアレイ基板の相隣接する複数の画素群の平面図であ
り、図８は、図７のＡ−Ａ’断面図である。尚、図８に
おいては、各層や各部材を図面上で認識可能な程度の大
きさとするため、各層や各部材毎に縮尺を異ならしめて
ある。
【００６５】図６において、特に上述した基板装置の第
１又は第２実施形態をＴＦＴアレイ基板として備えてな
る本実施形態の電気光学装置では、その画像表示領域を
構成するマトリクス状に形成された複数の画素は、画素
電極９aと当該画素電極９ａを制御するためのＴＦＴ３
０とがマトリクス状に複数形成されており、画像信号が
供給されるデータ線６ａが当該ＴＦＴ３０のソースに電
気的に接続されている。また、ＴＦＴ３０のゲートに走
査線３ａが電気的に接続されており、所定のタイミング
で、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、
Ｇｍを、この順に線順次で印加するように構成されてい
る。画素電極９ａは、ＴＦＴ３０のドレインに電気的に
接続されており、スイッチング素子であるＴＦＴ３０を
一定期間だけそのスイッチを閉じることにより、データ
線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを
所定のタイミングで書き込む。画素電極９ａを介して電
気光学物質に書き込まれた所定レベルの画像信号Ｓ１、
Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された
対向電極（後述する）との間で一定期間保持される。電
気光学物質は、印加される電圧レベルにより分子集合の
配向や秩序が変化することにより、光を変調し、階調表
示を可能にする。ここで、保持された画像信号がリーク
するのを防ぐために、画素電極９ａと対向電極との間に
形成される電気光学物質容量と並列に蓄積容量７０を付
加する。
１又は第２実施形態をＴＦＴアレイ基板として備えてな
る本実施形態の電気光学装置では、その画像表示領域を
構成するマトリクス状に形成された複数の画素は、画素
電極９aと当該画素電極９ａを制御するためのＴＦＴ３
０とがマトリクス状に複数形成されており、画像信号が
供給されるデータ線６ａが当該ＴＦＴ３０のソースに電
気的に接続されている。また、ＴＦＴ３０のゲートに走
査線３ａが電気的に接続されており、所定のタイミング
で、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、
Ｇｍを、この順に線順次で印加するように構成されてい
る。画素電極９ａは、ＴＦＴ３０のドレインに電気的に
接続されており、スイッチング素子であるＴＦＴ３０を
一定期間だけそのスイッチを閉じることにより、データ
線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを
所定のタイミングで書き込む。画素電極９ａを介して電
気光学物質に書き込まれた所定レベルの画像信号Ｓ１、
Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された
対向電極（後述する）との間で一定期間保持される。電
気光学物質は、印加される電圧レベルにより分子集合の
配向や秩序が変化することにより、光を変調し、階調表
示を可能にする。ここで、保持された画像信号がリーク
するのを防ぐために、画素電極９ａと対向電極との間に
形成される電気光学物質容量と並列に蓄積容量７０を付
加する。
【００６６】図７において、特に上述した基板装置の第
１又は第２実施形態をＴＦＴアレイ基板として備えてな
る本実施形態の電気光学装置においては、ＴＦＴアレイ
基板上に、マトリクス状に複数の透明な画素電極９ａ
（点線部９ａ’により輪郭が示されている）が設けられ
ており、画素電極９ａの縦横の境界に各々沿ってデータ
線６ａ、走査線３ａ及び容量線３ｂが設けられている。
データ線６ａは、コンタクトホール５を介してポリシリ
コン膜等からなる半導体層１ａのうち後述のソース領域
に電気的接続されており、画素電極９ａは、コンタクト
ホール８を介して半導体層１ａのうち後述のドレイン領
域に電気的接続されている。また、半導体層１ａのうち
チャネル領域（図中右下がりの斜線の領域）に対向する
ように走査線３ａが配置されており、走査線３ａはゲー
ト電極として機能する。容量線３ｂは、走査線３ａに沿
ってほぼ直線状に伸びる本線部と、データ線６ａと交差
する箇所からデータ線６ａに沿って前段側（図中、上向
き）に突出した突出部とを有する。また、図中太線で示
した矩形の島状領域には夫々、各ＴＦＴの少なくともチ
ャネル領域をＴＦＴアレイ基板側から見て一画素毎に夫
々覆う位置に、島状の第１遮光膜１１ａが設けられてい
る。
１又は第２実施形態をＴＦＴアレイ基板として備えてな
る本実施形態の電気光学装置においては、ＴＦＴアレイ
基板上に、マトリクス状に複数の透明な画素電極９ａ
（点線部９ａ’により輪郭が示されている）が設けられ
ており、画素電極９ａの縦横の境界に各々沿ってデータ
線６ａ、走査線３ａ及び容量線３ｂが設けられている。
データ線６ａは、コンタクトホール５を介してポリシリ
コン膜等からなる半導体層１ａのうち後述のソース領域
に電気的接続されており、画素電極９ａは、コンタクト
ホール８を介して半導体層１ａのうち後述のドレイン領
域に電気的接続されている。また、半導体層１ａのうち
チャネル領域（図中右下がりの斜線の領域）に対向する
ように走査線３ａが配置されており、走査線３ａはゲー
ト電極として機能する。容量線３ｂは、走査線３ａに沿
ってほぼ直線状に伸びる本線部と、データ線６ａと交差
する箇所からデータ線６ａに沿って前段側（図中、上向
き）に突出した突出部とを有する。また、図中太線で示
した矩形の島状領域には夫々、各ＴＦＴの少なくともチ
ャネル領域をＴＦＴアレイ基板側から見て一画素毎に夫
々覆う位置に、島状の第１遮光膜１１ａが設けられてい
る。
【００６７】次に図８の断面図に示すように、電気光学
装置は、透明なＴＦＴアレイ基板１０と、これに対向配
置される透明な対向基板２０とを備えている。ＴＦＴア
レイ基板１０は、例えば石英基板からなり、対向基板２
０は、例えばガラス基板や石英基板からなる。ＴＦＴア
レイ基板１０には、画素電極９ａが設けられており、そ
の上側には、ラビング処理等の所定の配向処理が施され
た配向膜１６が設けられている。画素電極９ａは例え
ば、ＩＴＯ膜（Indium Tin Oxide膜）などの透明導電性
薄膜からなる。また配向膜１６は例えば、ポリイミド薄
膜などの有機薄膜からなる。他方、対向基板２０には、
その全面に渡って対向電極（共通電極）２１が設けられ
ており、その下側には、ラビング処理等の所定の配向処
理が施された配向膜２２が設けられている。ＴＦＴアレ
イ基板１０には、図８に示すように、各画素電極９ａに
隣接する位置に、各画素電極９ａをスイッチング制御す
る画素スイッチング用ＴＦＴ３０が設けられている。対
向基板２０には、更に図８に示すように、各画素の開口
領域（即ち、画像表示領域内において実際に入射光が透
過して表示に有効に寄与する領域）以外の領域に、第２
遮光膜２３が設けられている。
装置は、透明なＴＦＴアレイ基板１０と、これに対向配
置される透明な対向基板２０とを備えている。ＴＦＴア
レイ基板１０は、例えば石英基板からなり、対向基板２
０は、例えばガラス基板や石英基板からなる。ＴＦＴア
レイ基板１０には、画素電極９ａが設けられており、そ
の上側には、ラビング処理等の所定の配向処理が施され
た配向膜１６が設けられている。画素電極９ａは例え
ば、ＩＴＯ膜（Indium Tin Oxide膜）などの透明導電性
薄膜からなる。また配向膜１６は例えば、ポリイミド薄
膜などの有機薄膜からなる。他方、対向基板２０には、
その全面に渡って対向電極（共通電極）２１が設けられ
ており、その下側には、ラビング処理等の所定の配向処
理が施された配向膜２２が設けられている。ＴＦＴアレ
イ基板１０には、図８に示すように、各画素電極９ａに
隣接する位置に、各画素電極９ａをスイッチング制御す
る画素スイッチング用ＴＦＴ３０が設けられている。対
向基板２０には、更に図８に示すように、各画素の開口
領域（即ち、画像表示領域内において実際に入射光が透
過して表示に有効に寄与する領域）以外の領域に、第２
遮光膜２３が設けられている。
【００６８】このように構成され、画素電極９ａと対向
電極２１とが対面するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、後述のシール材（図
９及び図１０参照）により囲まれた空間に液晶等の電気
光学物質が封入され、電気光学物質層５０が形成され
る。電気光学物質層５０は、画素電極９ａからの電界が
印加されていない状態で配向膜１６及び２２により所定
の配向状態をとる。電気光学物質層５０は、例えば一種
又は数種類のネマティック液晶を混合した電気光学物質
からなる。シール材は、ＴＦＴ基板１０及び対向基板２
０をそれらの周辺で貼り合わせるための、例えば光硬化
性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間
の距離を所定値とするためのグラスファイバー或いはガ
ラスビーズ等のスペーサが混入されている。
電極２１とが対面するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、後述のシール材（図
９及び図１０参照）により囲まれた空間に液晶等の電気
光学物質が封入され、電気光学物質層５０が形成され
る。電気光学物質層５０は、画素電極９ａからの電界が
印加されていない状態で配向膜１６及び２２により所定
の配向状態をとる。電気光学物質層５０は、例えば一種
又は数種類のネマティック液晶を混合した電気光学物質
からなる。シール材は、ＴＦＴ基板１０及び対向基板２
０をそれらの周辺で貼り合わせるための、例えば光硬化
性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間
の距離を所定値とするためのグラスファイバー或いはガ
ラスビーズ等のスペーサが混入されている。
【００６９】図７及び図８において本実施の形態では、
データ線６ａ、走査線３ａ及び容量線３ｂ並びにＴＦＴ
３０を含む図７中右上がりの斜線が引かれた網目状の領
域においては、ＴＦＴアレイ基板１０が凹状に窪んでお
り、画像表示領域の平坦化用の溝が形成されている。
データ線６ａ、走査線３ａ及び容量線３ｂ並びにＴＦＴ
３０を含む図７中右上がりの斜線が引かれた網目状の領
域においては、ＴＦＴアレイ基板１０が凹状に窪んでお
り、画像表示領域の平坦化用の溝が形成されている。
【００７０】図８に示すように、画素スイッチング用Ｔ
ＦＴ３０に各々対向する位置においてＴＦＴアレイ基板
１０と各画素スイッチング用ＴＦＴ３０との間には、一
画素毎に島状に第１遮光膜１１ａが設けられている。第
１遮光膜１１ａは、好ましくは不透明な高融点金属であ
るＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なく
とも一つを含む、金属単体、合金、金属シリサイド等か
ら構成される。
ＦＴ３０に各々対向する位置においてＴＦＴアレイ基板
１０と各画素スイッチング用ＴＦＴ３０との間には、一
画素毎に島状に第１遮光膜１１ａが設けられている。第
１遮光膜１１ａは、好ましくは不透明な高融点金属であ
るＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なく
とも一つを含む、金属単体、合金、金属シリサイド等か
ら構成される。
【００７１】更に、第１遮光膜１１ａと複数の画素スイ
ッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２
が設けられている。第１層間絶縁膜１２は、画素スイッ
チング用ＴＦＴ３０を構成する半導体層１ａを第１遮光
膜１１ａから電気的絶縁するために設けられるものであ
る。更に、第１層間絶縁膜１２は、ＴＦＴアレイ基板１
０の全面に形成されることにより、画素スイッチング用
ＴＦＴ３０のための下地膜としての機能をも有する。
ッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２
が設けられている。第１層間絶縁膜１２は、画素スイッ
チング用ＴＦＴ３０を構成する半導体層１ａを第１遮光
膜１１ａから電気的絶縁するために設けられるものであ
る。更に、第１層間絶縁膜１２は、ＴＦＴアレイ基板１
０の全面に形成されることにより、画素スイッチング用
ＴＦＴ３０のための下地膜としての機能をも有する。
【００７２】本実施の形態では、ゲート絶縁膜２を走査
線３ａに対向する位置から延設して誘電体膜として用
い、半導体層１ａを延設して第１蓄積容量電極１ｆと
し、更にこれらに対向する容量線３ｂの一部を第２蓄積
容量電極とすることにより、蓄積容量７０が構成されて
いる。
線３ａに対向する位置から延設して誘電体膜として用
い、半導体層１ａを延設して第１蓄積容量電極１ｆと
し、更にこれらに対向する容量線３ｂの一部を第２蓄積
容量電極とすることにより、蓄積容量７０が構成されて
いる。
【００７３】図８において、画素スイッチング用ＴＦＴ
３０は、ＬＤＤ（Lightly Doped Drain）構造を有して
おり、走査線３ａ、当該走査線３ａからの電界によりチ
ャネルが形成される半導体層１ａのチャネル領域１
ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶
縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高
濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備
えている。高濃度ドレイン領域１ｅには、複数の画素電
極９ａのうちの対応する一つが接続されている。本実施
の形態では特にデータ線６ａは、Ａｌ等の低抵抗な金属
膜や金属シリサイド等の合金膜などの遮光性の薄膜から
構成されている。また、走査線３ａ、ゲート絶縁膜２及
び第１層間絶縁膜１２の上には、高濃度ソース領域１ｄ
へ通じるコンタクトホール５及び高濃度ドレイン領域１
ｅへ通じるコンタクトホール８が各々形成された第２層
間絶縁膜４が形成されている。更に、データ線６ａ及び
第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへ
のコンタクトホール８が形成された第３層間絶縁膜７が
形成されている。
３０は、ＬＤＤ（Lightly Doped Drain）構造を有して
おり、走査線３ａ、当該走査線３ａからの電界によりチ
ャネルが形成される半導体層１ａのチャネル領域１
ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶
縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高
濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備
えている。高濃度ドレイン領域１ｅには、複数の画素電
極９ａのうちの対応する一つが接続されている。本実施
の形態では特にデータ線６ａは、Ａｌ等の低抵抗な金属
膜や金属シリサイド等の合金膜などの遮光性の薄膜から
構成されている。また、走査線３ａ、ゲート絶縁膜２及
び第１層間絶縁膜１２の上には、高濃度ソース領域１ｄ
へ通じるコンタクトホール５及び高濃度ドレイン領域１
ｅへ通じるコンタクトホール８が各々形成された第２層
間絶縁膜４が形成されている。更に、データ線６ａ及び
第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへ
のコンタクトホール８が形成された第３層間絶縁膜７が
形成されている。
【００７４】画素スイッチング用ＴＦＴ３０は、好まし
くは上述のようにＬＤＤ構造を持つが、低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打
ち込みを行わないオフセット構造を持ってよいし、走査
線３ａの一部であるゲート電極をマスクとして高濃度で
不純物イオンを打ち込み、自己整合的に高濃度ソース及
びドレイン領域を形成するセルフアライン型のＴＦＴで
あってもよい。また本実施の形態では、画素スイッチン
グ用ＴＦＴ３０のゲート電極をソース−ドレイン領域間
に１個のみ配置したシングルゲート構造としたが、これ
らの間に２個以上のゲート電極を配置してもよい。この
際、各々のゲート電極には同一の信号が印加されるよう
にする。
くは上述のようにＬＤＤ構造を持つが、低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打
ち込みを行わないオフセット構造を持ってよいし、走査
線３ａの一部であるゲート電極をマスクとして高濃度で
不純物イオンを打ち込み、自己整合的に高濃度ソース及
びドレイン領域を形成するセルフアライン型のＴＦＴで
あってもよい。また本実施の形態では、画素スイッチン
グ用ＴＦＴ３０のゲート電極をソース−ドレイン領域間
に１個のみ配置したシングルゲート構造としたが、これ
らの間に２個以上のゲート電極を配置してもよい。この
際、各々のゲート電極には同一の信号が印加されるよう
にする。
【００７５】次に図９及び図１０を参照して、以上のよ
うに構成された電気光学装置の全体構成を説明する。
尚、図９は、ＴＦＴアレイ基板１０をその上に形成され
た各構成要素と共に対向基板２０の側から見た平面図で
あり、図１０は、対向基板２０を含めて示す図９のＨ−
Ｈ’断面図である。
うに構成された電気光学装置の全体構成を説明する。
尚、図９は、ＴＦＴアレイ基板１０をその上に形成され
た各構成要素と共に対向基板２０の側から見た平面図で
あり、図１０は、対向基板２０を含めて示す図９のＨ−
Ｈ’断面図である。
【００７６】図９において、ＴＦＴアレイ基板１０の上
には、シール材５２がその縁に沿って設けられており、
その内側に並行して、例えば第２遮光膜２３と同じ或い
は異なる材料から成る額縁としての第３遮光膜５３が設
けられている。シール材５２の外側の領域には、データ
線駆動回路１０１及び外部回路接続端子１０２がＴＦＴ
アレイ基板１０の一辺に沿って設けられており、走査線
駆動回路１０４が、この一辺に隣接する２辺に沿って設
けられている。更にＴＦＴアレイ基板１０の残る一辺に
は、画像表示領域の両側に設けられた走査線駆動回路１
０４間をつなぐための複数の配線１０５が設けられてい
る。また、対向基板２０のコーナー部の少なくとも１箇
所においては、ＴＦＴアレイ基板１０と対向基板２０と
の間で電気的導通をとるための上下導通材１０６が設け
られている。そして、図２０に示すように、図９に示し
たシール材５２とほぼ同じ輪郭を持つ対向基板２０が当
該シール材５２によりＴＦＴアレイ基板１０に固着され
ている。
には、シール材５２がその縁に沿って設けられており、
その内側に並行して、例えば第２遮光膜２３と同じ或い
は異なる材料から成る額縁としての第３遮光膜５３が設
けられている。シール材５２の外側の領域には、データ
線駆動回路１０１及び外部回路接続端子１０２がＴＦＴ
アレイ基板１０の一辺に沿って設けられており、走査線
駆動回路１０４が、この一辺に隣接する２辺に沿って設
けられている。更にＴＦＴアレイ基板１０の残る一辺に
は、画像表示領域の両側に設けられた走査線駆動回路１
０４間をつなぐための複数の配線１０５が設けられてい
る。また、対向基板２０のコーナー部の少なくとも１箇
所においては、ＴＦＴアレイ基板１０と対向基板２０と
の間で電気的導通をとるための上下導通材１０６が設け
られている。そして、図２０に示すように、図９に示し
たシール材５２とほぼ同じ輪郭を持つ対向基板２０が当
該シール材５２によりＴＦＴアレイ基板１０に固着され
ている。
【００７７】以上図６から図１０を参照して説明した電
気光学装置の実施形態では、データ線駆動回路１０１及
び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に
設ける代わりに、例えばＴＡＢ（テープオートメイテッ
ドボンディング基板）上に実装された駆動用ＬＳＩに、
ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電
フィルムを介して電気的及び機械的に接続するようにし
てもよい。また、本願発明をＴＦＴアクティブマトリク
ス駆動方式以外の、ＴＦＤアクティブマトリクス方式、
パッシブマトリクス駆動方式などいずれの方式に適用し
ても高品位の画像表示が可能な電気光学装置を実現でき
る。更にまた、上述の電気光学装置では、対向基板２０
の外面及びＴＦＴアレイ基板１０の外面には各々、例え
ば、ＴＮ（Twisted Nematic）モード、ＶＡ(Vertically
Aligned)モード、ＰＤＬＣ(Polymer Dispersed Liquid
Crystal)モード等の動作モードや、ノーマリーホワイ
トモード／ノーマリーブラックモードの別に応じて、偏
光フィルム、位相差フィルム、偏光板などが所定の方向
で配置される。
気光学装置の実施形態では、データ線駆動回路１０１及
び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に
設ける代わりに、例えばＴＡＢ（テープオートメイテッ
ドボンディング基板）上に実装された駆動用ＬＳＩに、
ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電
フィルムを介して電気的及び機械的に接続するようにし
てもよい。また、本願発明をＴＦＴアクティブマトリク
ス駆動方式以外の、ＴＦＤアクティブマトリクス方式、
パッシブマトリクス駆動方式などいずれの方式に適用し
ても高品位の画像表示が可能な電気光学装置を実現でき
る。更にまた、上述の電気光学装置では、対向基板２０
の外面及びＴＦＴアレイ基板１０の外面には各々、例え
ば、ＴＮ（Twisted Nematic）モード、ＶＡ(Vertically
Aligned)モード、ＰＤＬＣ(Polymer Dispersed Liquid
Crystal)モード等の動作モードや、ノーマリーホワイ
トモード／ノーマリーブラックモードの別に応じて、偏
光フィルム、位相差フィルム、偏光板などが所定の方向
で配置される。
【００７８】本発明は、上述した各実施形態に限られる
ものではなく、請求の範囲及び明細書全体から読み取れ
る発明の要旨或いは思想に反しない範囲で適宜変更可能
であり、そのような変更を伴なう電気光学装置もまた本
発明の技術的範囲に含まれるものである。
ものではなく、請求の範囲及び明細書全体から読み取れ
る発明の要旨或いは思想に反しない範囲で適宜変更可能
であり、そのような変更を伴なう電気光学装置もまた本
発明の技術的範囲に含まれるものである。
【図１】本発明の基板装置の第１実施形態の製造方法を
順を追って示す工程図である。
順を追って示す工程図である。
【図２】図１の工程（３）における半導体層とゲート絶
縁膜との界面付近における結晶構造を示す模式図であ
る。
縁膜との界面付近における結晶構造を示す模式図であ
る。
【図３】図１の工程（４）で導入された窒素濃度と、ゲ
ート絶縁膜から半導体層に至る部分における酸素及びケ
イ素の２次強度とをゲート絶縁膜表面からの深度に対し
て示す特性図である。
ート絶縁膜から半導体層に至る部分における酸素及びケ
イ素の２次強度とをゲート絶縁膜表面からの深度に対し
て示す特性図である。
【図４】窒素原子の導入量を変化させた複数の実施例及
び窒素原子を導入しない比較例における動作時間に対す
る閾値Ｖｔｈの初期値からのずれ量Ｖｄｄ（Ｖ）を示す
特性図である。
び窒素原子を導入しない比較例における動作時間に対す
る閾値Ｖｔｈの初期値からのずれ量Ｖｄｄ（Ｖ）を示す
特性図である。
【図５】本発明の基板装置の第２実施形態の製造方法を
順を追って示す工程図である。
順を追って示す工程図である。
【図６】本発明の電気光学装置の実施形態における画像
表示領域を構成するマトリクス状の複数の画素に設けら
れた各種素子、配線等の等価回路である。
表示領域を構成するマトリクス状の複数の画素に設けら
れた各種素子、配線等の等価回路である。
【図７】図６の電気光学装置におけるデータ線、走査
線、画素電極等が形成されたＴＦＴアレイ基板の相隣接
する複数の画素群の平面図である。
線、画素電極等が形成されたＴＦＴアレイ基板の相隣接
する複数の画素群の平面図である。
【図８】図７のＡ−Ａ’断面図である。
【図９】本発明の電気光学装置の実施形態におけるＴＦ
Ｔアレイ基板をその上に形成された各構成要素と共に対
向基板の側から見た平面図である。
Ｔアレイ基板をその上に形成された各構成要素と共に対
向基板の側から見た平面図である。
【図１０】図９のＨ−Ｈ’断面図である。
１ａ…半導体層 ２…ゲート絶縁膜 ３ａ…走査線 ３ｂ…容量線 ５…コンタクトホール ６ａ…データ線 ８…コンタクトホール ９ａ…画素電極 １０…ＴＦＴアレイ基板 １０ａ…画像表示領域 １１ａ…第１遮光膜 ２０…対向基板 ２１…対向電極 ２３…第２遮光膜 ３０…画素スイッチング用ＴＦＴ ５０…電気光学物質層 ５２…シール材 ７０…蓄積容量 １０１…データ線駆動回路 １０４…走査線駆動回路 ２００…石英基板 ２０１…酸化シリコン膜 ２０２…ポリシリコン膜 ２０３…界面付近 ２０４…熱酸化シリコン膜 ２０６…ゲート電極膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/268 Ｈ０１Ｌ 21/324 Ｚ 21/316 29/78 ６１７Ｔ 21/318 ６１７Ｖ 21/324 21/26 Ｆ 21/336 21/265 Ｙ Ｐ Ｆターム(参考） 2H092 GA59 JA25 JA34 JA37 JA41 JA46 KA04 KA05 KA10 KB13 MA05 MA08 MA25 MA30 NA24 NA25 PA01 5C094 AA21 AA25 AA31 BA03 BA43 CA19 DA13 DB01 DB04 EA04 EA05 EB02 FA02 FB02 FB12 FB14 FB15 GB10 5F058 BA07 BB04 BB07 BC03 BC11 BD04 BF25 BF62 BF63 BF73 BH02 BH15 BH16 BJ10 5F110 AA14 BB01 BB02 CC01 CC02 DD01 DD02 DD03 DD13 DD21 EE09 EE27 FF02 FF04 FF06 FF07 FF23 FF29 FF30 FF36 GG02 GG12 GG13 GG15 HJ13 HL03 HL05 HL07 HM14 HM15 NN03 NN46 NN72 NN73 QQ11
Claims (12)
- 【請求項１】 基板と、 該基板上に形成されておりソース領域、チャネル領域及
びドレイン領域を含む半導体層と、 少なくとも前記チャネル領域における前記半導体層上に
形成されたゲート絶縁膜と、 該ゲート絶縁膜上に形成されたゲート電極膜とを備えて
おり、 前記ゲート絶縁膜は、酸化シリコン膜からなり、該酸化
シリコン膜内及び該酸化シリコン膜と前記半導体層との
界面のうち少なくとも一方に窒素原子が存在しているこ
とを特徴とする基板装置。 - 【請求項２】 前記半導体層は、低温ポリシリコン、高
温ポリシリコン、単結晶シリコン、アモルファスシリコ
ンのうちいずれかからなることを特徴とする請求項１に
記載の基板装置。 - 【請求項３】 前記ゲート絶縁膜は、熱酸化膜、ＨＴＯ
膜、ＴＥＯＳ膜、プラズマ酸化膜のうちいずれかからな
ることを特徴とする請求項１又は２に記載の基板装置。 - 【請求項４】 前記基板は、ガラス基板、石英基板又は
プラスチック基板からなることを特徴とする請求項１か
ら３のいずれか一項に記載の基板装置。 - 【請求項５】 前記窒素原子は、前記酸化シリコン膜内
及び前記界面の両方に存在しており、前記界面付近に濃
度ピークを持つことを特徴とする請求項１から４のいず
れか一項に記載の基板装置。 - 【請求項６】 前記基板上には、前記半導体層、前記ゲ
ート絶縁膜及び前記ゲート電極膜からなる薄膜トランジ
スタがアレイ状に複数配列されていることを特徴とする
請求項１から５のいずれか一項に記載の基板装置。 - 【請求項７】 請求項１から６のいずれか一項に記載の
基板装置の製造方法であって、 前記基板上に、前記半導体層を形成する工程と、 前記半導体層上に前記ゲート絶縁膜を形成する時に、窒
素原子を含むガスでゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜上に前記ゲート電極膜を形成する工程
とを備えたことを特徴とする基板装置の製造方法。 - 【請求項８】 請求項１から６のいずれか一項に記載の
基板装置の製造方法であって、 前記基板上に、前記半導体層を形成する工程と、 前記半導体層上に前記ゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜を形成後に、前記窒素原子を前記ゲー
ト絶縁膜内に導入する工程と、 前記窒素原子を導入後に、前記ゲート絶縁膜上に前記ゲ
ート電極膜を形成する工程とを備えたことを特徴とする
基板装置の製造方法。 - 【請求項９】 前記窒素原子を導入する工程は、前記窒
素原子を含むガスの雰囲気中でアニールする工程を含む
ことを特徴とする請求項７又は８に記載の基板装置の製
造方法。 - 【請求項１０】 前記ガスは、Ｎ２Ｏ（一酸化二窒素）
ガス、ＮＯ（一酸化一窒素）ガス及びＮＨ４（アンモニ
ア）ガスのうち少なくとも一つを含むことを特徴とする
請求項７又は９に記載の基板装置の製造方法。 - 【請求項１１】 前記窒素原子を導入する工程は、縦型
あるいは横型拡散炉、プラズマを使用した窒化、ランプ
アニール、レーザーアニール又はイオン注入のいずれか
１つの工程を含むことを特徴とする請求項７又は８に記
載の基板装置の製造方法。 - 【請求項１２】 請求項１から６のいずれか一項に記載
の基板装置を備えたことを特徴とする電気光学装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001124568A JP2002076364A (ja) | 2000-06-15 | 2001-04-23 | 基板装置及びその製造方法並びに電気光学装置 |
| US09/878,429 US6670636B2 (en) | 2000-06-15 | 2001-06-12 | Substrate device, method of manufacturing the same, and electro-optical device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-179902 | 2000-06-15 | ||
| JP2000179902 | 2000-06-15 | ||
| JP2001124568A JP2002076364A (ja) | 2000-06-15 | 2001-04-23 | 基板装置及びその製造方法並びに電気光学装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002076364A true JP2002076364A (ja) | 2002-03-15 |
Family
ID=26593995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001124568A Withdrawn JP2002076364A (ja) | 2000-06-15 | 2001-04-23 | 基板装置及びその製造方法並びに電気光学装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6670636B2 (ja) |
| JP (1) | JP2002076364A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005522892A (ja) * | 2002-04-15 | 2005-07-28 | バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド | 短時間熱処理を使って薄膜層を化学的に形成する方法 |
| WO2019100496A1 (zh) * | 2017-11-22 | 2019-05-31 | 深圳市华星光电半导体显示技术有限公司 | Va型薄膜晶体管阵列基板及其制作方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6692430B2 (en) * | 2000-04-10 | 2004-02-17 | C2Cure Inc. | Intra vascular imaging apparatus |
| IL135571A0 (en) * | 2000-04-10 | 2001-05-20 | Doron Adler | Minimal invasive surgery imaging system |
| DE10392670B4 (de) | 2002-05-16 | 2012-10-11 | C2Cure Inc. | Miniatur-Kamerakopf |
| US7300397B2 (en) | 2004-07-29 | 2007-11-27 | C2C Cure, Inc. | Endoscope electronics assembly |
| US20060164510A1 (en) * | 2005-01-24 | 2006-07-27 | Doron Adler | Sensor with narrow mounting profile |
| US9257763B2 (en) | 2013-07-02 | 2016-02-09 | Gyrus Acmi, Inc. | Hybrid interconnect |
| US9510739B2 (en) | 2013-07-12 | 2016-12-06 | Gyrus Acmi, Inc. | Endoscope small imaging system |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0730113A (ja) | 1993-07-09 | 1995-01-31 | Sony Corp | Ｍｏｓ型トランジスタの製造方法 |
| US5663077A (en) * | 1993-07-27 | 1997-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films |
| JP3830541B2 (ja) | 1993-09-02 | 2006-10-04 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| JPH08330584A (ja) | 1995-05-31 | 1996-12-13 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタおよびその製造方法 |
| JPH0969631A (ja) | 1995-08-30 | 1997-03-11 | Sharp Corp | 半導体装置、その製造方法およびその製造装置、並びに液晶表示装置 |
| US6294799B1 (en) * | 1995-11-27 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
| TW309633B (ja) * | 1995-12-14 | 1997-07-01 | Handotai Energy Kenkyusho Kk | |
| JP3865145B2 (ja) * | 1996-01-26 | 2007-01-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3476320B2 (ja) * | 1996-02-23 | 2003-12-10 | 株式会社半導体エネルギー研究所 | 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法 |
| TW335503B (en) * | 1996-02-23 | 1998-07-01 | Semiconductor Energy Lab Kk | Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method |
| JP3472024B2 (ja) * | 1996-02-26 | 2003-12-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH10321862A (ja) | 1997-05-23 | 1998-12-04 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JPH11204787A (ja) | 1998-01-14 | 1999-07-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6399988B1 (en) * | 1999-03-26 | 2002-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having lightly doped regions |
| US6441433B1 (en) * | 2001-04-02 | 2002-08-27 | Advanced Micro Devices, Inc. | Method of making a multi-thickness silicide SOI device |
-
2001
- 2001-04-23 JP JP2001124568A patent/JP2002076364A/ja not_active Withdrawn
- 2001-06-12 US US09/878,429 patent/US6670636B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005522892A (ja) * | 2002-04-15 | 2005-07-28 | バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド | 短時間熱処理を使って薄膜層を化学的に形成する方法 |
| WO2019100496A1 (zh) * | 2017-11-22 | 2019-05-31 | 深圳市华星光电半导体显示技术有限公司 | Va型薄膜晶体管阵列基板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020008239A1 (en) | 2002-01-24 |
| US6670636B2 (en) | 2003-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7330234B2 (en) | Semiconductor device | |
| US6765637B2 (en) | Translucent reflection type electro-optic devices and methods for manufacturing the same | |
| JP4542492B2 (ja) | 電気光学装置及びその製造方法、電子機器、並びに半導体装置 | |
| US7408534B2 (en) | Reflective type semiconductor display device | |
| US20030107127A1 (en) | Semiconductor device, electro-optic device, and electronic instrument | |
| JP4211644B2 (ja) | 電気光学装置の製造方法 | |
| JP2003152193A (ja) | 電気光学装置および電気光学装置の製造方法、並びに投射型表示装置、電子機器 | |
| JPH11112002A (ja) | 半導体装置およびその製造方法 | |
| KR100471954B1 (ko) | 캐패시터, 반도체 장치, 전기 광학 장치, 캐패시터의 제조방법, 반도체 장치의 제조 방법, 전자 기기 | |
| JP2002076364A (ja) | 基板装置及びその製造方法並びに電気光学装置 | |
| JP2001036087A (ja) | アクティブマトリクス基板、電気光学装置及び電子機器 | |
| JPH10111520A (ja) | 液晶表示パネル及びそれを用いた電子機器 | |
| JP2004140329A (ja) | 基板装置及びその製造方法、電気光学装置及び電子機器 | |
| JP3965946B2 (ja) | 基板装置及びその製造方法、電気光学装置並びに電子機器 | |
| JP2006253173A (ja) | 電気光学装置、その製造方法、及び電子機器 | |
| JP2002076365A (ja) | 基板装置及びその製造方法並びに電気光学装置 | |
| JP3656640B2 (ja) | 樹脂絶縁層の製造方法、電気光学装置用基板、電気光学装置の製造方法、及び電気光学装置 | |
| JP3835068B2 (ja) | アクティブマトリクス基板及び電気光学装置及び電子機器 | |
| JP3714022B2 (ja) | アクティブマトリクス基板、表示装置、及び電子機器 | |
| JP2003209253A (ja) | 基板装置及びその製造方法並びに電気光学装置及び電子機器 | |
| JP2003270665A (ja) | 電気光学装置、及び電子機器 | |
| JP2003133558A (ja) | 基板装置及びその製造方法、電気光学装置並びに電子機器 | |
| JP3726567B2 (ja) | アクティブマトリクス基板、電気光学装置及び電子機器 | |
| JP2005266814A (ja) | 電気光学装置及び電子機器 | |
| JP3858539B2 (ja) | 液晶装置および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040113 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040209 |