JP3714022B2 - アクティブマトリクス基板、表示装置、及び電子機器 - Google Patents
アクティブマトリクス基板、表示装置、及び電子機器 Download PDFInfo
- Publication number
- JP3714022B2 JP3714022B2 JP11640499A JP11640499A JP3714022B2 JP 3714022 B2 JP3714022 B2 JP 3714022B2 JP 11640499 A JP11640499 A JP 11640499A JP 11640499 A JP11640499 A JP 11640499A JP 3714022 B2 JP3714022 B2 JP 3714022B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- liquid crystal
- insulating film
- interlayer insulating
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス基板、表示装置、及び電子機器に関するものである。さらに詳しくは、表示装置を構成する基板に形成される配向膜表面に対する平坦化技術に関するものである。
【０００２】
【従来の技術】
表示装置として、例えば液晶装置に用いられるアクティブマトリクス基板では、図１４に示すように、アクティブマトリクス基板ＡＭの基体たる透明基板３０の表面に絶縁性の下地保護膜３０１が形成され、この下地保護膜３０１の表面には、画素スイッチング用のＴＦＴ１０を形成するためのシリコン膜１０ａ、および保持容量４０を形成するためのシリコン膜４０ａが形成されている。シリコン膜１０ａの表面にはゲート絶縁膜１３が形成され、このゲート絶縁膜１３の表面に走査線９１がゲート電極として通っている。シリコン膜１０ａのうち、走査線９１に対してゲート絶縁膜１３を介して対峙する領域がチャネル形成領域１５になっている。このチャネル形成領域１５に対して一方側には、低濃度ソース領域１６１および高濃度ソース領域１６２を備えるソース領域１６が形成され、他方側には低濃度ドレイン領域１７１および高濃度ドレイン領域１７２を備えるドレイン領域１７が形成されている。このように構成された画素スイッチング用のＴＦＴ１０の表面側には、第１層間絶縁膜１８および第２層間絶縁膜１９ＡがいずれもＣＶＤ法により形成され、第１層間絶縁膜１８の表面に形成されたデータ線９０は、第１層間絶縁膜１８に形成されたコンタクトホールを介して高濃度ソース領域１６２に電気的に接続している。また、第１層間絶縁膜１８の表面にはドレイン電極１４が形成され、このドレイン電極１４は、第１層間絶縁膜１８に形成されたコンタクトホールを介して高濃度ドレイン領域１７２に電気的に接続している。また、第２層間絶縁膜１９Ａの表面にはＩＴＯ膜（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）からなる画素電極８が形成され、この画素電極８は、第２層間絶縁膜１９Ａに形成されたコンタクトホールを介してドレイン電極１４に電気的に接続している。
【０００３】
また、画素電極８の表面側にはアクリル樹脂からなる保護膜４５Ａが形成され、この保護膜４５Ａの表面にポリイミド膜からなる配向膜４６が形成されている。この配向膜４６は、ポリイミド膜に対してラビング処理が施された膜である。ラビング処理とは、図６（Ａ）に示す構造のポリイミド膜を形成した基板を、図６（Ｂ）に示すように、金属製のロール５０１上に付したレーヨン系繊維からなるパフ布５０２でポリイミド膜を一定方向に擦る処理である。このラビング処理によってポリイミド分子は表面近傍で一定方向に配列するので、基板間に封入される液晶分子は、ポリイミド分子との相互作用により液晶分子が一定方向に配列することになる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の液晶装置では、図１４に示すデータ線９０やドレイン電極１４に起因する凹凸や画素電極８に起因する凹凸が配向膜４６の表面にまで反映されているため、ラビング処理時に配向膜４６の表面に筋状の傷が付きやすい。配向膜４６表面に凹凸があると、凸部がラビング時にパフ布で削られるからである。このような傷の存在は、液晶に配向不良を引き起こす原因となる。ここで、従来の液晶装置では、画素電極８の表面にはアクリル樹脂からなる保護膜４５Ａが形成されているので、この保護膜４５Ａによって凹凸は多少、平坦化されている。しかしながら、アクリル樹脂は誘電率が低いため、あまり厚く形成できない。従って、アクリル樹脂からなる保護膜４５Ａでは、データ線９０やドレイン電極１４に起因する凹凸や画素電極８に起因する凹凸を十分に平坦化することはできない。
【０００５】
以上の問題点に鑑みて、本発明の課題は、下層側に凹凸があってもこの凹凸が配向膜の表面にまで反映されるのを確実に防止することによって、ラビング時に配向膜表面に傷が付くのを防止し、表示品位の向上を図ることのできる液晶装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明のアクティブマトリクス基板は、マトリクス状に形成されてなる画素電極と、前記画素電極に対応して形成された薄膜トランジスタと、前記薄膜トランジスタに接続してなるデータ線とドレイン電極および走査線とを有し、前記画素電極と前記ドレイン電極とが接続されてなるアクティブマトリクス基板において、前記画素電極の上層には、前記画素電極、前記スイッチング素子、前記データ線および走査線を覆うようにポリシラザンからなる保護膜が形成され、前記ドレイン電極と前記画素電極との間には層間絶縁膜が形成され、前記層間絶縁膜は、ポリシラザンから形成した下層側層間絶縁膜、および該下層側層間絶縁膜の上にＣＶＤ法により形成した上層側層間絶縁膜からなることを特徴とする。
【０００７】
画素電極、スイッチング素子、データ線および走査線を覆うポリシラザンを形成することにより、表面が平坦な絶縁膜を形成することができる。このような絶縁膜を保護膜として用いることにより電子機器への応用が容易となる。また、スイッチング素子は薄膜トランジスタであることを特徴とする。
【０００８】
本発明では、一対の基板間に液晶層が挟持されてなる表示装置において、前記基板のうち少なくとも一方の基板の液晶層側の面にはポリシラザンからなる保護膜が形成されてなることを特徴とする。
【０００９】
ポリシラザンは平坦性が高く、液晶層に接する面が平坦となるため液晶層厚を均一にすることができる。従って、液晶層厚の不均一による表示ムラが生じない。
【００１０】
また、前記保護膜の表面には配向膜が形成されていることを特徴とする。このような構成とすることによって、液晶層内の液晶分子の配向特性を向上させることができる。
【００１１】
また、前記一対の基板のうち一方の基板には、マトリクス状に形成されてなる画素電極、該画素電極に接続してなる薄膜トランジスタ、該薄膜トランジスタに接続してなるデータ線および走査線が形成されてなることを特徴とする。
【００１２】
一方の基板をこのような構成とするとともに、液晶層側の面にポリシラザンからなる保護膜を形成するので、液晶層側の面が平坦となる。従って、素子、配線による凹凸をポリシラザンからなる絶縁膜によって解消し、液晶層に接している面では平坦となる。つまり、液晶層の層厚が均一となるため液晶層厚の不均一による配向不良を解消することができる。
【００１３】
また、前記保護膜よりも下層に層間絶縁膜が形成されてなることを特徴とする。保護膜よりも下層に層間絶縁膜を形成することにより、凸部（もしくは凹部）の段差が大きい場合にはその段差を層間絶縁膜によりそれを解消することができるためより平坦性を高くすることができる。
【００１４】
更に、前記層間絶縁膜はポリシラザンを用いることにより容易に層間絶縁膜を形成することが可能である。
【００１５】
また、前記層間絶縁膜は、ポリシラザンから形成した下層側層間絶縁膜、および該下層側層間絶縁膜の表面にＣＶＤ法により形成した上層側層間絶縁膜からなる構成としてもよい。以上のような表示装置を電子機器に用いることも可能である。
【００１６】
【発明の実施の形態】
図面を参照して本発明の実施の形態を説明する。
【００１７】
［アクティブマトリクス基板］
図１および図２はそれぞれ、本形態に係る表示装置の一例である液晶装置を対向基板の側からみた平面図、および図１のＨ−Ｈ′線で切断したときの液晶装置の断面図である。
【００１８】
これらの図において、液晶装置１は、画素電極８がマトリクス状に形成されたアクティブマトリクス基板ＡＭ（本願明細書における第１の基板）と、対向電極３２が形成された対向基板ＯＰ（本願明細書における第２の基板）と、これらの基板間に封入、挟持されている液晶３９とから概略構成されている。アクティブマトリクス基板ＡＭと対向基板ＯＰとは、対向基板ＯＰの外周縁に沿って形成されたギャップ材含有のシール材５２によって所定の間隙を介して貼り合わされている。また、アクティブマトリクス基板ＡＭと対向基板ＯＰとの間には、シール材５２によって液晶封入領域４０が区画形成され、この液晶封入領域４０内に液晶３９が封入されている。この液晶封入領域４０内において、アクティブマトリクス基板ＡＭと対向基板ＯＰと間にはスペーサ３７を介在させることもある。シール材５２としては、エポキシ樹脂や各種の紫外線硬化樹脂などを用いることができる。また、シール材５２に配合されるギャップ材としては、約２μｍ〜約１０μｍの無機あるいは有機質のファイバ若しくは球などが用いられる。
【００１９】
対向基板ＯＰはアクティブマトリクス基板ＡＭよりも小さく、アクティブマトリクス基板ＡＭの周辺部分は、対向基板ＯＰの外周縁よりはみ出た状態に貼り合わされる。従って、アクティブマトリクス基板ＡＭの駆動回路（走査線駆動回路７０やデータ線駆動回路６０）や入出力端子４５は対向基板ＯＰから露出した状態にある。ここで、シール材５２は部分的に途切れているので、この途切れ部分によって、液晶注入口２４１が構成されている。このため、対向基板ＯＰとアクティブマトリクス基板ＡＭとを貼り合わせた後、シール材５２の内側領域を減圧状態にすれば、液晶注入口２４１から液晶３９を減圧注入でき、液晶３９を封入した後、液晶注入口２４１を封止剤２４２で塞げばよい。なお、対向基板ＯＰには、シール材５２の内側において画面表示領域７を見切りするための遮光膜ＢＭ２も形成されている。また、対向基板ＯＰのコーナー部のいずれにも、アクティブマトリクス基板ＡＭと対向基板ＯＰとの間で電気的導通をとるための上下導通材５６が形成されている。
【００２０】
ここで、走査線に供給される走査信号の遅延が問題にならないのならば、走査線駆動回路７０は片側だけでも良いことは言うまでもない。また、データ線駆動回路６０を画面表示領域７の辺に沿って両側に配列しても良い。例えば奇数列のデータ線は画面表示領域７の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、 偶数列のデータ線は画面表示領域７の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしても良い。このようにデータ線を櫛歯状に駆動するようにすれば、データ線駆動回路６０の形成面積を拡張することが出来るため、複雑な回路を構成することが可能となる。また、アクティブマトリクス基板ＡＭにおいて、データ線駆動回路６０と対向する辺の側では、遮光膜ＢＭ２の下などを利用して、プリチャージ回路や検査回路が設けられることもある。なお、データ線駆動回路６０および走査線駆動回路７０をアクティブマトリクス基板ＡＭの上に形成する代わりに、たとえば、駆動用ＬＳＩが実装されたＴＡＢ（テープ オートメイテッド、ボンディング）基板をアクティブマトリクス基板ＡＭの周辺部に形成された端子群に対して異方性導電膜を介して電気的および機械的に接続するようにしてもよい。また、対向基板ＯＰおよびアクティブマトリクス基板ＡＭの光入射側の面あるいは光出射側には、使用する液晶３９の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。
【００２１】
本形態の液晶装置１を透過型で構成した場合には、たとえば、投射型液晶表示装置（液晶プロジェクタ）において使用される。この場合、３枚の液晶装置１がＲＧＢ用のライトバルブとして各々使用され、各液晶装置１の各々には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、本形態の液晶装置１にはカラーフィルタが形成されていない。但し、対向基板ＯＰにおいて各画素電極８に対向する領域にＲＧＢのカラーフィルタをその保護膜とともに形成することにより、投射型液晶表示以外にも、カラー液晶テレビなどといったカラー液晶表示装置を構成することができる。さらにまた、対向基板ＯＰに何層もの屈折率の異なる干渉層を積層することにより、光の干渉作用を利用して、ＲＧＢ色をつくり出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付きの対向基板によれば、より明るいカラー表示を行うことができる。
【００２２】
（アクティブマトリクス基板の構成）
図３は、アクティブマトリクス基板ＡＭの構成を模式的に示すブロック図、図４は、この液晶表示装置における画素領域の一部を抜き出して示す平面図、図５は、図４におけるＡ−Ａ′線におけるアクティブマトリクス基板の断面図である。
【００２３】
図３に示すように、液晶表示装置用のアクティブマトリクス基板ＡＭ上には、データ線９０および走査線９１に接続する画素スイッチング用のＴＦＴ１０と、このＴＦＴ１０を介してデータ線９０から画像信号が入力される液晶セル９４が存在する。データ線９０に対しては、シフトレジスタ８４、レベルシフタ８５、ビデオライン８７、アナログスイッチ８６を備えるデータ線駆動回路６０が形成されている。走査線９１に対しては、シフトレジスタ８８およびレベルシフタ８９を備える走査線駆動回路７０が形成されている。
【００２４】
画素領域には、容量線９２との間に保持容量４０（容量素子）が形成され、この保持容量４０は、液晶セル９４での電荷の保持特性を高める機能を有している。なお、保持容量４０は前段の走査線９１との間に形成されることもある。
【００２５】
いずれの場合でも、図４に一部の画素領域を抜き出して示すように、マトリクス状に複数の透明な画素電極８が形成されており、画素電極８の縦横の境界に沿って、データ線９０、走査線９１および容量線９２が形成されている。データ線９０は、コンタクトホールを介してポリシリコン膜からなる半導体層のソース領域１６に電気的に接続され、画素電極８は、コンタクトホールを介してドレイン領域１７に電気的に接続している。また、チャネル形成領域１５に対向するように走査線９１が延びている。なお、保持容量４０は、画素スイッチング用のＴＦＴ１０を形成するためのシリコン膜１０ａ（半導体膜／図４に斜線を付した領域）の延設部分に相当するシリコン膜４０ａ（半導体膜／図４に斜線を付した領域）を導電化したものを下電極４１とし、この下電極４１に対して容量線９２が上電極として重なった構造になっている。
【００２６】
このように構成した画素領域のＡ−Ａ′線における断面は、図５に示すように表される。まず、アクティブマトリクス基板ＡＭの基体たる透明基板３０の表面に絶縁性の下地保護膜３０１が形成され、この下地保護膜３０１の表面には、島状のシリコン膜１０ａ、４０ａが形成されている。また、シリコン膜１０ａの表面にはゲート絶縁膜１３が形成され、このゲート絶縁膜１３の表面に走査線９１がゲート電極として通っている。シリコン膜１０ａのうち、走査線９１に対してゲート絶縁膜１３を介して対峙する領域がチャネル形成領域１５になっている。このチャネル形成領域１５に対して一方側には、低濃度ソース領域１６１および高濃度ソース領域１６２を備えるソース領域１６が形成され、他方側には低濃度ドレイン領域１７１および高濃度ドレイン領域１７２を備えるドレイン領域１７が形成されている。このように構成された画素スイッチング用のＴＦＴ１０の表面側には、第１層間絶縁膜１８および第２層間絶縁膜１９が形成され、第１層間絶縁膜１８の表面に形成されたデータ線９０は、第１層間絶縁膜１８に形成されたコンタクトホールを介して高濃度ソース領域１６２に電気的に接続している。第１層間絶縁膜１８の表面にはデータ線９０と同時形成されたドレイン電極１４が形成され、このドレイン電極１４は、第１層間絶縁膜１８に形成されたコンタクトホールを介して高濃度ドレイン領域１７２に電気的に接続している。また、第２層間絶縁膜１９の表面にはＩＴＯ膜からなる画素電極８が形成され、この画素電極８は、第２層間絶縁膜１９に形成されたコンタクトホールを介してドレイン電極１４に電気的に接続している。
【００２７】
ここで、第２層間絶縁膜１９は、後述するように、ポリシラザン塗布膜を焼成して得た下層側層間絶縁膜１９１と、ＣＶＤ法により形成されたシリコン酸化膜からなる上層側層間絶縁膜１９２との２層構造になっている。
【００２８】
また、画素電極８の表面側には、ポリシラザン塗布膜を焼成して得たシリコン酸化膜からなる保護膜４５が形成され、この保護膜４５の表面にポリイミド膜からなる配向膜４６が形成されている。この配向膜４６は、ポリイミド膜に対してラビング処理が施された膜である。ラビング処理は、図６（Ａ）に示す構造のポリイミド膜を形成した基板を、図６（Ｂ）に示すように、金属製のロール５０１上に付したレーヨン系繊維からなるパフ布５０２でポリイミド膜を一定方向に擦る処理である。このラビング処理によって、ポリイミド膜では、ポリイミド分子が表面近傍で一定方向に配列し、基板間に後で封入される液晶分子はポリイミド分子との相互作用により液晶分子が一定方向に配列する。
【００２９】
ここで保護膜４５を形成するために用いたポリシラザン塗布膜は、後述するように、ペルヒドロポリシラザンなどをキシレンなどに溶かしたものをスピンコート法やインクジェット法で塗布した膜である。従って、ポリシラザン塗布膜を凹凸のある面に塗布すると、ポリシラザン塗布膜は凸部には薄く、凹部には厚く塗布される。それ故、ポリシラザン塗布膜は下地の凹凸を平坦化する機能を有する。
【００３０】
なお、高濃度ドレイン領域１７２から延設されたシリコン膜４０ａには低濃度領域からなる下電極４１が形成され、この下電極４１に対しては、ゲート絶縁膜１３と同時形成された絶縁膜（誘電体膜）を介して容量線９２が対向している。このようにして保持容量４０が形成されている。
【００３１】
ここで、ＴＦＴ１０は、好ましくは上述のようにＬＤＤ構造をもつが、低濃度ソース領域１６１および低濃度ドレイン領域１７１に相当する領域に不純物イオンの打ち込みを行わないオフセット構造を有していてもよい。また、ＴＦＴ１０は、走査線９１をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソースおよびドレイン領域を形成したセルフアライン型のＴＦＴであってもよい。なお、本形態では、ＴＦＴ１０のゲート電極（走査線９１）をソース−ドレイン領域の間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）或いはトリプルゲート以上でＴＦＴ１０を構成すれば、チャネルとソース−ドレイン領域の接合部でのリーク電流を防止でき、オフ時の電流を低減することが出来る。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、さらにオフ電流を低減でき、安定したスイッチング素子を得ることが出来る。
【００３２】
（対向基板の構成）
図７は、液晶装置１の端部の断面図である。図７において、対向基板ＯＰは、画素電極８の各々に向けて盛り上がった複数のマイクロレンズＬ（小さな凸レンズ）がアクティブマトリクス基板ＡＭの画素電極８に対応してマトリクス状に形成されたレンズアレイ基板ＬＡと、このレンズアレイ基板ＬＡに対してマイクロレンズＬを覆うように接着剤４８により貼り合わされた透明な薄板ガラス４９とを有している。この薄板ガラス４９の表面には対向電極３１が形成され、この対向電極３１の表面のうち、マイクロレンズＬの境界領域に対応する領域には遮光膜６が形成されている。
【００３３】
薄板ガラス４９の表面において、対向電極３１および遮光膜６の表面には、ポリシラザン塗布膜を焼成して得たシリコン酸化膜からなる保護膜４４が形成され、この保護膜４４の表面にポリイミド膜からなる配向膜４７が形成されている。この配向膜４７も、アクティブマトリクス基板ＡＭの配向膜４６と同様、図６（Ａ）に示す構造のポリイミド膜に対して、図６（Ｂ）に示すように、金属製のロール５０１上に付したレーヨン系繊維からなるパフ布５０２で一定方向に擦るラビング処理が施された膜である。
【００３４】
ここで保護膜４４を形成するために用いたポリシラザン塗布膜も、後述するように、ペルヒドロポリシラザンなどをキシレンなどに溶かしたものをスピンコート法やインクジェット法で塗布した膜である。従って、ポリシラザン塗布膜を凹凸のある面に塗布すると、ポリシラザン塗布膜は凸部には薄く、凹部には厚く塗布される。それ故、ポリシラザン塗布膜は下地の凹凸を平坦化する機能を有する。
【００３５】
このような構成の対向基板ＯＰを用いた液晶装置１では、対向基板ＯＰの側から入射した光のうち、ＴＦＴ１０のチャネル形成領域などに照射される光は遮光膜６によって遮られるとともに、斜めに入射した光などは各マイクロレンズＬによって各画素電極８に向けて集光される。従って、対向基板ＯＰの側に形成した遮光膜６の幅が狭くても、あるいは対向基板ＯＰの側に遮光膜６がなくても、マイクロレンズＬによってＴＦＴ１０のチャネル形成領域に光が入射することを防止することができる。それ故、ＴＦＴ１０のトランジスタ特性の劣化を防止することができるので、信頼性を向上させることができる。また、対向基板ＯＰの側に形成した遮光膜６の幅を狭くでき、あるいは対向基板ＯＰの側から遮光膜６を省略してもよいので、表示に寄与する光量が遮光膜６によって減少するのを防止することができる。よって、液晶表示装置においてコントラストと明るさを大幅に向上させることができる。
【００３６】
このような構成の対向基板ＯＰにおいてマイクロレンズＬの形成領域の周辺領域ＬＢ、あるいはアクティブマトリクス基板ＡＭの外周縁よりやや内側領域にギャップ材含有のシール材５２が塗布され、このシール材５２によって、対向基板ＯＰとアクティブマトリクス基板ＡＭとが貼り合わされている。
【００３７】
（本形態の効果）
このように本形態では、図５に示すように、アクティブマトリクス基板ＡＭでは、配向膜４６の下地に相当する保護膜４５は、ポリシラザン塗布膜から形成した絶縁膜（シリコン酸化膜）であるため、画素電極８などに起因する凹凸を平坦化する。従って、下層側の凹凸が配向膜４６の表面にまで反映されることがないので、配向膜４６の表面は平坦である。また、図７に示すように、対向基板ＯＰでも、配向膜４７の下地に相当する保護膜４４は、ポリシラザン塗布膜から形成した絶縁膜（シリコン酸化膜）であるため、遮光膜６などに起因する凹凸を平坦化する。従って、下層側の凹凸が配向膜４７の表面にまで反映されることがないので、配向膜４７の表面は平坦である。それ故、ラビング時に配向膜４６、４７表面を、図６（Ｂ）に示すパフ布５０２で擦っても配向膜４６、４７の凸部が削られることがないので、配向膜４６、４７の表面に筋状の傷が付くことがない。よって、配向膜４６、４７の表面の傷に起因する液晶３９の配向不良を確実に防止できるので、液晶装置１での表示の品位が向上する。また、ポリシラザン塗布膜から形成した保護膜４４、４５は、ポリエステル樹脂と違って誘電率が高いのので、比較的厚く形成することができる。それ故、ポリシラザン塗布膜から形成した保護膜４４、４５は凹凸を確実に平坦化することができる。
【００３８】
また、図５に示されているアクティブマトリクス基板ＡＭの構成において、下層側層間絶縁膜１９１も、ポリシラザン塗布膜から形成した絶縁膜であるため、凹凸を平坦化する。従って、下層側の凹凸が下層側層間絶縁膜１９１の表面にまで反映されることがないので、配向膜４６、４７の表面は平坦である。それ故、ラビング時に配向膜４６、４７表面を、図７（Ｂ）に示すパフ布で擦っても配向膜４６、４７の表面に筋状の傷が付くことがない。よって、配向膜４６、４７の表面の傷に起因する液晶３９の配向不良を確実に防止できる。
【００３９】
また、ポリシラザンから形成した下層側層間絶縁膜１９１は平坦化に適している分、凸部では極めて薄くなってしまうので、この部分にクラックや高容量の寄生容量が発生するおそれがあるが、本形態では、下層側層間絶縁膜１９１の表面にＣＶＤ法により上層側層間絶縁膜１９２を形成し、下層側層間絶縁膜１９１の部分的に薄い部分を補う構成になっているので、クラックや高容量の寄生容量が発生することはない。
【００４０】
（アクティブマトリクス基板ＡＭの製造方法）
このような構成のアクティブマトリクス基板ＡＭを製造する方法を、図８ないし図１１を参照して説明する。これらの図は、本形態のアクティブマトリクス基板ＡＭの製造方法を示す工程断面図であり、いずれの図においても、図４のＡ−Ａ′線における断面に相当する。但し、ここでは画素用ＴＦＴ１０の製造方法のみについて説明することし、保持容量４０などの製造方法の説明および図示を省略する。
【００４１】
まず、図８（Ａ）に示すように、ガラス基板、たとえば無アリカリガラスや石英などからなる透明な絶縁基板３０の表面に直接、あるいは絶縁基板３０の表面に形成した下地保護膜３０１の表面全体に、減圧ＣＶＤ法などにより厚さが約２００オングストローム〜約２０００オングストローム、好ましくは約１０００オングストロームのポリシリコン膜からなる半導体膜１００を形成した後、半導体膜１００の表面にフォトリソグラフィ技術を用いてレジストマスクＲＭ１を形成する。この半導体膜１００の形成は、アモルファスシリコン膜を堆積した後、５００℃〜７００℃の温度で１時間〜７２時間、好ましくは４時間〜６時間の熱アニールを施してポリシリコン膜を形成したり、ポリシリコン膜を堆積した後、シリコンを打ち込み、非晶質化した後、熱アニールにより再結晶化してポリシリコン膜を形成する方法を用いてもよい。
【００４２】
次に、レジストマスクＲＭ１を介して半導体膜１をパターニングし、図８（Ｂ）に示すように、島状の半導体膜１０ａ（能動層）を形成する。
【００４３】
次に、図８（Ｃ）に示すように、ＣＶＤ法などにより半導体膜１０ａの表面に厚さが約５００オングストローム〜約１５００オングストロームのシリコン酸化膜からなるゲート絶縁膜１３を形成する。あるいは、熱酸化膜を約５０オングストローム〜約１０００オングストローム、好ましくは３００オングストローム形成した後、全面にＣＶＤ法などによりシリコン酸化膜を約１００オングストローム〜約１０００オングストローム、好ましくは５００オングストローム堆積し、それらによりゲート絶縁膜１３を形成してもよい。また、ゲート絶縁膜１３としてシリコン窒化膜を用いてもよい。
【００４４】
次に、図８（Ｄ）に示すように、ゲート電極などを形成するためのタンタル膜９１０を絶縁基板３０全面に形成した後、フォトリソグラフィ技術を用いてレジストマスクＲＭ２を形成する。
【００４５】
次に、レジストマスクＲＭ２を介してタンタル膜３をパターニングし、図８（Ｅ）に示すように、走査線９１（ゲート電極）を形成する。
【００４６】
次に、図９（Ａ）に示すように、画素ＴＦＴ部および駆動回路のＮチャネルＴＦＴ部の側には、走査線９１（ゲート電極）をマスクとして、約０．１×１０13／ｃｍ2 〜約１０×１０13／ｃｍ2 のドーズ量で低濃度の不純物イオン（リンイオン）の打ち込みを行い、画素ＴＦＴ部の側には、ゲート電極に対して自己整合的に低濃度のソース領域１６１および低濃度のドレイン領域１７１を形成する。ここで、ゲート電極の真下に位置しているため、不純物イオンが導入されなかった部分は半導体膜のままのチャネル領域１５となる。
【００４７】
次に、図９（Ｂ）に示すように、画素ＴＦＴ部では、ゲート電極よりの幅の広いレジストマスクＲＭ３を形成して高濃度の不純物イオン（リンイオン）を約０．１×１０15／ｃｍ2 〜約１０×１０15／ｃｍ2 のドーズ量で打ち込み、高濃度のソース領域１６２およびドレイン領域１７２を形成する。このようにして、図９（Ｃ）に示すように、低濃度ソース領域１６１および高濃度ソース領域１６２を備えるソース領域１６を形成し、低濃度ドレイン領域１７１および高濃度ドレイン領域１７２を備えるドレイン領域１７を形成する。
【００４８】
これらの不純物導入工程に代えて、低濃度の不純物の打ち込みを行わずにゲート電極より幅の広いレジストマスクＲＭ３を形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。また、ゲート電極の上に高濃度の不純物（リンイオン）を打ち込んで、セルフアライン構造のソース領域およびドレイン領域を形成してもとよいことは勿論である。
【００４９】
また、図示を省略するが、周辺駆動回路のＰチャネルＴＦＴ部を形成するために、前記画素部およびＮチャネルＴＦＴ部をレジストで被覆保護して、ゲート電極をマスクとして、約０．１×１０15／ｃｍ2 〜約１０×１０15／ｃｍ2 のドーズ量でボロンイオンを打ち込むことにより、自己整合的にＰチャネルのソース・ドレイン領域を形成する。なお、ＮチャネルＴＦＴ部の形成時と同様に、ゲート電極をマスクとして、約０．１×１０13／ｃｍ2 〜約１０×１０13／ｃｍ2 のドーズ量で低濃度の不純物（ボロンイオン）を導入して、ポリシリコン膜に低濃度領域を形成した後、ゲート電極よりの幅の広いマスクを形成して高濃度の不純物（ボロンイオン）を約０．１×１０15／ｃｍ2 〜約１０×１０15／ｃｍ2 のドーズ量で打ち込み、ＬＤＤ構造（ライトリー・ドープト・ドレイン構造）のソース領域およびドレイン領域を形成してもよい。また、低濃度の不純物の打ち込みを行わずに、ゲート電極より幅の広いマスクを形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。これらのイオン打ち込み工程によって、ＣＭＯＳ化が可能になり、周辺駆動回路の同一基板内への内蔵化が可能となる。
【００５０】
次に、図９（Ｄ）に示すように、走査線９１の表面側にＣＶＤ法などにより、酸化シリコン膜やＮＳＧ膜（ボロンやリンを含まないシリケートガラス膜）などからなる第１の層間絶縁膜１８を３０００オングストローム〜１５０００オングストローム程度の膜厚で形成した後、フォトリソグラフィ技術を用いて、第１の層間絶縁膜１８にコンタクトホールや切断用孔を形成するためのレジストマスクＲＭ４を形成する。
【００５１】
次に、レジストマスクＲＭ４を介して第１の層間絶縁膜１８にエッチングを行い、図９（Ｅ）に示すように、第１の層間絶縁膜１８のうち、ソース領域１６２およびドレイン領域１７２に対応する部分にコンタクトホールをそれぞれ形成する。
【００５２】
次に、図１０（Ａ）に示すように、第１の層間絶縁膜１８の表面側に、ソース電極などを構成するためのアルミニウム膜９００をスパッタ法などで形成した後、フォトリソグラフィ技術を用いて、レジストマスクＲＭ５を形成する。
【００５３】
次に、レジストマスクＲＭ５を介してアルミニウム膜９００にエッチングを行い、図１０（Ｂ）に示すように、ソース領域１６２にコンタクトホールを介して電気的に接続するアルミニウム膜からなるソース電極（データ線９０の一部）と、ドレイン領域１７２にコンタクトホールを介して電気的に接続するドレイン電極１４とを形成する。
【００５４】
次に、図１０（Ｃ）に示すように、ソース電極９０およびドレイン電極１４の表面側に、ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜を焼成した層間絶縁膜１９１を形成する。さらに、この層間絶縁膜１９１の表面に、ＴＥＯＳを用いたＣＶＤ法によりたとえば４００℃程度の温度条件下で厚さが約５００オングストローム〜約１５０００オングストロームのシリコン酸化膜からなる上層側層間絶縁膜１９２を形成する。これらの層間絶縁膜１９１、１９２によって、第２の層間絶縁膜１９が形成される。
【００５５】
ここで、ペルヒドロポリシラザンとは無機ポリシラザンの一種であり、大気中で焼成することによってシリコン酸化膜に転化する塗布型コーティング材料である。たとえば、東燃（株）製のポリシラザンは、−（ＳｉＨ2 ＮＨ）−を単位とする無機ポリマーであり、キシレンなどの有機溶剤に可溶である。従って、この無機ポリマーの有機溶媒溶液（たとえば、２０％キシレン溶液）を塗布液としてスピンコート法（たとえば、２０００ｌｒｐｍ、２０秒間）で塗布した後、４５０℃の温度で大気中で焼成すると、水分や酸素と反応し、ＣＶＤ法で成膜したシリコン酸化膜と同等以上の緻密なアモルファスのシリコン酸化膜を得ることができる。従って、この方法で成膜した層間絶縁膜１９１（シリコン酸化膜）はＣＶＤ法で形成した層間絶縁膜と同様の信頼性を有しているとともに、ドレイン電極１４に起因する凹凸などを平坦化してくれる。
【００５６】
次に、図１０（Ｃ）に示すように、フォトリソグラフィ技術を用いて、絶縁膜１８、１９にコンタクトホールを形成するためのレジストマスクＲＭ６を形成する。
【００５７】
次に、レジストマスクＲＭ６を介して第２の層間絶縁膜１９にエッチングを行い、図１０（Ｄ）に示すように、ドレイン電極１４に対応する部分にコンタクトホールを形成する。
【００５８】
次に、図１１（Ａ）に示すように、第２の層間絶縁膜１９の表面側に、厚さが約４００オングストローム〜約２０００オングストロームのＩＴＯ膜８０をスパッタ法などで形成した後、フォトリソグラフィ技術を用いて、ＩＴＯ膜８０をパターニングするためのレジストマスクＲＭ７を形成する。
【００５９】
次に、レジストマスクＲＭ７を介してＩＴＯ膜８０にエッチングを行って、図１１（Ｂ）に示すように、ドレイン電極１４に電気的に接続する画素電極８を形成する。
【００６０】
次に、図１１（Ｃ）に示すように、画素電極８の表面側に、ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜を形成した後、それを４５０℃の温度で大気中で焼成することによってポリシラザンを水分や酸素と反応させ、透明なアモルファスのシリコン酸化膜（保護膜４５）を形成する。このペルヒドロポリシラザンとは、前記したように、無機ポリシラザンの一種であり、大気中で焼成することによってシリコン酸化膜に転化する塗布型コーティング材料である。従って、この方法で成膜した保護膜４５は画素電極８に起因する凹凸などを平坦化してくれる。
【００６１】
次に、図１１（Ｄ）に示すように、保護膜４５の表面にポリイミド膜（配向膜４６）を形成する。それには、ブチルセロソルブやｎ−メチルピロリドンなどの溶媒に５〜１０重量％のポリイミドやポリアミド酸を溶解させたポリイミド・ワニスをフレキソ印刷した後、加熱・硬化（焼成）する。そして、図６（Ａ）に示す構造のポリイミド膜を形成した基板を、図６（Ｂ）に示すように、金属製のロール５０１上に付したレーヨン系繊維からなるパフ布５０２でポリイミド膜を一定方向に擦り、ポリイミド分子を表面近傍で一定方向に配列させる。その結果、後で充填した液晶分子とポリイミド分子との相互作用により液晶分子が一定方向に配列する。
【００６２】
このとき、第２層間絶縁膜１９の表面では画素電極８に起因する凹凸があるが、この凹凸はポリシラザン塗布膜を焼成して得た保護膜４５によって平坦化されているので、配向膜４６の表面は平坦である。従って、ラビング処理時に配向膜４６表面をパフ布で擦っても配向膜４６の凸部が削られることがないので、配向膜４６表面に筋状の傷が付くことがない。よって、配向膜４６表面の傷に起因する液晶に配向不良を確実に防止できるので、液晶装置での表示の品位が向上する。
【００６３】
（対向基板ＯＰの製造方法）
これに対して、図７に示す対向基板ＯＰを製造するには、レンズアレイ基板ＬＡに対してマイクロレンズＬを覆うように薄板ガラス４９を接着剤４８により貼り合わされた後、薄板ガラス４９の表面を研磨し平行出しを行う。
【００６４】
次に、ＩＴＯ膜によって対向電極３１を形成した後、対向電極３１の表面のうち、マイクロレンズＬの境界領域に対応する領域に対して、フォトリソグラフィ技術を用いてクロム膜などからなる遮光膜６を形成する。
【００６５】
次に、対向電極３１および遮光膜６の表面側に、ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜を形成した後、それを４５０℃の温度で大気中で焼成することによってポリシラザンを水分や酸素と反応させ、透明なアモルファスのシリコン酸化膜（保護膜４４）を形成する。このペルヒドロポリシラザンとは、前記したように、無機ポリシラザンの一種であり、大気中で焼成することによってシリコン酸化膜に転化する塗布型コーティング材料である。従って、この方法で成膜した保護膜４４は遮光膜６に起因する凹凸などを平坦化してくれる。
【００６６】
次に、保護膜４４の表面にポリイミド膜（配向膜４７）を形成する。この場合も、ブチルセロソルブやｎ−メチルピロリドンなどの溶媒に５〜１０重量％のポリイミドやポリアミド酸を溶解させたポリイミド・ワニスをフレキソ印刷した後、加熱・硬化（焼成）する。そして、図７（Ａ）に示す構造のポリイミド膜を形成した基板を、図７（Ｂ）に示すように、金属製のロール５０１上に付したレーヨン系繊維からなるパフ布５０２でポリイミド膜を一定方向に擦り、ポリイミド分子を表面近傍で一定方向に配列させる。その結果、後で充填した液晶分子とポリイミド分子との相互作用により液晶分子が一定方向に配列する。
【００６７】
このとき、対向電極３１の表面では遮光膜６の凹凸があるが、この凹凸はポリシラザン塗布膜を焼成して得た保護膜４４によって平坦化されているので、配向膜４７の表面は平坦である。従って、ラビング処理時に配向膜４７表面をパフ布で擦っても配向膜４７の凸部が削られることがないので、配向膜４７表面に筋状の傷が付くことがない。よって、配向膜４７表面の傷に起因する液晶に配向不良を確実に防止できるので、液晶装置での表示の品位が向上する。
【００６８】
（液晶装置への組立て工程）
このように構成した対向基板ＯＰとアクティブマトリクス基板ＡＭとを用いて液晶装置１を組み立てるには、図７に示すように、アクティブマトリクス基板ＡＭにシール材５２を塗布した後、スペーサ３７を散布し、しかる後に、対向基板ＯＰとアクティブマトリクス基板ＡＭとを貼り合わせる。そして、シール材５２の途切れ部分である液晶注入口２４１から液晶３９を減圧注入した後、液晶注入口２４１を封止剤２４２で塞ぐ。このようにして液晶装置１を組み立てた後、偏光板（図示せず。）などの貼り付けを行う。
【００６９】
（その他の形態）
なお、上記形態では、画素電極８の表面を保護膜４５が覆う形態になっていたが、画素電極８の表面が保護膜４５から露出している構成であってもよい。
【００７０】
また、各画素に形成される画素スイッチング用のＴＦＴとしては、正スタガ型またはコプラーナ型のポリシリコンＴＦＴを用いた例で説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴなど、他の形式のＴＦＴを画素スイッチング用に用いてもよい。
【００７１】
さらに、上記形態では本発明をアクティブマトリクス基板に適用した例であったが、パッシッブマトリクスタイプの液晶装置に本発明を適用してもよい。
【００７２】
［液晶装置の電子機器への適用］
次に、液晶装置１を備えた電子機器の一例を、図１２および図１３を参照して説明する。
【００７３】
まず、図１２には、上記の各形態に係る液晶装置１と同様に構成された液晶装置を備えた電子機器の構成をブロック図で示してある。
【００７４】
図１２において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００６、クロック発生回路１００８、および電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスクなどのメモリ、テレビ信号の画信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、所定フォーマットの画像信号を処理して表示情報処理回路１００２に出力する。この表示情報出力回路１００２は、たとえば増幅・極性反転回路、シリアル−パラレル変換回路、ローテーション回路、ガンマ補正回路、あるいはクランプ回路等の周知の各種処理回路を含んで構成され、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫとともに駆動回路１００４に出力する。駆動回路１００４は、液晶装置１を駆動する。電源回路１０１０は、上述の各回路に所定の電源を供給する。なお、前記した液晶装置１のように、液晶装置１００６を構成するアクティブマトリクス基板ＡＭの上に駆動回路１００４を形成してもよく、それに加えて、表示情報処理回路１００２もアクティブマトリクス基板ＡＭの上に形成してもよい。
【００７５】
このような構成の電子機器としては、液晶装置１を透過型で構成した場合には、図１３を参照して後述する投射型液晶表示装置（液晶プロジェクタ）、マルチメディア対応のパーソナルコンピュータ（ＰＣ）、およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルなどを挙げることができる。
【００７６】
図１３に示す投射型液晶表示装置１１００は、前記の駆動回路１００４がアクティブマトリクス基板ＡＭ上に搭載された液晶装置１を含む液晶モジュールを３個準備し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ、１００Ｂとして用いたプロジェクタとして構成されている。この液晶プロジェクタ１１００では、メタルハライドランプなどの白色光源のランプユニット１１０２から光が出射されると、３枚のミラー１１０６および２枚のダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの３原色に対応する光成分Ｒ、Ｇ、Ｂに分離され（光分離手段）、対応するライトバルブ１００Ｒ、１００Ｇ、１００Ｂ（液晶装置１００／液晶ライトバルブ）に各々導かれる。この際に、光成分Ｂは、光路が長いので、光損失を防ぐために入射レンズ１１２２、リレーレンズ１１２３、および出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによって各々変調された３原色に対応する光成分Ｒ、Ｇ、Ｂは、ダイクロイックプリズム１１１２（光合成手段）に３方向から入射され、再度合成された後、投射レンズ１１１４を介してスクリーン１１２０などにカラー画像として投射される。
【００７７】
次に、この表示装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１５は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた表示装置１００５の背面にバックライトを付加することにより構成されている。
【００７８】
さらに、この液晶パネルを、携帯電話に適用した例について説明する。図１６は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の表示装置１００５を備えるものである。この反射型の表示装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【００７９】
【発明の効果】
以上説明したように、本発明に係る液晶装置において、配向膜の下地に相当する保護膜は、ポリシラザン塗布膜から形成した絶縁膜であるため、電極に起因する凹凸を平坦化する。従って、下層側の凹凸が配向膜の表面にまで反映されることがないので、配向膜の表面は平坦である。それ故、ラビング時に配向膜表面をパフ布で擦っても配向膜の凸部が削られることがないので、配向膜表面に筋状の傷が付くことがない。よって、配向膜表面の傷に起因する液晶に配向不良を確実に防止できるので、液晶装置での表示の品位が向上する。また、ポリシラザン塗布膜から形成した絶縁膜は、ポリエステル樹脂と違って誘電率が高いのので、比較的厚く形成することができるので、凹凸を確実に平坦化することができる。
【図面の簡単な説明】
【図１】本発明を適用したアクティブマトリクス型を用いた表示装置の平面図である。
【図２】図１のＨ−Ｈ′線における断面図である。
【図３】図１に示すアクティブマトリクス基板の構成を示すブロック図である。
【図４】図１に示すアクティブマトリクス基板に形成された画素の構成を示す平面図である。
【図５】図４のＡ−Ａ′線における断面図である。
【図６】（Ａ）、（Ｂ）はそれぞれ、ポリイミドの構造およびラビング装置の説明図である。
【図７】図１に示す表示装置の端部を拡大して示す断面図である。
【図８】（Ａ）〜（Ｅ）は、図１に示す表示装置の製造方法を示す工程断面図である。
【図９】（Ａ）〜（Ｄ）は、図１に示す表示装置の製造方法において図８に示す工程に続いて行う各工程を示す工程断面図である。
【図１０】（Ａ）〜（Ｄ）は、図１に示す表示装置の製造方法において図９に示す工程に続いて行う各工程を示す工程断面図である。
【図１１】（Ａ）〜（Ｄ）は、図１に示す表示装置の製造方法において図１０に示す工程に続いて行う各工程を示す工程断面図である。
【図１２】図４および図５に示す表示装置の使用例を示す電子機器の回路構成を示すブロック図である。
【図１３】図１および図２に示す表示装置の使用例を示す投射型液晶表示装置の全体構成図である。
【図１４】従来のアクティブマトリクス基板に形成された画素の構成を示す断面図である。
【図１５】表示装置を電子機器に用いた図である。
【図１６】表示装置を電子機器に用いた図である。
【符号の説明】
１ 表示装置
６ 遮光膜
８ 画素電極
１０ 画素スイッチング用のＴＦＴ
１８ 第１層間絶縁膜
１９ 第２層間絶縁膜
３１ 対向電極
３９ 液晶
４０ 液晶封入領域
４４、４５ 保護膜
４６、４７ 配向膜
４８ 接着剤
４９ 薄板ガラス
５２ シール材
９０ データ線
９４ 液晶セル
１９１ 第２層間絶縁膜の下層側層間絶縁膜
１９２ 第２層間絶縁膜の上層側層間絶縁膜
ＡＭ アクティブマトリクス基板
Ｌ マイクロレンズ（小さな凸レンズ）
ＬＡ レンズアレイ基板
ＬＢ 対向基板の周辺領域
ＯＰ 対向基板
【発明の属する技術分野】
本発明は、アクティブマトリクス基板、表示装置、及び電子機器に関するものである。さらに詳しくは、表示装置を構成する基板に形成される配向膜表面に対する平坦化技術に関するものである。
【０００２】
【従来の技術】
表示装置として、例えば液晶装置に用いられるアクティブマトリクス基板では、図１４に示すように、アクティブマトリクス基板ＡＭの基体たる透明基板３０の表面に絶縁性の下地保護膜３０１が形成され、この下地保護膜３０１の表面には、画素スイッチング用のＴＦＴ１０を形成するためのシリコン膜１０ａ、および保持容量４０を形成するためのシリコン膜４０ａが形成されている。シリコン膜１０ａの表面にはゲート絶縁膜１３が形成され、このゲート絶縁膜１３の表面に走査線９１がゲート電極として通っている。シリコン膜１０ａのうち、走査線９１に対してゲート絶縁膜１３を介して対峙する領域がチャネル形成領域１５になっている。このチャネル形成領域１５に対して一方側には、低濃度ソース領域１６１および高濃度ソース領域１６２を備えるソース領域１６が形成され、他方側には低濃度ドレイン領域１７１および高濃度ドレイン領域１７２を備えるドレイン領域１７が形成されている。このように構成された画素スイッチング用のＴＦＴ１０の表面側には、第１層間絶縁膜１８および第２層間絶縁膜１９ＡがいずれもＣＶＤ法により形成され、第１層間絶縁膜１８の表面に形成されたデータ線９０は、第１層間絶縁膜１８に形成されたコンタクトホールを介して高濃度ソース領域１６２に電気的に接続している。また、第１層間絶縁膜１８の表面にはドレイン電極１４が形成され、このドレイン電極１４は、第１層間絶縁膜１８に形成されたコンタクトホールを介して高濃度ドレイン領域１７２に電気的に接続している。また、第２層間絶縁膜１９Ａの表面にはＩＴＯ膜（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）からなる画素電極８が形成され、この画素電極８は、第２層間絶縁膜１９Ａに形成されたコンタクトホールを介してドレイン電極１４に電気的に接続している。
【０００３】
また、画素電極８の表面側にはアクリル樹脂からなる保護膜４５Ａが形成され、この保護膜４５Ａの表面にポリイミド膜からなる配向膜４６が形成されている。この配向膜４６は、ポリイミド膜に対してラビング処理が施された膜である。ラビング処理とは、図６（Ａ）に示す構造のポリイミド膜を形成した基板を、図６（Ｂ）に示すように、金属製のロール５０１上に付したレーヨン系繊維からなるパフ布５０２でポリイミド膜を一定方向に擦る処理である。このラビング処理によってポリイミド分子は表面近傍で一定方向に配列するので、基板間に封入される液晶分子は、ポリイミド分子との相互作用により液晶分子が一定方向に配列することになる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の液晶装置では、図１４に示すデータ線９０やドレイン電極１４に起因する凹凸や画素電極８に起因する凹凸が配向膜４６の表面にまで反映されているため、ラビング処理時に配向膜４６の表面に筋状の傷が付きやすい。配向膜４６表面に凹凸があると、凸部がラビング時にパフ布で削られるからである。このような傷の存在は、液晶に配向不良を引き起こす原因となる。ここで、従来の液晶装置では、画素電極８の表面にはアクリル樹脂からなる保護膜４５Ａが形成されているので、この保護膜４５Ａによって凹凸は多少、平坦化されている。しかしながら、アクリル樹脂は誘電率が低いため、あまり厚く形成できない。従って、アクリル樹脂からなる保護膜４５Ａでは、データ線９０やドレイン電極１４に起因する凹凸や画素電極８に起因する凹凸を十分に平坦化することはできない。
【０００５】
以上の問題点に鑑みて、本発明の課題は、下層側に凹凸があってもこの凹凸が配向膜の表面にまで反映されるのを確実に防止することによって、ラビング時に配向膜表面に傷が付くのを防止し、表示品位の向上を図ることのできる液晶装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明のアクティブマトリクス基板は、マトリクス状に形成されてなる画素電極と、前記画素電極に対応して形成された薄膜トランジスタと、前記薄膜トランジスタに接続してなるデータ線とドレイン電極および走査線とを有し、前記画素電極と前記ドレイン電極とが接続されてなるアクティブマトリクス基板において、前記画素電極の上層には、前記画素電極、前記スイッチング素子、前記データ線および走査線を覆うようにポリシラザンからなる保護膜が形成され、前記ドレイン電極と前記画素電極との間には層間絶縁膜が形成され、前記層間絶縁膜は、ポリシラザンから形成した下層側層間絶縁膜、および該下層側層間絶縁膜の上にＣＶＤ法により形成した上層側層間絶縁膜からなることを特徴とする。
【０００７】
画素電極、スイッチング素子、データ線および走査線を覆うポリシラザンを形成することにより、表面が平坦な絶縁膜を形成することができる。このような絶縁膜を保護膜として用いることにより電子機器への応用が容易となる。また、スイッチング素子は薄膜トランジスタであることを特徴とする。
【０００８】
本発明では、一対の基板間に液晶層が挟持されてなる表示装置において、前記基板のうち少なくとも一方の基板の液晶層側の面にはポリシラザンからなる保護膜が形成されてなることを特徴とする。
【０００９】
ポリシラザンは平坦性が高く、液晶層に接する面が平坦となるため液晶層厚を均一にすることができる。従って、液晶層厚の不均一による表示ムラが生じない。
【００１０】
また、前記保護膜の表面には配向膜が形成されていることを特徴とする。このような構成とすることによって、液晶層内の液晶分子の配向特性を向上させることができる。
【００１１】
また、前記一対の基板のうち一方の基板には、マトリクス状に形成されてなる画素電極、該画素電極に接続してなる薄膜トランジスタ、該薄膜トランジスタに接続してなるデータ線および走査線が形成されてなることを特徴とする。
【００１２】
一方の基板をこのような構成とするとともに、液晶層側の面にポリシラザンからなる保護膜を形成するので、液晶層側の面が平坦となる。従って、素子、配線による凹凸をポリシラザンからなる絶縁膜によって解消し、液晶層に接している面では平坦となる。つまり、液晶層の層厚が均一となるため液晶層厚の不均一による配向不良を解消することができる。
【００１３】
また、前記保護膜よりも下層に層間絶縁膜が形成されてなることを特徴とする。保護膜よりも下層に層間絶縁膜を形成することにより、凸部（もしくは凹部）の段差が大きい場合にはその段差を層間絶縁膜によりそれを解消することができるためより平坦性を高くすることができる。
【００１４】
更に、前記層間絶縁膜はポリシラザンを用いることにより容易に層間絶縁膜を形成することが可能である。
【００１５】
また、前記層間絶縁膜は、ポリシラザンから形成した下層側層間絶縁膜、および該下層側層間絶縁膜の表面にＣＶＤ法により形成した上層側層間絶縁膜からなる構成としてもよい。以上のような表示装置を電子機器に用いることも可能である。
【００１６】
【発明の実施の形態】
図面を参照して本発明の実施の形態を説明する。
【００１７】
［アクティブマトリクス基板］
図１および図２はそれぞれ、本形態に係る表示装置の一例である液晶装置を対向基板の側からみた平面図、および図１のＨ−Ｈ′線で切断したときの液晶装置の断面図である。
【００１８】
これらの図において、液晶装置１は、画素電極８がマトリクス状に形成されたアクティブマトリクス基板ＡＭ（本願明細書における第１の基板）と、対向電極３２が形成された対向基板ＯＰ（本願明細書における第２の基板）と、これらの基板間に封入、挟持されている液晶３９とから概略構成されている。アクティブマトリクス基板ＡＭと対向基板ＯＰとは、対向基板ＯＰの外周縁に沿って形成されたギャップ材含有のシール材５２によって所定の間隙を介して貼り合わされている。また、アクティブマトリクス基板ＡＭと対向基板ＯＰとの間には、シール材５２によって液晶封入領域４０が区画形成され、この液晶封入領域４０内に液晶３９が封入されている。この液晶封入領域４０内において、アクティブマトリクス基板ＡＭと対向基板ＯＰと間にはスペーサ３７を介在させることもある。シール材５２としては、エポキシ樹脂や各種の紫外線硬化樹脂などを用いることができる。また、シール材５２に配合されるギャップ材としては、約２μｍ〜約１０μｍの無機あるいは有機質のファイバ若しくは球などが用いられる。
【００１９】
対向基板ＯＰはアクティブマトリクス基板ＡＭよりも小さく、アクティブマトリクス基板ＡＭの周辺部分は、対向基板ＯＰの外周縁よりはみ出た状態に貼り合わされる。従って、アクティブマトリクス基板ＡＭの駆動回路（走査線駆動回路７０やデータ線駆動回路６０）や入出力端子４５は対向基板ＯＰから露出した状態にある。ここで、シール材５２は部分的に途切れているので、この途切れ部分によって、液晶注入口２４１が構成されている。このため、対向基板ＯＰとアクティブマトリクス基板ＡＭとを貼り合わせた後、シール材５２の内側領域を減圧状態にすれば、液晶注入口２４１から液晶３９を減圧注入でき、液晶３９を封入した後、液晶注入口２４１を封止剤２４２で塞げばよい。なお、対向基板ＯＰには、シール材５２の内側において画面表示領域７を見切りするための遮光膜ＢＭ２も形成されている。また、対向基板ＯＰのコーナー部のいずれにも、アクティブマトリクス基板ＡＭと対向基板ＯＰとの間で電気的導通をとるための上下導通材５６が形成されている。
【００２０】
ここで、走査線に供給される走査信号の遅延が問題にならないのならば、走査線駆動回路７０は片側だけでも良いことは言うまでもない。また、データ線駆動回路６０を画面表示領域７の辺に沿って両側に配列しても良い。例えば奇数列のデータ線は画面表示領域７の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、 偶数列のデータ線は画面表示領域７の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしても良い。このようにデータ線を櫛歯状に駆動するようにすれば、データ線駆動回路６０の形成面積を拡張することが出来るため、複雑な回路を構成することが可能となる。また、アクティブマトリクス基板ＡＭにおいて、データ線駆動回路６０と対向する辺の側では、遮光膜ＢＭ２の下などを利用して、プリチャージ回路や検査回路が設けられることもある。なお、データ線駆動回路６０および走査線駆動回路７０をアクティブマトリクス基板ＡＭの上に形成する代わりに、たとえば、駆動用ＬＳＩが実装されたＴＡＢ（テープ オートメイテッド、ボンディング）基板をアクティブマトリクス基板ＡＭの周辺部に形成された端子群に対して異方性導電膜を介して電気的および機械的に接続するようにしてもよい。また、対向基板ＯＰおよびアクティブマトリクス基板ＡＭの光入射側の面あるいは光出射側には、使用する液晶３９の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の向きに配置される。
【００２１】
本形態の液晶装置１を透過型で構成した場合には、たとえば、投射型液晶表示装置（液晶プロジェクタ）において使用される。この場合、３枚の液晶装置１がＲＧＢ用のライトバルブとして各々使用され、各液晶装置１の各々には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、本形態の液晶装置１にはカラーフィルタが形成されていない。但し、対向基板ＯＰにおいて各画素電極８に対向する領域にＲＧＢのカラーフィルタをその保護膜とともに形成することにより、投射型液晶表示以外にも、カラー液晶テレビなどといったカラー液晶表示装置を構成することができる。さらにまた、対向基板ＯＰに何層もの屈折率の異なる干渉層を積層することにより、光の干渉作用を利用して、ＲＧＢ色をつくり出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付きの対向基板によれば、より明るいカラー表示を行うことができる。
【００２２】
（アクティブマトリクス基板の構成）
図３は、アクティブマトリクス基板ＡＭの構成を模式的に示すブロック図、図４は、この液晶表示装置における画素領域の一部を抜き出して示す平面図、図５は、図４におけるＡ−Ａ′線におけるアクティブマトリクス基板の断面図である。
【００２３】
図３に示すように、液晶表示装置用のアクティブマトリクス基板ＡＭ上には、データ線９０および走査線９１に接続する画素スイッチング用のＴＦＴ１０と、このＴＦＴ１０を介してデータ線９０から画像信号が入力される液晶セル９４が存在する。データ線９０に対しては、シフトレジスタ８４、レベルシフタ８５、ビデオライン８７、アナログスイッチ８６を備えるデータ線駆動回路６０が形成されている。走査線９１に対しては、シフトレジスタ８８およびレベルシフタ８９を備える走査線駆動回路７０が形成されている。
【００２４】
画素領域には、容量線９２との間に保持容量４０（容量素子）が形成され、この保持容量４０は、液晶セル９４での電荷の保持特性を高める機能を有している。なお、保持容量４０は前段の走査線９１との間に形成されることもある。
【００２５】
いずれの場合でも、図４に一部の画素領域を抜き出して示すように、マトリクス状に複数の透明な画素電極８が形成されており、画素電極８の縦横の境界に沿って、データ線９０、走査線９１および容量線９２が形成されている。データ線９０は、コンタクトホールを介してポリシリコン膜からなる半導体層のソース領域１６に電気的に接続され、画素電極８は、コンタクトホールを介してドレイン領域１７に電気的に接続している。また、チャネル形成領域１５に対向するように走査線９１が延びている。なお、保持容量４０は、画素スイッチング用のＴＦＴ１０を形成するためのシリコン膜１０ａ（半導体膜／図４に斜線を付した領域）の延設部分に相当するシリコン膜４０ａ（半導体膜／図４に斜線を付した領域）を導電化したものを下電極４１とし、この下電極４１に対して容量線９２が上電極として重なった構造になっている。
【００２６】
このように構成した画素領域のＡ−Ａ′線における断面は、図５に示すように表される。まず、アクティブマトリクス基板ＡＭの基体たる透明基板３０の表面に絶縁性の下地保護膜３０１が形成され、この下地保護膜３０１の表面には、島状のシリコン膜１０ａ、４０ａが形成されている。また、シリコン膜１０ａの表面にはゲート絶縁膜１３が形成され、このゲート絶縁膜１３の表面に走査線９１がゲート電極として通っている。シリコン膜１０ａのうち、走査線９１に対してゲート絶縁膜１３を介して対峙する領域がチャネル形成領域１５になっている。このチャネル形成領域１５に対して一方側には、低濃度ソース領域１６１および高濃度ソース領域１６２を備えるソース領域１６が形成され、他方側には低濃度ドレイン領域１７１および高濃度ドレイン領域１７２を備えるドレイン領域１７が形成されている。このように構成された画素スイッチング用のＴＦＴ１０の表面側には、第１層間絶縁膜１８および第２層間絶縁膜１９が形成され、第１層間絶縁膜１８の表面に形成されたデータ線９０は、第１層間絶縁膜１８に形成されたコンタクトホールを介して高濃度ソース領域１６２に電気的に接続している。第１層間絶縁膜１８の表面にはデータ線９０と同時形成されたドレイン電極１４が形成され、このドレイン電極１４は、第１層間絶縁膜１８に形成されたコンタクトホールを介して高濃度ドレイン領域１７２に電気的に接続している。また、第２層間絶縁膜１９の表面にはＩＴＯ膜からなる画素電極８が形成され、この画素電極８は、第２層間絶縁膜１９に形成されたコンタクトホールを介してドレイン電極１４に電気的に接続している。
【００２７】
ここで、第２層間絶縁膜１９は、後述するように、ポリシラザン塗布膜を焼成して得た下層側層間絶縁膜１９１と、ＣＶＤ法により形成されたシリコン酸化膜からなる上層側層間絶縁膜１９２との２層構造になっている。
【００２８】
また、画素電極８の表面側には、ポリシラザン塗布膜を焼成して得たシリコン酸化膜からなる保護膜４５が形成され、この保護膜４５の表面にポリイミド膜からなる配向膜４６が形成されている。この配向膜４６は、ポリイミド膜に対してラビング処理が施された膜である。ラビング処理は、図６（Ａ）に示す構造のポリイミド膜を形成した基板を、図６（Ｂ）に示すように、金属製のロール５０１上に付したレーヨン系繊維からなるパフ布５０２でポリイミド膜を一定方向に擦る処理である。このラビング処理によって、ポリイミド膜では、ポリイミド分子が表面近傍で一定方向に配列し、基板間に後で封入される液晶分子はポリイミド分子との相互作用により液晶分子が一定方向に配列する。
【００２９】
ここで保護膜４５を形成するために用いたポリシラザン塗布膜は、後述するように、ペルヒドロポリシラザンなどをキシレンなどに溶かしたものをスピンコート法やインクジェット法で塗布した膜である。従って、ポリシラザン塗布膜を凹凸のある面に塗布すると、ポリシラザン塗布膜は凸部には薄く、凹部には厚く塗布される。それ故、ポリシラザン塗布膜は下地の凹凸を平坦化する機能を有する。
【００３０】
なお、高濃度ドレイン領域１７２から延設されたシリコン膜４０ａには低濃度領域からなる下電極４１が形成され、この下電極４１に対しては、ゲート絶縁膜１３と同時形成された絶縁膜（誘電体膜）を介して容量線９２が対向している。このようにして保持容量４０が形成されている。
【００３１】
ここで、ＴＦＴ１０は、好ましくは上述のようにＬＤＤ構造をもつが、低濃度ソース領域１６１および低濃度ドレイン領域１７１に相当する領域に不純物イオンの打ち込みを行わないオフセット構造を有していてもよい。また、ＴＦＴ１０は、走査線９１をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソースおよびドレイン領域を形成したセルフアライン型のＴＦＴであってもよい。なお、本形態では、ＴＦＴ１０のゲート電極（走査線９１）をソース−ドレイン領域の間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート（ダブルゲート）或いはトリプルゲート以上でＴＦＴ１０を構成すれば、チャネルとソース−ドレイン領域の接合部でのリーク電流を防止でき、オフ時の電流を低減することが出来る。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、さらにオフ電流を低減でき、安定したスイッチング素子を得ることが出来る。
【００３２】
（対向基板の構成）
図７は、液晶装置１の端部の断面図である。図７において、対向基板ＯＰは、画素電極８の各々に向けて盛り上がった複数のマイクロレンズＬ（小さな凸レンズ）がアクティブマトリクス基板ＡＭの画素電極８に対応してマトリクス状に形成されたレンズアレイ基板ＬＡと、このレンズアレイ基板ＬＡに対してマイクロレンズＬを覆うように接着剤４８により貼り合わされた透明な薄板ガラス４９とを有している。この薄板ガラス４９の表面には対向電極３１が形成され、この対向電極３１の表面のうち、マイクロレンズＬの境界領域に対応する領域には遮光膜６が形成されている。
【００３３】
薄板ガラス４９の表面において、対向電極３１および遮光膜６の表面には、ポリシラザン塗布膜を焼成して得たシリコン酸化膜からなる保護膜４４が形成され、この保護膜４４の表面にポリイミド膜からなる配向膜４７が形成されている。この配向膜４７も、アクティブマトリクス基板ＡＭの配向膜４６と同様、図６（Ａ）に示す構造のポリイミド膜に対して、図６（Ｂ）に示すように、金属製のロール５０１上に付したレーヨン系繊維からなるパフ布５０２で一定方向に擦るラビング処理が施された膜である。
【００３４】
ここで保護膜４４を形成するために用いたポリシラザン塗布膜も、後述するように、ペルヒドロポリシラザンなどをキシレンなどに溶かしたものをスピンコート法やインクジェット法で塗布した膜である。従って、ポリシラザン塗布膜を凹凸のある面に塗布すると、ポリシラザン塗布膜は凸部には薄く、凹部には厚く塗布される。それ故、ポリシラザン塗布膜は下地の凹凸を平坦化する機能を有する。
【００３５】
このような構成の対向基板ＯＰを用いた液晶装置１では、対向基板ＯＰの側から入射した光のうち、ＴＦＴ１０のチャネル形成領域などに照射される光は遮光膜６によって遮られるとともに、斜めに入射した光などは各マイクロレンズＬによって各画素電極８に向けて集光される。従って、対向基板ＯＰの側に形成した遮光膜６の幅が狭くても、あるいは対向基板ＯＰの側に遮光膜６がなくても、マイクロレンズＬによってＴＦＴ１０のチャネル形成領域に光が入射することを防止することができる。それ故、ＴＦＴ１０のトランジスタ特性の劣化を防止することができるので、信頼性を向上させることができる。また、対向基板ＯＰの側に形成した遮光膜６の幅を狭くでき、あるいは対向基板ＯＰの側から遮光膜６を省略してもよいので、表示に寄与する光量が遮光膜６によって減少するのを防止することができる。よって、液晶表示装置においてコントラストと明るさを大幅に向上させることができる。
【００３６】
このような構成の対向基板ＯＰにおいてマイクロレンズＬの形成領域の周辺領域ＬＢ、あるいはアクティブマトリクス基板ＡＭの外周縁よりやや内側領域にギャップ材含有のシール材５２が塗布され、このシール材５２によって、対向基板ＯＰとアクティブマトリクス基板ＡＭとが貼り合わされている。
【００３７】
（本形態の効果）
このように本形態では、図５に示すように、アクティブマトリクス基板ＡＭでは、配向膜４６の下地に相当する保護膜４５は、ポリシラザン塗布膜から形成した絶縁膜（シリコン酸化膜）であるため、画素電極８などに起因する凹凸を平坦化する。従って、下層側の凹凸が配向膜４６の表面にまで反映されることがないので、配向膜４６の表面は平坦である。また、図７に示すように、対向基板ＯＰでも、配向膜４７の下地に相当する保護膜４４は、ポリシラザン塗布膜から形成した絶縁膜（シリコン酸化膜）であるため、遮光膜６などに起因する凹凸を平坦化する。従って、下層側の凹凸が配向膜４７の表面にまで反映されることがないので、配向膜４７の表面は平坦である。それ故、ラビング時に配向膜４６、４７表面を、図６（Ｂ）に示すパフ布５０２で擦っても配向膜４６、４７の凸部が削られることがないので、配向膜４６、４７の表面に筋状の傷が付くことがない。よって、配向膜４６、４７の表面の傷に起因する液晶３９の配向不良を確実に防止できるので、液晶装置１での表示の品位が向上する。また、ポリシラザン塗布膜から形成した保護膜４４、４５は、ポリエステル樹脂と違って誘電率が高いのので、比較的厚く形成することができる。それ故、ポリシラザン塗布膜から形成した保護膜４４、４５は凹凸を確実に平坦化することができる。
【００３８】
また、図５に示されているアクティブマトリクス基板ＡＭの構成において、下層側層間絶縁膜１９１も、ポリシラザン塗布膜から形成した絶縁膜であるため、凹凸を平坦化する。従って、下層側の凹凸が下層側層間絶縁膜１９１の表面にまで反映されることがないので、配向膜４６、４７の表面は平坦である。それ故、ラビング時に配向膜４６、４７表面を、図７（Ｂ）に示すパフ布で擦っても配向膜４６、４７の表面に筋状の傷が付くことがない。よって、配向膜４６、４７の表面の傷に起因する液晶３９の配向不良を確実に防止できる。
【００３９】
また、ポリシラザンから形成した下層側層間絶縁膜１９１は平坦化に適している分、凸部では極めて薄くなってしまうので、この部分にクラックや高容量の寄生容量が発生するおそれがあるが、本形態では、下層側層間絶縁膜１９１の表面にＣＶＤ法により上層側層間絶縁膜１９２を形成し、下層側層間絶縁膜１９１の部分的に薄い部分を補う構成になっているので、クラックや高容量の寄生容量が発生することはない。
【００４０】
（アクティブマトリクス基板ＡＭの製造方法）
このような構成のアクティブマトリクス基板ＡＭを製造する方法を、図８ないし図１１を参照して説明する。これらの図は、本形態のアクティブマトリクス基板ＡＭの製造方法を示す工程断面図であり、いずれの図においても、図４のＡ−Ａ′線における断面に相当する。但し、ここでは画素用ＴＦＴ１０の製造方法のみについて説明することし、保持容量４０などの製造方法の説明および図示を省略する。
【００４１】
まず、図８（Ａ）に示すように、ガラス基板、たとえば無アリカリガラスや石英などからなる透明な絶縁基板３０の表面に直接、あるいは絶縁基板３０の表面に形成した下地保護膜３０１の表面全体に、減圧ＣＶＤ法などにより厚さが約２００オングストローム〜約２０００オングストローム、好ましくは約１０００オングストロームのポリシリコン膜からなる半導体膜１００を形成した後、半導体膜１００の表面にフォトリソグラフィ技術を用いてレジストマスクＲＭ１を形成する。この半導体膜１００の形成は、アモルファスシリコン膜を堆積した後、５００℃〜７００℃の温度で１時間〜７２時間、好ましくは４時間〜６時間の熱アニールを施してポリシリコン膜を形成したり、ポリシリコン膜を堆積した後、シリコンを打ち込み、非晶質化した後、熱アニールにより再結晶化してポリシリコン膜を形成する方法を用いてもよい。
【００４２】
次に、レジストマスクＲＭ１を介して半導体膜１をパターニングし、図８（Ｂ）に示すように、島状の半導体膜１０ａ（能動層）を形成する。
【００４３】
次に、図８（Ｃ）に示すように、ＣＶＤ法などにより半導体膜１０ａの表面に厚さが約５００オングストローム〜約１５００オングストロームのシリコン酸化膜からなるゲート絶縁膜１３を形成する。あるいは、熱酸化膜を約５０オングストローム〜約１０００オングストローム、好ましくは３００オングストローム形成した後、全面にＣＶＤ法などによりシリコン酸化膜を約１００オングストローム〜約１０００オングストローム、好ましくは５００オングストローム堆積し、それらによりゲート絶縁膜１３を形成してもよい。また、ゲート絶縁膜１３としてシリコン窒化膜を用いてもよい。
【００４４】
次に、図８（Ｄ）に示すように、ゲート電極などを形成するためのタンタル膜９１０を絶縁基板３０全面に形成した後、フォトリソグラフィ技術を用いてレジストマスクＲＭ２を形成する。
【００４５】
次に、レジストマスクＲＭ２を介してタンタル膜３をパターニングし、図８（Ｅ）に示すように、走査線９１（ゲート電極）を形成する。
【００４６】
次に、図９（Ａ）に示すように、画素ＴＦＴ部および駆動回路のＮチャネルＴＦＴ部の側には、走査線９１（ゲート電極）をマスクとして、約０．１×１０13／ｃｍ2 〜約１０×１０13／ｃｍ2 のドーズ量で低濃度の不純物イオン（リンイオン）の打ち込みを行い、画素ＴＦＴ部の側には、ゲート電極に対して自己整合的に低濃度のソース領域１６１および低濃度のドレイン領域１７１を形成する。ここで、ゲート電極の真下に位置しているため、不純物イオンが導入されなかった部分は半導体膜のままのチャネル領域１５となる。
【００４７】
次に、図９（Ｂ）に示すように、画素ＴＦＴ部では、ゲート電極よりの幅の広いレジストマスクＲＭ３を形成して高濃度の不純物イオン（リンイオン）を約０．１×１０15／ｃｍ2 〜約１０×１０15／ｃｍ2 のドーズ量で打ち込み、高濃度のソース領域１６２およびドレイン領域１７２を形成する。このようにして、図９（Ｃ）に示すように、低濃度ソース領域１６１および高濃度ソース領域１６２を備えるソース領域１６を形成し、低濃度ドレイン領域１７１および高濃度ドレイン領域１７２を備えるドレイン領域１７を形成する。
【００４８】
これらの不純物導入工程に代えて、低濃度の不純物の打ち込みを行わずにゲート電極より幅の広いレジストマスクＲＭ３を形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。また、ゲート電極の上に高濃度の不純物（リンイオン）を打ち込んで、セルフアライン構造のソース領域およびドレイン領域を形成してもとよいことは勿論である。
【００４９】
また、図示を省略するが、周辺駆動回路のＰチャネルＴＦＴ部を形成するために、前記画素部およびＮチャネルＴＦＴ部をレジストで被覆保護して、ゲート電極をマスクとして、約０．１×１０15／ｃｍ2 〜約１０×１０15／ｃｍ2 のドーズ量でボロンイオンを打ち込むことにより、自己整合的にＰチャネルのソース・ドレイン領域を形成する。なお、ＮチャネルＴＦＴ部の形成時と同様に、ゲート電極をマスクとして、約０．１×１０13／ｃｍ2 〜約１０×１０13／ｃｍ2 のドーズ量で低濃度の不純物（ボロンイオン）を導入して、ポリシリコン膜に低濃度領域を形成した後、ゲート電極よりの幅の広いマスクを形成して高濃度の不純物（ボロンイオン）を約０．１×１０15／ｃｍ2 〜約１０×１０15／ｃｍ2 のドーズ量で打ち込み、ＬＤＤ構造（ライトリー・ドープト・ドレイン構造）のソース領域およびドレイン領域を形成してもよい。また、低濃度の不純物の打ち込みを行わずに、ゲート電極より幅の広いマスクを形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。これらのイオン打ち込み工程によって、ＣＭＯＳ化が可能になり、周辺駆動回路の同一基板内への内蔵化が可能となる。
【００５０】
次に、図９（Ｄ）に示すように、走査線９１の表面側にＣＶＤ法などにより、酸化シリコン膜やＮＳＧ膜（ボロンやリンを含まないシリケートガラス膜）などからなる第１の層間絶縁膜１８を３０００オングストローム〜１５０００オングストローム程度の膜厚で形成した後、フォトリソグラフィ技術を用いて、第１の層間絶縁膜１８にコンタクトホールや切断用孔を形成するためのレジストマスクＲＭ４を形成する。
【００５１】
次に、レジストマスクＲＭ４を介して第１の層間絶縁膜１８にエッチングを行い、図９（Ｅ）に示すように、第１の層間絶縁膜１８のうち、ソース領域１６２およびドレイン領域１７２に対応する部分にコンタクトホールをそれぞれ形成する。
【００５２】
次に、図１０（Ａ）に示すように、第１の層間絶縁膜１８の表面側に、ソース電極などを構成するためのアルミニウム膜９００をスパッタ法などで形成した後、フォトリソグラフィ技術を用いて、レジストマスクＲＭ５を形成する。
【００５３】
次に、レジストマスクＲＭ５を介してアルミニウム膜９００にエッチングを行い、図１０（Ｂ）に示すように、ソース領域１６２にコンタクトホールを介して電気的に接続するアルミニウム膜からなるソース電極（データ線９０の一部）と、ドレイン領域１７２にコンタクトホールを介して電気的に接続するドレイン電極１４とを形成する。
【００５４】
次に、図１０（Ｃ）に示すように、ソース電極９０およびドレイン電極１４の表面側に、ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜を焼成した層間絶縁膜１９１を形成する。さらに、この層間絶縁膜１９１の表面に、ＴＥＯＳを用いたＣＶＤ法によりたとえば４００℃程度の温度条件下で厚さが約５００オングストローム〜約１５０００オングストロームのシリコン酸化膜からなる上層側層間絶縁膜１９２を形成する。これらの層間絶縁膜１９１、１９２によって、第２の層間絶縁膜１９が形成される。
【００５５】
ここで、ペルヒドロポリシラザンとは無機ポリシラザンの一種であり、大気中で焼成することによってシリコン酸化膜に転化する塗布型コーティング材料である。たとえば、東燃（株）製のポリシラザンは、−（ＳｉＨ2 ＮＨ）−を単位とする無機ポリマーであり、キシレンなどの有機溶剤に可溶である。従って、この無機ポリマーの有機溶媒溶液（たとえば、２０％キシレン溶液）を塗布液としてスピンコート法（たとえば、２０００ｌｒｐｍ、２０秒間）で塗布した後、４５０℃の温度で大気中で焼成すると、水分や酸素と反応し、ＣＶＤ法で成膜したシリコン酸化膜と同等以上の緻密なアモルファスのシリコン酸化膜を得ることができる。従って、この方法で成膜した層間絶縁膜１９１（シリコン酸化膜）はＣＶＤ法で形成した層間絶縁膜と同様の信頼性を有しているとともに、ドレイン電極１４に起因する凹凸などを平坦化してくれる。
【００５６】
次に、図１０（Ｃ）に示すように、フォトリソグラフィ技術を用いて、絶縁膜１８、１９にコンタクトホールを形成するためのレジストマスクＲＭ６を形成する。
【００５７】
次に、レジストマスクＲＭ６を介して第２の層間絶縁膜１９にエッチングを行い、図１０（Ｄ）に示すように、ドレイン電極１４に対応する部分にコンタクトホールを形成する。
【００５８】
次に、図１１（Ａ）に示すように、第２の層間絶縁膜１９の表面側に、厚さが約４００オングストローム〜約２０００オングストロームのＩＴＯ膜８０をスパッタ法などで形成した後、フォトリソグラフィ技術を用いて、ＩＴＯ膜８０をパターニングするためのレジストマスクＲＭ７を形成する。
【００５９】
次に、レジストマスクＲＭ７を介してＩＴＯ膜８０にエッチングを行って、図１１（Ｂ）に示すように、ドレイン電極１４に電気的に接続する画素電極８を形成する。
【００６０】
次に、図１１（Ｃ）に示すように、画素電極８の表面側に、ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜を形成した後、それを４５０℃の温度で大気中で焼成することによってポリシラザンを水分や酸素と反応させ、透明なアモルファスのシリコン酸化膜（保護膜４５）を形成する。このペルヒドロポリシラザンとは、前記したように、無機ポリシラザンの一種であり、大気中で焼成することによってシリコン酸化膜に転化する塗布型コーティング材料である。従って、この方法で成膜した保護膜４５は画素電極８に起因する凹凸などを平坦化してくれる。
【００６１】
次に、図１１（Ｄ）に示すように、保護膜４５の表面にポリイミド膜（配向膜４６）を形成する。それには、ブチルセロソルブやｎ−メチルピロリドンなどの溶媒に５〜１０重量％のポリイミドやポリアミド酸を溶解させたポリイミド・ワニスをフレキソ印刷した後、加熱・硬化（焼成）する。そして、図６（Ａ）に示す構造のポリイミド膜を形成した基板を、図６（Ｂ）に示すように、金属製のロール５０１上に付したレーヨン系繊維からなるパフ布５０２でポリイミド膜を一定方向に擦り、ポリイミド分子を表面近傍で一定方向に配列させる。その結果、後で充填した液晶分子とポリイミド分子との相互作用により液晶分子が一定方向に配列する。
【００６２】
このとき、第２層間絶縁膜１９の表面では画素電極８に起因する凹凸があるが、この凹凸はポリシラザン塗布膜を焼成して得た保護膜４５によって平坦化されているので、配向膜４６の表面は平坦である。従って、ラビング処理時に配向膜４６表面をパフ布で擦っても配向膜４６の凸部が削られることがないので、配向膜４６表面に筋状の傷が付くことがない。よって、配向膜４６表面の傷に起因する液晶に配向不良を確実に防止できるので、液晶装置での表示の品位が向上する。
【００６３】
（対向基板ＯＰの製造方法）
これに対して、図７に示す対向基板ＯＰを製造するには、レンズアレイ基板ＬＡに対してマイクロレンズＬを覆うように薄板ガラス４９を接着剤４８により貼り合わされた後、薄板ガラス４９の表面を研磨し平行出しを行う。
【００６４】
次に、ＩＴＯ膜によって対向電極３１を形成した後、対向電極３１の表面のうち、マイクロレンズＬの境界領域に対応する領域に対して、フォトリソグラフィ技術を用いてクロム膜などからなる遮光膜６を形成する。
【００６５】
次に、対向電極３１および遮光膜６の表面側に、ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜を形成した後、それを４５０℃の温度で大気中で焼成することによってポリシラザンを水分や酸素と反応させ、透明なアモルファスのシリコン酸化膜（保護膜４４）を形成する。このペルヒドロポリシラザンとは、前記したように、無機ポリシラザンの一種であり、大気中で焼成することによってシリコン酸化膜に転化する塗布型コーティング材料である。従って、この方法で成膜した保護膜４４は遮光膜６に起因する凹凸などを平坦化してくれる。
【００６６】
次に、保護膜４４の表面にポリイミド膜（配向膜４７）を形成する。この場合も、ブチルセロソルブやｎ−メチルピロリドンなどの溶媒に５〜１０重量％のポリイミドやポリアミド酸を溶解させたポリイミド・ワニスをフレキソ印刷した後、加熱・硬化（焼成）する。そして、図７（Ａ）に示す構造のポリイミド膜を形成した基板を、図７（Ｂ）に示すように、金属製のロール５０１上に付したレーヨン系繊維からなるパフ布５０２でポリイミド膜を一定方向に擦り、ポリイミド分子を表面近傍で一定方向に配列させる。その結果、後で充填した液晶分子とポリイミド分子との相互作用により液晶分子が一定方向に配列する。
【００６７】
このとき、対向電極３１の表面では遮光膜６の凹凸があるが、この凹凸はポリシラザン塗布膜を焼成して得た保護膜４４によって平坦化されているので、配向膜４７の表面は平坦である。従って、ラビング処理時に配向膜４７表面をパフ布で擦っても配向膜４７の凸部が削られることがないので、配向膜４７表面に筋状の傷が付くことがない。よって、配向膜４７表面の傷に起因する液晶に配向不良を確実に防止できるので、液晶装置での表示の品位が向上する。
【００６８】
（液晶装置への組立て工程）
このように構成した対向基板ＯＰとアクティブマトリクス基板ＡＭとを用いて液晶装置１を組み立てるには、図７に示すように、アクティブマトリクス基板ＡＭにシール材５２を塗布した後、スペーサ３７を散布し、しかる後に、対向基板ＯＰとアクティブマトリクス基板ＡＭとを貼り合わせる。そして、シール材５２の途切れ部分である液晶注入口２４１から液晶３９を減圧注入した後、液晶注入口２４１を封止剤２４２で塞ぐ。このようにして液晶装置１を組み立てた後、偏光板（図示せず。）などの貼り付けを行う。
【００６９】
（その他の形態）
なお、上記形態では、画素電極８の表面を保護膜４５が覆う形態になっていたが、画素電極８の表面が保護膜４５から露出している構成であってもよい。
【００７０】
また、各画素に形成される画素スイッチング用のＴＦＴとしては、正スタガ型またはコプラーナ型のポリシリコンＴＦＴを用いた例で説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴなど、他の形式のＴＦＴを画素スイッチング用に用いてもよい。
【００７１】
さらに、上記形態では本発明をアクティブマトリクス基板に適用した例であったが、パッシッブマトリクスタイプの液晶装置に本発明を適用してもよい。
【００７２】
［液晶装置の電子機器への適用］
次に、液晶装置１を備えた電子機器の一例を、図１２および図１３を参照して説明する。
【００７３】
まず、図１２には、上記の各形態に係る液晶装置１と同様に構成された液晶装置を備えた電子機器の構成をブロック図で示してある。
【００７４】
図１２において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００６、クロック発生回路１００８、および電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスクなどのメモリ、テレビ信号の画信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、所定フォーマットの画像信号を処理して表示情報処理回路１００２に出力する。この表示情報出力回路１００２は、たとえば増幅・極性反転回路、シリアル−パラレル変換回路、ローテーション回路、ガンマ補正回路、あるいはクランプ回路等の周知の各種処理回路を含んで構成され、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫとともに駆動回路１００４に出力する。駆動回路１００４は、液晶装置１を駆動する。電源回路１０１０は、上述の各回路に所定の電源を供給する。なお、前記した液晶装置１のように、液晶装置１００６を構成するアクティブマトリクス基板ＡＭの上に駆動回路１００４を形成してもよく、それに加えて、表示情報処理回路１００２もアクティブマトリクス基板ＡＭの上に形成してもよい。
【００７５】
このような構成の電子機器としては、液晶装置１を透過型で構成した場合には、図１３を参照して後述する投射型液晶表示装置（液晶プロジェクタ）、マルチメディア対応のパーソナルコンピュータ（ＰＣ）、およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルなどを挙げることができる。
【００７６】
図１３に示す投射型液晶表示装置１１００は、前記の駆動回路１００４がアクティブマトリクス基板ＡＭ上に搭載された液晶装置１を含む液晶モジュールを３個準備し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ、１００Ｂとして用いたプロジェクタとして構成されている。この液晶プロジェクタ１１００では、メタルハライドランプなどの白色光源のランプユニット１１０２から光が出射されると、３枚のミラー１１０６および２枚のダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの３原色に対応する光成分Ｒ、Ｇ、Ｂに分離され（光分離手段）、対応するライトバルブ１００Ｒ、１００Ｇ、１００Ｂ（液晶装置１００／液晶ライトバルブ）に各々導かれる。この際に、光成分Ｂは、光路が長いので、光損失を防ぐために入射レンズ１１２２、リレーレンズ１１２３、および出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによって各々変調された３原色に対応する光成分Ｒ、Ｇ、Ｂは、ダイクロイックプリズム１１１２（光合成手段）に３方向から入射され、再度合成された後、投射レンズ１１１４を介してスクリーン１１２０などにカラー画像として投射される。
【００７７】
次に、この表示装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１５は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた表示装置１００５の背面にバックライトを付加することにより構成されている。
【００７８】
さらに、この液晶パネルを、携帯電話に適用した例について説明する。図１６は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の表示装置１００５を備えるものである。この反射型の表示装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【００７９】
【発明の効果】
以上説明したように、本発明に係る液晶装置において、配向膜の下地に相当する保護膜は、ポリシラザン塗布膜から形成した絶縁膜であるため、電極に起因する凹凸を平坦化する。従って、下層側の凹凸が配向膜の表面にまで反映されることがないので、配向膜の表面は平坦である。それ故、ラビング時に配向膜表面をパフ布で擦っても配向膜の凸部が削られることがないので、配向膜表面に筋状の傷が付くことがない。よって、配向膜表面の傷に起因する液晶に配向不良を確実に防止できるので、液晶装置での表示の品位が向上する。また、ポリシラザン塗布膜から形成した絶縁膜は、ポリエステル樹脂と違って誘電率が高いのので、比較的厚く形成することができるので、凹凸を確実に平坦化することができる。
【図面の簡単な説明】
【図１】本発明を適用したアクティブマトリクス型を用いた表示装置の平面図である。
【図２】図１のＨ−Ｈ′線における断面図である。
【図３】図１に示すアクティブマトリクス基板の構成を示すブロック図である。
【図４】図１に示すアクティブマトリクス基板に形成された画素の構成を示す平面図である。
【図５】図４のＡ−Ａ′線における断面図である。
【図６】（Ａ）、（Ｂ）はそれぞれ、ポリイミドの構造およびラビング装置の説明図である。
【図７】図１に示す表示装置の端部を拡大して示す断面図である。
【図８】（Ａ）〜（Ｅ）は、図１に示す表示装置の製造方法を示す工程断面図である。
【図９】（Ａ）〜（Ｄ）は、図１に示す表示装置の製造方法において図８に示す工程に続いて行う各工程を示す工程断面図である。
【図１０】（Ａ）〜（Ｄ）は、図１に示す表示装置の製造方法において図９に示す工程に続いて行う各工程を示す工程断面図である。
【図１１】（Ａ）〜（Ｄ）は、図１に示す表示装置の製造方法において図１０に示す工程に続いて行う各工程を示す工程断面図である。
【図１２】図４および図５に示す表示装置の使用例を示す電子機器の回路構成を示すブロック図である。
【図１３】図１および図２に示す表示装置の使用例を示す投射型液晶表示装置の全体構成図である。
【図１４】従来のアクティブマトリクス基板に形成された画素の構成を示す断面図である。
【図１５】表示装置を電子機器に用いた図である。
【図１６】表示装置を電子機器に用いた図である。
【符号の説明】
１ 表示装置
６ 遮光膜
８ 画素電極
１０ 画素スイッチング用のＴＦＴ
１８ 第１層間絶縁膜
１９ 第２層間絶縁膜
３１ 対向電極
３９ 液晶
４０ 液晶封入領域
４４、４５ 保護膜
４６、４７ 配向膜
４８ 接着剤
４９ 薄板ガラス
５２ シール材
９０ データ線
９４ 液晶セル
１９１ 第２層間絶縁膜の下層側層間絶縁膜
１９２ 第２層間絶縁膜の上層側層間絶縁膜
ＡＭ アクティブマトリクス基板
Ｌ マイクロレンズ（小さな凸レンズ）
ＬＡ レンズアレイ基板
ＬＢ 対向基板の周辺領域
ＯＰ 対向基板
Claims (5)
- マトリクス状に形成されてなる画素電極と、前記画素電極に対応して形成された薄膜トランジスタと、前記薄膜トランジスタに接続してなるデータ線とドレイン電極および走査線とを有し、前記画素電極と前記ドレイン電極とが接続されてなるアクティブマトリクス基板において、
前記画素電極の上層には、前記画素電極、前記スイッチング素子、前記データ線および走査線を覆うようにポリシラザンからなる保護膜が形成され、
前記ドレイン電極と前記画素電極との間には層間絶縁膜が形成され、
前記層間絶縁膜は、ポリシラザンから形成した下層側層間絶縁膜、および該下層側層間絶縁膜の上にＣＶＤ法により形成した上層側層間絶縁膜からなることを特徴とするアクティブマトリクス基板。 - 請求項１に記載のアクティブマトリクス基板と対向する基板との間に電気光学物質を挟持してなることを特徴とする表示装置。
- 前記保護膜の表面には配向膜が形成されていることを特徴と
する請求項２に記載の表示装置。 - 請求項２乃至３のいずれかに記載の表示装置において、前記一対の基板のうち一方の基板には、マトリクス状に形成されてなる画素電極、該画素電極に接続してなる薄膜トランジスタ、該薄膜トランジスタに接続してなるデータ線および走査線が形成されてなることを特徴とする表示装置。
- 請求項２乃至４のいずれかに記載の表示装置を搭載したことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11640499A JP3714022B2 (ja) | 1999-04-23 | 1999-04-23 | アクティブマトリクス基板、表示装置、及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11640499A JP3714022B2 (ja) | 1999-04-23 | 1999-04-23 | アクティブマトリクス基板、表示装置、及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000305072A JP2000305072A (ja) | 2000-11-02 |
| JP3714022B2 true JP3714022B2 (ja) | 2005-11-09 |
Family
ID=14686221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11640499A Expired - Fee Related JP3714022B2 (ja) | 1999-04-23 | 1999-04-23 | アクティブマトリクス基板、表示装置、及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3714022B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3938112B2 (ja) | 2002-11-29 | 2007-06-27 | セイコーエプソン株式会社 | 電気光学装置並びに電子機器 |
| JP2007094368A (ja) * | 2005-09-01 | 2007-04-12 | Seiko Epson Corp | マイクロレンズ基板、マイクロレンズ基板の製造方法、液晶パネルおよび投射型表示装置 |
| JP2008233486A (ja) * | 2007-03-20 | 2008-10-02 | Stanley Electric Co Ltd | 液晶表示素子の製造方法 |
| CN105159000B (zh) * | 2015-09-25 | 2018-07-06 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板及液晶显示面板 |
-
1999
- 1999-04-23 JP JP11640499A patent/JP3714022B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000305072A (ja) | 2000-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6692983B1 (en) | Method of forming a color filter on a substrate having pixel driving elements | |
| US6839108B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| KR100528626B1 (ko) | 반투과·반사형 전기 광학 장치, 전자 기기, 및반투과·반사형 전기 광학 장치의 제조 방법 | |
| US6358759B1 (en) | Method for manufacturing electro-optical device, electro-optical device, and electronic equipment | |
| JP3786515B2 (ja) | 液晶装置及びその製造方法並びに電子機器 | |
| US7764325B2 (en) | Electro-optical device, method of producing the same, and electronic apparatus | |
| KR100511578B1 (ko) | 반사형 전기 광학 장치 및 전자기기 | |
| JP2003098538A (ja) | 電気光学装置及びその製造方法 | |
| KR20030076421A (ko) | 전기 광학 장치 및 그 제조 방법 및 전자기기 | |
| JP3714022B2 (ja) | アクティブマトリクス基板、表示装置、及び電子機器 | |
| JP4371089B2 (ja) | 液晶装置およびそれを用いた表示装置 | |
| JP4154880B2 (ja) | 電気光学装置及びその製造方法 | |
| JP4035992B2 (ja) | 電気光学装置、電子機器、および電気光学装置の製造方法 | |
| JP3835068B2 (ja) | アクティブマトリクス基板及び電気光学装置及び電子機器 | |
| JP3951694B2 (ja) | 半透過・反射型電気光学装置、電子機器、および半透過・反射型電気光学装置の製造方法 | |
| JP4058869B2 (ja) | 電気光学装置及びその製造方法、並びにプロジェクタ | |
| JPH11183934A (ja) | 液晶パネル及びその製造方法並びに電子機器 | |
| JP3642326B2 (ja) | 液晶パネル、電子機器、及びｔｆｔアレイ基板 | |
| JP3726567B2 (ja) | アクティブマトリクス基板、電気光学装置及び電子機器 | |
| JP4400027B2 (ja) | 半透過・反射型電気光学装置、およびそれを用いた電子機器 | |
| JP3788086B2 (ja) | 電気光学装置およびそれを用いた表示装置 | |
| JP2006126867A (ja) | アクティブマトリクス基板及び電気光学装置及び電子機器 | |
| JP4023111B2 (ja) | 電気光学装置の製造方法 | |
| JP4522666B2 (ja) | Ｔｆｔアレイ基板、液晶パネル及び液晶プロジェクタ | |
| JP2007193260A (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050815 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |