JP3726567B2 - アクティブマトリクス基板、電気光学装置及び電子機器 - Google Patents
アクティブマトリクス基板、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP3726567B2 JP3726567B2 JP20190299A JP20190299A JP3726567B2 JP 3726567 B2 JP3726567 B2 JP 3726567B2 JP 20190299 A JP20190299 A JP 20190299A JP 20190299 A JP20190299 A JP 20190299A JP 3726567 B2 JP3726567 B2 JP 3726567B2
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- pixel
- electrode
- film
- matrix substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス基板、電気光学装置及び電子機器に関する。
【０００２】
【従来の技術】
電気光学装置の一例である液晶装置は、例えば、図６の断面図に示すように、透明な一方の基板の一例を構成する薄膜トランジスタ（ＴＦＴ：Thin Film Transisitor）駆動によるアクティブマトリックス基板１００と、これに対向配置される透明な他方の基板の一例を構成する対向基板２００とを備えている。アクティブマトリックス基板１００は、例えば石英基板からなり、対向基板２００は、例えばガラス基板や石英基板からなる。アクティブマトリックス基板１００には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜（Indium Tin Oxide膜）膜などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【０００３】
他方、対向基板２００には、その全面に渡って対向電極（共通電極）３２が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２３が設けられている。対向電極３２は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２３は、ポリイミド薄膜などの有機薄膜からなる。各画素の開口領域（即ち、画像表示領域内において実際に入射光が透過して表示に有効に寄与する領域）以外の領域に、ブラックマスク或いはブラックマトリクス（以降ＢＭと称する）と称される遮光膜２２が設けられている。
【０００４】
【発明が解決しようとする課題】
従来、ラビングをする際、画素電極内に生じる段差部において配向不良が生じていた。特に、ラビング方向と交差する辺において配向不良が生じる。また、図８に示すようにラビングローラによるラビング方向に対して下り勾配となる段差部分Ｅにおいて液晶の配向不良（ドメイン）が特に生じやすいので、図７に示すラビング開始点側の辺Ｃ及びＤ付近では辺に沿って配向不良が生じやすい。このような辺に沿って液晶の配向不良が生じる部分は、表示品質が悪く遮光する必要がある。対向基板側の遮光膜（ＢＭなど）で遮光する場合、アクティブマトリクス基板と対向基板との位置合わせずれが原因で開口率が減少してしまう。詳しくは、アクティブマトリクス基板と対向基板との位置合わせを行う場合、両者の製造誤差や基板の伸縮が原因で必ず合わせずれが起こる。このため予めこのずれ量を見込んで対向基板側に形成するＢＭの幅を設定するので、ＢＭの幅は遮光したい領域よりも必ずある一定の幅で太く設計しなければならない。そのため、表示領域として使用できる領域を一部ＢＭで覆ってしまうことになる。従って、開口率が低下してしまうという問題がある。高精細パネルでなければ、１画素が大きく、有効画素面積に対して損なわれる領域の割合が少ないので問題は比較的少ない。しかし、高精細パネルになれば、１画素が小さくなり、有効画素面積に対して損なわれる領域の割合も大きくなるので、開口率が低下する割合も高くなり、大きな問題となる。
【０００５】
このようなラビングによる液晶の配向不良を生じる部分を隠す目的で、保持容量電極（以下、容量線ともいう）３ｂをデータ線の中心に対してオフセット配置（長さ関係がＡ＞Ｂ）して表示不良部を隠している。保持容量電極は金属で形成されるので結果的に遮光されることになる。この場合、ラビングによる液晶の配向不良を生じる部分を隠すだけで、ラビングによる液晶の配向不良を生じる部分を減少させるものではない。
【０００６】
ラビングによる液晶の配向不良を生じる部分を少なくすれば、その分だけラビングによる液晶の配向不良を生じる部分を隠すための遮光膜の面積も少なくて済み、その分だけ開口率を向上できる。
【０００７】
本発明は上述した背景の下になされたものであり、ラビングによる液晶の配向不良を生じる部分を少なくでき、開口率を向上できる電気光学装置及びその製造方法等の提供を目的とする。
【０００８】
【課題を解決するための手段】
本発明のアクティブマトリクス基板は、マトリクス状に形成されてなる複数の画素電極と、前記画素電極に接続してなるスイッチング素子と、前記スイッチング素子に接続してなる複数の走査線と複数のデータ線とを有してなるアクティブマトリクス基板において、前記画素電極よりも下層に形成されてなり、かつ前記アクティブマトリクス基板に施されるラビングのラビング方向に対し前記画素電極の上流側における領域において少なくとも前記画素電極と重なる領域を有する金属層の前記画素電極と重なる領域に存在する辺に、前記ラビング方向とほぼ平行な辺が形成されてなることを特徴とする。
【０００９】
本発明のこのような構成によれば、金属層に形成される少なくとも１辺の方向をラビング方向に近づける又はラビング方向と一致させることによって、段差が原因でラビングによる液晶の配向不良の出る辺の部分が少なくなる。したがって、従来液晶の配向不良であった部分を遮光膜（例えば対向基板側の遮光膜）等で隠す必要なくなり、その分だけ高開口率となる。
【００１０】
また、ラビング方向とほぼ平行な辺を有する金属層（辺）の形状は、例えば、図１０（１）〜（４）に示すような形状とすることができる。図１０（４）は縦方向の辺の場合の例である。金属層の例としては例えば容量線などが挙げられる。
【００１１】
本発明では、前記金属層に形成される前記ラビング方向とほぼ平行な辺は前記走査線の延伸方向に対してほぼ４５°で交差してなることが好ましい。
【００１２】
このような構成によれば、通常は走査線と４５°で交差する方向をラビング方向としているので、走査線と０°又は９０°で交差するの従来の方向の辺について、ラビングによる液晶の配向不良を抑制するとともに、走査線と４５°で交差する方向の辺すなわちラビング方向と平行な方向の辺を少なくとも一つ形成することで液晶の配向不良となる部分を低減し高開口率にできる。
【００１３】
具体的には、例えば、従来は、図１１（１）に示すように容量線３ｂによる実質的遮光部（左下がりの斜線を引いた部分）に対し、図１１（２）に示すように対向基板側の合わせずれΔを考慮しＢＭ２２（右下がりの斜線を引いた部分）を形成している。一方、本発明においては、容量線３ｂによる実質的遮光部（左下がりの斜線を引いた部分）を図１２（１）に示すようなジグザグ形状としている。即ち画素電極内の段差部からなる辺がジグザグ形状している。図１１（１）と図１２（１）とは、容量線による実質的遮光部と光透過部との面積比は同じである。図１２（１）の場合、図１１（１）に比べ、辺の長さは√２倍となるが、ラビング方向と交差する辺Ｄ3だけを遮光すればよく、遮光すべき辺の長さは約１／２倍となり、さらに合わせずれ量Δは同じなので、図１２（２）に示すように図１１（１）に比べ約√２／２倍の面積のＢＭ２２（右下がりの斜線を引いた部分）を形成すればよい。つまり、本発明では、合わせずれのために損なわれる面積は小さくて済み、開口率を向上できる。
【００１４】
透過型の液晶表示装置では開口率が向上するとバックライトの光利用効率が向上して消費電力を下げられるので、ひいてはバッテリー使用による連続動作時間が長くなる。
【００１５】
本発明の電気光学装置の一態様では、前記走査線の延伸方向に対して０°＜θ＜９０°の範囲で交差する方向の辺が、前記アクティブマトリクス基板に施されるラビングのラビング方向に対してほぼ平行であることが好ましい。
【００１６】
このような構成によれば、ラビング方向と平行な方向を向いた辺が、ラビングによる液晶の配向不良が最も出にくいので、それだけ高開口率にできる。
【００１７】
本発明の電子機器は、上記本発明の電気光学を備えたことを特徴とする。
【００１８】
本発明のこのような構成によれば、優れた電気光学を備えた電子機器が得られる。
【００１９】
【発明の実施の形態】
次に、本発明の実施の形態について説明する。
【００２０】
（実施の形態１）
図１は、本形態に係る電気光学装置を対向基板の側からみた平面図である。図２は、図１のＨ−Ｈ′線で切断したときの電気光学装置の断面図である。
【００２１】
図１および図２に示すように、電気光学装置３００は、石英ガラスや耐熱ガラスなどの絶縁基板１０の表面に画素電極９ａがマトリクス状に形成されたアクティブマトリクス基板１００と、同じく石英ガラスや耐熱ガラスなどの絶縁基板４１の表面に対向電極３２が形成された対向基板２００と、これらの基板間に電気光学物質として封入、挟持されている液晶３９とから概略構成されている。アクティブマトリクス基板１００と対向基板２００とは、対向基板２００の外周縁に沿って形成されたギャップ材含有のシール材５９によって所定の間隙（セルギャップ）を介して貼り合わされている。
【００２２】
対向基板２００はアクティブマトリクス基板１００よりも小さく、アクティブマトリクス基板１００の周辺部分は、対向基板２００の外周縁よりはみ出た状態に貼り合わされる。従って、アクティブマトリクス基板１００の駆動回路（走査線駆動回路７０やデータ線駆動回路６０）や入出力端子４５は対向基板２００から露出した状態にある。ここで、シール材５９は部分的に途切れているので、この途切れ部分によって、液晶注入口２４１が構成されている。このため、対向基板２００とアクティブマトリクス基板１００とを貼り合わせた後、シール材５９の内側領域を減圧状態にすれば、液晶注入口２４１から液晶３９を減圧注入でき、液晶３９を封入した後、液晶注入口２４１を封止材２４２で塞げばよい。なお、アクティブマトリクス基板１００には、シール材５９の形成領域の内側において、画面表示領域１１を見切りするための遮光膜５５が形成されている。また、対向基板２００には、アクティブマトリクス基板１００の各画素電極９ａの境界領域に対応する領域に遮光膜５７が形成されている。
【００２３】
また、対向基板２００およびアクティブマトリクス基板１００の光入射側の面あるいは光出射側には、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光板（図示せず）などが所定の向きに配置される。
【００２４】
このように構成した電気光学装置３００において、アクティブマトリクス基板１００では、データ線（図示せず）および後述する画素ＴＦＴ５０を介して画素電極９ａに印加した画像信号によって、画素電極９ａと対向電極３２との間において液晶３９の配向状態を画素毎に制御し、画像信号に対応した所定の画像を表示する。従って、アクティブマトリクス基板１００では、データ線および画素ＴＦＴ５０を介して画素電極９ａに画像信号を供給するとともに、対向電極３２にも所定の電位を印加する必要がある。そこで、電気光学装置３００では、アクティブマトリクス基板１００の表面のうち、対向基板２００の各コーナー部に対向する部分には、データ線などの形成プロセスを援用してアルミニウム膜などからなる上下導通用の第１の電極４７が形成されている。一方、対向基板２００の各コーナー部には、対向電極３２の形成プロセスを援用してＩＴＯ（Indium Tin Oxide）膜などからなる上下導通用の第２の電極４８が形成されている。さらに、これらの上下導通用の第１の電極４７と第２の電極４８とは、エポキシ樹脂系の接着剤成分に銀粉や金めっきファイバーなどの導電粒子が配合された導通材５６によって電気的に導通している。それ故、電気光学装置３００では、アクティブマトリクス基板１００および対向基板２００のそれぞれにフレキシブル配線基板などを接続しなくても、アクティブマトリクス基板１００のみにフレキシブル配線基板９９を接続するだけで、アクティブマトリクス基板１００および対向基板２００の双方に所定の信号を入力することができる。
【００２５】
（アクティブマトリクス基板の全体構成）
図３は、電気光学装置３００に用いたアクティブマトリクス基板の構成を模式的に示すブロック図である。
【００２６】
図３に示すように、本形態の駆動回路内蔵型のアクティブマトリクス基板では、絶縁基板（図示せず）上に、互いに交差する複数の走査線２０と複数のデータ線３０とに接続するスイッチング素子５０が形成されてなり、スイッチング素子５０に接続して画素電極９ａがマトリクス状に構成されている。走査線２０はタンタル膜、アルミニウム膜、アルミニウムの合金膜などで構成され、データ線３０はアルミニウム膜あるいはアルミニウム合金膜などで構成され、それぞれ単層もしくは積層されている。これらの画素電極９ａが形成されている領域が画素部１１（画面表示領域）である。
【００２７】
絶縁基板上における画素部１１の外側領域（周辺部分）には、複数のデータ線３０のそれぞれに画像信号を供給するデータ線駆動回路６０が構成されている。また、走査線２０の両端部のそれぞれには、各々の走査線２０に画素選択用の走査信号を供給する走査線駆動回路７０が構成されている。
【００２８】
データ線駆動回路６０には、Ｘ側シフトレジスタ回路、Ｘ側シフトレジスタ回路から出力された信号に基づいて動作するアナログスイッチとしてのＴＦＴ６５１を備えるサンプルホールド回路、６相に展開された各画像信号に対応する６本の画像信号線６７１などが構成されている。本例において、データ線駆動回路６０は、前記のＸ側シフトレジスタ回路が４相で構成されており、入出力端子を介して外部からスタート信号、クロック信号、およびその反転クロック信号がＸ側シフトレジスタ回路に供給され、これらの信号によってデータ線駆動回路６０が駆動される。従って、サンプルホールド回路は、前記のＸ側シフトレジスタ回路から出力された信号に基づいて各ＴＦＴ６５１が動作し、画像信号線６７１を介して供給される画像信号を所定のタイミングでデータ線３０に取り込み、各画素電極９ａに供給することが可能である。
【００２９】
一方、走査線駆動回路７０には、端子を介して外部からスタート信号、クロック信号、およびその反転クロック信号が供給され、これらの信号によって走査線駆動回路７０が駆動される。
【００３０】
（画素およびＴＦＴの構造）
図４は、図３に示すアクティブマトリクス基板の画素部のコーナー部分を拡大して示す平面図である。図５は、図３に示すアクティブマトリクス基板の画素の等価回路図である。図６は、図４の画素ＴＦＴ部のＡ−Ａ′線における断面図断面図である。
【００３１】
図４および図５からわかるように、画素電極９ａには、走査線２０およびデータ線３０に接続する画素スイッチング用のＴＦＴ５０が形成されている。また、各画素電極９ａに向けては容量線３ｂも形成されている。
【００３２】
次に図６の断面図に示すように、電気光学装置は、透明な一方の基板の一例を構成するアクティブマトリクス基板板１００と、これに対向配置される透明な他方の基板の一例を構成する対向基板２００とを備えている。アクティブマトリクス基板１００と対向基板２００は例えばガラス基板や石英基板からなる。アクティブマトリクス基板１００には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜（Indium Tin Oxide膜）などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００３３】
他方、対向基板２００には、その全面に渡って対向電極（共通電極）３２が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２３が設けられている。対向電極３２は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２３は、ポリイミド薄膜などの有機薄膜からなる。
【００３４】
対向基板２００には、更に図６に示すように、各画素の開口領域（即ち、画像表示領域内において実際に入射光が透過して表示に有効に寄与する領域）以外の領域に、ブラックマスク或いはブラックマトリクスと称される第２遮光膜２２が設けられている。このため、対向基板２００の側から入射光が画素スイッチング用ＴＦＴ５０の半導体層１ａのチャネル領域１ａ’やＬＤＤ（Lightly Doped Drain）領域１ｂ及び１ｃに侵入することはない。更に、第２遮光膜２２は、コントラストの向上、色材の混色防止などの機能を有する。
【００３５】
このように構成され、画素電極９ａと対向電極３２とが対面するように配置されたアクティブマトリクス基板１００と対向基板２００との間には、前述のシール材（図１及び図２参照）により囲まれた空間に電気光学物質が封入され、電気光学物質層３９が形成される。電気光学物質層３９は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２３により所定の配向状態をとる。電気光学物質層３９は、例えば一種又は数種類のネマティック電気光学物質を混合した電気光学物質からなる。シール材は、二つの基板１００及び２００をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００３６】
図６に示すように、アクティブマトリクス基板１００と複数の画素スイッチング用ＴＦＴ５０との間には、絶縁膜１２が設けられている。絶縁膜１２は、アクティブマトリクス基板１００の全面に形成されることにより、画素スイッチング用ＴＦＴ５０のための下地膜としての機能をも有する。即ち、アクティブマトリクス基板１００の表面の研磨時における荒れや、ガラス基板からの不純物で画素スイッチング用ＴＦＴ５０の特性の劣化を防止する機能を有する。絶縁膜１２は、例えば、酸化シリコン膜、窒化シリコン膜等からなる。
【００３７】
図６において、画素スイッチング用ＴＦＴ５０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線の一部であるゲート電極３ａ、当該ゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線の一部であるソース電極６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ並びに低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。ソース領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用のドーパントをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ５０として用いられることが多い。
【００３８】
図６に示すように、ＴＦＴ５０は、走査線２０と同時形成されたゲート電極３ａと、データ線３０の一部としてのソース電極６ａが第１の層間絶縁膜４の第１のコンタクトホール４ａを介して電気的に接続するソース領域１ｄと、データ線３０と同時形成されたアルミニウム膜などから構成されたドレイン電極６ｂが第１の層間絶縁膜４の第２のコンタクトホール４ｂを介して電気的に接続するドレイン領域１ｅとを有している。また、第１の層間絶縁膜４の上層側には第２の層間絶縁膜７が形成されており、この第２の層間絶縁膜７に形成された第３のコンタクトホール８ａを介して、画素電極９ａがドレイン電極６ｂに対して電気的に接続している。
【００３９】
尚、図６では、説明を容易にするため、画素スイッチング用ＴＦＴ５０のゲート電極３ａをソース−ドレイン領域１ｄ及び１ｅ間に１個のみ配置したシングルゲート構造の場合を挙げて説明したが、本実施の形態では、これらの間に２個以上のゲート電極を配置したデュアルゲート或いはトリプルゲート構造としてもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。
【００４０】
（本実施の形態の特徴部分）
本実施の形態では、図７に示すように、画素電極９ａが容量線３ｂと重なる部分において容量線３ｂを退避させて画素電極９ａ（表示領域）を広げるとともに、この広げた領域における段差部からなる辺（実質的には容量線３ｂの加工端辺）の少なくとも一部Ｄ1を、ラビング方向にほぼ平行な辺としている。尚、図７において、上述した図１乃至図６で説明した部分については同一番号を付し説明を省略する。
【００４１】
ラビング方向に対してほぼ平行な辺Ｄ1を形成するには、画素電極（特に画素電極の周縁の付近）内に段差を形成する要因となる配線等（データ線、走査線、容量線、遮光層など）を形成するプロセスにおいて、これらに、ラビング方向に一致する辺が形成されるようパターニングするだけで良い。
【００４２】
尚、図７及び図９（１）に示すように広げた領域における一つの辺Ｄ1をラビング方向に一致させる（４５°とする）ことがもできるが、図９（２）に示すように広げた領域における二つの辺Ｄ1、Ｄ2をラビング方向に一致させることもできる。さらに、図１０（１）に示すように広げた領域における三つの辺をラビング方向に一致させることもできる。
【００４３】
尚、図７では、保持容量電極３ｂがデータ線３０の中心に対してのオフセット配置した構造の場合について説明したが、保持容量電極をオフセット配置しない場合についても同様に本発明を適用できる。
【００４４】
（他の実施の形態）
本発明の他の実施の形態では、凸状に形成された画素電極の周縁の辺又は画素電極内の辺について、図９及び図１０に示した態様の辺を形成した。
【００４５】
（アクティブマトリクス基板ＡＭの製造方法）
このような構成のアクティブマトリクス基板ＡＭを製造する方法を、図１３乃至１７を参照して説明する。これらの図は、本形態のアクティブマトリクス基板ＡＭの製造方法を示す工程断面図であり、いずれの図においても、図４のＡ−Ａ′線における断面に相当する。但し、ここでは画素用ＴＦＴ５０の製造方法のみについて説明することし、保持容量電極７２、各種の配線、走査線駆動回路７０、およびデータ線駆動回路６０などの製造方法の説明および図示を省略する。
【００４６】
まず、図１３（Ａ）に示すように、ガラス基板、たとえば無アリカリガラスや石英などからなる透明な絶縁基板１０の表面に直接、あるいは絶縁基板１０の表面に形成した下地保護膜（図示せず）の表面全体に、減圧ＣＶＤ法などにより厚さが約２００オングストローム〜約２０００オングストローム、好ましくは約１０００オングストロームのポリシリコン膜からなる半導体膜１を形成した後、フォトリソグラフィ技術を用いてレジストマスクＲＭ１を形成する。この半導体膜１の形成は、アモルファスシリコン膜を堆積した後、５００℃〜７００℃の温度で１時間〜７２時間、好ましくは４時間〜６時間の熱アニールを施してポリシリコン膜を形成したり、ポリシリコン膜を堆積した後、シリコンを打ち込み、非晶質化した後、熱アニールにより再結晶化してポリシリコン膜を形成する方法を用いてもよい。
【００４７】
次に、図１３（Ｂ）に示すように、レジストマスクＲＭｌを介して半導体膜１をパターニングし、側に島状の半導体膜１ａ（能動層）を形成する。
【００４８】
次に、島状にパターニングした半導体膜１ａの表面に残るレジストマスクＲＭｌに対し、図１３（Ｃ）に示すように、レジストマスクＲＭｌを除去する。
【００４９】
次に、図１３（Ｄ）に示すように、プラズマＣＶＤ法などにより半導体膜１ａの表面に厚さが約５００オングストローム〜約１５００オングストロームのシリコン酸化膜からなるゲート酸化膜２を形成する。あるいは、ゲート絶縁膜２としてシリコン窒化膜を用いてもよい。
【００５０】
次に、図１３（Ｅ）に示すように、ゲート電極などを形成するためのタンタル膜３を絶縁基板１０全面に形成した後、フォトリソグラフィ技術を用いてレジストマスクＲＭ２を形成する。
【００５１】
次に、図１３（Ｆ）に示すように、レジストマスクＲＭ２を介してタンタル膜３をパターニングし、ゲート電極３ａを形成する。
【００５２】
次に、ゲート電極３ａの形成に用いたレジストマスクＲＭ２に対し、図１４（Ａ）に示すように、レジストマスクＲＭ２除去する。
【００５３】
次に、図１４（Ｂ）に示すように、画素ＴＦＴ部および駆動回路のＮチャネルＴＦＴ部の側には、ゲート電極３ａをマスクとして、約１×１０１３／ｃｍ２〜約５×１０１３／ｃｍ２のドーズ量で低濃度の不純物イオン（リンイオン）の打ち込みを行い、画素ＴＦＴ部の側には、ゲート電極３ａに対して自己整合的に低濃度のソース領域１ｂ、および低濃度のドレイン領域１ｃを形成する。ここで、ゲート電極３ａの真下に位置しているため、不純物イオンが導入されなかった部分の半導体膜１ａは真性のチャネル領域となる。
【００５４】
次に、図１４（Ｃ）に示すように、画素ＴＦＴ部では、ゲート電極３ａよりの幅の広いレジストマスクＲＭ３を形成して高濃度の不純物イオン（リンイオン）を約１×１０１５／ｃｍ２〜約５×１０１５／ｃｍ２のドーズ量で打ち込み、高濃度のソース領域１ｄおよびドレイン領域１ｅを形成する。
【００５５】
これらの不純物導入工程に代えて、低濃度の不純物の打ち込みを行わずにゲート電極３ａより幅の広いレジストマスクＲＭ３を形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。また、ゲート電極３ａの上に高濃度の不純物（リンイオン）を打ち込んで、セルフアライン構造のソース領域およびドレイン領域を形成してもとよいことは勿論である。
【００５６】
また、図示を省略するが、周辺駆動回路のＰチャネルＴＦＴ部を形成するために、前記画素部およびＮチャネルＴＦＴ部をレジストで被覆保護して、ゲート電極をマスクとして、約１×１０１５／ｃｍ２〜約５×１０１５／ｃｍ２のドーズ量でボロンイオンを打ち込むことにより、自己整合的にＰチャネルのソース・ドレイン領域を形成する。なお、ＮチャネルＴＦＴ部の形成時と同様に、ゲート電極をマスクとして、約１×１０１３／ｃｍ２〜約５×１０１３／ｃｍ２のドーズ量で低濃度の不純物（ボロンイオン）を導入して、ポリシリコン膜に低濃度領域を形成した後、ゲート電極よりの幅の広いマスクを形成して高濃度の不純物（ボロンイオン）を約１×１０１５／ｃｍ２〜約５×１０１５／ｃｍ２のドーズ量で打ち込み、ＬＤＤ構造（ライトリー・ドープト・ドレイン構造）のソース領域およびドレイン領域を形成してもよい。また、低濃度の不純物の打ち込みを行わずに、ゲート電極より幅の広いマスクを形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。これらのイオン打ち込み工程によって、ＣＭＯＳ化が可能になり、周辺駆動回路の同一基板内への内蔵化が可能となる。
【００５７】
次に、不純物の導入に用いたレジストマスクＲＭ３に対し、大気圧下でのプラズマ照射、および水あるいは水系洗浄液での洗浄処理を行い、図１４（Ｄ）に示すように、レジストマスクＲＭ３を除去する。尚、不純物の導入に用いたレジストマスクＲＭ３は変質していて、硫酸による処理では短時間のうちの除去はできなかったが、プラズマ照射など本工程で示すレジスト除去方法であれば、短時間のうちに処理できる。
【００５８】
次に、図１４（Ｅ）に示すように、ゲート電極３ａの表面側にＣＶＤ法などにより、酸化シリコン膜やＳＯＧ膜（スピン・オン・グラス）などからなる第１の層間絶縁膜４を３０００オングストローム〜１５０００オングストローム程度の膜厚で形成した後、フォトリソグラフィ技術を用いて、第１の層間絶縁膜４にコンタクトホールや切断用孔を形成するためのレジストマスクＲＭ４を形成する。
【００５９】
次に、図１５（Ａ）に示すように、レジストマスクＲＭ４を介して第１の層間絶縁膜４にエッチングを行い、第１の層間絶縁膜４のうち、ソース領域１ｄおよびドレイン領域１ｅに対応する部分にコンタクトホール４ａ、４ｄをそれぞれ形成する。
【００６０】
次に、コンタクトホール４ａ、４ｄの形成に用いたレジストマスクＲＭ４に対し、図１５（Ｂ）に示すように、レジストマスクＲＭ４を除去する。
【００６１】
次に、図１５（Ｃ）に示すように、第１の層間絶縁膜４の表面側に、ソース電極などを構成するためのアルミニウム膜６をスパッタ法などで形成した後、フォトリソグラフィ技術を用いて、レジストマスクＲＭ５を形成する。
【００６２】
次に、レジストマスクＲＭ５を介してアルミニウム膜６にエッチングを行い、図１５（Ｄ）に示すように、ソース領域１ｄに第１のコンタクトホール４ａを介して電気的に接続するアルミニウム膜からなるソース電極６ａ（データ線の一部）と、ドレイン領域１ｅに第２のコンタクトホール４ｄを介して電気的に接続するドレイン電極６ｄとを形成する。
【００６３】
本実施の形態では、アルミニウム膜６にエッチングを行い、データ線及びデータ線の一部であるソース電極６ａを形成する際に、図７に示すように、隙間部３ｃにおいてデータ線３０を拡幅すると同時に、段差部Ｘ1、Ｘ2、Ｘ3、Ｘ4においてデータ線を拡幅している。段差部Ｘ1、Ｘ2、Ｘ3、Ｘ4上においてデータ線３０を拡幅部３０ａで拡幅することによって、段差部におけるデータ線の断線を防止している。この技術は高精細化のためデータ線の線幅が３μｍ以下となった場合であっても段差部におけるデータ線の細りや断線を防止できるので、高精細化に対応できる。この技術は、特に、大型ガラス基板上における高精細パネルにおいて必要かつ有効である。また、データ線３０に沿って保持容量電極３ｂが形成されていない部分３ｃにおいてデータ線を拡幅することによって、この部分がデータ線によって遮光できる。したがって、この部分を対向基板側の遮光膜で遮光する必要がなく、対向基板側の遮光膜が原因で生じる開口率の減少を回避でき、その分だけ開口率を向上できる。
【００６４】
次に、ソース電極６ａおよびドレイン電極６ｄの形成に用いたレジストマスクＲＭ５に対し、図１５（Ｅ）に示すように、レジストマスクＲＭ５を除去する。
【００６５】
次に、図１６（Ａ）に示すように、ソース電極６ａおよびドレイン電極６ｄの表面側に、ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜を焼成した絶縁膜７ａを形成する。さらに、この絶縁膜７ａの表面に、ＴＥＯＳを用いたＣＶＤ法によりたとえば４００℃程度の温度条件下で厚さが約５００オングストローム〜約１５０００オングストロームのシリコン酸化膜からなる絶縁膜７ｂを形成する。これらの絶縁膜７ａ、７ｂによって、第２の層間絶縁膜７が形成されるここで、ペルヒドロポリシラザンとは無機ポリシラザンの一種であり、大気中で焼成することによってシリコン酸化膜に転化する塗布型コーティング材料である。たとえば、東燃（株）製のポリシラザンは、−（ＳｉＨ２ＮＨ）−を単位とする無機ポリマーであり、キシレンなどの有機溶剤に可溶である。従って、この無機ポリマーの有機溶媒溶液（たとえば、２０％キシレン溶液）を塗布液としてスピンコート法（たとえば、２０００ｒｐｍ、２０秒間）で塗布した後、４５０℃の温度で大気中で焼成すると、水分や酸素と反応し、ＣＶＤ法で成膜したシリコン酸化膜と同等以上の緻密なアモルファスのシリコン酸化膜を得ることができる。従って、この方法で成膜した絶縁膜７ａ（シリコン酸化膜）は、層間絶縁膜として用いることができるとともに、ドレイン電極６ｄに起因する凹凸などを平坦化してくれる。それ故、液晶の配向状態が凹凸に起因して乱れることを防止できる。
【００６６】
次に、フォトリソグラフイ技術を用いて、第２の層間絶縁膜７にコンタクトホールを形成するためのレジストマスクＲＭ６を形成する。
【００６７】
次に、レジストマスクＲＭ６を介して第２の層間絶縁膜７にエッチングを行い、図１６（Ｂ）に示すように、ドレイン電極６ｄに対応する部分にコンタクトホール７ｃ、７ｄからなる第３のコンタクトホール８ａを形成する。
【００６８】
次に、第３のコンタクトホール８ａの形成に用いたレジストマスクＲＭ６に対し、図１６（Ｃ）に示すように、レジストマスクＲＭ６を除去する。
【００６９】
次に、図１６（Ｄ）に示すように、第２の層間絶縁膜７の表面側に、ドレイン電極を構成するための厚さが約４００オングストローム〜約２０００オングストロームのＩＴＯ膜９（Indium Tin Oxide）をスパッタ法などで形成した後、フォトリソグラフィ技術を用いて、ＩＴＯ膜９をパターニングするためのレジストマスクＲＭ７を形成する。
【００７０】
次に、レジストマスクＲＭ７を介してＩＴＯ膜９にエッチングを行って、図１７（Ａ）に示すように、第３のコンタクトホール８ａを介してドレイン電極６ｄに電気的に接続する画素電極９ａを形成する。
【００７１】
しかる後に、画素電極９ａの形成に用いたレジストマスクＲＭ７に対し、図１７（Ｂ）に示すように、レジストマスクＲＭ７を除去する。
【００７２】
（他の実施の態様）
以上図１から図１７を参照して説明した各実施の形態では、データ線駆動回路６０及び走査線駆動回路７０をアクティブマトリクス基板１００の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、アクティブマトリクス基板１００の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２００の投射光が入射する側及びアクティブマトリクス基板１００の出射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００７３】
以上説明した各実施の形態における液晶装置は、例えば、カラー液晶プロジェクタに適用されるため、３枚の液晶装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施の形態では、対向基板２００に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２２の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２００上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施の形態における液晶装置を適用できる。更に、対向基板２００上に１画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２００上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【００７４】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、各実施の形態は有効である。
【００７５】
更に、液晶装置の各画素のスイッチング素子として、ＴＦＴに変えて、ＴＦＤ、ＭＩＭ等の２端子型非線形素子を用いてもよい。この場合には、走査線及びデータ線のうちの一方を対向基板に設けてストライプ状の対向電極とし、他方を素子アレイ基板に設けて、各ＴＦＤ素子等を介して各画素電極に接続するように構成すればよい。
【００７６】
（電子機器）
次に、以上詳細に説明した電気光学装置（液晶装置など）３００を備えた電子機器の実施の形態について図１８から図２０を参照して説明する。
【００７７】
先ず図１８に、このように液晶装置３００を備えた電子機器の概略構成を示す。
【００７８】
図１８において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置３００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、シリアル−パラレル変換回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置３００を構成するアクティブマトリクス基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２６搭載してもよい。
【００７９】
次に図１９から図２０に、このように構成された電子機器の具体例を各々示す。
【００８０】
図１９において、電子機器の一例たる液晶プロジェクタ１１００は、上述した駆動回路１００４がアクティブマトリクス基板上に搭載された液晶装置３００を含む液晶表示モジュールを３個用意し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより各々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【００８１】
図２０において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００は、上述した液晶装置３００がトップカバーケース内に設けられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【００８２】
以上図１８から図２０を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、デジタルカメラ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが電子機器の例として挙げられる。
【図面の簡単な説明】
【図１】 実施形態におけるアクティブマトリクス基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図２】 図１のＨ−Ｈ’断面図である。
【図３】 アクティブマトリクス基板の構成を模式的に示すブロック図である。
【図４】 図３に示すアクティブマトリクス基板の画素部のコーナー部分を拡大して示す平面図である。
【図５】 図３に示すアクティブマトリクス基板の画素の等価回路図である。
【図６】 図４の画素ＴＦＴ部のＡ−Ａ′線における断面図断面図である。
【図７】 画素電極周辺におけるのラビング方向を向いた辺の一実施形態を説明するための部分拡大平面図である。
【図８】 ラビングによる配向不良を説明するための平面図である。
【図９】 ラビング方向を向いた辺の他の形態を説明するための平面図である。
【図１０】 ラビング方向を向いた辺の他の形態を説明するための平面図である。
【図１１】 従来における開口率の低下の様子を具体的に説明するための平面図である。
【図１２】 本発明における開口率の向上の様子を具体的に説明するための平面図である。
【図１３】 液晶装置の製造プロセスを順を追って示す工程図（その１）である。
【図１４】 液晶装置の製造プロセスを順を追って示す工程図（その２）である。
【図１５】 液晶装置の製造プロセスを順を追って示す工程図（その３）である。
【図１６】 液晶装置の製造プロセスを順を追って示す工程図（その４）である。
【図１７】 液晶装置の製造プロセスを順を追って示す工程図（その５）である。
【図１８】 本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１９】 電子機器の一例として液晶プロジェクタを示す断面図である。
【図２０】 電子機器の他の例としてパーソナルコンピュータを示す正面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１蓄積容量電極
２…ゲート絶縁膜
３ａ…ゲート電極
３ｂ…容量線（第２蓄積容量電極）
４…第１層間絶縁膜
４ａ…第１コンタクトホール
４ｂ…第２コンタクトホール
６ａ…ソース電極
７…第２層間絶縁膜
８ａ…第３コンタクトホール
９ａ…画素電極
１０…絶縁基板
１１…画素部（画面表示領域）
１２…絶縁膜
１６…配向膜
２０…走査線
２２…第２遮光膜
２３…配向膜
３０…データ線
３２…対向電極
３９…液晶層（電気光学物質層）
４１…絶縁膜
５０…画素スイッチング用ＴＦＴ
５９…シール材
７１…蓄積容量
６０…データ線駆動回路
７０…走査線駆動回路
１００…アクティブマトリクス基板
２００…対向基板
３００…電気光学装置（液晶装置）
【発明の属する技術分野】
本発明は、アクティブマトリクス基板、電気光学装置及び電子機器に関する。
【０００２】
【従来の技術】
電気光学装置の一例である液晶装置は、例えば、図６の断面図に示すように、透明な一方の基板の一例を構成する薄膜トランジスタ（ＴＦＴ：Thin Film Transisitor）駆動によるアクティブマトリックス基板１００と、これに対向配置される透明な他方の基板の一例を構成する対向基板２００とを備えている。アクティブマトリックス基板１００は、例えば石英基板からなり、対向基板２００は、例えばガラス基板や石英基板からなる。アクティブマトリックス基板１００には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜（Indium Tin Oxide膜）膜などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【０００３】
他方、対向基板２００には、その全面に渡って対向電極（共通電極）３２が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２３が設けられている。対向電極３２は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２３は、ポリイミド薄膜などの有機薄膜からなる。各画素の開口領域（即ち、画像表示領域内において実際に入射光が透過して表示に有効に寄与する領域）以外の領域に、ブラックマスク或いはブラックマトリクス（以降ＢＭと称する）と称される遮光膜２２が設けられている。
【０００４】
【発明が解決しようとする課題】
従来、ラビングをする際、画素電極内に生じる段差部において配向不良が生じていた。特に、ラビング方向と交差する辺において配向不良が生じる。また、図８に示すようにラビングローラによるラビング方向に対して下り勾配となる段差部分Ｅにおいて液晶の配向不良（ドメイン）が特に生じやすいので、図７に示すラビング開始点側の辺Ｃ及びＤ付近では辺に沿って配向不良が生じやすい。このような辺に沿って液晶の配向不良が生じる部分は、表示品質が悪く遮光する必要がある。対向基板側の遮光膜（ＢＭなど）で遮光する場合、アクティブマトリクス基板と対向基板との位置合わせずれが原因で開口率が減少してしまう。詳しくは、アクティブマトリクス基板と対向基板との位置合わせを行う場合、両者の製造誤差や基板の伸縮が原因で必ず合わせずれが起こる。このため予めこのずれ量を見込んで対向基板側に形成するＢＭの幅を設定するので、ＢＭの幅は遮光したい領域よりも必ずある一定の幅で太く設計しなければならない。そのため、表示領域として使用できる領域を一部ＢＭで覆ってしまうことになる。従って、開口率が低下してしまうという問題がある。高精細パネルでなければ、１画素が大きく、有効画素面積に対して損なわれる領域の割合が少ないので問題は比較的少ない。しかし、高精細パネルになれば、１画素が小さくなり、有効画素面積に対して損なわれる領域の割合も大きくなるので、開口率が低下する割合も高くなり、大きな問題となる。
【０００５】
このようなラビングによる液晶の配向不良を生じる部分を隠す目的で、保持容量電極（以下、容量線ともいう）３ｂをデータ線の中心に対してオフセット配置（長さ関係がＡ＞Ｂ）して表示不良部を隠している。保持容量電極は金属で形成されるので結果的に遮光されることになる。この場合、ラビングによる液晶の配向不良を生じる部分を隠すだけで、ラビングによる液晶の配向不良を生じる部分を減少させるものではない。
【０００６】
ラビングによる液晶の配向不良を生じる部分を少なくすれば、その分だけラビングによる液晶の配向不良を生じる部分を隠すための遮光膜の面積も少なくて済み、その分だけ開口率を向上できる。
【０００７】
本発明は上述した背景の下になされたものであり、ラビングによる液晶の配向不良を生じる部分を少なくでき、開口率を向上できる電気光学装置及びその製造方法等の提供を目的とする。
【０００８】
【課題を解決するための手段】
本発明のアクティブマトリクス基板は、マトリクス状に形成されてなる複数の画素電極と、前記画素電極に接続してなるスイッチング素子と、前記スイッチング素子に接続してなる複数の走査線と複数のデータ線とを有してなるアクティブマトリクス基板において、前記画素電極よりも下層に形成されてなり、かつ前記アクティブマトリクス基板に施されるラビングのラビング方向に対し前記画素電極の上流側における領域において少なくとも前記画素電極と重なる領域を有する金属層の前記画素電極と重なる領域に存在する辺に、前記ラビング方向とほぼ平行な辺が形成されてなることを特徴とする。
【０００９】
本発明のこのような構成によれば、金属層に形成される少なくとも１辺の方向をラビング方向に近づける又はラビング方向と一致させることによって、段差が原因でラビングによる液晶の配向不良の出る辺の部分が少なくなる。したがって、従来液晶の配向不良であった部分を遮光膜（例えば対向基板側の遮光膜）等で隠す必要なくなり、その分だけ高開口率となる。
【００１０】
また、ラビング方向とほぼ平行な辺を有する金属層（辺）の形状は、例えば、図１０（１）〜（４）に示すような形状とすることができる。図１０（４）は縦方向の辺の場合の例である。金属層の例としては例えば容量線などが挙げられる。
【００１１】
本発明では、前記金属層に形成される前記ラビング方向とほぼ平行な辺は前記走査線の延伸方向に対してほぼ４５°で交差してなることが好ましい。
【００１２】
このような構成によれば、通常は走査線と４５°で交差する方向をラビング方向としているので、走査線と０°又は９０°で交差するの従来の方向の辺について、ラビングによる液晶の配向不良を抑制するとともに、走査線と４５°で交差する方向の辺すなわちラビング方向と平行な方向の辺を少なくとも一つ形成することで液晶の配向不良となる部分を低減し高開口率にできる。
【００１３】
具体的には、例えば、従来は、図１１（１）に示すように容量線３ｂによる実質的遮光部（左下がりの斜線を引いた部分）に対し、図１１（２）に示すように対向基板側の合わせずれΔを考慮しＢＭ２２（右下がりの斜線を引いた部分）を形成している。一方、本発明においては、容量線３ｂによる実質的遮光部（左下がりの斜線を引いた部分）を図１２（１）に示すようなジグザグ形状としている。即ち画素電極内の段差部からなる辺がジグザグ形状している。図１１（１）と図１２（１）とは、容量線による実質的遮光部と光透過部との面積比は同じである。図１２（１）の場合、図１１（１）に比べ、辺の長さは√２倍となるが、ラビング方向と交差する辺Ｄ3だけを遮光すればよく、遮光すべき辺の長さは約１／２倍となり、さらに合わせずれ量Δは同じなので、図１２（２）に示すように図１１（１）に比べ約√２／２倍の面積のＢＭ２２（右下がりの斜線を引いた部分）を形成すればよい。つまり、本発明では、合わせずれのために損なわれる面積は小さくて済み、開口率を向上できる。
【００１４】
透過型の液晶表示装置では開口率が向上するとバックライトの光利用効率が向上して消費電力を下げられるので、ひいてはバッテリー使用による連続動作時間が長くなる。
【００１５】
本発明の電気光学装置の一態様では、前記走査線の延伸方向に対して０°＜θ＜９０°の範囲で交差する方向の辺が、前記アクティブマトリクス基板に施されるラビングのラビング方向に対してほぼ平行であることが好ましい。
【００１６】
このような構成によれば、ラビング方向と平行な方向を向いた辺が、ラビングによる液晶の配向不良が最も出にくいので、それだけ高開口率にできる。
【００１７】
本発明の電子機器は、上記本発明の電気光学を備えたことを特徴とする。
【００１８】
本発明のこのような構成によれば、優れた電気光学を備えた電子機器が得られる。
【００１９】
【発明の実施の形態】
次に、本発明の実施の形態について説明する。
【００２０】
（実施の形態１）
図１は、本形態に係る電気光学装置を対向基板の側からみた平面図である。図２は、図１のＨ−Ｈ′線で切断したときの電気光学装置の断面図である。
【００２１】
図１および図２に示すように、電気光学装置３００は、石英ガラスや耐熱ガラスなどの絶縁基板１０の表面に画素電極９ａがマトリクス状に形成されたアクティブマトリクス基板１００と、同じく石英ガラスや耐熱ガラスなどの絶縁基板４１の表面に対向電極３２が形成された対向基板２００と、これらの基板間に電気光学物質として封入、挟持されている液晶３９とから概略構成されている。アクティブマトリクス基板１００と対向基板２００とは、対向基板２００の外周縁に沿って形成されたギャップ材含有のシール材５９によって所定の間隙（セルギャップ）を介して貼り合わされている。
【００２２】
対向基板２００はアクティブマトリクス基板１００よりも小さく、アクティブマトリクス基板１００の周辺部分は、対向基板２００の外周縁よりはみ出た状態に貼り合わされる。従って、アクティブマトリクス基板１００の駆動回路（走査線駆動回路７０やデータ線駆動回路６０）や入出力端子４５は対向基板２００から露出した状態にある。ここで、シール材５９は部分的に途切れているので、この途切れ部分によって、液晶注入口２４１が構成されている。このため、対向基板２００とアクティブマトリクス基板１００とを貼り合わせた後、シール材５９の内側領域を減圧状態にすれば、液晶注入口２４１から液晶３９を減圧注入でき、液晶３９を封入した後、液晶注入口２４１を封止材２４２で塞げばよい。なお、アクティブマトリクス基板１００には、シール材５９の形成領域の内側において、画面表示領域１１を見切りするための遮光膜５５が形成されている。また、対向基板２００には、アクティブマトリクス基板１００の各画素電極９ａの境界領域に対応する領域に遮光膜５７が形成されている。
【００２３】
また、対向基板２００およびアクティブマトリクス基板１００の光入射側の面あるいは光出射側には、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光板（図示せず）などが所定の向きに配置される。
【００２４】
このように構成した電気光学装置３００において、アクティブマトリクス基板１００では、データ線（図示せず）および後述する画素ＴＦＴ５０を介して画素電極９ａに印加した画像信号によって、画素電極９ａと対向電極３２との間において液晶３９の配向状態を画素毎に制御し、画像信号に対応した所定の画像を表示する。従って、アクティブマトリクス基板１００では、データ線および画素ＴＦＴ５０を介して画素電極９ａに画像信号を供給するとともに、対向電極３２にも所定の電位を印加する必要がある。そこで、電気光学装置３００では、アクティブマトリクス基板１００の表面のうち、対向基板２００の各コーナー部に対向する部分には、データ線などの形成プロセスを援用してアルミニウム膜などからなる上下導通用の第１の電極４７が形成されている。一方、対向基板２００の各コーナー部には、対向電極３２の形成プロセスを援用してＩＴＯ（Indium Tin Oxide）膜などからなる上下導通用の第２の電極４８が形成されている。さらに、これらの上下導通用の第１の電極４７と第２の電極４８とは、エポキシ樹脂系の接着剤成分に銀粉や金めっきファイバーなどの導電粒子が配合された導通材５６によって電気的に導通している。それ故、電気光学装置３００では、アクティブマトリクス基板１００および対向基板２００のそれぞれにフレキシブル配線基板などを接続しなくても、アクティブマトリクス基板１００のみにフレキシブル配線基板９９を接続するだけで、アクティブマトリクス基板１００および対向基板２００の双方に所定の信号を入力することができる。
【００２５】
（アクティブマトリクス基板の全体構成）
図３は、電気光学装置３００に用いたアクティブマトリクス基板の構成を模式的に示すブロック図である。
【００２６】
図３に示すように、本形態の駆動回路内蔵型のアクティブマトリクス基板では、絶縁基板（図示せず）上に、互いに交差する複数の走査線２０と複数のデータ線３０とに接続するスイッチング素子５０が形成されてなり、スイッチング素子５０に接続して画素電極９ａがマトリクス状に構成されている。走査線２０はタンタル膜、アルミニウム膜、アルミニウムの合金膜などで構成され、データ線３０はアルミニウム膜あるいはアルミニウム合金膜などで構成され、それぞれ単層もしくは積層されている。これらの画素電極９ａが形成されている領域が画素部１１（画面表示領域）である。
【００２７】
絶縁基板上における画素部１１の外側領域（周辺部分）には、複数のデータ線３０のそれぞれに画像信号を供給するデータ線駆動回路６０が構成されている。また、走査線２０の両端部のそれぞれには、各々の走査線２０に画素選択用の走査信号を供給する走査線駆動回路７０が構成されている。
【００２８】
データ線駆動回路６０には、Ｘ側シフトレジスタ回路、Ｘ側シフトレジスタ回路から出力された信号に基づいて動作するアナログスイッチとしてのＴＦＴ６５１を備えるサンプルホールド回路、６相に展開された各画像信号に対応する６本の画像信号線６７１などが構成されている。本例において、データ線駆動回路６０は、前記のＸ側シフトレジスタ回路が４相で構成されており、入出力端子を介して外部からスタート信号、クロック信号、およびその反転クロック信号がＸ側シフトレジスタ回路に供給され、これらの信号によってデータ線駆動回路６０が駆動される。従って、サンプルホールド回路は、前記のＸ側シフトレジスタ回路から出力された信号に基づいて各ＴＦＴ６５１が動作し、画像信号線６７１を介して供給される画像信号を所定のタイミングでデータ線３０に取り込み、各画素電極９ａに供給することが可能である。
【００２９】
一方、走査線駆動回路７０には、端子を介して外部からスタート信号、クロック信号、およびその反転クロック信号が供給され、これらの信号によって走査線駆動回路７０が駆動される。
【００３０】
（画素およびＴＦＴの構造）
図４は、図３に示すアクティブマトリクス基板の画素部のコーナー部分を拡大して示す平面図である。図５は、図３に示すアクティブマトリクス基板の画素の等価回路図である。図６は、図４の画素ＴＦＴ部のＡ−Ａ′線における断面図断面図である。
【００３１】
図４および図５からわかるように、画素電極９ａには、走査線２０およびデータ線３０に接続する画素スイッチング用のＴＦＴ５０が形成されている。また、各画素電極９ａに向けては容量線３ｂも形成されている。
【００３２】
次に図６の断面図に示すように、電気光学装置は、透明な一方の基板の一例を構成するアクティブマトリクス基板板１００と、これに対向配置される透明な他方の基板の一例を構成する対向基板２００とを備えている。アクティブマトリクス基板１００と対向基板２００は例えばガラス基板や石英基板からなる。アクティブマトリクス基板１００には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜（Indium Tin Oxide膜）などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００３３】
他方、対向基板２００には、その全面に渡って対向電極（共通電極）３２が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２３が設けられている。対向電極３２は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２３は、ポリイミド薄膜などの有機薄膜からなる。
【００３４】
対向基板２００には、更に図６に示すように、各画素の開口領域（即ち、画像表示領域内において実際に入射光が透過して表示に有効に寄与する領域）以外の領域に、ブラックマスク或いはブラックマトリクスと称される第２遮光膜２２が設けられている。このため、対向基板２００の側から入射光が画素スイッチング用ＴＦＴ５０の半導体層１ａのチャネル領域１ａ’やＬＤＤ（Lightly Doped Drain）領域１ｂ及び１ｃに侵入することはない。更に、第２遮光膜２２は、コントラストの向上、色材の混色防止などの機能を有する。
【００３５】
このように構成され、画素電極９ａと対向電極３２とが対面するように配置されたアクティブマトリクス基板１００と対向基板２００との間には、前述のシール材（図１及び図２参照）により囲まれた空間に電気光学物質が封入され、電気光学物質層３９が形成される。電気光学物質層３９は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２３により所定の配向状態をとる。電気光学物質層３９は、例えば一種又は数種類のネマティック電気光学物質を混合した電気光学物質からなる。シール材は、二つの基板１００及び２００をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００３６】
図６に示すように、アクティブマトリクス基板１００と複数の画素スイッチング用ＴＦＴ５０との間には、絶縁膜１２が設けられている。絶縁膜１２は、アクティブマトリクス基板１００の全面に形成されることにより、画素スイッチング用ＴＦＴ５０のための下地膜としての機能をも有する。即ち、アクティブマトリクス基板１００の表面の研磨時における荒れや、ガラス基板からの不純物で画素スイッチング用ＴＦＴ５０の特性の劣化を防止する機能を有する。絶縁膜１２は、例えば、酸化シリコン膜、窒化シリコン膜等からなる。
【００３７】
図６において、画素スイッチング用ＴＦＴ５０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線の一部であるゲート電極３ａ、当該ゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線の一部であるソース電極６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ並びに低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。ソース領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用のドーパントをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ５０として用いられることが多い。
【００３８】
図６に示すように、ＴＦＴ５０は、走査線２０と同時形成されたゲート電極３ａと、データ線３０の一部としてのソース電極６ａが第１の層間絶縁膜４の第１のコンタクトホール４ａを介して電気的に接続するソース領域１ｄと、データ線３０と同時形成されたアルミニウム膜などから構成されたドレイン電極６ｂが第１の層間絶縁膜４の第２のコンタクトホール４ｂを介して電気的に接続するドレイン領域１ｅとを有している。また、第１の層間絶縁膜４の上層側には第２の層間絶縁膜７が形成されており、この第２の層間絶縁膜７に形成された第３のコンタクトホール８ａを介して、画素電極９ａがドレイン電極６ｂに対して電気的に接続している。
【００３９】
尚、図６では、説明を容易にするため、画素スイッチング用ＴＦＴ５０のゲート電極３ａをソース−ドレイン領域１ｄ及び１ｅ間に１個のみ配置したシングルゲート構造の場合を挙げて説明したが、本実施の形態では、これらの間に２個以上のゲート電極を配置したデュアルゲート或いはトリプルゲート構造としてもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。
【００４０】
（本実施の形態の特徴部分）
本実施の形態では、図７に示すように、画素電極９ａが容量線３ｂと重なる部分において容量線３ｂを退避させて画素電極９ａ（表示領域）を広げるとともに、この広げた領域における段差部からなる辺（実質的には容量線３ｂの加工端辺）の少なくとも一部Ｄ1を、ラビング方向にほぼ平行な辺としている。尚、図７において、上述した図１乃至図６で説明した部分については同一番号を付し説明を省略する。
【００４１】
ラビング方向に対してほぼ平行な辺Ｄ1を形成するには、画素電極（特に画素電極の周縁の付近）内に段差を形成する要因となる配線等（データ線、走査線、容量線、遮光層など）を形成するプロセスにおいて、これらに、ラビング方向に一致する辺が形成されるようパターニングするだけで良い。
【００４２】
尚、図７及び図９（１）に示すように広げた領域における一つの辺Ｄ1をラビング方向に一致させる（４５°とする）ことがもできるが、図９（２）に示すように広げた領域における二つの辺Ｄ1、Ｄ2をラビング方向に一致させることもできる。さらに、図１０（１）に示すように広げた領域における三つの辺をラビング方向に一致させることもできる。
【００４３】
尚、図７では、保持容量電極３ｂがデータ線３０の中心に対してのオフセット配置した構造の場合について説明したが、保持容量電極をオフセット配置しない場合についても同様に本発明を適用できる。
【００４４】
（他の実施の形態）
本発明の他の実施の形態では、凸状に形成された画素電極の周縁の辺又は画素電極内の辺について、図９及び図１０に示した態様の辺を形成した。
【００４５】
（アクティブマトリクス基板ＡＭの製造方法）
このような構成のアクティブマトリクス基板ＡＭを製造する方法を、図１３乃至１７を参照して説明する。これらの図は、本形態のアクティブマトリクス基板ＡＭの製造方法を示す工程断面図であり、いずれの図においても、図４のＡ−Ａ′線における断面に相当する。但し、ここでは画素用ＴＦＴ５０の製造方法のみについて説明することし、保持容量電極７２、各種の配線、走査線駆動回路７０、およびデータ線駆動回路６０などの製造方法の説明および図示を省略する。
【００４６】
まず、図１３（Ａ）に示すように、ガラス基板、たとえば無アリカリガラスや石英などからなる透明な絶縁基板１０の表面に直接、あるいは絶縁基板１０の表面に形成した下地保護膜（図示せず）の表面全体に、減圧ＣＶＤ法などにより厚さが約２００オングストローム〜約２０００オングストローム、好ましくは約１０００オングストロームのポリシリコン膜からなる半導体膜１を形成した後、フォトリソグラフィ技術を用いてレジストマスクＲＭ１を形成する。この半導体膜１の形成は、アモルファスシリコン膜を堆積した後、５００℃〜７００℃の温度で１時間〜７２時間、好ましくは４時間〜６時間の熱アニールを施してポリシリコン膜を形成したり、ポリシリコン膜を堆積した後、シリコンを打ち込み、非晶質化した後、熱アニールにより再結晶化してポリシリコン膜を形成する方法を用いてもよい。
【００４７】
次に、図１３（Ｂ）に示すように、レジストマスクＲＭｌを介して半導体膜１をパターニングし、側に島状の半導体膜１ａ（能動層）を形成する。
【００４８】
次に、島状にパターニングした半導体膜１ａの表面に残るレジストマスクＲＭｌに対し、図１３（Ｃ）に示すように、レジストマスクＲＭｌを除去する。
【００４９】
次に、図１３（Ｄ）に示すように、プラズマＣＶＤ法などにより半導体膜１ａの表面に厚さが約５００オングストローム〜約１５００オングストロームのシリコン酸化膜からなるゲート酸化膜２を形成する。あるいは、ゲート絶縁膜２としてシリコン窒化膜を用いてもよい。
【００５０】
次に、図１３（Ｅ）に示すように、ゲート電極などを形成するためのタンタル膜３を絶縁基板１０全面に形成した後、フォトリソグラフィ技術を用いてレジストマスクＲＭ２を形成する。
【００５１】
次に、図１３（Ｆ）に示すように、レジストマスクＲＭ２を介してタンタル膜３をパターニングし、ゲート電極３ａを形成する。
【００５２】
次に、ゲート電極３ａの形成に用いたレジストマスクＲＭ２に対し、図１４（Ａ）に示すように、レジストマスクＲＭ２除去する。
【００５３】
次に、図１４（Ｂ）に示すように、画素ＴＦＴ部および駆動回路のＮチャネルＴＦＴ部の側には、ゲート電極３ａをマスクとして、約１×１０１３／ｃｍ２〜約５×１０１３／ｃｍ２のドーズ量で低濃度の不純物イオン（リンイオン）の打ち込みを行い、画素ＴＦＴ部の側には、ゲート電極３ａに対して自己整合的に低濃度のソース領域１ｂ、および低濃度のドレイン領域１ｃを形成する。ここで、ゲート電極３ａの真下に位置しているため、不純物イオンが導入されなかった部分の半導体膜１ａは真性のチャネル領域となる。
【００５４】
次に、図１４（Ｃ）に示すように、画素ＴＦＴ部では、ゲート電極３ａよりの幅の広いレジストマスクＲＭ３を形成して高濃度の不純物イオン（リンイオン）を約１×１０１５／ｃｍ２〜約５×１０１５／ｃｍ２のドーズ量で打ち込み、高濃度のソース領域１ｄおよびドレイン領域１ｅを形成する。
【００５５】
これらの不純物導入工程に代えて、低濃度の不純物の打ち込みを行わずにゲート電極３ａより幅の広いレジストマスクＲＭ３を形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。また、ゲート電極３ａの上に高濃度の不純物（リンイオン）を打ち込んで、セルフアライン構造のソース領域およびドレイン領域を形成してもとよいことは勿論である。
【００５６】
また、図示を省略するが、周辺駆動回路のＰチャネルＴＦＴ部を形成するために、前記画素部およびＮチャネルＴＦＴ部をレジストで被覆保護して、ゲート電極をマスクとして、約１×１０１５／ｃｍ２〜約５×１０１５／ｃｍ２のドーズ量でボロンイオンを打ち込むことにより、自己整合的にＰチャネルのソース・ドレイン領域を形成する。なお、ＮチャネルＴＦＴ部の形成時と同様に、ゲート電極をマスクとして、約１×１０１３／ｃｍ２〜約５×１０１３／ｃｍ２のドーズ量で低濃度の不純物（ボロンイオン）を導入して、ポリシリコン膜に低濃度領域を形成した後、ゲート電極よりの幅の広いマスクを形成して高濃度の不純物（ボロンイオン）を約１×１０１５／ｃｍ２〜約５×１０１５／ｃｍ２のドーズ量で打ち込み、ＬＤＤ構造（ライトリー・ドープト・ドレイン構造）のソース領域およびドレイン領域を形成してもよい。また、低濃度の不純物の打ち込みを行わずに、ゲート電極より幅の広いマスクを形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。これらのイオン打ち込み工程によって、ＣＭＯＳ化が可能になり、周辺駆動回路の同一基板内への内蔵化が可能となる。
【００５７】
次に、不純物の導入に用いたレジストマスクＲＭ３に対し、大気圧下でのプラズマ照射、および水あるいは水系洗浄液での洗浄処理を行い、図１４（Ｄ）に示すように、レジストマスクＲＭ３を除去する。尚、不純物の導入に用いたレジストマスクＲＭ３は変質していて、硫酸による処理では短時間のうちの除去はできなかったが、プラズマ照射など本工程で示すレジスト除去方法であれば、短時間のうちに処理できる。
【００５８】
次に、図１４（Ｅ）に示すように、ゲート電極３ａの表面側にＣＶＤ法などにより、酸化シリコン膜やＳＯＧ膜（スピン・オン・グラス）などからなる第１の層間絶縁膜４を３０００オングストローム〜１５０００オングストローム程度の膜厚で形成した後、フォトリソグラフィ技術を用いて、第１の層間絶縁膜４にコンタクトホールや切断用孔を形成するためのレジストマスクＲＭ４を形成する。
【００５９】
次に、図１５（Ａ）に示すように、レジストマスクＲＭ４を介して第１の層間絶縁膜４にエッチングを行い、第１の層間絶縁膜４のうち、ソース領域１ｄおよびドレイン領域１ｅに対応する部分にコンタクトホール４ａ、４ｄをそれぞれ形成する。
【００６０】
次に、コンタクトホール４ａ、４ｄの形成に用いたレジストマスクＲＭ４に対し、図１５（Ｂ）に示すように、レジストマスクＲＭ４を除去する。
【００６１】
次に、図１５（Ｃ）に示すように、第１の層間絶縁膜４の表面側に、ソース電極などを構成するためのアルミニウム膜６をスパッタ法などで形成した後、フォトリソグラフィ技術を用いて、レジストマスクＲＭ５を形成する。
【００６２】
次に、レジストマスクＲＭ５を介してアルミニウム膜６にエッチングを行い、図１５（Ｄ）に示すように、ソース領域１ｄに第１のコンタクトホール４ａを介して電気的に接続するアルミニウム膜からなるソース電極６ａ（データ線の一部）と、ドレイン領域１ｅに第２のコンタクトホール４ｄを介して電気的に接続するドレイン電極６ｄとを形成する。
【００６３】
本実施の形態では、アルミニウム膜６にエッチングを行い、データ線及びデータ線の一部であるソース電極６ａを形成する際に、図７に示すように、隙間部３ｃにおいてデータ線３０を拡幅すると同時に、段差部Ｘ1、Ｘ2、Ｘ3、Ｘ4においてデータ線を拡幅している。段差部Ｘ1、Ｘ2、Ｘ3、Ｘ4上においてデータ線３０を拡幅部３０ａで拡幅することによって、段差部におけるデータ線の断線を防止している。この技術は高精細化のためデータ線の線幅が３μｍ以下となった場合であっても段差部におけるデータ線の細りや断線を防止できるので、高精細化に対応できる。この技術は、特に、大型ガラス基板上における高精細パネルにおいて必要かつ有効である。また、データ線３０に沿って保持容量電極３ｂが形成されていない部分３ｃにおいてデータ線を拡幅することによって、この部分がデータ線によって遮光できる。したがって、この部分を対向基板側の遮光膜で遮光する必要がなく、対向基板側の遮光膜が原因で生じる開口率の減少を回避でき、その分だけ開口率を向上できる。
【００６４】
次に、ソース電極６ａおよびドレイン電極６ｄの形成に用いたレジストマスクＲＭ５に対し、図１５（Ｅ）に示すように、レジストマスクＲＭ５を除去する。
【００６５】
次に、図１６（Ａ）に示すように、ソース電極６ａおよびドレイン電極６ｄの表面側に、ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜を焼成した絶縁膜７ａを形成する。さらに、この絶縁膜７ａの表面に、ＴＥＯＳを用いたＣＶＤ法によりたとえば４００℃程度の温度条件下で厚さが約５００オングストローム〜約１５０００オングストロームのシリコン酸化膜からなる絶縁膜７ｂを形成する。これらの絶縁膜７ａ、７ｂによって、第２の層間絶縁膜７が形成されるここで、ペルヒドロポリシラザンとは無機ポリシラザンの一種であり、大気中で焼成することによってシリコン酸化膜に転化する塗布型コーティング材料である。たとえば、東燃（株）製のポリシラザンは、−（ＳｉＨ２ＮＨ）−を単位とする無機ポリマーであり、キシレンなどの有機溶剤に可溶である。従って、この無機ポリマーの有機溶媒溶液（たとえば、２０％キシレン溶液）を塗布液としてスピンコート法（たとえば、２０００ｒｐｍ、２０秒間）で塗布した後、４５０℃の温度で大気中で焼成すると、水分や酸素と反応し、ＣＶＤ法で成膜したシリコン酸化膜と同等以上の緻密なアモルファスのシリコン酸化膜を得ることができる。従って、この方法で成膜した絶縁膜７ａ（シリコン酸化膜）は、層間絶縁膜として用いることができるとともに、ドレイン電極６ｄに起因する凹凸などを平坦化してくれる。それ故、液晶の配向状態が凹凸に起因して乱れることを防止できる。
【００６６】
次に、フォトリソグラフイ技術を用いて、第２の層間絶縁膜７にコンタクトホールを形成するためのレジストマスクＲＭ６を形成する。
【００６７】
次に、レジストマスクＲＭ６を介して第２の層間絶縁膜７にエッチングを行い、図１６（Ｂ）に示すように、ドレイン電極６ｄに対応する部分にコンタクトホール７ｃ、７ｄからなる第３のコンタクトホール８ａを形成する。
【００６８】
次に、第３のコンタクトホール８ａの形成に用いたレジストマスクＲＭ６に対し、図１６（Ｃ）に示すように、レジストマスクＲＭ６を除去する。
【００６９】
次に、図１６（Ｄ）に示すように、第２の層間絶縁膜７の表面側に、ドレイン電極を構成するための厚さが約４００オングストローム〜約２０００オングストロームのＩＴＯ膜９（Indium Tin Oxide）をスパッタ法などで形成した後、フォトリソグラフィ技術を用いて、ＩＴＯ膜９をパターニングするためのレジストマスクＲＭ７を形成する。
【００７０】
次に、レジストマスクＲＭ７を介してＩＴＯ膜９にエッチングを行って、図１７（Ａ）に示すように、第３のコンタクトホール８ａを介してドレイン電極６ｄに電気的に接続する画素電極９ａを形成する。
【００７１】
しかる後に、画素電極９ａの形成に用いたレジストマスクＲＭ７に対し、図１７（Ｂ）に示すように、レジストマスクＲＭ７を除去する。
【００７２】
（他の実施の態様）
以上図１から図１７を参照して説明した各実施の形態では、データ線駆動回路６０及び走査線駆動回路７０をアクティブマトリクス基板１００の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、アクティブマトリクス基板１００の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２００の投射光が入射する側及びアクティブマトリクス基板１００の出射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００７３】
以上説明した各実施の形態における液晶装置は、例えば、カラー液晶プロジェクタに適用されるため、３枚の液晶装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施の形態では、対向基板２００に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２２の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２００上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施の形態における液晶装置を適用できる。更に、対向基板２００上に１画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２００上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【００７４】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、各実施の形態は有効である。
【００７５】
更に、液晶装置の各画素のスイッチング素子として、ＴＦＴに変えて、ＴＦＤ、ＭＩＭ等の２端子型非線形素子を用いてもよい。この場合には、走査線及びデータ線のうちの一方を対向基板に設けてストライプ状の対向電極とし、他方を素子アレイ基板に設けて、各ＴＦＤ素子等を介して各画素電極に接続するように構成すればよい。
【００７６】
（電子機器）
次に、以上詳細に説明した電気光学装置（液晶装置など）３００を備えた電子機器の実施の形態について図１８から図２０を参照して説明する。
【００７７】
先ず図１８に、このように液晶装置３００を備えた電子機器の概略構成を示す。
【００７８】
図１８において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置３００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、シリアル−パラレル変換回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置３００を構成するアクティブマトリクス基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２６搭載してもよい。
【００７９】
次に図１９から図２０に、このように構成された電子機器の具体例を各々示す。
【００８０】
図１９において、電子機器の一例たる液晶プロジェクタ１１００は、上述した駆動回路１００４がアクティブマトリクス基板上に搭載された液晶装置３００を含む液晶表示モジュールを３個用意し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより各々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【００８１】
図２０において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００は、上述した液晶装置３００がトップカバーケース内に設けられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【００８２】
以上図１８から図２０を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、デジタルカメラ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが電子機器の例として挙げられる。
【図面の簡単な説明】
【図１】 実施形態におけるアクティブマトリクス基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図２】 図１のＨ−Ｈ’断面図である。
【図３】 アクティブマトリクス基板の構成を模式的に示すブロック図である。
【図４】 図３に示すアクティブマトリクス基板の画素部のコーナー部分を拡大して示す平面図である。
【図５】 図３に示すアクティブマトリクス基板の画素の等価回路図である。
【図６】 図４の画素ＴＦＴ部のＡ−Ａ′線における断面図断面図である。
【図７】 画素電極周辺におけるのラビング方向を向いた辺の一実施形態を説明するための部分拡大平面図である。
【図８】 ラビングによる配向不良を説明するための平面図である。
【図９】 ラビング方向を向いた辺の他の形態を説明するための平面図である。
【図１０】 ラビング方向を向いた辺の他の形態を説明するための平面図である。
【図１１】 従来における開口率の低下の様子を具体的に説明するための平面図である。
【図１２】 本発明における開口率の向上の様子を具体的に説明するための平面図である。
【図１３】 液晶装置の製造プロセスを順を追って示す工程図（その１）である。
【図１４】 液晶装置の製造プロセスを順を追って示す工程図（その２）である。
【図１５】 液晶装置の製造プロセスを順を追って示す工程図（その３）である。
【図１６】 液晶装置の製造プロセスを順を追って示す工程図（その４）である。
【図１７】 液晶装置の製造プロセスを順を追って示す工程図（その５）である。
【図１８】 本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１９】 電子機器の一例として液晶プロジェクタを示す断面図である。
【図２０】 電子機器の他の例としてパーソナルコンピュータを示す正面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１蓄積容量電極
２…ゲート絶縁膜
３ａ…ゲート電極
３ｂ…容量線（第２蓄積容量電極）
４…第１層間絶縁膜
４ａ…第１コンタクトホール
４ｂ…第２コンタクトホール
６ａ…ソース電極
７…第２層間絶縁膜
８ａ…第３コンタクトホール
９ａ…画素電極
１０…絶縁基板
１１…画素部（画面表示領域）
１２…絶縁膜
１６…配向膜
２０…走査線
２２…第２遮光膜
２３…配向膜
３０…データ線
３２…対向電極
３９…液晶層（電気光学物質層）
４１…絶縁膜
５０…画素スイッチング用ＴＦＴ
５９…シール材
７１…蓄積容量
６０…データ線駆動回路
７０…走査線駆動回路
１００…アクティブマトリクス基板
２００…対向基板
３００…電気光学装置（液晶装置）
Claims (6)
- マトリクス状に形成されてなる複数の画素電極と、前記画素電極に接続してなるスイッチング素子と、前記スイッチング素子に接続してなる複数の走査線と複数のデータ線とを有してなるアクティブマトリクス基板において、
前記画素電極よりも下層に形成されてなり、かつ前記アクティブマトリクス基板に施されるラビングのラビング方向に対し前記画素電極の上流側における領域において少なくとも前記画素電極と重なる領域を有する金属層の前記画素電極と重なる領域に存在する辺に、前記ラビング方向とほぼ平行な辺が形成されてなることを特徴とするアクティブマトリクス基板。 - 前記金属層は容量線であることを特徴とする請求項１記載のアクティブマトリクス基板。
- 前記金属層に形成される前記ラビング方向とほぼ平行な辺は前記走査線の延伸方向に対してほぼ４５°で交差してなることを特徴とする請求項１又は２に記載のアクティブマトリクス基板。
- 前記スイッチング素子が薄膜トランジスタであることを特徴とする請求項１乃至３のいずれかに記載のアクティブマトリクス基板。
- マトリクス状に形成されてなる複数の画素電極と、前記画素電極に接続してなるスイッチング素子と、前記スイッチング素子に接続してなる複数の走査線と複数のデータ線とを有してなるアクティブマトリクス基板を有してなる電気光学装置において、
前記画素電極よりも下層に形成されてなり、かつ前記アクティブマトリクス基板に施されるラビングのラビング方向に対し前記画素電極の上流側における領域において少なくとも前記画素電極と重なる領域を有する金属層の前記画素電極と重なる領域に存在する辺に、前記ラビング方向とほぼ平行な辺が形成されてなることを特徴とする電気光学装置。 - 請求項５に記載の電気光学装置を搭載したことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20190299A JP3726567B2 (ja) | 1999-07-15 | 1999-07-15 | アクティブマトリクス基板、電気光学装置及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20190299A JP3726567B2 (ja) | 1999-07-15 | 1999-07-15 | アクティブマトリクス基板、電気光学装置及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001033812A JP2001033812A (ja) | 2001-02-09 |
| JP3726567B2 true JP3726567B2 (ja) | 2005-12-14 |
Family
ID=16448727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20190299A Expired - Fee Related JP3726567B2 (ja) | 1999-07-15 | 1999-07-15 | アクティブマトリクス基板、電気光学装置及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3726567B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4581408B2 (ja) * | 2004-01-19 | 2010-11-17 | ソニー株式会社 | 表示装置 |
| KR20120114042A (ko) * | 2011-04-06 | 2012-10-16 | 하이디스 테크놀로지 주식회사 | 액정표시장치 |
-
1999
- 1999-07-15 JP JP20190299A patent/JP3726567B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001033812A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3684578B2 (ja) | 液晶装置および電子機器 | |
| US6358759B1 (en) | Method for manufacturing electro-optical device, electro-optical device, and electronic equipment | |
| KR200336100Y1 (ko) | 전기 광학 장치 및 전자 기기 | |
| JP3744227B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3991569B2 (ja) | 電気光学装置、それを用いた投射型液晶表示装置並びに電子機器 | |
| JPH11218781A (ja) | 液晶装置及びその製造方法並びに電子機器 | |
| JP2001036087A (ja) | アクティブマトリクス基板、電気光学装置及び電子機器 | |
| JP4475238B2 (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
| JP3690119B2 (ja) | 液晶装置及び投射型表示装置 | |
| JP4371089B2 (ja) | 液晶装置およびそれを用いた表示装置 | |
| JP3835068B2 (ja) | アクティブマトリクス基板及び電気光学装置及び電子機器 | |
| JP3726567B2 (ja) | アクティブマトリクス基板、電気光学装置及び電子機器 | |
| JP2003115593A (ja) | 電気光学装置及びその製造方法、電子機器並びに薄膜トランジスタ | |
| JP2001033820A (ja) | 電気光学装置とその製造方法および投射型表示装置 | |
| JP2001100647A (ja) | 基板装置及びこれを備えた電気光学装置 | |
| JP4139530B2 (ja) | 電気光学装置及び電子機器 | |
| JP2006126867A (ja) | アクティブマトリクス基板及び電気光学装置及び電子機器 | |
| JP3714022B2 (ja) | アクティブマトリクス基板、表示装置、及び電子機器 | |
| JP4058869B2 (ja) | 電気光学装置及びその製造方法、並びにプロジェクタ | |
| JP3904371B2 (ja) | 電気光学装置及び電子機器 | |
| JP3642326B2 (ja) | 液晶パネル、電子機器、及びｔｆｔアレイ基板 | |
| JPH11183934A (ja) | 液晶パネル及びその製造方法並びに電子機器 | |
| JP4013401B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP2005266814A (ja) | 電気光学装置及び電子機器 | |
| JP3788086B2 (ja) | 電気光学装置およびそれを用いた表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050919 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |