JP2005522892A - 短時間熱処理を使って薄膜層を化学的に形成する方法 - Google Patents

短時間熱処理を使って薄膜層を化学的に形成する方法 Download PDF

Info

Publication number
JP2005522892A
JP2005522892A JP2003586929A JP2003586929A JP2005522892A JP 2005522892 A JP2005522892 A JP 2005522892A JP 2003586929 A JP2003586929 A JP 2003586929A JP 2003586929 A JP2003586929 A JP 2003586929A JP 2005522892 A JP2005522892 A JP 2005522892A
Authority
JP
Japan
Prior art keywords
surface layer
forming
doped
silicon oxide
heat treating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003586929A
Other languages
English (en)
Inventor
ダウネイ、ダニエル、エフ
Original Assignee
バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド filed Critical バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド
Publication of JP2005522892A publication Critical patent/JP2005522892A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C23C14/5813—Thermal treatment using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412—Plasma immersion ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Thermal Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【解決手段】基板上に薄膜層を形成するための方法が与えられる。当該方法は、ドーパント材料を含む薄い表面層を形成する工程、及び絶縁膜、金属膜またはシリサイド膜を形成するよう表面層とドーパント材料との間に反応を生じさせるよう選択された処理パラメータでドープされた表面層を短時間熱処理する工程を含む。ある実施例において、短時間熱処理はドープされた表面層をフラッシュ急速熱処理することによって実行される。処理は５０オングストロームまたはそれ以下の厚さを有する絶縁層を形成するのに使用される。

Description

本発明は半導体ウエハのような基板上に薄膜層を形成するための方法に関し、特にフラッシュRTP（急速熱処理）及び非溶融(sub-melt)レーザー処理のような短時間熱処理を使って薄膜層を化学的に形成する方法に関する。本発明は５０オングストロームまたはそれ以下の厚さの絶縁層を形成するのに有効であるがそれに限定されるものではない。
半導体産業のトレンドは、より小さく、より高速なデバイスに向かっている。特に、半導体デバイスの横寸法及び深さの両方が減少している。発展中の半導体デバイスは１０００オングストローム以下の接合深さを要求し、ついには２００オングストロームまたはそれ以下のオーダーの接合深さを要求するであろう。
高まる縮小化に向かうトレンドにおける重要なひとつの要素はMOSトランジスタのゲート構造である。絶縁層がチャネルを覆い、かつゲート電極が絶縁層上に配置される。従来のデバイスは典型的に二酸化シリコンのゲート絶縁膜を使用していた。
デバイス寸法が減少しかつ動作速度が高まるに従い、ゲート絶縁膜の厚さが減少しなければならない。しかし、厚さが約１.５ナノメートル以下になると、処理が困難となりリーク電流が許容範囲を超える。この問題の提案されたひとつの解決法はより高い誘電率を有する絶縁層の形成を含む。例えば、窒化シリコン及び酸窒化シリコン絶縁層が使用され、酸化ジルコニウム及びハフニウム絶縁層が提案された。これらは例えば、Hiroshi Iwaiらの “ULSI Process Integration for 2005 and beyond”, Electrochemical Society Proceedings Volume 2001-2, page 3-33及びHoward R. Huffらの “The Gate Stack/shallow Junction Challenge for Sub-100 nm Technology Generations”, Electrochemical Society Proceedings Volume 2001-2, page 223-241に記載されている。
"ULSI Process Integration for 2005 and beyond", Electrochemical Society Proceedings Volume 2001-2, page 3-33 "The Gate Stack/shallow Junction Challenge for Sub-100 nm Technology Generations", Electrochemical Society Proceedings Volume 2001-2, page 223-241
窒化シリコンまたは酸窒化シリコン膜を形成する技術は、化学気相成長（CVD）、遠隔プラズマ強化化学気相成長（RPECVD）、低圧急速熱化学気相成長（RTCVD）、ジェット気相成長（JVD）、遠隔プラズマ窒化物形成（RPN）を有するその場蒸気発生（ISSG）、及び垂直高圧炉(PHP)内での窒化シリコンの再酸化を含む。これらの技術の各々において、窒素を所望の深さまで拡散し、かつ窒素と二酸化シリコンとの間の化学反応を促進するために加熱が要求される。しかし、要求された加熱は薄い絶縁層を超えて窒素を拡散し、製造中のデバイス内の他のドープ材料の不所望な拡散を生じさせる。
したがって、超薄型絶縁層及び金属層を形成するための改良された方法が必要である。
本発明の第１の態様に従い、基板上に薄膜を形成するための方法が与えられる。当該方法は、ドーパント材料を含む薄い表面層を基板上に形成する工程と、５０オングストロームまたはそれ以下の厚さを有する絶縁膜、金属膜またはシリサイド膜を形成するべくドーパント材料と表面層との間に反応を生じさせるように選択された処理パラメータでドープされた表面層を短時間熱処理する工程と、から成る。
ある実施例において、薄い表面層を形成する工程は薄い表面層をドーパント材料の低エネルギーイオンでプラズマドーピングする工程から成る。他の実施例において、薄い表面層を形成する工程は薄い表面層をドーパント材料の低エネルギーイオンでイオン注入する工程から成る。さらに他の実施例において、薄い表面層を形成する工程は薄い表面層とドーパント材料を化学気相成長する工程から成る。
薄い表面層は窒素、ハフニウム、ジルコニウム及びその組合せでドープされる。薄い表面層は酸化シリコン膜から成る。ある実施例において、薄い表面層を形成する工程は窒素でドープされた薄い酸化シリコン層を形成する工程から成る。
薄い表面層は厚さが５０オングストロームまたはそれ以下である。ある実施例において、薄い表面層は厚さが３０オングストロームまたはそれ以下である。他の実施例において、薄い表面層は厚さが２０オングストロームまたはそれ以下である。
ある実施例において、短時間熱処理工程はドープされた表面層をフラッシュ急速熱処理する工程から成る。フラッシュ急速熱処理は基板を中間温度まで急速に加熱する工程と、ドープされた表面層を中間温度より高い最終温度までフラッシュ加熱する工程とから成る。他の実施例において、短時間熱処理工程はドープされた表面層を非溶融レーザー処理する工程から成る。
好適実施例において、ドーパント材料と薄い表面層との間の反応は高い誘電率を有する絶縁層を形成する。
本発明の他の態様に従い、シリコン基板上に薄膜層を形成する方法が与えられる。当該方法は、窒素を含むドープされた酸化シリコン層をシリコン基板上に形成する工程と、窒化シリコン、酸窒化シリコンまたはその両方を形成するべく窒素と酸化シリコンとの間に反応を生じさせかつ基板中への窒素の大きな拡散を避けるように選択されたパラメータでドープされた酸化シリコン層を短時間熱処理する工程と、から成る。
MOSデバイスの一例の拡大断面図が図１に示されている。図１は単純化されており一定の縮尺で描かれていない。井戸10（ｐ形井戸またはｎ形井戸）がアイソレーション領域14と16との間のシリコン基板12内に形成される。ゲート電極20がチャネル22を覆って形成される。ゲート電極20はゲート絶縁層18によってチャネル22から電気的に絶縁される。比較的浅いソース／ドレイン延長部24がチャネル22の反対端から比較的深いソース及びドレイン領域26、28へそれぞれ延びる。ゲート電極20の側面の側壁スペーサ32はソース及びドレイン領域26、28の注入を容易にする。さらにMOSデバイスはチャネルストップ34及び閾値調節36を含む。基板12上に形成された典型的なCMOS集積回路は、周知のように複数のｎ形MOSデバイス及び複数のｐ形MOSデバイスをCMOS構造内部に含んでいる。
上記したように、寸法が減少しかつ動作速度が増加したデバイスは、絶縁層18が極端に薄くかつ高い誘電率を有することを要求する。絶縁層を形成する従来の技術は超薄型層を形成するのに満足できるものではなかった。そのような層は５０オングストロームまたはそれ以下の厚さを有することを要求される。
本発明の態様に従い、基板上に薄膜層を形成するための方法が与えられる。当該方法は、ドーパント材料を含む薄い表面層を基板上に形成する工程と、ドーパント材料と表面層との間に反応を生じさせるよう選択されたパラメータでドープされた表面層を短時間熱処理する工程と、から成る。ドーパント材料を含む薄い表面層はさまざまな技術によって形成される。例えば、薄膜は基板上に蒸着または成長され、かつ薄膜はプラズマドーピング装置を使ったプラズマドーピングによりドープされるかまたはビームラインイオン注入装置によるイオン注入によりドープされる。他の実施例において、ドープされた表面層は化学気相成長または他の周知の蒸着技術によって形成される。ドープされた表面層の短時間熱処理は、例えばフラッシュ急速熱処理または非溶融レーザー処理によって実行される。短時間熱処理工程のパラメータは、表面層から基板中へのドーパント材料の大きな拡散を避けると同時に表面層とドーパント材料との間で所望の反応が生じるように選択される。
本発明に係る処理により生成される薄膜層は、絶縁層、ドープされた金属層またはドープされたシリサイド層である。薄膜層の厚さは５０オングストロームまたはそれ以下である。ある実施例において薄膜層の厚さは３０オングストロームまたはそれ以下であり、他の実施例において薄膜層の厚さは２０オングストロームまたはそれ以下である。
さまざまな表面層材料及びドーパント材料が利用される。例として、表面層は酸化シリコン膜、金属膜またはシリサイド膜である。また例として、ドーパント材料は窒素、ハフニウムまたはジルコニウムである。これらのドーパント材料の組合せもまた使用できる。特定の実施例において、酸化シリコン層は窒化シリコン、酸窒化シリコンまたは両方の絶縁層を形成するよう窒素イオンでドープされる。
ドープされた表面層はさまざまな技術により形成される。ひとつのアプローチにおいて、厚さ５０オングストロームまたはそれ以下の薄膜が基板上に蒸着または成長される。その後、ドーパント材料がプラズマドーピングまたはビームラインイオン注入により薄膜内に注入される。ある実施例において、酸化膜が基板上に成長され、窒素がプラズマドーピングにより酸化膜中に注入される。他のアプローチにおいて、ドープされた表面層は化学気相成長により形成される。ドープされた表面層を形成するための他の適当な方法は、遠隔プラズマ強化化学気相成長（RPECVD）、低圧急速熱化学気相成長（RTCVD）、ジェット気相成長（JVD）、遠隔プラズマ窒化物形成（RPN）を有するその場蒸気発生（ISSG）、及び垂直高圧炉(PHP)内での窒化シリコンの再酸化を含む。
本発明を実施するのに適したプラズマドーピング装置の例が図２に略示されている。プラズマドーピングチャンバ110は密閉体積112を画成する。チャンバ110内に配置されたプラテン114は半導体ウエハ120のような被処理体を保持するための表面を与える。ウエハ120は例えばプラテン114の平坦面に対しその周縁が締められる。ある実施例において、プラテンはウエハ120を支持するための導電面を有する。他の実施例において、プラテンはウエハ120と結合するための導電ピン（図示せず）を含む。さらに他の実施例において、プラテンは静電ウエハクランプを含む。
陽極124がプラテン114と離隔されてチャンバ110内に配置されている。典型的に、陽極はチャンバ110の導電壁へ結合され、両者は接地されている。他の実施例において、プラテン114が接地され、陽極124がパルス化される。
ウエハ120及び陽極124はパルスソース130に接続され、ウエハ120は陰極として機能する。典型的にパルスソース130は、振幅が約１００から５０００ボルト、間隔が約１から５０マイクロ秒、及びパルス周期が１００Hzから２kHzのパルスを与える。これらのパルスパラメータ値は一例であり、本発明の態様内で他の値を使用することもできる。
制御されたガスソース136がチャンバ110へ接続されている。ガスソース136は被処理体内に注入するための所望のドーパントを含むイオン性ガスを供給する。イオン性処理ガスの例として、BF3、N2、Ar、PH3、AsH3、及びB2H6が含まれる。制御装置は一定流量及び一定圧力で処理ガスの連続流を与える。プラズマドーピング装置の構造及び動作に関する付加的な情報は、ここに参考文献として組み込む、Liebertらの２０００年２月１日発行の米国特許第6,020,592号、Goecknerらの２００１年２月６日発行の米国特許第6,182,604号、及びGoecknerらの２００２年１月１日発行の米国特許第6,335,536号に開示されている。
動作中、ウエハ120はプラテン114上に配置される。制御されたガスソース136はチャンバ110内に所望の圧力及びガス流量を生成する。パルスソース130はウエハ120に連続するパルスを印加し、その結果ウエハ120と陽極124との間のプラズマ放電領域148内にプラズマ140が形成される。周知のように、プラズマ140はガスソース136からのイオン性ガスの正イオンを含み、ウエハ120の表面付近にプラズマシースを有する。パルス中に陽極124とプラテン114との間に存在する電場は、プラズマ140からプラズマシースを横切ってプラテン114の方向へ正イオンを加速する。加速されたイオンはドーパント材料の領域を形成するべくウエハ120内に注入される。パルス電圧は正イオンを所望の深さまで注入するよう選択される。パルスの数及びパルス間隔はウエハ120内にドーパント材料の所望のドーズ量を与えるよう選択される。
上記したように、本発明の態様に従って基板上に薄膜層を形成するための方法は、ドーパント材料を含む薄い表面層を基板上に形成する工程と、ドーパント材料と表面層との間に反応を生じさせるよう選択されたパラメータでドープされた薄い表面層を短時間熱処理する工程とから成る。図２を参照して、ガスソース136はドーパント材料を含むガスをチャンバ110へ供給する。絶縁層を形成するための適当なドーパント材料の例として、窒素、ハフニウム及びジルコニウムが含まれるが、これらに限定されない。これらと他のドーパント材料の組合せも利用可能である。ガスはプラズマ140内でイオン化され、そのイオンはウエハ120の表面の薄い層内に注入される。薄い表面層は、例えば酸化シリコン膜である。パルスソース130の電圧は、表面層内の所望の深さまでドーパント材料のイオンを注入するよう調節される。注入エネルギー及び対応する注入深さは生成される薄膜層の所望の厚さと一致するかまたはほとんど一致するように選択される。典型的に深さは５０オングストロームまたはそれ以下の範囲内にあり、したがって非常に低いエネルギーが要求される。
ドープされた表面層の形成に続き、短時間熱処理工程が実行される。短時間熱処理工程のパラメータは、表面層から基板内へドーパント材料を大きく拡散させることなく、表面層とドーパント材料との間に反応が生じるように選択される。ここで使用される短時間熱処理とはドープされた表面層が約１００ミリ秒またはそれ以下の時間、より好適には約１０ミリ秒またはそれ以下の時間の間所望の温度で加熱される処理を言う。
ひとつのアプローチにおいて、短時間熱処理はフラッシュRTP処理として実行される。フラッシュRTP処理は、(1)中間温度まで基板を急速に加熱する工程と、(2)基板が中間温度まで加熱されると同時に、最終温度までドープされた表面層を非常に急速に加熱する工程を含む。最終温度は中間温度より高く、第２工程の時間間隔は第１工程の時間間隔より短い。例として、フラッシュRTP処理の第１工程は約０.１から１０秒の範囲の時間に約５００℃から８００℃の範囲の中間温度まで基板を加熱する工程を含む。第２工程は約０.１から１００ms好適には約０.１から１０msの範囲の時間に約１０００℃から１４１０℃好適には約１１５０℃から１３５０℃の範囲の温度までドープされた表面層を加熱する工程を含む。
フラッシュRTPを実行するための装置の例が図３に示されている。ウエハ120は基板200及び薄い表面層210（スケールは無視）を含む。タングステンハロゲンランプ220が表面層210と反対側のウエハに近接して配置される。キセノンフラッシュランプ222及び反射板224が表面層210と同じ側のウエハ120に近接して配置される。RTP処理の第１工程の間、ランプ220が付勢され、基板200はランプ220によって中間温度まで加熱される。その後、基板200が中間温度になると、フラッシュランプ222が付勢され、光の強いパルスが表面層210へ印加され最終温度まで急速に上昇する。フラッシュランプ222の動作は数ミリ秒のオーダーである。表面層210の最終温度はドーパント材料と表面層との間で反応を生じさせるのに十分であるが、最終温度での時間間隔は表面層210から基板200へのドーパント材料の大きな拡散を避けるために十分に短い。フラッシュRTP処理は、例えばItoらの “Flash Lamp Anneal Technology for Effectively Activating Ion Implanted Si”, Extended Abstracts of the 2001 International Conference on Solid-State Device and Materials, Tokyo, 2001, page 182-183に記載されている。
他の実施例において、短時間熱処理は、表面層または基板を溶融させずに表面層とドーパント材料との間に所望の反応を生じさせるようレーザーエネルギーパラメータが選択されるところの 非溶融(sub-melt)レーザー処理と呼ばれる処理でのレーザーエネルギーによってドープされた表面層を照射することによって実行される。ウエハを照射するのに使用されるレーザーエネルギー密度は、好適に約１０ミリ秒以下でシリコンを溶融させない約１１００℃から１４１０℃の範囲の温度まで急速に薄い表面層を加熱するよう選択される。好適には、レーザーエネルギー密度は、３０８ナノメートルの波長及び２０ナノ秒のパルス幅で約０.５０から０.５８ジュール/cm2の範囲である。非溶融レーザー処理に関する詳細はここに参考文献として組み込む２００１年９月２７日に公開された国際公開WO01/71787に開示されている。
非溶融レーザー処理装置の単純化された略示図が図４に示されている。レーザー300はウエハ120の表面層210へレーザービーム310を方向付ける。レーザービーム310は、レーザービーム310の走査により、ウエハ120の機械的並行移動により、またはビーム走査とウエハ並行移動の組合せによりウエハ120表面全体にわたって分配される。ある実施例において、レーザービーム310は３０８ナノメートルの波長を有する。非溶融レーザーアニールを実行するためのひとつの適当な装置はVerdent Technologiesから入手可能なLA-100であり、それはここに説明されるような非溶融レーザー処理を実行するよう変更され得る。
本発明の実施例に従う処理は図５のフロー図に要約されている。工程400で、ドーパント材料を含む薄い表面層が基板の表面上に形成される。上記したように、ドープされた表面層は蒸着または酸化後にドーパント材料を低エネルギー注入することにより形成される。他に、ドープされた表面層は化学気相成長または他の蒸着技術によって形成されてもよい。工程402で、ドープされた表面層の短時間熱処理が実行される。短時間熱処理の例として、上記したフラッシュRTP及び非溶融レーザー処理が含まれる。短時間熱処理のパラメータは、薄膜を超えるドーパント材料の大きな拡散を回避して、薄膜とドーパント材料との間に反応を生じさせるよう選択される。反応により絶縁層のような所望の薄膜層が形成される。
本発明の好適実施例が示され説明されてきたが、特許請求の範囲に記載された発明の態様から離れることなくさまざまな変更及び修正が可能であることは当業者の知るところである。
図１は、典型的なMOSトランジスタの単純化された断面図である。 図２は、プラズマドーピング装置の略示図である。 図３は、フラッシュ急速熱処理装置の略示図である。 図４は、非溶融レーザー処理システムの略示図である。 図５は、本発明の実施例に従う薄膜層を形成するための処理のフロー図である。

Claims (31)

  1. 基板上に薄膜層を形成するための方法であって、
    ドーパント材料を含む薄い表面層を基板上に形成する工程と、
    ５０オングストロームまたはそれ以下の厚さを有する絶縁膜、金属膜またはシリサイド膜を形成するべく表面層とドーパント材料との間に反応を生じさせるよう選択された処理パラメータでドープされた表面層を短時間熱処理する工程と、
    から成る方法。
  2. 請求項１に記載の方法であって、薄い表面層を形成する工程はドーパント材料の低エネルギーイオンで薄い表面層をプラズマドーピングする工程から成る、ところの方法。
  3. 請求項１に記載の方法であって、薄い表面層を形成する工程はドーパント材料の低エネルギーイオンで薄い表面層をイオン注入する工程から成る、ところの方法。
  4. 請求項１に記載の方法であって、薄い表面層を形成する工程は薄い表面層及びドーパント材料を化学気相成長する工程から成る、ところの方法。
  5. 請求項１に記載の方法であって、薄い表面層を形成する工程は窒素で薄い表面層をドーピングする工程から成る、ところの方法。
  6. 請求項１に記載の方法であって、薄い表面層を形成する工程はハフニウムで薄い表面層をドーピングする工程から成る、ところの方法。
  7. 請求項１に記載の方法であって、薄い表面層を形成する工程はジルコニウムで薄い表面層をドーピングする工程から成る、ところの方法。
  8. 請求項１に記載の方法であって、薄い表面層を形成する工程は薄い酸化シリコン膜を形成する工程から成る、ところの方法。
  9. 請求項１に記載の方法であって、薄い表面層を形成する工程は３０オングストロームまたはそれ以下の厚さを有する薄い表面層を形成する工程から成る、ところの方法。
  10. 請求項１に記載の方法であって、薄い表面層を形成する工程は２０オングストロームまたはそれ以下の厚さを有する薄い表面層を形成する工程から成る、ところの方法。
  11. 請求項１に記載の方法であって、薄い表面層を形成する工程は窒素でドープされた薄い酸化シリコン層を形成する工程から成る、ところの方法。
  12. 請求項１に記載の方法であって、短時間熱処理する工程はドープされた表面層をフラッシュ急速熱処理する工程から成る、ところの方法。
  13. 請求項１に記載の方法であって、短時間熱処理する工程は、中間温度まで基板を急速加熱する工程及び中間温度より高い最終温度までドープされた表面層をフラッシュ加熱する工程から成る、ところの方法。
  14. 請求項１に記載の方法であって、短時間熱処理する工程はドープされた表面層を非溶融レーザー処理する工程から成る、ところの方法。
  15. 請求項１に記載の方法であって、ドープされた表面層を短時間熱処理する工程は約１００ミリ秒またはそれ以下の時間で所望の温度までドープされた表面層を加熱する工程から成る、ところの方法。
  16. 請求項１に記載の方法であって、ドープされた表面層を短時間熱処理する工程は約１０ミリ秒またはそれ以下の時間で所望の温度までドープされた表面層を加熱する工程から成る、ところの方法。
  17. 請求項１に記載の方法であって、ドープされた表面層を短時間熱処理する工程は約１０００℃から１４１０℃の範囲の温度で熱処理する工程から成る、ところの方法。
  18. 請求項１に記載の方法であって、ドープされた表面層を短時間熱処理する工程は約１１５０℃から１３５０℃の範囲の温度で熱処理する工程から成る、ところの方法。
  19. 請求項１に記載の方法であって、薄い表面層とドーパント材料との間の反応は高い誘電率を有する絶縁層を形成する、ところの方法。
  20. シリコン基板上に薄膜層を形成するための方法であって、
    窒素を含むドープされた酸化シリコン層をシリコン基板上に形成する工程と、
    窒化シリコン、酸窒化シリコンまたはその両方を形成するべく酸化シリコンと窒素との間に反応を生じさせ、かつ基板内への窒素の大きな拡散を回避するよう選択された処理パラメータでドープされた酸化シリコン層を短時間熱処理する工程と、
    から成る方法。
  21. 請求項２０に記載の方法であって、ドープされた酸化シリコン層を形成する工程は低エネルギー窒素イオンで薄い表面層をプラズマドーピングする工程から成る、ところの方法。
  22. 請求項２０に記載の方法であって、ドープされた酸化シリコン層を形成する工程は低エネルギー窒素イオンで薄い表面層をイオン注入する工程から成る、ところの方法。
  23. 請求項２０に記載の方法であって、ドープされた酸化シリコン層を形成する工程は窒素を含む酸化層を化学気相成長する工程から成る、ところの方法。
  24. 請求項２０に記載の方法であって、ドープされた酸化シリコン層は５０オングストロームまたはそれ以下の厚さを有する、ところの方法。
  25. 請求項２０に記載の方法であって、短時間熱処理する工程はドープされた酸化シリコン層をフラッシュ急速熱処理する工程から成る、ところの方法。
  26. 請求項２０に記載の方法であって、短時間熱処理する工程は、中間温度までシリコン基板を急速加熱する工程及び中間温度よりも高い最終温度までドープされた酸化シリコン層をフラッシュ加熱する工程から成る、ところの方法。
  27. 請求項２０に記載の方法であって、短時間熱処理する工程は、ドープされた酸化シリコン層を非溶融レーザー処理する工程から成る、ところの方法。
  28. 請求項２０に記載の方法であって、ドープされた酸化シリコン層を短時間熱処理する工程は約１００ミリ秒またはそれ以下の時間で所望の温度までドープされた酸化シリコン層を加熱する工程から成る、ところの方法。
  29. 請求項２０に記載の方法であって、ドープされた酸化シリコン層を短時間熱処理する工程は約１０ミリ秒またはそれ以下の時間で所望の温度までドープされた酸化シリコン層を加熱する工程から成る、ところの方法。
  30. 請求項２０に記載の方法であって、ドープされた酸化シリコン層を短時間熱処理する工程は約１０００℃から１４１０℃の範囲の温度で熱処理する工程から成る、ところの方法。
  31. 請求項２０に記載の方法であって、ドープされた酸化シリコン層を短時間熱処理する工程は約１１５０℃から１３５０℃の範囲の温度で熱処理する工程から成る、ところの方法。
JP2003586929A 2002-04-15 2003-04-03 短時間熱処理を使って薄膜層を化学的に形成する方法 Pending JP2005522892A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/122,823 US6878415B2 (en) 2002-04-15 2002-04-15 Methods for chemical formation of thin film layers using short-time thermal processes
PCT/US2003/010196 WO2003090272A2 (en) 2002-04-15 2003-04-03 Methods for the formation of thin film layers using short-time thermal processes

Publications (1)

Publication Number Publication Date
JP2005522892A true JP2005522892A (ja) 2005-07-28

Family

ID=28790627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003586929A Pending JP2005522892A (ja) 2002-04-15 2003-04-03 短時間熱処理を使って薄膜層を化学的に形成する方法

Country Status (6)

Country Link
US (1) US6878415B2 (ja)
EP (1) EP1495489A2 (ja)
JP (1) JP2005522892A (ja)
KR (1) KR20040101486A (ja)
TW (1) TWI286793B (ja)
WO (1) WO2003090272A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101122179B1 (ko) 2007-09-19 2012-03-19 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치의 제조 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003274671A1 (en) * 2002-10-28 2004-05-13 Orbotech Ltd. Selectable area laser assisted processing of substrates
US7112499B2 (en) * 2004-01-16 2006-09-26 Chartered Semiconductor Manufacturing Ltd. Dual step source/drain extension junction anneal to reduce the junction depth: multiple-pulse low energy laser anneal coupled with rapid thermal anneal
US20070012138A1 (en) * 2004-10-28 2007-01-18 Lockheed Martin Corporation Gas-phase alloying of metallic materials
US20060075850A1 (en) * 2004-10-07 2006-04-13 Lockheed Martin Corporation Nitrogen-modified titanium and method of producing same
US8685501B2 (en) * 2004-10-07 2014-04-01 Lockheed Martin Corporation Co-continuous metal-metal matrix composite material using timed deposition processing
WO2011066548A1 (en) * 2009-11-30 2011-06-03 Uvt Tech Systems, Inc. Laser doping
AU2011202449A1 (en) * 2010-08-16 2012-03-01 Agilent Technologies Australia (M) Pty Ltd Xenon flash lamp

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62114218A (ja) * 1985-11-14 1987-05-26 Oki Electric Ind Co Ltd 化合物半導体のアニ−ル方法
JPH08130196A (ja) * 1994-10-31 1996-05-21 Sony Corp シリサイド層の製造方法
JP2000138378A (ja) * 1999-08-19 2000-05-16 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型電界効果半導体装置
WO2001026143A1 (fr) * 1999-10-04 2001-04-12 Matsushita Eletric Industrial Co., Ltd. Procédé de fabrication d'un dispositif à semi-conducteur
JP2001189275A (ja) * 1999-12-27 2001-07-10 Sony Corp 半導体膜形成方法及び薄膜半導体装置の製造方法
JP2001196590A (ja) * 2000-01-07 2001-07-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2001274381A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体装置の製造方法
JP2001291865A (ja) * 2000-04-10 2001-10-19 Sharp Corp 絶縁ゲート型トランジスタ及びその製造方法
JP2001332722A (ja) * 2000-05-22 2001-11-30 Nec Corp 半導体装置およびその製造方法
JP2002057296A (ja) * 2000-08-14 2002-02-22 Sony Corp 半導体装置の製造方法
JP2002076364A (ja) * 2000-06-15 2002-03-15 Seiko Epson Corp 基板装置及びその製造方法並びに電気光学装置
JP2003519913A (ja) * 2000-01-06 2003-06-24 アプライド マテリアルズ インコーポレイテッド コンデンサ構造のための低熱収支金属酸化物堆積

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2563377B1 (fr) 1984-04-19 1987-01-23 Commissariat Energie Atomique Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique
US4623912A (en) 1984-12-05 1986-11-18 At&T Bell Laboratories Nitrided silicon dioxide layers for semiconductor integrated circuits
US4764394A (en) 1987-01-20 1988-08-16 Wisconsin Alumni Research Foundation Method and apparatus for plasma source ion implantation
US5019752A (en) 1988-06-16 1991-05-28 Hughes Aircraft Company Plasma switch with chrome, perturbated cold cathode
US5218179A (en) 1990-10-10 1993-06-08 Hughes Aircraft Company Plasma source arrangement for ion implantation
US5212425A (en) 1990-10-10 1993-05-18 Hughes Aircraft Company Ion implantation and surface processing method and apparatus
US5329205A (en) 1992-06-19 1994-07-12 Hughes Aircraft Company High voltage crossed-field plasma switch
CN1560691B (zh) 1992-08-27 2010-05-26 株式会社半导体能源研究所 半导体器件及其制造方法和有源矩阵显示器
US5330800A (en) 1992-11-04 1994-07-19 Hughes Aircraft Company High impedance plasma ion implantation method and apparatus
EP0617461B1 (en) 1993-03-24 1997-09-10 AT&T Corp. Oxynitride dielectric process for IC manufacture
US5354381A (en) 1993-05-07 1994-10-11 Varian Associates, Inc. Plasma immersion ion implantation (PI3) apparatus
US5711812A (en) 1995-06-06 1998-01-27 Varian Associates, Inc. Apparatus for obtaining dose uniformity in plasma doping (PLAD) ion implantation processes
US5516707A (en) 1995-06-12 1996-05-14 Vlsi Technology, Inc. Large-tilted-angle nitrogen implant into dielectric regions overlaying source/drain regions of a transistor
WO1997025739A1 (en) 1996-01-04 1997-07-17 Philips Electronics N.V. Electronic device manufacture with a laser beam
US5897363A (en) 1996-05-29 1999-04-27 Micron Technology, Inc. Shallow junction formation using multiple implant sources
US6136654A (en) 1996-06-07 2000-10-24 Texas Instruments Incorporated Method of forming thin silicon nitride or silicon oxynitride gate dielectrics
US6013566A (en) 1996-10-29 2000-01-11 Micron Technology Inc. Method of forming a doped region in a semiconductor substrate
US6127238A (en) 1999-03-11 2000-10-03 Chartered Semiconductor Manufacturing Ltd. Plasma enhanced chemical vapor deposited (PECVD) silicon nitride barrier layer for high density plasma chemical vapor deposited (HDP-CVD) dielectric layer
US6069063A (en) 1999-04-01 2000-05-30 Taiwan Semiconductor Manufacturing Company Method to form polysilicon resistors shielded from hydrogen intrusion
KR100839259B1 (ko) * 2000-03-17 2008-06-17 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. 레이저 어닐링 및 급속 열적 어닐링에 의한 울트라샬로우접합 형성 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62114218A (ja) * 1985-11-14 1987-05-26 Oki Electric Ind Co Ltd 化合物半導体のアニ−ル方法
JPH08130196A (ja) * 1994-10-31 1996-05-21 Sony Corp シリサイド層の製造方法
JP2000138378A (ja) * 1999-08-19 2000-05-16 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型電界効果半導体装置
WO2001026143A1 (fr) * 1999-10-04 2001-04-12 Matsushita Eletric Industrial Co., Ltd. Procédé de fabrication d'un dispositif à semi-conducteur
JP2001189275A (ja) * 1999-12-27 2001-07-10 Sony Corp 半導体膜形成方法及び薄膜半導体装置の製造方法
JP2003519913A (ja) * 2000-01-06 2003-06-24 アプライド マテリアルズ インコーポレイテッド コンデンサ構造のための低熱収支金属酸化物堆積
JP2001196590A (ja) * 2000-01-07 2001-07-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2001274381A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体装置の製造方法
JP2001291865A (ja) * 2000-04-10 2001-10-19 Sharp Corp 絶縁ゲート型トランジスタ及びその製造方法
JP2001332722A (ja) * 2000-05-22 2001-11-30 Nec Corp 半導体装置およびその製造方法
JP2002076364A (ja) * 2000-06-15 2002-03-15 Seiko Epson Corp 基板装置及びその製造方法並びに電気光学装置
JP2002057296A (ja) * 2000-08-14 2002-02-22 Sony Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101122179B1 (ko) 2007-09-19 2012-03-19 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
TWI286793B (en) 2007-09-11
WO2003090272A2 (en) 2003-10-30
US6878415B2 (en) 2005-04-12
WO2003090272A3 (en) 2004-01-22
TW200305206A (en) 2003-10-16
EP1495489A2 (en) 2005-01-12
US20030194509A1 (en) 2003-10-16
KR20040101486A (ko) 2004-12-02

Similar Documents

Publication Publication Date Title
JP2005524988A (ja) ダメージと抵抗の小さいウルトラシャロージャンクションを形成する方法
TWI247384B (en) Method for forming transistor of semiconductor device
KR100839259B1 (ko) 레이저 어닐링 및 급속 열적 어닐링에 의한 울트라샬로우접합 형성 방법
US5294571A (en) Rapid thermal oxidation of silicon in an ozone ambient
US7163901B2 (en) Methods for forming thin film layers by simultaneous doping and sintering
US7553772B1 (en) Process and apparatus for simultaneous light and radical surface treatment of integrated circuit structure
KR100522758B1 (ko) 반도체 소자의 제조 방법
JP2001313292A (ja) 高誘電率膜の電気的特性を改善するための方法
JP2007524994A (ja) 低ｅｏｔプラズマ窒化ゲート誘電体用の２ステップポスト窒化アニ−リング
TW201543572A (zh) 用於在薄膜堆疊中精確置入氮的氨環境中之毫秒退火
US20050202624A1 (en) Plasma ion implantation system
US20060270166A1 (en) Laser spike annealing for gate dielectric materials
US6878415B2 (en) Methods for chemical formation of thin film layers using short-time thermal processes
US7737036B2 (en) Integrated circuit fabrication process with minimal post-laser annealing dopant deactivation
US6767847B1 (en) Method of forming a silicon nitride-silicon dioxide gate stack
US20090042353A1 (en) Integrated circuit fabrication process for a high melting temperature silicide with minimal post-laser annealing dopant deactivation
US6762136B1 (en) Method for rapid thermal processing of substrates
US7863193B2 (en) Integrated circuit fabrication process using a compression cap layer in forming a silicide with minimal post-laser annealing dopant deactivation
JP2004175927A (ja) 表面改質方法
US6117719A (en) Oxide spacers as solid sources for gallium dopant introduction
JPH08293279A (ja) 非質量分離型イオン注入装置
US7670936B1 (en) Nitridation of gate oxide by laser processing
JP2006019366A (ja) 半導体装置の絶縁膜形成方法
JP2010118516A (ja) 薄膜形成方法、及び薄膜形成装置
JPH11312812A (ja) 薄膜トランジスタの製法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060331

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080710

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081006

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100121

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100524