JP4211644B2 - 電気光学装置の製造方法 - Google Patents

電気光学装置の製造方法 Download PDF

Info

Publication number
JP4211644B2
JP4211644B2 JP2004072684A JP2004072684A JP4211644B2 JP 4211644 B2 JP4211644 B2 JP 4211644B2 JP 2004072684 A JP2004072684 A JP 2004072684A JP 2004072684 A JP2004072684 A JP 2004072684A JP 4211644 B2 JP4211644 B2 JP 4211644B2
Authority
JP
Japan
Prior art keywords
film
dummy
electro
optical device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004072684A
Other languages
English (en)
Other versions
JP2005260145A (ja
Inventor
慎 小出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004072684A priority Critical patent/JP4211644B2/ja
Priority to US11/037,141 priority patent/US20050202601A1/en
Publication of JP2005260145A publication Critical patent/JP2005260145A/ja
Application granted granted Critical
Publication of JP4211644B2 publication Critical patent/JP4211644B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、例えば液晶装置等の電気光学装置及びその製造方法、並びに該電気光学装置を備えてなる例えば液晶プロジェクタ等の電子機器の技術分野に関する。
この種の電気光学装置には、各画素において、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；以下適宜、“ＴＦＴ”と称する）によって表示素子をアクティブ駆動させるアクティブマトリクス駆動型の電気光学装置がある。このような電気光学装置において、ＴＦＴとして、例えば自己整合型のＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造のものが用いられる。このようなＴＦＴは、例えば低温ポリシリコン膜を用いて、蓄積容量等の各種駆動素子と共に各画素毎に作製される。
高輝度で且つ高精細なディスプレイを実現するためには、各画素におけるＴＦＴのオフ電流が問題となる。ＴＦＴにおいて、オフ電流は、ドレインのジャンクションでのトンネリングが支配的となって発生する。よって、ＴＦＴのゲート絶縁膜の膜厚を厚くすることにより、オフ電流を確実に低減させることが可能となる。
ここに、自己整合型のＴＦＴを製造する際、ゲート電極をマスクとしてゲート絶縁膜を介して半導体膜に不純物を注入することにより、低濃度領域、並びにソース領域及びドレイン領域が形成される。このようなイオン注入は、ゲート絶縁膜の膜厚を厚くする場合、より高いエネルギーで行われることとなる。このように高いエネルギーでイオン注入を行うと、そのイオンのエネルギーが熱に変換されて基板が加熱されて歪んだり、レジストをマスクとする場合には熱でそれが変質する等の弊害が生じる。よって、ゲート絶縁膜の膜厚は、このような弊害の発生を防止することが可能な厚さに制限される。
他方、特許文献１にはゲートオーバーラップ型ＬＤＤ構造（ＧＯＬＤ構造）のＴＦＴの製造方法が開示されている。ＧＯＬＤ構造のＴＦＴは、自己整合型のＬＤＤ構造のＴＦＴと比較してオン電流をより増加させることが可能である。また、特許文献１によれば、レジストをマスクとして半導体膜におけるチャネル領域を覆ってイオン注入を行い、半導体膜に低濃度領域、並びにソース領域及びドレイン領域を形成し、その後、半導体膜上にゲート絶縁膜を形成する。この方法によれば、ゲート絶縁膜の膜厚を所望の値として、厚膜に形成することが可能となる。
特開平１１−３３０４８７号公報
しかしながら、特許文献１に開示の方法によれば、直接半導体膜に対して不純物の注入が行われるため、注入された不純物の濃度分布は、半導体膜の表面付近よりもより深い位置で不純物の濃度が高くなる傾向にある。従って、特許文献１の製造方法によれば、表面付近で導電性に劣る半導体膜が製造されるという問題点が生じる。
一方、ゲート絶縁膜を介して半導体膜に不純物を注入する場合には、上述したように膜が厚くて注入のエネルギーが高い場合には基板加熱による弊害がある。逆に膜が薄くて注入のエネルギーが低い場合には、基板温度が上がらないのでシリコン半導体層への不純物の反応が進まないので不純物活性化率が低下するという問題もある。つまりこれらの問題はトランジスタの特性と製造の効率を著しく制限している。
本発明は、上記問題点に鑑み成されたものであり、表示素子をアクティブ駆動させるためのＴＦＴにおいて、制限されていたトランジスタの特性と製造効率を所望の範囲にコントロールすることが可能であり、銀塩写真に匹敵するような高精細且つ高輝度なディスプレイを実現することが可能な電気光学装置及びその製造方法、並びにそのような電気光学装置を備えてなる電子機器を提供することを解決課題とする。
本発明の電気光学装置の製造方法は上記課題を解決するために、下地上に、薄膜トランジスタの半導体膜を形成する工程と、ダミー膜を、前記半導体膜の表面を覆うように形成する工程と、前記ダミー膜を介して前記半導体膜に対して、不純物を第１注入量で注入して前記薄膜トランジスタのチャネル領域に隣接する低濃度領域を形成する第１注入工程と、前記ダミー膜を介して前記半導体膜に対して、不純物を前記第１注入量より多い第２注入量で注入して前記薄膜トランジスタのソース領域及びドレイン領域を前記低濃度領域に隣接して形成する第２注入工程と、前記ダミー膜を、前記チャネル領域、前記低濃度領域、並びに前記ソース領域及び前記ドレイン領域の少なくとも一部が露出するように除去する工程と、前記半導体膜のうち前記ダミー膜が除去されて露出した部分の表面を少なくとも覆うように、前記薄膜トランジスタのゲート絶縁膜を形成する工程と、前記薄膜トランジスタのゲート電極を、前記ゲート絶縁膜上における前記チャネル領域及び前記低濃度領域の少なくとも一部に重畳する領域に形成する工程とを含む。
本発明の電気光学装置の製造方法は上記課題を解決するために、下地上に、薄膜トランジスタの半導体膜を形成する工程と、ダミー膜を、前記半導体膜の表面を覆うように形成するダミー膜形成工程と、前記ダミー膜を介して前記半導体膜に対して、不純物を第１注入量で注入して前記薄膜トランジスタのチャネル領域に隣接する低濃度領域を形成する第１注入工程と、前記ダミー膜を介して前記半導体膜に対して、不純物を前記第１注入量より多い第２注入量で注入して前記薄膜トランジスタのソース領域及びドレイン領域を前記低濃度領域に隣接して形成する第２注入工程と、前記ダミー膜を、前記チャネル領域と前記低濃度領域が露出するように除去するとともに、前記ダミー膜を、前記ソース領域及び前記ドレイン領域の少なくとも一部が露出するように除去するダミー膜除去工程と、前記半導体膜のうち前記ダミー膜が除去されて露出した部分の表面を少なくとも覆うように、前記薄膜トランジスタのゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記薄膜トランジスタのゲート電極を、前記ゲート絶縁膜上における前記チャネル領域に重畳する領域に形成するとともに、前記ゲート電極を前記低濃度領域の少なくとも一部に重畳する領域に形成するゲート電極形成工程とを含むことを特徴とする。
本発明の電気光学装置の製造方法は上記課題を解決するために、前記半導体膜をパターニングすることにより、蓄積容量の下部容量電極の前駆膜を形成する工程を含み、前記ダミー膜形成工程で、前記ダミー膜を、前記前駆膜の表面も覆うように形成し、前記第１注入工程で、前記ダミー膜を介して前記前駆膜に対しても、不純物を前記第１注入量で注入し、前記第２注入工程で、前記ダミー膜を介して前記前駆膜に対しても、不純物を前記第２注入量で注入することにより前記前駆膜を前記下部容量電極にし、前記ダミー膜除去工程で、前記ダミー膜を、前記下部容量電極が露出するように除去し、前記ゲート絶縁膜形成工程で、前記ゲート絶縁膜と同一材料を用いて、前記蓄積容量の第１誘電体膜を前記下部容量電極上に形成し、前記ゲート電極形成工程で、前記ゲート電極と同一材料を用いて、前記蓄積容量の上部容量電極を、前記第１誘電体膜上に形成することを特徴とする。
本発明の電気光学装置の製造方法は上記課題を解決するために、前記半導体膜をパターニングすることにより、蓄積容量の下部容量電極の前駆膜を形成する工程とを含み、前記ダミー膜形成工程で、前記ダミー膜を、前記前駆膜の表面も覆うように形成し、前記第１注入工程で、前記ダミー膜を介して前記前駆膜に対しても、不純物を前記第１注入量で注入し、前記第２注入工程で、前記ダミー膜を介して前記前駆膜に対しても、不純物を前記第２注入量で注入することにより前記前駆膜を前記下部容量電極にし、前記ダミー膜除去工程で、前記ダミー膜を、前記下部容量電極は露出しないように除去し、前記ダミー膜を前記蓄積容量の第２誘電体とし、前記蓄積容量のスタック電極を、前記第２誘電体膜上に形成する工程とをさらに含み、前記ゲート絶縁膜形成工程で、前記ゲート絶縁膜と同一材料を用いて、前記蓄積容量の第１誘電体膜を前記スタック電極上に形成し、前記ゲート電極形成工程で、前記ゲート電極と同一材料を用いて、前記蓄積容量の上部容量電極を、前記第１誘電体膜上に形成することを特徴とする。

本発明の電気光学装置の製造方法によれば、下地として、例えばガラス基板等の絶縁性基板を用いるか、或いは、このような基板上にさらにシリコン酸化膜等の下地絶縁膜が形成されたものを用いる。そして、以下のような各製造プロセスによりＧＯＬＤ構造のＴＦＴを製造することができる。また、下地上の画像表示領域に、各画素毎にＴＦＴを作製することにより、アクティブマトリクス駆動型の電気光学装置を製造することが可能となる。
本発明の電気光学装置の製造方法では、先ず、基板を含む下地上に、ＴＦＴの半導体膜として、例えばアモルファスシリコン膜、或いはポリシリコン膜を形成する。ここで、下地上に半導体膜を形成した後、マスクを用いて半導体膜における、少なくともＴＦＴのチャネル領域に不純物を注入することによって、チャネルドープを行ってもよい。より具体的には、チャネルドープを、半導体膜に対して、該半導体膜上に形成された他の膜を介して行い、チャネルドープ終了後他の膜を除去する。
次に、例えばプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等により、半導体膜の表面を覆うように、ダミー膜を形成する。ダミー膜は例えばシリコン窒化膜やシリコン酸化膜として形成される。
続いて、半導体膜に対してイオン注入を行う。より具体的には、半導体膜に対して、ダミー膜を介して、第１注入工程及び第２注入工程を施すことによってイオン注入を行う。例えば、第１注入工程及び第２注入工程は次のように行う。
第１注入工程では、ダミー膜上にマスクを形成し、該マスクによって半導体膜におけるＴＦＴのチャネル領域の表面に重畳するダミー膜の表面を覆う。そして、不純物をダミー膜を介して半導体膜に第１注入量で注入する。これにより、半導体膜において、ＴＦＴのチャネル領域に隣接して低濃度領域が形成される。
その後、第２注入工程では、半導体膜におけるＴＦＴのチャネル領域を重畳的に覆うマスクを除去し、半導体膜におけるＴＦＴのチャネル領域並びに低濃度領域の一部の表面に重畳するダミー膜の表面を覆う別のマスクを、ダミー膜上に形成する。そして、半導体膜に対して、不純物をダミー膜を介して第２注入量で注入する。これにより、半導体膜において、ＴＦＴのソース領域及びドレイン領域が低濃度領域に隣接して形成される。
尚、第１及び第２注入工程はいずれが先に行われてもよい。例えば、半導体膜におけるＴＦＴのチャネル領域及び低濃度領域を重畳的に覆うマスクを形成して第２注入工程を行った後、該マスクを半導体膜の低濃度領域上から後退させて、第１注入工程を行うようにしてもよい。
その後、例えばウエットエッチングやドライエッチングにより、ダミー膜を除去する。ダミー膜を、半導体膜を露出させるように除去してもよいし、半導体膜におけるチャネル領域及び低濃度領域、並びにソース領域及びドレイン領域の少なくとも一部が露出するように除去するようにしてもよい。
その後、ゲート絶縁膜を、半導体膜におけるダミー膜が除去されて露出した部分の表面を少なくとも覆うように形成する。ゲート絶縁膜は、例えば原料ガスとしてＴＥＯＳガスを用いたプラズマエンハンストＣＶＤ法（ＰＥ−ＣＶＤ法）により、シリコン酸化膜として形成する。
本発明の電気光学装置の製造方法によれば、半導体膜に対するイオン注入後にゲート絶縁膜を形成する。よって、ゲート絶縁膜を所望の厚さで形成することが可能となる。ゲート絶縁膜は、本発明の電気光学装置の製造方法で製造されるＴＦＴにおいて、後述するような電気特性が得られるような膜厚として形成する。
その後、ゲート電極を、ゲート絶縁膜上に、半導体膜におけるチャネル領域並びに低濃度領域の一部に重畳する領域に形成する。その結果、チャネル領域、低濃度領域、ソース領域及びドレイン領域の平面配置とは独立して、即ち非自己整合的にＴＦＴを形成することが出来る。これにより、ＧＯＬＤ構造のＴＦＴが形成される。
以上説明したような本発明の電気光学装置の製造方法によれば、半導体膜に対するイオン注入はダミー膜を介して行われる。よって、ダミー膜の膜厚を適当に設定すると共にイオン注入の打ち込みエネルギーを適当に設定することで、半導体膜の低濃度領域、ソース領域及びドレイン領域において、その表面付近より深い位置で大きくなるような不純物の濃度の偏りを防止することが可能となる。
また、自己整合型のＬＤＤ構造では既に説明したように制限されるゲート絶縁膜の膜厚を、ＧＯＬＤ構造のＴＦＴでは、ＴＦＴの電気特性に合わせた膜厚として形成することができる。即ち、本発明の電気光学装置の製造方法によれば、ゲート絶縁膜の膜厚を調整することにより、ＴＦＴの電気特性を変化させると共に、ＴＦＴの製造効率を向上させることが可能となる。これにより、オフ電流を低減することができる。
ここで、電気光学装置として例えばアクティブマトリクス駆動型の液晶装置では、各画素を駆動するための駆動回路より供給された画像信号は、走査信号が駆動回路より供給されることによりオン状態となったＴＦＴを介して液晶素子及び該液晶素子に対して設けられた蓄積容量に書き込まれる。そして、画像信号に応じた電圧が液晶素子並びに蓄積容量において保持される。
このような液晶装置が高精細化されると、液晶素子及び蓄積容量は小型化される。このように液晶素子及び蓄積容量が小型化されても、本発明の電気光学装置の製造方法により製造されたＴＦＴでは、オフ電流を確実に抑制することができ、各画素において高輝度な画像表示を行うことが可能となる。よって、このような液晶装置を用いることにより、高精細で且つ高輝度なディスプレイを実現することが可能となる。
尚、ゲート絶縁膜を厚膜に形成することにより、ＴＦＴにおけるオン電流が低下する場合には、ＴＦＴをオン状態とするための走査信号の電圧を調整することによって、オン電流を調整するようにしてもよい。
本発明の電気光学装置の製造方法の一態様では、前記半導体膜を形成する工程は、前記半導体膜として低温ポリシリコン膜を形成する。
この態様によれば、画素毎にＴＦＴを製造すると共に、下地上の画像表示領域の周辺に位置する周辺領域に、表示素子やＴＦＴを駆動させるための駆動回路を、該駆動回路を構成する回路素子を作製して形成することが可能となる。よって、電気光学装置に駆動回路を内蔵して形成することが可能となる。このため、駆動回路をＩＣ又はＬＳＩとして形成し、外部回路として電気光学装置に実装する場合に必要となる高度な実装技術が不要となる。
更に、このような低温ポリシリコン技術によれば、比較的サイズの大きい下地上に、画素毎にＴＦＴを作り込むことができる。よって、この態様によれば、比較的大型のディスプレイに用いられる電気光学装置を容易に製造することが可能となる。
この、半導体膜を低温ポリシリコン膜として形成する態様では、前記半導体膜をパターニングすることにより、蓄積容量の下部容量電極の前駆膜を形成する工程と、前記ゲート絶縁膜と同一材料を用いて、前記蓄積容量の第１誘電体膜を前記下部容量電極上に形成する工程と、前記ゲート電極と同一材料を用いて、前記蓄積容量の上部容量電極を、前記第１誘電体膜上に形成する工程とを更に含み、前記第２注入工程を、前記前駆膜に対しても行うように製造してもよい。
このように製造すれば、各画素毎に、表示素子をアクティブマトリクス駆動させるための駆動素子として、ＴＦＴと共に蓄積容量を形成することが可能となる。
より具体的には、第２注入工程において、ＴＦＴの半導体膜に対してダミー膜を介して不純物の注入を行うと共に、半導体膜をパターニングすることによって形成した蓄積容量の下部容量電極の前駆膜に対しても不純物を注入して、下部容量電極を形成する。また、ＴＦＴのゲート絶縁膜を形成する工程を行うと共に、ゲート絶縁膜と同一材料を用いて蓄積容量の第１誘電体膜を、下部容量電極上に形成する。更に、ＴＦＴのゲート電極を形成する工程を行うと共に、ゲート電極と同一材料を用いて、蓄積容量の上部容量電極を、第１誘電体膜上に形成する。
この、蓄積容量を形成する工程を更に含む態様では、前記ダミー膜と同一材料を用いて、前記前駆膜上に前記蓄積容量の第２誘電体膜を形成する工程と、前記蓄積容量のスタック電極を、前記第２誘電体膜上に形成する工程とを更に含み、前記第２注入工程を、前記前駆膜に対しても前記第２誘電体膜を介して行うと共に、前記第１誘電体膜を形成する工程は、前記第１誘電体膜を前記スタック電極上に形成するように製造してもよい。
このように製造すれば、ＴＦＴと共にスタック型の蓄積容量を形成することができる。より具体的には、ダミー膜を形成する工程を行うと共に、ダミー膜と同一材料を用いて、下部容量電極の前駆膜上に第２誘電体膜を形成する。そして、第２注入工程において、下部容量電極の前駆膜に対しても第２誘電体膜を介して不純物を注入して、下部容量電極を形成する。そして、第１誘電体膜を、第２誘電体膜上に形成したスタック電極上に形成する。
ここで、電気光学装置の高精細化に伴い、表示素子並びに蓄積容量等の駆動素子は小型化される。蓄積容量としてスタック型のものを用いることにより、該蓄積容量が小型化されても、電気容量を大きくすることが可能となる。その結果、各画素において高輝度な画像表示を行うことが可能となる。
本発明の電気光学装置の製造方法の他の態様では、前記ダミー膜を形成する工程は、前記ダミー膜を前記下地とエッチングレートが同等となるように形成する。
この態様によれば、下地に含まれる膜、例えば基板上に形成された下地絶縁膜上に、半導体膜を形成し、下地絶縁膜と同一の膜を用いてダミー膜を形成することが可能となる。この場合、ダミー膜を除去する工程では、半導体膜の表面におけるチャネル領域及び低濃度領域、並びにソース領域及びドレイン領域の一部が露出するようにダミー膜を除去して、半導体膜の表面上にダミー膜を残すようにするのが好ましい。尚、ダミー膜を構成する材料を選択することによりダミー膜のエッチングレートを制御するか、或いは、ダミー膜の形成条件を制御して、ダミー膜のエッチングレートを制御するようにしてもよい。
本発明の電気光学装置の製造方法の他の態様では、前記ダミー膜を形成する工程は、前記ダミー膜を前記下地とエッチングレートが異なるように形成する。
この態様によれば、ダミー膜と下地とのエッチング選択比をとることができる。よって、ダミー膜を除去する工程において、半導体膜がダミー膜から露出するようにダミー膜を除去することが容易となる。
この、ダミー膜を下地とエッチングレートが異なる膜として形成する態様では、前記ダミー膜を、前記下地よりもエッチングレートが大きくなるように形成するように製造してもよい。
このように製造すれば、半導体膜がダミー膜から露出するようにダミー膜を除去する場合に、オーバーエッチングによって下地が削られるのを防止することが可能となる。
この、ダミー膜を下地よりもエッチングレートが大きい膜として形成する態様では、前記ダミー膜をシリコン窒化膜として形成するように製造してもよい。
このように製造すれば、基板及び該基板上に形成された下地絶縁膜であるシリコン酸化膜を含む下地上にダミー膜を形成した場合、該ダミー膜と下地に含まれるシリコン酸化膜とのエッチング選択比をとることが可能となる。例えばフッ酸をエッチャントとして用い、ウエットエッチングによってダミー膜を除去する場合には、シリコン酸化膜と比較してシリコン窒化膜のエッチングレートを４倍以上大きくすることができる。また、窒化膜を第２誘電体膜としてスタック型の蓄積容量を形成すれば、電気容量をより大きくすることが可能となる。
この、ダミー膜を下地とエッチングレートが同等若しくは異なる膜として形成する態様では、前記ダミー膜を、前記下地に含まれる膜と同一の材料を用いて形成するように製造してもよい。
このように製造すれば、ダミー膜を、下地としての基板或いは該基板上に形成された下地絶縁膜と同一の材料を用いて形成する場合も、該ダミー膜の形成条件等を制御することによって、ダミー膜を下地とエッチングレートが同等或いは異なる膜として形成することができる。
本発明の電気光学装置の製造方法の他の態様では、前記第１注入工程及び前記第２注入工程は、ｎ型の不純物を用いて行う。
この態様によれば、第１注入工程及び第２注入工程において、ｎ型の不純物として例えばリン（Ｐ）をダミー膜を介して半導体膜に注入することにより、ＴＦＴをＮチャネル型として形成することが可能となる。
本発明の電気光学装置の製造方法の他の態様では、前記第１注入工程及び前記第２注入工程は、ｐ型の不純物を用いて行う。
この態様によれば、第１注入工程及び第２注入工程において、ｐ型の不純物として例えばボロン（Ｂ）をダミー膜を介して半導体膜に注入することにより、ＴＦＴをＰチャネル型として形成することが可能となる。また、ＴＦＴをＰチャネル型として形成すれば、ＴＦＴをＮチャネル型として形成する場合と比較して、ＴＦＴにおけるオフ電流をより低減することが可能となる。
本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学装置の製造方法（但し、その各種態様を含む）によって製造される電気光学装置であって、前記下地上における画像表示領域に所定パターンで配列され、夫々前記薄膜トランジスタによってアクティブ駆動される表示素子を備える。
本発明の電気光学装置によれば、その動作時、画素毎に、ＴＦＴにより液晶素子等の表示素子をアクティブ駆動させることにより、画像表示を行うことが可能となる。この際、ＴＦＴは、非自己整合型であり、オフ電流特性等のトランジスタ特性に優れる。よって、本発明の電気光学装置によれば、高精細で且つ高輝度なディスプレイを実現することが可能となる。
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備する。
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高精細化させると共に高輝度な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた装置としてDLP（ Digital Light Processing）等を実現することも可能である。
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
以下では、本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
＜１：第１実施形態＞
先ず、本発明の電気光学装置に係る第１実施形態について、図１から図１０を参照して説明する。
＜１−１：電気光学装置の全体構成＞
本発明の電気光学装置の全体構成について、図１及び図２を参照して説明する。ここに、図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図２は、図１のＨ−Ｈ’断面図である。ここでは、電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
図１及び図２において、本実施形態に係る電気光学装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
画像表示領域１０ａの周辺に位置する周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、前記額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、前記額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
また、対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
なお、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
＜１−２：画素部の構成＞
以下では、本実施形態における電気光学装置の画素部の構成について、図３から図５を参照して説明する。ここに図３は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図４は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の任意の画素部の平面図であり、図５は図４に示す画素部のＡ−Ａ’断面図である。なお、図５においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
図３において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
また、ＴＦＴ３０のゲートにゲート電極３ａが電気的に接続されており、所定のタイミングで、走査線１１ａ及びゲート電極３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板２０に形成された対向電極２１との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。
ここで保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。この蓄積容量７０は、走査線１１ａに並んで設けられ、固定電位側容量電極を含むとともに定電位に固定された容量電極３００を含んでいる。
以下では、図４及び図５を参照して、任意の一の画素部におけるＴＦＴアレイ基板１０側の構成についてより詳細に説明する。
図５において、ＴＦＴアレイ基板１０は、ガラス基板等の絶縁性の透明基板を用いて構成されている。ＴＦＴアレイ基板１０上に、例えばシリコン酸化膜（ＳｉＯ２）が下地絶縁膜１２として形成されている。下地絶縁膜１２の膜厚は、好ましくは、３００［ｎｍ］から８００［ｎｍ］の範囲内とする。そして、本発明に係る「下地」は、ＴＦＴアレイ基板１０及び下地絶縁膜１２を含む構成となっている。
下地絶縁膜１２上に、Ｎチャネル型のＴＦＴ３０及び蓄積容量７０が形成されている。図４及び図５において、ＴＦＴ３０は、半導体膜３、ゲート絶縁膜２、及びゲート電極３ａを含む。半導体膜３は、下地絶縁膜１２上に、例えば３０［ｎｍ］から７０［ｎｍ］の範囲内の膜厚で、例えばアモルファスシリコン膜をレーザアニール法により多結晶化した膜（以後、低温ポリシリコン膜という）で形成されている。半導体膜３には、ＴＦＴ３０のチャネル領域を挟んでその両側にｎ型の不純物の低濃度領域１ｂが形成されている。また、半導体膜３において、低濃度領域１ｂに隣接して、ｎ型の不純物が低濃度領域１ｂより高濃度に分布した、ＴＦＴ３０のソース領域１ａ及びドレイン領域１ｃが形成されている。
また、半導体膜３上には、該半導体膜３を埋め込んで、例えばシリコン酸化膜（ＳｉＯ２）よりなるゲート絶縁膜２が形成されている。本実施形態では、ＴＦＴ３０において後述するような電気特性が得られるような膜厚としてゲート絶縁膜２は形成されている。このようなゲート絶縁膜２の膜厚は、１００［ｎｍ］以上であるのが好ましい。
更には該ゲート絶縁膜２上に、半導体膜３におけるＴＦＴ３０のチャネル領域並びに低濃度領域１ｂの一部に重畳する領域に、ゲート電極３ａが形成されている。即ち、図４及び図５に示すＴＦＴ３０はＧＯＬＤ構造を有している。
ここに、ゲート電極３ａは、チタン（Ｔｉ）とアルミニウム（Ａｌ）に銅（Ｃｕ）の合金を混ぜた積層、或いはアルミニウム（Ａｌ）とモリブデン（Ｍｏ）の積層やクロム（Ｃｒ）等を用いて構成されている。また、ゲート電極３ａの膜厚は例えば４００［ｎｍ］として形成されており、ゲート電極３ａと低濃度領域１ｂとのオーバーラップ長は、これらゲート電極３ａと半導体膜３とのアライメント精度を考慮して、０．２５［μｍ］から０．７５［μｍ］の範囲内とするのが好ましい。更に、半導体膜３における低濃度領域１ｂのチャネル方向の長さは、アライメントずれが生じても、ゲート電極３ａの端部が低濃度領域１ｂに重畳する領域に配置されるような値に調整されるのが好ましい。
また、図４及び図５において、蓄積容量７０は、半導体膜３の一部によって形成される下部容量電極と、固定電位側容量電極としての容量電極３００とが、ゲート絶縁膜２の一部を介して対向配置されることにより形成されている。より具体的には、半導体膜３においてｎ型の不純物が低濃度領域１ｂより高濃度に分布した領域の一部が下部容量電極として形成されている。即ち、下部容量電極とＴＦＴ３０のドレイン領域１ｃとは接続されている。また、ゲート絶縁膜２において、下部容量電極と容量電極３００に挟持された部分によって、本発明に係る「第１誘電体膜」が構成されている。尚、ゲート電極３ａと好ましくは同一の導電膜によって、容量電極３００及び走査線１１ａが形成される。
図５において、ゲート電極３ａ及び容量電極３００、並びに図５中には図示しない走査線１１ａを埋め込んで第１層間絶縁膜４０が形成されている。第１層間絶縁膜４０には、第１層間絶縁膜４０の表面から、第１層間絶縁膜４０及びゲート絶縁膜２を貫通して、半導体膜３におけるドレイン領域１ｃ及びソース領域１ａの表面に至るコンタクトホール５０１及び５０２が形成されている。そして、コンタクトホール５０１及び５０２に導電性材料を埋め込んで、第１層間絶縁膜４０上にＴＦＴ３０のソースに電気的に接続するデータ線６ａが形成されていると共に、ドレイン電極５１０が形成されている。
また、第１層間絶縁膜４０上には第２層間絶縁膜８０が形成されている。そして第２層間絶縁膜８０の表面から、第２層間絶縁膜８０を貫通してドレイン電極５１０の表面に至るコンタクトホール５０５が開孔されている。該コンタクトホール５０５に、例えばＩＴＯ（Indium Tin Oxide）を用いて構成される導電性材料を埋め込んで、図４に示すように画素部の開口領域に対応する領域に画素電極９ａが形成されている。
＜１−２：電気光学装置の製造方法＞
上述した電気光学装置の製造方法について、図６から図９を参照して、以下に説明する。以下では、図４及び図５に示すＴＦＴアレイ基板１０上の各構成要素に係る製造工程について特に詳しく説明し、図１及び図２に示す他の構成要素に係る製造工程の説明に関しては省略する。
ここに、図６から図９は、図５に示すＴＦＴアレイ基板１０の断面の構成を、製造プロセスの各工程について順を追って示す工程図である。
先ず、図６（ａ）において、ＴＦＴアレイ基板１０上に形成された下地絶縁膜１２上に、アモルファスシリコン膜をレーザアニール法により多結晶化した半導体膜３を形成する。ここで、半導体膜３を形成した後、ＴＦＴ３０のチャネル領域に不純物を注入することによって、チャネルドープを行ってもよい。このようなチャネルドープは、半導体膜３に対して、該半導体膜３上に形成されたマスク及び他の膜を介して、例えばｐ型の不純物を５×１０１２［ｉｏｎｓ／ｃｍ２］以下の範囲内の注入量で注入することによって行う。そして、チャネルドープ終了後他の膜及びマスクは、半導体膜３上より除去する。
次に、図６（ｂ）において、半導体膜３に対してパターニングを行い、該半導体膜３を、平面的に見て図４に示すようなパターンを有する膜として形成する。これにより、蓄積容量７０の下部容量電極の前駆膜を構成する半導体膜３の一部が形成される。
続いて、図６（ｃ）において、例えばプラズマＣＶＤ法により、半導体膜３の表面を覆うように、ダミー膜７５を形成する。ダミー膜７５は、例えばシリコン窒化膜として、例えば３０［ｎｍ］の膜厚で形成する。尚、ダミー膜７５は、下地絶縁膜１２の表面を覆うように形成してもよいし、少なくとも半導体膜３の表面を覆うように形成してもよい。このダミー膜７５の膜厚は不純物の注入のエネルギーを最適化できる値に設定する。前述した基板温度の上昇による弊害や不純物活性化率を考慮して決定する。
続いて、半導体膜３に対してイオン注入を次のような第１注入工程及び第２注入工程により行う。先ず、第１注入工程では、図７（ａ）に示すように、ダミー膜７５上に、例えばフォトリソグラフィ法によりレジストパターンをマスク７０２ａとして形成し、該マスク７０２ａによって半導体膜３におけるＴＦＴ３０のチャネル領域の表面に重畳するダミー膜７５の表面を覆う。そして、ｎ型の不純物として例えばリン（Ｐ）を、マスク７０２ａ及びダミー膜７５を介して半導体膜３に、１×１０１３［ｉｏｎｓ／ｃｍ２］から８×１０１３［ｉｏｎｓ／ｃｍ２］の範囲内の第１注入量で注入する。これにより、半導体膜３にＴＦＴ３０の低濃度領域１ｂが形成される。
その後、第２注入工程では、図７（ｂ）に示すように、マスク７０２ａを除去し、半導体膜３におけるＴＦＴ３０のチャネル領域並びに低濃度領域１ｂの一部の表面に重畳するダミー膜７５の表面を覆う別のマスク７０２ｂを、ダミー膜７５上に形成する。そして、ｎ型の不純物として例えばリン（Ｐ）を、マスク７０２ｂ及びダミー膜７５を介して半導体膜３に、１×１０１５［ｉｏｎｓ／ｃｍ２］から１×１０１６［ｉｏｎｓ／ｃｍ２］の範囲内の第２注入量で注入する。これにより、半導体膜３にＴＦＴ３０のソース領域１ａ及びドレイン領域１ｃが低濃度領域１ｂに隣接して形成される。更に、蓄積容量７０の下部容量電極の前駆膜を構成する半導体膜３の一部にも、第２注入量でｎ型の不純物が注入されて、下部容量電極が形成される。
マスク７０２ｂを除去した後、図７（ｃ）において、例えばウエットエッチング法によりダミー膜７５を除去する。ここで、ダミー膜７５をシリコン窒化膜として形成した場合、フッ酸またはＢＨＦ（バッファードフッ酸）をエッチャントとして用いてウエットエッチングを行うと、下地絶縁膜１２であるシリコン酸化膜と比較してダミー膜７５のエッチングレートを容易に４倍以上大きくすることができる。よって、オーバーエッチングによって下地絶縁膜１２が削られるのを防止して、ダミー膜７５を完全に除去し、半導体膜３を露出させることが可能となる。尚、ダミー膜７５の除去はＣＦ４を主体とした混合ガスによるドライエッチングによって行ってもよい。同様にドライエッチングの場合でもダミー膜７５のエッチングレートをシリコン酸化膜より大きくとれる。
続いて、図８（ａ）において、シリコン酸化膜のゲート絶縁膜２を、例えば原料ガスとしてＴＥＯＳガスを用いたＰＥ−ＣＶＤ法により形成する。ここで、ゲート絶縁膜２の膜厚は後に述べる所望のトランジスタ特性を考慮して決定され、例えば２００ｎｍとする。ゲート絶縁膜２の形成前後においてアニールや水素化などを適宜行い、注入された不純物を活性化させる。続いて、図８（ｂ）において、ゲート電極３ａ及び容量電極３００、並びに図８（ｂ）には図示しない走査線１１ａを形成する。その結果、チャネル領域、低濃度領域１ｂ、ソース領域１ａ及びドレイン領域１ｃの平面配置とは独立して、即ち非自己整合的にＴＦＴ３０を形成することが出来る。また、ＴＦＴ３０と共に蓄積容量７０も形成される。
その後、図８（ｃ）において、第１層間絶縁膜４０を形成し、コンタクトホール５０１及び５０２を開孔する。そして、コンタクトホール５０１及び５０２に導電性材料埋め込んで、データ線６ａ及びドレイン電極５１０を形成する。
その後、図９（ａ）において、平坦化された第２層間絶縁膜８０を形成し、図９（ｂ）において、該第２層間絶縁膜８０にコンタクトホール５０５を開孔する。続いて、コンタクトホール５０５に透明な導電性材料を埋め込んで、画素電極９ａを形成する。
本実施形態の電気光学装置の製造方法によれば、半導体膜３に対するイオン注入はダミー膜７５を介して行われる。そして、イオン注入による、ダミー層７５及び半導体膜３の膜厚方向に係る不純物密度は、打ち込みエネルギーに応じた分布を有する。即ち、ダミー層７５及び半導体膜３におけるイオンを減速させる能力（エネルギーを吸収する能力）とイオン注入の打ち込みエネルギーとに応じて決まる深さに、不純物密度は、ピークを有する。よって、ダミー膜７５の膜厚を適当に設定すると共にイオン注入の打ち込みエネルギーを適当に設定することで、半導体膜３の低濃度領域１ｂ、ソース領域１ａ及びドレイン領域１ｃにおいて、その表面付近より深い位置で大きくなるような不純物の濃度の偏りを防止することが可能となる。即ち、基板１０上で、半導体膜３の高さに不純物の濃度のピークを合わせることが可能となる。
さらに、ゲート絶縁膜２を介して半導体膜３に不純物を注入する場合には、膜が厚くて注入のエネルギーが高い場合には基板加熱による弊害がある。逆に膜が薄くて注入のエネルギーが低い場合には、基板温度が上がらないのでシリコン半導体層への不純物の反応が進まないので不純物活性化率が低下するという問題もある。これらの問題はトランジスタの特性と製造の効率を著しく制限している。
そこで、本実施形態の電気光学装置の製造方法では、半導体膜３に対するイオン注入後にゲート絶縁膜２を形成する。そのため、自己整合型のＬＤＤ構造では既に説明したように制限されるゲート絶縁膜２の膜厚を、ＴＦＴ３０の電気特性に合わせた膜厚として形成すると共に、該ＴＦＴ３０の製造効率を向上させることができる。
ここで、図１０には、本実施形態の電気光学装置の製造方法によって製造されたＴＦＴ３０の電気特性を、縦軸にドレイン電流［Ａ］及び横軸にゲート電圧［Ｖ］をとって示してある。ゲート絶縁膜が厚いＧＯＬＤ構造を有するＴＦＴ３０の電気特性曲線３２ｂに着目すれば、それより４０％程度に薄いゲート絶縁膜で作製された自己整合型のＬＤＤ構造を有するＴＦＴの電気特性曲線３２ａと比較して、オフ時の所謂跳ね上がり電流が抑制され、オフ電流は低減する。その理由は、ＧＯＬＤ構造のＴＦＴではゲート電極を厚くすることでゲート電極から半導体膜のドレイン接合部に与えられる電界を小さくできることと、熱に弱いゲート電極を形成する前に十分にアニールや水素処理などの方法で半導体膜中の欠陥を修復できるからである。即ち、本実施液体の電気光学装置の製造方法によれば、ゲート絶縁膜２の膜厚を調整することにより、ＴＦＴ３０の電気特性を変化させ、オフ電流を低減することが可能となる。
ここで、電気光学装置の高精細化に伴い、液晶素子及び蓄積容量７０の小型化が要求される。液晶素子及び蓄積容量７０が小型化されても、ＴＦＴ３０においてオフ電流を抑制することが可能であり、各画素において高輝度な画像表示を行うことができる。よって、高精細で且つ高輝度なディスプレイを実現することが可能となる。
更に、図１０には、各画素を交流駆動させる場合のＴＦＴのオン電圧Ｖｇｏｎ及びオフ電圧Ｖｇｏｆｆを示してある。液晶層５０に交流の電圧を与える場合にはその極性により動作点が変動するので最低限必要とされるゲート電圧が異なる。対向基板２０に対して画素電極９ａが高い電位になる極性をプラス（＋）とし、対向基板２０に対して画素電極９ａが低い電位になる極性をマイナス（−）とすると、プラス（＋）の場合のオン電圧Ｖｇｏｎ（＋）とマイナス（−）の場合のオン電圧Ｖｇｏｎ（−）は互いに異なる値となり、同様に極性がプラス（＋）の場合のオフ電圧Ｖｇｏｆｆ（＋）及び極性がマイナス（−）の場合のオフ電圧Ｖｇｏｆｆ（−）も互いに異なる値となる。
ここで、ＧＯＬＤ構造を有するＴＦＴ３０では、ゲート絶縁膜２の膜厚を厚くすることによって、オフ電流を低減することが可能となるが、オン電流も減少することとなる。この場合には、図３に示す走査信号Ｇ１、Ｇ２、・・・、Ｇｍの電圧を夫々調整することによって、図１０に示すように、極性がプラス（＋）の場合のオン電圧Ｖｇ１ｏｎ（＋）及び極性がマイナス（−）の場合のオン電圧Ｖｇ１ｏｎ（−）が夫々調整されて、オン電流を増加させることが可能となる。ゲート絶縁膜２が厚いのでオン電圧を高くしても耐圧の点では問題はない。
加えて、半導体膜３を低温ポリシリコン膜として形成することにより、画素毎にＴＦＴ３０及び蓄積容量７０等の駆動素子を製造すると共に、ＴＦＴアレイ基板１０上の画像表示領域１０ａの周辺に位置する周辺領域に、データ線駆動回路１０１や走査線駆動回路１０４を形成することが可能となる。よって、データ線駆動回路１０１や走査線駆動回路１０４をＩＣ又はＬＳＩとして形成し、外部回路として電気光学装置に実装する場合に必要となる高度な実装技術が不要となる。また、このような低温ポリシリコン技術によれば、比較的サイズの大きいＴＦＴアレイ基板１０上に、画素毎にＴＦＴ３０等を作り込むことができる。よって、比較的大型のディスプレイに用いられる電気光学装置を容易に製造することが可能となる。
尚、本実施形態の電気光学装置の製造方法では、第１及び第２注入工程は、図７（ａ）及び図７（ｂ）を参照して説明した手順に限られず、いずれが先に行われてもよい。例えば、半導体膜３におけるＴＦＴ３０のチャネル領域及び低濃度領域１ｂを重畳的に覆うマスクを形成して第２注入工程を行った後、該マスクを半導体膜３の低濃度領域１ｂ上から後退させて、第１注入工程を行うようにしてもよい。
また、ＴＦＴ３０は、Ｐチャネル型として形成されてもよい。第１注入工程及び第２注入工程において、ｐ型の不純物として例えばボロン（Ｂ）をダミー膜７５を介して半導体膜３に注入することにより、ＴＦＴ３０をＰチャネル型として形成することが可能となる。このように、ＴＦＴ３０をＰチャネル型として形成すれば、Ｎチャネル型として形成する場合と比較して、ＴＦＴ３０におけるオフ電流をより低減することが可能となる。
＜２：第２実施形態＞
次に、本発明の電気光学装置に係る第２実施形態について説明する。第２実施形態では、画素部における蓄積容量の構成が第１実施形態と異なる。よって、第１実施形態と異なる点についてのみ、図１１から図１５を参照して詳細に説明する。
ここに、図１１は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の任意の画素部の平面図であり、図１２は図１１に示す画素部のＢ−Ｂ’断面図である。なお、図１２においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
第２実施形態において、蓄積容量７０ａはスタック型の構成を有している。図１１に示すように、蓄積容量７０ａの下部容量電極を構成する半導体膜３ｄと、ＴＦＴ３０の半導体膜３ｅとは、平面的に見て、ＴＦＴアレイ基板１０の基板面上で互いに独立したパターンとして形成されている。また、図１２において、容量電極３００と下部容量電極を構成する半導体膜３ｄとの間には、第２誘電体膜７５ｄ及びスタック電極７１が順次積層されており、スタック電極７１と容量電極３００との間に、蓄積容量７０ａの第１誘電体膜を構成するゲート絶縁膜２の一部が挟持されている。そして、スタック電極７１と下部容量電極を構成する半導体膜３ｄとの間には、第２誘電体膜７５ｄが挟持されている。第２誘電体膜７５ｄは、後述するような製造プロセスにおいてダミー膜の一部を残存させることによって形成される。
ここで、スタック電極７１は、例えば３００［ｎｍ］の膜厚として、クロム（Ｃｒ）、チタン（Ｔｉ）、タングステン（Ｗ）、或いはチタン（Ｔｉ）とアルミニウム（Ａｌ）と銅（Ｃｕ）の合金との積層、若しくはアルミニウム（Ａｌ）とモリブデン（Ｍｏ）の積層等の光非透過性の材料を用いて構成されている。第２実施形態では、スタック電極７１は、各画素毎に開口領域を規定する遮光膜として機能し得るパターンとして形成してもよい。
また、図１１及び図１２において、第１層間絶縁膜４０には、第１層間絶縁膜４０の表面から、第１層間絶縁膜４０及びゲート絶縁膜２を貫通して、スタック電極７１の表面に至るコンタクトホール５０６が形成されている。そして、該コンタクトホール５０６には、ドレイン電極５１０を構成する導電性材料が埋め込まれている。また、第１層間絶縁膜４０には、第１層間絶縁膜４０の表面から第１層間絶縁膜４０を貫通して容量電極３００の表面に至るコンタクトホール５０３、及び第１層間絶縁膜４０の表面から第１層間絶縁膜４０、ゲート絶縁膜２及び第２誘電体膜７５ｄを貫通して下部容量電極を構成する半導体膜３ｄの表面に至るコンタクトホール５０４が形成されている。そして、これらのコンタクトホール５０３及び５０４に導電性材料を埋め込んで、第１層間絶縁膜４０上には更に、容量電極３００と第２誘電体膜７５ｄとを接続する接続電極５１２が形成されている。
よって、第２実施形態では、電気光学装置の高精細化に伴い蓄積容量７０ａが小型化されても、該蓄積容量７０ａはスタック型の構成を有するため、第１実施形態における蓄積容量７０と比較して電気容量を大きくすることが可能となる。その結果、各画素において高輝度な画像表示を行うことが可能となる。また、第２誘電体膜７５ｄを比誘電率が高いシリコン窒化膜を用いて構成することにより、蓄積容量７０ａの電気容量をより大きくすることができる。
続いて、第２実施形態の電気光学装置の製造方法について、図１３から図１５を参照して、第１実施形態と異なる点についてのみ以下に説明する。
ここに、図１３から図１５は、図１２に示すＴＦＴアレイ基板１０の断面の構成を、製造プロセスの各工程について順を追って示す工程図である。
先ず、図１３（ａ）において、パターニングにより、蓄積容量７０ａの下部容量電極の前駆膜を構成する半導体膜３ｄ、並びにＴＦＴ３０の半導体膜３ｅを夫々、平面的に見て図１１に示すようなパターンとして形成する。
次に、図１３（ｂ）において、半導体膜３ｄ及び３ｅの表面を覆うように、ダミー膜７５を形成し、図１３（ｃ）及び図１３（ｄ）に示すように、該ダミー膜７５を介して半導体膜３ｄ及び３ｅに対してイオン注入を第１注入工程及び第２注入工程により行う。図１３（ｃ）に示すように、第１注入工程により、半導体膜３ｅにＴＦＴ３０の低濃度領域１ｂが形成され、図１３（ｄ）に示すように、第２注入工程により、半導体膜３ｅにＴＦＴ３０のソース領域１ａ及びドレイン領域１ｃが形成されると共に、半導体膜３ｄに第２注入量で不純物が注入されて下部容量電極が形成される。
その後、図１４（ａ）において、例えばフォトリソグラフィ法を用いてダミー膜７５をパターニングすることにより、該ダミー膜７５を部分的に除去して、ＴＦＴ３０の半導体膜３ｅを露出させる。また、蓄積容量７０ａの下部容量電極を構成する半導体膜３ｄ上にはダミー膜７５を残存させる。下部容量電極を構成する半導体膜３ｄ上に残存させたダミー膜によって第２誘電体膜７５ｄが構成される。
続いて、図１４（ｂ）において、第２誘電体膜７５ｄ上にスタック電極７１を形成し、図１４（ｃ）において、ゲート絶縁膜２を形成する。その後、図１４（ｄ）において、ゲート電極３ａ及び容量電極３００、並びに図１４（ｄ）には図示しない走査線１１ａを形成する。その結果、ＴＦＴ３０と共にスタック型の蓄積容量７０ａも形成される。
その後、図１５において、第１層間絶縁膜４０を形成し、コンタクトホール５０１、５０２、５０３、５０４、及び５０６を夫々開孔する。そして、コンタクトホール５０１、５０２、５０３、５０４、及び５０６に夫々導電性材料埋め込んで、データ線６ａ、ドレイン電極５１０、及び接続電極５１２を形成する。
＜２−１：変形例＞
上述した第２実施形態の変形例について、図１３及び図１４に加えて図１６を参照して説明する。
図１６（ａ）及び図１６（ｂ）には、特に図１４（ａ）を参照して説明したダミー膜を除去する工程における、ＴＦＴアレイ基板１０の断面の構成を示してある。
図１３（ｂ）において、ダミー膜７５は、下地絶縁膜１２と同一の膜、例えばシリコン酸化膜を用いて形成するようにしてもよい。シリコン酸化膜は、例えば原料ガスとしてＴＥＯＳガスを用いたＰＥ−ＣＶＤ法によって形成される。この際、ダミー膜７５の形成条件、例えば原料ガスの圧力等を制御して、ダミー膜７５を除去する際のエッチングレートを制御するのが好ましい。
ダミー膜７５が下地絶縁膜１２とエッチングレートが異なる膜として形成された場合には、ダミー膜７５と下地絶縁膜１２とのエッチング選択比をとることが可能となる。よって、図１６（ａ）において、オーバーエッチングにより下地絶縁膜１２が、ＴＦＴアレイ基板１０の表面が露出するまでに削られる事態を防止することが可能となる。従って、ＴＦＴ３０の半導体膜３ｅを露出させるように、ダミー膜７５を容易に部分的に除去することができる。
他方、ダミー膜７５が下地絶縁膜１２とエッチングレートが同等の膜として形成された場合には、図１６（ｂ）に示すように、半導体膜３ｅの表面におけるチャネル領域及び低濃度領域１ｂ、並びにソース領域１ａ及びドレイン領域１ｃの一部が露出するようにダミー膜７５をパターニングして部分的に除去するのが好ましい。その結果、第２誘電体膜７５ｄとしてのダミー膜７５の他、半導体膜３ｅの表面上にもダミー膜７５が残存して形成される。
なお、ダミー膜７５は半導体膜３を汚染する物質でなければシリコン酸化膜やシリコン窒化膜に限られるものではない。
また、本発明により形成された蓄積容量は、画素内に設けられた蓄積容量７０、７０ａの例で示したが、データ線駆動回路１０１や走査線駆動回路１０４内に回路素子として設けられる蓄積容量にも同様に適用できる。
＜３；電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
＜３−１：プロジェクタ＞
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１７は、プロジェクタの構成例を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
＜３−２：モバイル型コンピュータ＞
次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１８は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶装置１００５の背面にバックライトを付加することにより構成されている。
＜３−３；携帯電話＞
さらに、液晶装置を、携帯電話に適用した例について説明する。図１９は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
尚、図１７から図１９を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法、並びに該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
電気光学装置の全体構成を示す平面図である。 図１のＨ−Ｈ’断面図である。 電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素部における各種素子、配線等の等価回路である。 データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の任意の画素部の平面図である。 図４のＡ−Ａ’断面図である。 ＴＦＴアレイ基板の断面の構成を、製造プロセスの各工程について順を追って示す工程図（その１）である。 ＴＦＴアレイ基板の断面の構成を、製造プロセスの各工程について順を追って示す工程図（その２）である。 ＴＦＴアレイ基板の断面の構成を、製造プロセスの各工程について順を追って示す工程図（その３）である。 ＴＦＴアレイ基板の断面の構成を、製造プロセスの各工程について順を追って示す工程図（その４）である。 ＴＦＴの電気特性を表すグラフを示す図である。 第２実施形態におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の任意の画素部の平面図である。 図１１のＢ−Ｂ’断面図である。 第２実施形態における製造プロセスの各工程について、ＴＦＴアレイ基板の断面の構成を、順を追って示す工程図（その１）である。 第２実施形態における製造プロセスの各工程について、ＴＦＴアレイ基板の断面の構成を、順を追って示す工程図（その２）である。 第２実施形態における製造プロセスの各工程について、ＴＦＴアレイ基板の断面の構成を示す工程図（その３）である。 図１６（ａ）及び図１６（ｂ）は、第２実施形態の変形例において、ダミー膜を除去する工程についてＴＦＴアレイ基板の断面の構成を示す断面図である。 液晶装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。 液晶装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。 液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
符号の説明
１ａ…ソース領域、１ｂ…低濃度領域、１ｃ…ドレイン領域、２…ゲート絶縁膜、３…半導体膜、３ａ…ゲート電極、１０…ＴＦＴアレイ基板、１２…下地絶縁膜、３０…ＴＦＴ、７５…ダミー膜

Claims (11)

  1. 下地上に、薄膜トランジスタの半導体膜を形成する工程と、
    ダミー膜を、前記半導体膜の表面を覆うように形成するダミー膜形成工程と、
    前記ダミー膜を介して前記半導体膜に対して、不純物を第１注入量で注入して前記薄膜トランジスタのチャネル領域に隣接する低濃度領域を形成する第１注入工程と、
    前記ダミー膜を介して前記半導体膜に対して、不純物を前記第１注入量より多い第２注入量で注入して前記薄膜トランジスタのソース領域及びドレイン領域を前記低濃度領域に隣接して形成する第２注入工程と、
    前記ダミー膜を、前記チャネル領域と前記低濃度領域が露出するように除去するとともに、前記ダミー膜を、前記ソース領域及び前記ドレイン領域の少なくとも一部が露出するように除去するダミー膜除去工程と、
    前記半導体膜のうち前記ダミー膜が除去されて露出した部分の表面を少なくとも覆うように、前記薄膜トランジスタのゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記薄膜トランジスタのゲート電極を、前記ゲート絶縁膜上における前記チャネル領域に重畳する領域に形成するとともに、前記ゲート電極を前記低濃度領域の少なくとも一部に重畳する領域に形成するゲート電極形成工程と
    を含むことを特徴とする電気光学装置の製造方法。
  2. 前記半導体膜を形成する工程は、前記半導体膜として低温ポリシリコン膜を形成すること
    を特徴とする請求項１に記載の電気光学装置の製造方法。
  3. 前記半導体膜をパターニングすることにより、蓄積容量の下部容量電極の前駆膜を形成する工程を含み、
    前記ダミー膜形成工程で、前記ダミー膜を、前記前駆膜の表面も覆うように形成し、
    前記第１注入工程で、前記ダミー膜を介して前記前駆膜に対しても、不純物を前記第１注入量で注入し、
    前記第２注入工程で、前記ダミー膜を介して前記前駆膜に対しても、不純物を前記第２注入量で注入することにより前記前駆膜を前記下部容量電極にし、
    前記ダミー膜除去工程で、前記ダミー膜を、前記下部容量電極が露出するように除去し、
    前記ゲート絶縁膜形成工程で、前記ゲート絶縁膜と同一材料を用いて、前記蓄積容量の第１誘電体膜を前記下部容量電極上に形成し、
    前記ゲート電極形成工程で、前記ゲート電極と同一材料を用いて、前記蓄積容量の上部容量電極を、前記第１誘電体膜上に形成すること
    を特徴とする請求項２に記載の電気光学装置の製造方法。
  4. 前記半導体膜をパターニングすることにより、蓄積容量の下部容量電極の前駆膜を形成する工程と
    を含み、
    前記ダミー膜形成工程で、前記ダミー膜を、前記前駆膜の表面も覆うように形成し、
    前記第１注入工程で、前記ダミー膜を介して前記前駆膜に対しても、不純物を前記第１注入量で注入し、
    前記第２注入工程で、前記ダミー膜を介して前記前駆膜に対しても、不純物を前記第２注入量で注入することにより前記前駆膜を前記下部容量電極にし、
    前記ダミー膜除去工程で、前記ダミー膜を、前記下部容量電極は露出しないように除去し、前記ダミー膜を前記蓄積容量の第２誘電体とし、
    前記蓄積容量のスタック電極を、前記第２誘電体膜上に形成する工程と
    を更に含み、
    前記ゲート絶縁膜形成工程で、前記ゲート絶縁膜と同一材料を用いて、前記蓄積容量の第１誘電体膜を前記スタック電極上に形成し、
    前記ゲート電極形成工程で、前記ゲート電極と同一材料を用いて、前記蓄積容量の上部容量電極を、前記第１誘電体膜上に形成すること
    を特徴とする請求項２に記載の電気光学装置の製造方法。
  5. 前記ダミー膜形成工程は、前記ダミー膜を前記下地とエッチングレートが同等となるように形成すること
    を特徴とする請求項１から４のいずれか一項に記載の電気光学装置の製造方法。
  6. 前記ダミー膜形成工程は、前記ダミー膜を前記下地とエッチングレートが異なるように形成すること
    を特徴とする請求項１から４のいずれか一項に記載の電気光学装置の製造方法。
  7. 前記ダミー膜形成工程は、前記ダミー膜を前記下地よりもエッチングレートが大きくなるように形成すること
    を特徴とする請求項６に記載の電気光学装置の製造方法。
  8. 前記ダミー膜形成工程は、前記ダミー膜をシリコン窒化膜として形成すること
    を特徴とする請求項７に記載の電気光学装置の製造方法。
  9. 前記ダミー膜形成工程は、前記ダミー膜を前記下地に含まれる膜と同一の材料を用いて形成すること
    を特徴とする請求項５から７のいずれか一項に記載の電気光学装置の製造方法。
  10. 前記第１注入工程及び前記第２注入工程は、ｎ型の不純物を用いて行うこと
    を特徴とする請求項１から９のいずれか一項に記載の電気光学装置の製造方法。
  11. 前記第１注入工程及び前記第２注入工程は、ｐ型の不純物を用いて行うこと
    を特徴とする請求項１から９のいずれか一項に記載の電気光学装置の製造方法。
JP2004072684A 2004-03-15 2004-03-15 電気光学装置の製造方法 Expired - Fee Related JP4211644B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004072684A JP4211644B2 (ja) 2004-03-15 2004-03-15 電気光学装置の製造方法
US11/037,141 US20050202601A1 (en) 2004-03-15 2005-01-19 Electro-optical device, method of manufacturing the same, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004072684A JP4211644B2 (ja) 2004-03-15 2004-03-15 電気光学装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005260145A JP2005260145A (ja) 2005-09-22
JP4211644B2 true JP4211644B2 (ja) 2009-01-21

Family

ID=34918623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004072684A Expired - Fee Related JP4211644B2 (ja) 2004-03-15 2004-03-15 電気光学装置の製造方法

Country Status (2)

Country Link
US (1) US20050202601A1 (ja)
JP (1) JP4211644B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4747911B2 (ja) * 2006-03-30 2011-08-17 ソニー株式会社 液晶パネル用アレイ基板および液晶パネルならびにこれらの製造方法
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
US7847904B2 (en) 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
TWI339443B (en) * 2007-04-13 2011-03-21 Au Optronics Corp A pixel and a storage capacitor of the pixel and a method of forming thereof
JP5423548B2 (ja) * 2010-04-05 2014-02-19 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101822563B1 (ko) 2010-12-08 2018-03-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US20130137232A1 (en) * 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102050401B1 (ko) * 2012-11-20 2019-11-29 엘지디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR102137392B1 (ko) * 2013-10-08 2020-07-24 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
CN103985637B (zh) * 2014-04-30 2017-02-01 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制作方法和显示装置
KR20150146409A (ko) 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
CN104078424B (zh) * 2014-06-30 2017-02-15 京东方科技集团股份有限公司 低温多晶硅tft阵列基板及其制备方法、显示装置
CN105655293B (zh) * 2016-01-12 2019-06-21 重庆京东方光电科技有限公司 阵列基板及其制作方法和显示装置
KR20180075056A (ko) * 2016-12-26 2018-07-04 엘지디스플레이 주식회사 표시 장치
US10615184B2 (en) * 2017-11-08 2020-04-07 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrate and display panel
CN109256396A (zh) * 2018-09-04 2019-01-22 京东方科技集团股份有限公司 一种透明显示基板及透明显示面板
CN109742102B (zh) * 2018-12-28 2020-12-25 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN110571245B (zh) * 2019-08-13 2021-07-06 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN111128036A (zh) * 2019-10-23 2020-05-08 中国电子科技集团公司第五十五研究所 一种用于提高自发光显示器件发光亮度均匀性的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69326123T2 (de) * 1992-06-24 1999-12-23 Seiko Epson Corp Dünnfilmtransistor und verfahren zur herstellung eines dünnfilmtransistors
US6054355A (en) * 1997-06-30 2000-04-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device which includes forming a dummy gate
JP3023355B1 (ja) * 1998-12-25 2000-03-21 松下電器産業株式会社 半導体装置及びその製造方法
US6159782A (en) * 1999-08-05 2000-12-12 Advanced Micro Devices, Inc. Fabrication of field effect transistors having dual gates with gate dielectrics of high dielectric constant
KR100313547B1 (ko) * 2000-02-29 2001-11-07 박종섭 반도체 소자의 제조방법
JP3596471B2 (ja) * 2000-03-27 2004-12-02 セイコーエプソン株式会社 電気光学装置、その製造方法および電子機器
US6436775B2 (en) * 2000-06-21 2002-08-20 Hynix Semiconductor, Inc. MOSFET device fabrication method capable of allowing application of self-aligned contact process while maintaining metal gate to have uniform thickness
US6465309B1 (en) * 2000-12-12 2002-10-15 Advanced Micro Devices, Inc. Silicide gate transistors

Also Published As

Publication number Publication date
US20050202601A1 (en) 2005-09-15
JP2005260145A (ja) 2005-09-22

Similar Documents

Publication Publication Date Title
JP4211644B2 (ja) 電気光学装置の製造方法
US7164408B2 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
KR100614737B1 (ko) 전기 광학 장치 및 전자 기기
JP4301227B2 (ja) 電気光学装置及びその製造方法、電子機器並びにコンデンサー
JP2010096966A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2005327813A (ja) 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器
JPH10111520A (ja) 液晶表示パネル及びそれを用いた電子機器
JP3800184B2 (ja) 電気光学装置及び電子機器
JP2009139417A (ja) 電気光学装置及びその製造方法並びに電子機器
JP4371089B2 (ja) 液晶装置およびそれを用いた表示装置
JP3791225B2 (ja) 電気光学パネル及び電子機器
JP2006253173A (ja) 電気光学装置、その製造方法、及び電子機器
JP3837951B2 (ja) 電気光学パネル及び電子機器
JP2000330135A (ja) アクティブマトリクス型液晶表示装置
JP4096546B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP2010008635A (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器
JP3855976B2 (ja) 電気光学装置及び電子機器
JP5343476B2 (ja) 電気光学装置及び電子機器
JP2006245260A (ja) 半導体装置の製造方法、電気光学装置の製造方法、半導体装置、及び電気光学装置、並びに電子機器
JP2004126554A (ja) 電気光学パネル及び電子機器
JP2011221119A (ja) 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP4259528B2 (ja) 電気光学装置及びこれを備えた電子機器
JP4522666B2 (ja) Ｔｆｔアレイ基板、液晶パネル及び液晶プロジェクタ
JP4984911B2 (ja) 電気光学装置及び電子機器
JP2009300477A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061228

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081020

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees