JPH10223997A - プリント配線基板 - Google Patents
プリント配線基板Info
- Publication number
- JPH10223997A JPH10223997A JP9027878A JP2787897A JPH10223997A JP H10223997 A JPH10223997 A JP H10223997A JP 9027878 A JP9027878 A JP 9027878A JP 2787897 A JP2787897 A JP 2787897A JP H10223997 A JPH10223997 A JP H10223997A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- power supply
- wiring board
- printed wiring
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 放射ノイズを効果的にかつ簡易に低減するこ
とのできるプリント配線基板を提供する。 【解決手段】 メインの電源から分離されたＩＣ１０の
電源パターン１に対し、この電源パターンに対向するよ
うにプリント配線基板の裏面にグランドパターン８を形
成し、さらに、メインの電源から分離されたＩＣの電源
パターンに対し、この電源パターンと同一平面上に隣接
してグランドパターンを形成し、一方隣接したグランド
パターンのプリント配線基板の裏面には、メイン電源か
ら分離されたＩＣの電源パターンを形成する。
とのできるプリント配線基板を提供する。 【解決手段】 メインの電源から分離されたＩＣ１０の
電源パターン１に対し、この電源パターンに対向するよ
うにプリント配線基板の裏面にグランドパターン８を形
成し、さらに、メインの電源から分離されたＩＣの電源
パターンに対し、この電源パターンと同一平面上に隣接
してグランドパターンを形成し、一方隣接したグランド
パターンのプリント配線基板の裏面には、メイン電源か
ら分離されたＩＣの電源パターンを形成する。
Description
【０００１】
【産業上の利用分野】本発明は電磁波放射ノイズを低減
するためのプリント配線基板に実装されたＩＣのデカッ
プリング方法に関し、特に電子機器に用いられるプリン
ト配線板において、ノイズを抑制する為に電源供給ライ
ン上に設けられたプリントパターン素子に関するもので
ある。
するためのプリント配線基板に実装されたＩＣのデカッ
プリング方法に関し、特に電子機器に用いられるプリン
ト配線板において、ノイズを抑制する為に電源供給ライ
ン上に設けられたプリントパターン素子に関するもので
ある。
【０００２】
【従来の技術】従来プリント配線基板に実装されたＩＣ
の電源のデカップリングには、バイパスコンデンサをＩ
Ｃの電源ピンやグランドピンの近くに配置する手法が一
般的であった。さらにバイパスコンデンサだけでなく、
ＩＣへ引き込む電源ラインにノイズフィルタを挿入し、
さらにバイパスコンデンサを併用する手法を用いる場合
もあった。
の電源のデカップリングには、バイパスコンデンサをＩ
Ｃの電源ピンやグランドピンの近くに配置する手法が一
般的であった。さらにバイパスコンデンサだけでなく、
ＩＣへ引き込む電源ラインにノイズフィルタを挿入し、
さらにバイパスコンデンサを併用する手法を用いる場合
もあった。
【０００３】プリント回路基板上の電気素子は、部品を
半田付けで実装するのが一般的である。また、高周波回
路等ではスパイラルパターンやパラレルパターンでイン
ダクタを作ったり、遅延時間を持たせたりして信号回路
を形成している。そこで近年では樹脂系のプリント基板
上においても、例えばＩＣ等の電子部品への電源供給ラ
インに高周波フィルタ等を付けたい場合に、パターンで
回路素子を形成し、フィルタの構成要素として用いる事
が行われるようになってきている。
半田付けで実装するのが一般的である。また、高周波回
路等ではスパイラルパターンやパラレルパターンでイン
ダクタを作ったり、遅延時間を持たせたりして信号回路
を形成している。そこで近年では樹脂系のプリント基板
上においても、例えばＩＣ等の電子部品への電源供給ラ
インに高周波フィルタ等を付けたい場合に、パターンで
回路素子を形成し、フィルタの構成要素として用いる事
が行われるようになってきている。
【０００４】
【発明が解決しようとしている課題】しかしながら、上
記従来例の手法によるＩＣのデカップリングでは、近年
のデジタル回路に使われるＩＣの高速化によって増大し
てきているプリント配線基板からの電磁波放射ノイズを
抑制することが難しくなってきている。
記従来例の手法によるＩＣのデカップリングでは、近年
のデジタル回路に使われるＩＣの高速化によって増大し
てきているプリント配線基板からの電磁波放射ノイズを
抑制することが難しくなってきている。
【０００５】この電磁波放射ノイズに関しては各国で規
制しており、例えば日本ではＶＣＣＩ、米国ではＦＣＣ
などの規格値が設定されている。しかし、従来のＩＣの
デカップリング手法では、これらの規格を満足できない
場合があり、それを満足するために例えば、シールド板
をプリント配線基板に接続するなどの対策を講じてい
た。しかし、このような対策を講じる結果、プリント配
線基板やそれを組み込んだ製品の生産性の悪化、および
製造コストの上昇を招くという問題があった。
制しており、例えば日本ではＶＣＣＩ、米国ではＦＣＣ
などの規格値が設定されている。しかし、従来のＩＣの
デカップリング手法では、これらの規格を満足できない
場合があり、それを満足するために例えば、シールド板
をプリント配線基板に接続するなどの対策を講じてい
た。しかし、このような対策を講じる結果、プリント配
線基板やそれを組み込んだ製品の生産性の悪化、および
製造コストの上昇を招くという問題があった。
【０００６】そして、電源ラインにパターンで回路素子
（以下、パターン素子とする）を作る場合、一般的には
縦横方向に定型化された形状であり、ターン数を変える
ことによりサイズが変わるといった状態である。これで
はパターン素子を形成できる場所は、かなり面積的な余
裕を持った空きスペースが必要となる。よって、ＩＣ等
の電子部品の近傍は信号配線が混み合っているため、パ
ターン素子を形成できず、必然的に該電子部品から離れ
た位置に形成することになり、ノイズフィルタとしての
効果を、充分に果たし得なくなるという事態が起こって
くる。あるいは、無理に該電子部品近傍に設置しようと
するあまり、該電子部品近傍の空きスペースに設けられ
るべきＧＮＤパターンを接続不可能なほど分断してしま
う。これでは、ノイズを抑制するどころか、逆にノイズ
を助長しかねず、何のためにパターン素子を用いている
のか分からなくなってしまう。
（以下、パターン素子とする）を作る場合、一般的には
縦横方向に定型化された形状であり、ターン数を変える
ことによりサイズが変わるといった状態である。これで
はパターン素子を形成できる場所は、かなり面積的な余
裕を持った空きスペースが必要となる。よって、ＩＣ等
の電子部品の近傍は信号配線が混み合っているため、パ
ターン素子を形成できず、必然的に該電子部品から離れ
た位置に形成することになり、ノイズフィルタとしての
効果を、充分に果たし得なくなるという事態が起こって
くる。あるいは、無理に該電子部品近傍に設置しようと
するあまり、該電子部品近傍の空きスペースに設けられ
るべきＧＮＤパターンを接続不可能なほど分断してしま
う。これでは、ノイズを抑制するどころか、逆にノイズ
を助長しかねず、何のためにパターン素子を用いている
のか分からなくなってしまう。
【０００７】本発明の目的は、放射ノイズを効果的にか
つ簡易に低減することができるプリント配線基板を提供
することである。
つ簡易に低減することができるプリント配線基板を提供
することである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明によれば、メインの電源から分離されたＩＣ
の電源パターンに対し、この電源パターンに対向するよ
うにプリント配線基板の裏面にグランドパターンを形成
し、さらに、メインの電源から分離されたＩＣの電源パ
ターンに対し、この電源パターンと同一平面上に隣接し
てグランドパターンを形成し、一方隣接したグランドパ
ターンのプリント配線基板の裏面には、メイン電源から
分離されたＩＣの電源パターンを形成することを特徴と
するプリント配線基板が提供される。
に、本発明によれば、メインの電源から分離されたＩＣ
の電源パターンに対し、この電源パターンに対向するよ
うにプリント配線基板の裏面にグランドパターンを形成
し、さらに、メインの電源から分離されたＩＣの電源パ
ターンに対し、この電源パターンと同一平面上に隣接し
てグランドパターンを形成し、一方隣接したグランドパ
ターンのプリント配線基板の裏面には、メイン電源から
分離されたＩＣの電源パターンを形成することを特徴と
するプリント配線基板が提供される。
【０００９】また、上記プリント配線基板において、よ
りＩＣの電源のデカップリング効果を大きくする場合に
は、メインの電源から分離された電源パターンとプリン
ト配線基板の表面、裏面で隣接しているグランドパター
ンの間に通常用いられるソルダーレジストよりも高い比
誘電率材料を充填することも可能である。
りＩＣの電源のデカップリング効果を大きくする場合に
は、メインの電源から分離された電源パターンとプリン
ト配線基板の表面、裏面で隣接しているグランドパター
ンの間に通常用いられるソルダーレジストよりも高い比
誘電率材料を充填することも可能である。
【００１０】更に本発明によれば、プリント配線板にお
いて、基板上に形成される回路パターンでインダクタン
スやキャパシタンス等の素子を形成することにおいて、
該素子を用いてＩＣ等電子部品の電源供給ラインにフィ
ルタを形成する際、該パターン素子は該電子部品の近傍
に存在し、かつ、定型の形状にとらわれることなく、信
号パターンの無い空きスペースの形状に沿うような形状
にすることを特徴とするプリントパターン素子を有する
プリント配線板が提供され、そして更に上記プリント配
線板の基板上の空きスペースにおいて、該空きスペース
に追随するプリントパターン素子は、該パターン素子に
よって分断される基板上の空きスペースを利用したＧＮ
Ｄパターンが、スルーホールを設けられるだけのスペー
スを確保できる様に形成され、該スルーホールとジャン
パー線または他の層のＧＮＤパターンとによって、該パ
ターン素子によって分断されたＧＮＤパターンは充分に
橋渡し接続されるプリント配線板が提供される。
いて、基板上に形成される回路パターンでインダクタン
スやキャパシタンス等の素子を形成することにおいて、
該素子を用いてＩＣ等電子部品の電源供給ラインにフィ
ルタを形成する際、該パターン素子は該電子部品の近傍
に存在し、かつ、定型の形状にとらわれることなく、信
号パターンの無い空きスペースの形状に沿うような形状
にすることを特徴とするプリントパターン素子を有する
プリント配線板が提供され、そして更に上記プリント配
線板の基板上の空きスペースにおいて、該空きスペース
に追随するプリントパターン素子は、該パターン素子に
よって分断される基板上の空きスペースを利用したＧＮ
Ｄパターンが、スルーホールを設けられるだけのスペー
スを確保できる様に形成され、該スルーホールとジャン
パー線または他の層のＧＮＤパターンとによって、該パ
ターン素子によって分断されたＧＮＤパターンは充分に
橋渡し接続されるプリント配線板が提供される。
【００１１】
【発明の実施の形態】本発明のプリント配線基板の一実
施の形態においては、メインの電源から分離されたＩＣ
の電源パターンとグランドパターンがプリント配線基板
の表裏、隣同士に位置するので、プリント配線基板のメ
インから分離されたＩＣの電源とグランドの層間や隣同
士で静電容量が高められる。この静電容量の大きい分離
された電源をＩＣの電源として用いることにより、ＩＣ
の貫通電流や充電電流に起因する電源系の高周波ノイズ
の増加を抑制し、プリント配線基板からの電磁波放射ノ
イズが低減される。
施の形態においては、メインの電源から分離されたＩＣ
の電源パターンとグランドパターンがプリント配線基板
の表裏、隣同士に位置するので、プリント配線基板のメ
インから分離されたＩＣの電源とグランドの層間や隣同
士で静電容量が高められる。この静電容量の大きい分離
された電源をＩＣの電源として用いることにより、ＩＣ
の貫通電流や充電電流に起因する電源系の高周波ノイズ
の増加を抑制し、プリント配線基板からの電磁波放射ノ
イズが低減される。
【００１２】また他の実施の形態によれば、ノイズフィ
ルタを必要とするＩＣ等の電子部品の極近傍に、空きス
ペースに設けられたＧＮＤパターンの接続をできるだけ
遮断することなくパターン素子を形成する手段として、
設計手法として、該電子部品の近傍に存在する信号配線
のない空きスペースの形状に追随する任意の形状にパタ
ーン素子を形成する。この時に、該空きスペースの該パ
ターン素子以外の部分にはＧＮＤパターンが形成され、
かつ、該パターン素子で分断される両側にはスルーホー
ル（または部品実装ランド）を形成できるだけのスペー
スを確保できる様に該パターン素子を形成する。これに
よって、空きスペースに設けられたＧＮＤパターンの接
続性を阻害することなく、電子部品の極近傍にパターン
素子を形成でき、ノイズフィルタとして有効に作用させ
ることができる。
ルタを必要とするＩＣ等の電子部品の極近傍に、空きス
ペースに設けられたＧＮＤパターンの接続をできるだけ
遮断することなくパターン素子を形成する手段として、
設計手法として、該電子部品の近傍に存在する信号配線
のない空きスペースの形状に追随する任意の形状にパタ
ーン素子を形成する。この時に、該空きスペースの該パ
ターン素子以外の部分にはＧＮＤパターンが形成され、
かつ、該パターン素子で分断される両側にはスルーホー
ル（または部品実装ランド）を形成できるだけのスペー
スを確保できる様に該パターン素子を形成する。これに
よって、空きスペースに設けられたＧＮＤパターンの接
続性を阻害することなく、電子部品の極近傍にパターン
素子を形成でき、ノイズフィルタとして有効に作用させ
ることができる。
【００１３】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１、２は本発明の特徴を最も良く表した図面で
あり、図１は基板にＩＣを搭載した面を上からみた平面
図であり、図２は基板断面図である。図１、２ともに２
層板について示したものである。
する。図１、２は本発明の特徴を最も良く表した図面で
あり、図１は基板にＩＣを搭載した面を上からみた平面
図であり、図２は基板断面図である。図１、２ともに２
層板について示したものである。
【００１４】先ず第一の実施例について説明する。これ
らの図においては、メインの電源パターン１、メインの
電源パターン１からＩＣへ引き込むための分岐した電源
パターン２、３端子型のノイズフィルタ３、バイパス・
コンデンサ４、メインの電源から分離されデカップリン
グされたＩＣへの電源供給パターン５、バイパス・コン
デンサ４のグランド接続用のスルーホール６、バイパス
・コンデンサ４の電源電極とＩＣの電源ピンを接続する
ためのパターン７、電源供給パターン５の分離された電
源パターンと隣接して設けられたグランドパターン８、
電源供給パターン５の電源パターンとグランドパターン
８の間に設けられたギャップに充填されたシリコン樹脂
９、プリント配線基板に搭載されたＩＣ１０、ＩＣのリ
ードピン１１、信号パターン１２、プリント配線基材１
３、ＩＣ搭載面の裏面に形成したメインの電源から分離
された電源パターン１４、ＩＣ搭載面の裏面に形成した
グランドパターン１５が示されている。
らの図においては、メインの電源パターン１、メインの
電源パターン１からＩＣへ引き込むための分岐した電源
パターン２、３端子型のノイズフィルタ３、バイパス・
コンデンサ４、メインの電源から分離されデカップリン
グされたＩＣへの電源供給パターン５、バイパス・コン
デンサ４のグランド接続用のスルーホール６、バイパス
・コンデンサ４の電源電極とＩＣの電源ピンを接続する
ためのパターン７、電源供給パターン５の分離された電
源パターンと隣接して設けられたグランドパターン８、
電源供給パターン５の電源パターンとグランドパターン
８の間に設けられたギャップに充填されたシリコン樹脂
９、プリント配線基板に搭載されたＩＣ１０、ＩＣのリ
ードピン１１、信号パターン１２、プリント配線基材１
３、ＩＣ搭載面の裏面に形成したメインの電源から分離
された電源パターン１４、ＩＣ搭載面の裏面に形成した
グランドパターン１５が示されている。
【００１５】図１、２に示したように、メインの電源か
ら分離されたＩＣの電源パターン５とグランドパターン
８が、プリント配線基板の表裏、隣同士で形成される構
造になり、さらに隣同士の電源パターンとグランドパタ
ーンの間に比誘電率の高いシリコン樹脂が充填されてい
るので、搭載されたＩＣに対しバイパス・コンデンサと
してのチップ・コンデンサによる静電容量にさらにＩＣ
の電源、グランドに対して静電容量が増強される。
ら分離されたＩＣの電源パターン５とグランドパターン
８が、プリント配線基板の表裏、隣同士で形成される構
造になり、さらに隣同士の電源パターンとグランドパタ
ーンの間に比誘電率の高いシリコン樹脂が充填されてい
るので、搭載されたＩＣに対しバイパス・コンデンサと
してのチップ・コンデンサによる静電容量にさらにＩＣ
の電源、グランドに対して静電容量が増強される。
【００１６】したがって、この増強された静電容量によ
り、ＩＣのグランド電極のグランドバウンス、電源電極
の電源電圧変動が抑制され、ＩＣの貫通電流や充電電流
に起因するプリント配線基板からの電磁波放射ノイズが
低減された。
り、ＩＣのグランド電極のグランドバウンス、電源電極
の電源電圧変動が抑制され、ＩＣの貫通電流や充電電流
に起因するプリント配線基板からの電磁波放射ノイズが
低減された。
【００１７】次に第二の実施例を図３を参照して述べ
る。第一の実施例において、３端子のノイズフィルタ３
の部分をパターンによるインダクタンス１６、チップコ
ンデンサ１７の組み合わせによるローパス・フィルタに
変えた以外は、第一の実施例と同じ構成のプリント配線
基板の場合も、プリント配線基板からの電磁波放射ノイ
ズは低減された。
る。第一の実施例において、３端子のノイズフィルタ３
の部分をパターンによるインダクタンス１６、チップコ
ンデンサ１７の組み合わせによるローパス・フィルタに
変えた以外は、第一の実施例と同じ構成のプリント配線
基板の場合も、プリント配線基板からの電磁波放射ノイ
ズは低減された。
【００１８】第三の実施例は、第一の実施例において、
内層に電源層とグランド層をもつ４層基板を用いた以外
は、第一の実施例と同じ構成のプリント配線基板の場合
も、プリント配線基板からの電磁波放射ノイズは低減さ
れた。
内層に電源層とグランド層をもつ４層基板を用いた以外
は、第一の実施例と同じ構成のプリント配線基板の場合
も、プリント配線基板からの電磁波放射ノイズは低減さ
れた。
【００１９】第四の実施例は、第二の実施例において、
内層に電源層とグランド層をもつ４層基板を用いた以外
は、第二の実施例と同じ構成のプリント配線基板の場合
も、プリント配線基板からの電磁波放射ノイズは低減さ
れた。
内層に電源層とグランド層をもつ４層基板を用いた以外
は、第二の実施例と同じ構成のプリント配線基板の場合
も、プリント配線基板からの電磁波放射ノイズは低減さ
れた。
【００２０】次に第五の実施例について述べる。図４は
第五の実施例を示すものであり、ノイズフィルタを必要
とする電子部品として、ゲートアレイのパッケージ２６
の近傍のパターン配線の様子を表したものである。該Ｉ
Ｃ２６からは、一般的な信号パターン２１やクロックパ
ターン２２が出ており、それらの信号配線が無い空きス
ペースの所にベタのＧＮＤパターン２４が存在してい
る。そしてＩＣ２６への電源供給ライン上に、ＩＣ２６
の極近傍の空きスペースを利用する形でパラレル型のイ
ンダクタンスパターン２３が設けられ、これによって基
板全体の電源ラインとＩＣ２６に給電する為の電源ライ
ンがデカップリングされることになる。当然、ＩＣ２６
の電源／ＧＮＤ間には、バイパスコンデンサが複数付与
されており、ＩＣ２６への給電はこれらのコンデンサか
ら充分行われる様になっている。
第五の実施例を示すものであり、ノイズフィルタを必要
とする電子部品として、ゲートアレイのパッケージ２６
の近傍のパターン配線の様子を表したものである。該Ｉ
Ｃ２６からは、一般的な信号パターン２１やクロックパ
ターン２２が出ており、それらの信号配線が無い空きス
ペースの所にベタのＧＮＤパターン２４が存在してい
る。そしてＩＣ２６への電源供給ライン上に、ＩＣ２６
の極近傍の空きスペースを利用する形でパラレル型のイ
ンダクタンスパターン２３が設けられ、これによって基
板全体の電源ラインとＩＣ２６に給電する為の電源ライ
ンがデカップリングされることになる。当然、ＩＣ２６
の電源／ＧＮＤ間には、バイパスコンデンサが複数付与
されており、ＩＣ２６への給電はこれらのコンデンサか
ら充分行われる様になっている。
【００２１】また、パラレルパターン２３で上下に分断
されたＧＮＤパターン２４ａには、その分断された上下
のパターンを接続可能にするために、スルーホール２５
ａが設けられており、片面プリント配線板の場合はジャ
ンパー線で、両面以上のプリント配線板の場合は他の層
のＧＮＤパターンで接続されることになる。
されたＧＮＤパターン２４ａには、その分断された上下
のパターンを接続可能にするために、スルーホール２５
ａが設けられており、片面プリント配線板の場合はジャ
ンパー線で、両面以上のプリント配線板の場合は他の層
のＧＮＤパターンで接続されることになる。
【００２２】図５は本発明による第六の実施例を示すも
のであり、両面プリント配線板におけるパターン素子フ
ィルタの形成と、分断されたＧＮＤをスルーホールを利
用して接続した様子を表したものである。ここでは、電
源ライン２７とスパイラル型のインダクタンスパターン
２３とによって分断された同一層に存在するＧＮＤパタ
ーン２４ａを、該スパイラルパターン２３の両側のＧＮ
Ｄパターン２４ａにＧＮＤスルーホール２５ａを設け、
他の層のＧＮＤパターン２４ｂを介して接続している。
そして、該インダクタンスパターン２３とチップコンデ
ンサ２８によってＬＣ型のノイズフィルタを形成してい
る。
のであり、両面プリント配線板におけるパターン素子フ
ィルタの形成と、分断されたＧＮＤをスルーホールを利
用して接続した様子を表したものである。ここでは、電
源ライン２７とスパイラル型のインダクタンスパターン
２３とによって分断された同一層に存在するＧＮＤパタ
ーン２４ａを、該スパイラルパターン２３の両側のＧＮ
Ｄパターン２４ａにＧＮＤスルーホール２５ａを設け、
他の層のＧＮＤパターン２４ｂを介して接続している。
そして、該インダクタンスパターン２３とチップコンデ
ンサ２８によってＬＣ型のノイズフィルタを形成してい
る。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
メインの電源から分離されたＩＣの電源パターンとグラ
ンドパターンがプリント配線基板の表裏、隣同士に形成
されるので、ＩＣの電源とグランドの間の静電容量が増
大し、ＩＣの貫通電流、充電電流に起因する電源系の高
調波ノイズの増加を抑制し、プリント配線基板からの電
磁波放射ノイズが低減される。
メインの電源から分離されたＩＣの電源パターンとグラ
ンドパターンがプリント配線基板の表裏、隣同士に形成
されるので、ＩＣの電源とグランドの間の静電容量が増
大し、ＩＣの貫通電流、充電電流に起因する電源系の高
調波ノイズの増加を抑制し、プリント配線基板からの電
磁波放射ノイズが低減される。
【００２４】更に、本発明による基板設計を行うことに
より、例えばＩＣ等の電子部品の電源をデカップリング
してノイズを抑制しようとした場合、パターン素子をＧ
ＮＤの接続性を遮断することなく、かつ該電子部品の極
近傍に設置することができ、フィルタとして有効に作用
させる事ができる。結果として、低ノイズなプリント配
線板が得られる効果がある。
より、例えばＩＣ等の電子部品の電源をデカップリング
してノイズを抑制しようとした場合、パターン素子をＧ
ＮＤの接続性を遮断することなく、かつ該電子部品の極
近傍に設置することができ、フィルタとして有効に作用
させる事ができる。結果として、低ノイズなプリント配
線板が得られる効果がある。
【図１】本発明の第一の実施例を説明するためのプリン
ト配線基板をデカップリングされるＩＣが搭載されてい
る面からみた図である。
ト配線基板をデカップリングされるＩＣが搭載されてい
る面からみた図である。
【図２】本発明の第一の実施例を説明するためのプリン
ト配線基板の断面図である。
ト配線基板の断面図である。
【図３】本発明の第二の実施例を説明するためのプリン
ト配線基板をデカップリングされるＩＣが搭載されてい
る面からみた図である。
ト配線基板をデカップリングされるＩＣが搭載されてい
る面からみた図である。
【図４】本発明による第五の実施例で、ノイズフィルタ
を必要とするＩＣの近傍を拡大表示し、パラレルのパタ
ーン素子を形成した状態を示すパターン図である。
を必要とするＩＣの近傍を拡大表示し、パラレルのパタ
ーン素子を形成した状態を示すパターン図である。
【図５】本発明による第六の実施例で、複数穴を有する
スパイラルのパターン素子フィルタを形成した部分で、
パターン素子により分断されたＧＮＤパターンの両側
に、スルーホールが形成されている様子を示すものであ
る。
スパイラルのパターン素子フィルタを形成した部分で、
パターン素子により分断されたＧＮＤパターンの両側
に、スルーホールが形成されている様子を示すものであ
る。
１ メインの電源パターン ２ 分岐された電源パターン ３ ３端子ノイズフィルタ ４ バイパス・コンデンサ ５ デカップリングされた電源パターン ６ グランド接続用スルーホール ７ 電源ピンを接続するためのパターン ８ グランドパターン ９ 高誘電率材料 １０ ＩＣ １１ ＩＣのリード １２ 信号線 １３ 基板材 １４ 電源パターン １５ グランドパターン １６ インダクタンス １７ コンデンサ ２１ 信号パターン ２２ クロックパターン ２３ パターン素子 ２４ａ ＧＮＤパターン ２４ｂ 他のＧＮＤパターン ２５ａ ＧＮＤパターン上のスルーホール ２５ｂ 電源パターン上のスルーホール ２６ ＩＣ等の電子部品（ゲートアレイのパッケー
ジ） ２７ 電源パターン ２８ チップコンデンサ
ジ） ２７ 電源パターン ２８ チップコンデンサ
Claims (8)
- 【請求項１】 メインの電源から分離されたＩＣの電源
パターンに対し、この電源パターンに対向するように基
板の裏面にグランドパターンを形成することを特徴とす
るプリント配線基板。 - 【請求項２】 メインの電源から分離されたＩＣの電源
パターンに対し、この電源パターンと同一平面上に隣接
してグランドパターンを形成したことを特徴とするプリ
ント配線基板。 - 【請求項３】 グランドパターンに対し、このグランド
パターンに対向するように基板の裏面に電源パターンを
形成する請求項２記載のプリント配線基板。 - 【請求項４】 隣接している電源パターンとグランドパ
ターンの間に、通常用いられるソルダーレジストよりも
高い比誘電率材料を充填した請求項２又は３に記載のプ
リント配線基板。 - 【請求項５】 メインの電源から分離されたＩＣの電源
パターンにノイズフィルタ部品を配置した請求項１〜４
のいずれか１項に記載のプリント配線基板。 - 【請求項６】 メインの電源から分離されたＩＣの電源
パターンに、パターンによるインダクタンス素子と部品
によるコンデンサ素子からなる、ローパス・フィルタを
配置した請求項１〜４のいずれか１項に記載のプリント
配線基板。 - 【請求項７】 基板上に形成される回路パターンでイン
ダクタンスやキャパシタンス等の素子を形成する、プリ
ント配線基板において、該素子を用いてＩＣ等電子部品
の電源供給ラインにフィルタを形成するとき、該パター
ン素子が該電子部品の近傍に存在し、かつ、定型の形状
にとらわれることなく、信号パターンの無い空きスペー
スの形状に沿うような形状にすることを特徴とするプリ
ントパターン素子を有するプリント配線基板。 - 【請求項８】 プリント配線基板の基板上の空きスペー
スにおいて、該空きスペースに追随するプリントパター
ン素子が、該パターン素子によって分断される基板上の
空きスペースを利用したＧＮＤパターンが、スルーホー
ルを設けられるだけのスペースを確保できるように形成
され、該スルーホールとジャンパー線または他の層のＧ
ＮＤパターンとによって、該パターン素子によって分断
されたＧＮＤパターンは充分に橋渡し接続される請求項
７記載のプリント配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9027878A JPH10223997A (ja) | 1997-02-12 | 1997-02-12 | プリント配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9027878A JPH10223997A (ja) | 1997-02-12 | 1997-02-12 | プリント配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10223997A true JPH10223997A (ja) | 1998-08-21 |
Family
ID=12233162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9027878A Pending JPH10223997A (ja) | 1997-02-12 | 1997-02-12 | プリント配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10223997A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001223449A (ja) * | 2000-02-09 | 2001-08-17 | Toshiba Corp | 多層プリント基板 |
| US6582238B2 (en) | 2000-08-10 | 2003-06-24 | Denso Corporation | Printed circuit board with ground corner regions |
| US6875920B2 (en) | 2001-09-13 | 2005-04-05 | Hitachi, Ltd. | Semiconductor device and design support method of electronic device using the same |
| WO2007099992A1 (ja) * | 2006-03-01 | 2007-09-07 | Daikin Industries, Ltd. | 基板及び装置 |
| EP1991039A2 (en) * | 2006-03-01 | 2008-11-12 | Daikin Industries, Ltd. | Device and connecting method |
| JP2009016501A (ja) * | 2007-07-03 | 2009-01-22 | Shinko Electric Ind Co Ltd | シールド機能を有するインダクタ形成型配線基板 |
| JP2009060150A (ja) * | 2008-12-17 | 2009-03-19 | Panasonic Corp | 差動平衡信号伝送基板 |
| US7900066B2 (en) | 2005-04-13 | 2011-03-01 | Renesas Electronics Corporation | Electronic device |
| US8063480B2 (en) | 2006-02-28 | 2011-11-22 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
| CN102573297A (zh) * | 2010-12-20 | 2012-07-11 | 株式会社电装 | 柔性板上芯片型电子元件的安装结构以及具有该电子元件的电子装置 |
| US8284564B2 (en) | 2009-02-09 | 2012-10-09 | Sony Corporation | Circuit board |
| JP2015185780A (ja) * | 2014-03-26 | 2015-10-22 | 日本電気株式会社 | 半導体モジュール |
-
1997
- 1997-02-12 JP JP9027878A patent/JPH10223997A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001223449A (ja) * | 2000-02-09 | 2001-08-17 | Toshiba Corp | 多層プリント基板 |
| US6582238B2 (en) | 2000-08-10 | 2003-06-24 | Denso Corporation | Printed circuit board with ground corner regions |
| US6875920B2 (en) | 2001-09-13 | 2005-04-05 | Hitachi, Ltd. | Semiconductor device and design support method of electronic device using the same |
| US8205105B2 (en) | 2005-04-13 | 2012-06-19 | Renesas Electronics Corporation | Electronic device |
| US7900066B2 (en) | 2005-04-13 | 2011-03-01 | Renesas Electronics Corporation | Electronic device |
| US8575743B2 (en) | 2006-02-28 | 2013-11-05 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
| US8063480B2 (en) | 2006-02-28 | 2011-11-22 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
| US8013691B2 (en) | 2006-03-01 | 2011-09-06 | Daikin Industries, Ltd. | Device and connecting method for connecting power-supply terminals to a power-supply bus based on noise intensities |
| EP1991039A4 (en) * | 2006-03-01 | 2009-07-08 | Daikin Ind Ltd | DEVICE AND METHOD FOR CONNECTING |
| EP1991039A2 (en) * | 2006-03-01 | 2008-11-12 | Daikin Industries, Ltd. | Device and connecting method |
| WO2007099992A1 (ja) * | 2006-03-01 | 2007-09-07 | Daikin Industries, Ltd. | 基板及び装置 |
| JP2009016501A (ja) * | 2007-07-03 | 2009-01-22 | Shinko Electric Ind Co Ltd | シールド機能を有するインダクタ形成型配線基板 |
| JP4659087B2 (ja) * | 2008-12-17 | 2011-03-30 | パナソニック株式会社 | 差動平衡信号伝送基板 |
| JP2009060150A (ja) * | 2008-12-17 | 2009-03-19 | Panasonic Corp | 差動平衡信号伝送基板 |
| US8284564B2 (en) | 2009-02-09 | 2012-10-09 | Sony Corporation | Circuit board |
| CN102573297A (zh) * | 2010-12-20 | 2012-07-11 | 株式会社电装 | 柔性板上芯片型电子元件的安装结构以及具有该电子元件的电子装置 |
| JP2012134196A (ja) * | 2010-12-20 | 2012-07-12 | Denso Corp | チップ型電子部品の実装構造 |
| US8901686B2 (en) | 2010-12-20 | 2014-12-02 | Denso Corporation | Mounting structure of chip type electric element and electric apparatus having chip type electric element on flexible board |
| JP2015185780A (ja) * | 2014-03-26 | 2015-10-22 | 日本電気株式会社 | 半導体モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8174843B2 (en) | Printed circuit board | |
| US7886431B2 (en) | Power distribution system for integrated circuits | |
| EP0766503B1 (en) | Multi-layered printed circuit board, and grid array package adopting the same | |
| KR100357657B1 (ko) | 전자 부품 수용 패키지 및 다중 레벨 전자 패키지 제조 방법 | |
| US20040022038A1 (en) | Electronic package with back side, cavity mounted capacitors and method of fabrication therefor | |
| US7773390B2 (en) | Power distribution system for integrated circuits | |
| US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
| US7795709B2 (en) | Shielding noisy conductors in integrated passive devices | |
| JPH10223997A (ja) | プリント配線基板 | |
| US20070279882A1 (en) | Power distribution system for integrated circuits | |
| JP2001119110A (ja) | プリント基板 | |
| WO2014002663A1 (ja) | インターポーザ、プリント基板及び半導体装置 | |
| US20060288570A1 (en) | Method and structures for implementing customizable dielectric printed circuit card traces | |
| JP4405605B2 (ja) | 液晶表示装置 | |
| JP2007250928A (ja) | 多層プリント配線板 | |
| JPH0318113A (ja) | ノイズフィルタの取付け構造 | |
| JP3082579B2 (ja) | シールドケース | |
| JP3610127B2 (ja) | 印刷回路基板及び印刷回路基板の設計方法 | |
| JP3308260B2 (ja) | Ｅｍｉフィルタ素子付き集積回路 | |
| JP2005011938A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ型三端子コンデンサの実装構造 | |
| JP2002368355A (ja) | プリント配線板 | |
| JPH1041629A (ja) | 多層プリント回路基板 | |
| JP2000294733A (ja) | 高周波フリップチップ実装基板のパターンレイアウト | |
| Chen | From SI, PI, EMI Design, Verification, to Package, Board, and Channel Intellectual Property | |
| WO2007146665A2 (en) | Power distribution system for integrated circuits |