JP2018137440A - 基板回路装置及びプリント配線基板 - Google Patents
基板回路装置及びプリント配線基板 Download PDFInfo
- Publication number
- JP2018137440A JP2018137440A JP2018027561A JP2018027561A JP2018137440A JP 2018137440 A JP2018137440 A JP 2018137440A JP 2018027561 A JP2018027561 A JP 2018027561A JP 2018027561 A JP2018027561 A JP 2018027561A JP 2018137440 A JP2018137440 A JP 2018137440A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- wiring
- power supply
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 37
- 239000003990 capacitor Substances 0.000 claims description 36
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000004020 conductor Substances 0.000 description 71
- 239000010410 layer Substances 0.000 description 28
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 7
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 7
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000005674 electromagnetic induction Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000005670 electromagnetic radiation Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/114—Pad being close to via, but not surrounding the via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Structure Of Printed Boards (AREA)
Abstract
外部から照射されるノイズの影響を低減することができる基板回路装置を提供する。
【解決手段】
基板回路装置は、プリント配線基板と、該基板の表面側に載置され且つ少なくとも1つのグランド端子を有するICチップと、該基板に配設されてICチップのグランド端子にグランド電位を供給する配線パターンと、を有する。配線パターンはプリント配線基板の裏面上に配設される。基板回路装置は、配線パターンに接続され且つプリント配線基板を貫通した少なくとも1つのビアを、プリント配線基板の表面におけるICチップの搭載領域内に存在する位置に有する。
【選択図】図1
Description
具体的に、ノイズシミュレータを用いて配線不存在領域VCLの効果を確認するプリント配線基板の磁界ノイズ照射試験を行った。磁界ノイズ照射試験は、高電圧インパルスノイズを発生させる機器を用い、当該機器にループアンテナを接続して磁界を発生させ、プリント配線基板に照射させる試験であり、このときのインパルスノイズ電圧に対する耐圧を測定するものである。
図7は実施例2の変形例としての基板回路装置10の一部を示す概略平面図である。実施例2の変形例では、実施例2の図6に示す導体13f、グランドビアVIA4に代えて導体13g、導体13h及びグランドビアVIA6を有している。導体13gはプリント配線基板11の表面11Fの第2の領域R2に設けられており、導体13gの一方端のパッドには第2の領域R2上でICチップ20の第3電源端子VSSが接続されており、導体13gの他方には第2の領域R2上でグランドビアVIA6に接続されている。導体13hはプリント配線基板11の表面11Fの第1の領域R1を覆って形成されるGND電位の所謂ベタ配線の配線パターンであり、図5を参照するように第1の領域R1の角部から第2の領域R2へ他の配線パターンを避けて広く延在して構成されても良い。グランドビアVIA6はプリント配線基板11の第1の層の第2の領域R2を貫通して裏面11Rのグランド層GNDに接続されている。図6に記載した導体13fとは異なり、導体13gは第1の領域R1を覆う導体13hとは離間して設けられている。
11 プリント配線基板
11F 表面
11R 裏面
20 ICチップ
13、13a、13b、13c、13d、13e、13f、13g、13h 導体
VDD 第1電源端子
VDDL 第2電源端子
VDD1 電源ライン
VSS 第3電源端子
VIA、VIA1、VIA2、VIA3、VIA4、VIA5、VIA5a、VIA5b、VIA5c、VIA5d、VIA6 ビア
GND グランド層
C1、C2 バイパスコンデンサ
R1 第1の領域
R2 第2の領域
R3 グランド領域
GCL 切欠き領域
Claims (12)
- プリント配線基板と前記プリント配線基板の表面側に載置され且つ少なくとも1つのグランド端子及び電源端子を有するICチップと、前記プリント配線基板上に載置されて前記ICチップのグランド端子及び電源端子にそれぞれグランド電位及び電源電位を供給するグランド配線パターン及び電源配線パターンと、を有する基板回路装置であって、
前記グランド配線パターンは、前記プリント配線基板の裏面上に載置され、
前記グランド配線パターンに接続されかつ前記プリント配線基板を貫通した少なくとも1つのビアが前記プリント配線基板の表面における前記ICチップの載置範囲内に存在することを特徴とする基板回路装置。 - 一端が前記電源端子に接続され他端がグランドビアに接続されたバイパスコンデンサを、前記プリント配線基板の表面側に有することを特徴とする請求項1に記載の基板回路装置。
- 前記電源配線パターンは、前記電源端子に接続された前記バイパスコンデンサの前記一端に接続されていることを特徴とする請求項2に記載の基板回路装置。
- プリント配線基板と前記プリント配線基板の表面側に載置され且つ少なくとも1つのグランド端子及び電源端子を有するICチップと、前記プリント配線基板上に載置されて前記ICチップのグランド端子及び電源端子にそれぞれグランド電位及び電源電位を供給するグランド配線パターン及び電源配線パターンと、を有する基板回路装置であって、
前記ICチップは複数の電源端子を有し、前記バイパスコンデンサの前記他端の各々が1つの共通のグランドビアに接続され、前記共通のグランドビアは前記バイパスコンデンサの各他端同士を結ぶ直線と交差又は接することを特徴とする基板回路装置。 - プリント配線基板と前記プリント配線基板の表面側に載置され且つ少なくとも1つのグランド端子及び電源端子を有するICチップと、前記プリント配線基板上に載置されて前記ICチップのグランド端子及び電源端子にそれぞれグランド電位及び電源電位を供給するグランド配線パターン及び電源配線パターンと、を有する基板回路装置であって、
前記ICチップは複数の電源端子を有し、前記バイパスコンデンサの前記他端の各々が1つの共通のグランドビアに接続され、
前記共通のグランドビアの中心軸と前記バイパスコンデンサの各他端とを含む2つの平面が成す前記ICチップを臨む角度が所定角度以上であることを特徴とする基板回路装置。 - ICチップが搭載される第1の領域と該第1の領域に隣接する第2の領域とを備えた第1の層を有するプリント配線基板であって、
前記プリント配線基板の前記第1の層の前記第1の領域と前記第2の領域に跨って設けられた第1の配線と、
前記プリント配線基板の前記第1の層の前記第2の領域に設けられた第2の配線と、
前記プリント配線基板の前記第1の層を貫通して前記第1の領域の前記第1の配線に接続された第1のビアと、
前記プリント配線基板の前記第1の層を貫通して前記第2の配線に接続された第2のビアと、
前記第1の配線及び前記第2の配線とは前記第1の基板に対して反対側に設けられ、前記第1のビア及び前記第2のビアを介して該第1の配線及び該第2の配線と電気的に接続されるグランド層と、
を有することを特徴とするプリント配線基板。 - 請求項6に記載のプリント配線基板において、
前記プリント配線基板の前記第2の領域に設けられ、前記第2のビアに接続される第3の配線と、
をさらに設けたことを特徴とするプリント配線基板。 - ICチップが搭載される第1の領域と該第1の領域に隣接する第2の領域とを備えた第1の層を有するプリント配線基板であって、
前記プリント配線基板の前記第1の層の前記第2の領域に設けられ、電源電位が供給される第1の配線と、
前記プリント配線基板の前記第1の層の前記第2の領域に設けられ、前記第1の配線と離間して配置された第2の配線と、
前記プリント配線基板の前記第1の層の前記第2の領域に設けられ、前記第1の配線及び前記第2の配線と離間して配置された第3の配線と、
前記プリント配線基板の前記第1の層を貫通して前記第1の配線に接続された第1のビアと、
前記プリント配線基板の前記第1の層を貫通して前記第2の配線及び前記第3の配線に接続された第2のビアと、
前記第1の配線、前記第2の配線、及び前記第3の配線とは前記第1の基板に対して反対側に設けられ、前記第1のビア及び前記第2のビアを介して該第1の配線、該第2の配線及び該第3の配線と電気的に接続されるグランド層と、
を有することを特徴とするプリント配線基板。 - 請求項7又は請求項8に記載のプリント配線基板において、
前記第2の配線と、前記第1の配線と、前記第3の配線と、がこの順に前記第1の領域の外周に位置する前記第2の領域上に配置されていることを特徴とするプリント配線基板。 - 請求項7乃至請求項9に記載のプリント配線基板において、
前記プリント配線基板の前記第1の層は、前記第1の配線と前記第2のビアと前記第3の配線と前記第2の配線とによって囲まれる第1の配線不存在領域を備えたことを特徴とするプリント配線基板。 - 請求項7乃至請求項10のいずれか1項に記載のプリント配線基板において、
前記プリント配線基板の前記第1の層は、前記第1の配線及び前記第3の配線とが該表面上に形成された他の配線パターンから独立する第2の配線不在領域を備えたことを特徴とするプリント配線基板。 - 請求項6乃至請求項11のいずれか1項に記載のプリント配線基板と、
前記プリント配線基板の前記第1の領域に載置され、前記第1の配線に接続されるグランド端子と、前記第2の配線に接続される電源端子と、を有するICチップと、
を備えたことを特徴とする基板回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/279,176 US10433420B2 (en) | 2017-02-21 | 2019-02-19 | Circuit board device and printed wiring board |
CN201910125739.8A CN110177423B (zh) | 2017-02-21 | 2019-02-20 | 基板电路装置以及印刷布线基板 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017030537 | 2017-02-21 | ||
JP2017030537 | 2017-02-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018137440A true JP2018137440A (ja) | 2018-08-30 |
JP7133319B2 JP7133319B2 (ja) | 2022-09-08 |
Family
ID=63167576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018027561A Active JP7133319B2 (ja) | 2017-02-21 | 2018-02-20 | 基板回路装置及びプリント配線基板 |
Country Status (3)
Country | Link |
---|---|
US (2) | US10375819B2 (ja) |
JP (1) | JP7133319B2 (ja) |
CN (2) | CN108463048B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108463048B (zh) * | 2017-02-21 | 2022-04-15 | 拉碧斯半导体株式会社 | 基板电路装置 |
US11457524B2 (en) * | 2019-04-29 | 2022-09-27 | Nxp B.V. | Integrated filter for de-sense reduction |
JP2023543023A (ja) * | 2020-09-25 | 2023-10-12 | 華為技術有限公司 | サブストレート、パッケージング化構造及び電子装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080290495A1 (en) * | 2007-03-15 | 2008-11-27 | Hitachi, Ltd. | Low noise semiconductor device |
JP2010098162A (ja) * | 2008-10-17 | 2010-04-30 | Hitachi Ltd | プリント配線基板および設計支援システム |
JP2012156352A (ja) * | 2011-01-27 | 2012-08-16 | Murata Mfg Co Ltd | ノイズ対策電子部品の実装構造 |
JP2012238724A (ja) * | 2011-05-12 | 2012-12-06 | Sharp Corp | プリント配線基板 |
JP2017017470A (ja) * | 2015-06-30 | 2017-01-19 | 三菱電機株式会社 | ノイズフィルタ及びプリント基板 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09102663A (ja) * | 1995-10-04 | 1997-04-15 | Canon Inc | バイパスコンデンサ |
JP2001203434A (ja) | 2000-01-18 | 2001-07-27 | Toshiba Corp | プリント配線板及び電気機器 |
CN100440227C (zh) * | 2004-02-05 | 2008-12-03 | 松下电器产业株式会社 | 印刷布线板设计方法、印刷布线板设计设备及cad*** |
US7292450B2 (en) * | 2006-01-31 | 2007-11-06 | Microsoft Corporation | High density surface mount part array layout and assembly technique |
JP2007234864A (ja) * | 2006-03-01 | 2007-09-13 | Daikin Ind Ltd | 装置及び接続方法 |
JP5196868B2 (ja) * | 2006-06-16 | 2013-05-15 | キヤノン株式会社 | プリント回路板 |
JP5354949B2 (ja) * | 2007-06-19 | 2013-11-27 | キヤノン株式会社 | プリント回路板 |
JP2009044029A (ja) * | 2007-08-10 | 2009-02-26 | Denso Corp | 複数マイコン実装回路装置 |
JP6452270B2 (ja) * | 2012-04-19 | 2019-01-16 | キヤノン株式会社 | プリント回路板および電子機器 |
JP6207422B2 (ja) * | 2014-02-19 | 2017-10-04 | ルネサスエレクトロニクス株式会社 | 電子装置 |
CN108463048B (zh) * | 2017-02-21 | 2022-04-15 | 拉碧斯半导体株式会社 | 基板电路装置 |
-
2018
- 2018-02-14 CN CN201810151890.4A patent/CN108463048B/zh active Active
- 2018-02-20 US US15/900,484 patent/US10375819B2/en active Active
- 2018-02-20 JP JP2018027561A patent/JP7133319B2/ja active Active
-
2019
- 2019-02-19 US US16/279,176 patent/US10433420B2/en active Active
- 2019-02-20 CN CN201910125739.8A patent/CN110177423B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080290495A1 (en) * | 2007-03-15 | 2008-11-27 | Hitachi, Ltd. | Low noise semiconductor device |
JP2010098162A (ja) * | 2008-10-17 | 2010-04-30 | Hitachi Ltd | プリント配線基板および設計支援システム |
JP2012156352A (ja) * | 2011-01-27 | 2012-08-16 | Murata Mfg Co Ltd | ノイズ対策電子部品の実装構造 |
JP2012238724A (ja) * | 2011-05-12 | 2012-12-06 | Sharp Corp | プリント配線基板 |
JP2017017470A (ja) * | 2015-06-30 | 2017-01-19 | 三菱電機株式会社 | ノイズフィルタ及びプリント基板 |
Also Published As
Publication number | Publication date |
---|---|
US20180242444A1 (en) | 2018-08-23 |
US20190261507A1 (en) | 2019-08-22 |
CN110177423A (zh) | 2019-08-27 |
CN108463048B (zh) | 2022-04-15 |
CN108463048A (zh) | 2018-08-28 |
CN110177423B (zh) | 2024-02-27 |
US10375819B2 (en) | 2019-08-06 |
US10433420B2 (en) | 2019-10-01 |
JP7133319B2 (ja) | 2022-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7466560B2 (en) | Multilayered printed circuit board | |
KR102494655B1 (ko) | 반도체 패키지 | |
CN110177423B (zh) | 基板电路装置以及印刷布线基板 | |
JP2016219553A (ja) | 回路基板 | |
CN107799489B (zh) | 电子装置 | |
US10856406B2 (en) | Printed wiring board | |
US11804425B2 (en) | Electronic device and wiring board | |
JP3514221B2 (ja) | プリント配線基板 | |
US9226386B2 (en) | Printed circuit board with reduced emission of electro-magnetic radiation | |
WO2012153835A1 (ja) | プリント配線基板 | |
US11889616B2 (en) | Circuit board | |
WO2018042518A1 (ja) | 半導体装置及びプリント基板 | |
JP2020009936A (ja) | 半導体装置 | |
JP2005294502A (ja) | コネクタ端子を有する電子回路ユニットおよび回路基板 | |
JP2018107221A (ja) | 多層回路基板 | |
JP2003347496A (ja) | 配線用補助パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7133319 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |