JP2001333119A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JP2001333119A JP2001333119A JP2000152506A JP2000152506A JP2001333119A JP 2001333119 A JP2001333119 A JP 2001333119A JP 2000152506 A JP2000152506 A JP 2000152506A JP 2000152506 A JP2000152506 A JP 2000152506A JP 2001333119 A JP2001333119 A JP 2001333119A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- sequence estimator
- signal
- decision feedback
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 ＶＣＯの発振周波数の制限による位相ずれ補
正範囲の制限がなく、位相ずれの補正範囲の広い位相同
期ループを実現することができる位相同期回路を提供す
る。 【解決手段】 遅延判定帰還型系列推定器１７におけ
る、位相ずれを受けた受信信号から位相ずれを検出し補
正する位相同期回路において、受信信号（バースト信号
ａ）とレプリカの位相ずれを検出する相関器１２と、相
関器１２からの位相ずれ情報を基に、受信信号の複素数
演算を行って位相回転させる複素演算回路１３とを有す
る。
正範囲の制限がなく、位相ずれの補正範囲の広い位相同
期ループを実現することができる位相同期回路を提供す
る。 【解決手段】 遅延判定帰還型系列推定器１７におけ
る、位相ずれを受けた受信信号から位相ずれを検出し補
正する位相同期回路において、受信信号（バースト信号
ａ）とレプリカの位相ずれを検出する相関器１２と、相
関器１２からの位相ずれ情報を基に、受信信号の複素数
演算を行って位相回転させる複素演算回路１３とを有す
る。
Description
【０００１】
【発明の属する技術分野】この発明は、遅延判定帰還型
系列推定器の位相同期回路に関し、特に、ＧＭＳＫ変調
等の挟帯域変調方法により受信信号の等化を行う通信シ
ステムにおける遅延判定帰還型系列推定器の位相同期回
路に関する。
系列推定器の位相同期回路に関し、特に、ＧＭＳＫ変調
等の挟帯域変調方法により受信信号の等化を行う通信シ
ステムにおける遅延判定帰還型系列推定器の位相同期回
路に関する。
【０００２】
【従来の技術】従来、遅延判定帰還型系列推定器を用い
た位相同期ループでは、ＶＣＯ（ｖｏｌｔａｇｅ ｃｏ
ｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ）の出力信号
に応じて、位相回転器が受信信号の位相を回転させてい
る。
た位相同期ループでは、ＶＣＯ（ｖｏｌｔａｇｅ ｃｏ
ｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ）の出力信号
に応じて、位相回転器が受信信号の位相を回転させてい
る。
【０００３】図７は、従来の位相同期ループを示すブロ
ック図である。図７に示すように、受信機１からのバー
スト信号を受けたプリアンブル相関器２は、プリアンプ
により同期し、また、プリアンブルによりインパルス応
答を得て、インパルス応答をタップ係数設定回路３に送
る。
ック図である。図７に示すように、受信機１からのバー
スト信号を受けたプリアンブル相関器２は、プリアンプ
により同期し、また、プリアンブルによりインパルス応
答を得て、インパルス応答をタップ係数設定回路３に送
る。
【０００４】タップ係数設定回路３では、プリアンブル
相関器２から受け取ったインパルス応答により、遅延判
定帰還型系列推定器４のタップ数をセットする。遅延判
定帰還型系列推定器４は、タップ数の初期設定後、バー
ストの最後までのデータ信号の推定及び判定を行い、推
定及び判定されたデータがそのまま復調データとなる。
相関器２から受け取ったインパルス応答により、遅延判
定帰還型系列推定器４のタップ数をセットする。遅延判
定帰還型系列推定器４は、タップ数の初期設定後、バー
ストの最後までのデータ信号の推定及び判定を行い、推
定及び判定されたデータがそのまま復調データとなる。
【０００５】遅延判定帰還型系列推定器４から出力され
た、推定された判定データにより、レプリカ生成器５は
レプリカを生成する。位相検出器６は、位相回転器７か
らの信号とレプリカを比較し、フィルタ８ａ及びＶＣＯ
８ｂを経て位相回転器７を制御し位相誤差の補正を行う
ループを形成する。
た、推定された判定データにより、レプリカ生成器５は
レプリカを生成する。位相検出器６は、位相回転器７か
らの信号とレプリカを比較し、フィルタ８ａ及びＶＣＯ
８ｂを経て位相回転器７を制御し位相誤差の補正を行う
ループを形成する。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
位相同期ループによれば、位相変動に対する補正可能範
囲はＶＣＯ８ｂの発振可能周波数範囲の制限に負うとこ
ろが大きく、位相ずれの幅によっては対応ができなくな
ってしまう。
位相同期ループによれば、位相変動に対する補正可能範
囲はＶＣＯ８ｂの発振可能周波数範囲の制限に負うとこ
ろが大きく、位相ずれの幅によっては対応ができなくな
ってしまう。
【０００７】この発明の目的は、ＶＣＯの発振周波数の
制限による位相ずれ補正範囲の制限がなく、位相ずれの
補正範囲の広い位相同期ループを実現することができる
位相同期回路を提供することである。
制限による位相ずれ補正範囲の制限がなく、位相ずれの
補正範囲の広い位相同期ループを実現することができる
位相同期回路を提供することである。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、この発明に係る位相同期回路は、遅延判定帰還型系
列推定器における、位相ずれを受けた受信信号から位相
ずれを検出し補正する位相同期回路において、受信信号
とレプリカ信号との位相ずれを検出する相関器と、前記
相関器からの位相ずれ情報を基に、前記受信信号の複素
数演算を行って位相回転させる複素演算回路とを有する
ことを特徴としている。
め、この発明に係る位相同期回路は、遅延判定帰還型系
列推定器における、位相ずれを受けた受信信号から位相
ずれを検出し補正する位相同期回路において、受信信号
とレプリカ信号との位相ずれを検出する相関器と、前記
相関器からの位相ずれ情報を基に、前記受信信号の複素
数演算を行って位相回転させる複素演算回路とを有する
ことを特徴としている。
【０００９】上記構成を有することにより、相関器は、
受信信号とレプリカ信号との位相ずれを検出し、複素演
算回路は、相関器からの位相ずれ情報を基に、受信信号
の複素数演算を行って位相回転させ、位相ずれを受けた
受信信号の位相ずれを補正する。これにより、ＶＣＯは
不必要となり、ＶＣＯの発振周波数の制限による位相ず
れ補正範囲の制限がなく、位相ずれの補正範囲の広い位
相同期ループを実現することができる。
受信信号とレプリカ信号との位相ずれを検出し、複素演
算回路は、相関器からの位相ずれ情報を基に、受信信号
の複素数演算を行って位相回転させ、位相ずれを受けた
受信信号の位相ずれを補正する。これにより、ＶＣＯは
不必要となり、ＶＣＯの発振周波数の制限による位相ず
れ補正範囲の制限がなく、位相ずれの補正範囲の広い位
相同期ループを実現することができる。
【００１０】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００１１】図１は、この発明の一実施の形態に係る位
相同期回路の構成を示すブロック図である。図２は、図
１の受信機により受信された受信信号の説明図である。
相同期回路の構成を示すブロック図である。図２は、図
１の受信機により受信された受信信号の説明図である。
【００１２】図１に示すように、位相同期回路１０は、
遅延判定帰還型信号推定器１１に用いられ、相関器１２
及び複素演算回路１３を有している。遅延判定帰還型信
号推定器１１は、位相同期回路１０と、プリアンブル相
関器１５、タップ係数設定回路１６、遅延判定帰還型系
列推定器１７、レプリカ生成器１８、及び適応制御回路
１９とを有している。
遅延判定帰還型信号推定器１１に用いられ、相関器１２
及び複素演算回路１３を有している。遅延判定帰還型信
号推定器１１は、位相同期回路１０と、プリアンブル相
関器１５、タップ係数設定回路１６、遅延判定帰還型系
列推定器１７、レプリカ生成器１８、及び適応制御回路
１９とを有している。
【００１３】受信機１４は、受信された信号から必要な
帯域の信号を取り出す帯域フィルタと、直交変調を行う
ミキサと、０／９０度位相発生器と、発振器と、直交復
調された信号をＡ／Ｄ（ａｎａｌｏｇ ｄｉｇｉｔａ
ｌ）変換するＡ／Ｄコンバーターを備え、実数部振幅値
信号と虚数部振幅値信号を出力する。
帯域の信号を取り出す帯域フィルタと、直交変調を行う
ミキサと、０／９０度位相発生器と、発振器と、直交復
調された信号をＡ／Ｄ（ａｎａｌｏｇ ｄｉｇｉｔａ
ｌ）変換するＡ／Ｄコンバーターを備え、実数部振幅値
信号と虚数部振幅値信号を出力する。
【００１４】受信機１４から出力される受信信号、即ち
バースト信号ａは、図２に示すように、キャリア検出、
ＡＧＣ設定、ＡＦＣ設定、タップ係数設定、及び同期ビ
ットからなるプリアンブルバースト、及びデータからな
るデータバーストで構成される。
バースト信号ａは、図２に示すように、キャリア検出、
ＡＧＣ設定、ＡＦＣ設定、タップ係数設定、及び同期ビ
ットからなるプリアンブルバースト、及びデータからな
るデータバーストで構成される。
【００１５】プリアンブル相関器１５は、受信機１４か
らのバースト信号ａを受け、バースト期間中にプリアン
プにより同期し、又、プリアンブルによりインパルス応
答を推定し、インパルス応答をタップ係数設定回路１６
に送る。
らのバースト信号ａを受け、バースト期間中にプリアン
プにより同期し、又、プリアンブルによりインパルス応
答を推定し、インパルス応答をタップ係数設定回路１６
に送る。
【００１６】タップ係数設定回路１６は、プリアンブル
相関器１５から受け取ったインパルス応答により、遅延
判定帰還型系列推定器１７のタップ数の初期値をセット
する。
相関器１５から受け取ったインパルス応答により、遅延
判定帰還型系列推定器１７のタップ数の初期値をセット
する。
【００１７】遅延判定帰還型系列推定器１７は、タップ
数の初期設定後、バーストの最後までのデータ信号の推
定及び判定を行い、推定及び判定されたデータがそのま
ま復調データとなる。
数の初期設定後、バーストの最後までのデータ信号の推
定及び判定を行い、推定及び判定されたデータがそのま
ま復調データとなる。
【００１８】レプリカ生成器１８は、インパルス応答値
と遅延判定帰還型系列推定器１７からの情報によりレプ
リカ信号を生成する。
と遅延判定帰還型系列推定器１７からの情報によりレプ
リカ信号を生成する。
【００１９】相関器１２は、レプリカ生成器１８からの
レプリカ信号ｂと受信機１４からの受信信号との位相を
比較し、得られた位相差情報ｃを複素演算回路１３に出
力する。
レプリカ信号ｂと受信機１４からの受信信号との位相を
比較し、得られた位相差情報ｃを複素演算回路１３に出
力する。
【００２０】図３は、図１の相関器の構成を示すブロッ
ク図である。図３に示すように、相関器１２は、受信機
１４からの受信信号（バースト信号ａ）を複素共役化
し、レプリカ生成器１８からのレプリカ信号ｂと複素乗
算を行って乗算結果を平均化した後に、位相差情報ｃを
出力する。
ク図である。図３に示すように、相関器１２は、受信機
１４からの受信信号（バースト信号ａ）を複素共役化
し、レプリカ生成器１８からのレプリカ信号ｂと複素乗
算を行って乗算結果を平均化した後に、位相差情報ｃを
出力する。
【００２１】複素演算回路１３は、相関器１２からの位
相差情報ｃにより受信機１４からの受信信号の位相を回
転させる複素乗算を行う。
相差情報ｃにより受信機１４からの受信信号の位相を回
転させる複素乗算を行う。
【００２２】適応制御回路１９は、遅延判定帰還型系列
推定器１７の入力データ及びレプリカ生成器１８からの
レプリカ信号ｂから、バースト期間中においても遅延判
定帰還型系列推定器１７のタップ数を変化させ、最適な
推定データが得られるように制御する。
推定器１７の入力データ及びレプリカ生成器１８からの
レプリカ信号ｂから、バースト期間中においても遅延判
定帰還型系列推定器１７のタップ数を変化させ、最適な
推定データが得られるように制御する。
【００２３】ここで、受信信号ａとレプリカ信号ｂの位
相差を２πΔｆｔとし、受信信号ａをｒ（ｔ）ｅj2πΔ
ft、レプリカ信号ｂをｒ’（ｔ）とした場合、受信信号
ａを複素共役化するとｒ（ｔ）ｅ-j2πΔftとなり、そ
の後、レプリカ信号ｂと複素乗算を行うと、ｒ（ｔ）ｅ
-j2πΔft・ｒ’（ｔ）＝ｒ（ｔ）ｒ’（ｔ）ｅ-j2πΔ
ftとなる。振幅を正規化するとｅ-j2πΔftとなり、位
相差情報ｃは、ｅ-j2πΔftとなる。
相差を２πΔｆｔとし、受信信号ａをｒ（ｔ）ｅj2πΔ
ft、レプリカ信号ｂをｒ’（ｔ）とした場合、受信信号
ａを複素共役化するとｒ（ｔ）ｅ-j2πΔftとなり、そ
の後、レプリカ信号ｂと複素乗算を行うと、ｒ（ｔ）ｅ
-j2πΔft・ｒ’（ｔ）＝ｒ（ｔ）ｒ’（ｔ）ｅ-j2πΔ
ftとなる。振幅を正規化するとｅ-j2πΔftとなり、位
相差情報ｃは、ｅ-j2πΔftとなる。
【００２４】複素演算回路１３では、受信信号ａと位相
差情報ｃを複素乗算し、ｒ（ｔ）ｅ j2πΔftｅ-j2πΔ
ft＝ｒ（ｔ）となる。ｒ（ｔ）は、遅延判定帰還型系列
推定器１７とレプリカ生成器１８により、レプリカ信号
ｂとしてｒ’（ｔ）となる。これにより、位相同期ルー
プを形成している。
差情報ｃを複素乗算し、ｒ（ｔ）ｅ j2πΔftｅ-j2πΔ
ft＝ｒ（ｔ）となる。ｒ（ｔ）は、遅延判定帰還型系列
推定器１７とレプリカ生成器１８により、レプリカ信号
ｂとしてｒ’（ｔ）となる。これにより、位相同期ルー
プを形成している。
【００２５】つまり、上記構成を有する遅延判定帰還型
信号推定器１１により、レプリカ生成器１８からのレプ
リカ信号と受信機１４からの受信信号との位相ずれを相
関器１２によって求め、相関器１２は、位相ずれ信号を
送出する。複素演算回路１３は、位相ずれ信号に応じて
行う複素乗算により受信信号の位相を回転させ、位相ず
れを補正する。
信号推定器１１により、レプリカ生成器１８からのレプ
リカ信号と受信機１４からの受信信号との位相ずれを相
関器１２によって求め、相関器１２は、位相ずれ信号を
送出する。複素演算回路１３は、位相ずれ信号に応じて
行う複素乗算により受信信号の位相を回転させ、位相ず
れを補正する。
【００２６】このようにすることで、位相検出器及びフ
ィルタの代わりに相関器１２を用いると、従来のよう
に、ＶＣＯ及び位相回転器を使用せずに、複素乗算回路
１３を用いて受信信号の位相ずれを補正することができ
るので、ＶＣＯの発振周波数の制限による位相ずれ補正
範囲の制限が無くなり、位相ずれの補正範囲が広い位相
同期ループを実現することができる。
ィルタの代わりに相関器１２を用いると、従来のよう
に、ＶＣＯ及び位相回転器を使用せずに、複素乗算回路
１３を用いて受信信号の位相ずれを補正することができ
るので、ＶＣＯの発振周波数の制限による位相ずれ補正
範囲の制限が無くなり、位相ずれの補正範囲が広い位相
同期ループを実現することができる。
【００２７】従って、この遅延判定帰還型信号推定器１
１は、ＧＭＳＫ（ｇａｕｓｓｉａｎｆｉｌｔｅｒｅｄ
ｍｉｎｉｍｕｍ ｓｈｉｆｔｋｅｙｉｎｇ）変調等の挟
帯域変調方法によりプリアンブル期間中に伝送路特性を
求めて受信信号の等化を行う通信システムにおいて、位
相ずれを受けた受信信号から位相ずれを検出し補正する
位相同期ループ回路に関し、受信信号の位相ずれを補正
させる際に、位相検出器，フィルタ，ＶＣＯ及び位相回
転器を用いることなく相関器１２及び複素乗算回路１３
を用いることで、位相ずれの補正範囲が広くなる。
１は、ＧＭＳＫ（ｇａｕｓｓｉａｎｆｉｌｔｅｒｅｄ
ｍｉｎｉｍｕｍ ｓｈｉｆｔｋｅｙｉｎｇ）変調等の挟
帯域変調方法によりプリアンブル期間中に伝送路特性を
求めて受信信号の等化を行う通信システムにおいて、位
相ずれを受けた受信信号から位相ずれを検出し補正する
位相同期ループ回路に関し、受信信号の位相ずれを補正
させる際に、位相検出器，フィルタ，ＶＣＯ及び位相回
転器を用いることなく相関器１２及び複素乗算回路１３
を用いることで、位相ずれの補正範囲が広くなる。
【００２８】図４は、この発明の他の実施の形態に係る
最尤系列推定器を用いた信号推定器の構成を示すブロッ
ク図である。図４に示すように、最尤系列推定器を用い
た信号推定器２０は、遅延判定帰還型系列推定器１７の
代わりに最尤系列推定器２１を用いている。この場合、
判定データを推定するものが最尤系列推定器２１に変わ
ったのみであり、同期ループの動作は、遅延判定帰還型
信号推定器１１（図１参照）の場合と変わらない。
最尤系列推定器を用いた信号推定器の構成を示すブロッ
ク図である。図４に示すように、最尤系列推定器を用い
た信号推定器２０は、遅延判定帰還型系列推定器１７の
代わりに最尤系列推定器２１を用いている。この場合、
判定データを推定するものが最尤系列推定器２１に変わ
ったのみであり、同期ループの動作は、遅延判定帰還型
信号推定器１１（図１参照）の場合と変わらない。
【００２９】図５は、この発明の更に他の実施の形態に
係る遅延判定帰還型信号推定器の構成を示すブロック図
であり、図６は、図５の仮判定データ出力端子付き遅延
判定帰還型系列推定器を説明するブロック図である。
係る遅延判定帰還型信号推定器の構成を示すブロック図
であり、図６は、図５の仮判定データ出力端子付き遅延
判定帰還型系列推定器を説明するブロック図である。
【００３０】図５に示すように、遅延判定帰還型信号推
定器２５は、推定データを用いるのではなく仮推定デー
タを用いてレプリカを生成するものであり、遅延判定帰
還型系列推定器１７の代わりに、仮判定データを出力す
ことが可能な仮判定データ出力端子付き遅延判定帰還型
系列推定器２６が用いられる。
定器２５は、推定データを用いるのではなく仮推定デー
タを用いてレプリカを生成するものであり、遅延判定帰
還型系列推定器１７の代わりに、仮判定データを出力す
ことが可能な仮判定データ出力端子付き遅延判定帰還型
系列推定器２６が用いられる。
【００３１】図６に示すように、仮判定データ出力端子
付き遅延判定帰還型系列推定器２６は、最尤系列推定器
２７と判定帰還型等化器２８を有しており、最尤系列推
定器２７の推定結果を仮判定データｄとして出力する。
その仮判定データｄを基に、レプリカ生成器１８がレプ
リカを生成する。
付き遅延判定帰還型系列推定器２６は、最尤系列推定器
２７と判定帰還型等化器２８を有しており、最尤系列推
定器２７の推定結果を仮判定データｄとして出力する。
その仮判定データｄを基に、レプリカ生成器１８がレプ
リカを生成する。
【００３２】相関器１２は、レプリカ生成器１８からの
レプリカ信号ｂと受信機１４からの受信信号（バースト
信号ａ）との位相を比較し、位相差情報ｃを複素演算回
路１３に出力する。
レプリカ信号ｂと受信機１４からの受信信号（バースト
信号ａ）との位相を比較し、位相差情報ｃを複素演算回
路１３に出力する。
【００３３】このようにすることにより、判定帰還型等
化器２８の判定結果を待つことなく、位相差情報ｃを得
て位相ずれを補正することが可能であるため、位相ずれ
の変化に対して応答性のよい位相同期ループを実現する
ことができる。
化器２８の判定結果を待つことなく、位相差情報ｃを得
て位相ずれを補正することが可能であるため、位相ずれ
の変化に対して応答性のよい位相同期ループを実現する
ことができる。
【００３４】従って、上記各実施の形態に示すように、
この発明に係る位相同期回路１０は、受信信号とレプリ
カの位相ずれを検出する相関器１２と、相関器１２から
の位相ずれ情報を基に、受信信号を複素数演算を行って
位相回転させる複素演算回路１３とにより、位相ずれを
補正することが可能となり、従来の位相同期ループによ
る場合に比べ、より広範囲の位相ずれに対して補正する
ことが可能となる。
この発明に係る位相同期回路１０は、受信信号とレプリ
カの位相ずれを検出する相関器１２と、相関器１２から
の位相ずれ情報を基に、受信信号を複素数演算を行って
位相回転させる複素演算回路１３とにより、位相ずれを
補正することが可能となり、従来の位相同期ループによ
る場合に比べ、より広範囲の位相ずれに対して補正する
ことが可能となる。
【００３５】
【発明の効果】以上説明したように、この発明によれ
ば、相関器は、受信信号とレプリカの位相ずれを検出
し、複素演算回路は、相関器からの位相ずれ情報を基
に、受信信号の複素数演算を行って位相回転させ、位相
ずれを受けた受信信号から位相ずれを補正するので、Ｖ
ＣＯは不必要となり、ＶＣＯの発振周波数の制限による
位相ずれ補正範囲の制限がなく、位相ずれの補正範囲の
広い位相同期ループを実現することができる。
ば、相関器は、受信信号とレプリカの位相ずれを検出
し、複素演算回路は、相関器からの位相ずれ情報を基
に、受信信号の複素数演算を行って位相回転させ、位相
ずれを受けた受信信号から位相ずれを補正するので、Ｖ
ＣＯは不必要となり、ＶＣＯの発振周波数の制限による
位相ずれ補正範囲の制限がなく、位相ずれの補正範囲の
広い位相同期ループを実現することができる。
【図１】この発明の一実施の形態に係る位相同期回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】図１の受信機により受信された受信信号の説明
図である。
図である。
【図３】図１の相関器の構成を示すブロック図である。
【図４】この発明の他の実施の形態に係る最尤系列推定
器を用いた信号推定器の構成を示すブロック図である。
器を用いた信号推定器の構成を示すブロック図である。
【図５】この発明の更に他の実施の形態に係る遅延判定
帰還型信号推定器の構成を示すブロック図である。
帰還型信号推定器の構成を示すブロック図である。
【図６】図５の仮判定データ出力端子付き遅延判定帰還
型系列推定器を説明するブロック図である。
型系列推定器を説明するブロック図である。
【図７】従来の位相同期ループを示すブロック図であ
る。
る。
１０ 位相同期回路 １１，２５ 遅延判定帰還型信号推定器 １２ 相関器 １３ 複素演算回路 １４ 受信機 １５ プリアンブル相関器 １６ タップ係数設定回路 １７ 遅延判定帰還型系列推定器 １８ レプリカ生成器 １９ 適応制御回路 ２０ 最尤系列推定器を用いた信号推定器 ２１ 最尤系列推定器 ２６ 仮判定データ出力端子付き遅延判定帰還型系列推
定器 ２７ 最尤系列推定器 ２８ 判定帰還型等化器 ａ バースト信号 ｂ レプリカ信号 ｃ 位相差情報 ｄ 仮判定データ
定器 ２７ 最尤系列推定器 ２８ 判定帰還型等化器 ａ バースト信号 ｂ レプリカ信号 ｃ 位相差情報 ｄ 仮判定データ
Claims (6)
- 【請求項１】遅延判定帰還型系列推定器における、位相
ずれを受けた受信信号から位相ずれを検出し補正する位
相同期回路において、 受信信号とレプリカ信号との位相ずれを検出する相関器
と、 前記相関器からの位相ずれ情報を基に、前記受信信号の
複素数演算を行って位相回転させる複素演算回路とを有
することを特徴とする位相同期回路。 - 【請求項２】受信機から出力される受信信号を受け、バ
ースト期間中にプリアンプにより同期し、又、プリアン
ブルによりインパルス応答を推定し、インパルス応答を
タップ係数設定回路に送るプリアンブル相関器と、 タップ数の初期設定後、バーストの最後までのデータ信
号の推定及び判定を行う遅延判定帰還型系列推定器と、 前記プリアンブル相関器から受け取ったインパルス応答
により、前記遅延判定帰還型系列推定器のタップ数の初
期値をセットするタップ係数設定回路と、 インパルス応答値と前記遅延判定帰還型系列推定器から
の情報によりレプリカ信号を生成するレプリカ生成器
と、 前記遅延判定帰還型系列推定器の入力データ及び前記レ
プリカ信号から、バースト期間中においても前記遅延判
定帰還型系列推定器のタップ数を変化させ、最適な推定
データが得られるように制御する適応制御回路とを有す
ることを特徴とする請求項１に記載の位相同期回路。 - 【請求項３】前記相関器は、前記受信機からの受信信号
を複素共役化し、前記レプリカ生成器からのレプリカ信
号と複素数乗算を行って乗算結果を平均化した後に、位
相差情報を出力することを特徴とする請求項２に記載の
位相同期回路。 - 【請求項４】前記遅延判定帰還型系列推定器の代わりに
最尤系列推定器を用い、前記最尤系列推定器により判定
データを推定することを特徴とする請求項２または３に
記載の位相同期回路。 - 【請求項５】前記遅延判定帰還型系列推定器の代わり
に、仮判定データを出力すことが可能な仮判定データ出
力端子付き遅延判定帰還型系列推定器を用いることを特
徴とする請求項２または３に記載の位相同期回路。 - 【請求項６】ＧＭＳＫ（ｇａｕｓｓｉａｎ ｆｉｌｔｅ
ｒｅｄ ｍｉｎｉｍｕｍ ｓｈｉｆｔｋｅｙｉｎｇ）変
調等の挟帯域変調方法により、プリアンブル期間中に伝
送路特性を求めて受信信号の等化を行う通信システムに
用いられることを特徴とする請求項１から５のいずれか
に記載の位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000152506A JP2001333119A (ja) | 2000-05-24 | 2000-05-24 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000152506A JP2001333119A (ja) | 2000-05-24 | 2000-05-24 | 位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001333119A true JP2001333119A (ja) | 2001-11-30 |
Family
ID=18657924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000152506A Pending JP2001333119A (ja) | 2000-05-24 | 2000-05-24 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001333119A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006229889A (ja) * | 2005-02-21 | 2006-08-31 | Fujitsu Ltd | 歪補償装置 |
| JP2009186241A (ja) * | 2008-02-04 | 2009-08-20 | Sumitomo Electric Ind Ltd | 受信装置、測距システム、測位システム、コンピュータプログラム及び受信時点特定方法 |
| US8149963B2 (en) | 2002-07-31 | 2012-04-03 | Interdigital Technology Corporation | Start-up automatic frequency control (AFC) method and apparatus |
-
2000
- 2000-05-24 JP JP2000152506A patent/JP2001333119A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8149963B2 (en) | 2002-07-31 | 2012-04-03 | Interdigital Technology Corporation | Start-up automatic frequency control (AFC) method and apparatus |
| US8385482B2 (en) | 2002-07-31 | 2013-02-26 | Interdigital Technology Corporation | Start-up automatic frequency control (AFC) method and apparatus |
| JP2006229889A (ja) * | 2005-02-21 | 2006-08-31 | Fujitsu Ltd | 歪補償装置 |
| JP4555702B2 (ja) * | 2005-02-21 | 2010-10-06 | 富士通株式会社 | 歪補償装置 |
| JP2009186241A (ja) * | 2008-02-04 | 2009-08-20 | Sumitomo Electric Ind Ltd | 受信装置、測距システム、測位システム、コンピュータプログラム及び受信時点特定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2643792B2 (ja) | 復調装置 | |
| JP2712706B2 (ja) | 適応位相検出同期方法 | |
| EP2903199B1 (en) | Circuit for symbol timing synchronization | |
| WO2001020863A9 (en) | Method and apparatus for carrier phase tracking | |
| US6430235B1 (en) | Non-data-aided feedforward timing synchronization method | |
| US20050013389A1 (en) | Wireless data communication demodulation device and demodulation method | |
| US6191649B1 (en) | Quadrature demodulator and method for quadrature demodulation | |
| JP2008530951A (ja) | 予め符号化された部分応答信号用の復調器および受信器 | |
| JP3575883B2 (ja) | ディジタル復調器 | |
| US6778589B1 (en) | Symbol synchronous device and frequency hopping receiver | |
| JPH06177924A (ja) | 位相同期検出回路 | |
| US20070121762A1 (en) | Psk receiver, psk demodulating circuit, communication apparatus, and psk receiving method | |
| US6597725B1 (en) | Carrier phase follower and frequency hopping receiver | |
| JP2001333119A (ja) | 位相同期回路 | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JP3949458B2 (ja) | 復調装置 | |
| JPH10164152A (ja) | Ｆｓｋ受信機用中心誤差検出回路 | |
| EP1130866B1 (en) | Correction of quadrature and gain errors in homodyne receivers | |
| JP4449144B2 (ja) | キャリア再生装置およびその方法と受信装置 | |
| JP3852574B2 (ja) | 信号復調装置及び信号復調方法 | |
| JP4967977B2 (ja) | 受信装置及び受信方法 | |
| JP4326972B2 (ja) | 周波数オフセット補償回路及び方法 | |
| JP4003386B2 (ja) | クロック信号再生装置および受信装置、クロック信号再生方法および受信方法 | |
| JPH06232939A (ja) | フレーム同期回路 | |
| JP3518429B2 (ja) | デジタルｐｌｌ装置およびシンボル同期装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040113 |