JP4754264B2 - 半導体集積回路および半導体集積回路を搭載した製品のテスト方法 - Google Patents
半導体集積回路および半導体集積回路を搭載した製品のテスト方法 Download PDFInfo
- Publication number
- JP4754264B2 JP4754264B2 JP2005142803A JP2005142803A JP4754264B2 JP 4754264 B2 JP4754264 B2 JP 4754264B2 JP 2005142803 A JP2005142803 A JP 2005142803A JP 2005142803 A JP2005142803 A JP 2005142803A JP 4754264 B2 JP4754264 B2 JP 4754264B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- semiconductor integrated
- integrated circuit
- value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
複数個の出力端子を有する半導体集積回路の出力状態が第1の状態にあるべきときの上記半導体集積回路全体の第1消費電流と、上記半導体集積回路の出力状態が上記第1の状態と下記第1の関係あるいは第2の関係にある第2の状態にあるべきときの上記半導体集積回路全体の第2消費電流とを測定し、
上記半導体集積回路が正常である場合における上記第1消費電流の値と上記第2消費電流の値との差分値は、特定の値を有しており、
上記第1消費電流値と上記第2消費電流値との差分値と、上記特定の値に基づいて予め定められた基準値との比較結果に基づいて、上記半導体集積回路の欠陥を検出する
ことを特徴としている。
上記第1の関係は、上記第1の状態が、駆動時に印加される電流あるいは電圧よりも高い電流あるいは電圧を上記半導体集積回路に印加するストレス印加によって、上記半導体集積回路の内部を活性化させる前の状態であり、上記第2の状態が、上記半導体集積回路の内部に対する上記活性化を終了した後の状態である関係。
上記第2の関係は、上記第1の状態が、上記各出力端子からの出力電圧が、n1(n1は自然数)階調目の階調電圧とこのn1階調目とは異なるn2(n2は自然数)階調目の階調電圧とが所定順に配列された状態であり、上記第2の状態が、上記各出力端子からの出力電圧を、上記第1の状態における2つの階調電圧のうち上記第1の状態の場合とは異なる方の階調電圧にした状態である関係。
上記半導体集積回路が正常である場合における上記第1消費電流の値と上記第2消費電流の値との差分値は略0である。
上記半導体集積回路は、上記各出力端子から多階調電圧を切り換え出力するように構成されており、
上記第1の状態と上記第2の状態との関係は、上記第2の関係である。
上記第1の状態における上記n1階調目の階調電圧と上記n2階調目の階調電圧との配列順は交互である。
半導体集積回路が搭載された製品の出力状態が第1の状態にあるべきときの上記製品全体の第1消費電流と、上記製品の出力状態が上記第1の状態と下記第1の関係あるいは第2の関係にある第2の状態にあるべきときの上記製品全体の第2消費電流とを測定し、
上記製品が正常である場合における上記第1消費電流の値と上記第2消費電流の値との差分値は、特定の値を有しており、
上記第1消費電流値と上記第2消費電流値との差分値と、上記特定の値に基づいて予め定められた基準値との比較結果に基づいて、上記製品の欠陥を検出する
ことを特長としている。
上記第1の関係は、上記第1の状態が、駆動時に印加される電流あるいは電圧よりも高い電流あるいは電圧を上記製品に印加するストレス印加によって、上記製品の内部を活性化させる前の状態であり、上記第2の状態が、上記製品の内部に対する上記活性化を終了した後の状態である関係。
上記第2の関係は、上記第1の状態が、上記製品の各出力端子からの出力電圧が、n1(n1は自然数)階調目の階調電圧とこのn1階調目とは異なるn2(n2は自然数)階調目の階調電圧とが所定順に配列された状態であり、上記第2の状態が、上記各出力端子からの出力電圧を、上記第1の状態における2つの階調電圧のうち上記第1の状態の場合とは異なる方の階調電圧にした状態である関係。
上記製品が正常である場合における上記第1消費電流の値と上記第2消費電流の値との差分値は略0である。
上記第1の関係は、上記第1の状態が、駆動時に印加される電流あるいは電圧よりも高い電流あるいは電圧を上記半導体集積回路に印加するストレス印加によって、上記半導体集積回路の内部を活性化させる前の状態であり、上記第2の状態が、上記半導体集積回路の内部に対する上記活性化を終了した後の状態である関係。
上記第2の関係は、上記第1の状態が、上記各出力端子からの出力電圧が、n1(n1は自然数)階調目の階調電圧とこのn1階調目とは異なるn2(n2は自然数)階調目の階調電圧とが所定順に配列された状態であり、上記第2の状態が、上記各出力端子からの出力電圧を、上記第1の状態における2つの階調電圧のうち上記第1の状態の場合とは異なる方の階調電圧にした状態である関係。
上記第1の関係は、上記第1の状態が、駆動時に印加される電流あるいは電圧よりも高い電流あるいは電圧を上記製品に印加するストレス印加によって、上記製品の内部を活性化させる前の状態であり、上記第2の状態が、上記製品の内部に対する上記活性化を終了した後の状態である関係。
上記第2の関係は、上記第1の状態が、上記製品の各出力端子からの出力電圧が、n1(n1は自然数)階調目の階調電圧とこのn1階調目とは異なるn2(n2は自然数)階調目の階調電圧とが所定順に配列された状態であり、上記第2の状態が、上記各出力端子からの出力電圧を、上記第1の状態における2つの階調電圧のうち上記第1の状態の場合とは異なる方の階調電圧にした状態である関係。
(1)上記第1状態と第2状態との各消費電流値の差分値によって判定するため、上記第1状態での消費電流と上記第2状態での消費電流とが略等しい関係である場合には、上記消費電流のレベルがmAのオーダーであっても上記差分値はμAオーダーとなり、上記潜在的な欠陥に起因する電流の変化を検出することができる。
(2)同じ被テストデバイスの異なる2つの状態における消費電流値の差分で判定するため、被テストデバイス特性や測定条件や環境温度に依存して電流値が変動したとしても上記電流値の差分は一定となる。したがって、上記変動の判定結果に対する影響を抑制することができる。すなわち、本実施の形態におけるテスト方法によれば、被テストデバイスのデバイス特性や測定条件や環境温度等の影響を受けることがないのである。
(3)上記測定環境による消費電流の変動量を考慮する必要がないため、正常時でも電源電流が流れるようなアナログ回路に対しても判定が可能である。したがって、液晶ドライバの出力アンプ6等のように内部回路がアナログ回路であってもμAオーダーでの不良検出が可能になる。
(4)被テストデバイスが液晶ドライバである場合には、上記2つの状態を、図1〜図3に示すように、上記出力アンプ6に内蔵されているオペアンプの状態のみによって異なるように、つまり出力信号の状態が異なるように設定することによって、上記オペアンプの欠陥(トランジスタレベルでの欠陥)を微少なリーク電流によってスクリーニングすることができる。
2…サンプリングメモリ、
3…ホールドメモリ、
4…レベルシフタ、
5…DAコンバータ、
6…出力アンプ、
7…基準電圧発生回路、
11…被テストデバイス(DUT)、
12…半導体試験装置(テスタ)、
13…高精度アナログ電圧測定器、
14…データメモリ、
15…演算装置。
Claims (6)
- 複数個の出力端子を有する半導体集積回路の出力状態が第1の状態にあるべきときの上記半導体集積回路全体の第1消費電流と、上記半導体集積回路の出力状態が上記第1の状態と下記第1の関係あるいは第2の関係にある第2の状態にあるべきときの上記半導体集積回路全体の第2消費電流とを測定し、
上記半導体集積回路が正常である場合における上記第1消費電流の値と上記第2消費電流の値との差分値は、特定の値を有しており、
上記第1消費電流値と上記第2消費電流値との差分値と、上記特定の値に基づいて予め定められた基準値との比較結果に基づいて、上記半導体集積回路の欠陥を検出する
ことを特長とする半導体集積回路のテスト方法。
上記第1の関係は、上記第1の状態が、駆動時に印加される電流あるいは電圧よりも高い電流あるいは電圧を上記半導体集積回路に印加するストレス印加によって、上記半導体集積回路の内部を活性化させる前の状態であり、上記第2の状態が、上記半導体集積回路の内部に対する上記活性化を終了した後の状態である関係。
上記第2の関係は、上記第1の状態が、上記各出力端子からの出力電圧が、n1(n1は自然数)階調目の階調電圧とこのn1階調目とは異なるn2(n2は自然数)階調目の階調電圧とが所定順に配列された状態であり、上記第2の状態が、上記各出力端子からの出力電圧を、上記第1の状態における2つの階調電圧のうち上記第1の状態の場合とは異なる方の階調電圧にした状態である関係。 - 請求項1に記載の半導体集積回路のテスト方法において、
上記半導体集積回路が正常である場合における上記第1消費電流の値と上記第2消費電流の値との差分値は、略0である
ことを特長とする半導体集積回路のテスト方法。 - 請求項1に記載の半導体集積回路のテスト方法において、
上記半導体集積回路は、上記各出力端子から多階調電圧を切り換え出力するように構成されており、
上記第1の状態と上記第2の状態との関係は、上記第2の関係である
ことを特長とする半導体集積回路のテスト方法。 - 請求項3に記載の半導体集積回路のテスト方法において、
上記第1の状態における上記n1階調目の階調電圧と上記n2階調目の階調電圧との配列順は交互である
ことを特長とする半導体集積回路のテスト方法。 - 半導体集積回路が搭載された製品の出力状態が第1の状態にあるべきときの上記製品全体の第1消費電流と、上記製品の出力状態が上記第1の状態と下記第1の関係あるいは第2の関係にある第2の状態にあるべきときの上記製品全体の第2消費電流とを測定し、
上記製品が正常である場合における上記第1消費電流の値と上記第2消費電流の値との差分値は、特定の値を有しており、
上記第1消費電流値と上記第2消費電流値との差分値と、上記特定の値に基づいて予め定められた基準値との比較結果に基づいて、上記製品の欠陥を検出する
ことを特長とする半導体集積回路を搭載した製品のテスト方法。
上記第1の関係は、上記第1の状態が、駆動時に印加される電流あるいは電圧よりも高い電流あるいは電圧を上記製品に印加するストレス印加によって、上記製品の内部を活性化させる前の状態であり、上記第2の状態が、上記製品の内部に対する上記活性化を終了した後の状態である関係。
上記第2の関係は、上記第1の状態が、上記製品の各出力端子からの出力電圧が、n1(n1は自然数)階調目の階調電圧とこのn1階調目とは異なるn2(n2は自然数)階調目の階調電圧とが所定順に配列された状態であり、上記第2の状態が、上記各出力端子からの出力電圧を、上記第1の状態における2つの階調電圧のうち上記第1の状態の場合とは異なる方の階調電圧にした状態である関係。 - 請求項5に記載の半導体集積回路を搭載した製品のテスト方法において、
上記製品が正常である場合における上記第1消費電流の値と上記第2消費電流の値との差分値は、略0である
ことを特長とする半導体集積回路を搭載した製品のテスト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005142803A JP4754264B2 (ja) | 2005-05-16 | 2005-05-16 | 半導体集積回路および半導体集積回路を搭載した製品のテスト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005142803A JP4754264B2 (ja) | 2005-05-16 | 2005-05-16 | 半導体集積回路および半導体集積回路を搭載した製品のテスト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006317398A JP2006317398A (ja) | 2006-11-24 |
JP4754264B2 true JP4754264B2 (ja) | 2011-08-24 |
Family
ID=37538186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005142803A Active JP4754264B2 (ja) | 2005-05-16 | 2005-05-16 | 半導体集積回路および半導体集積回路を搭載した製品のテスト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4754264B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011015259A (ja) * | 2009-07-03 | 2011-01-20 | Renesas Electronics Corp | 半導体集積回路装置およびその試験方法 |
JP6091836B2 (ja) * | 2012-10-16 | 2017-03-08 | シャープ株式会社 | 半導体集積回路の識別子生成方法、および識別子生成装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62296544A (ja) * | 1986-06-17 | 1987-12-23 | Nec Corp | 半導体集積回路装置 |
JP2966185B2 (ja) * | 1992-03-23 | 1999-10-25 | 三菱電機株式会社 | 故障検出方法 |
JPH08160100A (ja) * | 1994-12-02 | 1996-06-21 | Kanebo Ltd | 半導体テスタ |
JP2000258503A (ja) * | 1999-03-10 | 2000-09-22 | Toshiba Microelectronics Corp | 出力電流測定方法 |
JP2001021609A (ja) * | 1999-07-07 | 2001-01-26 | Mitsubishi Electric Corp | 半導体集積回路の検査方法 |
JP3617621B2 (ja) * | 2000-09-29 | 2005-02-09 | シャープ株式会社 | 半導体集積回路の検査装置及びその検査方法 |
JP4043743B2 (ja) * | 2001-09-17 | 2008-02-06 | シャープ株式会社 | 半導体試験装置 |
JP2004045817A (ja) * | 2002-07-12 | 2004-02-12 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
KR100512175B1 (ko) * | 2003-03-17 | 2005-09-02 | 삼성전자주식회사 | 출력 신호들을 선택적으로 출력가능한 반도체 집적 회로및 그것의 테스트 방법 |
-
2005
- 2005-05-16 JP JP2005142803A patent/JP4754264B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006317398A (ja) | 2006-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4708269B2 (ja) | 半導体装置、及び半導体装置の検査方法 | |
JP4953948B2 (ja) | 表示装置のデータドライバ、そのテスト方法及びプローブカード | |
JP4949659B2 (ja) | 駆動回路のテスト方法及び表示装置の駆動回路 | |
KR100485739B1 (ko) | 반도체 집적회로의 검사방법 및 그 검사장치 | |
US7616147B2 (en) | Analog-to-digital converter | |
US20050122300A1 (en) | Semiconductor device and testing method thereof | |
JP2001330639A (ja) | アレイ基板の検査方法 | |
JP2001099899A (ja) | 半導体集積回路の検査装置及びその検査方法 | |
JP4018014B2 (ja) | 半導体装置およびその試験方法 | |
JP2003322673A (ja) | 基準電圧発生装置及びそれを備えた半導体集積回路、半導体集積回路の検査装置及び検査方法 | |
JP4754264B2 (ja) | 半導体集積回路および半導体集積回路を搭載した製品のテスト方法 | |
JP4157144B2 (ja) | 試験装置、試験方法、および半導体デバイス | |
JP2008242164A (ja) | 表示装置の駆動回路およびそのテスト方法 | |
WO2012137708A1 (ja) | 半導体装置及びその検査方法 | |
KR20050044254A (ko) | 반도체 장치 및 반도체 장치의 시험 방법 | |
JPWO2005064583A1 (ja) | 表示装置の駆動装置、表示装置、駆動装置または表示装置の検査方法 | |
JP3553509B2 (ja) | 半導体集積回路及びその検査方法 | |
JP4091537B2 (ja) | アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体 | |
US20110001509A1 (en) | Semiconductor integrated circuit device and method for testing the same | |
JP5329047B2 (ja) | 半導体集積回路、液晶表示装置、および半導体集積回路の検査方法 | |
JP2005024558A (ja) | 基板および基板を組み込んだディスプレイデバイス | |
JP2002257904A (ja) | 半導体検査装置、半導体集積回路、及び半導体検査方法 | |
CN117746755A (zh) | 像素的检查方法 | |
JP2005265636A (ja) | 半導体集積回路の検査方法 | |
JP5003955B2 (ja) | Icテスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110525 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4754264 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |