JP2001305577A - 電気光学装置、電気光学装置の製造方法及び電子機器 - Google Patents
電気光学装置、電気光学装置の製造方法及び電子機器Info
- Publication number
- JP2001305577A JP2001305577A JP2000118148A JP2000118148A JP2001305577A JP 2001305577 A JP2001305577 A JP 2001305577A JP 2000118148 A JP2000118148 A JP 2000118148A JP 2000118148 A JP2000118148 A JP 2000118148A JP 2001305577 A JP2001305577 A JP 2001305577A
- Authority
- JP
- Japan
- Prior art keywords
- light
- contact hole
- electro
- optical device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/105—Materials and properties semiconductor single crystal Si
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
層からなるトランジスタのチャネル領域が電気的に浮い
た状態となるために発生する基板浮遊効果を防止し、素
子の電気的特性を安定させる。 【解決手段】 半導体層1aのチャネル領域1a’は、
延在部201を有する。延在部201の終端部は、コン
タクトホール202に接続されている。このコンタクト
ホール202は、接続配線203に接続されている。接
続配線203は、一端が上記のようにコンタクトホール
202に接続されると共に、隣接して形成されたコンタ
クトホール204を介して遮光膜11aに接続されてい
る。
Description
を形成した電気光学装置、電気光学装置の製造方法及び
電子機器に関する。特に、半導体層のチャネル領域を遮
光層に接続した電気光学装置、電気光学装置の製造方法
及び電子機器に関する。
半導体層を形成し、その半導体層にトランジスタ等の半
導体素子を形成するSOI(Silicon On Insulator)技
術は、素子の高速化や、低消費電力化、高集積化等の利
点を有し、電気光学装置、例えば液晶装置におけるTF
Tアレイのスイッチング素子に適用することが可能であ
る。
は、トランジスタのチャネル領域が、下地基板を通じて
該チャネル領域を所定の電位に保持することが可能であ
るので、チャネル部の電位変化によって起こる寄生バイ
ポーラ効果などによって素子の耐圧等の電気的特性が劣
化することはない。
うな液晶装置等の電気光学装置では、例えばTFTアレ
イのスイッチング素子を構成するトランジスタが、酸化
絶縁膜により完全に分離されているので、トランジスタ
におけるチャネル領域を上記バルク半導体トランジスタ
のように所定の電位に固定させることができない。この
ため、該チャネル領域が電気的に浮いた状態となる。特
に、該トランジスタを単結晶シリコン層からなる構造に
すると、チャネル内を移動するキャリアの移動度が高い
ためにドレイン領域近傍の電界で加速されたキャリアと
結晶格子との衝突によってインパクトイオン化と呼ばれ
る現象が起こり、例えばNチャネルTFTにおいては正
孔が発生してチャネルの下部に蓄積する。このようにチ
ャネルに電荷が蓄積すると、TFTのNPN(Nチャネ
ル型の場合)構造が見かけ上のバイポーラ素子として動
作するため、異常電流により素子のソース・ドレイン耐
圧が劣化するなど電気的な特性が悪化する、という問題
がある。なお、これらのチャネル部が電気的に浮いた状
態であることに起因する一連の現象は、基板浮遊効果と
呼ばれる。
たものであり、その目的とするところは、特に、絶縁膜
により覆われた単結晶シリコン層からなるトランジスタ
が基板浮遊効果によって、そのソース・ドレイン耐圧が
劣化するのを防止して、素子の電気的特性を安定・向上
させた電気光学装置、電気光学装置の製造方法及び電子
機器を提供することにある。
め、本発明に係る電気光学装置は、支持基板上に複数の
走査線と、前記複数の走査線に交差する複数のデータ線
と、前記各走査線と前記各データ線に接続されたトラン
ジスタと、前記トランジスタに接続された画素電極と、
前記トランジスタのチャネルとなる半導体層の下に形成
された絶縁層と、該絶縁層と前記支持基板との間に導電
性の遮光層を設けた電気光学装置であって、前記半導体
層の延在部は、前記遮光層と電気的に接続されてなるこ
とを特徴としている。
領域は、当該トランジスタの半導体層下に絶縁層を介し
て形成された導電性の遮光層に接続されるので、該チャ
ネル領域が遮光層の電位に保持され、トランジスタに異
常な電流が流れることがなくなり、素子の電気的特性が
安定化する。
記遮光層とは、前記延在部上に形成された第1コンタク
トホールと、前記遮光層上に形成された第2コンタクト
ホールとを介して接続配線により接続されてなる構成が
好ましい。この構成によれば、延在部と遮光層との接続
配線として、既存の配線層を利用することができる。こ
のため、新たな配線層を設ける必要はなく、工程数増加
などの負荷を低減できる。
遮光層とは、前記延在部上に形成された第1コンタクト
ホールと、該第1のコンタクトホールの内側を含む領域
内で前記延在部を貫通し、なおかつ前記遮光層上に形成
された第2コンタクトホールとを介して接続配線により
接続されてなる構成も好ましい。この構成によれば、接
続配線の面積が必要最小限で済むので、透過型液晶表示
デバイスなどで重要な光透過部分の開口率が低下するの
を抑制することが可能となる。
データ線または走査線と同一層にて形成されている構成
が望ましい。この構成によれば、接続配線は、データ線
または走査線のいずれかと共に形成できるので、従来の
製造プロセス上で形成することが可能となる。
接続される蓄積容量であって、前記半導体層と、前記走
査線と同一層から形成されるとともに前記走査線に並設
された容量線とにより絶縁膜を挟持してなる蓄積容量を
備える一方、前記走査線または前記容量線は、前記接続
配線を回避するように形成された迂回部を有する構成が
好ましい。この構成によれば、蓄積容量を備える場合
に、限られたスペースを有効に利用しながら半導体層の
チャネル領域を導電性遮光層に接続することができる。
り合うトランジスタの走査線方向あるいはデータ線方
向、または走査線とデータ線の両方向に対して電気的に
接続されるとともに、所定の電位を与える構成が望まし
い。この構成によれば、遮光層の電位が制御されるの
で、当該遮光層の上に形成されたトランジスタの閾値電
圧の変動などが防止される結果、特性の安定化を図るこ
とができる。
定の電位は、当該遮光層上のトランジスタがNチャネル
型である場合、該トランジスタのソースまたはドレイン
に印加される最低電位以下であることが好ましい。また
当該遮光層上のトランジスタがPチャネル型である場
合、該トランジスタのソースまたはドレインに印加され
る最高電位以上であることが望ましい。これによれば、
トランジスタの駆動によってチャネルに生じる電子また
は正孔は、延在部を介して遮光層へ向かって流れるの
で、チャネル部の電位を安定化させることができる。こ
れによりトランジスタの基板浮遊効果を抑制し、素子の
耐圧劣化などを防ぐことが可能となる。
厚さは、100〜180nmである構成が望ましい。こ
の構成によれば、半導体層の厚さが100nmより大き
いことで、トランジスタを部分空乏モードで動作させる
ことができるので、遮光層と接続して、チャネル部の電
位を安定化させることができる。また、半導体層の厚さ
が180nmより小さいことで、この半導体層の膜厚に
起因する素子基板の段差を必要最小限に抑えることがで
き、この結果液晶を配向させた際のディスクリネーショ
ンを抑制し表示画質を良好に保つことができる。
係る電気光学装置の製造方法にあっては、(a)基板上
に遮光層を形成する工程と、(b)その上に絶縁膜を形
成する工程と、(c)前記絶縁膜上に、トランジスタの
チャネル領域と、前記チャネル領域の延在部と、蓄積容
量の一方の電極とになる半導体層を形成する工程と、
(d)前記延在部と前記遮光層とを接続する工程とを有
することを特徴としている。
ル領域につながる延在部は、導電性の遮光層とを接続す
るように形成されるので、該チャネル領域が遮光層の電
位に固定されて、単結晶シリコンの高いキャリア移動度
と、SOI構造に起因する基板浮遊効果とによってトラ
ンジスタのソース・ドレイン耐圧が劣化するなどの問題
が解消される。このため、素子の電気的特性が安定化し
た電気光学装置を製造することが可能となる。
(c)は、前記基板上に単結晶シリコン基板を貼り合わ
せる工程と、前記貼り合わされた単結晶シリコン基板か
ら不要部分を除去して単結晶シリコンからなる半導体層
を形成する工程とを含む方法が好ましい。この方法によ
れば、電気光学装置の駆動素子として、単結晶シリコン
を用いた性能の高いトランジスタを形成することができ
るので、その表示や信頼性を向上させることが可能とな
る。
(d)は、前記延在部上に形成された第1のコンタクト
ホールと前記遮光層上に形成された第2コンタクトホー
ルとを介して、前記延在部と前記遮光層とを接続する接
続配線を、前記半導体層上に形成された第3のコンタク
トホールを介して当該半導体層に接続するデータ線とと
もに形成する工程である方法が望ましい。この方法によ
れば、接続配線とデータ線とを同時に同一材料で形成す
ることができるので、工程を増やすことなく接続配線を
形成することができる。
形成された第1コンタクトホールと、該第1のコンタク
トホールの内側を含む領域内で前記延在部を貫通し、な
おかつ前記遮光層上に形成された第2コンタクトホール
とを介して、前記延在部と前記遮光層とを接続する接続
配線を、前記半導体層上に形成された第3のコンタクト
ホールを介して当該半導体層に接続するデータ線ととも
に形成する工程である方法もまた望ましい。この方法に
よれば、第2のコンタクトホールは、その全てまたはそ
の一部が第1のコンタクトホール領域と重なるため、両
者を別々に設けるよりもコンタクトに必要なレイアウト
面積を減らして、表示領域の開口部を大きくとることが
できるので、その分、明るい表示が可能となる。
程(d)は、前記延在部上に形成された第1のコンタク
トホールと前記遮光層上に形成された第2のコンタクト
ホールを介して、前記延在部と前記遮光層とを接続する
接続配線を、前記走査線と同一層にて形成する工程であ
る方法が望ましい。この方法によれば、接続配線と走査
線とを同時に同一材料で形成することができるので、工
程を増やすことなく接続配線を形成することが可能とな
る。
形成された第1コンタクトホールと、該第1のコンタク
トホールの内側を含む領域内で前記延在部を貫通し、な
おかつ前記遮光層上に形成された第2コンタクトホール
とを介して、前記延在部と前記遮光層とを接続する接続
配線を、前記走査線と同一層にて形成する工程である方
法もまた望ましい。この方法によれば、第2のコンタク
トホールは、その全てまたはその一部が第1のコンタク
トホール領域と重なるため、両者を別々に設けるよりも
コンタクトに必要なレイアウト面積を減らして、表示領
域の開口部を大きくとることができるので、その分、明
るい表示が可能となる。
係る電気光学装置にあっては、前記支持基板のうち、前
記半導体層が形成された面と対向するように配置する他
の基板と、これら2枚の基板の間に挟持され、前記トラ
ンジスタにより駆動される電気光学材料とを更に具備す
ることを特徴としている。
前記光源から出射される光が入射されて画像情報に対応
した変調を施す上記電気光学装置と、前記電気光学装置
により変調された光を投射する投射手段とを具備するこ
とを特徴としている。
に基づいて説明する。
構成)図1は、本発明の第1の実施形態に係る電気光学
装置としての液晶装置において、画像形成領域を構成す
るマトリクス状に形成された複数の画素における各種素
子や配線等の等価回路である。また、図2は、データ線
や、走査線、画素電極、遮光膜等が形成されたTFTア
レイ基板において、相隣接する複数の画素群の平面図で
あり、図3は、図2のA−A’線の断面図であり、図4
は、図2のB−B’線の断面図である。さらに、図5
は、該液晶装置における半導体層の近傍の構造を概念的
に示した斜視図である。尚、図3、図4及び図5におい
ては、各層や各部材を図面上で認識可能な程度の大きさ
とするため、各層や各部材毎に縮尺を異ならしめてあ
る。また、図2及び図5おいて、X方向とは走査線と平
行する方向を示し、Y方向とはデータ線と平行する方向
を示す。
晶装置の画像表示領域では、複数の画素が、走査線3a
とデータ線6aとの交差に対応してマトリクス状に配置
しており、各画素は、画素電極9aと、該画素電極9a
を制御するためのトランジスタとしてのTFT30とか
らなる。ここで、TFT30のソースはデータ線6aに
接続され、また、ドレインは画素電極9aに接続され、
さらに、ゲートは走査線3aに接続されている。
査信号G1、G2、…、Gmが、この順に線順次で印加
される一方、各データ線6aには、表示内容に対応する
電圧の画像信号S1、S2、…、Snが、この順に線順
次に供給される構成となっている。なお、相隣接する複
数のデータ線6a同士をまとめたグループ毎に供給され
る構成としても良い。
に供給される走査信号がアクティブレベルになると、当
該走査線6aに接続されるTFT30がオンして、デー
タ線6aから供給される画像信号S1、S2、…、Sn
が所定のタイミングにて画素電極9aを介して液晶に書
き込まれることになる。
所定レベルの画像信号S1、S2、…、Snは、対向基
板(後述する)に形成された対向電極(後述する)との
間で一定期間保持される。液晶は、印加される電圧レベ
ルにより分子集合の配向や秩序が変化することにより、
光を変調し、階調表示を可能とするものである。ここ
で、ノーマリーホワイトモードであれば、入射光は、印
加電圧に応じて液晶部分で通過不可能とされる一方、ノ
ーマリーブラックモードであれば、印加電圧に応じて液
晶部分で通過可能とされて、全体として液晶装置からは
画像信号に応じたコントラストを持つ光が出射すること
になる。この際、保持された画像信号がリークするのを
防ぐために、画素電極9aと対向電極との間に形成され
る液晶容量と、並列に蓄積容量70が付加される。これ
により、保持特性は更に改善され、コントラスト比の高
い液晶装置が実現できる。本実施形態では、特に、この
蓄積容量70を形成するために、後述の如く走査線と同
層、あるいは導電性の遮光膜を利用して低抵抗化された
容量線3bが設けられている。
レイ基板上には、マトリクス状に複数の透明な画素電極
9a(一点鎖線部9a’により輪郭が示されている)が
設けられており、画素電極9aの縦横の境界に各々沿っ
てデータ線6a、走査線3a及び容量線3bが設けられ
ている。データ線6aは、コンタクトホール5を介して
単結晶シリコン層の半導体層1aのうち、後述するソー
ス領域に電気的接続されており、画素電極9aは、コン
タクトホール8を介して半導体層1aのうち後述のドレ
イン領域に電気的接続されている。また、半導体層1a
のうちチャネル領域(後述する)に対向するように走査
線3aが配置されており、走査線3aはゲート電極とし
て機能する。
ってほぼ直線状に伸びる本線部(即ち、平面的に見て、
走査線3aに沿って形成された第1領域)と、データ線
6aと交差する箇所からデータ線6aに沿って前段側
(図中、上向き)に突出した突出部(即ち、平面的に見
て、データ線6aに沿って延設された第2領域)とを有
する。
には、第1遮光膜11aが設けられている。より具体的
には、第1遮光膜11aは、画素部において少なくとも
半導体層1aのチャネル領域を含むTFTをTFTアレ
イ基板の側から見て覆う位置に設けられており、更に、
容量線3bの本線部に対向して走査線3aおよびデータ
線6aのそれぞれに沿う形で設けられており、全体とし
て格子状の形状を有している。第1遮光膜11aは、デ
ータ線6a下において容量線3bの上向き突出部の先端
と重ねられている。この重なった箇所には、第1遮光膜
11aと容量線3bとを相互に電気的接続するコンタク
トホール13が設けられている。即ち、本実施形態で
は、第1遮光膜11aは、コンタクトホール13により
前段あるいは後段の容量線3bに電気的接続されてい
る。
置は、光透過性基板の一例を構成するTFTアレイ基板
10と、これに対向配置される透明な対向基板20とを
備えている。TFTアレイ基板10は、例えば石英基板
からなり、対向基板20は、例えばガラス基板や石英基
板からなる。TFTアレイ基板10には、画素電極9a
が設けられており、その上側には、ラビング処理等の所
定の配向処理が施された配向膜16が設けられている。
画素電極9aは例えば、ITO膜(インジウム・ティン
・オキサイド膜)などの透明導電性薄膜からなる。また
配向膜16は例えば、ポリイミド薄膜などの有機薄膜か
らなる。
て対向電極(共通電極)21が設けられており、その下
側には、ラビング処理等の所定の配向処理が施された配
向膜22が設けられている。対向電極21は、例えばI
TO膜などの透明導電性薄膜からなる。また、配向膜2
2は、ポリイミド薄膜などの有機薄膜からなる。
うに、各画素電極9aに隣接する位置に、各画素電極9
aをスイッチング制御する画素スイッチング用TFT3
0が設けられている。
に、各画素部の開口領域以外の領域に第2遮光膜23が
設けられている。このため、対向基板20の側から入射
光が画素スイッチング用TFT30の半導体層1aのチ
ャネル領域1a’やLDD(Lightly Doped Drain)領
域1b及び1cに侵入することはない。更に、第2遮光
膜23は、コントラストの向上、色材の混色防止などの
機能を有する。
電極21とが対面するように配置されたTFTアレイ基
板10と対向基板20との間には、シール材(図示を省
略)により囲まれた空間に液晶が封入され、液晶層50
が形成される。液晶層50は、画素電極9aからの電界
が印加されていない状態で配向膜16、22により所定
の配向状態をとる。液晶層50は、例えば一種又は数種
類のネマティック液晶を混合した液晶からなる。シール
材は、二つの基板10及び20をそれらの周辺で貼り合
わせるための、例えば光硬化性樹脂や熱硬化性樹脂から
なる接着材であり、両基板間の距離を所定値とするため
のグラスファイバー或いはガラスビーズ等のスペーサが
混入されている。
FT30に各々対向する位置においてTFTアレイ基板
10表面の各画素スイッチング用TFT30に対応する
位置には第1遮光膜11aが各々設けられている。ここ
で、第1遮光膜11aは、好ましくは不透明な高融点金
属であるTiや、Cr、W、Ta、Mo及びPdのうち
の少なくとも一つを含む金属単体、合金、金属シリサイ
ド等から構成される。このような材料から構成すれば、
TFTアレイ基板10上に第1遮光膜11aを形成した
後であって、画素スイッチング用TFT30を形成する
工程の高温処理により、第1遮光膜11aが破壊された
り溶融したりしないようにできる。また、第1遮光膜1
1aにより、TFTアレイ基板10の側からの戻り光等
が画素スイッチング用TFT30のチャネル領域1a’
やLDD領域1b、1cに入射する事態を未然に防ぐこ
とができ、光電流の発生によりトランジスタとしての画
素スイッチング用TFT30の特性が劣化することはな
い。
ッチング用TFT30との間には、第1層間絶縁膜12
が設けられている。第1層間絶縁膜12は、画素スイッ
チング用TFT30を構成する半導体層1aを第1遮光
膜11aから電気的絶縁するために設けられるものであ
る。更に、第1層間絶縁膜12は、TFTアレイ基板1
0の全面に形成されることにより、画素スイッチング用
TFT30のための下地膜としての機能をも有する。即
ち、TFTアレイ基板10の表面の研磨時における荒れ
や、洗浄後に残る汚れ等で画素スイッチング用TFT3
0の特性の劣化を防止する機能を有する。第1層間絶縁
膜12は、例えば、NSG(ノンドープトシリケートガ
ラス)や、PSG(リンシリケートガラス)、BSG
(ボロンシリケートガラス)、BPSG(ボロンリンシ
リケートガラス)などの高絶縁性ガラス又は、酸化シリ
コン膜、窒化シリコン膜等からなる。第1層間絶縁膜1
2により、第1遮光膜11aが画素スイッチング用TF
T30等を汚染する事態を未然に防ぐこともできる。
3aに対向する位置から延設して誘電体膜として用い、
半導体膜1aを延設して第1蓄積容量電極1fとし、更
にこれらに対向する容量線3bの一部を第2蓄積容量電
極とすることにより、蓄積容量70が構成されている。
より詳細には、半導体層1aの高濃度ドレイン領域1e
が、データ線6a及び走査線3aに沿って伸びる容量線
3b部分に絶縁膜2を介して対向配置されて、第1蓄積
容量電極(半導体層)1fとされている。特に蓄積容量
70の誘電体としての絶縁膜2は、高温酸化により単結
晶シリコン層上に形成されるTFT30のゲート絶縁膜
2に他ならないので、薄く且つ高耐圧の絶縁膜とするこ
とができ、蓄積容量70は比較的小面積で大容量の蓄積
容量として構成できる。
走査線3aに沿って液晶のディスクリネーションが発生
する領域(即ち、容量線3bが形成された領域)という
開口領域を外れたスペースを有効に利用して、画素電極
9aの蓄積容量を増やすことが出来る。
的接続された容量線3b)は定電位源に電気的接続され
ており、第1遮光膜11a及び容量線3bは、定電位と
される。この構成において、第1遮光膜11a及び容量
線3bに与える電位は、当該遮光層上のトランジスタが
Nチャネル型である場合、該トランジスタのソースまた
はドレインに印加される最低電位以下であることが好ま
しい。すなわち、この場合の定電位源としては、当該液
晶装置を駆動するための周辺回路(例えば、走査線駆動
回路、データ線駆動回路等)に供給される負電源、接地
電源、などを用いることができる。また、当該遮光層上
のトランジスタがPチャネル型である場合、該トランジ
スタのソースまたはドレインに印加される最高電位以上
であることが望ましい。すなわち、この場合の定電位源
としては、当該液晶装置を駆動するための周辺回路(例
えば、走査線駆動回路、データ線駆動回路等)に供給さ
れる正電源などを用いることができる。
てチャネルに生じる電子または正孔は、延在部を介して
遮光層へ向かって流れるので、チャネル部の電位を安定
化させることができる。これによりトランジスタの基板
浮遊効果を抑制し、素子の耐圧劣化などを防ぐことが可
能となる。更にこのように周辺回路等の電源を利用する
ことにより、専用の電位配線や外部入力端子を設ける必
要なく、遮光膜11a及び容量線3bを定電位にでき
る。従って、第1遮光膜11aに対向配置される画素ス
イッチング用TFT30に対し第1遮光膜11aの電位
変動が悪影響を及ぼすことはない。また、容量線3b
は、蓄積容量70の第2蓄積容量電極として良好に機能
し得る。
タクトホール13を介して第1遮光膜11aは、前段あ
るいは後段の容量線3bに電気的接続するように構成さ
れている。従って、各第1遮光膜11aが、自段の容量
線に電気的接続される場合と比較して、画素部の開口領
域の縁に沿って、データ線6aに重ねて容量線3b及び
第1遮光膜11aが形成される領域の他の領域に対する
段差が少なくて済む。このように画素部の開口領域の縁
に沿った段差が少ないと、当該段差に応じて引き起こさ
れる液晶のディスクリネーション(配向不良)を低減で
きるので、画素部の開口領域を広げることが可能とな
る。
直線状に伸びる本線部から突出した突出部にコンタクト
ホール13が開孔されている。ここで、コンタクトホー
ル13の開孔箇所としては、縁に近い程、ストレスが縁
から発散される等の理由により、クラックが生じ難いこ
とが判明されている。従ってこの場合、どれだけ突出部
の先端に近づけてコンタクトホール13を開孔するかに
応じて(好ましくは、マージンぎりぎりまで先端に近づ
けるかに応じて)、製造プロセス中に第1遮光膜11a
にかかる応力が緩和されて、より効果的にクラックを防
止することができ、歩留まりを向上させることが可能と
なる。
半導体層1aのチャネル領域1a’は、X方向(半導体
層1aのソース領域、チャネル領域及びドレイン領域と
並ぶ方向をY方向とし、基板10平面上でY方向と直交
する方向をX方向とする。)に向けて延在する延在部2
01を有する。この結果、延在部201は、走査線3a
と対向するように延在している。延在部201の終端部
は、第2層間絶縁膜4に形成されたコンタクトホール2
04を介して接続配線203に接続されている。接続配
線203の一端は、上記のようにコンタクトホール20
4を介して延在部201に接続される一方、その他端
は、隣接して形成されたコンタクトホール202を介し
て第1遮光膜11aに接続されている。これにより、半
導体層1aのチャネル領域1a’は上述した定電位源に
接続された第1遮光膜11aの電位に固定され、SOI
構造に起因する基板浮遊効果によってトランジスタのソ
ース・ドレイン耐圧が劣化するなどの問題が解消され、
素子の電気的特性を安定化させることができる。
層間絶縁膜12と第2層間絶縁膜4との間の層上におい
て互いに隣接するように並設され、更に延在部201が
走査線3aと対向するように延在しているいるため、走
査線3aと、コンタクトホール202、204とが配置
上干渉する。そこで、本実施形態では、特に走査線3a
は、コンタクトホール202、204をそれぞれ回避す
る迂回部3a’を有する。
は同一のポリシリコン膜からなり、第2に、蓄積容量7
0の誘電体膜とTFT30のゲート絶縁膜2とは同一の
酸化膜からなり、第3に、第1蓄積容量電極1fと、T
FT30のチャネル形成領域1a’、ソース領域1d、
ドレイン領域1e、延在部201等とは同一の半導体層
1aからなり、第4に、データ線6aと接続配線203
とは同一の金属膜からなる。このため、TFTアレイ基
板10上に形成される積層構造を単純化でき、更に、後
述の液晶装置の製造方法において、同一の薄膜形成工程
で容量線3b及び走査線3aを同時に形成でき、蓄積容
量70の誘電体膜及びゲート絶縁膜2等を同時に形成で
きる。
直線状の本線部分が、容量線3bの直線状の本線部分に
ほぼ重ねられるように形成されているが、第1遮光膜1
1aが、TFT30のチャネル領域を覆う位置に設けら
れており、且つコンタクトホール13を形成可能なよう
に容量線3bと何れかの箇所で重ねられていれば、TF
Tに対する遮光機能及び容量線に対する低抵抗化機能が
発揮可能である。従って、例えば相隣接した走査線3a
と容量線3bとの間にある走査線に沿った長手状の間隙
領域や、走査線3aと若干重なる位置にまでも、当該第
1遮光膜11aを設けてもよい。
層間絶縁膜12に開孔されたコンタクトホール13を介
して確実に且つ高い信頼性を持って、両者が電気的接続
されているが、このようなコンタクトホール13は、画
素毎に開孔されても良く、複数の画素からなる画素グル
ープ毎に開孔されても良い。
場合には、第1遮光膜11aによる容量線3bの低抵抗
化を促進でき、更に、両者間における冗長構造の度合い
を高められる。他方、コンタクトホール13を複数の画
素からなる画素グループ毎に(例えば2画素毎または3
画素毎に)開孔した場合には、容量線3bや第1遮光膜
11aのシート抵抗、駆動周波数、要求される仕様等を
勘案しつつ、第1遮光膜11aによる容量線3bの低抵
抗化及び冗長構造による利益と、多数のコンタクトホー
ル13を開孔することによる製造工程の複雑化および当
該液晶装置の不良化等の弊害とを、適度にバランスさせ
ることができるので、実践上大変有利である。
プ毎に設けられるコンタクトホール13は、対向基板2
0の側から見てデータ線6aの下に開孔されている。こ
のため、コンタクトホール13は、画素部の開口領域か
ら外れており、しかもTFT30や第1蓄積容量電極1
fが形成されていない第1層間絶縁膜12の部分に設け
られているので、画素領域の有効利用を図りつつ、コン
タクトホール13の形成によるTFT30や他の配線等
の不良化を防ぐことができる。
TFT30は、LDD(Lightly Doped Drain)構造を
有しており、次のものを備えている。すなわち、該TF
T30は、走査線3a、該走査線3aからの電界により
チャネルが形成される半導体層1aのチャネル領域1
a’、走査線3aと半導体層1aとを絶縁するためのゲ
ート絶縁膜2、データ線6a、半導体層1aの低濃度ソ
ース領域(ソース側LDD領域)1b及び低濃度ドレイ
ン領域(ドレイン側LDD領域)1c、半導体層1aの
高濃度ソース領域1d並びに高濃度ドレイン領域1eを
備えている。
複数の画素電極9aのうち、対応するもの一つが接続さ
れている。また、ソース領域1b、1d並びにドレイン
領域1c、1eは、後述のように、半導体層1aに対
し、N型又はP型のチャネルを形成するかに応じて所定
濃度のN型用又はP型用のドーパントをドープすること
により形成されている。ここで、Nチャネル型のTFT
は、動作速度が速いという利点があり、画素のスイッチ
ング素子である画素スイッチング用TFT30として用
いられることが多い。
金属シリサイド等の合金膜などの遮光性薄膜から構成さ
れている。また、走査線3a、ゲート絶縁膜2及び第1
層間絶縁膜12の上には、高濃度ソース領域1dへ通じ
るコンタクトホール5及び高濃度ドレイン領域1eへ通
じるコンタクトホール8が各々形成された第2層間絶縁
膜4が形成されている。このソース領域1bへのコンタ
クトホール5を介して、データ線6aが高濃度ソース領
域1dに電気的接続されている。更に、データ線6a及
び第2層間絶縁膜4の上には、高濃度ドレイン領域1e
へのコンタクトホール8が形成された第3層間絶縁膜7
が形成されている。この高濃度ドレイン領域1eへのコ
ンタクトホール8を介して、画素電極9aは高濃度ドレ
イン領域1eに電気的接続されている。前述の画素電極
9aは、このように構成された第3層間絶縁膜7の上面
に設けられている。尚、画素電極9aと高濃度ドレイン
領域1eとは、データ線6aと同一のAl膜や走査線3
bと同一のポリシリコン膜を中継しての電気的接続する
ようにしてもよい。
くは上述のようにLDD構造を持つが、低濃度ソース領
域1b及び低濃度ドレイン領域1cに不純物イオンの打
ち込みを行わないオフセット構造を持ってよいし、ゲー
ト電極3aをマスクとして高濃度で不純物イオンを打ち
込み、自己整合的に高濃度ソース及びドレイン領域を形
成するセルフアライン型のTFTであってもよい。
ート電極(走査線3a)をソース・ドレイン領域1b及
び1e間に1個のみ配置したシングルゲート構造とした
が、これらの間に2個以上のゲート電極を配置してもよ
い。この際、各々のゲート電極には同一の信号が印加さ
れるようにする。このようにダブルゲート或いはトリプ
ルゲート以上でTFTを構成すれば、チャネルとソース
−ドレイン領域接合部のリーク電流を防止でき、オフ時
の電流を低減することができる。これらのゲート電極の
少なくとも1個をLDD構造或いはオフセット構造にす
れば、更にオフ電流を低減でき、安定したスイッチング
素子を得ることができる。
ル領域1a’、低濃度ソース領域1b及び低濃度ドレイ
ン領域1c等の単結晶シリコン層は、光が入射するとシ
リコンが有する光電変換効果により光電流が発生してし
まい、画素スイッチング用TFT30のトランジスタ特
性が劣化する。これに対し本実施形態では、走査線3a
を上側から覆うようにデータ線6aがAl等の遮光性の
金属薄膜から形成されているので、少なくとも半導体層
1aのチャネル領域1a’及びLDD領域1b、1cへ
の入射光の入射を効果的に防ぐことが出来る。また、前
述のように、画素スイッチング用TFT30の下側に
は、第1遮光膜11aが設けられているので、少なくと
も半導体層1aのチャネル領域1a’及びLDD領域1
b、1cへの戻り光の入射を効果的に防ぐことが出来
る。
るいは後段の画素に設けられた容量線3bと第1遮光膜
11aとを接続しているため、最上段あるいは最下段の
画素に対して第1遮光膜11aに定電位を供給するため
の容量線3bが必要となる。そこで、容量線3bの数を
垂直画素数に対して1本余分に設けておくようにすると
良い。
ような構成を持つ液晶装置の製造プロセスについて、図
6から図11および図17から図22までを参照して説
明する。尚、図6から図11までは、各工程におけるT
FTアレイ基板側の各層を、図3と同様に図2のA−
A’断面に対応させて示す工程図である。また、図17
から図22までは、各工程におけるTFTアレイ基板側
の各層を、図3と同様に図2のB−B’断面に対応させ
て示す工程図である。
程(1)に示すように、石英基板、ハードガラス等のT
FTアレイ基板10を用意する。ここで、好ましくはN
2(窒素)等の不活性ガス雰囲気且つ約900〜130
0℃の高温でアニール処理し、後に実施される高温プロ
セスにおけるTFTアレイ基板10に生じる歪みが少な
くなるように前処理しておく。即ち、製造プロセスにお
ける最高温で高温処理される温度に合わせて、事前にT
FTアレイ基板10を同じ温度かそれ以上の温度で熱処
理しておく。
0の全面に、Ti、Cr、W、Ta、Mo及びPd等の
金属や金属シリサイド等の金属合金膜を、スパッタによ
り、200〜400nm程度の層厚、好ましくは約20
0nmの層厚の遮光膜11を形成する。
(2)に示すように、該形成された遮光膜11上にフォ
トリソグラフィにより第1遮光膜11aのパターン(図
2参照)に対応するレジストマスクを形成し、該レジス
トマスクを介して遮光膜11に対しエッチングを行うこ
とにより、第1遮光膜11aを形成する。
(3)に示すように、第1遮光膜11aの上に、例え
ば、常圧又は減圧CVD法等によりTEOS(テトラ・
エチル・オルソ・シリケート)ガス、TEB(テトラ・
エチル・ボートレート)ガス、TMOP(テトラ・メチ
ル・オキシ・フォスレート)ガス等を用いて、NSG、
PSG、BSG、BPSGなどのシリケートガラス膜、
窒化シリコン膜や酸化シリコン膜等からなる第1層間絶
縁膜12を形成する。この第1層間絶縁膜12の層厚
は、例えば、約600〜1000nm、より好ましくは
800nm程度とする。
(4)に示すように、第1層間絶縁膜12の表面を、グ
ローバルに研磨して平坦化する。研磨による平坦化の手
法としては、例えばCMP(化学的機械研磨)法を用い
ることができる。
(5)に示すように、基板10と単結晶シリコン基板2
06aとの貼り合わせを行う。貼り合わせに用いる単結
晶シリコン基板206aは、厚さ600μmであり、そ
の表面をあらかじめ0.05〜0.8μm程度酸化し、
酸化膜層206bを形成すると共に、水素イオン
(H+)を例えば加速電圧100keV、ドーズ量10
e16/cm2にて注入したものである。貼り合わせ工程
は、例えば300℃で2時間の熱処理によって2枚の基
板を直接貼り合わせる方法が採用できる。
(6)に示すように、貼り合わせた単結晶シリコン基板
206aの貼り合わせ面側の酸化膜206bと単結晶シ
リコン層206を残したまま、単結晶シリコン基板20
6aを基板10から剥離するための熱処理を行う。この
基板の剥離現象は、単結晶シリコン基板中に導入された
水素イオンによって、単結晶シリコン基板の表面近傍の
ある層でシリコンの結合が分断されるために生じるもの
である。例えば、貼り合わせた2枚の基板を毎分20℃
の昇温速度にて600℃まで加熱することにより行うこ
とができる。この熱処理によって、貼り合わせた単結晶
シリコン基板206aが基板10と分離する結果、基板
10表面には、約200nm±5nm程度の単結晶シリ
コン層206が形成される。なお、基板10上に貼り合
わされる単結晶シリコン層206は、前に述べた単結晶
シリコン基板に対して行われる水素イオン注入の加速電
圧を変えることによって任意の膜厚で形成することが可
能である。
(7)に示すように、フォトリソグラフィ工程、エッチ
ング工程等により、図2に示した如き所定パターンの半
導体層1aを形成する。即ち、特にデータ線6a下で容
量線3bが形成される領域及び走査線3aに沿って容量
線3bが形成される領域には、画素スイッチング用TF
T30を構成する半導体層1aから延設された第1蓄積
容量電極1fを形成する。また、同時に半導体層1aの
チャネル領域1a’から延在する延在部201も形成す
る。
(8)に示すように、画素スイッチング用TFT30を
構成する半導体層1aと共に第1蓄積容量電極1fを約
850〜1300℃の温度、好ましくは約1000℃の
温度で72分程度熱酸化することにより、約60nmの
比較的薄い厚さの熱酸化シリコン膜を形成し、画素スイ
ッチング用TFT30のゲート絶縁膜2と共に容量形成
用のゲート絶縁膜2を形成する。この結果、半導体層1
a及び第1蓄積容量電極1fの厚さは、約170nmの
厚さ、ゲート絶縁膜2の厚さは、約60nmの厚さとな
る。
程(9)に示すように、Nチャネルの半導体層1aに対
応する位置にレジスト膜301を形成し、Pチャネルの
半導体層1aにPなどのV族元素のドーパント302を
低濃度で(例えば、Pイオンを70keVの加速電圧、
2e11/cm2のドーズ量にて)ドープする。
工程(10)に示すように、図示を省略するPチャネル
の半導体層1aに対応する位置にレジスト膜を形成し、
Nチャネルの半導体層1aにBなどのIII族元素のドー
パント303を低濃度で(例えば、Bイオンを35ke
Vの加速電圧、1e12/cm2のドーズ量にて)ドープ
する。
工程(11)に示すように、Pチャネル、Nチャネル毎
に各半導体層1aのチャネル領域1a’の端部304
(図12及び図13参照)を除く基板10の表面にレジ
スト膜305を形成し、端部304にPチャネルについ
て工程(9)の約1〜10倍のドーズ量でPなどのV族
元素のドーパント306を、Nチャネルについて工程
(10)の約1〜10倍のドーズ量でBなどのIII族元
素のドーパント306を、それぞれドープする。半導体
層1aのチャネル領域1a’の端部304では、電界が
集中して見かけ上のしきい値電圧が低くなり、リーク電
流が流れようとするが、かかるドープ工程により半導体
層1aのチャネル領域1a’の端部304では、不純物
濃度が他の部分に比べより高くなっているので、この領
域における見かけ上のしきい値電圧は高くなり、前述の
ように電界が集中してもリーク電流が流れるのを防ぐこ
とができる。
の工程(12)に示すように、半導体膜1aを延設して
なる第1蓄積容量電極1fを低抵抗化するため、基板1
0の表面の走査線3a(ゲート電極)に対応する部分に
レジスト膜307(走査線3aよりも幅が広い)を形成
し、これをマスクとしてその上からPなどのV族元素の
ドーパント308を低濃度で(例えば、Pイオンを70
keVの加速電圧、3e14/cm2のドーズ量にて)ド
ープする。
工程(13)に示すように、第1層間絶縁膜12に第1
遮光膜11aに至るコンタクトホール13を反応性エッ
チング、反応性イオンビームエッチング等のドライエッ
チングにより或いはウエットエッチングにより形成す
る。この際、反応性エッチングや、反応性イオンビーム
エッチングのような異方性エッチングにより、コンタク
トホール13等を開孔した方が、開孔形状をマスク形状
とほぼ同じにできるという利点がある。但し、ドライエ
ッチングとウエットエッチングとを組み合わせて開孔す
れば、これらのコンタクトホール13等をテーパ状にで
きるので、配線接続時の断線を防止できるという利点が
得られる。
工程(14)に示すように、減圧CVD法等によりポリ
シリコン層3を350nm〜550nmの厚さで堆積し
た後、リン(P)を熱拡散し、ポリシリコン膜3を導電
化する。又は、Pイオンをポリシリコン膜3の成膜と同
時に導入したドープトシリコン膜を用いてもよい。これ
により、ポリシリコン層3の導電性を高めることができ
る。そして、走査線のゲート電極領域の厚さが350n
mより大きいことで、配線抵抗を低減し、配線遅延によ
る画素への信号書き込み速度の低下を十分に抑えること
ができる。また、走査線のゲート電極領域の厚さが55
0nmより小さいことで、このゲート電極の膜厚に起因
する素子基板の段差を必要最小限に抑えることができ、
この結果液晶を配向させた際のディスクリネーションを
抑制し表示画質を良好に保つことができる。なお、ポリ
シリコン層3に加えて導電性金属層を積層することでも
導電性を高めることができる。
工程(15)に示すように、レジストマスクを用いたフ
ォトリソグラフィ工程、エッチング工程等により、図2
に示した如き所定パターンの走査線3aと共に容量線3
bを形成する。尚、この後、基板10の裏面に残存する
ポリシリコンを基板10の表面をレジスト膜で覆ってエ
ッチングにより除去する。
工程(16)に示すように、半導体層1aにPチャネル
のLDD領域を形成するために、Nチャネルの半導体層
1aに対応する位置をレジスト膜309で覆い(図はN
チャネルの半導体層1aを示している。)、走査線3a
(ゲート電極)を注入マスクとして、まずBなどのIII
族元素のドーパント310を低濃度で(例えば、BF2
イオンを90keVの加速電圧、3e13/cm2のドー
ズ量にて)ドープし、Pチャネルの低濃度ソース領域1
b及び低濃度ドレイン領域1cを形成する。
の工程(17)に示すように、半導体層1aにPチャネ
ルの高濃度ソース領域1d及び高濃度ドレイン領域1e
を形成するために、Nチャネルの半導体層1aに対応す
る位置をレジスト膜309で覆った状態で、かつ、図示
はしていないが走査線3aよりも幅の広いマスクでレジ
スト層をPチャネルに対応する走査線3a上に形成した
後、同じくBなどのIII族元素のドーパント311を高
濃度で(例えば、BF2イオンを90keVの加速電
圧、2e15/cm2のドーズ量にて)ドープする。
工程(18)に示すように、半導体層1aにNチャネル
のLDD領域を形成するために、Pチャネルの半導体層
1aに対応する位置をレジスト膜(図示せず)で覆い、
走査線3a(ゲート電極)を拡散マスクとして、Pなど
のV族元素のドーパント60を低濃度で(例えば、Pイ
オンを70keVの加速電圧、6e12/cm2のドーズ
量にて)ドープし、Nチャネルの低濃度ソース領域1b
及び低濃度ドレイン領域1cを形成する。
の工程(19)に示すように、半導体層1aにNチャネ
ルの高濃度ソース領域1d及び高濃度ドレイン領域1e
を形成するために、走査線3aよりも幅の広いマスクで
レジスト層62をNチャネルに対応する走査線3a上に
形成した後、同じくPなどのV族元素のドーパント61
を高濃度で(例えば、Pイオンを70keVの加速電
圧、4e15/cm2のドーズ量にて)ドープする。
工程(20)に示すように、画素スイッチング用TFT
30における走査線3aと共に容量線3b及び走査線3
aを覆うように、例えば、常圧又は減圧CVD法やTE
OSガス等を用いて、NSG、PSG、BSG、BPS
Gなどのシリケートガラス膜、窒化シリコン膜や酸化シ
リコン膜等からなる第2層間絶縁膜4を形成する。第2
層間絶縁膜4の層厚は、約600〜1500nmが好ま
しく、更に800nmがより好ましい。
ドレイン領域1eを活性化するために約850℃のアニ
ール処理を20分程度行う。
工程(21)に示すように、データ線6との接続をとる
ためのコンタクトホール5(図4及び図5参照)および
延在部201と遮光膜11aを接続するためのコンタク
トホール204ならびに202を、反応性イオンエッチ
ング、反応性イオンビームエッチング等のドライエッチ
ングにより或いはウエットエッチングにより形成する。
図20に示すように、コンタクトホール202と204
の深さが大きく異なる場合は、下地に対して選択比の大
きなエッチングを用いるか、フォトリソグラフィ工程を
2回に分けてコンタクトホール202とコンタクトホー
ル204を別々に形成しても良い。また、走査線3aや
容量線3bを図示しない配線と接続するためのコンタク
トホールも、コンタクトホール5と同一の工程により第
2層間絶縁膜4に開孔する。
の工程(22)に示すように、第2層間絶縁膜4の上
に、スパッタ処理等により、遮光性のAl等の低抵抗金
属や金属シリサイド等を金属膜6として、約100〜7
00nmの厚さ、好ましくは約350nmに堆積し、更
に図10の工程(23)および図21の工程(23)に
示すように、フォトリソグラフィ工程、エッチング工程
等により、データ線6aを形成する。このとき同時に金
属膜6により接続配線203も形成する(図4及び図5
参照)。
の工程(24)に示すように、データ線6a上を覆うよ
うに、例えば、常圧又は減圧CVD法やTEOSガス等
を用いて、NSG、PSG、BSG、BPSGなどのシ
リケートガラス膜、窒化シリコン膜や酸化シリコン膜等
からなる第3層間絶縁膜7を形成する。第3層間絶縁膜
7の層厚は、約600〜1500nmが好ましく、更に
800nmがより好ましい。
の工程(25)に示すように、画素スイッチング用TF
T30において、画素電極9aと高濃度ドレイン領域1
eとを電気的接続するためのコンタクトホール8を、反
応性イオンエッチング、反応性イオンビームエッチング
等のドライエッチングにより形成する。
の工程(26)に示すように、第3層間絶縁膜7の上
に、スパッタ処理等により、ITO膜等の透明導電性薄
膜9を、約50〜200nmの厚さに堆積し、更に図1
1の工程(27)および図22の工程(27)に示すよ
うに、フォトリソグラフィ工程、エッチング工程等によ
り、画素電極9aを形成する。尚、当該液晶装置を反射
型の液晶装置に用いる場合には、Al等の反射率の高い
不透明な材料により画素電極9aを形成してもよい。
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜16(図3および図4参照)が形成され
る。
については、ガラス基板等が先ず用意され、第2遮光膜
23及び後述の額縁としての第2遮光膜が、例えば金属
クロムをスパッタした後、フォトリソグラフィ工程、エ
ッチング工程を経て形成される。尚、これらの第2遮光
膜は、Cr、Ni、Alなどの金属材料の他、カーボン
やTiをフォトレジストに分散した樹脂ブラックなどの
材料から形成してもよい。
理等により、ITO等の透明導電性薄膜を、約50〜2
00nmの厚さに堆積することにより、対向電極21を
形成する。更に、対向電極21の全面にポリイミド系の
配向膜の塗布液を塗布した後、所定のプレティルト角を
持つように且つ所定方向でラビング処理を施すこと等に
より、配向膜22(図3参照)が形成される。
FTアレイ基板10と対向基板20とは、配向膜16及
び22が対面するようにシール材52により貼り合わさ
れ、真空吸引等により、両基板間の空間に、例えば複数
種類のネマティック液晶を混合してなる液晶が吸引され
て、所定層厚の液晶層50が形成される。
実施形態に係る液晶装置について図23および図24を
用いて説明する。
形態では、半導体層1aのチャネル領域1a’の電位を
固定するために、延在部201にコンタクトホール20
4を設け、さらに前記延在部の外側に位置し、なおかつ
遮光膜11aの直上となる領域にコンタクトホール20
2を形成し、両者を接続するように接続配線203を形
成した。
よび図24に示すように、遮光膜11aに対するコンタ
クトホール202を、延在部に設けたコンタクトホール
204にその全体もしくは一部が重なるように形成して
いる。コンタクトホール202の形成は、延在部の半導
体層201のエッチングおよび下地酸化膜12のエッチ
ングという2段階のエッチングプロセスで形成すると良
い。その他の構成および製造方法は、コンタクトホール
202の形成位置を除けば、第1の実施形態と同様であ
るため、共通の構成要素については図23および図24
に同じ符号を付して、それらの説明を省略する。
域1a’を、延在部201を介して遮光膜11aの電位
に固定する構造が実現できる。さらに、2つのコンタク
トホール202、204を重ねて配置しているため、延
在部201と遮光膜11aとを接続するのに要するコン
タクトホールと接続配線の占有面積は、第1の実施形態
に比較して小さく抑えることができる。画素領域におけ
る配線面積の低減は、液晶装置において光の利用効率に
大きく影響する開口率の向上に大きく寄与する。本実施
形態では、このように開口率を向上させるというメリッ
トも実現しつつ、なおかつ基板浮遊効果によるトランジ
スタの特性劣化を抑制することができ、表示品質に優れ
た液晶装置基板が製造できる。
実施形態に係る液晶装置について図25乃至図29を用
いて説明する。
形態では、半導体層1aのチャネル領域1a’の電位を
固定するために、延在部201にコンタクトホール20
4を設け、さらに前記延在部の外側に位置し、なおかつ
遮光膜11aの直上となる領域にコンタクトホール20
2を形成し、両者を接続するように接続配線203をデ
ータ線と同じ配線層で形成した。
示すように、延在部201と遮光膜11aを接続する接
続配線203を走査線3aと同じ配線層で形成してい
る。このような構成を持つ液晶装置の製造プロセスを図
26から図29までに示す。本実施形態の製造プロセス
は、基本的に第1の実施形態で述べた液晶装置の製造プ
ロセスと同様であるが、途中工程においていくつかの異
なる部分がある。図26から図29までは、本実施形態
の適用にあたって第1の実施形態と異なる部分を示した
ものである。以下、図に則って説明する。なお、本実施
形態の製造プロセスは、図17の工程(1)から図18
の工程(12)までは第1の実施形態と同様であるため
説明を省略する。
8)の蓄積容量電極の低抵抗化のための不純物導入の
後、図26の工程(13)において、導電性を高めるた
めに、延在部201に対応する部分に以外の領域にレジ
スト312を形成し、これをマスクとしてIII族元素の
ドーパント313を高濃度で(例えば、BF2イオンを
90keVの加速電圧、2e15/cm2のドーズ量に
て)ドープする。
に、第1層間絶縁膜12に第1遮光膜11aに至るコン
タクトホール202および半導体層1aの延在部201
に至るコンタクトホール204を反応性エッチング、反
応性イオンビームエッチング等のドライエッチングによ
り或いはウエットエッチングにより形成する。
に、減圧CVD法等によりポリシリコン層3を350n
m〜550nmの厚さで堆積する。走査線のゲート電極
領域の厚さが350nmより大きいことで、配線抵抗を
低減し、配線遅延による画素への信号書き込み速度の低
下を十分に抑えることができる。また、走査線のゲート
電極領域の厚さが550nmより小さいことで、このゲ
ート電極の膜厚に起因する素子基板の段差を必要最小限
に抑えることができ、この結果液晶を配向させた際のデ
ィスクリネーションを抑制し表示画質を良好に保つこと
ができる。なお、ポリシリコン層3に加えて導電性金属
層を積層することでも導電性を高めることができる。
に、レジストマスクを用いたフォトリソグラフィ工程、
エッチング工程等により、所定パターンの走査線3a、
容量線3bと共に接続配線203を形成する。尚、この
後、基板10の裏面に残存するポリシリコンを基板10
の表面をレジスト膜で覆ってエッチングにより除去す
る。
に、半導体層1aにPチャネルのLDD領域を形成する
ために、Nチャネルの半導体層1aに対応する位置をレ
ジスト膜309で覆い(図はNチャネルの半導体層1a
を示している。)、走査線3a(ゲート電極)を注入マ
スクとして、まずBなどのIII族元素のドーパント31
0を低濃度で(例えば、BF2イオンを90keVの加
速電圧、3e13/cm2のドーズ量にて)ドープし、P
チャネルの低濃度ソース領域1b及び低濃度ドレイン領
域1cを形成する。なお、この際に半導体層1aの延在
部201および接続配線203はレジスト309で覆わ
ず、低濃度でIII族元素がドープされる。
に、半導体層1aにPチャネルの高濃度ソース領域1d
及び高濃度ドレイン領域1eを形成するために、Nチャ
ネルの半導体層1aに対応する位置をレジスト膜309
で覆った状態で、かつ、図示はしていないが走査線3a
よりも幅の広いマスクでレジスト層をPチャネルに対応
する走査線3a上に形成した状態、同じくBなどのIII
族元素のドーパント311を高濃度で(例えば、BF2
イオンを90keVの加速電圧、2e15/cm2のドー
ズ量にて)ドープする。なお、この際に半導体層1aの
延在部201および接続配線203はレジスト309で
覆わず、高濃度のIII族元素がドープされる。
に、半導体層1aにNチャネルのLDD領域を形成する
ために、Pチャネルの半導体層1aに対応する位置をレ
ジスト膜(図示せず)で覆い、走査線3a(ゲート電
極)を拡散マスクとして、PなどのV族元素のドーパン
ト60を低濃度で(例えば、Pイオンを70keVの加
速電圧、6e12/cm2のドーズ量にて)ドープし、N
チャネルの低濃度ソース領域1b及び低濃度ドレイン領
域1cを形成する。なお、この時に半導体層1aの延在
部201部もレジストでマスクする。
に、半導体層1aにNチャネルの高濃度ソース領域1d
及び高濃度ドレイン領域1eを形成し、同時に走査線を
低抵抗化するために、走査線3aよりも幅の広いマスク
でレジスト層62をNチャネルに対応する走査線3aお
よび延在部201を覆うように形成した後、同じくPな
どのV族元素のドーパント61を高濃度で(例えば、P
イオンを70keVの加速電圧、4e15/cm2のドー
ズ量にて)ドープする。
に、画素スイッチング用TFT30における走査線3a
と共に容量線3b及び走査線3aを覆うように、例え
ば、常圧又は減圧CVD法やTEOSガス等を用いて、
NSG、PSG、BSG、BPSGなどのシリケートガ
ラス膜、窒化シリコン膜や酸化シリコン膜等からなる第
2層間絶縁膜4を形成する。第2層間絶縁膜4の層厚
は、約600〜1500nmが好ましく、更に800n
mがより好ましい。
ドレイン領域1eを活性化するために約850℃のアニ
ール処理を20分程度行う。
ていないが、データ線6との接続をとるためのコンタク
トホール5(図3参照)を、反応性イオンエッチング、
反応性イオンビームエッチング等のドライエッチングに
より或いはウエットエッチングにより形成する。また、
走査線3aや容量線3bを図示しない配線と接続するた
めのコンタクトホールも、コンタクトホール5と同一の
工程により第2層間絶縁膜4に開孔する。
に、第2層間絶縁膜4の上に、スパッタ処理等により、
遮光性のAl等の低抵抗金属や金属シリサイド等を金属
膜6として、約100〜700nmの厚さ、好ましくは
約350nmに堆積し、更に図28の工程(24)に示
すように、フォトリソグラフィ工程、エッチング工程等
により、データ線6aを形成する。
に、データ線6a上を覆うように、例えば、常圧又は減
圧CVD法やTEOSガス等を用いて、NSG、PS
G、BSG、BPSGなどのシリケートガラス膜、窒化
シリコン膜や酸化シリコン膜等からなる第3層間絶縁膜
7を形成する。第3層間絶縁膜7の層厚は、約600〜
1500nmが好ましく、更に800nmがより好まし
い。
に、画素スイッチング用TFT30において、画素電極
9aと高濃度ドレイン領域1eとを電気的接続するため
のコンタクトホール8を、反応性イオンエッチング、反
応性イオンビームエッチング等のドライエッチングによ
り形成する。
第3層間絶縁膜7の上に、スパッタ処理等により、IT
O膜等の透明導電性薄膜9を、約50〜200nmの厚
さに堆積し、更に図29の工程(28)に示すように、
フォトリソグラフィ工程、エッチング工程等により、画
素電極9aを形成する。尚、当該液晶装置を反射型の液
晶装置に用いる場合には、Al等の反射率の高い不透明
な材料により画素電極9aを形成してもよい。
1の実施形態と同様であるため、共通の構成要素につい
ては図25に同じ符号を付して、それらの説明を省略す
る。
チャネル領域1a’を、延在部201を介して遮光膜1
1aの電位に固定する構造が実現できる。また、この構
造は、本発明の第2実施形態で示した構造と同様に、コ
ンタクトホールおよび接続配線の占有面積を最小限と
し、画素領域の開口率を向上させることができるメリッ
トを併せ持つ。しかも、基板浮遊効果によるトランジス
タの特性劣化を抑制することができ、表示品質に優れた
液晶装置基板が製造できる。
実施形態による液晶装置について図30を用いて説明す
る。
体層1aのチャネル領域1a’の電位を固定するため
に、延在部201にコンタクトホール204を設け、さ
らに前記延在部の外側に位置し、なおかつ遮光膜11a
の直上となる領域にコンタクトホール202を形成し、
両者を接続するように接続配線203を走査線と同じ配
線層で形成した。
示すように、遮光膜11aに対するコンタクトホール2
02を、延在部に設けたコンタクトホール204にその
全体もしくは一部が重なるように形成している。コンタ
クトホール202の形成は、延在部の半導体層201の
エッチングおよび下地酸化膜12のエッチングという2
段階のエッチングプロセスで形成すると良い。その他の
構成および製造方法は、コンタクトホール202の形成
位置を除けば、第3の実施形態と同様であるため、共通
の構成要素については図30に同じ符号を付して、それ
らの説明を省略する。
チャネル領域1a’を、延在部201を介して遮光膜1
1aの電位に固定する構造が実現できる。また、この構
造は、第2実施形態で示した構造と同様に、コンタクト
ホールおよび接続配線の占有面積を最小限とし、画素領
域の開口率を向上させることができるメリットを併せ持
つ。しかも、基板浮遊効果によるトランジスタの特性劣
化を抑制することができ、表示品質に優れた液晶装置基
板が製造できる。
された液晶装置の各実施形態の全体構成を図14及び図
15を参照して説明する。尚、図14は、TFTアレイ
基板10をその上に形成された各構成要素と共に対向基
板20の側から見た平面図であり、図15は、対向基板
20を含めて示す図14のH−H’断面図である。
上には、シール材52がその縁に沿って設けられてお
り、対向基板20には、その内側に並行して、例えば第
2遮光膜23と同じ或いは異なる材料から成る額縁とし
ての第2遮光膜53が設けられている。シール材52の
外側の領域には、データ線駆動回路101及び実装端子
102がTFTアレイ基板10の一辺に沿って設けられ
ており、走査線駆動回路104が、この一辺に隣接する
2辺に沿って設けられている。走査線3aに供給される
走査信号遅延が問題にならないのならば、走査線駆動回
路104は片側だけでも良いことは言うまでもない。ま
た、データ線駆動回路101を画面表示領域の辺に沿っ
て両側に配列してもよい。例えば奇数列のデータ線6a
は画面表示領域の一方の辺に沿って配設されたデータ線
駆動回路から画像信号を供給し、偶数列のデータ線は前
記画面表示領域の反対側の辺に沿って配設されたデータ
線駆動回路から画像信号を供給するようにしてもよい。
この様にデータ線6aを櫛歯状に駆動するようにすれ
ば、データ線駆動回路の占有面積を拡張することができ
るため、複雑な回路を構成することが可能となる。更に
TFTアレイ基板10の残る一辺には、画面表示領域の
両側に設けられた走査線駆動回路104間をつなぐため
の複数の配線105が設けられている。また、対向基板
20のコーナー部の少なくとも1箇所においては、TF
Tアレイ基板10と対向基板20との間で電気的導通を
とるための導通材106が設けられている。そして、図
15に示すように、図13に示したシール材52とほぼ
同じ輪郭を持つ対向基板20が当該シール材52により
TFTアレイ基板10に固着されている。
には、更に、製造途中や出荷時の当該液晶装置の品質、
欠陥等を検査するための検査回路等を形成してもよい。
また、データ線駆動回路101及び走査線駆動回路10
4をTFTアレイ基板10の上に設ける代わりに、例え
ばTAB(テープオートメイテッドボンディング基板)
上に実装された駆動用LSIに、TFTアレイ基板10
の周辺部に設けられた異方性導電フィルムを介して電気
的及び機械的に接続するようにしてもよい。なお、対向
基板20の投射光が入射する側及びTFTアレイ基板1
0の出射光が出射する側には各々、図示はしないが、例
えば、TN(ツイステッドネマティック)モード、ST
N(スーパーTN)モード、D−STN(デュアルスキ
ャン−STN)モード等の動作モードや、ノーマリーホ
ワイトモード/ノーマリーブラックモードの別に応じ
て、偏光フィルムや、位相差フィルム、偏光手段などが
所定の方向で配置される。
晶プロジェクタ(投射型表示装置)に適用される場合に
は、3枚の液晶装置がRGB用のライトバルブとして各
々用いられ、各パネルには各々RGB色分解用のダイク
ロイックミラーを介して分解された各色の光が投射光と
して各々入射されることになる。従って、その場合には
上記実施形態で示したように、対向基板20に、カラー
フィルタは設けられていない。しかしながら、それ以外
の場合には、第2遮光膜23の形成されていない画素電
極9aに対向する所定領域にRGBのカラーフィルタを
その保護膜と共に、対向基板20上に形成してもよい。
このようにすれば、液晶プロジェクタ以外の直視型や反
射型のカラー液晶テレビなどのカラー液晶装置に各実施
形態における液晶装置を適用できる。更に、対向基板2
0上に1画素1個対応するようにマイクロレンズを形成
してもよい。このようにすれば、入射光の集光効率を向
上することで、明るい液晶装置が実現できる。更にま
た、対向基板20上に、何層もの屈折率の相違する干渉
層を堆積することで、光の干渉を利用して、RGB色を
作り出すダイクロイックフィルタを形成してもよい。こ
のダイクロイックフィルタ付き対向基板によれば、より
明るいカラー液晶装置が実現できる。
では、従来と同様に入射光を対向基板20の側から入射
することとしたが、第1遮光膜11aを設けているの
で、TFTアレイ基板10の側から入射光を入射し、対
向基板20の側から出射するようにしても良い。即ち、
このように液晶装置を液晶プロジェクタに取り付けて
も、半導体層1aのチャネル領域1a’及びLDD領域
1b、1cに光が入射することを防ぐことが出来、高画
質の画像を表示することが可能である。ここで、従来
は、TFTアレイ基板10の裏面側での反射を防止する
ために、反射防止用のAR(Anti-reflection)被膜さ
れた偏光手段を別途配置したり、ARフィルムを貼り付
けたりする必要があった。しかし、各実施形態では、T
FTアレイ基板10の表面と半導体層1aの少なくとも
チャネル領域1a’及びLDD領域1b、1cとの間に
第1遮光膜11aが形成されているため、このようなA
R被膜された偏光手段やARフィルムを用いたり、TF
Tアレイ基板10そのものをAR処理した基板を使用し
たりする必要が無くなる。従って、各実施形態によれ
ば、材料コストを削減でき、また偏光手段の貼り付け時
に、ごみや、傷等により、歩留まりを落とすことがなく
大変有利である。また、耐光性が優れているため、明る
い光源を使用したり、偏光ビームスプリッタにより偏光
変換して、光利用効率を向上させたりしても、光による
クロストーク等の画質劣化を生じない。さらにトランジ
スタが単結晶シリコン層からなる駆動力の高いものであ
る場合、基板浮遊効果によりソース・ドレイン耐圧が劣
化することが懸念されるが、本実施形態のごとくトラン
ジスタのチャネルに延在部を設け、遮光膜と電気的に接
続しているため、このような問題は生じず、液晶装置全
体としても、その電気的特性を安定・向上させることが
できる。
機器の一例として、投射型表示装置の構成について、図
16を参照して説明する。図16は、この投射型表示装
置の光学系の概略構成を示す図である。この図における
投射型表示装置1100は、上述した液晶装置を3個用
意し、夫々RGB用の液晶装置962R、962G及び
962Bとして用いたものである。本例の投射型表示装
置の光学系には、光源装置920と、均一照明光学系9
23とが備えられている。そして、投射型表示装置は、
この均一照明光学系923から出射される光束Wを、赤
(R)、緑(G)、青(B)に分離する色分離手段とし
ての色分離光学系924と、各色光束R、G、Bを変調
する変調手段としての3つのライトバルブ925R、9
25G、925Bと、変調された後の色光束を再合成す
る色合成手段としての色合成プリズム910と、合成さ
れた光束を投射面100の表面に拡大投射する投射手段
としての投射レンズユニット906を備えている。ま
た、青色光束Bを対応するライトバルブ925Bに導く
導光系927をも備えている。
921、922と反射ミラー931を備えており、反射
ミラー931を挟んで2つのレンズ板921、922が
直交する状態に配置されている。均一照明光学系923
の2つのレンズ板921、922は、それぞれマトリク
ス状に配置された複数の矩形レンズを備えている。光源
装置920から出射された光束は、第1のレンズ板92
1の矩形レンズによって複数の部分光束に分割される。
そして、これらの部分光束は、第2のレンズ板922の
矩形レンズによって3つのライトバルブ925R、92
5G、925B付近で重畳される。従って、均一照明光
学系923を用いることにより、光源装置920が出射
光束の断面内で不均一な照度分布を有している場合で
も、3つのライトバルブ925R、925G、925B
を均一な照明光で照明することが可能となる。
ロイックミラー941と、緑反射ダイクロイックミラー
942と、反射ミラー943から構成される。まず、青
緑反射ダイクロイックミラー941において、光束Wに
含まれている青色光束Bおよび緑色光束Gが直角に反射
され、緑反射ダイクロイックミラー942の側に向か
う。赤色光束Rはこのミラー941を通過して、後方の
反射ミラー943で直角に反射されて、赤色光束Rの出
射部944からプリズムユニット910の側に出射され
る。
において、青緑反射ダイクロイックミラー941におい
て反射された青色光束Bおよび緑色光束Gのうち、緑色
光束Gのみが直角に反射されて、緑色光束Gの出射部9
45から色合成光学系の側に出射される。緑反射ダイク
ロイックミラー942を通過した青色光束Bは、青色光
束Bの出射部946から導光系927の側に出射され
る。本例では、均一照明光学素子の光束Wの出射部か
ら、色分離光学系924における各色光束の出射部94
4、945、946までの距離がほぼ等しくなるように
設定されている。
944および緑色光束Gの出射部94945の出射側に
は、それぞれ集光レンズ951、952が配置されてい
る。したがって、各出射部から出射した赤色光束Rおよ
び緑色光束Gは、それぞれ集光レンズ951、952に
入射して平行化される。
緑色光束Gは、それぞれライトバルブ925R、925
Gに入射して変調され、各色光に対応した画像情報が付
加される。すなわち、これらの液晶装置は、不図示の駆
動手段によって画像情報に応じてスイッチング制御され
て、これにより、ここを通過する各色光の変調が行われ
る。
て対応するライトバルブ925Bに導かれ、ここにおい
て、同様に画像情報に応じて変調が施される。尚、本例
のライトバルブ925R、925G、925Bは、それ
ぞれさらに入射側偏光手段960R、960G、960
Bと、出射側偏光手段961R、961G、961B
と、これらの間に配置された液晶装置962R、962
G、962Bとからなる液晶ライトバルブである。
6の出射側に配置した集光レンズ954と、入射側反射
ミラー971と、出射側反射ミラー972と、これらの
反射ミラーの間に配置した中間レンズ973と、ライト
バルブ925Bの手前側に配置した集光レンズ953と
から構成されている。集光レンズ946から出射された
青色光束Bは、導光系927を介して液晶装置962B
に導かれて変調される。各色光束の光路長、すなわち、
光束Wの出射部から各液晶装置962R、962G、9
62Bまでの距離は青色光束Bが最も長くなり、したが
って、青色光束の光量損失が最も多くなる。しかし、導
光系927を介在させることにより、光量損失を抑制す
ることができる。
5Bを通って変調された各色光束R、G、Bは、色合成
プリズム910に入射され、ここで合成される。そし
て、この色合成プリズム910によって合成された光が
投射レンズユニット906を介して所定の位置にある投
射面100の表面に拡大投射されるようになっている。
962Bには、TFTの下側に遮光膜が設けられている
ため、当該液晶装置962R、962G、962Bから
の投射光に基づく液晶プロジェクタ内の投射光学系によ
る反射光や、投射光が通過する際のTFTアレイ基板の
表面からの反射光、さらには、他の液晶装置から出射し
た後に投射光学系を突き抜けてくる投射光の一部等が、
戻り光としてTFTアレイ基板の側から入射しても、画
素電極のスイッチング用TFTのチャネルに対する遮光
を十分に行うことができる。
トを投射光学系に用いても、各液晶装置962R、96
2G、962Bとプリズムユニットとの間において、戻
り光防止用のフィルムを別途配置したり、偏光手段に戻
り光防止処理を施したりすることが不要となるので、構
成を小型且つ簡易化する上で大変有利である。
Tのチャネル領域への影響を抑えることができるため、
液晶装置に直接戻り光防止処理を施した偏光手段961
R、961G、961Bを貼り付けなくてもよい。そこ
で、図16に示されるように、偏光手段を液晶装置から
離して形成、より具体的には、一方の偏光手段961
R、961G、961Bはプリズムユニット910に貼
り付け、他方の偏光手段960R、960G、960B
は集光レンズ953、945、944に貼り付けること
が可能である。このように、偏光手段をプリズムユニッ
トあるいは集光レンズに貼り付けることにより、偏光手
段の熱は、プリズムユニットあるいは集光レンズで吸収
されるため、液晶装置の温度上昇を防止することができ
る。
手段とを離間形成することにより、液晶装置と偏光手段
との間には空気層ができるため、冷却手段を設け、液晶
装置と偏光手段との間に冷風等を送り込むことにより、
液晶装置の温度上昇をさらに防ぐことができ、液晶装置
の温度上昇による誤動作を防ぐことができる。
明したが、これに限るものではなく、エレクトロルミネ
ッセンス、あるいはプラズマディスプレイ等の電気光学
装置にも本実施形態は適用可能である。
効果によりトランジスタのソース・ドレイン耐圧が劣化
するのを防止して、素子の電気的特性を安定・向上させ
ることが可能となる。
形成領域を構成するマトリクス状の複数の画素に設けら
れた各種素子や配線等の等価回路を示す図である。
素電極、遮光膜等が形成されたTFTアレイ基板の相隣
接する複数の画素群の平面図である。
概念的に示した斜視図である。
A−A’線の断面図(その1)である。
A−A’線の断面図(その2)である。
A−A’線の断面図(その3)である。
A−A’線の断面図(その4)である。
すA−A’線の断面図(その5)である。
すA−A’線の断面図(その6)である。
域の構成を示す一部平面図である。
上に形成された各構成要素と共に対向基板の側から見た
平面図である。
射型表示装置の構成図である。
スを順に追って示すB−B’線断面図(その1)であ
る。
すB−B’線断面図(その2)である。
すB−B’線断面図(その3)である。
すB−B’線断面図(その4)である。
すB−B’線断面図(その5)である。
すB−B’線断面図(その6)である。
けるデータ線や、走査線、画素電極、遮光膜等が形成さ
れたTFTアレイ基板の相隣接する複数の画素群の平面
図である。
ータ線や、走査線、画素電極、遮光膜等が形成されたT
FTアレイ基板の画素領域におけるチャネル電位固定用
接続配線部の構成を示す断面図である。
す図(その1)である。
す図(その2)である。
す図(その3)である。
す図(その4)である。
ータ線や、走査線、画素電極、遮光膜等が形成されたT
FTアレイ基板の画素領域におけるチャネル電位固定用
接続配線部の構成を示す構造図である。
Claims (18)
- 【請求項1】 支持基板上に複数の走査線と、前記複数
の走査線に交差する複数のデータ線と、前記各走査線と
前記各データ線に接続されたトランジスタと、前記トラ
ンジスタに接続された画素電極と、前記トランジスタの
チャネルとなる半導体層の下に形成された絶縁層と、該
絶縁層と前記支持基板との間に導電性の遮光層を設けた
電気光学装置であって、 前記半導体層の延在部は、前記遮光層と電気的に接続さ
れてなることを特徴とする電気光学装置。 - 【請求項2】 前記延在部と前記遮光層とは、前記延在
部上に形成された第1コンタクトホールと、前記遮光層
上に形成された第2コンタクトホールとを介して接続配
線により接続されてなることを特徴とする請求項1に記
載の電気光学装置。 - 【請求項3】 前記延在部と前記遮光層とは、前記延在
部上に形成された第1コンタクトホールと、該第1のコ
ンタクトホールの内側を含む領域内で前記延在部を貫通
し、なおかつ前記遮光層上に形成された第2コンタクト
ホールとを介して接続配線により接続されてなることを
特徴とする請求項1または2に記載の電気光学装置。 - 【請求項4】 前記接続配線は、前記データ線と同一層
にて形成されていることを特徴とする請求項2または3
記載の電気光学装置。 - 【請求項5】 前記接続配線は、前記走査線と同一層に
て形成されていることを特徴とする請求項2または3記
載の電気光学装置。 - 【請求項6】 前記画素電極に接続される蓄積容量であ
って、前記半導体層と、前記走査線と同一層から形成さ
れるとともに前記走査線に並設された容量線とにより絶
縁膜を挟持してなる蓄積容量を備える一方、 前記走査線または前記容量線は、前記接続配線を回避す
るように形成された迂回部を有することを特徴とする請
求項2ないし5のいずれかに記載の電気光学装置。 - 【請求項7】 前記遮光層は、隣り合うトランジスタの
走査線方向あるいはデータ線方向、または走査線とデー
タ線の両方向に対して電気的に接続されるとともに、所
定の電位を与えることを特徴とする請求項1ないし6に
記載の電気光学装置。 - 【請求項8】 前記遮光層に与える所定の電位は、当該
遮光層上のトランジスタがNチャネル型である場合、該
トランジスタのソースまたはドレインに印加される最低
電位以下であることを特徴とする請求項7に記載の電気
光学装置。 - 【請求項9】 前記遮光層に与える所定の電位は、当該
遮光層上のトランジスタがPチャネル型である場合、該
トランジスタのソースまたはドレインに印加される最高
電位以上であることを特徴とする請求項7に記載の電気
光学装置。 - 【請求項10】 前記半導体層の厚さは、100〜18
0nmであることを特徴とする請求項1乃至9のいずれ
かに記載の電気光学装置。 - 【請求項11】(a)基板上に遮光層を形成する工程
と、 (b)その上に絶縁膜を形成する工程と、 (c)前記絶縁膜上に、トランジスタのチャネル領域
と、前記チャネル領域の延在部と、蓄積容量の一方の電
極とになる半導体層を形成する工程と、 (d)前記延在部と前記遮光層とを接続する工程とを有
することを特徴とする電気光学装置の製造方法。 - 【請求項12】 前記工程(c)は、 前記基板上に単結晶シリコン基板を貼り合わせる工程
と、 前記貼り合わされた単結晶シリコン基板から不要部分を
除去して単結晶シリコンからなる半導体層を形成する工
程とを含むことを特徴とする請求項11に記載の電気光
学装置の製造方法。 - 【請求項13】 前記工程(d)は、 前記延在部上に形成された第1のコンタクトホールと前
記遮光層上に形成された第2コンタクトホールとを介し
て、前記延在部と前記遮光層とを接続する接続配線を、
前記半導体層上に形成された第3のコンタクトホールを
介して当該半導体層に接続するデータ線とともに形成す
る工程であることを特徴とする請求項11または12に
記載の電気光学装置の製造方法。 - 【請求項14】 前記工程(d)は、 前記延在部上に形成された第1コンタクトホールと、該
第1のコンタクトホールの内側を含む領域内で前記延在
部を貫通し、なおかつ前記遮光層上に形成された第2コ
ンタクトホールとを介して、前記延在部と前記遮光層と
を接続する接続配線を、前記半導体層上に形成された第
3のコンタクトホールを介して当該半導体層に接続する
データ線とともに形成する工程であることを特徴とする
請求項11または12に記載の電気光学装置の製造方
法。 - 【請求項15】 前記工程(d)は、 前記延在部上に形成された第1のコンタクトホールと前
記遮光層上に形成された第2のコンタクトホールを介し
て、前記延在部と前記遮光層とを接続する接続配線を、
前記走査線と同一層にて形成する工程であることを特徴
とする請求項11または12に記載の電気光学装置の製
造方法。 - 【請求項16】 前記工程(d)は、 前記延在部上に形成された第1コンタクトホールと、該
第1のコンタクトホールの内側を含む領域内で前記延在
部を貫通し、なおかつ前記遮光層上に形成された第2コ
ンタクトホールとを介して、前記延在部と前記遮光層と
を接続する接続配線を、前記走査線と同一層にて形成す
る工程であることを特徴とする請求項11または12に
記載の電気光学装置の製造方法。 - 【請求項17】 前記支持基板のうち、前記半導体層が
形成された面と対向するように配置する他の基板と、 これら2枚の基板の間に挟持され、前記トランジスタに
より駆動される電気光学材料とを更に具備することを特
徴とする請求項1乃至10のいずれかに記載の電気光学
装置。 - 【請求項18】 光源と、 前記光源から出射される光が入射されて画像情報に対応
した変調を施す請求項17に記載の電気光学装置と、 前記電気光学装置により変調された光を投射する投射手
段とを具備することを特徴とする電子機器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000118148A JP4092851B2 (ja) | 2000-04-19 | 2000-04-19 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
TW090105733A TW499764B (en) | 2000-04-19 | 2001-03-12 | Electro-optical device, manufacturing method for manufacturing electro-optical device, and electronic equipment |
US09/832,198 US6594064B2 (en) | 2000-04-19 | 2001-04-11 | Electro-optical device, manufacturing method for manufacturing electro-optical device, and electronic equipment |
KR10-2001-0020778A KR100449772B1 (ko) | 2000-04-19 | 2001-04-18 | 전기광학장치, 전기광학장치의 제조 방법 및 전자기기 |
CNB011166584A CN1187838C (zh) | 2000-04-19 | 2001-04-19 | 电光装置的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000118148A JP4092851B2 (ja) | 2000-04-19 | 2000-04-19 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001305577A true JP2001305577A (ja) | 2001-10-31 |
JP4092851B2 JP4092851B2 (ja) | 2008-05-28 |
Family
ID=18629341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000118148A Expired - Fee Related JP4092851B2 (ja) | 2000-04-19 | 2000-04-19 | 電気光学装置、電気光学装置の製造方法及び電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6594064B2 (ja) |
JP (1) | JP4092851B2 (ja) |
KR (1) | KR100449772B1 (ja) |
CN (1) | CN1187838C (ja) |
TW (1) | TW499764B (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009086667A (ja) * | 2007-09-28 | 2009-04-23 | Toppoly Optoelectronics Corp | 画像表示システム及びその製造方法 |
US7659947B2 (en) | 2002-03-08 | 2010-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having gate wiring on interlayer insulting film which is over transistor, and light shielding layer(s) |
JP2018113370A (ja) * | 2017-01-12 | 2018-07-19 | 株式会社Joled | 半導体装置、表示装置および電子機器 |
JP2018152445A (ja) * | 2017-03-13 | 2018-09-27 | 株式会社Joled | 半導体装置、表示装置および電子機器 |
JP2018170319A (ja) * | 2017-03-29 | 2018-11-01 | 株式会社Joled | 半導体装置およびその製造方法、並びに表示装置 |
KR20180120813A (ko) * | 2010-01-20 | 2018-11-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전자 기기 |
JP2019067985A (ja) * | 2017-10-04 | 2019-04-25 | 株式会社Joled | 半導体装置および表示装置 |
JP2019176062A (ja) * | 2018-03-29 | 2019-10-10 | 株式会社Joled | 半導体装置および表示装置 |
WO2020145186A1 (ja) * | 2019-01-08 | 2020-07-16 | 信越化学工業株式会社 | マイクロディスプレイ基板の製造方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100480713B1 (ko) * | 2002-07-31 | 2005-04-06 | 엘지전자 주식회사 | 이동통신 시스템의 호 추적 및 감시 방법 |
JP4474108B2 (ja) * | 2002-09-02 | 2010-06-02 | 株式会社 日立ディスプレイズ | 表示装置とその製造方法および製造装置 |
JP2004303522A (ja) * | 2003-03-31 | 2004-10-28 | Fujitsu Display Technologies Corp | 表示装置及びその製造方法 |
KR101048998B1 (ko) * | 2004-08-26 | 2011-07-12 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
US7486854B2 (en) * | 2006-01-24 | 2009-02-03 | Uni-Pixel Displays, Inc. | Optical microstructures for light extraction and control |
TWI372465B (en) * | 2007-09-28 | 2012-09-11 | Chimei Innolux Corp | Image display system and fabrication method thereof |
CN103235447B (zh) * | 2013-03-25 | 2016-01-06 | 京东方科技集团股份有限公司 | 光学补偿膜、光学补偿偏光板及液晶显示装置 |
CN103915449B (zh) * | 2014-03-24 | 2017-06-09 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板及其制备方法 |
CN105161458B (zh) * | 2015-08-17 | 2018-01-30 | 武汉华星光电技术有限公司 | Tft基板的制作方法 |
CN108305874B (zh) * | 2017-01-12 | 2022-03-08 | 株式会社日本有机雷特显示器 | 半导体装置 |
CN110189624A (zh) * | 2018-02-23 | 2019-08-30 | 群创光电股份有限公司 | 显示设备 |
CN110750020B (zh) | 2019-10-31 | 2022-10-18 | 厦门天马微电子有限公司 | 显示模组和显示装置 |
CN111244117B (zh) * | 2020-04-24 | 2020-07-28 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2800956B2 (ja) * | 1992-03-10 | 1998-09-21 | シャープ株式会社 | アクティブマトリクス基板 |
FR2689287B1 (fr) * | 1992-03-30 | 1997-01-03 | France Telecom | Ecran d'affichage a masque optique et procede de realisation de cet ecran. |
JP3307144B2 (ja) * | 1995-02-28 | 2002-07-24 | ソニー株式会社 | 表示装置 |
JP3433779B2 (ja) * | 1996-06-19 | 2003-08-04 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
JP3690119B2 (ja) * | 1998-06-23 | 2005-08-31 | セイコーエプソン株式会社 | 液晶装置及び投射型表示装置 |
JP3736122B2 (ja) * | 1998-06-23 | 2006-01-18 | セイコーエプソン株式会社 | 液晶装置及び電子機器 |
JP3769389B2 (ja) * | 1998-09-24 | 2006-04-26 | セイコーエプソン株式会社 | 電気光学装置の製造方法及び電気光学装置 |
-
2000
- 2000-04-19 JP JP2000118148A patent/JP4092851B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-12 TW TW090105733A patent/TW499764B/zh not_active IP Right Cessation
- 2001-04-11 US US09/832,198 patent/US6594064B2/en not_active Expired - Lifetime
- 2001-04-18 KR KR10-2001-0020778A patent/KR100449772B1/ko not_active IP Right Cessation
- 2001-04-19 CN CNB011166584A patent/CN1187838C/zh not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7659947B2 (en) | 2002-03-08 | 2010-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having gate wiring on interlayer insulting film which is over transistor, and light shielding layer(s) |
KR100961931B1 (ko) * | 2002-03-08 | 2010-06-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시장치 |
JP2009086667A (ja) * | 2007-09-28 | 2009-04-23 | Toppoly Optoelectronics Corp | 画像表示システム及びその製造方法 |
US10845846B2 (en) | 2010-01-20 | 2020-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Portable electronic device being capable of contactless charge |
US12001241B2 (en) | 2010-01-20 | 2024-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Portable electronic device having transistor comprising oxide semiconductor |
US11573601B2 (en) | 2010-01-20 | 2023-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Portable electronic device |
KR20180120813A (ko) * | 2010-01-20 | 2018-11-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전자 기기 |
KR102248998B1 (ko) * | 2010-01-20 | 2021-05-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전자 기기 |
JP2018113370A (ja) * | 2017-01-12 | 2018-07-19 | 株式会社Joled | 半導体装置、表示装置および電子機器 |
JP2018152445A (ja) * | 2017-03-13 | 2018-09-27 | 株式会社Joled | 半導体装置、表示装置および電子機器 |
JP2018170319A (ja) * | 2017-03-29 | 2018-11-01 | 株式会社Joled | 半導体装置およびその製造方法、並びに表示装置 |
JP2019067985A (ja) * | 2017-10-04 | 2019-04-25 | 株式会社Joled | 半導体装置および表示装置 |
JP2019176062A (ja) * | 2018-03-29 | 2019-10-10 | 株式会社Joled | 半導体装置および表示装置 |
WO2020145186A1 (ja) * | 2019-01-08 | 2020-07-16 | 信越化学工業株式会社 | マイクロディスプレイ基板の製造方法 |
JP2020112603A (ja) * | 2019-01-08 | 2020-07-27 | 信越化学工業株式会社 | マイクロディスプレイ基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1187838C (zh) | 2005-02-02 |
CN1318868A (zh) | 2001-10-24 |
JP4092851B2 (ja) | 2008-05-28 |
KR20010098703A (ko) | 2001-11-08 |
US20010038485A1 (en) | 2001-11-08 |
TW499764B (en) | 2002-08-21 |
US6594064B2 (en) | 2003-07-15 |
KR100449772B1 (ko) | 2004-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3684578B2 (ja) | 液晶装置および電子機器 | |
US6403395B2 (en) | Electro-optical device, method for making the same, and electronic apparatus | |
JP2001305577A (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
US6358759B1 (en) | Method for manufacturing electro-optical device, electro-optical device, and electronic equipment | |
JP3460706B2 (ja) | 電気光学装置、電子機器、電気光学装置用基板および電気光学装置用基板の製造方法。 | |
JP2002170942A (ja) | Soi基板、素子基板、電気光学装置及び電子機器、並びにsoi基板の製造方法、素子基板の製造方法 | |
KR100454515B1 (ko) | 전기 광학 장치용 기판의 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기 | |
TW200419495A (en) | Electro-optical device and electronic machine | |
WO2001067169A1 (fr) | Dispositif electro-optique et dispositif electronique | |
JP2002131778A (ja) | 電気光学装置用基板およびこれを備えた電気光学装置並びに電子機器 | |
JP4221827B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
JP3690119B2 (ja) | 液晶装置及び投射型表示装置 | |
JP4206595B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
JP3757658B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
JP3769970B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
JP2002122857A (ja) | 電気光学装置、電子機器、電気光学装置用基板および電気光学装置用基板の製造方法、並びに遮光膜 | |
JP3680848B2 (ja) | 薄膜トランジスタを用いた基板、液晶装置、及び電子機器 | |
JP2000338903A (ja) | 電気光学装置の製造方法、電気光学装置及び投射型表示装置 | |
JP4701487B2 (ja) | 電気光学装置用基板の製造方法 | |
JP2002353466A (ja) | 電気光学装置の製造方法および電気光学装置 | |
JP2003084307A (ja) | 電気光学装置、その製造方法、および投射型表示装置 | |
JP3826633B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
JP4843840B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 | |
JP4214702B2 (ja) | 電気光学装置の製造方法、及び電気光学装置、並びに投写型表示装置、電子機器 | |
JP4222323B2 (ja) | 液晶装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |