JP2001210681A - 半導体装置および実装判定方法 - Google Patents

半導体装置および実装判定方法

Info

Publication number
JP2001210681A
JP2001210681A JP2000019821A JP2000019821A JP2001210681A JP 2001210681 A JP2001210681 A JP 2001210681A JP 2000019821 A JP2000019821 A JP 2000019821A JP 2000019821 A JP2000019821 A JP 2000019821A JP 2001210681 A JP2001210681 A JP 2001210681A
Authority
JP
Japan
Prior art keywords
semiconductor device
inspection
terminals
terminal
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000019821A
Other languages
English (en)
Inventor
Shigeki Yagi
重樹 八木
Toshiyuki Sugitani
俊幸 杉谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000019821A priority Critical patent/JP2001210681A/ja
Publication of JP2001210681A publication Critical patent/JP2001210681A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 BGA半導体装置の実装状態の検査を容易に
することのできる半導体装置および実装判定方法を提供
することができる。 【解決手段】 BGA端子を有する電機部品100であ
って、共通の回路に半導体装置の内部で接続された検査
用端子101a、101b、101c、101dを方形
環状のうち少なくとも一隅の外縁部分に複数配置したこ
とを特徴とする半導体装置。並びに、電機部品100を
プリント基板200に接続した後に検査用配線パターン
201a、201b、201c、201d相互間の導通
を検査することにより実装状態を検査することを特徴と
する実装判定方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の底面
部(配線板接続面)に接続端子を配置した半導体装置、
並びにこの半導体装置を実装する配線板の半導体装置に
対する実装状態の良否の判定を行う実装判定方法に関す
るものである。
【0002】
【従来の技術】プリント基板に表面実装される電気部品
において、実装面積の縮小のために電気部品の底面に外
部回路との接続端子を有する電気部品が、近年、多数見
受けられる。具体例としては、半導体部品の底面に半球
形状の接続用の端子が方形環状に設けられたボールグリ
ッドアレイ(BGA)型のパッケージに収められた半導
体部品などが実用化されている。
【0003】
【発明が解決しようとする課題】しかしながら、上記の
電気部品は、外部回路との接続端子が部品底面に設けら
れているため、プリント基板に実装した場合、接続部分
を外部から見ることができない。そのため、製造時の実
装ずれによる接続不良や、機器の使用時に落下の衝撃等
による接続部分の半田剥がれによる機器故障の際の不良
発生個所の判断が目視検査では、困難であるという問題
点を有していた。また、電気部品が実装されるプリント
基板上に、電気部品との接続を確認するための検査用の
ランドを設け、そのランドとグランド間の電位やインピ
ーダンスの電気特性の測定によって、接続の確認を行う
方法もある。しかし、検査の際に電気部品の接続端子に
電気的なエネルギー、たとえば、直流電位を与える必要
が有り、該当接続端子が電気部品の出力端子だった場
合、電気部品の内部の回路にダメージを与え恐れも有る
という問題点を有していた。また、検査を行う端子を入
力端子に限定した場合、検査可能な入力端子が部品底面
の中央部付近に有った場合、ボールグリッドアレイ(B
GA)型のパッケージに収められた半導体部品のように
外部端子の間隔が非常に狭い電気部品の場合などでは、
検査用のランドのためのパターンの配線が困難であると
いう問題がある。また、電気部品が実装器によって吸着
される部品中央部を中心に回転するようにずれて実装さ
れた場合、部品中央部に近い端子はずれ幅が小さく、部
品の外周部の端子はずれ幅が大きくなるため、検査用の
ランドが部品中央部付近の端子に接続されていた場合
は、外周部付近の端子に接続されていた場合に比べて不
良の検出効率が落ちるという問題点を有していた。
【0004】本発明は以上のような問題を解決し、目視
による実装状態の検査が困難な底面に接続端子を有する
部品の実装状態の検査を容易にし、また、検査のための
パターン設計を容易にし、さらに、半導体装置において
接続端子の配線設計を容易にすると共に、内部回路にダ
メージを与えることのない半導体装置および実装判定方
法の提供を目的としている。
【0005】
【課題を解決するための手段】本発明は、外部に接続す
るための複数の半球形状端子を半導体装置の接続面に方
形環状に配置した半導体装置であって、共通の回路に半
導体装置の内部で接続された半球形状端子を方形環状の
うち少なくとも一隅の外縁部分に複数配置したことを特
徴とする半導体装置である。特に、共通の回路が電源の
ある1つの電位(例えばグランド)に直接接続された回
路であることを特徴とするものである。
【0006】本発明によれば、目視による実装状態の検
査が困難な底面に接続端子を有する部品の実装状態の検
査を容易にし、また、検査のためのパターン設計を容易
にし、さらに、半導体装置において接続端子の配線設計
を容易にすると共に、内部回路にダメージを与えること
のない半導体装置および実装判定方法を提供することが
できる。
【0007】
【発明の実施の形態】本発明の請求項1および請求項2
に記載の発明は、外部に接続するための複数の半球形状
端子を半導体装置の接続面に方形環状に配置した半導体
装置であって、共通の回路に半導体装置の内部で接続さ
れた半球形状端子を方形環状のうち少なくとも一隅の外
縁部分に複数配置したことを特徴とする半導体装置であ
り、特に、共通の回路は電源のある1つの電位に直接接
続された回路であることを特徴とする半導体装置であ
る。本発明によれば、配線パターンの直流的な導通によ
って電気部品が基板上の所定の場所に正しく実装、接続
されていることを容易に判別可能であるという作用を有
する。
【0008】本発明の請求項3に記載の発明は、外部に
接続するための複数の半球形状端子を半導体装置の接続
面に方形環状に配置した半導体装置を配線板に接続した
後にその接続状態を検査する実装判定方法であって、半
導体装置は共通の回路に半導体装置の内部で接続された
半球形状端子を方形環状のうち少なくとも一隅の外縁部
分に複数配置され、配線板は半球形状端子に接続する接
続ランドと接続ランドと導通し外部から探針を接触可能
な探針ランドとを有し、半導体装置を配線板に接続した
後に探針ランド相互間の導通を検査することにより半導
体装置と配線板との接続を検査することを特徴とする実
装判定方法である。本発明によれば、配線パターン間で
の電気的導通の有無によって実装状態の良否を判定する
ようにしたものであり、プリント基板に設けた簡単な配
線パターンと電気部品に設けた検査用の接続端子とその
近傍に配され検査用の接続端子と容易に電気的接続が可
能な端子によって、電気部品の破壊の危険を犯すこと無
く、配線パターンの直流的な導通によって電気部品が基
板上の所定の場所に正しく実装、接続されていることを
容易に判別可能であるという作用を有する。
【0009】(実施の形態1)図1は、本発明における
第1の実施の形態の斜視図である。以下に、図1を用い
て、動作の説明を行う。図1において、100は底面に
外部接続用の端子が設けられた電気部品であり、25個
の外部接続端子を有する。101a、101b、101
cは本発明の検査に用いるための検査用端子であり、電
気部品100の底面に設けられた外部接続端子のうち、
電気部品100の内部回路のグランドに接続されてい
る。101dは電気部品100の底面に設けられた外部
接続端子の1つであり、電気部品100の内部回路のグ
ランドに接続されているグランド端子である。103と
104とは本発明の検査に用いるための検査用端子であ
り、電気部品100の底面に設けられた外部接続端子の
うち、電気部品100の信号端子の1つであり、検査端
子103と信号端子104は電気部品内部で電気的に接
続されている。
【0010】200は電気部品100が実装されるプリ
ント基板であり、電気部品100の底面に設けられた外
部接続端子に対応した接続用の配線パターンを含む各回
路の配線パターンを有する。201a、201b、20
1cはプリント基板200上に設けられた検査用配線パ
ターンであり、電気部品100の外部接続端子に接続さ
れる配線パターンのうち、本発明の検査に用いる検査用
端子101a、101b、101cに接続される。検査
用端子101a、101b、101cに接続するための
ランド部と電気部品100を実装後の検査の際に外部か
ら電気的な接続が可能となるランド部とを有する。20
1dはプリント基板200上に設けられた配線パターン
であり、電気部品100のグランド端子101dに接続
され、プリント基板200上に設けられて電気回路のグ
ランドに接続されている。
【0011】202はプリント基板200の電気回路の
グランド部の一部に設けられた検査用ランドであり、配
線パターン201dと直流的に接続されている。203
は検査用配線パターンであり、プリント基板200上に
設けられた電気部品100の外部接続端子に接続される
配線パターンのうち、本発明の検査に用いる検査用端子
103に接続される。検査用端子103に接続するため
のランド部と電気部品100を実装後の検査の際に外部
から電気的な接続が可能となるランド部とを有する。2
04は配線パターンであり、プリント基板200上に設
けられた電気部品100の信号端子104に接続され、
プリント基板の他の回路に接続されていると同時に、信
号端子104に接続するためのランド部と電気部品10
0を実装後の検査の際に外部から電気的な接続が可能と
なるランド部とを有する。
【0012】300は直流的な導通の検査を行う検査装
置である。301a、301bは、検査装置300の入
力部である。検査装置300の入力部301a、301
bを被検査物に接触させると、入力部301a、301
b間に接続された部分が直流的に導通していた場合、検
査装置300は、入力部301a、301b間に接続さ
れた部分が直流的に導通していたことを表示する。
【0013】上記説明のように、本実施の形態の例で
は、本発明の電気部品の検査用の端子は、電気部品内に
おいて近傍のグランド端子、信号端子に接続されている
(図1には検査用の端子とグランドまたは信号端子との
電気的配線は記述していない)。この例のごとく、本発
明の検査用の端子は、隣の端子やすぐ内側の端子等、電
気部品内部で電気的接続が容易な近くの端子と接続され
る。
【0014】次に電気部品100がプリント基板200
に実装された後に、検査装置300を用いて検査を行う
方法を説明する。電気部品100をプリント基板200
に実装後、検査を行う場合、検査装置300の入力部3
01a、301bの一方を配線パターン203に、他方
を検査用配線パターン201a、201b、202cの
検査用のランド部に順に接続し、導通試験を行う。同様
に、検査装置300の入力部301a、301bの一方
を配線パターン204に、他方を配線パターン203の
検査用のランド部に接続し、導通試験を行う。検査用ラ
ンド202と検査用配線パターン201a、検査用ラン
ド202と検査用配線パターン201b、検査用ランド
202と検査用配線パターン202c、配線パターン2
03と配線パターン204間が直流的に導通していた場
合、電気部品100がプリント基板200に正しく実装
接続されたと判断する。
【0015】本発明の検査に用いる端子は、電気部品1
00の外縁部付近に自由に設けることが可能であるが、
望ましくは、上記本実施の形態で述べたごとく、電気部
品の実装される状況に応じて、経年劣化によって半田の
剥がれによる不良が発生しやすい部分に設けることが推
奨される。すなわち、プリント基板のネジ止め部、基板
固定用のつめ、ボス等の振動が伝わりやすい場所に近い
場所に電気部品を実装する場合は、上記振動が伝わって
くる場所になるべく近い位置に検査用の端子を配する。
【0016】この場合、電気部品が実装されたプリント
基板を用いた機器の使用中に、プリント基板のネジ止め
部、基板固定用のつめ、ボス等からの振動によって電気
部品の半田剥がれが発生する場合、ネジ止め部、基板固
定用のつめ、ボス等の振動が伝わる場所に近い半田付け
部分ほど半田剥がれが発生しやすいため、この場所に検
査端子を設けることにより、使用中の機器が半田剥がれ
による故障が発生した場合、本発明の検査方法に従い検
査端子の導通試験を行うことにより半田剥がれが発生し
ている個所の特定ができるので、その周辺を再加熱する
などして、簡単に修理することが可能である。また、上
記の場所は、機器の落下等による衝撃が加わった場合で
も、半田剥がれが発生しやすい場所であり、この場合の
障害個所の検出にも役立つ。
【0017】同様に、検査端子の場所の選択として、部
品の形状によってはんだ剥がれが発生しやすい場所を選
ぶ。たとえば、ボールグリッドアレイ型の半導体素子で
は、その接続端子は、部品底面に方形環状に配置されて
いる。このような電気部品は、メモリー、CPU、ゲー
トアレイ等のデジタルICに多く見受けられ、その用途
上、多くの入出力用の端子を有しており、1つ1つの端
子の面積が小さく、半田付けの強度の確保が難しく、は
んだ剥がれが発生しやすい。このような電気部品では、
実装されたプリント基板に曲げ応力が発生した場合、比
較的容易にはんだ剥がれがおきてしまうが、その場所は
特に、曲げ応力がもっともかかる部品の端に配置された
端子に発生し、縦方向、横方向、斜め方向のいずれの曲
げ応力が加わったときにも影響を受ける部品の4隅に近
い位置に位置する端子はもっとも半田剥がれが発生しや
すいため、部品の4隅に近い位置に位置する端子を検査
用の端子とすることが望ましい。
【0018】なお、本実施の形態では、検査端子がグラ
ンド端子または信号端子に接続されている例を示した
が、検査端子がその近傍に配された電源端子あるいは電
気部品の内部回路に接続されないノンコネクトの端子に
接続されている実施の形態も可能である。
【0019】(実施の形態2)図2は、本発明における
第2の実施の形態の回路図である。以下に図2の回路の
動作を説明する。図2において、10は本発明の底面に
接続用の端子を有する電気部品であり、本発明の検査に
用いる検査端子11,12,13とグランド端子14を
含む複数の端子を有する。21,22,23はプルアッ
プ用の抵抗である。30は入力された電位を検出し検出
電位に応じた制御を行うCPU、31,32,33はC
PU30の入力端子、40はCPU30を動作させるプ
ログラムが格納されたメモリ、50はCPU30からの
制御で表示を行う表示部である。
【0020】以上のように構成された図2の回路の動作
説明を行う。電気部品10の検査端子11,12,13
の電位は、グランドレベルであるため、通常CPU30
の入力端子31,32,33にはグランドレベルが入力
されている。CPU30は、メモリ40のプログラムに
従い入力端子31,32,33の信号レベルの監視を行
っている。入力端子31,32,33のすべての信号レ
ベルがグランドレベルであるとき、CPU30は電気部
品10の接続が正常であると判断する。
【0021】一方、入力端子31,32,33の少なく
とも1つの信号レベルがプルアップ用の抵抗21,2
2,23に接続された電源レベルであるとき、CPU3
0は電気部品10の接続が異常であると判断する。すな
わち、何らかの障害で電気部品10の検査端子11,1
2,13のいずれかが半田剥がれ等になった場合、障害
が起きた検査端子に接続された入力端子の電位は、プル
アップ用の抵抗に接続された電源電圧にほぼ等しい電圧
レベルとなるため、これによってCPU30は、接続の
異常発生を検出する。CPU30は、異常発生を検出す
ると、表示部50に異常発生を表示するように制御を行
う。
【0022】なお、本実施の形態2では異常検出を行う
電気部品とそれを監視するCPU30を異なる部品構成
した例を示したが、CPU30の搭載された電気部品に
本発明の検査端子を設け、自らの端子の接続異常を検出
することも可能である。
【0023】また、実施の形態2では、検査に用いる検
査端子11,12,13とグランド端子14を含む複数
の端子を21,22,23のプルアップ用の抵抗に接続
し、検査端子11,12,13に接続されるCPU30
の入力端子31,32,33にて検出される電位がプル
アップ用の抵抗に接続された電源電圧にほぼ等しくなっ
たとき、異常であると判断したが、検査に用いる検査端
子11,12,13を電気部品10の電源端子と電気部
品10内部で接続し、一方がグランドに接続されたプル
ダウン抵抗を接続し、CPU30の入力ポートに入力
し、CPU30の入力ポートの電位がほぼグランドレベ
ルになったときに異常と判断する方歩も可能である。
【0024】
【発明の効果】以上のように本発明によれば、部品底面
に接続端子を有した電気部品を基板に実装した場合に、
電気部品の底面外周近傍に設けられた検査端子に接続さ
れた配線パターンとグランドパターンの導通によって部
品の接続状態の良否を判断することによって、目視によ
る実装状態の検査が困難な底面に接続端子を有する部品
の実装状態の検査を容易ならしめ、かつ、検査による部
品破壊の危険が無く、かつ、検査のためのパターン設計
を容易ならしめ、かつ、電気部品の検査のための配線設
計を容易ならしめる検査方法がえられるという効果を有
する。
【図面の簡単な説明】
【図1】本発明における第1の実施の形態の斜視図
【図2】本発明における第2の実施の形態の回路図
【符号の説明】
10 電気部品 11,12,13 検査端子 14 グランド端子 21,22,23 プルアップ用の抵抗 30 CPU 31,32,33 入力端子 40 メモリ 50 表示部 100 電気部品 101a,101b,101c 検査用端子 101d グランド端子 103 検査用端子 104 信号端子 200 プリント基板 201a,201b,202c 検査用配線パターン 201d,203,204 配線パターン 202 検査用ランド 300 検査装置 301a,301b 入力部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】外部に接続するための複数の半球形状端子
    を半導体装置の接続面に方形環状に配置した半導体装置
    であって、共通の回路に前記半導体装置の内部で接続さ
    れた前記半球形状端子を前記方形環状のうち少なくとも
    一隅の外縁部分に複数配置したことを特徴とする半導体
    装置。
  2. 【請求項2】前記共通の回路は電源のある1つの電位に
    直接接続された回路であることを特徴とする請求項1記
    載の半導体装置。
  3. 【請求項3】外部に接続するための複数の半球形状端子
    を前記半導体装置の接続面に方形環状に配置した半導体
    装置を配線板に接続した後にその接続状態を検査する実
    装判定方法であって、前記半導体装置は共通の回路に前
    記半導体装置の内部で接続された前記半球形状端子を前
    記方形環状のうち少なくとも一隅の外縁部分に複数配置
    され、前記配線板は前記半球形状端子に接続する接続ラ
    ンドと前記接続ランドと導通し外部から探針を接触可能
    な探針ランドとを有し、前記半導体装置を前記配線板に
    接続した後に前記探針ランド相互間の導通を検査するこ
    とにより前記半導体装置と前記配線板との接続を検査す
    ることを特徴とする実装判定方法。
JP2000019821A 2000-01-28 2000-01-28 半導体装置および実装判定方法 Pending JP2001210681A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000019821A JP2001210681A (ja) 2000-01-28 2000-01-28 半導体装置および実装判定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000019821A JP2001210681A (ja) 2000-01-28 2000-01-28 半導体装置および実装判定方法

Publications (1)

Publication Number Publication Date
JP2001210681A true JP2001210681A (ja) 2001-08-03

Family

ID=18546467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000019821A Pending JP2001210681A (ja) 2000-01-28 2000-01-28 半導体装置および実装判定方法

Country Status (1)

Country Link
JP (1) JP2001210681A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187066A (ja) * 2007-01-31 2008-08-14 Oki Electric Ind Co Ltd パワートランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187066A (ja) * 2007-01-31 2008-08-14 Oki Electric Ind Co Ltd パワートランジスタ

Similar Documents

Publication Publication Date Title
US6548827B2 (en) Semiconductor apparatus with misalignment mounting detection
WO2006025140A1 (ja) 半導体集積回路装置およびその検査方法、半導体ウエハ、およびバーンイン検査装置
JP2005010147A (ja) 検査機能付きモジュール及びその検査方法。
US20080158839A1 (en) Printed Wiring Board, Printed Circuit Board, and Method of Inspecting Joint of Printed Circuit Board
JP2000088920A (ja) 検査装置用インターフェイスユニット
US20110140730A1 (en) Detection circuitry for detecting bonding conditions on bond pads
EP1438596B1 (en) Method and apparatus for in-circuit testing of sockets
JP2001210681A (ja) 半導体装置および実装判定方法
US7662647B2 (en) Method for manufacturing semiconductor device
US20160349307A1 (en) Electronic component having function to detect manufacturing defects or damage/degradation and printed wiring board
JPS62269075A (ja) プリント基板検査装置
JP2002162448A (ja) 半導体デバイス及びその検査方法
JP3141812B2 (ja) 回路素子用検査装置
JP2003004795A (ja) 集積回路の基板接続検査方式
JP2009141082A (ja) 半導体装置
JPH11344537A (ja) 半導体デバイス
TWI824686B (zh) 檢測電路
TWI830323B (zh) 半導體裝置及半導體裝置的測試方法
JP4096347B2 (ja) 電子部品、回路基板及び電子部品付き回路基板
US6531865B1 (en) Method of and apparatus for testing an integrated circuit package
JP2001210748A (ja) 半導体素子、半導体素子の実装状態ならびに接続状態の判定方法、及びその半導体素子を用いた電子機器
US20240136237A1 (en) Test substrate, test device, and test method
JP3346707B2 (ja) 半導体集積回路装置の検査方法
JP2006261391A (ja) 半導体装置およびその検査方法
JP4114294B2 (ja) 半導体装置およびその検査方法