JP4096347B2 - 電子部品、回路基板及び電子部品付き回路基板 - Google Patents
電子部品、回路基板及び電子部品付き回路基板 Download PDFInfo
- Publication number
- JP4096347B2 JP4096347B2 JP14044999A JP14044999A JP4096347B2 JP 4096347 B2 JP4096347 B2 JP 4096347B2 JP 14044999 A JP14044999 A JP 14044999A JP 14044999 A JP14044999 A JP 14044999A JP 4096347 B2 JP4096347 B2 JP 4096347B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- circuit board
- elastic member
- terminal
- vibration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、伸縮部材付き電子部品及び回路基板に係り、特に電子部品又は回路基板自身に伸縮を発生させる機能を設けた伸縮部材付き電子部品及び回路基板に関する。
【0002】
【従来の技術】
電子製品の機能を満たすために回路基板に半田付けしたICやLSI等の電子部品は常に正常に半田付けされた状態で出荷しなくてはならない。しかし、プリント基板表面に残った汚れや、リフロー半田付け法を用いた場合の素子が傾いて付く不具合のために半田付けの不良が発生する。更に、近年のLSIに代表される高密度の集積回路では半田付けする端子の数が多く密集しているのと、半田付けするLSI自体の数が多くなっており、その半田付けする端子の数量に比例して発生する端子と基板のパターン間の半田付けの導通不良による不具合が増加している。
【0003】
半田付け不良を検査する方法としては、FP(フラットパッケージ)、QFP(クワッドフラットパッケージ)などの端子が見える電子部品では目視検査、マシンビジョン、等の手法を用い、BGA(ボールグリッドアレイ)、CSP(チップサイズパッケージ)などのように素子の下面に端子のあるものについてはX線による観測やIEEE1149.1に示されるJTAG等の方法を用いていた。
【0004】
また、電子装置のハンダ付け不良検査方法として特開昭62−124466号の広報に示されているとおり、導体部に弾性接触しうる端子部を有する測定手段を備えた検査アームを用い、上記端子部が上記導体部に弾性接触させられて導通状態にある配線基板を振動発生手段によって振動させるタイプの専用のテスターを用いる方法が知られている。
【0005】
【発明が解決しようとする課題】
しかしながら、X線による検査では見落としが生じやすいのと、JTAGによる検査では半田が端子と回路基板のパターンとが正しく溶着していないが接触はしているという場合に於いては不具合として検出することができなかった。
また、特開昭62−124466号の広報に示されている方法では、製品ごとに寸法を設定した専用の振動装置が必要であり、近年の多品種少量生産の実情には合致しにくく、試験の対象となる半田付け近傍のみならず基板全体を加振するので振動による他の部分の損傷が生じていた。
【0006】
本発明はこのような事情に鑑みて成されたもので、電子部品又は回路基板の少なくとも何れか一方に伸縮部材又は振動部材を設けて、該伸縮部材を伸縮又は振動させて実装されている電子部品の動作状態を検査することによって、断線や短絡に代表される半田付け不良等の不具合を、特別な振動治具を用いることなく電子部品を実装してある状態で観測することが可能となり、前述の不良内容を集中管理することによって容易に短絡と断線の場所を特定することができる。
【0007】
【課題を解決する為の手段】
本発明は前記目的を達成するために、電子部品、回路基板又は電子部品付き回路基板の少なくともいずれか1つに伸縮可能な伸縮部材又は振動可能な振動部材を設け、該電子部品を回路基板に実装した後、前記伸縮部材を伸縮又は前記振動部材を振動させることにより電子部品の導通状態を検査可能にしたことを特徴としている。
【0008】
本発明によれば、電子部品、回路基板又は電子部品付き回路基板の少なくともいずれか1つに伸縮可能な伸縮部材又は振動可能な振動部材を設け、該電子部品を回路基板に実装した後、前記伸縮部材を伸縮又は前記振動部材を振動させて電子部品の導通状態を検査するようにしたので、特別な検査治具を必要とせずに断線や短絡に代表される半田付け不良等の不具合を、電子部品を実装してある状態で容易に観測することができる。
【0009】
【発明の実施の形態】
以下添付図面に従って本発明に係る導通不良検知機能付き集積回路の好ましい実施の形態について詳説する。
図1は本発明に係る伸縮部材付き電子部品及び回路基板の実施の形態を示す斜視図である。
【0010】
同図によれば、回路基板10には複数の配線パターン12、12、…が設けられており、電子部品14の端子16、16…が所定の配線パターン12、12…に半田付けされている。回路基板10と電子部品14との間には電圧又は吸発熱により伸縮可能な伸縮部材18、18が設けられており電子部品14または回路基板10から電力の供給を受けて図中のX、Y、Zの何れか又は合成した方向に伸縮可能に取り付けられている。
【0011】
前記伸縮部材18、18…は、電子部品14に予め設けられていてもよいし、回路基板10に予め設けられていてもよいし、また、電子部品14を回路基板10に実装する際に伸縮部材18、18…を配設しても本発明の目的は達成される。なお、電子部品14はデュアルインラインのFPで構成されたICに本発明を適用した例であるが本発明はこれに限定されるものではなく、抵抗器やトランジスタ等の電子部品でも副回路基板でもよいし、以下に示すCSPやBGA等のLSIに適用しても本発明の目的は達成される。
【0012】
電子部品20は端子22、22、…を素子の下面に持つタイプのLSIで、電子部品20の下面と回路基板10の間には電圧又は吸発熱により伸縮可能な伸縮部材18が設けられている。
図2は本発明に係る伸縮部材付き電子部品及び回路基板の動作の実施の形態を示す側面図である。
【0013】
同図によれば、電子部品14の端子16、16…が半田24によって回路基板10の図示しない配線パターン12、12…に半田付けされている。回路基板10と電子部品14との間には電圧又は吸発熱によって伸縮可能な伸縮部材18が設けられており電子部品14または回路基板10から電力の供給又は吸発熱を受けて図2に示す例では図中のZ方向に伸縮可能に取り付けられている。そして、伸縮部材18をZ方向に伸長すると電子部品14と回路基板10との距離が増して半田付けが不十分で配線パターンと接触していただけだった端子16は回路基板10から離れて浮き上がり26を生じる。
【0014】
また、半田付けが完全ではなく一部のみ半田が溶着した状態であって一回伸縮部材18を伸長しただけでは半田が剥がれない中途半端な半田付け不良は、複数回伸縮部材18を伸縮させるか又は、所定の時間伸縮部材18を伸縮又は振動させた後伸長状態にして浮き上がり26の検査を行う。
図3は、端子の浮き上がり状態による断線状態と他の端子との短絡による短絡状態とが検出可能な導通確認手段の回路構成を示す図である。
【0015】
同図によれば電子部品14の入出力の端子16には信号の入出力には影響の無い抵抗値のプルアップ抵抗30が設けられており、電子部品14の外部の回路基板10上の前記端子16と接続されている配線パターン12には信号の入出力には影響の無い抵抗値のプルダウン抵抗32が設けられている。また電子部品14の内部には端子16の電圧VC(V)を検出する端子電圧検出部34が設けられており、端子16と配線パターン12との半田付け導通確認時に端子16の電圧を測定して半田付け状態の良否と不具合がある場合にはその不具合内容を判断する。
【0016】
もし、端子16と配線パターン12とが浮いていて接触していない場合には、端子電圧検出部34が検出する端子16の電圧VCは+VCCの値となる。また、配線パターン12を含む端子16が+VCCの電源ラインと短絡していても端子16の電圧VCは+VCCに等しくなる。
もし、配線パターン12を含む端子16が電源ラインの0(V)ラインと短絡している場合には端子16の電圧VCは0(V)に等しくなる。
【0017】
もし、端子16が正常に配線パターン12と接続されている場合には、端子電圧検出部34が検出する端子16の電圧VCは以下の式(1)に示される値となる。
【0018】
【数1】
VC=+VCC×(RD/(RU+RD)) (V) …(1)
なお、上記の実施の形態では電子部品14の内部にプルアップ抵抗30を設け、電子部品14の外部の回路基板10上の前記端子16と接続されている配線パターン12にプルダウン抵抗32を設けた例で説明したが、本発明はこれに限定されるものではなく、電子部品14の内部にプルダウン抵抗を設け、電子部品14の外部の回路基板10上の前記端子16と接続されている配線パターン12にプルアップ抵抗を設けても本発明の目的は達成される。
【0019】
図4は伸縮部材付き電子部品及び回路基板を用いて半田付けの導通確認を行う手順を示すフローチャートである。
同図によれば、ステップS100「パワーON」(以下ステップS100をS100と略す)の起動時の初期確認モードにて、図示しないCPUや電子部品14内部に設けられた導通確認シーケンス又は導通確認プログラムが起動すると、次のS102「伸縮部材伸長」に進む。
【0020】
S102「伸縮部材伸長」では、伸縮部材18を伸縮又は伸長させて半田付け不良端子を浮き上がらせるための動作を伸縮部材18に指令する。
次のS104「導通確認」では、例えば図3に示した構成や前記JTAGの手法を用いて端子16の電圧を検出する。そして短絡や断線、正常等の事象を判断する。もし導通状態が異常であると判断した場合にはS106「異常処理」へ分岐して、電子部品14は異常の事象と発生場所の情報を上位のCPU等の情報処理手段に送信する。
【0021】
CPU等の上位の情報処理装置は不具合の箇所と内容から対処内容を判断して図示しない表示手段にエラーメッセージの表示を行うとともに、該電子部品の端子16の導通異常の影響で何らかの危険性のある箇所の動作を停止させる指令を出力する。
S104で全ての端子の導通状態が良好であると判断した場合には、S108「通常処理」へ進み、電子部品14は正常であることを上位のCPU等の情報処理手段に送信する。
【0022】
上記のようにして起動時の初期確認モードにて回路基板10と電子部品14との導通状態を検査することによって、特別な振動治具を必要とせずに断線や短絡に代表される半田付け不良等の不具合を、電子部品を実装してある状態で容易に観測することができる。
図5は本発明に係る伸縮部材付き電子部品及び回路基板の動作の他の実施の形態を示す側面図である。
【0023】
同図によれば、電子部品20の端子は半田24、24、…によって回路基板10の図示しない配線パターンに半田付けされている。回路基板10と電子部品20との間には電圧又は吸発熱によって伸縮可能な伸縮部材18が設けられており電子部品20または回路基板10から電力の供給又は吸発熱を受けて図5に示す例では図中のZ方向に伸縮可能に取り付けられている。そして、伸縮部材18をZ方向に伸長すると電子部品20と回路基板10との距離が増して半田付けが不十分で配線パターンと接触していただけだった端子16は回路基板10から離れて浮き上がり26を生じる。この浮き上がり26を前述の導通確認手段で確認することによって端子16の半田付け不良等の導通状態を検出できる。
【0024】
図6は本発明に係る伸縮部材付き電子部品及び回路基板の動作の他の実施の形態を示す側面図である。
同図によれば、電子部品14の端子16、16、…は半田24によって回路基板10の図示しない配線パターンに半田付けされている。電子部品14又は回路基板10の表面には電圧又は吸発熱によって伸縮可能な伸縮部材18が設けられており電子部品14から電力の供給又は吸発熱を受けて図6に示す例では図中のY方向に伸縮可能に取り付けられている。そして、伸縮部材18をY方向に伸縮させると電子部品14が湾曲して半田付けが不十分な端子16と回路基板10との距離が増して、配線パターンと接触していただけだった端子16は回路基板10から離れて浮き上がり26を生じる。この浮き上がり26を、前述の導通確認手段で確認することによって端子16の半田付け不良等の導通状態を検出できる。なお、この伸縮部材は回路基板10に設けられていても本発明の目的は達成される。
【0025】
図7は本発明に係る伸縮部材付き電子部品及び回路基板の動作の他の実施の形態を示す側面図である。
同図によれば、電子部品14の端子16、16、…は半田24によって回路基板10の図示しない配線パターンに半田付けされている。回路基板10と電子部品14との間には電圧又は吸発熱によって伸縮可能な伸縮部材18が設けられており、電子部品20または回路基板10から電力の供給又は吸発熱を受けて図7に示す例では図中のZ又はY方向に伸縮可能に取り付けられている。そして、伸縮部材18をZ又はY方向に伸縮を繰り返して振動を発生させると、半田付けが不十分で配線パターンと接触していただけだった端子16は回路基板10から離れて浮き上がり26を生じる。この浮き上がり26を前述の導通確認手段で確認することによって端子16の半田付け不良等の導通状態を検出できる。なお、この伸縮部材18、18、…又は振動部材は回路基板10に設けられていてもよいし、該振動部材として回転軸にアンバランスな質量を持った軸を回転させることによって機械的に振動を発生させる装置を用いても本発明の目的は達成される。
【0026】
図8は本発明に係る伸縮部材付き電子部品及び回路基板の動作の他の実施の形態を示す斜視図であり、電子部品を背面から見た状態を示している。
同図によれば、電子部品14の端子16、16、…は図示しない半田24によって図示しない回路基板の配線パターンに前記図1に示したように半田付けされている。回路基板と電子部品14との間には電圧又は吸発熱によって伸縮可能な伸縮部材18a、18b、18c、18dが設けられており、電子部品14または回路基板から電力の供給又は吸発熱を受けて図8に示す例では図中のZ方向に伸縮可能に取り付けられている。そして、伸縮部材18a〜18dをZ方向に伸長すると電子部品14が湾曲して半田付けが不十分な端子16と回路基板との距離が増して、配線パターンと接触していただけだった端子16は回路基板から離れて浮き上がりを生じる。このとき、例えば伸縮部材18aのみを伸長させると同図に示されるA1とB1の交わる位置の端子16、16…の導通状態を検出できるので、多数の端子が備わっている電子部品14の導通不良状態を検出しやすくできるとともに導通不良状態を生じている場所を特定しやすくなる。
【0027】
図9に導通検出手段の他の実施の形態を示す。
同図によれば、導通検出手段付電子部品52が端子16、16…を介して他の集積回路54、54と配線パターン12、12…によって電気的に接続されている。導通検出手段付電子部品52の内部は、導通検出手段付電子部品52の本来の機能を果たす回路部である集積回路部56と、集積回路出力ラインの導通不具合を検知する機能を備えた導通検知部58、58、…と、導通検知の判定を行う際の判断基準となる閾値を生成する閾値生成部60と、前記導通検知部58で検知した結果を集計して正常であることや異常であることの情報に加えて事象が発生している場所と詳細な内容情報を外部に伝達する伝達手段62と、伸縮部材の伸縮を制御する伸縮部材ドライバ63とから構成されている。
【0028】
伝達手段62からは、導通検知手段付電子部品52の外部から伝達される「伸縮部材伸長」の指令に応じて伸縮部材ドライバ63に伸長又は収縮の指令が出力される。伸縮部材ドライバ63は、前記伸長又は収縮の指令に従って伸縮部材18、18の伸長又は収縮を制御する。本実施の形態では伸縮部材ドライバ63が導通検知手段付電子部品52の内部に内蔵されている例で説明しているが、導通検知手段付電子部品52の外部に独立して設けられていてもよい。
【0029】
導通検知部58の内部には、集積回路出力ラインに流れる出力電流値を測定して測定結果を出力する電流測定部64と、集積回路部の出力がLoからHiに変化し始めたことを検出して、この時刻から所定の時間の幅を持ったパルスを出力するタイミング発生器66と、測定した電流値を積分するとともに一定期間データを保持する保持器であるサンプルホールド68と、正常と断線と短絡とを判断する比較器70とから構成されている。なお、本実施の形態では測定した電流値を積分して一定期間データを保持しているが、本発明はこれに限定されるものではなく測定した電流値を積分せずに一定期間データを保持しても本発明の目的は達成される。
【0030】
図10は、図9に示した導通検知手段付電子部品52の動作を示すタイミングチャートである。
同図は、集積回路出力ラインの導通状態が正常時の場合と、該出力ラインが断線時(オープン)の場合と、該出力ラインが短絡(ショート)時の場合に於ける「集積回路出力電圧」と、「タイミング発生器出力値」と、「電流測定部出力値」と、「サンプルホールド電圧」と、「短絡判定」と、「断線判定」と、「正常判定」の状態遷移とタイミングを示している。
【0031】
図10によれば、時刻T21で「集積回路出力電圧」がLoレベルからHiレベルに変化し始めると集積回路出力ラインには下記の式(2)に示した電流が流れ、タイミング発生器66は時間幅t(秒)のタイミングパルスを発生する。そしてサンプルホールド68内の積分電圧は電流検出部出力値を積分して徐々に増加してゆく。
【0032】
なお、集積回路出力ラインの電流値I(A)は、集積回路出力ライン上の容量CS(F)と、接続されている他の集積回路54の内部に設けられている負荷抵抗RSとによって定まる。
【0033】
【数2】
I=CS×dV/dt+V/RS (A) …(2)
CS:集積回路出力ライン上の全容量 (F)
V:集積回路出力電圧 (V)
RS:集積回路出力ラインの負荷抵抗 (Ω)
時刻T22になるとタイミングパルスがLoになり、このダウンエッジを捕らえてサンプルホールド68内の積分電圧を入力から切り離して電圧値を保持する。
【0034】
この時の保持電圧VS(V)を比較器70内部にて判断し、下記の式に示される場合分けを行うことによって事象を判定できる。
【0035】
【数3】
VS<LT 判定:断線 …(3)
HT≧VS≧LT 判定:正常 …(4)
HT<VS 判定:短絡 …(5)
VS:サンプルホールド保持電圧 (V)
HT:短絡を判定する閾値 (V)
LT:断線を判定する閾値 (V)
上記の式(3)〜(5)の判断によって伝達手段62は集積回路出力ラインの異常とその状態を知ることが可能となる。そして伝達手段62は通信等の手段を用いて他の集積回路や図示しないCPU等に該集積回路の出力ラインが異常であることを知らせる。CPU等の処理装置は不具合の箇所と内容から対処内容を判断して図示しない表示手段にエラーメッセージの表示を行うとともに、該集積回路の出力ラインの異常の影響で何らかの危険性のある箇所の動作を停止させる指令を出力する。また、各集積回路の導通状態を集中管理することで各素子の導通状態が常時観測可能になるとともに履歴を記憶して修理時に役立てることができる。
【0036】
【発明の効果】
以上説明したように本発明に係る伸縮部材付き電子部品及び回路基板によれば、電子部品、回路基板又は電子部品付き回路基板の少なくともいずれか1つに伸縮可能な伸縮部材又は振動可能な振動部材を設け、該電子部品を回路基板に実装した後、前記伸縮部材を伸縮又は前記振動部材を振動させて電子部品の導通状態を検査するようにしたので、特別な検査治具を必要とせずに断線や短絡に代表される半田付け不良等の不具合を、電子部品を実装してある状態で容易に観測することができる。
【図面の簡単な説明】
【図1】本発明に係る伸縮部材付き電子部品及び回路基板の実施の形態を示す斜視図
【図2】本発明に係る伸縮部材付き電子部品及び回路基板の動作の実施の形態を示す側面図
【図3】導通確認手段の回路構成を示す図
【図4】伸縮部材付き電子部品及び回路基板を用いて半田付けの導通確認を行う手順を示すフローチャート
【図5】本発明に係る伸縮部材付き電子部品及び回路基板の動作の他の実施の形態を示す側面図
【図6】本発明に係る伸縮部材付き電子部品及び回路基板の動作の他の実施の形態を示す側面図
【図7】本発明に係る伸縮部材付き電子部品及び回路基板の動作の他の実施の形態を示す側面図
【図8】本発明に係る伸縮部材付き電子部品及び回路基板の動作の他の実施の形態を示す斜視図
【図9】導通検出手段の他の実施の形態を示す図
【図10】図9に示した導通検知手段付電子部品の動作を示すタイミングチャート
【符号の説明】
10…回路基板、12…配線パターン、14…電子部品、16…端子、18…伸縮部材、20…電子部品、22…端子、24…半田、63…伸縮部材ドライバ
Claims (10)
- 伸縮可能な伸縮部材又は振動可能な振動部材が下面に設けられた電子部品であって、該電子部品を回路基板に実装した後、前記伸縮部材又は前記振動部材を駆動させることにより前記電子部品の導通状態を検査可能にしたことを特徴とする電子部品。
- 前記伸縮部材又は前記振動部材は、前記電子部品の中央又は4隅に設けられたことを特徴とする請求項1に記載の電子部品。
- 前記伸縮部材又は前記振動部材は圧電素子であることを特徴とする請求項1又は2に記載の電子部品。
- 前記電子部品の端子毎の導通状態を検知する導通状態検知手段を設けたことを特徴とする請求項1乃至3のいずれかに記載の電子部品。
- 前記伸縮部材又は前記振動部材を駆動制御するドライバを設けたことを特徴とする請求項1乃至4のいずれかに記載の電子部品。
- 回路基板に伸縮可能な伸縮部材又は振動可能な振動部材を設け、該回路基板に電子部品を実装した後、伸縮可能な伸縮部材又は振動可能な振動部材を駆動させることにより電子部品の導通状態を検査可能にした回路基板において、
前記導通状態を検知する導通状態検知手段と、
前記伸縮部材又は前記振動部材を駆動制御するドライバと、
を設けたことを特徴とする回路基板。 - 電子部品が回路基板に実装された電子部品付き回路基板において、前記電子部品及び回路基板の少なくとも一方に伸縮可能な伸縮部材又は振動可能な振動部材を設け、前記伸縮部材又は前記振動部材を駆動させることにより前記電子部品の導通状態を検査可能にした電子部品付き回路基板において、
前記電子部品及び前記回路基板の少なくとも一方に、
前記導通状態を検知する導通状態検知手段と、
前記伸縮部材又は前記振動部材を駆動制御するドライバと、
を設けたことを特徴とする電子部品付き回路基板。 - 前記伸縮部材又は前記振動部材は圧電素子であることを特徴とする請求項7に記載の電子部品付き回路基板。
- 前記伸縮部材又は前記振動部材は、前記電子部品と前記回路基板との間に設けられたことを特徴とする請求項7又は8に記載の電子部品付き回路基板。
- 前記伸縮部材又は前記振動部材は、前記電子部品の中央又は4隅に設けられたことを特徴とする請求項7乃至9のいずれかに記載の電子部品付き回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14044999A JP4096347B2 (ja) | 1999-05-20 | 1999-05-20 | 電子部品、回路基板及び電子部品付き回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14044999A JP4096347B2 (ja) | 1999-05-20 | 1999-05-20 | 電子部品、回路基板及び電子部品付き回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000332407A JP2000332407A (ja) | 2000-11-30 |
JP4096347B2 true JP4096347B2 (ja) | 2008-06-04 |
Family
ID=15268891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14044999A Expired - Fee Related JP4096347B2 (ja) | 1999-05-20 | 1999-05-20 | 電子部品、回路基板及び電子部品付き回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4096347B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5173029B2 (ja) * | 2009-09-17 | 2013-03-27 | 株式会社東芝 | 電子機器 |
WO2011036751A1 (ja) * | 2009-09-24 | 2011-03-31 | 株式会社 東芝 | 電子機器および損傷検出方法 |
-
1999
- 1999-05-20 JP JP14044999A patent/JP4096347B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000332407A (ja) | 2000-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7880485B2 (en) | High-sensitive resistance measuring device and monitoring method of solder bump | |
US7215132B2 (en) | Integrated circuit and circuit board | |
KR101045036B1 (ko) | Ic 테스터 | |
JP3609687B2 (ja) | 断線位置検出機能を備えた電子機器及び断線位置検出方法 | |
JP3371869B2 (ja) | ベアチップlsi搭載基板の高速テスト装置 | |
JP4096347B2 (ja) | 電子部品、回路基板及び電子部品付き回路基板 | |
US6809532B2 (en) | Inspection method and inspection apparatus for semiconductor circuit | |
JPH09230005A (ja) | 回路基板検査装置 | |
JP3797529B2 (ja) | 導通状態検知機能付き集積回路 | |
JP2001228191A (ja) | Lsiはんだ接続構造及びそれに用いるlsiはんだ付け部接続異常検出方法 | |
Potter et al. | Towards the re-use of electronic products-quality assurance for the re-use of electronics | |
JP2924820B2 (ja) | 電子回路の接続検査方法および接続検査装置 | |
JP2004221574A (ja) | バイパスコンデンサの実装・非実装検査方法および多層基板のスルーホール断線検出方法 | |
TWI437243B (zh) | 電性連接缺陷模擬測試方法及其系統 | |
JP2011227014A (ja) | プリント基板テスト装置 | |
JPH1183957A (ja) | 検査装置及び検査方法 | |
JP2003258045A (ja) | プローブテスト方法 | |
JP2005347469A (ja) | 電子部品およびその半田付け検査システム | |
JP2001210681A (ja) | 半導体装置および実装判定方法 | |
JPH10223710A (ja) | 半導体集積回路装置およびそのテスト方法 | |
JPH07287042A (ja) | インサーキット検査方法 | |
JPH08327522A (ja) | 疲労評価方法およびその装置 | |
JP2006250608A (ja) | 回路基板検査方法およびその装置 | |
KR20080113610A (ko) | 반도체부품의 결합 체크 방법 | |
JP2001110856A (ja) | Icベアチップ実装基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040817 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080302 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |