JP2001167523A

JP2001167523A - データ復調回路及びこの回路を組み込む半導体装置

Info

Publication number: JP2001167523A
Application number: JP34838899A
Authority: JP
Inventors: Naokazu Susa; 直和須佐; Ikuo Kano; 郁夫狩野
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-12-08
Filing date: 1999-12-08
Publication date: 2001-06-22
Also published as: CN1173476C; US6778624B2; US20010007583A1; TW580799B; CN1309470A

Abstract

(57)【要約】【課題】メインカウンタに与えるカウント情報の数値
を限定して、追従周波数の変化範囲が広い場合でも同期
特性を安定化させ、且つ引き込み同期の応答を確実し、
さらに、２種以上の転送ルートでのデータ処理ができる
ようにする。【解決手段】加減算器１が、帰還量と基準カウント値
を加算してメインカウンタ２に供給すると、位相ラッチ
回路４が、メインカウンタ２の出力信号と再生データの
位相ずれを検出するために、メインカウンタ２のカウン
ト値を保持する。そして、アキュムレータ７や除算器求
１２などを経て、小数処理回路１３で補正しながらメイ
ンカウンタ２への帰還量を算出する。さらに、周波数リ
ミッタ１７は帰還数値の上下限値の制限を行い、狙いの
周波数範囲を限定する。また、初期位相合せ回路１８は
読み出し許可タイミングでの初期化動作を行い、転送レ
ート切り替え回路１９は２種以上の転送レートの再生デ
ータの切り替え動作を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は磁気もしくは光を使
用した記録再生装置、あるいは再生装置、あるいは半導
体装置に利用され、ＰＬＬを必要とするデータ復調器に
関する。

【０００２】

【従来の技術】記録再生装置のデータ復調器には、例え
ば、特開平８−３６８３６号公報などに開示された技術
がある。図８は、特開平８−３６８３６号公報に記載さ
れた先行技術と同等のブロック図である。

【０００３】この技術は、与えられたカウント情報に基
づいて動作して同期信号を生成するメインカウンタ１０
２と、このメインカウンタ１０２と再生データの位相ず
れを検出するためにメインカウンタ１０２のカウント値
をラッチする位相ラッチ回路１０３と、この位相ラッチ
回路１０３の出力から位相差情報を生成し、この位相差
情報を蓄積した累積情報と上記位相差情報をとを加減算
するアキュムレータ１１０と、このアキュムレータ１１
０の加減算結果を任意の値ｎで除算する除算器１１２
と、除算器１１２が除算した値の整数値を補正値として
メインカウンタ１０２の設定値に加減算する加減算器１
０１などによって構成され、加減算器１０１の出力をメ
インカウンタ１０２に帰還するデータ復調器である。
尚、各部の詳細な構成は同公報に報告されているので、
その説明は省略する。

【０００４】このデータ復調器を回路化する場合には、
デジタル回路のみでＰＬＬ回路を構成することができ、
アナログ回路で構成したＰＬＬよりも外部部品を削減す
ることができ、且つ、半導体装置化しやすい。また、デ
ジタルでの構成のため低電圧での動作も保証される。

【０００５】次に、この回路の動作について図８を用い
て説明する。同図において、メインカウンタ１０２は加
減算器１０１の情報をロードし、減算カウントを行い、
カウンタ情報が“０”になると、再度、加減算器１０１
の情報をロードし、その数値の減算カウントを繰り返
す。このカウンタ動作が、アナログＰＬＬの１／ｎクロ
ック出力に相当する。

【０００６】また、位相ラッチ回路１０３と加減算器１
０４とで位相比較器１０５を構成する。位相ラッチ回路
１０３は、メインカウンタ１０２のカウント情報を再生
データのエッジでラッチし、加減算器１０４は、位相ラ
ッチ回路１０３のラッチ情報と位相比較のための基準と
なる中心値Ｃとにより、メインカウンタ１０２と再生デ
ータ入力タイミングとの位相差を、アキュムレータ１１
０に出力する。

【０００７】尚、中心値Ｃは、加減算器１０１に入力す
る基準カウント開始値の１／２の値に設定する。これ
は、メインカウンタ１０２の減算カウントの中央値を入
力データの位相基準値にするためである。

【０００８】次に、アキュムレータ１１０では、加減算
器１０６とラッチ回路１０７とで位相差を累積加減算す
る。このラッチ回路１０７と加減算器１０６において、
再生データのエッジで位相差情報を作成しているが、再
生データのエッジにより遅延したタイミングでないと位
相を累積することができないため、遅延器１１１によ
り、入力データを遅らせたタイミングで、ラッチ回路１
０７に取り込むタイミングを与えている。

【０００９】加減算器１０９は、上記の累積加減算情報
と位相差情報とを乗算器１０８で乗算した乗算情報を加
減算し、その情報を除算器１１２で１／ｎに除した整数
部を補正値として、加減算器１０１に入力する。そし
て、加減算器１０１は、基準カウント開始値と除算器１
１２の出力値とを加減算して、基準カウント開始値を補
正する。

【００１０】また、このメインカウンタ１０２の動作か
ら同期信号が生成され、再生データを同期信号に合わせ
て、波形整形器１１３で波形整形することにより同期し
たデータの復調が可能となる。

【００１１】図９は、メインカウンタにロードされるカ
ウント開始値と位相と帰還量との関係を示す摸式図であ
る。すなわち、同図は、メインカウンタ１０２にロード
されるカウント開始値よりの位相差と帰還量との関係を
示している。メインカウンタ１０２のカウント開始値の
基準値をＷｏとしてダウンカウントを開始する場合に、
ウィンドウの中心値Ｃに対して、時間的に△θｋだけ位
相がずれた位置で再生データが入力されたときに、演算
処理によって帰還量△Ｆが求められ、次のダウンカウン
ト開始時にロードされるカウント情報がＷｏ−△Ｆに補
正されてロードされ、再びダウンカウントが開始され
る。

【００１２】ところが、図８に示す従来技術のデータ復
調器では、再生データのタイミング変動が比較的小さい
場合には有効であるが、実際の装置に使用する場合にい
くつかの問題点がある。以下にそれについて説明する。

【００１３】一般的に、記録媒体では、多数回に亘って
記録することが可能なことから、記録媒体のいたるとこ
ろに、例えば、磁気記録を例にすると、セクターフォー
マットのデータシンク部での書き継ぎ点が存在してい
る。一般に、書き継ぎ点前のデータの位相分布と、書き
継ぎ点後の再生データの位相分布は大きくずれる可能性
が高いが、図８に示す従来技術では、これに対する対策
は考慮されていない。

【００１４】図１０は、書き継ぎの不連続点において、
不正データ間隔を検出できる場合と検出できない場合の
同期信号の比較を示す摸式図である。同期信号の条件１
は不正データ間隔が検出できない場合、同期信号の条件
２は不正データ間隔が検出できる場合の同期信号波形で
ある。

【００１５】図８の従来技術の場合は、図１０の条件１
に示すように、書き継ぎ点すなわち不連続点があって、
その時点の前後でデータの位相分布が大きくずれている
場合においても、再生データに対する処理方法が変わら
ないので、条件１の不正データが検出できない同期信号
波形となる。すなわち、アキュムレータ１１０のラッチ
回路１０７に保持された位相の累積情報が重みになっ
て、不連続点後のデータの位相分布に対する応答が遅く
なってしまい、最悪の場合追従しきれなくなって、再生
データの同調エラーを起こすことになる。

【００１６】また、一般的に、記録媒体上で記録密度の
高い領域においては、隣り合う記録データの相互干渉が
生じるものであり、再生されたデータは大きなピークシ
フトを持つ。さらに、再生出力のＳ／Ｎ比が低い場合に
は、ノイズによる再生データのジッターが特に大きくな
る。このように、ピークシフトやジッターが大きい場合
には、たとえ再生データの位相分布の中心が同期信号の
中心付近にあったとしても、局所的には再生データが同
期信号の中心から大きく外れてしまうこともあり得る。

【００１７】ところが、図８に示す従来技術において
は、再生データの取り込みと、それによる位相情報の処
理には一定の遅延時間を必要としている。ここで、たま
たま再生データのエッジがメインカウンタのカウント
“０”にあったとすると、その再生データに対する位相
の処理は次ぎのカウントフェーズで行われる。すると、
本来のカウントフェーズでメインカウンタへ帰還すべき
ところが、次のカウントフェーズで帰還を返すことにな
り、ＰＬＬ回路において本来期待していたとおりの演算
処理結果が得られなくなる。すなわち、カウントフェー
ズが切り替わる点から前の、ある一定時間内において、
取り込まれる再生データの位相処理が正しく処理されな
い不感帯が存在することになる。

【００１８】図１１は、従来技術で不感帯に対する対応
ができていない場合の復調データのタイミング図であ
り、横軸に時間をとった復調データのタイミングを示し
ている。同図において、ｋ番目の再生データがＴｉフェ
ーズ内で処理されて、その結果を、カウンタのカウント
開始値をロードする前に処理すべきところ、不感帯にあ
るために処理できず、再生データが検知された次のフェ
ーズにおいても、同期信号幅はｋ−１のデータで生成さ
れた同期信号幅のままになっている。この結果、復調さ
れた同期データは再生データとは異なったデータパター
ンになっている。

【００１９】次に、同期信号の標準周期について考えて
みる。各種の記録再生装置または再生装置では、再生デ
ータは記録再生の方式ごとに異なる複数の基準パルス間
隔を持っている。たとえば、よく使用される２ＭＢ容量
でＭＦＭ方式のフレキシブル磁気装置の場合には２μ
ｓ、３μｓ、４μｓの基準パルス間隔を持つ。この装置
を例に考えると、これら３種類のパルス間隔に共通に同
期させる同期信号の周期としては１μｓを基準値とする
のが最も効率が良い。

【００２０】図１２は、フレキシブル磁気装置における
再生データの基準パルス間隔と、同期信号の周期を１μ
ｓにしたときの同期信号のフェーズを示すタイミング図
である。同図に示すように、この場合、たとえば２μｓ
の再生データのパルス間隔に対しては同期信号が２個、
３μｓの場合は３個、４μｓの場合は４個の同期信号が
必要になる。また、再生データが入力されないと新たな
位相情報は得られないので、帰還情報は更新されず同期
信号の幅は変わらない。

【００２１】図１３は、再生データと同期信号の変化の
関係を示すタイミング図である。同図に示すように、ｋ
番目の再生データが入力された場合に、その再生データ
の位相とｋ−１番目までの再生データの累積位相情報と
が演算処理され、次の周期信号幅Ｗｋが得られるが、同
期信号は、新たにｋ＋１番目の再生データが入力される
まで信号振幅Ｗｋのままで繰り返される。

【００２２】図８に示す従来技術においては、ｎの除算
処理で小数部を切り捨てているので、同じ同期信号幅Ｗ
ｋの同期信号が複数個連続する方式では、切り捨てられ
た小数部が積算され誤差が拡大することになる。たとえ
ば、小数部の値が０．９の場合、これが４個連続すると
その値は３．６となる。

【００２３】すなわち、図８に示す従来技術では、１カ
ウントを６２．５ｎｓ、すなわち１μｓの周期を１６個
のカウントで分割することにすると、累積誤差の３．６
は、１６に対する誤差としてはかなり大きな値になる。

【００２４】そこで、図８に示す従来技術に対して特性
改善を実施した技術が、例えば、特開平９―３２１６１
５公報などに報告されている。図１４は、特開平９―３
２１６１５公報に報告された従来技術の復調回路のブロ
ック図である。図１４が図８と異なる主な点は、不正デ
ータに対する応答特性を向上させるための不正データ検
出リセット回路１６と、再生データの不感帯を回避する
ための不感帯回避回路５と、累積誤差を低減するための
少数処理回路１３とが設けられた点である。尚、その他
の構成については図８の従来技術と同様であるので説明
は省略する。

【００２５】すなわち、図１４においては、特性改善の
ために、不正データに対する応答特性の向上と不感帯を
回避するための手段と、ジッター増大を引き起こす小数
の累積誤差を低減させる手段とを設けることによって、
書き継ぎ点を有し、且つピークシフトの大きい現実の装
置においても演算処理を速やかに行うとともに、不感帯
を回避して演算の誤処理を無くすことができる。また、
再生装置特有のデータパターンにおいても、小数の積算
誤差を低減することが可能になり、同期復調データのジ
ッターの低減が可能になる。

【００２６】このように、特開平９―３２１６１５公報
の技術によれば、実際の使われかたに対応して書き継ぎ
点などの不正タイミングに対する対応や、不感帯の回避
や、小数処理による累積誤差の最小化などを行うことが
できる。すなわち、不正データに対する応答性改善とジ
ッタ低減の改善を行うことができ、安定した動作を実現
することが可能となる。

【００２７】

【発明が解決しよとする課題】しかしながら、上記の従
来技術では、同期する周波数に対して、同期ウインドウ
の追従周波数の変化範囲が広いと異常な同期状態に陥る
虞がある。さらに、ヘッドが移動中の様な異常なデータ
が連続して入力された場合、ＰＬＬ回路内部の帰還情報
などの数値処理が異常になり、ヘッド位置が安定してか
らにおいて、正規なデータが入力されてからの引き込み
同期の応答性が確実でなくなる虞もある。また、入力す
るデータの処理が２種以上の転送レートの処理機能がな
いなどの使い勝手の悪さがある。

【００２８】本発明はこのような事情に鑑みてなされた
ものであり、その目的は、デジタル回路のみで構成した
ＰＬＬ回路を有するデータ復調器において、メインカウ
ンタに与えるカウント情報の数値を限定することによ
り、追従周波数の変化範囲が広い場合でも同期特性を安
定化させ、且つ引き込み同期の応答を確実にすることに
ある。さらに、２種以上の転送ルートでのデータ処理が
できるようにすることにある。

【００２９】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明のデータ復調回路は、与えられたカウント
情報値に基づいて動作して同期信号を生成するメインカ
ウンタと、同期信号と入力される再生データとの位相差
を検出するために、メインカウンタのカウント値を保持
する位相ラッチ回路と、この位相ラッチ回路の出力信号
に基づいて位相差情報を生成し、位相差情報を蓄積した
累積情報と位相差情報とを加減算する加減算器と、この
加減算器の加減算結果を任意の値で除算した整数値を補
正値として、メインカウンタの設定値に加減算し、補正
されたカウント情報値としてメインカウンタに与えるカ
ウント情報入力手段とを備えたデータ復調回路であっ
て、カウント情報入力手段から入力されるカウント情報
値の上限値と下限値を制限する周波数リミッタを設け、
同期信号の周波数範囲を制限するように構成したことを
特徴とする。

【００３０】すなわち、同期特性の安定化のためは、再
生データを転送する周波数はほぼ一定であるため、予
め、同期する周波数の範囲を限定させることによって、
異常同期を防止することができる。したがって、本発明
のデータ復調回路は、この点に着目してなされたもので
あり、メインカウンタに与えるダウンカウンタ数値の上
限値と下限値の数値を限定し、帰還数値の上限と下限を
決定する周波数リミッタ回路を設けたことを特徴とす
る。

【００３１】また、本発明のデータ復調回路は、上記の
発明に加えて、正規の再生データが出力されるタイミン
グで発生する読出し許可信号に基づいてリセットを解除
し、リセット解除後の最初の再生データと同期信号との
位相合わせを行う初期位相合わせ回路を備えたことを特
徴とする。

【００３２】すなわち、ヘッドが移動中のような状態で
は、ヘッドが記録された磁気記録トラックをトレースし
ていないことから、正規な再生データが得られない。さ
らには、そのような状態では、ホストサイドでの読み出
し許可状態でなく、再生データを出力しなくてもよい状
態であるから、読み出し許可でない時はデータ復調器全
体をリセット状態に保持し、ヘッドが移動終了して正規
の再生データが出力される状態になってから、データ復
調器のリセット状態を解除するようにする。そして、こ
のリセット解除のタイミングにおいて、再生データの位
相に合わせたタイミングでリセット解除することによ
り、初期位相誤差をなくすことができ、確実な引き込み
過渡応答特性を保証させることができる。したがって、
このために初期位相合せ回路を設けたことを特徴とす
る。

【００３３】さらに、本発明のデータ復調回路は、上記
の各発明に加えて、メディアへの転送レートを複数に切
り替える機能を有する再生データを処理するための転送
レート切換え回路を備えたことを特徴とする。

【００３４】すなわち、記録媒体の下位互換性保証で発
生する２種以上の転送レートが異なる再生データを扱う
場合には、転送レートを切り換える切り替え回路を設け
て対応することができる。

【００３５】尚、本発明は、上記の各発明のデータ復調
回路を組込んだ半導体装置でもあり、さらに、これらの
半導体装置を組込んだ記録再生装置を構成することもで
きる。

【００３６】

【発明の実施の形態】以下、図面を用いて本発明の実施
の形態を詳細に説明する。

【００３７】図１は、本発明の実施の形態におけるデー
タ復調器の構成を示すブロック図である。このデータ復
調器は、先に説明した図１４の回路構成に対して、周波
数リミッタ１７と初期位相合せ回路１８と転換ルート切
換え回路１９が追加されたものである。尚、以下の説明
ではデータ復調回路をデータ復調器と表現する。

【００３８】すなわち、このデータ復調器は、加減算器
１とメインカウンタ２と位相比較器３とアキュムレータ
７と除算器１２と小数処理回路１３と加減算器１４と波
形成形器１５と不正データ検出リセット回路１６と周波
数リミッタ１７と初期位相合せ回路１８と転送レート切
換え回路１９とによって構成されている。また、位相比
較器３は、位相ラッチ回路４と不感帯回避回路５とタイ
ミング生成回路５Ａとカウント値先読み回路５Ｂと加減
算器６とによって構成されている。さらに、アキュムレ
ータ７は、加減算器８とラッチ回路９と乗算器１０と加
減算器１１とによって構成されている。

【００３９】図８及び図１４と同一部分については先に
説明したので、重複を避けるためにその説明を省略し、
本発明に関わる周波数リミッタ１７と初期位相合せ回路
１８と転換ルート切換え回路１９について詳細に説明す
る。

【００４０】先ず、周波数リミッタ１７について説明す
る。先の従来技術で説明したように、加減算器１４にて
帰還量の△Ｆが帰還されるが、この△Ｆの値が正の値で
大きすぎても、負の値で大きすぎても異常な同期状態に
なることがある。すなわち、前述した図１２における、
基準パルス間隔と同期状態とのタイミング図を用いて説
明を行う。この場合、再生データは２μｓ、３μｓ、４
μｓと３種あり、各Ｔｎフェーズで書かれた内部クロッ
クと同期しており、正常同期している状態にある。

【００４１】また、同期状態を入力データ周波数ＶＳと
ＰＬＬ内部同期周波数との関係で示すと、図１５のグラ
フのようになる。すなわち、同図は、ＰＬＬ内部同期周
波数の中心値における入力データ周波数が２５０ＫＨｚ
（４μｓ）のときの同期状態と、ＰＬＬ内部同期周波数
の中心値における入力データ周波数が３７５ＫＨｚ（３
μｓ）のときの同期状態と、ＰＬＬ内部同期周波数の中
心値における入力データ周波数が５００ＫＨｚ（２μ
ｓ）のときの同期状態とを示している。

【００４２】図１５のグラフで、例えば２５０ＫＨｚの
周波数で同期した後に、入力周波数を変動させると、矢
印方向の同期周波数の範囲でＰＬＬ内部周波数が追従す
る。この時、ＰＬＬ内部同期周波数が上限値および下限
値の設定範囲であるならば、入力データ周波数範囲に限
定した範囲では同期ができる。ここで、仮に、上限値、
下限値の制限をなくした状態でＰＬＬ内部周波数の周波
数が追従できるようにすると、破線で示す範囲まで追従
することができることになり、さらに同期周波数の範囲
は広がる。

【００４３】しかし、この時に起こり得ることは異常同
期状態に陥ることである。図１５において、３７５ＫＨ
ｚの入力データ周波数に同期できる３つの同期状態が発
生する。この３つの同期状態の中心が正常同期状態であ
り、上方及び下方の同期状態は異常同期状態である。従
って、このような異常同期状態に陥らない様にするに
は、適切なＰＬＬ内部同期周波数の周波数リミッタを設
置することによって、目的の周波数と同期することが実
現できる。

【００４４】再び図１に戻って、加減算器１４の出力側
に周波数リミッタ１７を追加することによって、加減算
器１への帰還数値の上限値と下限値が決定される。これ
によって、ＰＬＬ内部同期周波数の周波数範囲が限定さ
れ、狙いとする入力データ周波数の同期状態が保証され
る。

【００４５】ちなみに、この実施の形態では１６ＭＨｚ
のクロックで動作しており、ＰＬＬの同期周波数中心値
は１周期１６カウントであり、時間換算で１μｓで動作
している。この時の周波数リミッタの設定は±４カウン
トに設定することで正常動作が実現できる。

【００４６】１周期が１６カウントに対して、周波数リ
ミッタの設定値は４カウントなので、ＰＬＬ内部周波数
としては、±２５％の上下限リミッタに相当することに
なる。

【００４７】また、周波数リミッタの範囲を少なくする
弊害として、狙う入力データの周波数変動が大きいと、
同期できなくなることが挙げられる。一方、周波数リミ
ッタを広げると、前述したように、異常同期状態が発生
する。したがって、狙った周波数範囲の合った周波数リ
ミッタを設定することが必要である。

【００４８】つぎに初期位相合せ回路１８について説明
する。本発明のデジタル回路のみで構成したＰＬＬ回路
に入力される再生データにおいて、通常時の読み出し状
態では、連続した周波数成分をもつデータであり、ＰＬ
Ｌ内部同期は保たれる。しかし、実際のデータ再生のた
めには、記録されているメディアをスピンドルモータで
回転し、かつ、ヘッドが所定のトラックへ移動してから
安定した再生データがデータ復調器へ与えられる。

【００４９】従って、前記のようなメディアを回転する
モータの回転数が定速に達しない起動過渡状態や、ヘッ
ドが移動中の状態での再生データが不安定な状態では、
再生データには同期すべき周波数以外の乱雑な周波数が
含また不正データが印加される。このため、不正データ
を印加した状態では、復調回路内の演算数値に異常な値
が残り、且つこの状態から正常なデータを入力しても、
内部演算数値の処理のため同期時間が長くなる欠点があ
る。したがって、この問題を解決するため初期位相合せ
回路１８が追加される。

【００５０】図１において、初期位相合せ回路１８は、
初期位相をリセットする回路の入力信号としては２種あ
る。すなわち、一つの信号は不正データリセット回路１
６の出力信号であるが、このタイミングは、前述の従来
技術で説明した通りである。

【００５１】もう一つの信号は読み出し許可信号である
が、これについては図１６を用いて説明する。すなわ
ち、図１６は、図１の初期位相合せ回路に入力される読
み出し許可信号のタイミング図である。この図は、横軸
に時間の経過を表して、各信号及び状態の時間的経緯を
示している。

【００５２】すなわち、同図において、第１の再生デー
タの不定状態は、パワーオンリセット信号である電源電
圧の立ち上がり初期化信号から、メディアを回転するス
ピンドルモータ許可信号によってスピンドルモータが起
動してからスピンドルモータが定速に達するまでの起動
過渡状態が終了するまでの期間である。そして、スピン
ドルモータが定速状態になると、再生データは正常デー
タの状態になり、読み出し許可信号が送出される。さら
に、定速状態において、ヘッド移動状態になると第２の
不定状態となり、読み出し許可信号も送出を停止する。
そして、ヘッドの移動が停止すると、再び再生データは
正常データとなる。

【００５３】すなわち、図１６において、再生データが
不定状態の期間において、読み出し許可信号がＬｏｗ状
態で初期位相合せ回路１８に入力されると、データ復調
器の内部演算処理内容が全て初期化される。また、読み
出し許可信号がＨｉｇｈになってから、再生データパル
スと同期したタイミングにより、メインカウンタ２の設
定値をウィンドウ中心値に設定した状態において、デー
タ復調器の初期化クリア状態が解除され、データ復調器
を再び動作させる。

【００５４】このことにより、初期化を解除する再生デ
ータパルスを基準として、データ復調器の動作が開始さ
れる。この時のデータ復調器の演算情報は初期状態から
動作し、再生データに追従した演算が開始される。ま
た、メインカウンタ２の設定がウインドウ中心値からの
スタートになるため、次の再生データパルスが図１２に
示すような２μｓ或いは３μｓ或いは４μｓに印加させ
ることから、位相比較がほぼ中心値からの引き込み動作
である過渡応答が実施できることによって同期時間が早
くできる。

【００５５】次に、転送レート切替え回路１９について
説明する。ＦＤＤ装置のような再生装置では、下位互換
性が必要であり、旧世代のフォーマットのメディアも再
生する必要がある。

【００５６】前述までの内容では５００Ｋｂｐｓ転送時
での説明を行ったが、実際には２５０Ｋｂｐｓ再生時の
切り替え機能が必要である。したがって、この切り替え
機能のため転送レート切り替え回路について、図１を用
いて説明する。

【００５７】図１のデータ復調器は全てデジタル回路の
みで構成されていることから、基本的には回路全体を動
作させるクロック周波数を変えることで簡単に転送レー
トを変更することができる。従って、前術の５００Ｋｂ
ｐｓでの動作クロックを１６ＭＨｚで動作させていたも
のを、８ＭＨｚにするだけで転送レートを半分の２５０
Ｋｂｐｓに変更することができる。

【００５８】但し、乗算器１０の値を変更して最適化す
れば、ＰＬＬ内部過渡応答特性の補正ができる。すなわ
ち、乗算器１０の値を増やすと応答特性が早くなり、逆
にＰＬＬ内部クロックのジッタが増大する。また、乗算
器１０の値を減らすと応答特性が遅くなり、逆にＰＬＬ
内部クロックのジッタが少なくなる。

【００５９】尚、図１に示す本発明のデータ復調器は、
上述したような本発明固有の手段のほかに、以下に述べ
るような各手段を備えている。

【００６０】すなわち、特性改善を達成するために改良
点の技術的手段としては、与えられたカウント情報に基
づき動作して同期信号を生成するメインカウンタと、こ
のメインカウンタと再生データの位相ずれを検出するた
めにメインカウンタのカウント値をラッチする位相ラッ
チ回路と、この位相ラッチ回路の出力から位相差情報を
生成し、この位相差情報を蓄積した累積情報と上記位相
差情報をとを加減算し、この加減算結果を任意の値ｎで
除算した値の整数値を補正値としてメインカウンタの設
定値に加減算し、その結果をメインカウンタに与える手
段とを備えたデータ復調器において、不正な再生データ
を検知した場合に検知後の再生データの同期化処理の応
答を早くする手段を備えている。

【００６１】そして、同期化処理応答を早くする手段
は、連続する再生データのパルス間隔を監視して不正な
タイミングを検知した場合にデータ復調器全体をリセッ
トする回路と、リセット後に再生データへの同期信号の
応答を速くするために、特定数の再生データが入力され
るまで帰還利得を高くして、特定数の再生データが入力
されると帰還利得を小さくする切り替え回路とによって
構成することができる。

【００６２】また、上記の目的を達成するための別の手
段として、与えられたカウント情報に基づき動作して同
期信号を生成するメインカウンタと、このメインカウン
タと再生データの位相ずれを検出するために、メインカ
ウンタのカウント値をラッチする位相ラッチ回路と、こ
の位相ラッチ回路の出力から位相差情報を生成し、この
位相差情報を蓄積した累積情報と位相差情報をとを加減
算し、この加減算結果を任意の値ｎで除算した値の整数
値を補正値としてメインカウンタの設定値に加減算し、
その結果をメインカウンタに与える手段とを備えたデー
タ復調器において、補正値を得るために、ｎで除算処理
されて切り捨てられる小数部分の累積による誤差の影響
を小さくする手段を備えたものである。

【００６３】さらに、補正値を得るためにｎで除算処理
されて切り捨てられる小数部分の累積による誤差の影響
を小さくする手段として、小数部分を特定の値で乗算し
てその結果の整数部を取り出す桁上げ計算回路を複数種
有し、且つ、カウントフェーズを判断する切り替えタイ
ミング信号を元にカウントフェーズを認識する回路を有
し、さらに、カウントフェーズによって前記の複数の桁
上げ計算回路の結果のうちから一つを選択する回路を有
し、桁上げ回路の結果を前記の除算処理された整数値に
加算するように回路構成したことを特徴とする。

【００６４】尚、ここで再生データのパルスとパルスの
間で繰り返される、メインカウンタのカウント値のロー
ドから、値が“０”となって再ロードするまでを一つの
カウントフェーズと呼ぶことにして、再生データパルス
が入力された直後のカウントフェーズをＴ１フェーズ、
その次をＴ２フェーズとして、次の再生データパルスが
入力されるまで順番にＴ３フェーズ、Ｔ４フェーズ等と
呼び、これらを総称してＴｎフェーズと呼ぶことにす
る。

【００６５】また、上記の目的を達成するための別の手
段として、与えられたカウント情報に基づき動作して同
期信号を生成するメインカウンタと、このメインカウン
タと再生データの位相ずれを検出するために、メインカ
ウンタのカウント値をラッチする位相ラッチ回路と、こ
の位相ラッチ回路の出力から位相差情報を生成し、この
位相差情報を蓄積した累積情報と位相差情報をとを加減
算し、この加減算結果を任意の値ｎで除算した値の整数
値を補正値としてメインカウンタの設定値に加減算し、
その結果をメインカウンタに与える手段とを備えたデー
タ復調器において、再生データの入力タイミングから入
力されたデータの処理を行うまでに必要な遅延時間のた
めに生じる不感帯を回避する手段を備えたものである。

【００６６】そして、不感帯を回避する手段としては、
再生データのエッジで取り込んだメインカウンタの値を
保持する位相ラッチ回路に対し、再生データの入力タイ
ミングから入力されたデータの処理を行うまでに必要な
遅延時間より十分に大きなカウント値だけメインカウン
タの値に対して進んだカウント値を与えるカウント値先
読み回路を有し、入力された再生データとは非同期に、
再生データの位相情報を累積位相ラッチ回路に取り込ん
で補正値の処理を行うタイミングを生成する非同期タイ
ミング生成回路を備えたものである。

【００６７】また、カウント値先読み回路として、位相
ラッチに保持された値から３を減算する減算回路と、メ
インカウンタのカウント開始値を保持するラッチと、減
算回路の出力値が負になった場合にカウントフェーズが
次のフェーズに変わったものとして、ラッチに保持され
たカウント開始値に戻って再びカウントダウンするカウ
ント値を算出する回路と、減算回路の値が正か負かを判
断するコンパレータと、コンパレータの出力を入力ポー
トの選択信号とするセレクタとを備える。

【００６８】ここのような構成によって、減算回路の出
力が正のときには減算回路の出力を直接出力し、減算回
路の出力が負の場合にはカウントフェーズが次のフェー
ズに移ったと想定して、ラッチに保持されたカウント開
始値に戻って再びカウントダウンするカウント値を出力
することができ、メインカウンタに対して３カウントだ
け先に進んだカウント値を得ることができる。これによ
り、予め不感帯に位置する再生データがわかるので、不
感帯を回避する処理を行うことができる。

【００６９】また、非同期タイミング生成回路として、
再生データが入力されるとセットされ、それに対応する
同期復調データが出力されるまでその状態を保持する第
１のフリップフロップと、メインカウンタの出力が２に
なった時のみ出力を有効にする第１の数値コンパレータ
と、第１の数値コンパレータの出力が有効になった時に
第１のフリップフロップに保持された値を出力に出す第
２目のフリップフロップと、メインカウンタの出力が１
になったとき時のみ出力を有効にする第２の数値コンパ
レータと、メインカウンタの出力が０になったとき時の
み出力を有効にする第３の数値コンパレータと、第２の
フリップフロップの出力をマスク信号として第２の数値
コンパレータの出力をゲートする第１のＡＮＤ回路と、
第２のフリップフロップの出力をマスク信号として第３
の数値コンパレータの出力をゲートするとともに出力を
第１のフリップフロップのリセット信号とする第２のＡ
ＮＤ回路とを備えている。

【００７０】これにより、メインカウンタの値がカウン
ト開始値から３までの間に再生データの入力があった場
合には、同一のカウントフェーズ内においてその再生デ
ータに対する位相差情報の処理をメインカウンタの値が
１になった時に行い、同期復調リードデータの出力をメ
インカウンタの値が０になった時に行う。一方、メイン
カウンタの値が２から０の時に再生データの入力があっ
た場合には、次のカウントフェーズ内においてその再生
データに対する位相差情報の処理をメインカウンタの値
が１になった時に行い、同期復調リードデータの出力を
メインカウンタの値が０になった時に行うことができ
る。すなわち、これによって、本来不感帯に位置する再
生データについては次のカウントフェーズに処理を先送
りすることができる。

【００７１】具体的な実施例を図１を用いて説明する。
メインカウンタ２は、基準カウント初期値Ｗｏと帰還量
ΔＦを加減算した加減算器１の出力をカウントの開始値
としてロードし、ダウンカウントを行う回路である。こ
のメインカウンタ２はアナログＰＬＬ回路の１／ｎクロ
ック出力に相当する。また、位相比較器３は、位相ラッ
チ回路４、不感帯回避回路５、タイミング生成回路５
Ａ、カウント値先読み回路５Ｂ、加減算器６によって構
成されている。

【００７２】この位相比較器３が図８と異なる点は、不
感帯回避回路５が追加されているところであるが、この
不感帯回避回路５の内部のカウント値先読み回路５Ｂ
は、メインカウンタ２の出力値をラッチした値に対して
常に３カウント進んだ値を出力する為、メインカウンタ
２より常に３カウント進んだ仮想的なカウンタの位相ラ
ッチと想定することができる。

【００７３】位相ラッチ回路４は、再生データの入力エ
ッジでその時のメインカウンタ２の出力値をラッチする
回路である。ここでラッチされた値は不感帯回避回路５
の入力となる。不感帯回避回路５は、加減算器１の出力
と、メインカウンタ２の出力と、再生データとを入力と
して、メインカウンタ２に加減算器１の出力のロードを
促す信号と、アキュムレータ７のラッチ回路９が位相情
報をラッチするタイミング信号と、Ｔｎフェーズ切り替
えのタイミング信号と、メインカウンタ２のカウントフ
ェーズに同期した復調リードデータを生成するタイミン
グ信号とを出力する。

【００７４】また、不感帯回避回路５は、位相ラッチ回
路４に保持されているカウント値に対して３カウント進
んだ値Ｔを出力する。出力Ｔの値は加減算器６に入力さ
れて、中心値Ｃとの差（Ｔ−Ｃ）を位相情報Δθｋとし
て、次段の加減算器８と乗算器１０に入力される。加減
算器８とラッチ回路９などで構成されるアキュムレータ
７は、位相情報を累積加算する回路である。

【００７５】乗算器１０は、位相情報Δθｋに対してｍ
倍もしくはｍ’倍（ｍ＜ｍ’）の値を算出する回路であ
る。ｍ倍あるいはｍ’倍の切り替えは乗算器６のもう一
つの入力信号により切り替わえが行われる。

【００７６】次に、アキュムレータ７のラッチ回路９と
乗算器１０の出力の加減算を行う加減算回路１１によ
り、位相の累積情報（Δθｋ＋Σｋ−１Δθ）と最新の
位相情報をｍ倍（またはｍ’倍）した情報ｍ×Δθｋ
（またはｍ’×Δθｋ）の加減算値を出力する。

【００７７】さらに、加減算器１１の出力値｛（１＋
ｍ）・Δθｋ＋Σｋ−１Δθ｝は除算器１２によって１
／ｎに除算され｛（１＋ｍ）・Δθｋ＋Σｋ−１Δθ｝
／ｎとなる。そして、除算値の整数部は加減算器１４に
直接入力され、小数部は少数処理回路１３を介して加減
算器１４に入力される。

【００７８】小数処理回路１３は、除算器１２によって
切り捨てられた小数部を累積加算して、対応するカウン
トフェーズ（Ｔ１、またはＴ２、またはＴ３、またはＴ
４）に合う累積誤差の整数部を出力する。また、加減算
器１４は小数の累積加算分を除算結果の整数部に加えて
帰還量ΔＦとして加減算器１に入力する。

【００７９】波形成型器１５は、再生データが入力され
たときに不感帯回避回路５から出力されるメインカウン
タ２のカウント周期に同期したリーリードデータ生成タ
イミング信号から、復調されたリードデータを出力す
る。

【００８０】不正データ検出リセット回路１６は、再生
データと、不感帯回避回路５から出力されリードデータ
生成タイミング信号と、同じく不感帯回避回路５から出
力されるＴｎフェーズ切り替えタイミング信号とから、
現在のフェーズに入る再生データのパルス間隔範囲を算
出して、もし範囲からはずれている場合には再生データ
は誤ったデータと判断して、メインカウンタ２、位相比
較器３の位相ラッチ回路４、アキュムレータ７のラッチ
回路９、及び小数処理回路１３をリセットする信号を供
給して、復調回路全体をリセットする。

【００８１】また、リセット後に入力される再生データ
のパルス数をカウントして、８個のパルスが入力される
まで、乗算器１０の入力につながっている利得切り替え
信号により乗算器１０の利得は高くし、リセット後に８
個の再生データが入力された時点で利得を低くする信号
を生成する。

【００８２】上記のような回路構成により、再生データ
が入力された時の位相情報をΔθｋとすると、 ΔＦ＝｛（１＋ｍ）・Δθｋ＋Σｋ−１Δθ｝／ｎ（１）で得られる帰還量をメインカウンタ２の基準カウンタ初
期値Ｗｏに加えてロードし、カウンタのカウントフェー
ズの周期を変化させるようにする。上の式（１）におい
て、ｍとｎの値を適当な値にすることにより、位相差が
減衰振動的に小さくなりＰＬＬ回路が構成される。

【００８３】次に、図１に示す回路の具体的な実施例に
ついて説明する。まず、不正データ検出リセット回路１
６について述べる。図２は、図１のデータ復調器におけ
る不正データ検出リセット回路の内部詳細図である。

【００８４】まず、この不正データ検出リセット回路の
構成について説明する。不正データ検出リセット回路
は、再生データ入力を入力とするパルス数カウンタ２１
と、再生データを入力としてパルスとパルスの間隔をカ
ウントするパルス間隔カウンタ２２と、アキュムレータ
ラッチタイミングをリセット信号として使用し、Ｔｎフ
ェーズ切り替えタイミング信号で与えられる信号を順次
カウントして、現在のカウントフェーズがどのフェーズ
であるかを認識するＴｎフェーズ検出回路２３と、パル
ス間隔カウンタ２２のカウント値とＴｎフェーズ検出回
路２３の出力から不正間隔を検出する不正間隔検出回路
２４とによって構成されている。

【００８５】次に、図２の不正データ検出リセット回路
の動作を説明する。パルス間隔カウンタ２２は、隣り合
う再生データの間隔をカウントして、そのカウント値を
不正間隔検出回路２４に入力する。さらに、Ｔｎフェー
ズ検出回路２３は、Ｔｎフェーズ切り替えタイミング信
号から現在のカウンタのフェーズがＴ１、Ｔ２、Ｔ３、
Ｔ４のいずれかであるかを検出し、不正間隔検出回路２
４に入力する。

【００８６】そして、不正間隔検出回路２４は、Ｔｎフ
ェーズ検出回路２３とパルス間隔カウンタ２２の出力信
号から、入力された再生データが正規のタイミング内に
無い場合には、ラッチ回路全体及びパルス数カウンタを
リセットする信号を出力する。尚、パルス数カウンタ２
１は、リセットが解除されてから再生データのパルス数
が特定のカウント数に達するまでは利得をｍ’倍にし
て、その後はｍ倍に切り替えるための利得切り替え信号
を生成する。

【００８７】次に、図１のデータ復調器における小数処
理回路１３について説明する。図３は、図１のデータ復
調器における小数処理回路の詳細構成を示すブロック図
である。同図において、カウンタ３５は、アキュムレー
タラッチタイミングとＴｎ切り替え信号タイミングか
ら、現在のカウントフェーズがＴ１、Ｔ２、Ｔ３、Ｔ４
のいずれのフェーズかを認識する回路であり、各フェー
ズに対応して有効になる信号を出力する。

【００８８】Ｔ２桁上計算回路３１は、図１の除算器１
２の小数切り捨て部を入力として、Ｔ２フェーズにおけ
る桁上げ値を算出し、その値をセレクタ３４の一つの入
力として与える。また、Ｔ３桁上計算回路３２は、図１
の除算器１２の小数切り捨て部を入力として、Ｔ３フェ
ーズにおける桁上げ値を算出し、その値をセレクタ３４
の他の一つの入力として与える。さらに、Ｔ４桁上計算
回路３３は、図１の除算器１２の小数切り捨て部を入力
として、Ｔ４フェーズにおける桁上げ値を算出し、その
値をセレクタ３４のさらに他の入力として与える。セレ
クタ３４は、カウンタ３５のＴ１、Ｔ２、Ｔ３、Ｔ４を
選択信号としてＡ、Ｂ、Ｃの入力を選択する。

【００８９】次に、図３の小数処理回路の動作について
説明する。Ｔ１、Ｔ２、Ｔ３、Ｔ４のそれぞれのフェー
ズにおける帰還量をＦ１、Ｆ２、Ｆ３、Ｆ４とすると、
それぞれの計算値は次のようになる。

【００９０】Ｆ１＝ＩＮＴ（Ａ／ｎ）（２）よって、Ｔ１フェーズにおける小数処理の出力は０とな
る。

【００９１】また、Ｆ１＋Ｆ２＝２×ＩＮＴ（Ａ／ｎ）
＋ＩＮＴ｛２×ＵＺ（Ａ／ｎ）｝であることから、Ｆ２＝ＩＮＴ（Ａ／ｎ）＋ＩＮＴ｛２×ＵＺ（Ａ／ｎ）｝（３）よってＴ２フェーズにおける小数処理の出力はＩＮＴ
｛２×ＵＺ（Ａ／ｎ）｝である。

【００９２】さらに、Ｆ１＋Ｆ２＋Ｆ３＝３×ＩＮＴ
（Ａ／ｎ）＋ＩＮＴ｛３×ＵＺ（Ａ／ｎ）｝であること
から、Ｆ３＝ＩＮＴ（Ａ／ｎ）＋ＩＮＴ｛３×ＵＺ（Ａ／ｎ）｝−ＩＮＴ｛２×ＵＺ（Ａ／ｎ）｝（４）よって、Ｔ３フェーズにおける小数処理の出力は、ＩＮ
Ｔ｛３×ＵＺ（Ａ／ｎ）｝−ＩＮＴ｛２×ＵＺ（Ａ／
ｎ）｝となる。

【００９３】そして、Ｆ１＋Ｆ２＋Ｆ３＋Ｆ４＝４×Ｉ
ＮＴ（Ａ／ｎ）＋ＩＮＴ｛４×ＵＺ（Ａ／ｎ）｝である
ことから、Ｆ４＝ＩＮＴ（Ａ／ｎ）＋ＩＮＴ｛４×ＵＺ（Ａ／ｎ）｝−ＩＮＴ｛３×ＵＺ（Ａ／ｎ）｝（５）よって、Ｔ４ェーズにおける小数処理の出力は、ＩＮＴ
｛２×ＵＺ（Ａ／ｎ）｝―ＩＮＴ｛４×ＵＺ（Ａ／
ｎ）｝−ＩＮＴ｛３×ＵＺ（Ａ／ｎ）｝となる。

【００９４】ただし、上記の各式においてＡは加減算器
１４の出力、ｎは除算器１２の除数、ＩＮＴ（Ｘ）はＸ
の整数部、ＵＺ（Ｘ）はＸの小数部を意味する。

【００９５】上記の各式において、Ａ／ｎが帰還量の小
数部入力に相当するので、図３の小数処理回路におい
て、Ｔ２桁上計算回路３１は、小数部入力を２倍にした
場合の整数部の値を出力とする。また、Ｔ３桁上計算回
路３２は、小数部入力を３倍した値の整数部から２倍に
した整数部の値を減算した値を出力とする。さらに、Ｔ
４桁上計算回路３２は、小数部入力を４倍した値の整数
部から３倍にした整数部の値を減算した値を出力とす
る。

【００９６】図３において、カウンタ３５はアキュムレ
ータ取り込み信号でリセットされ、その後に入力される
小数処理タイミング信号を数えて、１番めの立ち上がり
でＴ１のみがＨｉｇｈレベルになる。２番めの立ち上が
りでＴ２出力が変わってＨｉｇｈレベルになり、以降、
Ｔ３、Ｔ４の順にＨｉｇｈレベルになる。なお、Ｔ４以
降は上記のデータの入力と判断されるので小数処理の出
力は意味を持たない。

【００９７】図３において、セレクタ３４は、入力端子
に接続されたカウンタ３５の出力Ｔ１、Ｔ２、Ｔ３、Ｔ
４を切り替え信号として、各信号がＨｉｇｈになるのに
応じて、１対１でそれぞれ、“０”、または、“Ｔ２桁
上計算回路３１の出力”、または、“Ｔ３桁上計算回路
３２の出力”、または、“Ｔ４桁上計算回路３３の出
力”をそれぞれ出力信号とする。

【００９８】上記の処理結果を累積桁上げとして、図１
の加減算器１４に入力して、除算器１２の整数出力と加
算して帰還量とすることにより、小数の累積加算による
誤差は小数以下の値にすることができる。

【００９９】図４の（ａ）は、少数の累積誤差処理を行
わない場合の再生データとＴｎフェーズのタイミング図
であり、（ｂ）は少数の累積誤差処理を行う場合の再生
データとＴｎフェーズのタイミング図である。すなわ
ち、同図(ｂ)のように少数の累積誤差処理を考慮するこ
とによって、カウントフェーズＴ２、Ｔ３、Ｔ４は、そ
れぞれ、帰還量ΔＦが、ΔＦ′２、ΔＦ′３、ΔＦ′４
補正されている状態がわかる。

【０１００】次に、図１のデータ復調器における不感帯
回避回路５について説明する。図５は、図１のデータ復
調器における不感帯回避回路の詳細ブロック図である。
図５において、不感帯回避回路は、カウンタの出力値と
再生リードデータからメインカウンタの値に同期したア
キュムレータラッチタイミング信号、及びリードデータ
生成タイミング信号、及びカウンタロードタイミング信
号、及びＴｎフェーズ切り替え信号を出力するタイミン
グ生成回路５Ａと、メインカウンタ２の値をラッチした
位相ラッチ回路４の値に対して、不感帯を回避する為
に、位相値から帰還量を処理するのに必要な時間より長
めのカウント値分（例えば３）だけ、メインカウンタの
値を先読みするカウント値先読み回路５Ｂとにより構成
されている。

【０１０１】タイミング生成回路５Ａは、メインカウン
タ２の出力値が２のときに出力がＨｉｇｈレベルになる
２カウントコンパレータ４１と、メインカウンタの出力
値が１のときに出力がＨｉｇｈレベルになる１カウント
コンパレータ４２と、メインカウンタ２の出力値が０の
ときに出力がＨｉｇｈレベルになる０カウントコンパレ
ータ４３と、再生データが入力されたことを保持するＤ
フリップフロップ回路４４と、メインカウンタ２の値が
２になった時すなわちに２カウントコンパレータ４１の
出力がＨｉｇｈになったときにＤフリップフロップ回路
４４の出力レベルを保持するＤフリップフロップ回路４
５と、Ｄフリップフロップ回路４５の出力を一方の入力
とし、１カウントコンパレータ４２の出力をもう一方の
入力とするＡＮＤ回路４６と、Ｄフリップフロップ回路
４５の出力を一方の入力とし、０カウントコンパレータ
４３の出力をもう一方の入力とするＡＮＤ回路４７と、
０カウントコンパレータ４３の出力を１カウント遅延さ
せる１カウント遅延器４８とによって構成されている。

【０１０２】また、カウント値先読み回路５Ｂは、再生
データの入力に同期して保持されたメインカウンタ２の
出力を保持する位相ラッチ回路４の出力値から３だけ減
算する減算回路５１と、メインカウンタ２へのロード値
である加減算回路１の出力を保持するラッチ回路５２
と、減算回路５１の出力が正の値か負の値かを認識して
切り替え信号を出力するコンパレータ５３と、コンパレ
ータ５３から出力された信号を切り替え信号とするセレ
クタ５４と、減算回路５１の出力値が負になった場合に
カウントフェーズが次のフェーズに変わったものとし
て、ラッチ回路５２に保持されたカウント開始値に戻っ
て再びカウントダウンするカウント値を算出する次フェ
ーズカウント値算出回路５５とによって構成されてい
る。

【０１０３】次に、図５の不感帯回避回路の詳細な動作
について説明する。

【０１０４】再生データが入力されると、その信号の立
ち上がりでＤフリップフロップ回路４４はＤ端子に接続
されたＨｉｇｈレベル値を出力端子に出力する。Ｄフリ
ップフロップ回路４４の出力はＤフリップフロップ回路
４５のＤ入力に接続されており、メインカウンタ２の値
が２のときにＨｉｇｈレベルを出力する２カウントコン
パレータ４１の立ち上がりでその値を取り込んで出力す
る。したがって、メインカウンタ２の値が２になったと
きに新たな再生データが入力されていなければＤフリッ
プフロップ回路４５の出力はＬｏｗレベルになり、新た
な再生データが入力されていれば出力はＨｉｇｈレベル
になる。

【０１０５】Ｄフリップフロップ回路４５の出力はＡＮ
Ｄ回路４６の一方の入力端子に接続されており、Ｄフリ
ップフロップ回路４５の出力がＨｉｇｈレベルの時にＡ
ＮＤ回路４６のもう一方の入力信号のレベルを出力する
マスク回路を構成する。ＡＮＤ回路４６のもう一方の入
力は１カウントコンパレータ４２の出力であるが、１カ
ウントコンパレータ４２は、メインカウンタ２の値が１
の時に出力がＨｉｇｈレベルになって、ＡＮＤ回路４６
を介してアキュムレータ７のラッチ回路９の取り込み信
号になる。したがって、アキュムレータ７の取り込みは
メインカウンタが２になるまでに再生データが入力され
た場合において、メインカウンタ２の値が１になった瞬
間に行われる。

【０１０６】ここで、ＡＮＤ回路４７の出力は同時にＤ
フリップフロップ回路４４のリセット端子に接続されて
いる。したがって、アキュムレータ７の取り込み信号が
生成されると同時にＤフリップフロップ回路４４はリセ
ットされ、新たな再生データが入力されるのを待つ状態
になる。

【０１０７】一方、メインカウンタ２の値が２〜０の時
に再生データが入力されたとすると、Ｄフリップフロッ
プ回路４４の出力がＨｉｇｈになる前にＤフリップフロ
ップ回路４５はＤ端子の値を取り込んで出力する。した
がって、この場合にＤフリップフロップ回路４５の出力
はＬｏｗレベルとなる。よって、ＡＮＤ回路４６の出力
は常にＬｏｗレベルとなり、メインカウンタ２の値が１
になった時点でもアキュムレータラッチ信号は有効にな
らない。

【０１０８】その後メインカウンタ２の値は０になっ
て、カウンタロード信号が有効になりメインカウンタ２
に新たな値がロードされる。この時点においてもＤフリ
ップフロップ回路４４のリセット信号は有効になってい
ないので、再生データを読み込んでいる状態はＤフリッ
プフロップ回路４４に保持される。その後、メインカウ
ンタ２のダウンカウントが進みメインカウンタ２の値が
再び２になった時点でＤフリップフロップ回路４４はＨ
ｉｇｈレベルになっているＤフリップフリップ４４の出
力を取り込んで出力はＨｉｇｈとなる。さらにメインカ
ウンタ２のダウンカウントが進み値が１になるとこの時
点でアキュムレータ７のラッチ信号が有効になる。

【０１０９】以上の処理手順で述べたように、メインカ
ウンタ２の値が２〜０のときに再生データが入力される
場合には、その処理は次のダウンカウントフェーズ後に
行われる。

【０１１０】アキュムレータラッチタイミングと同様
に、Ｄフリップフロップ回路４５の出力はＡＮＤ回路４
７の一方の入力端子にも接続されており、Ｄフリップフ
ロップ回路４５の出力がＨｉｇｈレベルの時にＡＮＤ回
路４７のもう一方の入力信号のレベルを出力するマスク
回路を構成する。ＡＮＤ回路４７のもう一方の入力は０
カウントコンパレータ４３の出力であるが、０カウント
ンパレータ４３はメインカウンタ２の値が０の時に出力
がＨｉｇｈレベルになって、ＡＮＤ回路４７を介して図
１の波形成形器１５に出力される。波形成型器１５はこ
れに同期して復調されたリードデータを出力する。した
がってメインカウンタ値が３以上の時に再生データが入
力された場合には同一のカウントフェーズでカウンタの
値が０のときに有効になり、メインカウンタ２の値が２
〜０のときに再生データが入力される場合には、次のカ
ウントフェーズでメインカウンタ２の値が０のときに有
効になる。

【０１１１】上記に説明した以外に０カウントコンパレ
ータ４３があるが、これはメインカウンタ２の値が０の
ときにＨｉｇｈレベルを出力して、メインカウンタ２に
新しい値をロードするタイミング信号を作る。また、１
カウント遅延器４８により０カウントコンパレータ４３
の出力から１カウント遅れた信号が出力される。この信
号はクロックのカウント周期に同期しておりこれが同期
信号になる。この信号は同時にカウントフェーズの切り
替わりを示す信号にもなり、図１の不正データ検出リセ
ット回路１６、小数処理回路１３に出力される。

【０１１２】図５におけるカウンタ値先読み回路５Ｂ
は、メインカウンタ２の値に対して３だけ減算した値を
処理情報として出力する回路であるが、その減算を行う
のが減算回路５１である。減算回路５１は入力値が２以
下の場合には出力は負の値になる。カウンタの値が負に
なることの実際の意味は、次のカウンタのフェーズに移
るということであり、負のときの先読み値を計算するた
めに、カウンタのロード値を元にして生成する。メイン
カウンタから３を減算した値とその減算回路５１の符号
によって先読みカウンタの値を減算回路５１からの出力
か、次フェーズカウント値算出回路５５の出力かをセレ
クタ５４によって切り替える。なお、ラッチ回路５２に
取り込むタイミングは、図１の小数処理回路１３と同時
タイミングとして、小数処理で帰還量が変化する直前の
値を取り込む。

【０１１３】図６は、メインカウンタのカウント値を３
カウント先読みする動作の説明のための摸式図である。
すなわち、３カウント先読みすることによって、メイン
カウタ値が同期信号に対して３カウントずれている様子
が示されている。

【０１１４】メインカウンタ２の値が初期値から３まで
の値の時に再生データが入力された場合、位相情報の演
算処理は同一のダウンカウントフェーズ内で、メインカ
ウンタ２が１になった瞬間に行われる。その処理結果は
帰還値として基準値に加減算されて、メインカウンタ２
の値が０になったときにメインカウンタ２にロードされ
る。小数の処理は位相処理の演算処理が行われたカウン
トフェーズの次のカウントフェーズ以降でメインカウン
タ２に新しい値がロードされて次のカウントで処理が行
われ、その結果はメインカウンタ２の値が０になった時
にメインカウンタ２にロードされる。

【０１１５】メインカウンタ２の値が２から０までの値
の時に再生データが入力された場合、位相情報の演算処
理は次のダウンカウントフェーズ内で、メインカウンタ
２が１になった瞬間に行われる。その処理結果は帰還値
として基準値に加減算されて、メインカウンタ２の値が
０になったときにメインカウンタ２にロードされる。小
数の処理は位相処理の演算処理が行われたカウントフェ
ーズの次のカウントフェーズ以降でメインカウンタ２に
新しい値がロードされて次のカウントで処理が行われ、
その結果はメインカウンタ２の値が０になった時にメイ
ンカウンタ２にロードされる。

【０１１６】先読みカウンタのロード値からカウント０
になるまでを同期信号の一つのフェーズとしてリードデ
ータの位相を取り込むことにより、帰還量の演算処理は
再生データの入力タイミングとは非同期に、次のフェー
ズの最初の部分で処理を行う。これにより、位相情報を
処理する遅延時間のために生じる再生データの誤った取
り込みが防止できる。また、再生データの位相情報とし
て取り込まれる値は、ラッチされたメインカウンタ２の
値ではなく、メインカウンタ２の値を３カウント先読み
した値となる。このカウント値先読回路の値を内部的な
同期信号と考えることにより、タイミング生成回路５Ａ
で述べたメインカウンタ２の値が２〜０の時に再生デー
タを入力した場合に、処理が次のカウントフェーズに先
送りされることについても、タイミング生成回路５Ａの
ブロックで生成されるタイミング上の矛盾は無く、不感
帯で入力された再生データに関しても処理は正しく行わ
れる。

【０１１７】尚、図７は、本発明で不感帯に対する処理
を施した時の復調データのタイミング図である。図７と
図１１を比較すれば明らかなように、図７においては、
ｋ番目のデータは不感帯があっても処理されて再生デー
タが検知され、所定のタイミングで同期復調データが現
れている。

【０１１８】以上説明したように、実際の使われかたに
対応して書き継ぎ点などの不正タイミングに対する対応
や、不感帯の回避や、小数処理による累積誤差の最小化
などによって、安定した動作を実現することができる。

【０１１９】

【発明の効果】以上説明したように、本発明のデータ復
調器によれば、前述の従来技術による不正データに対す
る応答性改善とジッタ低減の改善に加えて、ＰＬＬ回路
での異常同期状態である、異常ロック状態を回避するこ
とができることにより、確実な同期状態を補償すること
ができる。

【０１２０】さらに、読み出し許可信号での初期化を行
い、且つ初期位相合わせを行うことにより、不正なデー
タ入力による演算結果のための同期時間が長くなること
を防止することができる。また、本発明の構成のＰＬＬ
回路において、異種転送レートでの再生データの動作も
可能となりかなり使い勝手がよくなる。

【図面の簡単な説明】

【図１】本発明の実施の形態におけるデータ復調器の構
成を示すブロック図

【図２】図１のデータ復調器における不正データ検出リ
セット回路の詳細ブロック図

【図３】図１のデータ復調器における小数処理回路の詳
細ブロック図

【図４】（ａ）は少数の累積誤差処理を行わない場合の
タイミング図（ｂ）は少数の累積誤差処理を行う場合のタイミング図

【図５】図１データ復調器における不感帯回避回路の詳
細ブロック図

【図６】メインカウンタのカウント値を３カウント先読
みする動作の説明のための摸式図

【図７】本発明で不感帯に対する処理を施した時の復調
データのタイミング図

【図８】特開平８―３６３８６公報に報告された従来技
術のデータ復調器のブロック図

【図９】メインカウンタにロードされるカウント開始値
と位相と帰還量との関係を示す摸式図

【図１０】書き継ぎの不連続点において、不正データ間
隔を検出できる場合と検出できない場合の同期信号の比
較を示す摸式図

【図１１】従来技術で不感帯に対する対応ができていな
い場合の復調データのタイミング図

【図１２】フレキシブル磁気装置における再生データの
基準パルス間隔と、同期信号の周期を１ｕｓにしたとき
の同期信号のフェーズの関係を示すタイミング図

【図１３】再生データと同期信号の変化の関係を示すタ
イミング図

【図１４】特開平９―３２１６１５公報に報告された従
来技術のデータ復調器のブロック図

【図１５】同期状態を、入力データ周波数ＶＳとＰＬＬ
内部同期周波数との関係で示すグラフ

【図１６】図１に示すデータ復調器の初期位相合せ回路
に入力される読み出し許可信号のタイミング図

【符号の説明】

１加減算器２メインカウンタ３位相比較器４位相ラッチ回路５不感帯回避回路５Ａタイミング生成回路５Ｂカウント値先読み回路６加減算器７アキュムレータ８加減算器９ラッチ回路１０乗算器１１加減算器１２除算器１３小数処理回路１４加減算器１５波形整形器１６不正データ検出リセット回路１７周波数リミッタ１８初期位相合せ回路１９転送レート切替え回路２１パルス数カウンタ２２パルス間隔カウンタ２３Ｔｎフェーズ検出回路２４不正間隔検出回路３１Ｔ２桁上計算回路３２Ｔ３桁上計算回路３３Ｔ４桁上計算回路３４セレクタ３５カウンタ４１２カウントコンパレータ４２１カウントコンパレータ４３０カウントコンパレータ４４、４５Ｄフリップフロップ回路４６、４７ＡＮＤ回路４８１カウント遅延器５１減算回路５２ラッチ回路５３コンパレータ５４セレクタ５５次フェーズカウント値算出回路

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5D044 GK10 GM12 GM14 GM15 5J106 AA05 BB09 CC21 DD13 DD17 DD42 DD44 FF02 GG13 HH09 KK03 KK25 KK30

Claims

【特許請求の範囲】

【請求項１】与えられたカウント情報値に基づいて動
作して同期信号を生成するメインカウンタと、前記同期
信号と入力される再生データとの位相差を検出するため
に、前記メインカウンタのカウント値を保持する位相ラ
ッチ回路と、前記位相ラッチ回路の出力信号に基づいて
位相差情報を生成し、前記位相差情報を蓄積した累積情
報と前記位相差情報とを加減算する加減算器と、前記加
減算器の加減算結果を任意の値で除算した整数値を補正
値として、前記メインカウンタの設定値に加減算し、補
正されたカウント情報値として前記メインカウンタに与
えるカウント情報入力手段とを備えたデータ復調回路で
あって、前記カウント情報入力手段から入力されるカウ
ント情報値の上限値と下限値を制限する周波数リミッタ
を設け、前記同期信号の周波数範囲を制限するように構
成したことを特徴とするデータ復調回路。
【請求項２】正規の再生データが出力されるタイミン
グで発生する読出し許可信号に基づいてリセットを解除
し、リセット解除後の最初の再生データと前記同期信号
との位相合わせを行う初期位相合わせ回路を備えたこと
を特徴とする請求項１に記載のデータ復調回路。
【請求項３】メディアへの転送レートを複数に切り替
える機能を有する再生データを処理するための転送レー
ト切換え回路を備えたことを特徴とする請求項１または
請求項２に記載のデータ復調回路。
【請求項４】与えられたカウント情報値に基づいて動
作して同期信号を生成するメインカウンタと、前記同期
信号と入力される再生データとの位相差を検出するため
に、前記メインカウンタのカウント値を保持する位相ラ
ッチ回路と、前記位相ラッチ回路の出力信号に基づいて
位相差情報を生成し、前記位相差情報を蓄積した累積情
報と前記位相差情報とを加減算する加減算器と、前記加
減算器の加減算結果を任意の値で除算した整数値を補正
値として、前記メインカウンタの設定値に加減算し、補
正されたカウント情報値として前記メインカウンタに与
えるカウント情報入力手段とを備えたデータ復調回路を
組み込んだ半導体装置であって、前記カウント情報入力
手段から入力されるカウント情報値の上限値と下限値を
制限する周波数リミッタを設け、前記同期信号の周波数
範囲を制限するように構成したデータ復調回路を組み込
んだことを特徴とする半導体装置。
【請求項５】正規の再生データが出力されるタイミン
グで発生する読出し許可信号に基づいてリセットを解除
し、リセット解除後の最初の再生データと前記同期信号
との位相合わせを行う初期位相合わせ回路を備えたデー
タ復調回路を組み込んだことを特徴とする請求項４に記
載の半導体装置。
【請求項６】メディアへの転送レートを複数に切り替
える機能を有する再生データを処理するための転送レー
ト切換え回路を備えたデータ復調回路を組み込んだこと
を特徴とする請求項４または請求項５に記載の半導体装
置。