JP2001154745A - 電流制御回路 - Google Patents
電流制御回路Info
- Publication number
- JP2001154745A JP2001154745A JP33932299A JP33932299A JP2001154745A JP 2001154745 A JP2001154745 A JP 2001154745A JP 33932299 A JP33932299 A JP 33932299A JP 33932299 A JP33932299 A JP 33932299A JP 2001154745 A JP2001154745 A JP 2001154745A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- current
- control circuit
- pnp transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/908—Inrush current limiters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】本発明は、一次側端子と二次側端子との間に配
置され、一次側から二次側に向かって流れる電流を制御
する電流制御回路に関し、電力損失や電圧降下を抑え
る。 【解決手段】抵抗Ｒ１に流れる過電流をＰＮＰトランジ
スタＱ５で検出し、そのＰＮＰトランジスタＱ５のコレ
クタの電圧よりもダイオードＤ６による電圧降下分だけ
下がった電圧で、ＭＯＳＦＥＴ Ｍ４を流れる電流の最
大値を決める。
置され、一次側から二次側に向かって流れる電流を制御
する電流制御回路に関し、電力損失や電圧降下を抑え
る。 【解決手段】抵抗Ｒ１に流れる過電流をＰＮＰトランジ
スタＱ５で検出し、そのＰＮＰトランジスタＱ５のコレ
クタの電圧よりもダイオードＤ６による電圧降下分だけ
下がった電圧で、ＭＯＳＦＥＴ Ｍ４を流れる電流の最
大値を決める。
Description
【０００１】
【発明の属する技術分野】本発明は、一次側端子と二次
側端子との間に配置され、一次側から二次側に向かって
流れる電流を制御する電流制御回路に関する。
側端子との間に配置され、一次側から二次側に向かって
流れる電流を制御する電流制御回路に関する。
【０００２】
【従来の技術】従来より、電源装置の電源出力端子と任
意の電子回路の電源入力端子との間に配置され、電源装
置の出力が所定の出力定格以内に納まるように突入電流
を防止する突入防止回路が知られている。
意の電子回路の電源入力端子との間に配置され、電源装
置の出力が所定の出力定格以内に納まるように突入電流
を防止する突入防止回路が知られている。
【０００３】また、二次側の電子回路の通常の動作範囲
内では最大負荷時であっても十分な電流を供給しつつ、
その二次側の電子回路においてショート等があっても発
煙・炎上等が生じないように過電流を検知する過電流検
知回路が知られている。
内では最大負荷時であっても十分な電流を供給しつつ、
その二次側の電子回路においてショート等があっても発
煙・炎上等が生じないように過電流を検知する過電流検
知回路が知られている。
【０００４】図４は、これら突入防止回路と過電流検出
回路の双方を備えた状態を示した図である。
回路の双方を備えた状態を示した図である。
【０００５】二次側には通常かなりの大容量のコンデン
サＣが配置されており、電源投入時にそのコンデンサＣ
の充電等のための突入電流が発生するが、この突入電流
により一次側電源装置が破損されないよう突入防止回路
が配置されている。またその突入防止回路と直列に、二
次側に接続された電子回路でショート等が生じても過電
流が流れないようにするための過電流検出回路が配置さ
れている。過電流検出回路で過電流が検出されるとその
検出結果は図示しない過電流認識回路に伝達され、過電
流認識回路で容認できないレベルの過電流が流れている
ことが認識されると、これも図示しない過電流制御回路
からの指示により過電流が抑えられる。
サＣが配置されており、電源投入時にそのコンデンサＣ
の充電等のための突入電流が発生するが、この突入電流
により一次側電源装置が破損されないよう突入防止回路
が配置されている。またその突入防止回路と直列に、二
次側に接続された電子回路でショート等が生じても過電
流が流れないようにするための過電流検出回路が配置さ
れている。過電流検出回路で過電流が検出されるとその
検出結果は図示しない過電流認識回路に伝達され、過電
流認識回路で容認できないレベルの過電流が流れている
ことが認識されると、これも図示しない過電流制御回路
からの指示により過電流が抑えられる。
【０００６】
【発明が解決しようとする課題】ここで、図４に示すよ
うな構成では、一次側から二次側に向かう電流経路上に
突入防止回路と過電流検出回路との双方が配置されてお
り、それぞれの回路で電力の損失や二次側の電圧降下を
来たし、これらに起因して二次側に接続された電子回路
の動作能力不足を生じたり、あるいはこの動作能力不足
が生じるのを回避するために突入防止回路や過電流検出
回路による損失をさらに抑制するための工夫による回路
規模や回路コストの増大を招くという問題がある。
うな構成では、一次側から二次側に向かう電流経路上に
突入防止回路と過電流検出回路との双方が配置されてお
り、それぞれの回路で電力の損失や二次側の電圧降下を
来たし、これらに起因して二次側に接続された電子回路
の動作能力不足を生じたり、あるいはこの動作能力不足
が生じるのを回避するために突入防止回路や過電流検出
回路による損失をさらに抑制するための工夫による回路
規模や回路コストの増大を招くという問題がある。
【０００７】また、図４に示すように突入防止回路と過
電流検出回路とを別々に備えると、それぞれ別々の回路
の設計・検証を行なう必要を生じ、そのための工数の増
大を招くという問題もある。
電流検出回路とを別々に備えると、それぞれ別々の回路
の設計・検証を行なう必要を生じ、そのための工数の増
大を招くという問題もある。
【０００８】本発明は、上記事情に鑑み、一次側から二
次側に向かって流れる電流を制御する電流制御回路にお
いて、電力の損失や電圧降下の少ない電流制御回路を提
供することを目的とする。
次側に向かって流れる電流を制御する電流制御回路にお
いて、電力の損失や電圧降下の少ない電流制御回路を提
供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成する本発
明の電流制御回路は、一次側端子と、二次側端子との間
に配置され、一次側から二次側に向かって流れる電流を
制御する電流制御回路において、一次側端子から二次側
端子に向かう電流経路に配置された第１の抵抗と、上記
電流経路の、上記第１の抵抗と二次側端子との間に、そ
の第１の抵抗に直列にドレインとソースが接続された、
ゲートに供給される電圧に応じた最大許容電流以下の電
流の通過を許容するＭＯＳＦＥＴと、上記第１の抵抗の
一次側にエミッタが接続されると共に上記第１の抵抗の
二次側にベースが接続されたＰＮＰトランジスタと、上
記ＰＮＰトランジスタのコレクタと上記ＭＯＳＦＥＴの
ゲートとの間に配置された、そのコレクタの電圧よりも
所定電圧だけ降下した電圧をそのゲートに供給する電圧
降下素子とを備えたことを特徴とする。
明の電流制御回路は、一次側端子と、二次側端子との間
に配置され、一次側から二次側に向かって流れる電流を
制御する電流制御回路において、一次側端子から二次側
端子に向かう電流経路に配置された第１の抵抗と、上記
電流経路の、上記第１の抵抗と二次側端子との間に、そ
の第１の抵抗に直列にドレインとソースが接続された、
ゲートに供給される電圧に応じた最大許容電流以下の電
流の通過を許容するＭＯＳＦＥＴと、上記第１の抵抗の
一次側にエミッタが接続されると共に上記第１の抵抗の
二次側にベースが接続されたＰＮＰトランジスタと、上
記ＰＮＰトランジスタのコレクタと上記ＭＯＳＦＥＴの
ゲートとの間に配置された、そのコレクタの電圧よりも
所定電圧だけ降下した電圧をそのゲートに供給する電圧
降下素子とを備えたことを特徴とする。
【００１０】本発明の電流制御回路では、上記第１の抵
抗に電流が流れと、この第１の抵抗の一次側と二次側と
の間にその流れた電流に比例する電圧が発生し、この電
圧により上記ＰＮＰトランジスタがオンとなったときに
そのＰＮＰトランジスタのコレクタから出力される信号
を、過電流検出信号とすることができる。また、過電流
発生時には、このコレクタに接続された電圧降下素子に
より、第１の抵抗と二次側端子との間に配置されたＭＯ
ＳＦＥＴのゲート・ソース間電圧が低くなり、ドレイン
電流が過電流検知電流より多少大きな電流値で定電流制
御される。
抗に電流が流れと、この第１の抵抗の一次側と二次側と
の間にその流れた電流に比例する電圧が発生し、この電
圧により上記ＰＮＰトランジスタがオンとなったときに
そのＰＮＰトランジスタのコレクタから出力される信号
を、過電流検出信号とすることができる。また、過電流
発生時には、このコレクタに接続された電圧降下素子に
より、第１の抵抗と二次側端子との間に配置されたＭＯ
ＳＦＥＴのゲート・ソース間電圧が低くなり、ドレイン
電流が過電流検知電流より多少大きな電流値で定電流制
御される。
【００１１】このように、本発明の電流制御回路によれ
ば、一次側端子と二次側端子との間に１つの抵抗（第１
の抵抗）と１つのＭＯＳＦＥＴを配置するだけで、すな
わち電力損失や電圧降下を最小限に抑えた上で、過電流
検出と突入防止との双方を行なう回路が実現する。
ば、一次側端子と二次側端子との間に１つの抵抗（第１
の抵抗）と１つのＭＯＳＦＥＴを配置するだけで、すな
わち電力損失や電圧降下を最小限に抑えた上で、過電流
検出と突入防止との双方を行なう回路が実現する。
【００１２】ここで、上記本発明の電流制御回路におい
て、上記電圧降下素子は、ＰＮＰトランジスタのコレク
タにアノードが接続されたダイオードであることが好ま
しく、あるいは上記電圧降下素子は、ＰＮＰトランジス
タのコレクタにカソードが接続されツェナーダイオード
であってもよい。
て、上記電圧降下素子は、ＰＮＰトランジスタのコレク
タにアノードが接続されたダイオードであることが好ま
しく、あるいは上記電圧降下素子は、ＰＮＰトランジス
タのコレクタにカソードが接続されツェナーダイオード
であってもよい。
【００１３】また、上記本発明の電流制御回路におい
て、上記電圧降下素子と並列にコンデンサが接続されて
なることが好ましい。
て、上記電圧降下素子と並列にコンデンサが接続されて
なることが好ましい。
【００１４】二次側に大容量のコンデンサが接続されて
いる場合において一次側の電源をオンにしたときや、二
次側のモータ起動時などにおいては、電圧降下素子の動
作時間遅延により過渡的に設定値以上の電流が流れると
いう問題が生じることがあるが、電圧降下素子と並列に
コンデンサを接続することにより、応答時間が短縮され
過度的な大電流の発生を抑えることができる。
いる場合において一次側の電源をオンにしたときや、二
次側のモータ起動時などにおいては、電圧降下素子の動
作時間遅延により過渡的に設定値以上の電流が流れると
いう問題が生じることがあるが、電圧降下素子と並列に
コンデンサを接続することにより、応答時間が短縮され
過度的な大電流の発生を抑えることができる。
【００１５】また、上記本発明の電流制御回路におい
て、上記ＰＮＰトランジスタのベースとそのＰＮＰトラ
ンジスタのエミッタとの間に第２の抵抗が接続されてな
ると共に、そのＰＮＰトランジスタのベースと上記第１
の抵抗の二次側が第３の抵抗を介在させて接続されたも
のであることが好ましく、この場合に、上記第２の抵抗
および上記第３の抵抗のうちの少なくとも一方が可変抵
抗であることが好ましい。
て、上記ＰＮＰトランジスタのベースとそのＰＮＰトラ
ンジスタのエミッタとの間に第２の抵抗が接続されてな
ると共に、そのＰＮＰトランジスタのベースと上記第１
の抵抗の二次側が第３の抵抗を介在させて接続されたも
のであることが好ましく、この場合に、上記第２の抵抗
および上記第３の抵抗のうちの少なくとも一方が可変抵
抗であることが好ましい。
【００１６】二次側の負荷によっては、どの電流値を越
えたときを過電流とするかを変更する必要を生じる場合
がある。ここで、第１の抵抗は電圧降下を小さく抑える
ために低インピーダンスで熱容量の高い抵抗が使用さ
れ、通常はその種類も限られる。したがって、二次側の
負荷の変更の度に第１の抵抗を変更するのでは非効率で
ある。そこで、上記のように、互いに直列に接続された
第２の抵抗と第３の抵抗を第１の抵抗に並列に接続し
て、それら第２の抵抗と第３の抵抗とで分圧するように
すれば、過電流として検出する電流値の変更が容易とな
る。ここで、第２の抵抗あるいは第３の抵抗を可変抵抗
とすることにより、その調整が一層容易となる。
えたときを過電流とするかを変更する必要を生じる場合
がある。ここで、第１の抵抗は電圧降下を小さく抑える
ために低インピーダンスで熱容量の高い抵抗が使用さ
れ、通常はその種類も限られる。したがって、二次側の
負荷の変更の度に第１の抵抗を変更するのでは非効率で
ある。そこで、上記のように、互いに直列に接続された
第２の抵抗と第３の抵抗を第１の抵抗に並列に接続し
て、それら第２の抵抗と第３の抵抗とで分圧するように
すれば、過電流として検出する電流値の変更が容易とな
る。ここで、第２の抵抗あるいは第３の抵抗を可変抵抗
とすることにより、その調整が一層容易となる。
【００１７】さらに、上記本発明の電流制御回路におい
て、上記ＰＮＰトランジスタのコレクタの信号を監視し
て、上記電流経路に所定の電流値以上の電流が所定時間
以上継続して流れたことが検知された場合に、上記ＭＯ
ＳＦＥＴのゲートに、そのＭＯＳＦＥＴを遮断状態にす
る電圧を供給する過電流制御回路部を備えることが好ま
しい。
て、上記ＰＮＰトランジスタのコレクタの信号を監視し
て、上記電流経路に所定の電流値以上の電流が所定時間
以上継続して流れたことが検知された場合に、上記ＭＯ
ＳＦＥＴのゲートに、そのＭＯＳＦＥＴを遮断状態にす
る電圧を供給する過電流制御回路部を備えることが好ま
しい。
【００１８】例えば負荷としてモータが接続されている
場合において、モータ起動時にはかなりの大電流が流れ
過電流検知信号はオンになるが、モータの回転数が上が
って一定になると電流値が減少し過電流の検知信号はオ
フとなる。これに対し、二次側の回路にショート等が生
じたときは、過電流検知信号はオン状態が続くことにな
る。
場合において、モータ起動時にはかなりの大電流が流れ
過電流検知信号はオンになるが、モータの回転数が上が
って一定になると電流値が減少し過電流の検知信号はオ
フとなる。これに対し、二次側の回路にショート等が生
じたときは、過電流検知信号はオン状態が続くことにな
る。
【００１９】そこで、上記のように、所定の電流値以上
の電流が所定時間以上継続して流れた場合にＭＯＳＦＥ
Ｔを遮断状態にすることにより、二次側の回路の正常な
動作を妨げることなく、過電流による発煙・炎上を防止
することができる。
の電流が所定時間以上継続して流れた場合にＭＯＳＦＥ
Ｔを遮断状態にすることにより、二次側の回路の正常な
動作を妨げることなく、過電流による発煙・炎上を防止
することができる。
【００２０】
【発明の実施の形態】以下、本発明の実施形態について
説明する。
説明する。
【００２１】図１は、本発明の電流制御回路の一実施形
態を示す回路図である。
態を示す回路図である。
【００２２】ここでは、一次側の電源が接続される一次
側端子ＩＮと、その一次側端子ＩＮに対するグランド端
子ＧＮＤ１と、この電流制御回路から２次側の電子回路
（図示せず）に電流を供給するための二次側端子ＯＵＴ
と、その二次側端子に対応するグランド端子ＧＮＤ２と
が備えられており、それらの端子の間に回路が構成され
ている。この電流制御回路は、一次側端子ＩＮから二次
側端子ＯＵＴと向かって流れる電流を制御する回路であ
る。
側端子ＩＮと、その一次側端子ＩＮに対するグランド端
子ＧＮＤ１と、この電流制御回路から２次側の電子回路
（図示せず）に電流を供給するための二次側端子ＯＵＴ
と、その二次側端子に対応するグランド端子ＧＮＤ２と
が備えられており、それらの端子の間に回路が構成され
ている。この電流制御回路は、一次側端子ＩＮから二次
側端子ＯＵＴと向かって流れる電流を制御する回路であ
る。
【００２３】一次側端子ＩＮから二次側端子ＯＵＴに向
かう電流経路に第１の抵抗Ｒ１が配置されており、ま
た、その電流経路の、第１の抵抗Ｒ１と二次側端子ＯＵ
Ｔとの間に、その第１の抵抗Ｒ１に直列にドレインとソ
ースが接続された、ゲートに供給される電圧に応じた最
大許容電流以下の電流の通過を許容するＭＯＳＦＥＴＭ
４とが配置されている。
かう電流経路に第１の抵抗Ｒ１が配置されており、ま
た、その電流経路の、第１の抵抗Ｒ１と二次側端子ＯＵ
Ｔとの間に、その第１の抵抗Ｒ１に直列にドレインとソ
ースが接続された、ゲートに供給される電圧に応じた最
大許容電流以下の電流の通過を許容するＭＯＳＦＥＴＭ
４とが配置されている。
【００２４】また、ここには、第１の抵抗Ｒ１の一次側
にエミッタが接続されるとともにその第１の抵抗Ｒ１の
二次側とベースが可変抵抗Ｒ３を介して接続されたＰＮ
ＰトランジスタＱ５が備えられており、さらに、そのＰ
ＮＰトランジスタＱ５のコレクタと、ＭＯＳＦＥＴ Ｍ
４のゲートとの間に、そのＰＮＰトランジスタＱ５のコ
レクタの電圧よりも所定電圧（例えば０．７Ｖ）だけ降
下した電圧をＭＯＳＦＥＴ Ｍ４のゲートに供給するダ
イオードＤ６（本発明にいう電圧降下素子の一例）が配
置されている。そのダイオードＤ６のアノードは、ＰＮ
ＰトランジスタＱ５のコレクタに接続され、そのダイオ
ードＤ６のカソードは、抵抗Ｒ７を介してＭＯＳＦＥＴ
Ｍ４のゲートに接続されている。
にエミッタが接続されるとともにその第１の抵抗Ｒ１の
二次側とベースが可変抵抗Ｒ３を介して接続されたＰＮ
ＰトランジスタＱ５が備えられており、さらに、そのＰ
ＮＰトランジスタＱ５のコレクタと、ＭＯＳＦＥＴ Ｍ
４のゲートとの間に、そのＰＮＰトランジスタＱ５のコ
レクタの電圧よりも所定電圧（例えば０．７Ｖ）だけ降
下した電圧をＭＯＳＦＥＴ Ｍ４のゲートに供給するダ
イオードＤ６（本発明にいう電圧降下素子の一例）が配
置されている。そのダイオードＤ６のアノードは、ＰＮ
ＰトランジスタＱ５のコレクタに接続され、そのダイオ
ードＤ６のカソードは、抵抗Ｒ７を介してＭＯＳＦＥＴ
Ｍ４のゲートに接続されている。
【００２５】また、ダイオードＤ６と並列にコンデンサ
Ｃ１３が配置されている。
Ｃ１３が配置されている。
【００２６】さらに、ＰＮＰトランジスタＱ５のコレク
タとグランド線ＧＮＤとの間には直列に２つの抵抗Ｒ１
１と抵抗Ｒ１２が配置されており、それら抵抗Ｒ１１と
抵抗Ｒ１２との接続点には、ＰＮＰトランジスタＱ５の
コレクタの信号（２つの抵抗Ｒ１１，Ｒ１２で分圧され
た状態の信号）を監視する制御回路１００が備えられて
いる。この制御回路１００は、後述する図２で示すよう
にして、一次側端子ＩＮと二次側端子ＯＵＴとの間の電
流経路に所定の電流値以上の電流が所定時間以上継続し
て流れたことが検知された場合に、ＭＯＳＦＥＴ Ｍ４
のゲートに、そのＭＯＳＦＥＴ Ｍ４を遮断状態にする
電圧を供給するためのものである。この制御回路１００
の作用の詳細は後述する。
タとグランド線ＧＮＤとの間には直列に２つの抵抗Ｒ１
１と抵抗Ｒ１２が配置されており、それら抵抗Ｒ１１と
抵抗Ｒ１２との接続点には、ＰＮＰトランジスタＱ５の
コレクタの信号（２つの抵抗Ｒ１１，Ｒ１２で分圧され
た状態の信号）を監視する制御回路１００が備えられて
いる。この制御回路１００は、後述する図２で示すよう
にして、一次側端子ＩＮと二次側端子ＯＵＴとの間の電
流経路に所定の電流値以上の電流が所定時間以上継続し
て流れたことが検知された場合に、ＭＯＳＦＥＴ Ｍ４
のゲートに、そのＭＯＳＦＥＴ Ｍ４を遮断状態にする
電圧を供給するためのものである。この制御回路１００
の作用の詳細は後述する。
【００２７】さらに、ＰＮＰトランジスタＱ５のエミッ
タとベースとの間には第２の抵抗Ｒ２が接続されてお
り、さらに、第１の抵抗Ｒ１の一次側と、ダイオードＤ
６のカソードとの間に抵抗Ｒ８が接続され、その接続点
とグランド線ＧＮＤとの間には、もう１つの抵抗Ｒ９と
ＮＰＮトランジスタＱ１０のコレクタ・エミッタが直列
に接続されている。そのＮＰＮトランジスタＱ１０のベ
ースには、制御回路１００から出力される制御信号
（ｂ）が伝達される。
タとベースとの間には第２の抵抗Ｒ２が接続されてお
り、さらに、第１の抵抗Ｒ１の一次側と、ダイオードＤ
６のカソードとの間に抵抗Ｒ８が接続され、その接続点
とグランド線ＧＮＤとの間には、もう１つの抵抗Ｒ９と
ＮＰＮトランジスタＱ１０のコレクタ・エミッタが直列
に接続されている。そのＮＰＮトランジスタＱ１０のベ
ースには、制御回路１００から出力される制御信号
（ｂ）が伝達される。
【００２８】さらに、二次側端子ＯＵＴと二次側のグラ
ンド端子ＧＮＤ２との間には、二次側の電圧を安定化す
るためのコンデンサＣ１４が配置されている。
ンド端子ＧＮＤ２との間には、二次側の電圧を安定化す
るためのコンデンサＣ１４が配置されている。
【００２９】この電流制御回路において、制御回路１０
０からの制御信号（ｂ）によりＮＰＮトランジスタＱ１
０がオン状態に保たれていると、一次側端子ＩＮの電圧
Ｖｃｃ１が２つの抵抗Ｒ８，Ｒ９で分圧されてＭＯＳＦ
ＥＴ Ｍ４のゲートに印加され、これにより、ＭＯＳＦ
ＥＴ Ｍ４は、オン状態となっている。二次側に負荷回
路が接続され、その負荷回路が正常に定常動作している
状態においては、この状態が保たれる。
０からの制御信号（ｂ）によりＮＰＮトランジスタＱ１
０がオン状態に保たれていると、一次側端子ＩＮの電圧
Ｖｃｃ１が２つの抵抗Ｒ８，Ｒ９で分圧されてＭＯＳＦ
ＥＴ Ｍ４のゲートに印加され、これにより、ＭＯＳＦ
ＥＴ Ｍ４は、オン状態となっている。二次側に負荷回
路が接続され、その負荷回路が正常に定常動作している
状態においては、この状態が保たれる。
【００３０】ここで、例えば負荷回路内でショートが発
生し、一次側端子ＩＮから二次側端子ＯＵＴに向けて過
電流が発生することを考える。
生し、一次側端子ＩＮから二次側端子ＯＵＴに向けて過
電流が発生することを考える。
【００３１】過電流と見なされる電流値は以下のように
して求めることができる。
して求めることができる。
【００３２】ＰＮＰトランジスタＱ５のベース・エミッ
タ間電圧Ｖｂｅは約０．６Ｖであり、第１の抵抗Ｒ１
は、第２の抵抗Ｒ２と可変抵抗Ｒ３とを加えた抵抗に対
して十分に小さな抵抗値を有しており、かつ、ＰＮＰト
ランジスタＱ５のベース電流が無視できるときは、過電
流として検出される電流Ｉｏｃは以下の式で与えられ
る。
タ間電圧Ｖｂｅは約０．６Ｖであり、第１の抵抗Ｒ１
は、第２の抵抗Ｒ２と可変抵抗Ｒ３とを加えた抵抗に対
して十分に小さな抵抗値を有しており、かつ、ＰＮＰト
ランジスタＱ５のベース電流が無視できるときは、過電
流として検出される電流Ｉｏｃは以下の式で与えられ
る。
【００３３】 Ｉｏｃ＝｛（Ｖｂｅ／Ｒ２）×（Ｒ２＋Ｒ３）｝／Ｒ１ ……（１） 但し、Ｒ１，Ｒ２,Ｒ３は、それぞれ抵抗Ｒ１，Ｒ２,Ｒ
３の各抵抗値である。
３の各抵抗値である。
【００３４】Ｖｂｅはほぼ一定であることから、上記
（１）式に従ってＲ１，Ｒ２，Ｒ３を決定することによ
り、所望の電流値の電流が流れることをもって過電流と
することができる。
（１）式に従ってＲ１，Ｒ２，Ｒ３を決定することによ
り、所望の電流値の電流が流れることをもって過電流と
することができる。
【００３５】二次側においてショートが発生し、第１の
抵抗Ｒ１に、（１）式から求められる電流Ｉｏｃを超え
る電流が流れると、ダイオードＤ６を通じてＭＯＳＦＥ
ＴＭ４のゲートに電圧がかかり、そのＭＯＳＦＥＴ Ｍ
４のゲート・ソース間電圧Ｖｇｓが小さくなり、そのＭ
ＯＳＦＥＴ Ｍ４のドレイン電流が一定電流値以上流れ
なくなる。この時のドレイン電流が最大供給電流であ
り、これをＩｍａｘとすると、 Ｉｍａｘ＞Ｉｏｃ ……（２） となる。
抵抗Ｒ１に、（１）式から求められる電流Ｉｏｃを超え
る電流が流れると、ダイオードＤ６を通じてＭＯＳＦＥ
ＴＭ４のゲートに電圧がかかり、そのＭＯＳＦＥＴ Ｍ
４のゲート・ソース間電圧Ｖｇｓが小さくなり、そのＭ
ＯＳＦＥＴ Ｍ４のドレイン電流が一定電流値以上流れ
なくなる。この時のドレイン電流が最大供給電流であ
り、これをＩｍａｘとすると、 Ｉｍａｘ＞Ｉｏｃ ……（２） となる。
【００３６】ここで、ダイオードＤ６の順方向電圧をＶ
ｆ、ＭＯＳＦＥＴ Ｍ４のドレイン電流がＩｏｃのとき
のＭＯＳＦＥＴ Ｍ４のゲート・ソース間電圧をＶｇｓ
とすると、おおよそＶｇｓ＋Ｖｆの時のドレイン電流Ｉ
ｍａｘが求まる。
ｆ、ＭＯＳＦＥＴ Ｍ４のドレイン電流がＩｏｃのとき
のＭＯＳＦＥＴ Ｍ４のゲート・ソース間電圧をＶｇｓ
とすると、おおよそＶｇｓ＋Ｖｆの時のドレイン電流Ｉ
ｍａｘが求まる。
【００３７】尚、ダイオードＤ６に並列に接続されたコ
ンデンサＣ１３は、過電流が流れてＰＮＰトランジスタ
Ｑ５がオンになったときにそのＰＮＰトランジスタＱ５
のコレクタの過電流検知信号をＭＯＳＦＥＴ Ｍ４のゲ
ートに直ちに伝達し、ＭＯＳＦＥＴ Ｍ４の電流制限の
応答速度を向上させるためのものである。
ンデンサＣ１３は、過電流が流れてＰＮＰトランジスタ
Ｑ５がオンになったときにそのＰＮＰトランジスタＱ５
のコレクタの過電流検知信号をＭＯＳＦＥＴ Ｍ４のゲ
ートに直ちに伝達し、ＭＯＳＦＥＴ Ｍ４の電流制限の
応答速度を向上させるためのものである。
【００３８】ＰＮＰトランジスタＱ５のコレクタの過電
流検知信号は、２つの抵抗Ｒ１１，Ｒ１２で分圧され、
その分圧された信号（ａ）が制御回路１００でモニタさ
れる。この制御回路は、以下に説明するように動作す
る。
流検知信号は、２つの抵抗Ｒ１１，Ｒ１２で分圧され、
その分圧された信号（ａ）が制御回路１００でモニタさ
れる。この制御回路は、以下に説明するように動作す
る。
【００３９】図２は、制御回路の動作を示すフローチャ
ートである。
ートである。
【００４０】先ず、ステップ（ａ）においてショート
（過電流）が検出され、ショートが検出されない通常の
状態ではそのショートが生じていないかどうか繰り返し
監視される。
（過電流）が検出され、ショートが検出されない通常の
状態ではそのショートが生じていないかどうか繰り返し
監視される。
【００４１】ステップ（ａ）においてショート（過電
流）が検出されると、ステップ（ｂ）において時間計測
のためのカウントがクリアされ、ステップ（ｃ）におい
てそのカウンタがカウントアップされる。その後ステッ
プ（ｄ）において再度ショート（過電流）が検出され、
ショートが検出されなかったときは、ステップ（ａ）
の、定常的な監視状態に戻る。
流）が検出されると、ステップ（ｂ）において時間計測
のためのカウントがクリアされ、ステップ（ｃ）におい
てそのカウンタがカウントアップされる。その後ステッ
プ（ｄ）において再度ショート（過電流）が検出され、
ショートが検出されなかったときは、ステップ（ａ）
の、定常的な監視状態に戻る。
【００４２】ステップ（ｄ）においてなおもショートが
検出されたときは、ステップ（ｅ）に進んでカウンタの
カウント値が設定値を越えたか否かが判定される。未だ
越えていないときはステップ（ｃ）に戻りカウンタがカ
ウントアップされ、ステップ（ｄ）においてショートが
検出される。カウンタのカウント値が設定値を越えるま
でカウントアップされるよりも以前にステップ（ｄ）に
おいて一度でもショートが検出されなくなったときは、
実際のショートではないものとみなされ、ステップ
（ａ）の通常の監視に移る。
検出されたときは、ステップ（ｅ）に進んでカウンタの
カウント値が設定値を越えたか否かが判定される。未だ
越えていないときはステップ（ｃ）に戻りカウンタがカ
ウントアップされ、ステップ（ｄ）においてショートが
検出される。カウンタのカウント値が設定値を越えるま
でカウントアップされるよりも以前にステップ（ｄ）に
おいて一度でもショートが検出されなくなったときは、
実際のショートではないものとみなされ、ステップ
（ａ）の通常の監視に移る。
【００４３】一方、カウンタのカウント値が設定値を越
えるまで常にショートが検出され続けたときは、ステッ
プ（ｆ）に進んで制御信号（ｂ）がオフ（‘Ｌ’レベ
ル）となり、その制御信号によりＮＰＮトランジスタＱ
１０がオフになり、ＭＯＳＦＥＴ Ｍ４のゲートには抵
抗Ｒ８，Ｒ７を介して一次側の電圧ＶＣＣ１が印加さ
れ、ＭＯＳＦＥＴ Ｍ４が完全にオフ状態となり、一次
側端子ＩＮから二次側端子ＯＵＴに向かって流れる電流
が完全に遮断される。また、制御回路１００からはエラ
ー信号が出力され（ステップ（ｇ））、図示しない表示
回路等により異常が生じたことが表示される。
えるまで常にショートが検出され続けたときは、ステッ
プ（ｆ）に進んで制御信号（ｂ）がオフ（‘Ｌ’レベ
ル）となり、その制御信号によりＮＰＮトランジスタＱ
１０がオフになり、ＭＯＳＦＥＴ Ｍ４のゲートには抵
抗Ｒ８，Ｒ７を介して一次側の電圧ＶＣＣ１が印加さ
れ、ＭＯＳＦＥＴ Ｍ４が完全にオフ状態となり、一次
側端子ＩＮから二次側端子ＯＵＴに向かって流れる電流
が完全に遮断される。また、制御回路１００からはエラ
ー信号が出力され（ステップ（ｇ））、図示しない表示
回路等により異常が生じたことが表示される。
【００４４】このように、図１，図２に示す実施形態
は、突入電流防止回路と過電流検出回路とが一体化され
た電流制御回路となっており、検出回路の損失、二次側
の電圧降下による負荷の動作能力不足、回路規模、回路
コスト、設計・検証の工数の改善が図られ、さらに過電
流が発生したときにその過電流が電源投入時の投入電流
なのかショート等による電流なのかが判別され、電流投
入時の突入電流とは区別して、ショート等が生じたとき
のみが電流供給を遮断することができる。
は、突入電流防止回路と過電流検出回路とが一体化され
た電流制御回路となっており、検出回路の損失、二次側
の電圧降下による負荷の動作能力不足、回路規模、回路
コスト、設計・検証の工数の改善が図られ、さらに過電
流が発生したときにその過電流が電源投入時の投入電流
なのかショート等による電流なのかが判別され、電流投
入時の突入電流とは区別して、ショート等が生じたとき
のみが電流供給を遮断することができる。
【００４５】図３は、本発明の電流制御回路のもう１つ
の実施形態を示す回路図である。
の実施形態を示す回路図である。
【００４６】この図３に示す電流制御回路には、図１に
示す電流制御回路におけるダイオードＤ６の代わりに、
カソードがＰＮＰトランジスタＱ５のコレクタ側、アノ
ードがＭＯＳＦＥＴ Ｍ４のゲート側に接続されたツェ
ナーダイオードＺＤ６が配置されており、このツェナー
ダイオードにより電圧降下の作用を得ている。
示す電流制御回路におけるダイオードＤ６の代わりに、
カソードがＰＮＰトランジスタＱ５のコレクタ側、アノ
ードがＭＯＳＦＥＴ Ｍ４のゲート側に接続されたツェ
ナーダイオードＺＤ６が配置されており、このツェナー
ダイオードにより電圧降下の作用を得ている。
【００４７】このように、この部分にはダイオードＤ６
の代わりにツェナーダイオードＺＤ６を採用してもよ
い。
の代わりにツェナーダイオードＺＤ６を採用してもよ
い。
【００４８】また、上記の各実施形態では、２つの抵抗
Ｒ２，Ｒ３のうちの抵抗Ｒ３を可変抵抗としたが、抵抗
Ｒ２の方を可変抵抗としてもよく、双方を可変抵抗とし
てもよい。
Ｒ２，Ｒ３のうちの抵抗Ｒ３を可変抵抗としたが、抵抗
Ｒ２の方を可変抵抗としてもよく、双方を可変抵抗とし
てもよい。
【００４９】
【発明の効果】以上、説明したように、本発明によれ
ば、電力損失や電圧降下の少ない電流制御回路を提供す
ることができる。
ば、電力損失や電圧降下の少ない電流制御回路を提供す
ることができる。
【図１】図１は、本発明の電流制御回路の一実施形態を
示す回路図である。
示す回路図である。
【図２】制御回路の動作を示すフローチャートである。
【図３】本発明の電流制御回路のもう１つの実施形態を
示す回路図である。
示す回路図である。
【図４】突入防止回路と過電流検出回路の双方を備えた
回路ブロック図である。
回路ブロック図である。
Ｒ１，Ｒ２，Ｒ７，Ｒ８，Ｒ９，Ｒ１１，Ｒ１２ 抵
抗 Ｒ３ 可変抵抗 Ｍ４ ＭＯＳＦＥＴ Ｑ５ ＰＮＰトランジスタ Ｄ６ ダイオード ＺＤ６ ツェナーダイオード Ｑ１０ ＮＰＮトランジスタ １００ 制御回路
抗 Ｒ３ 可変抵抗 Ｍ４ ＭＯＳＦＥＴ Ｑ５ ＰＮＰトランジスタ Ｄ６ ダイオード ＺＤ６ ツェナーダイオード Ｑ１０ ＮＰＮトランジスタ １００ 制御回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H410 BB04 CC02 DD02 EA11 EB01 EB37 FF05 FF24 LL06 5H430 BB01 BB09 BB12 EE06 EE17 FF08 FF12 HH02 LA07 5J055 AX02 AX12 AX34 AX36 AX57 AX64 BX16 CX07 CX19 CX20 DX05 DX22 DX55 DX61 EX01 EX04 EX24 EY01 EY02 EY03 EY10 EY12 EY13 EY17 EZ34 EZ51 FX04 FX07 FX13 FX32 FX36 GX01 GX03
Claims (7)
- 【請求項１】 一次側端子と、二次側端子との間に配置
され、一次側から二次側に向かって流れる電流を制御す
る電流制御回路において、 前記一次側端子から前記二次側端子に向かう電流経路に
配置された第１の抵抗と、 前記電流経路の、前記第１の抵抗と前記二次側端子との
間に、該第１の抵抗に直列にドレインとソースが接続さ
れた、ゲートに供給される電圧に応じた最大許容電流以
下の電流の通過を許容するＭＯＳＦＥＴと、 前記第１の抵抗の一次側にエミッタが接続されると共に
前記第１の抵抗の二次側にベースが接続されたＰＮＰト
ランジスタと、 前記ＰＮＰトランジスタのコレクタと前記ＭＯＳＦＥＴ
のゲートとの間に配置された、該コレクタの電圧よりも
所定電圧だけ降下した電圧を該ゲートに供給する電圧降
下素子とを備えたことを特徴とする電流制御回路。 - 【請求項２】 前記電圧降下素子は、ＰＮＰトランジス
タのコレクタにアノードが接続されたダイオードである
ことを特徴とする請求項１記載の電流制御回路。 - 【請求項３】 前記電圧降下素子は、前記ＰＮＰトラン
ジスタのコレクタにカソードが接続されたツェナーダイ
オードであることを特徴とする請求項１記載の電流制御
回路。 - 【請求項４】 前記電圧降下素子と並列にコンデンサが
接続されてなることを特徴とする請求項１記載の電流制
御回路。 - 【請求項５】 前記ＰＮＰトランジスタのベースと該Ｐ
ＮＰトランジスタのエミッタとの間に第２の抵抗が接続
されてなると共に、該ＰＮＰトランジスタのベースと前
記第１の抵抗の二次側が第３の抵抗を介在させて接続さ
れたものであることを特徴とする請求項１記載の電流制
御回路。 - 【請求項６】 前記第２の抵抗および前記第３の抵抗の
うちの少なくとも一方が可変抵抗であることを特徴とす
る請求項５記載の電流制御回路。 - 【請求項７】 前記ＰＮＰトランジスタのコレクタの信
号を監視して、前記電流経路に所定の電流値以上の電流
が所定時間以上継続して流れたことが検知された場合
に、前記ＭＯＳＦＥＴのゲートに、該ＭＯＳＦＥＴを遮
断状態にする電圧を供給する過電流制御回路部を備えた
ことを特徴とする請求項１記載の電流制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33932299A JP3784594B2 (ja) | 1999-11-30 | 1999-11-30 | 電流制御回路 |
| US09/580,566 US6184669B1 (en) | 1999-11-30 | 2000-05-30 | Current control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33932299A JP3784594B2 (ja) | 1999-11-30 | 1999-11-30 | 電流制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001154745A true JP2001154745A (ja) | 2001-06-08 |
| JP3784594B2 JP3784594B2 (ja) | 2006-06-14 |
Family
ID=18326370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33932299A Expired - Fee Related JP3784594B2 (ja) | 1999-11-30 | 1999-11-30 | 電流制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6184669B1 (ja) |
| JP (1) | JP3784594B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005252968A (ja) * | 2004-03-08 | 2005-09-15 | Denso Corp | 過電流保護回路 |
| JP2006033836A (ja) * | 2004-07-16 | 2006-02-02 | Taida Electronic Ind Co Ltd | ファンモジュールのホットスワップ回路システム |
| JP2006301813A (ja) * | 2005-04-18 | 2006-11-02 | Rohm Co Ltd | 直流電源装置 |
| JP2014072892A (ja) * | 2012-09-27 | 2014-04-21 | Ricoh Co Ltd | 電源回路 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000062394A1 (de) * | 1999-03-31 | 2000-10-19 | Pepperl + Fuchs Gmbh | Sicherheitsbarriere zum begrenzen von strom und spannung |
| JP4225630B2 (ja) * | 1999-05-27 | 2009-02-18 | 株式会社ルネサステクノロジ | 電圧発生回路 |
| JP2002091584A (ja) * | 2000-09-19 | 2002-03-29 | Rohm Co Ltd | 電気機器 |
| DE10060651C1 (de) * | 2000-12-06 | 2002-07-11 | Infineon Technologies Ag | Spannungsreglerschaltung für Chipkarten-ICs |
| US6525515B1 (en) * | 2001-09-24 | 2003-02-25 | Supertex, Inc. | Feedback apparatus and method for adaptively controlling power supplied to a hot-pluggable subsystem |
| US6693410B1 (en) * | 2002-12-16 | 2004-02-17 | Adc Dsl Systems, Inc. | Power sequencing and ramp rate control circuit |
| US7580234B2 (en) * | 2005-01-20 | 2009-08-25 | Honeywell International Inc. | Single threshold current surge limiter circuit with disable function |
| FR2916867B1 (fr) * | 2007-06-01 | 2010-02-26 | Schneider Electric Ind Sas | Systeme de commande et de protection d'une sortie d'un equipement d'automatisme. |
| US7408755B1 (en) | 2007-06-12 | 2008-08-05 | Honeywell International Inc. | Advanced inrush/transient current limit and overload/short circuit protection method and apparatus for DC voltage power supply |
| US7813095B2 (en) * | 2007-07-27 | 2010-10-12 | Scientific-Atlanta, Llc | Discrete hot swap and overcurrent-limiting circuit |
| TW200937828A (en) * | 2008-02-22 | 2009-09-01 | Macroblock Inc | Electricity -extraction circuit of AC/DC converter take |
| US8687333B2 (en) * | 2011-06-16 | 2014-04-01 | Hamilton Sundstrand Corporation | Overcurrent limiting for high side solenoid switch controls |
| US9778666B2 (en) * | 2012-04-27 | 2017-10-03 | Keithley Instruments, Llc | Dynamic current limit apparatus and method |
| CN103425057A (zh) * | 2012-05-16 | 2013-12-04 | 鸿富锦精密工业（深圳）有限公司 | 开关电路及具有该开关电路的电子设备 |
| TWI464569B (zh) * | 2012-11-06 | 2014-12-11 | Upi Semiconductor Corp | 電壓識別碼參考電壓產生電路與其開機電壓產生方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4495536A (en) * | 1982-12-27 | 1985-01-22 | Motorola, Inc. | Voltage transient protection circuit |
| IT1250198B (it) * | 1991-07-04 | 1995-04-03 | Cselt Centro Studi Lab Telecom | Sistema di comunicazione ottica coerente a modulazione di polarizzazione |
| JPH0898393A (ja) | 1994-09-21 | 1996-04-12 | Canon Inc | 直流電源装置 |
-
1999
- 1999-11-30 JP JP33932299A patent/JP3784594B2/ja not_active Expired - Fee Related
-
2000
- 2000-05-30 US US09/580,566 patent/US6184669B1/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005252968A (ja) * | 2004-03-08 | 2005-09-15 | Denso Corp | 過電流保護回路 |
| JP2006033836A (ja) * | 2004-07-16 | 2006-02-02 | Taida Electronic Ind Co Ltd | ファンモジュールのホットスワップ回路システム |
| JP2006301813A (ja) * | 2005-04-18 | 2006-11-02 | Rohm Co Ltd | 直流電源装置 |
| WO2006114938A1 (ja) * | 2005-04-18 | 2006-11-02 | Rohm Co., Ltd | 直流電源装置 |
| JP4683472B2 (ja) * | 2005-04-18 | 2011-05-18 | ローム株式会社 | 直流電源装置 |
| JP2014072892A (ja) * | 2012-09-27 | 2014-04-21 | Ricoh Co Ltd | 電源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6184669B1 (en) | 2001-02-06 |
| JP3784594B2 (ja) | 2006-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001154745A (ja) | 電流制御回路 | |
| US9722594B2 (en) | Drive device | |
| JPH0654866B2 (ja) | 入出力端子を有する電子制御回路 | |
| JP2001216033A (ja) | 電源供給制御装置および電源供給制御方法 | |
| JP2001168697A (ja) | 負荷駆動回路 | |
| US6429631B2 (en) | Regulated power source circuit including an overcurrent detecting mechanism for eliminating loss in the output control element | |
| US7091633B2 (en) | Current-limiting logic interface circuit | |
| JP3022861B1 (ja) | Ｄｃ−ｄｃコンバータの入力回路 | |
| JP3256412B2 (ja) | 突入電流防止回路 | |
| JPS59144208A (ja) | 集積回路の電力素子保護装置 | |
| EP0917338B1 (en) | Dual-limit current-limiting battery-feed circuit for a digital line | |
| JP3171244B2 (ja) | Ｍｏｓｆｅｔのスイッチを用いる過電流制限の方法及び回路 | |
| JPH114531A (ja) | 電源保護回路及び電源制御方法 | |
| US20220229454A1 (en) | Voltage regulator and in-vehicle backup power supply | |
| JP7264696B2 (ja) | 過電流保護回路 | |
| JP2001320264A (ja) | 電源供給制御装置 | |
| JPH11113169A (ja) | 半導体回路の保護装置 | |
| JP2611859B2 (ja) | 電源出力遮断装置 | |
| JPH0546097Y2 (ja) | ||
| JPH0139118Y2 (ja) | ||
| JP3309039B2 (ja) | インバータ制御装置の過電流保護回路 | |
| JP2000152623A (ja) | 電源装置 | |
| JP2604403Y2 (ja) | 電流制限トランジスタ回路 | |
| JPH06319224A (ja) | バッテリの過電流保護回路 | |
| JPH08289458A (ja) | 過電流保護回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060315 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120324 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140324 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |