JP3256412B2 - 突入電流防止回路 - Google Patents
突入電流防止回路Info
- Publication number
- JP3256412B2 JP3256412B2 JP15141695A JP15141695A JP3256412B2 JP 3256412 B2 JP3256412 B2 JP 3256412B2 JP 15141695 A JP15141695 A JP 15141695A JP 15141695 A JP15141695 A JP 15141695A JP 3256412 B2 JP3256412 B2 JP 3256412B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- current
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【０００１】
【産業上の利用分野】本発明は突入電流防止回路に係わ
り、特にスイッチング電源の入力ラインにＦＥＴを直列
に接続し、該ＦＥＴのゲート電圧をコンデンサの充電電
圧で制御して電源接続時における突入電流を抑圧する突
入電流防止回路に関する。
り、特にスイッチング電源の入力ラインにＦＥＴを直列
に接続し、該ＦＥＴのゲート電圧をコンデンサの充電電
圧で制御して電源接続時における突入電流を抑圧する突
入電流防止回路に関する。
【０００２】
【従来の技術】スイッチング電源等の電源とよばれるも
のには、入力フィルタに大容量コンデンサが接続されて
おり、電源投入時に瞬間的に過大な電流が流れ、入力ヒ
ューズの溶断やブレーカのトリップ、入力コネクタの溶
着等の物理的障害、又、その際に電流変化によってノイ
ズが混入し装置障害を誘発する恐れがある。このため、
スイッチング電源ではこの電源投入時における突入電流
を抑制する必要がある。
のには、入力フィルタに大容量コンデンサが接続されて
おり、電源投入時に瞬間的に過大な電流が流れ、入力ヒ
ューズの溶断やブレーカのトリップ、入力コネクタの溶
着等の物理的障害、又、その際に電流変化によってノイ
ズが混入し装置障害を誘発する恐れがある。このため、
スイッチング電源ではこの電源投入時における突入電流
を抑制する必要がある。
【０００３】図８は突入電流防止回路を備えた従来のス
イッチング電源の構成図である。図中、１は直流電源、
２はスイッチ、３は負荷に並列に接続される大容量のコ
ンデンサ、４はトランス、５はチョッピング用のスイッ
チを構成するＦＥＴ、６は負荷、７は整流平滑回路であ
り、トランス４の二次側交流電圧を整流、平滑化して一
定の直流電圧を負荷に供給するものである。ＦＥＴ５を
オン・オフして、直流電源１から供給される直流電圧を
チョッピングすると、オン時間に応じて負荷に供給する
直流電圧を制御できる。従って、負荷電圧を検出し、該
負荷電圧と希望直流電圧とを比較し、負荷電圧が小さく
なるとＦＥＴ５をオンし、負荷電圧が大きくなるとＦＥ
Ｔ５をオフすることにより負荷６に一定の希望直流電圧
を供給できる。８は電源接続時における突入電流を抑圧
する突入電流防止回路であり、８ａはスイッチング電源
の入力ラインに直列に接続されたＦＥＴ、８ｂは該ＦＥ
Ｔのゲート電圧を充電電圧により制御するコンデンサ、
８ｃは抵抗であり、コンデンサ８ｂとでＣＲ時定数回路
を構成するもの、８ｄは放電抵抗、８ｅはツェナーダイ
オードである。
イッチング電源の構成図である。図中、１は直流電源、
２はスイッチ、３は負荷に並列に接続される大容量のコ
ンデンサ、４はトランス、５はチョッピング用のスイッ
チを構成するＦＥＴ、６は負荷、７は整流平滑回路であ
り、トランス４の二次側交流電圧を整流、平滑化して一
定の直流電圧を負荷に供給するものである。ＦＥＴ５を
オン・オフして、直流電源１から供給される直流電圧を
チョッピングすると、オン時間に応じて負荷に供給する
直流電圧を制御できる。従って、負荷電圧を検出し、該
負荷電圧と希望直流電圧とを比較し、負荷電圧が小さく
なるとＦＥＴ５をオンし、負荷電圧が大きくなるとＦＥ
Ｔ５をオフすることにより負荷６に一定の希望直流電圧
を供給できる。８は電源接続時における突入電流を抑圧
する突入電流防止回路であり、８ａはスイッチング電源
の入力ラインに直列に接続されたＦＥＴ、８ｂは該ＦＥ
Ｔのゲート電圧を充電電圧により制御するコンデンサ、
８ｃは抵抗であり、コンデンサ８ｂとでＣＲ時定数回路
を構成するもの、８ｄは放電抵抗、８ｅはツェナーダイ
オードである。
【０００４】電源投入時、コンデンサ８ｂの充電電圧は
図９（ａ）に示すようにＣＲ時定数回路の時定数ＣＲ1
に応じて指数関数的に増大し、それに応じてＦＥＴ８ａ
の導通度、換言すれば、ドレイン・ソース間の抵抗値が
∞からオン抵抗値まで変化する。これにより、ＦＥＴ８
を流れる電流が漸増し、電源投入時における突入電流を
抑圧できる。一方、電源切断時には、コンデンサ８ｂの
充電電荷は放電抵抗８ｄを介して時定数ＣＲ2により放
電される。
図９（ａ）に示すようにＣＲ時定数回路の時定数ＣＲ1
に応じて指数関数的に増大し、それに応じてＦＥＴ８ａ
の導通度、換言すれば、ドレイン・ソース間の抵抗値が
∞からオン抵抗値まで変化する。これにより、ＦＥＴ８
を流れる電流が漸増し、電源投入時における突入電流を
抑圧できる。一方、電源切断時には、コンデンサ８ｂの
充電電荷は放電抵抗８ｄを介して時定数ＣＲ2により放
電される。
【０００５】
【発明が解決しようとする課題】以上のように従来の突
入電流防止回路によれば、電源投入時における突入電流
を抑圧できる。しかし、電源断時には（図９の時刻ｔ0
参照）、コンデンサ８ｂの端子電圧は時定数ＣＲ2で指
数関数的に漸減し、時刻ｔ1になってやっとＦＥＴ８ａ
のスレッショールドレベルＶTH以下になる。すなわち、
電源切断時には時間（ｔ1−ｔ0）が経過しないとＦＥＴ
８ａはオフしない。このため、図９（ｂ）に示すよう
に、電源の瞬断（瞬間的に電源オフ、しかる後、直ちに
電源オンする状態）が発生すると、ＦＥＴ８ａがオフす
る前に再び電源がオンする状況になり、大きな突入電流
が流れてしまう。以上より、従来は突入電流防止回路が
ついているにもかかわらず電源瞬断時には突入電流が流
れ、回路の入力部を完全に防止しきれないという問題が
あった。従って、本発明の目的は、電源瞬断時における
コンデンサの放電時間を早くし、ＦＥＴのリセットを瞬
時に行うことにより、電源瞬断時における突入電流の発
生を防止でき、回路上に発生するノイズを軽減し、安全
で誤動作のない安定化電源を提供することである。
入電流防止回路によれば、電源投入時における突入電流
を抑圧できる。しかし、電源断時には（図９の時刻ｔ0
参照）、コンデンサ８ｂの端子電圧は時定数ＣＲ2で指
数関数的に漸減し、時刻ｔ1になってやっとＦＥＴ８ａ
のスレッショールドレベルＶTH以下になる。すなわち、
電源切断時には時間（ｔ1−ｔ0）が経過しないとＦＥＴ
８ａはオフしない。このため、図９（ｂ）に示すよう
に、電源の瞬断（瞬間的に電源オフ、しかる後、直ちに
電源オンする状態）が発生すると、ＦＥＴ８ａがオフす
る前に再び電源がオンする状況になり、大きな突入電流
が流れてしまう。以上より、従来は突入電流防止回路が
ついているにもかかわらず電源瞬断時には突入電流が流
れ、回路の入力部を完全に防止しきれないという問題が
あった。従って、本発明の目的は、電源瞬断時における
コンデンサの放電時間を早くし、ＦＥＴのリセットを瞬
時に行うことにより、電源瞬断時における突入電流の発
生を防止でき、回路上に発生するノイズを軽減し、安全
で誤動作のない安定化電源を提供することである。
【０００６】
【課題を解決するための手段】図１は本発明の原理説明
図であり、（ａ）は構成図、（ｂ，（ｃ）は波形図であ
る。１１は直流電源、１２はスイッチ、１３は負荷に並
列に接続される大容量のコンデンサ、２０は電源接続時
における突入電流を抑圧する突入電流防止回路である。
突入電流防止回路２０において、２１はスイッチング電
源の入力ラインに直列に接続されたＦＥＴ、２２は該Ｆ
ＥＴのゲート電圧を充電電圧により制御するコンデン
サ、２３はコンデンサ２２に充電電流を供給する電流供
給回路（定電流源回路）、２４はコンデンサに並列に接
続されたトランジスタ等のスイッチング素子、２５はコ
ンデンサ２２の充放電を制御する充放電制御回路であ
る。
図であり、（ａ）は構成図、（ｂ，（ｃ）は波形図であ
る。１１は直流電源、１２はスイッチ、１３は負荷に並
列に接続される大容量のコンデンサ、２０は電源接続時
における突入電流を抑圧する突入電流防止回路である。
突入電流防止回路２０において、２１はスイッチング電
源の入力ラインに直列に接続されたＦＥＴ、２２は該Ｆ
ＥＴのゲート電圧を充電電圧により制御するコンデン
サ、２３はコンデンサ２２に充電電流を供給する電流供
給回路（定電流源回路）、２４はコンデンサに並列に接
続されたトランジスタ等のスイッチング素子、２５はコ
ンデンサ２２の充放電を制御する充放電制御回路であ
る。
【０００７】
【作用】充放電制御回路２５は、電源接続時にスイッチ
ング素子２４をオフし、電流供給回路２３からの電流に
よりコンデンサ２２を充電させる。又、充放電制御回路
２５は、電源切断時にスイッチング素子２４をオンし、
コンデンサ２２の充電電荷を該スイッチング素子を介し
て瞬時に放電させる。これにより、電源投入時には、Ｆ
ＥＴ２１のドレイン・ソース間の抵抗値が∞からオン抵
抗値まで変化し、電源投入時における突入電流を抑圧す
る。一方、電源切断時（時刻ｔ0）には、スイッチング
素子２４を介してコンデンサ２２の充電電荷が瞬時に放
電し、ＦＥＴ２１のゲート電圧は時刻ｔ1でスレッショ
ールドレベルＶTH以下になり、該ＦＥＴ２１を瞬時にリ
セットする。この結果、電源切断後、直ちに電源が接続
（時刻ｔ2）されても、既にＦＥＴ２１はリセットされ
ているため、突入電流を抑圧できる。
ング素子２４をオフし、電流供給回路２３からの電流に
よりコンデンサ２２を充電させる。又、充放電制御回路
２５は、電源切断時にスイッチング素子２４をオンし、
コンデンサ２２の充電電荷を該スイッチング素子を介し
て瞬時に放電させる。これにより、電源投入時には、Ｆ
ＥＴ２１のドレイン・ソース間の抵抗値が∞からオン抵
抗値まで変化し、電源投入時における突入電流を抑圧す
る。一方、電源切断時（時刻ｔ0）には、スイッチング
素子２４を介してコンデンサ２２の充電電荷が瞬時に放
電し、ＦＥＴ２１のゲート電圧は時刻ｔ1でスレッショ
ールドレベルＶTH以下になり、該ＦＥＴ２１を瞬時にリ
セットする。この結果、電源切断後、直ちに電源が接続
（時刻ｔ2）されても、既にＦＥＴ２１はリセットされ
ているため、突入電流を抑圧できる。
【０００８】
（Ａ）本発明の第１実施例 図２は本発明の突入電流防止回路を備えたスイッチング
電源の要部構成図である。１１は直流電源、１２はスイ
ッチ、１３は負荷（図示せず）に並列に接続される大容
量のコンデンサ、２０は電源接続時における突入電流を
抑圧する突入電流防止回路である。突入電流防止回路２
０において、２１はスイッチング電源の入力ラインに直
列に接続されたＦＥＴ、２２は該ＦＥＴのゲート電圧を
充電電圧により制御するコンデンサ、２３はコンデンサ
２２に充電電流を供給する電流供給回路（抵抗）であ
り、コンデンサ２２とでＣＲ時定数回路を構成する。２
４はコンデンサに並列に接続されたＰＮＰトランジス
タ、２５はコンデンサ２２の充放電を制御する充放電制
御回路、２６はツェナーダイオードである。
電源の要部構成図である。１１は直流電源、１２はスイ
ッチ、１３は負荷（図示せず）に並列に接続される大容
量のコンデンサ、２０は電源接続時における突入電流を
抑圧する突入電流防止回路である。突入電流防止回路２
０において、２１はスイッチング電源の入力ラインに直
列に接続されたＦＥＴ、２２は該ＦＥＴのゲート電圧を
充電電圧により制御するコンデンサ、２３はコンデンサ
２２に充電電流を供給する電流供給回路（抵抗）であ
り、コンデンサ２２とでＣＲ時定数回路を構成する。２
４はコンデンサに並列に接続されたＰＮＰトランジス
タ、２５はコンデンサ２２の充放電を制御する充放電制
御回路、２６はツェナーダイオードである。
【０００９】充放電制御回路２５は、抵抗２５ａ，２５
ｂで構成された抵抗分圧回路とダイオード２５ｃを有し
ている。抵抗分圧回路はコンデンサ２２と並列に接続さ
れ、抵抗で分圧した電圧をトランジスタ２４のベースに
入力する。ダイオード２５ｃは、トランジスタ２４のエ
ミッタと抵抗分圧回路の接続ラインに直列に接続され、
電源接続時に純バイアスされ、電源切断時に逆バイアス
されるようになっている。又、抵抗２５ａの降下電圧は
ダイオード２５ｃの降下電圧（例えば０．６Ｖ）以下で
ある。
ｂで構成された抵抗分圧回路とダイオード２５ｃを有し
ている。抵抗分圧回路はコンデンサ２２と並列に接続さ
れ、抵抗で分圧した電圧をトランジスタ２４のベースに
入力する。ダイオード２５ｃは、トランジスタ２４のエ
ミッタと抵抗分圧回路の接続ラインに直列に接続され、
電源接続時に純バイアスされ、電源切断時に逆バイアス
されるようになっている。又、抵抗２５ａの降下電圧は
ダイオード２５ｃの降下電圧（例えば０．６Ｖ）以下で
ある。
【００１０】電源投入時、トランジスタ２４のベース・
エミッタ間は逆バイアスされるから、該トランジスタ２
４はオフし、コンデンサ２３は電流供給回路（抵抗）２
３を介して時定数ｃｒで充電される。コンデンサ２２ｂ
の充電電圧は図３に示すように時定数ｃｒに応じて指数
関数的に増大し、それに応じてＦＥＴ２１の導通度、換
言すれば、ドレイン・ソース間の抵抗値が∞からオン抵
抗値まで変化する。これにより、ＦＥＴ２１を流れる電
流が漸増し、電源投入時における突入電流が抑圧され
る。一方、電源切断時には、トランジスタ２４がオンす
る。このため、コンデンサ２２のの充電電荷は図３に示
すように瞬時に放電し、ＦＥＴ２１のゲート電圧はスレ
ッショールドレベルＶTH以下になり、ＦＥＴ２１は瞬時
にリセットされる。従って、以後、電源が接続されて
も、既にＦＥＴはリセットされているため、突入電流を
抑圧できる
エミッタ間は逆バイアスされるから、該トランジスタ２
４はオフし、コンデンサ２３は電流供給回路（抵抗）２
３を介して時定数ｃｒで充電される。コンデンサ２２ｂ
の充電電圧は図３に示すように時定数ｃｒに応じて指数
関数的に増大し、それに応じてＦＥＴ２１の導通度、換
言すれば、ドレイン・ソース間の抵抗値が∞からオン抵
抗値まで変化する。これにより、ＦＥＴ２１を流れる電
流が漸増し、電源投入時における突入電流が抑圧され
る。一方、電源切断時には、トランジスタ２４がオンす
る。このため、コンデンサ２２のの充電電荷は図３に示
すように瞬時に放電し、ＦＥＴ２１のゲート電圧はスレ
ッショールドレベルＶTH以下になり、ＦＥＴ２１は瞬時
にリセットされる。従って、以後、電源が接続されて
も、既にＦＥＴはリセットされているため、突入電流を
抑圧できる
【００１１】（Ｂ）本発明の第２実施例 図４は本発明の第２実施例の突入電流防止回路を備えた
スイッチング電源の要部構成図であり、図２の第１実施
例と同一部分には同一符号を付している。第２実施例に
おいて、第１実施例と異なる点は電流供給回路２３の構
成である。第１実施例では電流供給回路２３をＣＲ時定
数回路を構成する抵抗で構成したが、第２実施例では電
流供給回路２３を定電圧源構成としている。電流供給回
路２３において、２３ａはＰＮＰトランジスタ、２３ｂ
はトランジスタ２３ａのベースに一定の電圧を入力する
ツェナーダイオード、２３ｃ，２３ｄは抵抗である。電
流供給回路２３は電源投入時、一定の電流をコンデンサ
２２に供給し、該コンデンサの端子電圧を直線的に増加
する。これにより、ＦＥＴ２１のゲート電圧も直線的に
増加してスレッショールドレベルＶTHになるまでドレイ
ン・ソース間の抵抗値は∞からオン抵抗値まで変化し、
ＦＥＴ２１を流れる電流が漸増し、電源投入時における
突入電流が抑圧される。尚、電源切断時における動作は
第１実施例と同様である。図５は第２実施例の変形例で
あり、放電用のトランジスタ２４をダーリントン接続構
成にして放電時間を早めたものである。
スイッチング電源の要部構成図であり、図２の第１実施
例と同一部分には同一符号を付している。第２実施例に
おいて、第１実施例と異なる点は電流供給回路２３の構
成である。第１実施例では電流供給回路２３をＣＲ時定
数回路を構成する抵抗で構成したが、第２実施例では電
流供給回路２３を定電圧源構成としている。電流供給回
路２３において、２３ａはＰＮＰトランジスタ、２３ｂ
はトランジスタ２３ａのベースに一定の電圧を入力する
ツェナーダイオード、２３ｃ，２３ｄは抵抗である。電
流供給回路２３は電源投入時、一定の電流をコンデンサ
２２に供給し、該コンデンサの端子電圧を直線的に増加
する。これにより、ＦＥＴ２１のゲート電圧も直線的に
増加してスレッショールドレベルＶTHになるまでドレイ
ン・ソース間の抵抗値は∞からオン抵抗値まで変化し、
ＦＥＴ２１を流れる電流が漸増し、電源投入時における
突入電流が抑圧される。尚、電源切断時における動作は
第１実施例と同様である。図５は第２実施例の変形例で
あり、放電用のトランジスタ２４をダーリントン接続構
成にして放電時間を早めたものである。
【００１２】（Ｃ）本発明の第３実施例 図６は本発明の第３実施例の突入電流防止回路を備えた
スイッチング電源の要部構成図であり、図２の第１実施
例と同一部分には同一符号を付している。第３実施例に
おいて、第１実施例と異なる点は電流供給回路２３の構
成である。第２実施例では電流供給回路２３を定電流源
構成としている。電流供給回路２３において、２３ａ′
はＮＰＮトランジスタ、２３ｂ′はトランジスタ２３
ａ′のベースに一定の電圧を入力するツェナーダイオー
ド、２３ｃ′，２３ｄ′は抵抗である。電流供給回路２
３は電源投入時、一定の電流をコンデンサ２２に供給
し、該コンデンサの端子電圧を直線的に増加する。これ
により、ＦＥＴ２１のゲート電圧も直線的に増加してス
レッショールドレベルＶTHになるまでドレイン・ソース
間の抵抗値は∞からオン抵抗値まで変化し、ＦＥＴ２１
を流れる電流が漸増し、電源投入時における突入電流が
抑圧される。尚、電源切断時における動作は第１実施例
と同様である。図７は第３実施例の変形例であり、放電
用のトランジスタ２４をダーリントン接続構成にして放
電時間を早めたものである。以上、本発明を実施例によ
り説明したが、本発明は請求の範囲に記載した本発明の
主旨に従い種々の変形が可能であり、本発明はこれらを
排除するものではない。
スイッチング電源の要部構成図であり、図２の第１実施
例と同一部分には同一符号を付している。第３実施例に
おいて、第１実施例と異なる点は電流供給回路２３の構
成である。第２実施例では電流供給回路２３を定電流源
構成としている。電流供給回路２３において、２３ａ′
はＮＰＮトランジスタ、２３ｂ′はトランジスタ２３
ａ′のベースに一定の電圧を入力するツェナーダイオー
ド、２３ｃ′，２３ｄ′は抵抗である。電流供給回路２
３は電源投入時、一定の電流をコンデンサ２２に供給
し、該コンデンサの端子電圧を直線的に増加する。これ
により、ＦＥＴ２１のゲート電圧も直線的に増加してス
レッショールドレベルＶTHになるまでドレイン・ソース
間の抵抗値は∞からオン抵抗値まで変化し、ＦＥＴ２１
を流れる電流が漸増し、電源投入時における突入電流が
抑圧される。尚、電源切断時における動作は第１実施例
と同様である。図７は第３実施例の変形例であり、放電
用のトランジスタ２４をダーリントン接続構成にして放
電時間を早めたものである。以上、本発明を実施例によ
り説明したが、本発明は請求の範囲に記載した本発明の
主旨に従い種々の変形が可能であり、本発明はこれらを
排除するものではない。
【００１３】
【発明の効果】以上本発明によれば、スイッチング電源
の入力ラインに直列に接続されたＦＥＴと、該ＦＥＴの
ゲート電圧を充電電圧で制御するコンデンサと、コンデ
ンサに充電電流を供給する定電流源回路と、コンデンサ
に並列に接続されたスイッチング素子と、コンデンサの
充放電を制御する充放電制御回路とにより突入電流防止
回路を構成し、電源接続時にスイッチング素子をオフ
し、前記定電流源回路からの電流によりコンデンサを充
電させると共に、電源切断時にスイッチング素子をオン
し、コンデンサの充電電荷を瞬時に放電させるようにし
たから、電源投入時における突入電流を抑制できると共
に、電源の瞬間的なオン・オフ時における突入電流も抑
圧することができる。この結果、入力ヒューズの溶断や
ブレーカのトリップ、入力コネクタの溶着等の物理的障
害、又、その際の電流変化によって生じるノイズによる
装置障害の誘発を防ぎ、安全で高性能な安定化電源を提
供することができる。
の入力ラインに直列に接続されたＦＥＴと、該ＦＥＴの
ゲート電圧を充電電圧で制御するコンデンサと、コンデ
ンサに充電電流を供給する定電流源回路と、コンデンサ
に並列に接続されたスイッチング素子と、コンデンサの
充放電を制御する充放電制御回路とにより突入電流防止
回路を構成し、電源接続時にスイッチング素子をオフ
し、前記定電流源回路からの電流によりコンデンサを充
電させると共に、電源切断時にスイッチング素子をオン
し、コンデンサの充電電荷を瞬時に放電させるようにし
たから、電源投入時における突入電流を抑制できると共
に、電源の瞬間的なオン・オフ時における突入電流も抑
圧することができる。この結果、入力ヒューズの溶断や
ブレーカのトリップ、入力コネクタの溶着等の物理的障
害、又、その際の電流変化によって生じるノイズによる
装置障害の誘発を防ぎ、安全で高性能な安定化電源を提
供することができる。
【００１４】又、本発明によれば、充放電制御回路を、
コンデンサと並列に接続され、抵抗分圧した電圧をトラ
ンジスタ（スイッチング素子）のベースに入力する抵抗
分圧回路と、トランジスタのエミッタと抵抗分圧回路の
接続ラインに直列に接続され、電源接続時に純バイアス
され、電源切断時に逆バイアスされるダイオードとで構
成し、しかも、電流供給回路を、ＣＲ時定数回路、ある
いは、定電流源回路、あるいは、定電圧源回路により構
成したから、突入電流防止回路を簡単、安価に構成する
ことができる。
コンデンサと並列に接続され、抵抗分圧した電圧をトラ
ンジスタ（スイッチング素子）のベースに入力する抵抗
分圧回路と、トランジスタのエミッタと抵抗分圧回路の
接続ラインに直列に接続され、電源接続時に純バイアス
され、電源切断時に逆バイアスされるダイオードとで構
成し、しかも、電流供給回路を、ＣＲ時定数回路、ある
いは、定電流源回路、あるいは、定電圧源回路により構
成したから、突入電流防止回路を簡単、安価に構成する
ことができる。
【図１】本発明の原理説明図である。
【図２】本発明の突入電流防止回路を備えたスイッチン
グ電源の要部構成図である。
グ電源の要部構成図である。
【図３】コンデンサの端子電圧説明図である。
【図４】本発明の第２実施例構成図である。
【図５】第２実施例の変形例である。
【図６】本発明の第３実施例構成図である。
【図７】第３実施例の変形例である。
【図８】従来の突入電流防止回路を備えたスイッチング
電源の構成図である。
電源の構成図である。
【図９】従来の問題点を説明する波形図である。
１１・・直流流電源 １３・・大容量コンデンサ ２０・・突入電流防止回路 ２１・・ＦＥＴ ２２・・コンデンサ ２３・・電流供給回路 ２４・・スイッチング素子（トランジスタ） ３５・・充放電制御回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 1/10 H02H 9/02 H02J 1/00
Claims (2)
- 【請求項１】 スイッチング電源の入力ラインにＦＥＴ
を直列に接続し、該ＦＥＴのゲート電圧をコンデンサの
充電電圧で制御して電源接続時における突入電流を抑圧
する突入電流防止回路において、 電源接続時に前記コンデンサに充電電流を供給する定電
流源回路と、 コンデンサに並列に接続されたスイッチング素子と、 電源接続時に該スイッチング素子をオフし、前記定電流
源回路からの電流によりコンデンサを充電させると共
に、電源切断時にスイッチング素子をオンし、コンデン
サの充電電荷を放電させる充放電制御回路を備えた突入
電流防止回路。 - 【請求項２】 前記スイッチング素子はトランジスタで
あり、 前記充放電制御回路は、前記コンデンサと並列に接続さ
れ、抵抗分圧した電圧をトランジスタのベースに入力す
る抵抗分圧回路と、トランジスタのエミッタと抵抗分圧
回路の接続ラインに直列に接続され、電源接続時に純バ
イアスされ、電源切断時に逆バイアスされるダイオード
を有する請求項１記載の突入電流防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15141695A JP3256412B2 (ja) | 1995-06-19 | 1995-06-19 | 突入電流防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15141695A JP3256412B2 (ja) | 1995-06-19 | 1995-06-19 | 突入電流防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH096440A JPH096440A (ja) | 1997-01-10 |
| JP3256412B2 true JP3256412B2 (ja) | 2002-02-12 |
Family
ID=15518142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15141695A Expired - Fee Related JP3256412B2 (ja) | 1995-06-19 | 1995-06-19 | 突入電流防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3256412B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319850A (ja) * | 2001-04-23 | 2002-10-31 | Yokogawa Electric Corp | 多点信号出力装置 |
| JP4676281B2 (ja) * | 2005-08-25 | 2011-04-27 | 川崎重工業株式会社 | 車両のフラップ |
| US7535691B2 (en) * | 2006-03-30 | 2009-05-19 | Power Integrations, Inc. | Method and apparatus for an in-rush current limiting circuit |
| JP4888028B2 (ja) * | 2006-10-11 | 2012-02-29 | 横河電機株式会社 | スイッチ回路 |
| JP2009060722A (ja) * | 2007-08-31 | 2009-03-19 | Hoshizaki Electric Co Ltd | 突入電流防止回路および電源装置 |
| JP5361242B2 (ja) * | 2008-04-24 | 2013-12-04 | キヤノン株式会社 | 突入電流低減回路 |
| WO2015084333A1 (en) * | 2013-12-03 | 2015-06-11 | Hewlett-Packard Development Company, L.P. | Limiting inrush of current to a capacitor based on an interval |
| JP6299292B2 (ja) | 2014-03-10 | 2018-03-28 | 富士通株式会社 | 電源回路 |
| KR102654693B1 (ko) * | 2022-11-15 | 2024-04-04 | 한화시스템 주식회사 | 교류 전원을 공급받는 항전 장비의 파워 인터럽트 상태에서의 돌입 전류 제한 장치 및 이를 구비하는 전원 공급 장치 |
-
1995
- 1995-06-19 JP JP15141695A patent/JP3256412B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH096440A (ja) | 1997-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5596465A (en) | Overcurrent protection circuit for a dc-to-dc converter | |
| EP0966086A2 (en) | Integrated protection circuit, method of providing current-limiting and short-circuit protection and converter employing the same | |
| JP6048462B2 (ja) | 保護回路 | |
| JPH08140260A (ja) | 電源装置 | |
| JP3236573B2 (ja) | スイッチング電源装置 | |
| JP3256412B2 (ja) | 突入電流防止回路 | |
| JP2801404B2 (ja) | 供給電流をレギュレートするための装置 | |
| JPH02183817A (ja) | 電源装置 | |
| US6256179B1 (en) | Switching power supply apparatus | |
| CA1191894A (en) | Ferroresonant power supply stabilizer circuit | |
| JP2002186174A (ja) | 電源回路の保護回路 | |
| US20110216461A1 (en) | System and Method to Limit In-Rush Current | |
| US4672502A (en) | Overdissipation protection circuit for a semiconductor switch | |
| JPH0522853A (ja) | 突入電流防止回路 | |
| JP3457364B2 (ja) | バックアップ機能付き電源装置 | |
| JP2020182344A (ja) | 電源装置 | |
| JP2001095240A (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JPH1118280A (ja) | 過電圧保護回路 | |
| JP3616026B2 (ja) | Ｄｃ−ｄｃコンバータの突入電流防止兼用入力切り離し回路 | |
| JP3240773B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3613037B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2701181B2 (ja) | 突入電流防止回路 | |
| JP3114251B2 (ja) | 電源回路 | |
| JP4363777B2 (ja) | 電源回路 | |
| JP3653664B2 (ja) | 電子負荷装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011120 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |