JPS59144208A - 集積回路の電力素子保護装置 - Google Patents

集積回路の電力素子保護装置

Info

Publication number
JPS59144208A
JPS59144208A JP59015962A JP1596284A JPS59144208A JP S59144208 A JPS59144208 A JP S59144208A JP 59015962 A JP59015962 A JP 59015962A JP 1596284 A JP1596284 A JP 1596284A JP S59144208 A JPS59144208 A JP S59144208A
Authority
JP
Japan
Prior art keywords
transistor
terminal
circuit
power element
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59015962A
Other languages
English (en)
Other versions
JPH0453123B2 (ja
Inventor
パラーラ セルジオ
トラチーナ アルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
ATES Componenti Elettronici SpA
SGS ATES Componenti Elettronici SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATES Componenti Elettronici SpA, SGS ATES Componenti Elettronici SpA filed Critical ATES Componenti Elettronici SpA
Publication of JPS59144208A publication Critical patent/JPS59144208A/ja
Priority to AU45506/85A priority Critical patent/AU552380B2/en
Publication of JPH0453123B2 publication Critical patent/JPH0453123B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の関連する分野) 本発明は、集積回路に組込まれた電力素子の保護装置、
特にモノリシック集積増幅回路に組込まれた出力トラン
ジスタを、例えば短絡による出力過電流及び過′亀圧か
ら保護する装置に関するものである。
(従来技術) かかる保護装置は保護すべき電力素子を包含する回路と
共に集積化し、従って技術的観点から簡単且つ経済的に
構成する必要がある。特にこれら保護装置は電力素子の
動的機能を限定する有効電力の損失が生じないように構
成する必要がある。
又、これら保護装置は充分に信頼でき、且つ確実に保護
し得るように構成する必要がある。
これら条件を満足する従来の保護装置としては、保護す
べき電力素子に熱的に結合された少なくとも一つの能動
素子を具える回路がある。この能動素子を制御回路手段
に接続し、能動素子が過電流或いは過電圧状幅における
過度の電力消費を示すある危険な温度になると、この制
御回路手段によって電力素子が組込まれている集積回路
を電源から遮断するようになっている。
この種の保護は、有効且つ信頼できるが、異常動作状態
が単に一時的である場合に適していない。
その理由は全ての場合に保護装置が電源から遮断された
ままとなり、従って手動でリセットを行う必要があるか
らである。
これがため一般に、回路的には複雑となるが熱放散レベ
ルに関連せず、保護すべき素子の電流及び電圧量のレベ
ルに関連する動作スレショルド値を有する保護装置を用
いる。これら電流及び・電圧量は集積回路を遮断するこ
となく電流及び電圧量レベルに基づいて必要に応じ調整
する。
これら保護装置は、一般に、電力素子を流れる電流値及
び端子に得られる電圧値の検出及び処理を行う回路手段
を具え、スレショルド値が成る値以上になるとスレショ
ルド回路を動作させ、これにより電力素子の電流値を最
大スレショルド値まで端子の電圧値の関数として減少さ
せるようにする。
この種の保護装置の回路は、第1図に示すように構成さ
れ、普通モノリシック集積増幅回路に使用される。
この保護装置によって第1図にT1で示すnpn型バイ
ポーラ出力パワートランジスタを保護する。
この回路は、図には詳細に示していないが集積回路の一
部分を成すものである。
このトランジスタのエミッタを、導体により負荷への接
続を行う出力端子Uに接続する。この導体の分散抵抗を
正確に値を決め得る総合抵抗値R1とする。この抵抗は
、例えば測定公差が極めて小卸さい金線により物理的に
得ることができる。
この導体の総合抵抗値R□を一層明確に示すために図面
ではこれを集中抵抗として示す。
トランジスタテ工のコレクタを供給電圧源の正端子+V
ccに接続する。このトランジスタのベースをnpn型
の第2バイポーラトランジスタのエミッタに接続し、第
2バイポーラトランジスタのコレクタも電源正端子+V
CCに接続する。電力11幅すべき電流信号を第2バイ
ポーラトランジスタT2のベースに接続された入力端子
INに供給し、トランジスタTによりトランジスタT0
を制御する。
トランジスタT1のエミッタをダイオードDIを経てn
pn型のバイポーラトランジスタT3のベースに接続す
る。このバイポーラトランジスタT8のエミッタも導体
を経て出力端子Uに接続する。この導体の分散抵抗R2
はその値が極めて小さいが図面を明瞭とするために集中
抵抗で示す。バイポーラトランジスタTaのベースをバ
イアス抵抗R3を経て電源正端子+VC,Cに接続する
バイポーラトランジスタT3のコレクタをpnp型のバ
イポーラトランジスタT5のベースに接続する。
又、バイポーラトランジスタT5のベースも定電流源A
□を経て電源正端子+VOcに接続する。
バイポーラトランジスタT5のエミッタ及びコレクタな
入力端子IN及び供給電圧源の負端子−Vccに夫々接
続する。
ダイオードD  /<子ポーラ、トランジスタテ3及1
 ゝ び抵抗R8を適宜設計して、抵抗R工を流れる電流及ヒ
出力パワートランジスタT1のコレクタトエミツタとの
間の電圧を処理し得るようにする。トランジスタテ工の
出力電圧及び電流が増加するとバイポーラトランジスタ
T8のベース電流、従ってコレクタ電流が増加するよう
になる。
バイポーラトランジスタT 及び定電流源A0によって
スレショルド回路を構成する。ハイホーラトランジスタ
T3のコレクタ電流の値が定電流源値より低く維持され
る限り、トランジスタT5は遮断状態にあり、入力端子
INの電流信号は増幅され、そのまま出力端子Uに現わ
れるoしかし、バイポーラトランジスタTa−17)、
:コレクタ電流が、定電流源、Aよにより発生する基準
電流の値より大きくなると、トランジスタT0の出力電
圧或いは電流が過度に増大してトランジスタで5が導通
し始める。
この第5トランジスタは基準電流とバイホー ラトラン
ジスタT8のコレクタ電流との差から生じる電流により
ベース制御される。これがため1入力端子INに供給さ
れる信号電流の一部はトランジスタT5により吸収され
る。従ってトランジスタTlがより低い電流により制御
されるので、その実際の導電レベルは、端子の電圧に関
連してトランジスタT のコレクタ電流が定電流源A工
により発生する電流のスレショルド限界値に減少する値
まで減少する。
このようにしてトランジスタT0の端子の電圧に対して
、出力電流が保護動作の開始を決定する自動的に制御さ
れた最大値を越えないようにする。
上述の保護袋@を適宜構成して、出力/イワートランジ
スタを流れる電流とこのパワートランジスタの端子の電
圧との間の関係が、制御すべき量を処理するための回路
にダイオードを組込むことにより指数関数型となるよう
にする。
回路構成部品の値を適切に選定する場合には、上記関係
はパワートランジスタの特性の観点からトランジスタ自
体により消費される最大電力の曲線に部分的に近似する
と共にトランジスタの第2降服曲線に部分的に近似する
曲線で示すことができる。しかし全ての点でこの曲線は
これら近似曲線の下側となる。
消費される最大電力の曲線は、特性の座標軸に漸近する
ような双曲線分枝である。即ち式V・I−一定の関係を
満足する点を結ぶ曲線となる。−力筒2降服曲線はパワ
ートランジスタの各型の代表的な曲線とする。
単に例として図に示す保護回路を適切に構成することに
より当業者は出力トランジスタの型及び応用の型に一層
適した特性面に対する成る関係を得ることができる。
出力段で短絡が起る場合には、パワートランジスタの端
子の最大電圧即ちコレクターエミッタバイアス電圧は、
トランジスタの端子の電圧が誘導負荷により初期過渡期
間中供給電圧を超えたとしても回路の抵抗素子の僅かな
電圧降下を考;鼠しなければ供給電圧に等しくなる。
従ってこの起こりうる過渡電流が流れた後、トランジス
タの最大電力は、供給電圧と保護回路カタこの電圧値に
対して許容する最大゛亀流との積Gこ等しくなる。
保護回路の数値決定に影響を与える/くワートランジス
タを容易に流れ得る電流の最大値は、/クワートランジ
スタの物理的特性により決まる。
一般に、価格の理由から電力素子を況含する集積回路の
ユーザは、これら素子により発生した熱の放散に対する
外g熱放散を常規動作状態の要求に従って決めるように
している。その理由1.−)高熱を短期間で十分に放散
するからである。
しかし、短絡が長引く場合には、回路が損傷する危険が
あると共に過熱状級従って発生した熱が外部に元号に放
散されない場合周囲の材料が焼損し得る危険がある。
更に保護回路の動作スレショルド値を減少する、ことに
より電力素子の最大電流レベルが減少することも不利で
ある。その理由は、回路の動特性が常規動作状態で制限
されるからである。
(発明の開示) 本発明の目的は、長づ[いた過電流及び過電流状態が長
期に亘る場合でも有効電力の損失なく既知の保護装置よ
りも電力素子を一層信頼をもって保護すると共に集積回
路自体を安全に使用し得るようにした集積回路の電力素
子の保護装置を提供せんとするにある。
本発明は集積回路に電力素子を組込み、該電力素子に流
れる千E流値と前記電力素子の端子の電圧値を検出及び
処理して測定信号を発生する回路手段と、前記測定信号
が所定値に到達するとこの測定信号により動作し且つ動
作時に前記電力素子に流れる電流値を減少する制御信号
を発生するスレショルド回路とを具える集積回路の電力
素子の保護装置において、前記測定信号が前記スレショ
ルド回路を動作させるための所定限界値に到達する、と
、この測定信号を増幅するようにした回路手段を具える
ようにしたことを特徴とする。
また、本発明の集積回路の電力素子の保護装置は、測定
信号がスレショルド回路を動作させるために予定された
限界値に到達する際この限界値を低下せしめる回路を具
えるようにしたことを特徴とする。
(実施例) 図面につき、本発明の実施例を詳細に説明する0第2図
に示す本発明保護装置の回路は、npn型のバイポーラ
トランジスタTIE具え、このバイポーラトランジスタ
によってモノリシック集積増幅回路の出力電力素子を構
成し、このバイポーラトランジスタのベースにnpn 
型の第2バイポーラトランジスタT2のエミッタを接続
する。
第2バイポーラトランジスタT2のベースを電流信号の
入方端子工Nに接続する。この信号は、トランジスタテ
工のベースに伝送してその導通を制御し得るようにする
。第2バイポーラトランジスタT2のコレクタを供給電
圧源の正端子+VCCに接続する・。
トランジスタT のコレクタを抵抗R1を経て電漏止端
子+VCCに接続すると共にダイオ−ドロ工の陽極に接
続する。トランジスタT1のエミッタを外部負荷が接続
される出力端子Uに接続すると共に抵抗R2を経てツェ
ナーダイオードDzの陰極に接続する。
ダイ2−ドD工の陰極及びツェナーダイオードDzの陰
極をpnp iの第3バイポーラトランジスタのベース
とnpn型の第4バイポーラトランジスタT4のコレク
タとの双方に夫々接続する。
第4バイポーラトランジスタT4のベースを基準電圧源
VRに接続する。この基準電圧はnpn型トランジスタ
の正fflベース−エミッタ電圧の2倍に等しくする。
第4バイポーラトランジスタのエミッタを、直列接続の
2個の抵抗R8及びR4を経て供給電圧源の負端子−V
ccに接続する。
第3トランジスタT8のエミッタを電源正端子+VCC
に接続し、そのコレクタを定電流源A0を経て電飾負端
子−vCCに接続すると共にnpn型の第5及び第6バ
イボーラトランジスタT5及びT6のベースに、抵抗R
5及びR6を経て夫々接続する。
第5バイポーラトランジスタT5のエミッタ及びコレク
タを電源負端子−VCC及び入力端子INに夫夫接続す
る。第6パイボーラトランジスタT6のエミッタ及びコ
レクタを電源負端子−Vcc及び直列接続の2個の抵抗
R8とR2との間の接点に夫々接続する。
第2図に示す回路の動作を説明する。
抵抗R工を流れる電流は、ダイオ−ドロ工を流れる電流
Ipと出力パワートランジスタTIのコレクタ電流IC
との和に等しい。
ツェナーダイオードD2を導通状態とし得るほど高くな
い第1トランジスタTlのコレクターエミッタ電圧vc
E1の値に対して、第3トランジスタの無視し得る程度
のベース電流を考慮に入れなければ電流I’Dは第4バ
イポーラトランジスタT、のコレクタ電流に等しい。
従って、電飾負端子−■CCに対して、第4バイポーラ
トランジスタのベースが一定電位に維持され、npn 
mのトランジスタの正規ベース−エミッタ電圧vBEの
2倍に等しいため、次式が成立する。
ツェナーダイオードD2を導通状態とし得る第1バイポ
ーラトランジスタT1のコレクターエミッタ電圧の値に
対して、第3バイポーラトランジスタT8の僅かな無視
し得る電流を考慮に入れなければ、次式が成立する。
、ここにダイオードD1及びDZの接合電圧を夫々VD
及びvzで示す。
間には、通常のトランジスタのコレクタをベースに短絡
させることにより次の関係を得ることができる。
ここに■BE  は第3バイポーラトランジスタT8の
ベース−エミッタ′喧圧であり、A8及びADは夫夫第
8バイポーラトランジスタT3のエミッタ領域と、ベー
スなコレクタに短絡させて従来の集積技術によりダイオ
ードD0を構成するトランジスタのエミッタ領域である
K及びTは夫々ボルツマン定数及び接合の絶対湿度であ
り、qは電荷である。式 %式% あるため、パワー素子T工のコレクタ電流Iqが増加す
ると、これに従って上述の関係式(3)により式(1)
及び(2)に従って゛亀力素ネの端子の電圧レベル■Q
E工の関数としてではあるがトランジスタT3のコレク
タ電流−が増加する。
コレクタ電流工、の電流値が定電流源A工により調整さ
れる電流ITの電流値を越えない限り、トランジスタT
5及びT6のベースに電流が供給されないためトランジ
スタT5及びT6は導通状態となり得ない。
これらトランジスタT及びT6並びにそれらのベース抵
抗R5及びR6の値を適宜定めて、コレクタ電流工、の
値が電流工Tの値より大きくなると直ちにトランジスタ
T6は導通し始めて飽和し、続いて直ちにトランジスタ
T5が動作範囲の能動域を維持しながら導通する。
従って飽和したトランジスタは実質的にコレクタ及びエ
ミッタ間を短絡するため、抵抗R1はその端子で短絡さ
れ、これがため可能な電流レベルエ。
は、ツェナーダイオードを遮断状態に渫持するような′
電圧V。E の値に対して及び導通を可能とするような
電圧vcE  の値に対して、夫々次式で示す値に増大
する。
V    VCE−VD−VZ vBE        BE     1この結果、電
流増加量は、適切に選定し得る抵抗Rの値で決まる。従
って抵抗R□の電圧降下が増加し、式 に従って第8バイポーラトランジスタT8のコレクタ′
亀流工、もまた所定量だけ増加する。
これがため、コレクタ電流■8が[電流スレショルド値
」lT以上に増大するとコレクタ電流工、が急激にスレ
ショルド電流2超えて切換わるので第5トランジスタT
 は、第6トランジスタT6とはぼ同時に高い伝道レベ
ルで動作するようになる。
この場合にはコレクタが入力端子INに接続された第5
トランジスタT5によって入力信号電流の大部分をg&
収する。故に、第2トランジスタT2により、トランジ
スタT、を保護動作スレショルド値に等しいレベルで導
通せしめる合成制御電流は、前述の既知保護回路におけ
る合成制御電流より低くなり為従って電力素子の電流レ
ベルも、医護動作後低くなる。
何等かの原因により電力素子に過電流状態が生しる場合
には、この電流レベルは、保護動作を開始すると共に電
力素子自体の端子の電圧値に依存する値に等しい最大値
に一定に維持されなくなり、通常動作状態において有効
電力を損失することなくこの最大値より所定量だけ低い
値に降下する。
負荷及び供給電圧源並びに電力素子自体に直列接続され
た[司路の抵抗素子の電圧降下により調整される電力素
子T の抱子の′電圧■。0工の値と、前■ 記保護装置により保護される場合の電圧に応じて電力素
子に流れ得る最大電流の値との間の数学的関係は、式(
1) 、 (2) + (3)及び(4)から容易に得
られる。
たたし、この場合回路を適宜定めて電流■。に対して電
流Ipが常に無視され、従ってVRl”= R,ICと
なるようにする。
従ッてスレショルド礪流■甲より大きい電流工δの値に
対してのみ保護が行なわれ、工、 −ITの場合にトラ
ンジスタT0に最大電流が流れるようになる0 これがため最大電圧−電流の関係式は、vcEよくVD
十■zに対して 一一定 VcE1≧VD+vzに対して ・・・ (6) となる。
ここに最大kb随値は、威圧vcE  の増加と共に対
数法則に従って減少する。例えば短絡のような何等かの
理由で、電流工。が最大値を超える場合には、コレクタ
電流工 の値がスレショルド電流値工Tを3 超え、従って保護動作を開始し、過電流が生じている間
の全期間に亘り電流ICを、最大電流レベルより低いレ
ベル、即ちvcE□<VD+Vzニ対シテ及びV。E≧
VD + Vzに対して ・・・ (8〕 の値に維持する。出方パワートランジスタの特性面の観
点から、短い間しか継続しない過電圧及び過電流状頷に
対して、可能なコレクターエミッタ電圧値及び関連する
最大電流値の中から「最大消費電力曲線」に近似し、十
分な保護を保証し、雌用の保護装置により得られる曲線
に少くとも等しい単一曲線によって上記画関係一式(5
)及び(6)を表ゎすことができる。
これがため、本発明の保護装置の特性は、特性図に関し
て、数学的関係式(7)及び(8)で表わされる成る曲
線に応じて、電力状態が保護動作の領域に入るとすぐに
出力トランジスタの保護動作を行ない得る点にある。こ
の曲線は、前記曲線にほぼ平行であるが、「最大溝g屯
力の曲線」のさらに内側に位置して常規動80作に対し
て簡単に決められる外部熱放散部材を用いて時間的に無
制限に損傷のない短絡状態を安全に保持することもでき
るようにする。
上述した所から明らかなように本発明保護装置は保護す
べき電力素子に関する電気量を検出及び処理する回路手
段と前記回路手段により供給される測定信号が所定のレ
ベルに達する場合にのみ保護を行なうように設計された
スレショルド回路と、測定信号がスレショルドレベルに
達すると直ちにこの測定信号を増幅するよう設計された
回路手段とを具えるものである。このようにして電力素
子の電流を保護を行なう電流レベルよりも所定量だ・け
低い一定のレベルに異常状態の全期間に亘って維持する
本発明は上述した実施例にのみ限定されるものでなく、
多くの変更2行ない得ることは明らかである。
例えば、測定信号を増(隔する回路手段の他に、又はそ
の代りに測定信号が所定のスレショルドレベルに達する
と、このレベルをより低くするように設計された回路手
段を具える。
【図面の簡単な説明】
第1図は従来の集積回路の′電力素子の保護装置を示す
回路図、 第2図は本発明の保俯装置を示す回路図である。 Dl・・・ダイオード    Dz・・・ツェナーダイ
オードR0〜R6・・・抵抗 T1.T2’4+T5+T6°゛・npn 型バイポー
ラトランジスタT8・・・pnp 楯バイポーラトラン
ジスタ。

Claims (1)

  1. 【特許請求の範囲】 L 集積回路に電力素子を組み込み、該電力素子に流れ
    る電流値と前記電力素子の端子の電圧値を検出及び処理
    して測定信号を発生する回路手段と、前記測定信号が所
    定値記到達するとこの測定信号により動作し且つ動作時
    に前記電力素子に流れる電流値を減少する制御信号を発
    生するスレショルド回路とを具える集積回路の電力素子
    の保護装置において、前記測定信号が前記スレショルド
    回路を動作させるための所定限界値に到達すると、この
    測定信号を増幅するようにした回路手段を具えるように
    したことを特徴とする集積回路の電力素子の保護装置。 λ 第1.第2及び制御端子を有し、モノリシック集積
    増幅回路の一部を形成する第1導電型の出力パワートラ
    ンジスタ(T工)の制御端子を増幅すべき信号の入力端
    子(’IN)に制御トランジスタ(T2)を経て結合し
    、前記検出及び処理回路手段は、第1端子が前記出力パ
    ワートランジスタ(To)の第2端子に接続されると共
    に第1抵抗(R)を経て供給電圧源の第1電極(+yc
    c )に接続される第1ダイオード(Dよ)と、第1端
    子が第2抵抗(R2)を経て前記出力/<ワートランジ
    スタ(T工)の第1端子に接続され、該第1端子を前記
    増幅回路の出力端子(U)としたツェナー型の第2ダイ
    オード(Dz)と、各、々が第1.第2及び制御端子を
    有する第1導電型とは反対の第2導電型及び第1導電型
    の第8トランジスタ(T8)及び第4トランジスタ(T
    、)とを具え、第8トランジスタ(T8)の制御端子及
    び第4トランジスタ(T  )の第2端子を共に前記第
    1ダイオード(Do)及び第2ダイオード(D2)の第
    2端子に接続し、第3トランジスタ(T8)及び第4ト
    ランジスタの第1端子を夫々供給電圧源の第1電極( 
    +ycc )に接続すると共に抵抗素子(R,、R4,
    )を経て第1電極と&ま反対の第□27[極1−VCC
    )に接続し、第4トランジスタ(T、)の制御端子を定
    電圧基準(VR)fc結合し、前記スレショルド回路は
    、第1.第2及び制御端子を有する第1導電型の第5ト
    ランジスタ(T5)と定電流#(A工)とを具え、第3
    トランジスタ(T3)の第2端子を定電光源(A工)を
    経て供給電圧源の第2電極(−VCC)に接続すると共
    に第5抵抗(’R5)E経て第5トランジスタ(T5)
    の制御端子に接続し、第5トランジスタ(T5)の第1
    端子及び第2端子を夫々供給電圧源の第2電極(−Vc
    c )及び前記入力端子(IN )に接続するようにし
    た前記出力パワートランジスタを保護するための保護装
    置において、前記測定信号を増幅する回路手段は第1.
    第2及び制御端子を有する第1導電型の第6トランジス
    タ(T6)を具え、該第6トランジスタ(T6)の制御
    端子を第5抵抗(R5)を経て第8トランジスタの第2
    端子に接続し、前記第6トランジスタ(T6)の第1端
    子を供給電圧源の第2電極(−VCO)に接続し、第4
    トランジスタ(T、)の第1端子を供給電圧源の第2電
    極(−Vcc )に接続する抵抗素子を直列接続された
    2個の抵抗(R8゜R6)により形成し、該面抵抗間の
    接点を第6トランジスタ(T6)の第2端子に接続する
    ように7したことを特徴とする特許請求の範囲第1項記
    載の保護装置。 & 保護装置に組込まれるトランジスタをバイポーラト
    ランジスタとし、該トランジスタの第1端子、制御端子
    及び第2端子を、夫々エミッタ、ベース及びコレクタと
    し、各ダイオードの第1及び第2端子を夫々陽極及び陰
    極としたことを特徴とする特許請求の範囲第2項記載の
    保護装置。 瓜 集積回路に電力素子を組込み、該電力素子に流れる
    電流値と前記電力素子の端子の電圧値を検出及び処理し
    て測定信号を発生する回路手段と、前記測定信号が所定
    値に至り達するとこの測定信号により動作し且つ動作時
    に前記電力素子に流れる電流値を減少する制御信号を発
    生するスレショルド回路とを具える集積回路の電力素子
    の保護装置において、測定信号がスレショルド回路を動
    作させるために予定された限界値に到達する際この限界
    値を低下せしめる回路を具えるようにしたことを特徴と
    する保護装置。
JP59015962A 1983-01-31 1984-01-31 集積回路の電力素子保護装置 Granted JPS59144208A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU45506/85A AU552380B2 (en) 1984-01-31 1985-07-26 Heating apparatus weight detector

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT19341A/83 1983-01-31
IT8319341A IT1212808B (it) 1983-01-31 1983-01-31 Dispositivo di protezione per un elemento di potenza di un circuito integrato.

Publications (2)

Publication Number Publication Date
JPS59144208A true JPS59144208A (ja) 1984-08-18
JPH0453123B2 JPH0453123B2 (ja) 1992-08-25

Family

ID=11156885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59015962A Granted JPS59144208A (ja) 1983-01-31 1984-01-31 集積回路の電力素子保護装置

Country Status (6)

Country Link
US (1) US4623950A (ja)
JP (1) JPS59144208A (ja)
DE (1) DE3402341A1 (ja)
FR (1) FR2540304A1 (ja)
GB (1) GB2136232B (ja)
IT (1) IT1212808B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4691262A (en) * 1985-04-03 1987-09-01 Sprague Electric Company Circuit for protecting a power transistor against a short-circuited load
US4667265A (en) * 1985-12-20 1987-05-19 National Semiconductor Corporation Adaptive thermal shutdown circuit
US4945445A (en) * 1988-09-29 1990-07-31 Gentron Corporation Current sense circuit
US5485341A (en) * 1992-09-21 1996-01-16 Kabushiki Kaisha Toshiba Power transistor overcurrent protection circuit
EP0590221B1 (en) * 1992-09-30 1997-12-29 STMicroelectronics S.r.l. Current measuring structure for testing integrated circuits
US5272392A (en) * 1992-12-04 1993-12-21 North American Philips Corporation Current limited power semiconductor device
NZ260129A (en) * 1993-04-08 1996-08-27 Alcatel Australia Controlling power dissipation in telephone semiconductor line switch
EP0772273B1 (en) 1995-10-31 2001-08-29 STMicroelectronics S.r.l. Sensor of the instant power dissipated in a power transistor
US6487507B1 (en) * 1999-10-15 2002-11-26 Micro Motion, Inc. Remote signal conditioner for a Coriolis flowmeter
US8558553B2 (en) * 2008-12-16 2013-10-15 Infineon Technologies Austria Ag Methods and apparatus for selecting settings for circuits
US10785016B2 (en) * 2018-07-25 2020-09-22 Silicon Laboratories, Inc. Countermeasure for power injection security attack

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55144411U (ja) * 1979-04-05 1980-10-16
JPS5656208U (ja) * 1979-10-03 1981-05-15

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3866136A (en) * 1973-04-23 1975-02-11 Motorola Inc Amplifier protection circuit
FR2320635A1 (fr) * 1975-08-05 1977-03-04 Thomson Csf Dispositif de protection pour transistor, notamment pour transistor de circuit integre monolithique, et transistor pourvu d'un tel dispositif
IT1049596B (it) * 1975-09-18 1981-02-10 Ates Componenti Elettron Dispositivo di protezione per un elemento di potenza di un circuito integrato
US4021701A (en) * 1975-12-08 1977-05-03 Motorola, Inc. Transistor protection circuit
DE2637270C2 (de) * 1976-08-19 1978-05-03 Standard Elektrik Lorenz Ag, 7000 Stuttgart Überlastungsschutzeinrichtung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55144411U (ja) * 1979-04-05 1980-10-16
JPS5656208U (ja) * 1979-10-03 1981-05-15

Also Published As

Publication number Publication date
DE3402341A1 (de) 1984-08-02
IT8319341A0 (it) 1983-01-31
US4623950A (en) 1986-11-18
DE3402341C2 (ja) 1991-09-26
GB8402499D0 (en) 1984-03-07
IT1212808B (it) 1989-11-30
FR2540304A1 (fr) 1984-08-03
JPH0453123B2 (ja) 1992-08-25
GB2136232A (en) 1984-09-12
GB2136232B (en) 1986-04-30

Similar Documents

Publication Publication Date Title
US4021701A (en) Transistor protection circuit
JPH0683042B2 (ja) 出力ドライバ回路
US4092693A (en) Temperature sensing protection circuit for ic power chip having thermal hysteresis characteristic
JPH08111524A (ja) 電流検出回路
US3005147A (en) Short circuit protection for a transistorized power supply
JPS59144208A (ja) 集積回路の電力素子保護装置
US4019096A (en) Current limiting apparatus
US5006949A (en) Temperature compensated overload trip level solid state relay
US4321648A (en) Over-current protection circuits for power transistors
US4146903A (en) System for limiting power dissipation in a power transistor to less than a destructive level
US3753079A (en) Foldback current limiter
US5917382A (en) Sensor of the instant power dissipated in a power transistor
USRE37778E1 (en) Current limiting circuit
GB1139043A (en) Improvements in direct current power supplies with overload protection
US5942945A (en) Arrangement for protecting the output transistors in a power amplifier
JPS62128307A (ja) 熱保護回路
JPS60204225A (ja) 保護装置
US3579039A (en) Surge protection circuit
JPH0620174Y2 (ja) 出力回路
JP2543118B2 (ja) 過熱遮断回路
JPS61245222A (ja) 定電圧電源回路
JPS6057769B2 (ja) 電気回路
JPS587689Y2 (ja) エミッタフォロワ増幅回路
SU1453390A1 (ru) Стабилизированный источник питани
SU665301A2 (ru) Стабилизатор напр жени посто нного тока

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees