JPH06319224A - バッテリの過電流保護回路 - Google Patents
バッテリの過電流保護回路Info
- Publication number
- JPH06319224A JPH06319224A JP10547393A JP10547393A JPH06319224A JP H06319224 A JPH06319224 A JP H06319224A JP 10547393 A JP10547393 A JP 10547393A JP 10547393 A JP10547393 A JP 10547393A JP H06319224 A JPH06319224 A JP H06319224A
- Authority
- JP
- Japan
- Prior art keywords
- battery
- fet
- effect transistor
- field effect
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Protection Of Static Devices (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
(57)【要約】
【目的】 電力損失を低減させたバッテリの過電流保護
回路を提供する。 【構成】 バッテリＢと負荷回路Ｌとの間に接続されて
いる第１の電界効果トランジスタ（ＦＥＴ）Ｑ１におい
て負荷電流によって生じた降下電圧が所定値以下のとき
は、ＦＥＴＱ１のゲートに対するバイアス用の抵抗Ｒ２
が第２の電界効果トランジスタ（ＦＥＴ）Ｑ２によって
有効に切り替えられてＦＥＴＱ１がオンになり、該降下
電圧が該所定値を越えると抵抗Ｒ２がＦＥＴＱ２によっ
て短絡されてＦＥＴＱ１がオフになる。 【効果】 負荷電流検出用の抵抗をバッテリと負荷回路
との間に付加する必要もなく、そして該降下電圧は微小
であるので、従来に比して回路の電力損失が低減され
る。
回路を提供する。 【構成】 バッテリＢと負荷回路Ｌとの間に接続されて
いる第１の電界効果トランジスタ（ＦＥＴ）Ｑ１におい
て負荷電流によって生じた降下電圧が所定値以下のとき
は、ＦＥＴＱ１のゲートに対するバイアス用の抵抗Ｒ２
が第２の電界効果トランジスタ（ＦＥＴ）Ｑ２によって
有効に切り替えられてＦＥＴＱ１がオンになり、該降下
電圧が該所定値を越えると抵抗Ｒ２がＦＥＴＱ２によっ
て短絡されてＦＥＴＱ１がオフになる。 【効果】 負荷電流検出用の抵抗をバッテリと負荷回路
との間に付加する必要もなく、そして該降下電圧は微小
であるので、従来に比して回路の電力損失が低減され
る。
Description
【０００１】
【産業上の利用分野】本発明は、バッテリの過電流に対
する保護回路に関するものである。
する保護回路に関するものである。
【０００２】
【従来の技術】従来、図２に示すバッテリの過電流保護
回路が電子回路等に使用されている。
回路が電子回路等に使用されている。
【０００３】同図において、Ｂはバッテリ、Ｌは負荷回
路、Ｆはヒューズ、ＱA は負荷電流遮断用のＭＯＳ型Ｎ
チャネルの電界効果トランジスタ（以下、ＦＥＴと称す
る）、Ｒa は負荷電流検出用抵抗である。ＯＰは負荷電
流検出用の演算増幅器、ＣＣ1 ，ＣＣ2 はバッテリＢの
電圧を受けて作動する定電流回路、ＺＤは定電流回路Ｃ
Ｃ1 と直列に接続されて定電圧を取り出すツェナーダイ
オード、Ｒb は定電流回路ＣＣ2 と直列に接続されて負
荷回路Ｌの端子電圧を分圧して取り出す分圧抵抗、抵抗
Ｒc は演算増幅器ＯＰの出力に対するプルアップ抵抗で
ある。演算増幅器ＯＰは、その−端子に抵抗Ｒb による
分電圧を受け、ツェナーダイオードＺＤによる定電圧を
＋端子に受けていて、−端子側の電位が＋端子側の電位
より高くなったときにＦＥＴＱA がオフとなり、且つ該
オフ状態が保持される。
路、Ｆはヒューズ、ＱA は負荷電流遮断用のＭＯＳ型Ｎ
チャネルの電界効果トランジスタ（以下、ＦＥＴと称す
る）、Ｒa は負荷電流検出用抵抗である。ＯＰは負荷電
流検出用の演算増幅器、ＣＣ1 ，ＣＣ2 はバッテリＢの
電圧を受けて作動する定電流回路、ＺＤは定電流回路Ｃ
Ｃ1 と直列に接続されて定電圧を取り出すツェナーダイ
オード、Ｒb は定電流回路ＣＣ2 と直列に接続されて負
荷回路Ｌの端子電圧を分圧して取り出す分圧抵抗、抵抗
Ｒc は演算増幅器ＯＰの出力に対するプルアップ抵抗で
ある。演算増幅器ＯＰは、その−端子に抵抗Ｒb による
分電圧を受け、ツェナーダイオードＺＤによる定電圧を
＋端子に受けていて、−端子側の電位が＋端子側の電位
より高くなったときにＦＥＴＱA がオフとなり、且つ該
オフ状態が保持される。
【０００４】
【発明が解決しようとする課題】しかしながら上記のバ
ッテリの過電流保護回路においては、負荷回路と直列に
負荷電流検出用抵抗が接続されているので、その電力損
失のために回路の電力損失が大になるという問題点があ
った。
ッテリの過電流保護回路においては、負荷回路と直列に
負荷電流検出用抵抗が接続されているので、その電力損
失のために回路の電力損失が大になるという問題点があ
った。
【０００５】本発明の目的は、回路の電力損失を低減さ
せたバッテリの過電流保護回路を提供することにある。
せたバッテリの過電流保護回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明は上記の目的を達
成するために、バッテリと負荷回路との間に接続された
第１の電界効果トランジスタと、バッテリの端子電圧の
分電圧により前記第１の電界効果トランジスタのゲート
を順方向にバイアスしているバイアス発生手段と、前記
バイアス発生手段を有効・無効に切り替える第２の電界
効果トランジスタと、負荷電流によって第１の電界効果
トランジスタに生じた降下電圧が所定値以下のとき前記
バイアス発生手段を有効にし該所定値を越えたときに無
効にすべく前記第２の電界効果トランジスタのゲートに
制御電圧を供給する切り替え制御手段とを備えてバッテ
リの過電流保護回路を構成した。
成するために、バッテリと負荷回路との間に接続された
第１の電界効果トランジスタと、バッテリの端子電圧の
分電圧により前記第１の電界効果トランジスタのゲート
を順方向にバイアスしているバイアス発生手段と、前記
バイアス発生手段を有効・無効に切り替える第２の電界
効果トランジスタと、負荷電流によって第１の電界効果
トランジスタに生じた降下電圧が所定値以下のとき前記
バイアス発生手段を有効にし該所定値を越えたときに無
効にすべく前記第２の電界効果トランジスタのゲートに
制御電圧を供給する切り替え制御手段とを備えてバッテ
リの過電流保護回路を構成した。
【０００７】
【作用】本発明によれば、負荷電流によって第１の電界
効果トランジスタに生じた降下電圧が所定値以下のとき
は第１の電界効果トランジスタのゲートに対するバイア
ス発生手段が第２の電界効果トランジスタによって有効
に切り替えられて第１の電界効果トランジスタがオンに
なり、該降下電圧が該所定値を越えたときにバイアス発
生手段が第２の電界効果トランジスタによって無効に切
り替えられて第１の電界効果トランジスタがオフにな
る。
効果トランジスタに生じた降下電圧が所定値以下のとき
は第１の電界効果トランジスタのゲートに対するバイア
ス発生手段が第２の電界効果トランジスタによって有効
に切り替えられて第１の電界効果トランジスタがオンに
なり、該降下電圧が該所定値を越えたときにバイアス発
生手段が第２の電界効果トランジスタによって無効に切
り替えられて第１の電界効果トランジスタがオフにな
る。
【０００８】
【実施例】図１は本発明の一実施例を示すバッテリの過
電流保護回路図である。
電流保護回路図である。
【０００９】同図において、Ｂはバッテリ、Ｌは負荷回
路、Ｆはヒューズ、Ｑ１は負荷電流遮断用のＭＯＳ型Ｎ
チャネルの第１の電界効果トランジスタ（以下、ＦＥＴ
と称する）である。該ＦＥＴＱ１はソースがバッテリＢ
の−端子に接続され、ゲートがバッテリＢの電圧を抵抗
Ｒ１，Ｒ２によって分圧してなる分電圧を受けていてゲ
ート・ソース間が順バイアスされている。該抵抗Ｒ２は
バイアス発生手段をなす。Ｑ２は該バイアス発生手段を
有効・無効に切り替えるＭＯＳ型Ｎチャネルの第２の電
界効果トランジスタ（以下、ＦＥＴと称する）で、ソー
スをバッテリＢの−端子側にして抵抗Ｒ２の端子間に接
続されていて、そのゲート電位がソース電位よりも所定
以上に上昇したときに抵抗Ｒ２を短絡させて該バイアス
発生手段を無効にする。ＣＣは定電流回路、Ｒ３は定電
流回路ＣＣと直列接続された抵抗で、定電流回路ＣＣが
バッテリＢの＋端子側に接続され、抵抗Ｒ３がＦＥＴＱ
１のソースに接続されていて、定電流回路ＣＣと抵抗Ｒ
３との接続点がＦＥＴＱ２のゲートに接続されている。
該定電流回路ＣＣと抵抗Ｒ３とはＦＥＴＱ２のゲートに
制御電圧を供給する切り替え制御手段をなし、ＦＥＴＱ
１のドレイン・ソース間抵抗が定常負荷電流対応値のと
きはＦＥＴＱ２をオフにし、過負荷電流対応値に上昇す
るとオンにすべく抵抗Ｒ３の値が設定されている。Ｃは
ＦＥＴＱ１のソースとＦＥＴＱ２のゲートとの間に接続
された誤動作防止用のコンデンサで、ＦＥＴＱ１のドレ
イン・ソース間電圧が定常負荷電流対応値から過負荷電
流対応値に上昇したとき、例えばそのステップ上昇から
約８ｍｓまではＦＥＴＱ２のオフ状態が保持されてその
以降にオンになるように抵抗Ｒ３と共に充電時定数が設
定されていて、ノイズに応答しないようにしている。
路、Ｆはヒューズ、Ｑ１は負荷電流遮断用のＭＯＳ型Ｎ
チャネルの第１の電界効果トランジスタ（以下、ＦＥＴ
と称する）である。該ＦＥＴＱ１はソースがバッテリＢ
の−端子に接続され、ゲートがバッテリＢの電圧を抵抗
Ｒ１，Ｒ２によって分圧してなる分電圧を受けていてゲ
ート・ソース間が順バイアスされている。該抵抗Ｒ２は
バイアス発生手段をなす。Ｑ２は該バイアス発生手段を
有効・無効に切り替えるＭＯＳ型Ｎチャネルの第２の電
界効果トランジスタ（以下、ＦＥＴと称する）で、ソー
スをバッテリＢの−端子側にして抵抗Ｒ２の端子間に接
続されていて、そのゲート電位がソース電位よりも所定
以上に上昇したときに抵抗Ｒ２を短絡させて該バイアス
発生手段を無効にする。ＣＣは定電流回路、Ｒ３は定電
流回路ＣＣと直列接続された抵抗で、定電流回路ＣＣが
バッテリＢの＋端子側に接続され、抵抗Ｒ３がＦＥＴＱ
１のソースに接続されていて、定電流回路ＣＣと抵抗Ｒ
３との接続点がＦＥＴＱ２のゲートに接続されている。
該定電流回路ＣＣと抵抗Ｒ３とはＦＥＴＱ２のゲートに
制御電圧を供給する切り替え制御手段をなし、ＦＥＴＱ
１のドレイン・ソース間抵抗が定常負荷電流対応値のと
きはＦＥＴＱ２をオフにし、過負荷電流対応値に上昇す
るとオンにすべく抵抗Ｒ３の値が設定されている。Ｃは
ＦＥＴＱ１のソースとＦＥＴＱ２のゲートとの間に接続
された誤動作防止用のコンデンサで、ＦＥＴＱ１のドレ
イン・ソース間電圧が定常負荷電流対応値から過負荷電
流対応値に上昇したとき、例えばそのステップ上昇から
約８ｍｓまではＦＥＴＱ２のオフ状態が保持されてその
以降にオンになるように抵抗Ｒ３と共に充電時定数が設
定されていて、ノイズに応答しないようにしている。
【００１０】以上の図１の構成において、負荷回路Ｌに
定常負荷電流が流れているときは、抵抗Ｒ３の定電流回
路ＣＣとの接続点によるゲート電位によってＦＥＴＱ２
がオフになっていて抵抗Ｒ２によりＦＥＴＱ１のゲート
・ソース間が順バイアスされてＦＥＴＱ１がオン状態に
保持されている。この状態から、負荷回路Ｌに過負荷電
流が流れると、ＦＥＴＱ１のドレイン・ソース間電圧が
上昇してそのソース電位が高くなり、ＦＥＴＱ２はゲー
ト電位が上昇してオンになる。よってＦＥＴＱ１はその
ドレインとソースが同電位となってオフになる。該オフ
作動したことによりＦＥＴＱ２はゲート電位が更に押し
上げられてオン状態に保持され、ＦＥＴＱ１がオフ状態
に保持される。そして過負荷電流がなくなると、定常状
態に復帰する。
定常負荷電流が流れているときは、抵抗Ｒ３の定電流回
路ＣＣとの接続点によるゲート電位によってＦＥＴＱ２
がオフになっていて抵抗Ｒ２によりＦＥＴＱ１のゲート
・ソース間が順バイアスされてＦＥＴＱ１がオン状態に
保持されている。この状態から、負荷回路Ｌに過負荷電
流が流れると、ＦＥＴＱ１のドレイン・ソース間電圧が
上昇してそのソース電位が高くなり、ＦＥＴＱ２はゲー
ト電位が上昇してオンになる。よってＦＥＴＱ１はその
ドレインとソースが同電位となってオフになる。該オフ
作動したことによりＦＥＴＱ２はゲート電位が更に押し
上げられてオン状態に保持され、ＦＥＴＱ１がオフ状態
に保持される。そして過負荷電流がなくなると、定常状
態に復帰する。
【００１１】
【発明の効果】以上説明したように本発明によれば、バ
ッテリと負荷回路との間に接続されている第１の電界効
果トランジスタにおいて負荷電流によって生じた降下電
圧が所定値を越えるとこれが検出されて第１の電界効果
トランジスタがオフになるようにしたので、バッテリと
負荷回路との間に負荷電流検出用の抵抗を付加する必要
もなく、そして該降下電圧は微小であるので、従来に比
して回路の電力損失が低減される。
ッテリと負荷回路との間に接続されている第１の電界効
果トランジスタにおいて負荷電流によって生じた降下電
圧が所定値を越えるとこれが検出されて第１の電界効果
トランジスタがオフになるようにしたので、バッテリと
負荷回路との間に負荷電流検出用の抵抗を付加する必要
もなく、そして該降下電圧は微小であるので、従来に比
して回路の電力損失が低減される。
【図１】本発明の一実施例を示すバッテリの過電流保護
回路図
回路図
【図２】従来のバッテリの過電流保護回路図
Ｂ…バッテリ、Ｌ…負荷回路、Ｑ１…第１の電界効果ト
ランジスタ、Ｒ１，Ｒ２，Ｒ３…抵抗、Ｑ２…第２の電
界効果トランジスタ、ＣＣ…定電流回路。
ランジスタ、Ｒ１，Ｒ２，Ｒ３…抵抗、Ｑ２…第２の電
界効果トランジスタ、ＣＣ…定電流回路。
Claims (1)
- 【請求項１】 バッテリと負荷回路との間に接続された
第１の電界効果トランジスタと、 バッテリの端子電圧の分電圧により前記第１の電界効果
トランジスタのゲートを順方向にバイアスしているバイ
アス発生手段と、 前記バイアス発生手段を有効・無効に切り替える第２の
電界効果トランジスタと、 負荷電流によって第１の電界効果トランジスタに生じた
降下電圧が所定値以下のとき前記バイアス発生手段を有
効にし該所定値を越えたときに無効にすべく前記第２の
電界効果トランジスタのゲートに制御電圧を供給する切
り替え制御手段とを備えた、 ことを特徴とするバッテリの過電流保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10547393A JPH06319224A (ja) | 1993-05-06 | 1993-05-06 | バッテリの過電流保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10547393A JPH06319224A (ja) | 1993-05-06 | 1993-05-06 | バッテリの過電流保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06319224A true JPH06319224A (ja) | 1994-11-15 |
Family
ID=14408570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10547393A Withdrawn JPH06319224A (ja) | 1993-05-06 | 1993-05-06 | バッテリの過電流保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06319224A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007124768A (ja) * | 2005-10-26 | 2007-05-17 | Sanyo Electric Co Ltd | パック電池 |
| JP2015133893A (ja) * | 2013-12-11 | 2015-07-23 | セイコーインスツル株式会社 | バッテリ状態監視回路及びバッテリ装置 |
-
1993
- 1993-05-06 JP JP10547393A patent/JPH06319224A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007124768A (ja) * | 2005-10-26 | 2007-05-17 | Sanyo Electric Co Ltd | パック電池 |
| JP4511445B2 (ja) * | 2005-10-26 | 2010-07-28 | 三洋電機株式会社 | パック電池 |
| JP2015133893A (ja) * | 2013-12-11 | 2015-07-23 | セイコーインスツル株式会社 | バッテリ状態監視回路及びバッテリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5087871A (en) | Power supply with inrush current limiter | |
| US6404608B1 (en) | Overcurrent protection device | |
| US5684663A (en) | Protection element and method for protecting a circuit | |
| US4429339A (en) | AC Transistor switch with overcurrent protection | |
| JPH10150354A (ja) | 電力ｆｅｔ及び短絡認識部を有するスイツチ装置 | |
| US4914540A (en) | Overvoltage-protective device | |
| US7126801B2 (en) | Polarity protection implemented with a MOSFET | |
| US5360979A (en) | Fast turn-off circuit for solid-state relays or the like | |
| EP0068405B1 (en) | Pulse signal processing circuit having a protection circuit against over-current breakdown | |
| US4979068A (en) | High speed electronic circuit breaker | |
| US5257155A (en) | Short-circuit proof field effect transistor | |
| US4672502A (en) | Overdissipation protection circuit for a semiconductor switch | |
| JPH06319224A (ja) | バッテリの過電流保護回路 | |
| JP3475546B2 (ja) | Ｍｏｓｆｅｔの駆動回路 | |
| JP2000175345A (ja) | 過電流保護回路装置 | |
| KR0154824B1 (ko) | 히스테리시스 특성을 갖는 전류제한 보호회로 | |
| JPH05146049A (ja) | 負荷状態検出回路 | |
| KR100856946B1 (ko) | 저전압 보호 차단 회로 | |
| JP3028889B2 (ja) | 直流半導体遮断器 | |
| JPH06276071A (ja) | 電力用トランジスタの過電流保護回路 | |
| JPH10107605A (ja) | トランジスタの過電流保護回路 | |
| JP2002140122A (ja) | レギュレータ回路 | |
| JPH06245366A (ja) | 過電圧保護回路 | |
| JPH0766701A (ja) | 半導体装置 | |
| JP2841779B2 (ja) | 半導体遮断器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |