JP2001085599A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001085599A JP2001085599A JP26194399A JP26194399A JP2001085599A JP 2001085599 A JP2001085599 A JP 2001085599A JP 26194399 A JP26194399 A JP 26194399A JP 26194399 A JP26194399 A JP 26194399A JP 2001085599 A JP2001085599 A JP 2001085599A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- leads
- lead
- semiconductor
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 異なったサイズの半導体素子でも積層するこ
とが可能な薄型化された半導体装置を提供する。 【解決手段】 半導体装置は、積層された複数の半導体
素子と、一端が前記半導体素子の接続電極に接続され、
他端が前記半導体素子から外方へ導出しているリード
と、リードを支持する絶縁フィルムとを備えている。積
層された複数の半導体素子は、下層の半導体素子１１と
この上に積層された上層の半導体素子１を備え、上層の
半導体素子１のリード３は、前記下層の半導体素子１１
のリード３１に接続され、下層の半導体素子１１のリー
ド３１の少なくとも１つはダミーリード１０であること
を特徴としている。前記上層の半導体素子のリードと前
記下層の半導体素子のリードは、前記樹脂フィルム上の
領域で接続されているようにしても良い。
とが可能な薄型化された半導体装置を提供する。 【解決手段】 半導体装置は、積層された複数の半導体
素子と、一端が前記半導体素子の接続電極に接続され、
他端が前記半導体素子から外方へ導出しているリード
と、リードを支持する絶縁フィルムとを備えている。積
層された複数の半導体素子は、下層の半導体素子１１と
この上に積層された上層の半導体素子１を備え、上層の
半導体素子１のリード３は、前記下層の半導体素子１１
のリード３１に接続され、下層の半導体素子１１のリー
ド３１の少なくとも１つはダミーリード１０であること
を特徴としている。前記上層の半導体素子のリードと前
記下層の半導体素子のリードは、前記樹脂フィルム上の
領域で接続されているようにしても良い。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、とくに半導体基板の薄型化に対応して半導体パッケ
ージの薄型化、小型化を実現する積層パッケージに関す
るものである。
り、とくに半導体基板の薄型化に対応して半導体パッケ
ージの薄型化、小型化を実現する積層パッケージに関す
るものである。
【０００２】
【従来の技術】半導体装置は、高密度実装化を目的とし
て半導体素子の薄型化が進んでいる。を積層して用いる
ことが多くなっている。従来用いられている薄型パッケ
ージではＴＳＯＰ(Thin Small Outline Package)、ＴＣ
Ｐ(Tape Carrier Package)、ＢＡＧ(Ball Grid Array)
などが知られている。近年、携帯電話などの携帯機器の
市場拡大が著しい。携帯電話は、通常ＳＲＡＭとフラッ
シュメモリといったような異なった種類のメモリが搭載
されている。当然、種類の異なる２つのメモリを平面的
に搭載すると、それぞれが同一サイズとした場合、実装
面積が２倍となる。そこで、例えば、スタックドＭＣＰ
のようなパッケージに積層された２チップを封止する技
術が開発されている。図８及び図９は、従来の積層され
たチップを封止する半導体装置の断面図である。図８
は、ポリイミドテープなどの配線基板１０２の一面に接
着剤１０７を介してメモリチップなどの半導体素子１０
１が積層されている。図８に示す通り、半導体素子Ａ１
０１及び半導体素子Ｂ１０１及び配線基板１０２の一面
には接続電極（図示しない）が形成されており、それら
は金線やアルミニウム線などのボンディングワイヤ１０
６により電気的に接続されている。
て半導体素子の薄型化が進んでいる。を積層して用いる
ことが多くなっている。従来用いられている薄型パッケ
ージではＴＳＯＰ(Thin Small Outline Package)、ＴＣ
Ｐ(Tape Carrier Package)、ＢＡＧ(Ball Grid Array)
などが知られている。近年、携帯電話などの携帯機器の
市場拡大が著しい。携帯電話は、通常ＳＲＡＭとフラッ
シュメモリといったような異なった種類のメモリが搭載
されている。当然、種類の異なる２つのメモリを平面的
に搭載すると、それぞれが同一サイズとした場合、実装
面積が２倍となる。そこで、例えば、スタックドＭＣＰ
のようなパッケージに積層された２チップを封止する技
術が開発されている。図８及び図９は、従来の積層され
たチップを封止する半導体装置の断面図である。図８
は、ポリイミドテープなどの配線基板１０２の一面に接
着剤１０７を介してメモリチップなどの半導体素子１０
１が積層されている。図８に示す通り、半導体素子Ａ１
０１及び半導体素子Ｂ１０１及び配線基板１０２の一面
には接続電極（図示しない）が形成されており、それら
は金線やアルミニウム線などのボンディングワイヤ１０
６により電気的に接続されている。
【０００３】配線基板１０２の一面の接続配線は、配線
基板１０２の内部配線を介して他面（裏面）に形成され
たはんだボールなどの外部接続端子１０８に電気的に接
続されている。そして、配線基板１０２上の半導体素子
１０１、ボンディングワイヤ１０６を被覆するようにエ
ポキシ樹脂などの樹脂封止体１０５がモールド成型によ
り形成されている。図９は、リードフレームに複数の半
導体素子を搭載した樹脂封止型半導体装置の断面図であ
る。図９は、複数の半導体素子をリードフレームに搭載
した半導体装置の断面図である。リードフレーム９は、
半導体素子搭載部１１０、アウターリード１１１及びイ
ンナーリード１１２とから構成されている。素子搭載部
１１０の両面にメモリチップなどの半導体素子Ａ１０
１、半導体素子Ｂ１０１を接着剤１０３により接着す
る。半導体素子Ａ１０１、半導体素子Ｂ１０１には接続
電極（図示しない）が形成されており、それらは金線や
アルミニウム線などのボンディングワイヤ１０６により
インナーリード１１２先端に電気的に接続されている。
そして半導体素子１０１、ボンディングワイヤ１０６、
素子搭載部１１０及びインナーリード１１２を被覆する
ようにエポキシ樹脂などの樹脂封止体１０５がモールド
成型により形成されている。
基板１０２の内部配線を介して他面（裏面）に形成され
たはんだボールなどの外部接続端子１０８に電気的に接
続されている。そして、配線基板１０２上の半導体素子
１０１、ボンディングワイヤ１０６を被覆するようにエ
ポキシ樹脂などの樹脂封止体１０５がモールド成型によ
り形成されている。図９は、リードフレームに複数の半
導体素子を搭載した樹脂封止型半導体装置の断面図であ
る。図９は、複数の半導体素子をリードフレームに搭載
した半導体装置の断面図である。リードフレーム９は、
半導体素子搭載部１１０、アウターリード１１１及びイ
ンナーリード１１２とから構成されている。素子搭載部
１１０の両面にメモリチップなどの半導体素子Ａ１０
１、半導体素子Ｂ１０１を接着剤１０３により接着す
る。半導体素子Ａ１０１、半導体素子Ｂ１０１には接続
電極（図示しない）が形成されており、それらは金線や
アルミニウム線などのボンディングワイヤ１０６により
インナーリード１１２先端に電気的に接続されている。
そして半導体素子１０１、ボンディングワイヤ１０６、
素子搭載部１１０及びインナーリード１１２を被覆する
ようにエポキシ樹脂などの樹脂封止体１０５がモールド
成型により形成されている。
【０００４】
【発明が解決しようとする課題】これら複数の半導体素
子が収納されたパッケージは、一方の半導体素子が不良
の場合、もう一方の半導体素子が良品にかかわらず、製
品として不良となってしまう。また、スタックドＭＣＰ
ではＴＳＯＰタイプやＢＧＡタイプなどは実装高さを低
くすることが難しいという問題があった。本発明は、こ
のような事情によりなされたものであり、異なったサイ
ズの半導体素子でも積層することが可能な薄型化された
半導体装置を提供する。
子が収納されたパッケージは、一方の半導体素子が不良
の場合、もう一方の半導体素子が良品にかかわらず、製
品として不良となってしまう。また、スタックドＭＣＰ
ではＴＳＯＰタイプやＢＧＡタイプなどは実装高さを低
くすることが難しいという問題があった。本発明は、こ
のような事情によりなされたものであり、異なったサイ
ズの半導体素子でも積層することが可能な薄型化された
半導体装置を提供する。
【０００５】
【課題を解決するための手段】本発明は、積層された複
数の半導体素子が下層の半導体素子とこの上に積層され
た上層の半導体素子を備え、上層の半導体素子のリード
は、下層の半導体素子のリードに接続され、下層の半導
体素子のリードの少なくとも１つはダミーリードである
ことを特徴としている。このような構成により、異なっ
たサイズの半導体素子が効率的に広い面積を取らずに積
層される。また、薄い半導体素子を用いる場合、積層時
の自重によるリード変形が抑えられるので安定した積層
構造が得られる。
数の半導体素子が下層の半導体素子とこの上に積層され
た上層の半導体素子を備え、上層の半導体素子のリード
は、下層の半導体素子のリードに接続され、下層の半導
体素子のリードの少なくとも１つはダミーリードである
ことを特徴としている。このような構成により、異なっ
たサイズの半導体素子が効率的に広い面積を取らずに積
層される。また、薄い半導体素子を用いる場合、積層時
の自重によるリード変形が抑えられるので安定した積層
構造が得られる。
【０００６】すなわち、本発明の半導体装置は、積層さ
れた複数の半導体素子と、一端が前記半導体素子の接続
電極に接続され、他端が前記半導体素子から外方へ導出
しているリードと、リードを支持する絶縁フィルムとを
備え、前記積層された複数の半導体素子は、下層の半導
体素子とこの上に積層された上層の半導体素子を備え、
前記上層の半導体素子のリードは、前記下層の半導体素
子のリードに接続され、前記下層の半導体素子の前記リ
ードの少なくとも１つはダミーリードであることを特徴
としている。前記積層された複数の半導体素子は、前記
リードと前記半導体素子の接続電極との接続部分を含む
ようにその少なくとも一部が被覆されているようにして
も良い。前記上層の半導体素子のリードと前記下層の半
導体素子のリードは、前記樹脂フィルム上の領域で接続
されているようにしても良い。前記上層の半導体素子
は、前記下層の半導体素子と同じサイズかこのサイズよ
り小さいようにしても良い。
れた複数の半導体素子と、一端が前記半導体素子の接続
電極に接続され、他端が前記半導体素子から外方へ導出
しているリードと、リードを支持する絶縁フィルムとを
備え、前記積層された複数の半導体素子は、下層の半導
体素子とこの上に積層された上層の半導体素子を備え、
前記上層の半導体素子のリードは、前記下層の半導体素
子のリードに接続され、前記下層の半導体素子の前記リ
ードの少なくとも１つはダミーリードであることを特徴
としている。前記積層された複数の半導体素子は、前記
リードと前記半導体素子の接続電極との接続部分を含む
ようにその少なくとも一部が被覆されているようにして
も良い。前記上層の半導体素子のリードと前記下層の半
導体素子のリードは、前記樹脂フィルム上の領域で接続
されているようにしても良い。前記上層の半導体素子
は、前記下層の半導体素子と同じサイズかこのサイズよ
り小さいようにしても良い。
【０００７】
【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。まず、図１乃至図６を参照して第１
の実施例を説明する。図１乃至図３は、半導体装置の概
略部分平面図、図４乃至図６は、半導体装置の断面図で
ある。この実施例では、チップサイズの大きい半導体素
子１１とこれよりチップサイズの小さい半導体素子１を
用いる。半導体素子１、１１は、例えば、シリコン半導
体から構成されている。図示はしないが半導体素子の主
面には内部回路に電気的に接続された接続電極（パッ
ド）を有しており、それぞれにリードが接続されてい
る。半導体素子１は、実装し易いように成型された複数
のリード３を有し、半導体素子のパッドにリード３の一
端が接続されており、他端は成型されて外方に導出され
ている（図２参照）。リード３は、ポリイミドなどの絶
縁フィルム２により支持されている。絶縁フィルム２
は、接着剤４によりリード３に接続されている。そし
て、エポキシ樹脂などのポッティング樹脂を半導体素子
１上に滴下して半導体素子１とリード３との接続部を含
む領域を被覆する樹脂封止体５が形成されている。
の形態を説明する。まず、図１乃至図６を参照して第１
の実施例を説明する。図１乃至図３は、半導体装置の概
略部分平面図、図４乃至図６は、半導体装置の断面図で
ある。この実施例では、チップサイズの大きい半導体素
子１１とこれよりチップサイズの小さい半導体素子１を
用いる。半導体素子１、１１は、例えば、シリコン半導
体から構成されている。図示はしないが半導体素子の主
面には内部回路に電気的に接続された接続電極（パッ
ド）を有しており、それぞれにリードが接続されてい
る。半導体素子１は、実装し易いように成型された複数
のリード３を有し、半導体素子のパッドにリード３の一
端が接続されており、他端は成型されて外方に導出され
ている（図２参照）。リード３は、ポリイミドなどの絶
縁フィルム２により支持されている。絶縁フィルム２
は、接着剤４によりリード３に接続されている。そし
て、エポキシ樹脂などのポッティング樹脂を半導体素子
１上に滴下して半導体素子１とリード３との接続部を含
む領域を被覆する樹脂封止体５が形成されている。
【０００８】また、半導体素子１１は、実装し易いよう
に成型された複数のリード３１を有し、半導体素子のパ
ッドに形成されたリード３１の一端が接続されており、
他端が成型されて外方に導出されている（図３参照）。
リード３１は、ポリイミドなどの絶縁フィルム２１によ
り支持されている。絶縁フィルム２１は、接着剤４１に
よりリード３１に接続されている。そして、エポキシ樹
脂などのポッティング樹脂を半導体素子１１上に滴下し
て半導体素子１１とリード３１との接続部を含む領域を
被覆する樹脂封止体５１が形成されている。また、複数
のリード３１の列の中に少なくとも１つのダミーリード
１０（図１、図３参照）が形成されている。この半導体
素子１は、半導体素子１１の上に搭載される。半導体素
子１は、接着剤（図示しない）により樹脂封止体５１に
接着されている。そして、半導体素子１のリード３は、
半導体素子１１のリード３１に絶縁フィルム２１の上の
領域において接着される。接着方法としては、熱圧着も
しくははんだ接続による方法が用いられる。
に成型された複数のリード３１を有し、半導体素子のパ
ッドに形成されたリード３１の一端が接続されており、
他端が成型されて外方に導出されている（図３参照）。
リード３１は、ポリイミドなどの絶縁フィルム２１によ
り支持されている。絶縁フィルム２１は、接着剤４１に
よりリード３１に接続されている。そして、エポキシ樹
脂などのポッティング樹脂を半導体素子１１上に滴下し
て半導体素子１１とリード３１との接続部を含む領域を
被覆する樹脂封止体５１が形成されている。また、複数
のリード３１の列の中に少なくとも１つのダミーリード
１０（図１、図３参照）が形成されている。この半導体
素子１は、半導体素子１１の上に搭載される。半導体素
子１は、接着剤（図示しない）により樹脂封止体５１に
接着されている。そして、半導体素子１のリード３は、
半導体素子１１のリード３１に絶縁フィルム２１の上の
領域において接着される。接着方法としては、熱圧着も
しくははんだ接続による方法が用いられる。
【０００９】半導体素子１のリードは、図１０に示すＴ
ＡＢ(Tape Automated Bonding)テープから形成される。
絶縁フィルム２には半導体素子を収容する開口部２２と
リード３を成型する際の切断する開口部２３とが形成さ
れている。この絶縁フィルム２には銅箔が形成されてお
り、エッチング処理などによりリード３の形状にパター
ニングされる。このような絶縁フィルム２の開口部２２
に半導体素子を配置し、リード３の先端を半導体素子１
のパッドに接続する。そして、リードを接続してから開
口部２２にポッテング樹脂を滴下して樹脂封止体を形成
する。その後、絶縁フィルム２とリード３とをカッテン
グして半導体素子１が形成される。半導体素子１１のリ
ードも同様にＴＡＢテープから形成される。積層した半
導体素子１、１１は、両者に形成されたパッドの中には
共用可能なものがある。しかし、共用していない独立し
たパッドは、直接実装基板に電気的な接続を行う必要が
ある。そこで、本発明は、下層の半導体素子１１にダミ
ーリード１０を形成しておく。そして、上層の半導体素
子１の独立したパッドからのリード３は、下層の半導体
素子１１のダミーリード１０に接続される。この時、共
用できるリード同志は重ねられるようにすれば共用、非
共用のいずれのリードも実装基板にそれぞれ接続するこ
とができる。
ＡＢ(Tape Automated Bonding)テープから形成される。
絶縁フィルム２には半導体素子を収容する開口部２２と
リード３を成型する際の切断する開口部２３とが形成さ
れている。この絶縁フィルム２には銅箔が形成されてお
り、エッチング処理などによりリード３の形状にパター
ニングされる。このような絶縁フィルム２の開口部２２
に半導体素子を配置し、リード３の先端を半導体素子１
のパッドに接続する。そして、リードを接続してから開
口部２２にポッテング樹脂を滴下して樹脂封止体を形成
する。その後、絶縁フィルム２とリード３とをカッテン
グして半導体素子１が形成される。半導体素子１１のリ
ードも同様にＴＡＢテープから形成される。積層した半
導体素子１、１１は、両者に形成されたパッドの中には
共用可能なものがある。しかし、共用していない独立し
たパッドは、直接実装基板に電気的な接続を行う必要が
ある。そこで、本発明は、下層の半導体素子１１にダミ
ーリード１０を形成しておく。そして、上層の半導体素
子１の独立したパッドからのリード３は、下層の半導体
素子１１のダミーリード１０に接続される。この時、共
用できるリード同志は重ねられるようにすれば共用、非
共用のいずれのリードも実装基板にそれぞれ接続するこ
とができる。
【００１０】この状態を図で説明する。図１は、半導体
素子１と半導体素子１１を重ねたときの概略平面図であ
る。図１のＡ−Ａ′線、Ｂ−Ｂ′線、Ｃ−Ｃ′線に沿う
部分の断面図は、それぞれ、図４、図５、図６に示され
る。リード３、３１において、リードは、共用リード
であり、リード３とリード３１とは接続される（図４参
照）。リードは、半導体素子１１のリードがダミーリ
ード１０であり、ダミーリード１０とリード３とが接続
される（図５参照）。また、リードは、リード３１の
みであり、非共用であるので、半導体素子１のパッドに
接続するリード３は形成されていない。この実施例で
は、このような構成により、異なったサイズの半導体素
子が効率的に広い面積を取らずに積層される。また、薄
い半導体素子を用いる場合、積層時の自重によるリード
変形が抑えられるので安定した積層構造が得られる。
素子１と半導体素子１１を重ねたときの概略平面図であ
る。図１のＡ−Ａ′線、Ｂ−Ｂ′線、Ｃ−Ｃ′線に沿う
部分の断面図は、それぞれ、図４、図５、図６に示され
る。リード３、３１において、リードは、共用リード
であり、リード３とリード３１とは接続される（図４参
照）。リードは、半導体素子１１のリードがダミーリ
ード１０であり、ダミーリード１０とリード３とが接続
される（図５参照）。また、リードは、リード３１の
みであり、非共用であるので、半導体素子１のパッドに
接続するリード３は形成されていない。この実施例で
は、このような構成により、異なったサイズの半導体素
子が効率的に広い面積を取らずに積層される。また、薄
い半導体素子を用いる場合、積層時の自重によるリード
変形が抑えられるので安定した積層構造が得られる。
【００１１】次に、図７を参照して第２の実施例を説明
する。図７は、半導体装置の概略部分平面図である。先
の実施例ではダミーリード１０は、半導体素子１２と非
接触の状態にあるが、この実施例ではダミーリード１０
は、半導体素子１２に接続される。半導体素子１２には
複数のパッド１３とともにダミーパッド１４が形成され
ている。半導体素子１２は、実装し易いように成型され
た複数のリード３２を有し、半導体素子１２のパッド１
３に形成されたリード３２の一端が接続されており、他
端が成型されて外方に導出されている。リード３２は、
ポリイミドなどの絶縁フィルム２１により支持されてい
る。絶縁フィルム２１は、接着剤によりリード３２に接
続されている。そして、エポキシ樹脂などのポッティン
グ樹脂を半導体素子１２上に滴下して半導体素子１２と
リード３２との接続部を含む領域を被覆する樹脂封止体
が形成されている。また、複数のリード３２の列の中に
少なくとも１つのダミーリード１０が形成されている。
する。図７は、半導体装置の概略部分平面図である。先
の実施例ではダミーリード１０は、半導体素子１２と非
接触の状態にあるが、この実施例ではダミーリード１０
は、半導体素子１２に接続される。半導体素子１２には
複数のパッド１３とともにダミーパッド１４が形成され
ている。半導体素子１２は、実装し易いように成型され
た複数のリード３２を有し、半導体素子１２のパッド１
３に形成されたリード３２の一端が接続されており、他
端が成型されて外方に導出されている。リード３２は、
ポリイミドなどの絶縁フィルム２１により支持されてい
る。絶縁フィルム２１は、接着剤によりリード３２に接
続されている。そして、エポキシ樹脂などのポッティン
グ樹脂を半導体素子１２上に滴下して半導体素子１２と
リード３２との接続部を含む領域を被覆する樹脂封止体
が形成されている。また、複数のリード３２の列の中に
少なくとも１つのダミーリード１０が形成されている。
【００１２】この半導体素子１２の上には上層の半導体
素子が搭載される。この上層の半導体素子は、接着剤に
より樹脂封止体に接着される。そして、上層の半導体素
子のリードは、半導体素子１２のリード３２もしくはダ
ミーリード１０に絶縁フィルム２１の上の領域において
接着される。接着方法としては、熱圧着もしくははんだ
接続による方法が用いられる。この実施例では、このよ
うな構成により、異なったサイズの半導体素子が効率的
に広い面積を取らずに積層される。また、薄い半導体素
子を用いる場合、積層時の自重によるリード変形が抑え
られるので安定した積層構造が得られる。また、ダミー
リードをダミーパッドに接続するのでダミーリードが安
定して確実に上層の半導体素子とリードと接続させるこ
とができる。
素子が搭載される。この上層の半導体素子は、接着剤に
より樹脂封止体に接着される。そして、上層の半導体素
子のリードは、半導体素子１２のリード３２もしくはダ
ミーリード１０に絶縁フィルム２１の上の領域において
接着される。接着方法としては、熱圧着もしくははんだ
接続による方法が用いられる。この実施例では、このよ
うな構成により、異なったサイズの半導体素子が効率的
に広い面積を取らずに積層される。また、薄い半導体素
子を用いる場合、積層時の自重によるリード変形が抑え
られるので安定した積層構造が得られる。また、ダミー
リードをダミーパッドに接続するのでダミーリードが安
定して確実に上層の半導体素子とリードと接続させるこ
とができる。
【００１３】次に、図１１を参照して第３の実施例を説
明する。図１１は、半導体素子が積層された半導体装置
の断面図である。この実施例では、チップサイズが上層
の半導体素子と下層の半導体素子とで同じである場合で
ある。半導体素子１５、１６は、例えば、シリコン半導
体から構成されている。図示はしないが半導体素子の主
面には、内部回路に電気的に接続された接続電極（パッ
ド）を有しており、それぞれにリードが接続されてい
る。半導体素子１５は、実装し易いように成型された複
数のリード３３を有している。半導体素子１５のパッド
にリード３３の一端が接続されており、リード３３の他
端は、成型されて外方に導出されている。リード３３
は、ポリイミドなどの絶縁フィルム２３により支持され
ている。絶縁フィルム２３は、接着剤４３によりリード
３３に接続されている。そして、エポキシ樹脂などのポ
ッティング樹脂を半導体素子１５上に滴下して半導体素
子１５とリード３３との接続部を含む領域を被覆する樹
脂封止体５３が形成されている。
明する。図１１は、半導体素子が積層された半導体装置
の断面図である。この実施例では、チップサイズが上層
の半導体素子と下層の半導体素子とで同じである場合で
ある。半導体素子１５、１６は、例えば、シリコン半導
体から構成されている。図示はしないが半導体素子の主
面には、内部回路に電気的に接続された接続電極（パッ
ド）を有しており、それぞれにリードが接続されてい
る。半導体素子１５は、実装し易いように成型された複
数のリード３３を有している。半導体素子１５のパッド
にリード３３の一端が接続されており、リード３３の他
端は、成型されて外方に導出されている。リード３３
は、ポリイミドなどの絶縁フィルム２３により支持され
ている。絶縁フィルム２３は、接着剤４３によりリード
３３に接続されている。そして、エポキシ樹脂などのポ
ッティング樹脂を半導体素子１５上に滴下して半導体素
子１５とリード３３との接続部を含む領域を被覆する樹
脂封止体５３が形成されている。
【００１４】また、半導体素子１６は、実装し易いよう
に成型された複数のリード３４を有している。半導体素
子１６のパッドにリード３４の一端が接続され、他端が
成型されて半導体素子１６に外方に導出されている。リ
ード３３は、ポリイミドなどの絶縁フィルム２４により
支持されている。絶縁フィルム２４は、接着剤４４によ
りリード３４に接続されている。そして、エポキシ樹脂
などのポッティング樹脂を半導体素子１６上に滴下して
半導体素子１６とリード３４との接続部を含む領域を被
覆する樹脂封止体５４が形成されている。また、複数の
リード３４の列の中に少なくとも１つのダミーリード１
０が形成されている。この半導体素子１５は、半導体素
子１６の上に搭載される。半導体素子１５は、接着剤に
より樹脂封止体５４に接着されている。そして、半導体
素子１５のリード３３は、半導体素子１６のリード３４
に絶縁フィルム２４の上の領域において接着される。接
着方法としては、熱圧着もしくははんだ接続による方法
が用いられる。
に成型された複数のリード３４を有している。半導体素
子１６のパッドにリード３４の一端が接続され、他端が
成型されて半導体素子１６に外方に導出されている。リ
ード３３は、ポリイミドなどの絶縁フィルム２４により
支持されている。絶縁フィルム２４は、接着剤４４によ
りリード３４に接続されている。そして、エポキシ樹脂
などのポッティング樹脂を半導体素子１６上に滴下して
半導体素子１６とリード３４との接続部を含む領域を被
覆する樹脂封止体５４が形成されている。また、複数の
リード３４の列の中に少なくとも１つのダミーリード１
０が形成されている。この半導体素子１５は、半導体素
子１６の上に搭載される。半導体素子１５は、接着剤に
より樹脂封止体５４に接着されている。そして、半導体
素子１５のリード３３は、半導体素子１６のリード３４
に絶縁フィルム２４の上の領域において接着される。接
着方法としては、熱圧着もしくははんだ接続による方法
が用いられる。
【００１５】積層した半導体素子１５、１６は、両者に
形成されたパッドの中には共用可能なものがある。しか
し、共用していない独立したパッドは、直接実装基板に
電気的な接続を行う必要がある。そこで、本発明は、下
層の半導体素子１６にだダミーリード１０を形成してお
く。そして、上層の半導体素子１５の独立したパッドか
らのリード３３は、下層の半導体素子１６のダミーリー
ド１０に接続される。この時共用できるリード同志は重
ねられるようにすれば共用、非共用のいずれのリードも
実装基板にそれぞれ接続することができる。この実施例
では上下同じサイズであるので、リードの外方に導出し
た部分は、下層の半導体素子のリードの水平部分を上層
の半導体素子のリードの水平部分より長くすれば積層構
造は容易に構成することができる。そのためには絶縁フ
ィルムの幅は下層の半導体素子のリードの方が広くする
必要がある。
形成されたパッドの中には共用可能なものがある。しか
し、共用していない独立したパッドは、直接実装基板に
電気的な接続を行う必要がある。そこで、本発明は、下
層の半導体素子１６にだダミーリード１０を形成してお
く。そして、上層の半導体素子１５の独立したパッドか
らのリード３３は、下層の半導体素子１６のダミーリー
ド１０に接続される。この時共用できるリード同志は重
ねられるようにすれば共用、非共用のいずれのリードも
実装基板にそれぞれ接続することができる。この実施例
では上下同じサイズであるので、リードの外方に導出し
た部分は、下層の半導体素子のリードの水平部分を上層
の半導体素子のリードの水平部分より長くすれば積層構
造は容易に構成することができる。そのためには絶縁フ
ィルムの幅は下層の半導体素子のリードの方が広くする
必要がある。
【００１６】この実施例では、このような構成により、
同じサイズの半導体素子が効率的に広い面積を取らずに
積層される。また、薄い半導体素子を用いる場合、積層
時の自重によるリード変形が抑えられるので安定した積
層構造が得られる。この半導体装置は、種類の異なるメ
モリ素子を組み合わせたもの、メモリ素子にロジック素
子を組み合わせたものなどの異種半導体素子を組み合わ
せて最適である。
同じサイズの半導体素子が効率的に広い面積を取らずに
積層される。また、薄い半導体素子を用いる場合、積層
時の自重によるリード変形が抑えられるので安定した積
層構造が得られる。この半導体装置は、種類の異なるメ
モリ素子を組み合わせたもの、メモリ素子にロジック素
子を組み合わせたものなどの異種半導体素子を組み合わ
せて最適である。
【００１７】以上の実施例では、上層の半導体素子は、
下層の半導体素子と同じサイズかこのサイズより小さい
ものを用いている。本発明は、このような実施例のみに
限定されるものではない。例えば、図１２の半導体装置
の断面図に示す上層及び下層の半導体素子１、１１は、
図１の半導体素子と同様に積層されている。この半導体
装置において、上層の半導体素子１は、リード３が導出
される左右の辺間の距離（すなわち、これを幅とする）
が下層の半導体素子１１の幅より狭いのに対し、リード
を導出しない縦方向の辺間の距離（すなわち、これを長
さとする）が下層の半導体素子１１の長さより長くなっ
ている。本発明は、このような積層構造に対しても適用
することができる。上層の半導体素子のリードと下層の
半導体素子のリードとの接続は、図１の半導体装置と同
様である。また、以上の実施例では、リードは、半導体
素子の２方向から導出されているが、本発明は、例え
ば、４方向から導出する構造の半導体素子に対しても適
用することが可能である。
下層の半導体素子と同じサイズかこのサイズより小さい
ものを用いている。本発明は、このような実施例のみに
限定されるものではない。例えば、図１２の半導体装置
の断面図に示す上層及び下層の半導体素子１、１１は、
図１の半導体素子と同様に積層されている。この半導体
装置において、上層の半導体素子１は、リード３が導出
される左右の辺間の距離（すなわち、これを幅とする）
が下層の半導体素子１１の幅より狭いのに対し、リード
を導出しない縦方向の辺間の距離（すなわち、これを長
さとする）が下層の半導体素子１１の長さより長くなっ
ている。本発明は、このような積層構造に対しても適用
することができる。上層の半導体素子のリードと下層の
半導体素子のリードとの接続は、図１の半導体装置と同
様である。また、以上の実施例では、リードは、半導体
素子の２方向から導出されているが、本発明は、例え
ば、４方向から導出する構造の半導体素子に対しても適
用することが可能である。
【００１８】
【発明の効果】本発明は、以上のような構成により、異
なったサイズの半導体素子や同じサイズの半導体素子が
効率的に広い面積を取らずに積層される。また、薄い半
導体素子を用いる場合、積層時の自重によるリード変形
が抑えられるので安定した積層構造が得られる。
なったサイズの半導体素子や同じサイズの半導体素子が
効率的に広い面積を取らずに積層される。また、薄い半
導体素子を用いる場合、積層時の自重によるリード変形
が抑えられるので安定した積層構造が得られる。
【図１】第１の実施例の半導体装置の部分平面図。
【図２】図１の半導体装置に用いられる上層の半導体素
子の部分平面図。
子の部分平面図。
【図３】図１の半導体装置に用いられる下層の半導体素
子の部分断面図。
子の部分断面図。
【図４】図１のＡ−Ａ′線に沿う部分の断面図。
【図５】図１のＢ−Ｂ′線に沿う部分の断面図。
【図６】図１のＣ−Ｃ′線に沿う部分の断面図。
【図７】第２の実施例の半導体装置に用いられる半導体
素子の部分平面図。
素子の部分平面図。
【図８】従来の半導体装置の断面図。
【図９】従来の半導体装置の断面図。
【図１０】本発明の半導体装置に用いられるＴＡＢテー
プの平面図。
プの平面図。
【図１１】第３の実施例の半導体装置の断面図。
【図１２】本発明の半導体装置の平面図。
１、１１、１２、１５、１６、１０１・・・半導体素
子、２、２１、２３、２４・・・絶縁フィルム、３、３
１、３２、３３、３４・・・リード、４、４１、４３、
４４、１０３、１０７・・・接着剤、５、５１、５３、
５４、１０５・・・樹脂封止体、９・・・リードフレー
ム、 １０・・・ダミーリード、１３・・・パッド、
１４・・・ダミーパッド、２２、２３・・・開口
部、 １０２・・・配線基板、１０６・・・ボンディ
ングワイヤ、 １０８・・・外部接続端子。
子、２、２１、２３、２４・・・絶縁フィルム、３、３
１、３２、３３、３４・・・リード、４、４１、４３、
４４、１０３、１０７・・・接着剤、５、５１、５３、
５４、１０５・・・樹脂封止体、９・・・リードフレー
ム、 １０・・・ダミーリード、１３・・・パッド、
１４・・・ダミーパッド、２２、２３・・・開口
部、 １０２・・・配線基板、１０６・・・ボンディ
ングワイヤ、 １０８・・・外部接続端子。
Claims (4)
- 【請求項１】 積層された複数の半導体素子と、一端が
前記半導体素子の接続電極に接続され、他端が前記半導
体素子から外方へ導出しているリードと、リードを支持
する絶縁フィルムとを備え、前記積層された複数の半導
体素子は、下層の半導体素子とこの上に積層された上層
の半導体素子を備え、前記上層の半導体素子のリード
は、前記下層の半導体素子のリードに接続され、前記下
層の半導体素子の前記リードの少なくとも１つはダミー
リードであることを特徴とする半導体装置。 - 【請求項２】 前記積層された複数の半導体素子は、前
記リードと前記半導体素子の接続電極との接続部分を含
むようにその少なくとも一部が被覆されていることを特
徴とする半導体装置。 - 【請求項３】 前記上層の半導体素子のリードと前記下
層の半導体素子のリードは、前記樹脂フィルム上の領域
で接続されていることを特徴とする請求項１又は請求項
２に記載の半導体装置。 - 【請求項４】 前記上層の半導体素子は、前記下層の半
導体素子と同じサイズかこのサイズより小さいことを特
徴とする請求項１乃至請求項３にいずれかに記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26194399A JP2001085599A (ja) | 1999-09-16 | 1999-09-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26194399A JP2001085599A (ja) | 1999-09-16 | 1999-09-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001085599A true JP2001085599A (ja) | 2001-03-30 |
Family
ID=17368839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26194399A Pending JP2001085599A (ja) | 1999-09-16 | 1999-09-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001085599A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104681701A (zh) * | 2013-11-27 | 2015-06-03 | 乐金显示有限公司 | 发光二极管封装、光源模块和包括该光源模块的背光单元 |
-
1999
- 1999-09-16 JP JP26194399A patent/JP2001085599A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104681701A (zh) * | 2013-11-27 | 2015-06-03 | 乐金显示有限公司 | 发光二极管封装、光源模块和包括该光源模块的背光单元 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100477020B1 (ko) | 멀티 칩 패키지 | |
| US6476474B1 (en) | Dual-die package structure and method for fabricating the same | |
| US7998792B2 (en) | Semiconductor device assemblies, electronic devices including the same and assembly methods | |
| KR0179803B1 (ko) | 리드노출형 반도체 패키지 | |
| KR101070913B1 (ko) | 반도체 칩 적층 패키지 | |
| US7834469B2 (en) | Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame | |
| US7199458B2 (en) | Stacked offset semiconductor package and method for fabricating | |
| JP3643706B2 (ja) | 半導体装置 | |
| JP2004071947A (ja) | 半導体装置 | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| US7030489B2 (en) | Multi-chip module having bonding wires and method of fabricating the same | |
| JP2001156251A (ja) | 半導体装置 | |
| JP3670853B2 (ja) | 半導体装置 | |
| JPH07153904A (ja) | 積層形半導体装置の製造方法及びそれによる半導体パッケージ | |
| JP3497775B2 (ja) | 半導体装置 | |
| JP2001358285A (ja) | 樹脂封止型半導体装置 | |
| US20070267756A1 (en) | Integrated circuit package and multi-layer lead frame utilized | |
| JP2005167286A (ja) | 半導体装置およびその製造方法 | |
| JP2001085599A (ja) | 半導体装置 | |
| JP2000091355A (ja) | 半導体装置の製造方法 | |
| KR100788340B1 (ko) | 반도체 패키지 | |
| KR100379092B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| KR100351925B1 (ko) | 적층형 반도체 패키지 | |
| KR100566780B1 (ko) | 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지 | |
| JP3082562U (ja) | マルチーチップパッケージ |