JP2000091355A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000091355A
JP2000091355A JP10257029A JP25702998A JP2000091355A JP 2000091355 A JP2000091355 A JP 2000091355A JP 10257029 A JP10257029 A JP 10257029A JP 25702998 A JP25702998 A JP 25702998A JP 2000091355 A JP2000091355 A JP 2000091355A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding
semiconductor
wire
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10257029A
Other languages
English (en)
Inventor
Makoto Tsubonoya
誠 坪野谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP10257029A priority Critical patent/JP2000091355A/ja
Publication of JP2000091355A publication Critical patent/JP2000091355A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 角錐コレットに押圧部を設け、ダイボンドと
同時に下のボンディングワイヤのループ形状を加工する
ことにより、ワイヤと半導体チップとの接触を防止す
る。 【解決手段】 アイランド１３上に第１の半導体チップ
１０を固着し、第１の電極パッド１２ａとリード端子１
７とを第１のボンディングワイヤ１６ａで接続する。第
２の半導体チップ１１を角錐コレット２０によって吸着
し、半導体チップ１０の上にダイボンドする。この時、
角錐コレット２０の押圧部２１が第１のボンディングワ
イヤ２１のループを押し下げるようにすることで、第１
のボンディングワイヤ１６ａが確実に凹部１９内に収ま
って第２の半導体チップ１１との接触を回避する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の半導体チッ
プを重ね合わせてモールドしつつ、近似した大きさを持
つ半導体チップの組み合わせでも小型化できる半導体装
置に関する。
【０００２】
【従来の技術】半導体装置の封止技術として最も普及し
ているのが、図６（Ａ）に示したような、半導体チップ
１の周囲を熱硬化性のエポキシ樹脂２で封止するトラン
スファーモールド技術である。半導体チップ１の支持素
材としてリードフレームを用いており、リードフレーム
のアイランド３に半導体チップ１をダイボンドし、半導
体チップ１のボンディングパッドとリード４をワイヤ５
でワイヤボンドし、所望の外形形状を具備する金型内に
リードフレームをセットし、金型内にエポキシ樹脂を注
入、これを硬化させることにより製造される。
【０００３】一方、各種電子機器に対する小型、軽量化
の波はとどまるところを知らず、これらに組み込まれる
半導体装置にも、一層の大容量、高機能、高集積化が望
まれることになる。
【０００４】そこで、以前から発想としては存在してい
た（例えば、特開昭５５ー１１１１５１７号）、１つの
パッケージ内に複数の半導体チップを封止する技術が注
目され、実現化する動きが出てきた。つまり図６（Ｂ）
に示すように、アイランド３上に第１の半導体チップ１
ａを固着し、第１の半導体チップ１ａの上に第２の半導
体チップ１ｂを固着し、対応するボンディングパッドと
リード端子４とをボンディングワイヤ５ａ、５ｂで接続
し、樹脂２で封止したものである。
【０００５】
【発明が解決しようとする課題】図６（Ｂ）の構成は、
第１の半導体チップ１ａとのワイヤボンディングを確保
するため、第２の半導体チップ１ｂを固着したときに第
１の半導体チップ１ａの電極パッド部分が露出している
こと、即ちチップサイズに差のあることが絶対的な条件
となる。そのため、例えば同一機種のチップを２個組み
込む、或いは別機種のチップであってもそのチップサイ
ズが近似する場合には採用できない欠点があった。２つ
の半導体チップを十文字に重ね合わせることも考えられ
るが、これとてチップサイズの縦×横の寸法に差がある
ことが条件となり、依然として制約が残るものである。
【０００６】これを解決するために、例えば図６（Ｃ）
に示すように、アイランド３の両面に各半導体チップ１
ａ、１ｂの裏面が対向するようにこれらを固着する手法
がある。しかしながら、ボンディングワイヤのループ高
さの分が２倍必要になるので、半導体装置全体の厚み
（図６（Ｃ）の図示Ｘ）が増して、薄形化できない欠点
がある。
【０００７】
【課題を解決するための手段】本発明は上述した従来の
課題に鑑み成されたもので、あらかじめダイボンドとワ
イヤボンドを施した第１の半導体チップの上に第２の半
導体チップをダイボンドする半導体装置の製造方法であ
って、前記第２の半導体チップを吸着し搬送するコレッ
トに押圧部を設け、前記第２の半導体チップを前記第１
の半導体チップの上に固定すると同時に前記コレットの
押圧部が前記第１の半導体チップのボンディングワイヤ
のループを押し下げるようにしたことを特徴とするもの
である。
【０００８】
【発明の実施の形態】以下に本発明の一実施の形態を詳
細に説明する。
【０００９】先ず完成品の構成を説明する。図２は本発
明の半導体装置の主要部を示す断面図、図３（Ａ）は全
体を示す断面図、同じく図３（Ｂ）は全体を示す平面図
である。
【００１０】これらの図において、１０、１１は各々第
１と第２の半導体チップを示している。第１と第２の半
導体チップ１０、１１のシリコン表面には、前工程にお
いて各種の拡散熱処理などによって多数の能動、受動回
路素子が形成されている。第１と第２の半導体チップ１
０、１１のチップ周辺部分には外部接続用の第１と第２
の電極パッド１２ａ、１２ｂがアルミ電極によって形成
されている。各電極パッド１２ａ、１２ｂの上にはパッ
シベーション皮膜が形成され、電極パッド１２ａ、１２
ｂの上部が電気接続のために開口されている。パッシベ
ーション被膜はシリコン窒化膜、シリコン酸化膜、ポリ
イミド系絶縁膜などである。図３（Ｂ）の例では、各電
極パッド１２ａ、１２ｂは半導体チップ１０、１１の対
向する２辺に沿って集約して配置されている。
【００１１】第１の半導体チップ１０がリードフレーム
のアイランド１３上に接着剤１４によりダイボンドされ
る。第２の半導体チップ１１が第１の半導体チップ１０
の前記パッシベーション皮膜上に接着剤１５により固着
されている。接着剤１４は導電性または絶縁性、接着剤
１５は絶縁性のエポキシ系接着剤である。
【００１２】第１の電極パッド１２ａには、金線からな
る第１のボンディングワイヤ１６ａの一端が接続されて
おり、第１のボンディングワイヤ１６ａの他端は外部導
出用のリード端子１７にワイヤボンドされている。ま
た、第２の電極パッド１２ｂの表面には、第２のボンデ
ィングワイヤ１６ｂの一端がワイヤボンドされており、
第２のボンディングワイヤ１６ｂの他端は外部導出用の
リード端子１７にワイヤボンドされている。
【００１３】第１と第２の半導体チップ１０、１１、リ
ード端子１７の一部、および第１と第２のボンディング
ワイヤ１６ａ、１６ｂを含む主要部は、周囲をエポキシ
系の熱硬化樹脂１８でモールドされて半導体装置のパッ
ケージを形成する。リード端子１７はパッケージの側壁
から外部に導出されて外部接続端子となる。導出された
リード端子１７はＺ字型に曲げ加工されている。アイラ
ンド１３の裏面側は樹脂１８の表面に露出しており、樹
脂１８表面と同一平面を形成している。
【００１４】第１と第２の半導体チップ１０、１１の組
み合わせは任意である。例えば、第１と第２の半導体チ
ップ１０、１１としてＥＥＰＲＯＭ（フラッシュメモ
リ）等の半導体記憶装置を用いた場合（第１の組み合わ
せ例）は、１つのパッケージで記憶容量を２倍、３倍・
・・にすることができる。また、第１の半導体チップ１
０にＥＥＰＲＯＭ（フラッシュメモリ）等の半導体記憶
装置を、第２の半導体チップ１１にはＳＲＡＭ等の半導
体記憶装置を形成するような場合（第２の組み合わせ
例）ことも考えられる。どちらの組み合わせの場合で
も、各チップにはデータの入出力を行うＩ／Ｏ端子と、
データのアドレスを指定するアドレス端子、及びデータ
の入出力を許可するチップイネーブル端子とを具備して
おり、両チップのピン配列が酷似している。そのため、
第１と第２の半導体チップ１０、１１のＩ／Ｏ端子やア
ドレス端子用のリード端子１７を共用することが可能で
あり、各チップに排他的なチップイネーブル信号を印加
することにより、どちらか一方の半導体チップのメモリ
セルを排他的に選択することが可能である。
【００１５】上記第１の組み合わせ例の場合には当然の
事ながら、第１の半導体チップ１０と第２の半導体チッ
プ１１が大略同じ大きさと形状を有し、電極パッド１２
ａ、１２ｂの配列も同じである。そのため、両者を重ね
ると、第１の半導体チップ１０の電極パッド１２ａが第
２の半導体チップ１１の陰に隠れる。具体的に、図３
（Ｂ）の例では第２の電極パッド１２ｂの直下に第１の
電極パッド１２ａが位置する。又第２の組み合わせ例の
場合でも、チップサイズと形状が近似し且つピン配列が
酷似する場合があり得る。
【００１６】而して、第２の半導体チップ１２ｂの対向
する２辺に沿って、第１の電極パッド１２ａの上方に凹
部１９を形成し、第２の半導体チップ１１をひさし状に
突出させている。凹部１９は第１の半導体チップ１０の
端部から第１の電極１２ａを露出するだけの幅（図１：
Ｗ）を持ち、更には第１のボンディングワイヤ１６ａの
ワイヤ高さ（図１：ｔ１）を収納するだけの高さを持
つ。尚、前記収納する高さは第１の半導体チップ１０の
表面からの高さであるから、接着剤１５の膜厚も考慮し
て凹部１９の深さ（ｔ２）を決定する。
【００１７】凹部１９は第１の電極パッド１２ａの上方
に空間を形成し、この空間内で第１のボンディングワイ
ヤ１６ａが第１の電極パッド１２ａにボールボンディン
グされている。ボール部から連続する第１のボンディン
グワイヤ１６ａは凹部１９を通過し、リード端子１７に
セカンドボンドされる。第１の半導体チップ１０の表面
の高さに対してリード端子１７の表面が高いような場合
には、第１のボンディングワイヤ１６ａは第１の電極１
２ａから凹部１９を通過して横方向に導出され、第２の
半導体チップ１１の端より外側で上昇し、リード端子１
７先端部に到達する様な軌跡を描く。
【００１８】この様に、凹部１９を設けることによっ
て、第１の半導体チップ１１へのワイヤボンディングを
可能にし、且つ第１のボンディングワイヤ１６ａが第２
の半導体チップ１１の裏面と接触することを回避してい
る。更に、第１のボンディングワイヤ１６ａを凹部１９
を通過させることによって、半導体装置全体の高さ（図
２：ｔ３）を薄くすることができる。
【００１９】本実施の形態では、アイランド１３の板厚
が１５０〜２００μであり、第１と第２の半導体チップ
１０、１１の厚みがバックグラインド工程により２５０
〜３００μとなっている、接着剤１４、１５の厚みとし
て２０〜３０μ必要であり、更にはボンディングワイヤ
の上部に樹脂の残り厚みとして１５０〜２００μは必要
である。本願出願人は、これらの厚みを収納しつつ、パ
ッケージの高さｔ３を１．０ｍｍ以下にまで薄形化した
半導体装置を実現した。
【００２０】上記の凹部１９は、例えばウェハ裏面から
ハーフダイシングを行うことによって得ることができ
る。図４（Ａ）を参照して、第１主面３０と第２主面３
１とを有する半導体ウェハ３２を準備し、その第１主面
３０に回路素子を形成する。第２主面３１側からダイシ
ングラインを認識し、幅広（約１．０ｍｍ）の第１のダ
イシングブレード３３によって、全体のウェハ厚み２８
０μに対して１３０μの深さの溝３４を形成する。ダイ
シングブレード３３の中心線はダイシングラインの中心
線に一致する。次いで、図４（Ｂ）に示したように、ダ
イシングラインに沿って幅狭（約４０μｍ）の第２のダ
イシングブレード３５によってウェハ３２を完全に切断
する。尚、ハーフダイシングによる溝３４は、凹部１９
を設ける箇所だけでも良いし、半導体チップ１０、１１
の４辺全てに凹部１９を形成するように設けても良い。
また、第２のダイシングブレード３５は第１主面３０側
から切削する形態でも良いし、第２主面３１側から切削
する形態でも良い。
【００２１】以下に、本発明の特徴となる、製造方法を
説明する。
【００２２】先ず図１（Ａ）を参照して、半導体チップ
を固着するためのアイランド１３と外部接続用のリード
端子１７を有するリードフレームを準備し、接着剤１４
によってアイランド１３の上に第１の半導体チップ１０
を固着する。接着剤１４はＡｇペーストのような導電性
あるいはエポキシ系の絶縁性の接着剤である。そして、
第１の半導体チップ１０の第１の電極１２ａとリード端
子１７とを第１のボンディングワイヤ１６ａで接続す
る。
【００２３】次いで、第１の半導体チップ１０の上に、
絶縁性の接着剤１５を塗布する。接着剤１５はエポキシ
系の粘性を持つ液状の接着剤であり、ディスペンサー５
０からあらかじめ定められた量を供給し、２００℃。数
十分のベーキング処理を行う。
【００２４】次に図１（Ｂ）を参照して、角錐コレット
２０によって、凹部１９を形成した第２の半導体チップ
１１を吸着する。角錐コレット２０は４角錐の斜面に沿
って傾斜する内壁を有しており、その内壁に第２の半導
体チップ１１の上端が線接触で接触し、図示せぬ真空装
置によって第２の半導体チップ１１を吸引保持してい
る。角錐コレット２０の周辺部分には前記内壁の延長上
に押圧部２１を具備しており、押圧部２１の先端は少な
くとも凹部１９より深い位置まで飛び出ており、且つ全
ての角が滑らかな曲面に形成されている。
【００２５】次に図１（Ｃ）を参照して、角錐コレット
２０によって第２の半導体チップ１１を搬送し、第１の
半導体チップ１０の上に設置する。この時前記角錐コレ
ット２０によって第２の半導体チップ１１を数十ｇ／ｃ
ｍ２の圧力で下方に押し下げ、第１と第２の半導体チッ
プ１０、１１の間の接着剤１５が均等な厚みで広がるよ
うに第２の半導体チップ１１を固定する。固定すると同
時に、角錐コレット２０の押圧部２１が第１のボンディ
ングワイヤ１６ａに当接し、ループの高さを押し下げ
る。これによって、凹部１９において第１のボンディン
グワイヤ１６ａと第２の半導体チップ１１とが接触する
ことを回避することができる。そして角錐コレット２０
を解除して、接着剤１５に含まれる有機溶剤を蒸発させ
固化させるためのベーキング処理を２００℃、数十分行
う。
【００２６】次に、第２の電極パッド１２ｂとリード端
子１７とをボールボンディングによりワイヤボンドし、
全体を樹脂モールドし、リードフレームから個々の半導
体装置を分離して製品が完成する。
【００２７】尚、第２の半導体チップ１１をダイボンド
したときに、接着剤１５が凹部１９にまで拡大し、その
空間を満たすようにする事が可能である。望ましくは第
２の電極パッド１２ｂの直下全体まで拡大させる。する
と、固化した接着剤１５が第２のボンディングワイヤ１
６ｂをワイヤボンドするときの土台となり、ボンダビリ
ティを改善することができる。
【００２８】図５に第２の実施の形態を示した。リード
フレームに代えてテープキャリアと半田ボールを用いた
例である。第１の半導体チップ１０がポリイミド系のベ
ースフィルム４０の上に接着固定され、第１の半導体チ
ップ１０の上に第２の半導体チップ１１が固着される。
ベースフィルム４０の表面にはリード端子１７に相当す
る導電パターン４１が形成されており、第１と第２の電
極パッド１２ａ、１２ｂと導電パターン４１とが各々第
１と第２のボンディングワイヤ１６ａ、１６ｂで接続さ
れている。ベースフィルム４０には貫通穴が形成され、
該貫通穴を介して、ベースフィルム４０の裏面に形成し
た半田ボール４２と接続されている、そして、周囲を熱
硬化性の樹脂でモールドされている。
【００２９】尚、上記実施例は半導体チップが２個の場
合を記載したが、３個、４個を積層する場合でも同様に
実施できることは言うまでもない。
【００３０】
【発明の効果】以上に説明した通り、本発明によれば、
第２の半導体チップ１１の裏面を研削して凹部１９を設
け、凹部１９が形成する空間を利用して第１の電極１２
ａに第１のボンディングワイヤ１２ａをボンディングす
るので、半導体チップ１０、１１の大きさと形状が近似
した場合でも複数の半導体チップを積層してワイヤボン
ディングが可能になる利点を有する。これにより、例え
ば１つのパッケージに２倍の記憶容量を持たせることが
可能になる。
【００３１】更に、凹部１９を利用することによって第
１のボンディングワイヤ１６ａのループ高さを吸収でき
るので、パッケージの厚みを薄形化できる利点を有す
る。
【００３２】更に、角錐コレット２０の押圧部２１によ
って第１のボンディングワイヤ１６ａのループ高さを押
し下げられるので、第１のボンディングワイヤ１６ａと
第２の半導体チップ１１十の接触を回避することができ
る。しかも、第２の半導体チップ１１のダイボンド時に
同時に実行できるので、工程を増加させずに済む。
【００３３】更に、半導体チップ１０、１１としてどの
ようなサイズ、形状のものでも組み合わせが可能にな
り、製品展開の自由度が増す利点をも有する。
【図面の簡単な説明】
【図１】本発明を説明するための断面図である。
【図２】凹部１９近傍を示す断面図である。
【図３】本発明を説明するための（Ａ）断面図、（Ｂ）
平面図である。
【図４】凹部１９の製造方法を説明する断面図である。
【図５】本発明の、第２の実施の形態を示す断面図であ
る。
【図６】従来例を説明するための断面図である。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 あらかじめダイボンドとワイヤボンドを
    施した第１の半導体チップの上に第２の半導体チップを
    ダイボンドする半導体装置の製造方法であって、 前記第２の半導体チップを吸着し搬送するコレットに押
    圧部を設け、前記第２の半導体チップを前記第１の半導
    体チップの上に固定すると同時に前記コレットの押圧部
    が前記第１の半導体チップのボンディングワイヤのルー
    プを押し下げるようにしたことを特徴とする半導体装置
    の製造方法。
  2. 【請求項２】 前記第２の半導体チップの裏面に凹部を
    形成し、前記凹部の空間内に前記第１の半導体チップの
    ボンディングワイヤが延在することを特徴とする半導体
    装置の製造方法。
  3. 【請求項３】 前記凹部が裏面からのハーフダイシング
    によって得られたものであることを特徴とする請求項１
    記載の半導体装置の製造方法。
JP10257029A 1998-09-10 1998-09-10 半導体装置の製造方法 Pending JP2000091355A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10257029A JP2000091355A (ja) 1998-09-10 1998-09-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10257029A JP2000091355A (ja) 1998-09-10 1998-09-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000091355A true JP2000091355A (ja) 2000-03-31

Family

ID=17300763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10257029A Pending JP2000091355A (ja) 1998-09-10 1998-09-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000091355A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203939A (ja) * 2000-12-27 2002-07-19 Sony Corp 集積型電子部品及びその集積方法
JP2003318204A (ja) * 2002-04-23 2003-11-07 Matsushita Electric Ind Co Ltd チップ吸着用ノズル、チップの実装体及びチップの実装方法
DE10342768A1 (de) * 2003-09-16 2005-04-21 Disco Hi Tec Europ Gmbh Chip sowie Verfahren zu dessen Herstellung
JP2005328005A (ja) * 2004-05-17 2005-11-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203939A (ja) * 2000-12-27 2002-07-19 Sony Corp 集積型電子部品及びその集積方法
JP4501279B2 (ja) * 2000-12-27 2010-07-14 ソニー株式会社 集積型電子部品及びその集積方法
JP2003318204A (ja) * 2002-04-23 2003-11-07 Matsushita Electric Ind Co Ltd チップ吸着用ノズル、チップの実装体及びチップの実装方法
DE10342768A1 (de) * 2003-09-16 2005-04-21 Disco Hi Tec Europ Gmbh Chip sowie Verfahren zu dessen Herstellung
JP2005328005A (ja) * 2004-05-17 2005-11-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4544407B2 (ja) * 2004-05-17 2010-09-15 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器

Similar Documents

Publication Publication Date Title
US7327020B2 (en) Multi-chip package including at least one semiconductor device enclosed therein
KR101076537B1 (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
US7170183B1 (en) Wafer level stacked package
US8373277B2 (en) Stacked die in die BGA package
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
US7198980B2 (en) Methods for assembling multiple semiconductor devices
JP3643706B2 (ja) 半導体装置
KR100460063B1 (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
US7911047B2 (en) Semiconductor device and method of fabricating the semiconductor device
US6713857B1 (en) Low profile stacked multi-chip semiconductor package with chip carrier having opening and fabrication method of the semiconductor package
US7419855B1 (en) Apparatus and method for miniature semiconductor packages
US20050218518A1 (en) Semiconductor device assemblies and packages including multiple semiconductor device components
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
JP3494901B2 (ja) 半導体集積回路装置
US7385298B2 (en) Reduced-dimension microelectronic component assemblies with wire bonds and methods of making same
JP3670853B2 (ja) 半導体装置
US7126209B2 (en) Lead frame, resin-encapsulated semiconductor device, and method of producing the same
JP3869562B2 (ja) 半導体装置の製造方法
JP3643705B2 (ja) 半導体装置とその製造方法
JP2000091355A (ja) 半導体装置の製造方法
US20080237831A1 (en) Multi-chip semiconductor package structure
JPH10335366A (ja) 半導体装置
JP2005167286A (ja) 半導体装置およびその製造方法
JP2000091490A (ja) 半導体装置
KR101078717B1 (ko) 칩 스택 패키지