JP2001053409A - チップ実装モジュール - Google Patents
チップ実装モジュールInfo
- Publication number
- JP2001053409A JP2001053409A JP11227938A JP22793899A JP2001053409A JP 2001053409 A JP2001053409 A JP 2001053409A JP 11227938 A JP11227938 A JP 11227938A JP 22793899 A JP22793899 A JP 22793899A JP 2001053409 A JP2001053409 A JP 2001053409A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- conductive pattern
- chip mounting
- double
- flexible printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 電気特性に優れ、且つ高密度実装可能なバン
プ接続方式のチップ実装モジュールを提供する。 【解決手段】 両面フレキシブル・プリント基板（５
０）は、信号線を形成した上層導電パターン（５２）と
電源線及びグランド線を形成した下層導電パターン（５
１）とを有する。上層導電パターンの一部を露出してバ
ンプ接続方式のチップ実装部（２３）が形成される。チ
ップ実装部の下方に位置する下層導電パターンの一部を
露出して電源及びグランド用下層電極部（５１Ｐ，５１
Ｇ）が形成される。 ベアチップ（１０）はチップ実装
部に実装される。ボンディングワイヤ（７０Ｐ，７０
Ｇ）は、ベアチップの電源及びグランド用パッドに接続
された上層電極部（５２Ｐ，５２Ｇ）と下層導電パター
ンの電源及びグランド用下層電極部（５１Ｐ，５１Ｇ）
とを接続する。
プ接続方式のチップ実装モジュールを提供する。 【解決手段】 両面フレキシブル・プリント基板（５
０）は、信号線を形成した上層導電パターン（５２）と
電源線及びグランド線を形成した下層導電パターン（５
１）とを有する。上層導電パターンの一部を露出してバ
ンプ接続方式のチップ実装部（２３）が形成される。チ
ップ実装部の下方に位置する下層導電パターンの一部を
露出して電源及びグランド用下層電極部（５１Ｐ，５１
Ｇ）が形成される。 ベアチップ（１０）はチップ実装
部に実装される。ボンディングワイヤ（７０Ｐ，７０
Ｇ）は、ベアチップの電源及びグランド用パッドに接続
された上層電極部（５２Ｐ，５２Ｇ）と下層導電パター
ンの電源及びグランド用下層電極部（５１Ｐ，５１Ｇ）
とを接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、両面フレキシブル
・プリント基板（ＦＰＣ）を使用したバンプ接続方式の
チップ実装モジュールに関し、特に電気特性に優れ、且
つ高密度実装可能なチップ実装モジュールに関する。
・プリント基板（ＦＰＣ）を使用したバンプ接続方式の
チップ実装モジュールに関し、特に電気特性に優れ、且
つ高密度実装可能なチップ実装モジュールに関する。
【０００２】
【従来の技術】従来、プリント基板上にＬＳＩ部品を実
装する場合は、図２の断面図に示すように、ＩＣベアチ
ップ１０を電極１１を上に向けてＦＰＣ基板２０上に搭
載し、チップ電極１１とＦＰＣ基板電極２１との間をＡ
ｕ線３０でワイヤボンディングしてから全体を樹脂３１
で封止するＣＯＢ（チップ・オン・ボード）方式が主流
であった。
装する場合は、図２の断面図に示すように、ＩＣベアチ
ップ１０を電極１１を上に向けてＦＰＣ基板２０上に搭
載し、チップ電極１１とＦＰＣ基板電極２１との間をＡ
ｕ線３０でワイヤボンディングしてから全体を樹脂３１
で封止するＣＯＢ（チップ・オン・ボード）方式が主流
であった。
【０００３】一方、最近では、回路の高密度化に伴い、
ＢＧＡ（ボール・グリッド・アレイ）、ＣＳＰ（チップ
・サイズド・パッケージ）、フリップチップなど、チッ
プ下面に電極を配置したバンプ接続方式が採用されるよ
うになってきた。図３はこの一例を示す断面図である。
ベアチップ１０は下面に電極１１を向けて配置され、Ｆ
ＰＣ基板２０の電極２１との間にボール等のバンプ３２
を介在させて接続される。
ＢＧＡ（ボール・グリッド・アレイ）、ＣＳＰ（チップ
・サイズド・パッケージ）、フリップチップなど、チッ
プ下面に電極を配置したバンプ接続方式が採用されるよ
うになってきた。図３はこの一例を示す断面図である。
ベアチップ１０は下面に電極１１を向けて配置され、Ｆ
ＰＣ基板２０の電極２１との間にボール等のバンプ３２
を介在させて接続される。
【０００４】図２に示したＣＯＢ方式では、Ａｕ線３０
のワイヤループを形成可能な任意の場所にワイヤボンデ
ィング可能である。そこで、実装モジュールの電気的特
性が有利になるように、ＬＳＩパッドからの信号線と、
電源及びグランド線とを分けて基板側に接続することが
可能になる。
のワイヤループを形成可能な任意の場所にワイヤボンデ
ィング可能である。そこで、実装モジュールの電気的特
性が有利になるように、ＬＳＩパッドからの信号線と、
電源及びグランド線とを分けて基板側に接続することが
可能になる。
【０００５】図４はこの一例を示す断面図である。この
チップ実装モジュールで使用する基板には２種類あり、
一方は、微細ピッチで信号線を引き出す出力側に適用さ
れた片面ＦＰＣ基板２０である。他方の基板は、電源線
やグランド線を太いパターンで引回す必要がある入力側
に適用されたＲＰＣ両面基板４０である。片面ＦＰＣ基
板２０は上下２層の絶縁フィルム２３，２４の間に導電
回路パターン２２を介在させて一体化したものである。
ＲＰＣ両面基板４０は上下２層の導電パターン４１，４
２を絶縁板４３中に形成したものである。これらの基板
２０，４０は接着部３３において接着されている。
チップ実装モジュールで使用する基板には２種類あり、
一方は、微細ピッチで信号線を引き出す出力側に適用さ
れた片面ＦＰＣ基板２０である。他方の基板は、電源線
やグランド線を太いパターンで引回す必要がある入力側
に適用されたＲＰＣ両面基板４０である。片面ＦＰＣ基
板２０は上下２層の絶縁フィルム２３，２４の間に導電
回路パターン２２を介在させて一体化したものである。
ＲＰＣ両面基板４０は上下２層の導電パターン４１，４
２を絶縁板４３中に形成したものである。これらの基板
２０，４０は接着部３３において接着されている。
【０００６】
【発明が解決しようとする課題】図２に示したバンプ接
続方式では、基板電極もバンプ配列（ＬＳＩパッド配
列）と同じ順序で対向させる必要があり、しかも基板に
は等ピッチのパターン形成が必要となる。ところが、こ
れを実現することは困難を伴う。特に、フリップチップ
実装では、微細パターンの形成と、信号線、電源線およ
びグランド線の間の隔離が困難になる。図４に示すＣＯ
Ｂ実装構造は、このような問題がない代わりに、平坦な
チップ搭載部を必要とするバンプ接続方式には適用する
ことができない。また、ＲＰＣ両面基板４０の使用がコ
ストアップ要因となる。
続方式では、基板電極もバンプ配列（ＬＳＩパッド配
列）と同じ順序で対向させる必要があり、しかも基板に
は等ピッチのパターン形成が必要となる。ところが、こ
れを実現することは困難を伴う。特に、フリップチップ
実装では、微細パターンの形成と、信号線、電源線およ
びグランド線の間の隔離が困難になる。図４に示すＣＯ
Ｂ実装構造は、このような問題がない代わりに、平坦な
チップ搭載部を必要とするバンプ接続方式には適用する
ことができない。また、ＲＰＣ両面基板４０の使用がコ
ストアップ要因となる。
【０００７】本発明は、かかる点を改善し、両面ＦＰＣ
基板だけを使用して、電気特性に優れ、且つ高密度実装
可能なバンプ接続方式のチップ実装モジュール提供する
ことを目的としている。
基板だけを使用して、電気特性に優れ、且つ高密度実装
可能なバンプ接続方式のチップ実装モジュール提供する
ことを目的としている。
【０００８】
【課題を解決するための手段】本発明のチップ実装モジ
ュールは、主として信号線を形成した上層導電パターン
と主として電源線及びグランド線を形成した下層導電パ
ターンと実装されるチップに合わせて前記上層導電パタ
ーンの一部を露出して形成したバンプ接続方式のチップ
実装部とを有する両面フレキシブル・プリント基板と、
前記両面フレキシブル・プリント基板のチップ実装部に
実装されたベアチップと、前記両面フレキシブル・プリ
ント基板の上層導電パターンと下層導電パターンとを接
続する接続部とを備えたことを特徴とする。
ュールは、主として信号線を形成した上層導電パターン
と主として電源線及びグランド線を形成した下層導電パ
ターンと実装されるチップに合わせて前記上層導電パタ
ーンの一部を露出して形成したバンプ接続方式のチップ
実装部とを有する両面フレキシブル・プリント基板と、
前記両面フレキシブル・プリント基板のチップ実装部に
実装されたベアチップと、前記両面フレキシブル・プリ
ント基板の上層導電パターンと下層導電パターンとを接
続する接続部とを備えたことを特徴とする。
【０００９】好ましい実施の形態では、両面フレキシブ
ル・プリント基板には、チップ実装部を構成する上層導
電パターンにベアチップの電源及びグランド用上層電極
部が形成されると共に、チップ実装部の下方に位置する
下層導電パターンの一部を露出して電源及びグランド用
下層電極部が形成され、接続部が、上層電極部と下層電
極部とを接続するボンディングワイヤにより構成され
る。チップ実装部の周囲は封止材で充填されることが望
ましい。また、好ましくは、チップ実装部と対向する両
面フレキシブル・プリント基板の背面は、補強板によっ
て補強される。適用されるベアチップの実装形態は、代
表的にはフリップチップ方式である。
ル・プリント基板には、チップ実装部を構成する上層導
電パターンにベアチップの電源及びグランド用上層電極
部が形成されると共に、チップ実装部の下方に位置する
下層導電パターンの一部を露出して電源及びグランド用
下層電極部が形成され、接続部が、上層電極部と下層電
極部とを接続するボンディングワイヤにより構成され
る。チップ実装部の周囲は封止材で充填されることが望
ましい。また、好ましくは、チップ実装部と対向する両
面フレキシブル・プリント基板の背面は、補強板によっ
て補強される。適用されるベアチップの実装形態は、代
表的にはフリップチップ方式である。
【００１０】本発明によれば、両面フレキシブル・プリ
ント基板に上層導電パターンの一部を露出してバンプ接
続方式のチップ実装部を形成することにより、バンプ接
続方式を採用することができ、更なる基板の高密度化、
モジュールの小型化に対処できる。また、両面フレキシ
ブル・プリント基板の上層導電パターンで主として微細
な信号線を形成し、下層導電パターンで主として電源線
及びグランド線を形成することにより、信号線と電源線
及びグランド線とを分離することができ、ノイズ低減等
の電気的特性を向上させることが可能である。更に、本
発明では、ＲＰＣ両面板を使用せずに、全てＦＰＣ基板
を用いているので、コスト削減が可能である。
ント基板に上層導電パターンの一部を露出してバンプ接
続方式のチップ実装部を形成することにより、バンプ接
続方式を採用することができ、更なる基板の高密度化、
モジュールの小型化に対処できる。また、両面フレキシ
ブル・プリント基板の上層導電パターンで主として微細
な信号線を形成し、下層導電パターンで主として電源線
及びグランド線を形成することにより、信号線と電源線
及びグランド線とを分離することができ、ノイズ低減等
の電気的特性を向上させることが可能である。更に、本
発明では、ＲＰＣ両面板を使用せずに、全てＦＰＣ基板
を用いているので、コスト削減が可能である。
【００１１】
【発明の実施の形態】以下、図面に示した実施形態を参
照して、本発明を詳細に説明する。図１は、本発明の一
実施形態を示すチップ実装モジュールの断面図である。
この実施形態のチップ実装モジュールは、信号線を形成
した上層導電パターン５２と電源線及びグランド線を形
成した下層導電パターン５１とを有する両面ＦＰＣ基板
５０と、これに実装されるベアチップ１０とを備えて構
成されている。
照して、本発明を詳細に説明する。図１は、本発明の一
実施形態を示すチップ実装モジュールの断面図である。
この実施形態のチップ実装モジュールは、信号線を形成
した上層導電パターン５２と電源線及びグランド線を形
成した下層導電パターン５１とを有する両面ＦＰＣ基板
５０と、これに実装されるベアチップ１０とを備えて構
成されている。
【００１２】両面ＦＰＣ５０は上下２層の絶縁フィルム
５６，５７の間に、下層導電パターン５１と上層導電パ
ターン５２を、中間層の絶縁フィルム５８を介在させて
一体化したものである。上層導電パターン５２上には、
面実装部品５４が実装される。また、コネクタ５５も取
り付けられる。
５６，５７の間に、下層導電パターン５１と上層導電パ
ターン５２を、中間層の絶縁フィルム５８を介在させて
一体化したものである。上層導電パターン５２上には、
面実装部品５４が実装される。また、コネクタ５５も取
り付けられる。
【００１３】この両面ＦＰＣ基板５０の上層絶縁フィル
ム５６の一部をレーザ加工で除去し、上層導電パターン
５２の一部を露出することで、バンプ接続方式のチップ
実装部２５が形成されている。更に、中間層の絶縁フィ
ルム５８の一部をレーザ加工で除去して、チップ実装部
２５の下方に位置する下層導電パターン５１の一部を露
出させ、ここに電源及びグランド用下層電極部５１Ｐお
よび５１Ｇを形成している。
ム５６の一部をレーザ加工で除去し、上層導電パターン
５２の一部を露出することで、バンプ接続方式のチップ
実装部２５が形成されている。更に、中間層の絶縁フィ
ルム５８の一部をレーザ加工で除去して、チップ実装部
２５の下方に位置する下層導電パターン５１の一部を露
出させ、ここに電源及びグランド用下層電極部５１Ｐお
よび５１Ｇを形成している。
【００１４】ベアチップ１０は、チップ実装部２５にバ
ンプ３２を介して実装される。このベアチップ１０の下
面にある電源及びグランド用パッド１１に接続された上
層導電パターン５２の電源及びグランド用上層電極部５
２Ｐ，５２Ｇは、Ａｕボンディングワイヤ７０Ｐ，７０
Ｇ（接続部）でそれぞれ下層導電パターン５１の電源及
びグランド用下層電極部５１Ｐ，５１Ｇに接続される。
ンプ３２を介して実装される。このベアチップ１０の下
面にある電源及びグランド用パッド１１に接続された上
層導電パターン５２の電源及びグランド用上層電極部５
２Ｐ，５２Ｇは、Ａｕボンディングワイヤ７０Ｐ，７０
Ｇ（接続部）でそれぞれ下層導電パターン５１の電源及
びグランド用下層電極部５１Ｐ，５１Ｇに接続される。
【００１５】チップ実装部２５およびボンディングワイ
ヤ７０の周囲は図示しない封止材、例えばエポキシ樹脂
で充填され、耐環境性が改善される。チップ実装部２５
と対向する両面ＦＰＣ基板５０の背面は、金属の補強板
６０によって補強される。ベアチップ１０は、代表的に
はフリップチップ方式である。
ヤ７０の周囲は図示しない封止材、例えばエポキシ樹脂
で充填され、耐環境性が改善される。チップ実装部２５
と対向する両面ＦＰＣ基板５０の背面は、金属の補強板
６０によって補強される。ベアチップ１０は、代表的に
はフリップチップ方式である。
【００１６】チップ実装部に適用されうるバンプ接続方
式は、フリップチップ型だけでなくボールグリッドアレ
イ型またはチップサイズパッケージ型でもよい。また、
上層導電パターン５２と下層導電パターン５１とを接続
する接続部は、上述したワイヤボンディングの他に、両
面ＦＰＣ基板５０の電源及びグランド用の上層及び下層
電極部５１Ｐ，５１Ｇ，５２Ｐ，５２Ｇを上層から下層
へと貫通するスルーホールと、このスルーホールを介し
て上層と下層とを接続する導電部とで構成することもで
きる。
式は、フリップチップ型だけでなくボールグリッドアレ
イ型またはチップサイズパッケージ型でもよい。また、
上層導電パターン５２と下層導電パターン５１とを接続
する接続部は、上述したワイヤボンディングの他に、両
面ＦＰＣ基板５０の電源及びグランド用の上層及び下層
電極部５１Ｐ，５１Ｇ，５２Ｐ，５２Ｇを上層から下層
へと貫通するスルーホールと、このスルーホールを介し
て上層と下層とを接続する導電部とで構成することもで
きる。
【００１７】本発明のチップ実装モジュールは、小型
化、薄型化が要求される例えばＰＤＰ（プラズマ・ディ
スプレイ・パネル）のような電子機器に適用されるが、
この他にも、高電圧、高密度なバンプ実装品（フリップ
チップ実装品）に適用可能である。また、電源線、グラ
ンド線のみならず、高密度な信号線についても、下層導
電パターン（裏面回路）に結線して配線密度を下げるこ
とで、上層導電パターン（表面回路）の回路形成難度を
低減することができる。
化、薄型化が要求される例えばＰＤＰ（プラズマ・ディ
スプレイ・パネル）のような電子機器に適用されるが、
この他にも、高電圧、高密度なバンプ実装品（フリップ
チップ実装品）に適用可能である。また、電源線、グラ
ンド線のみならず、高密度な信号線についても、下層導
電パターン（裏面回路）に結線して配線密度を下げるこ
とで、上層導電パターン（表面回路）の回路形成難度を
低減することができる。
【００１８】
【発明の効果】以上述べた本発明のチップ実装モジュー
ルによると、次の利点がある。 （１）フリップチップ実装する基板に両面基板を使用
し、チップ下部の下層導電パターン電極を露出させる構
造とすることにより、電源線とグランド線を下層導電パ
ターンに形成でき、上層導電パターンの信号線と隔離し
てノイズ低減等の電気的特性を改善できる。 （２）チップ実装部以外では、上層及び下層導電パター
ンは自由に回路パターンを引回せるので、片面基板と両
面基板を貼り合わせる従来構造に比べて配線基板（モジ
ュール）の小型化を図ることができる。 （３）製造費の高いＲＰＣ両面板を用いる必要がなく、
全てＦＰＣ基板を用いてコストダウンを図ることができ
る。
ルによると、次の利点がある。 （１）フリップチップ実装する基板に両面基板を使用
し、チップ下部の下層導電パターン電極を露出させる構
造とすることにより、電源線とグランド線を下層導電パ
ターンに形成でき、上層導電パターンの信号線と隔離し
てノイズ低減等の電気的特性を改善できる。 （２）チップ実装部以外では、上層及び下層導電パター
ンは自由に回路パターンを引回せるので、片面基板と両
面基板を貼り合わせる従来構造に比べて配線基板（モジ
ュール）の小型化を図ることができる。 （３）製造費の高いＲＰＣ両面板を用いる必要がなく、
全てＦＰＣ基板を用いてコストダウンを図ることができ
る。
【図１】 本発明の一実施形態を示す断面図である。
【図２】 従来のＣＯＢ方式のチップ実装を示す断面図
である。
である。
【図３】 従来のバンプ接続方式のチップ実装を示す断
面図である。
面図である。
【図４】 従来の段差基板のチップ実装を示す断面図で
ある。
ある。
１０…ベアチップ、２５…チップ実装部、３２…バン
プ、５０…両面ＦＰＣ基板、５１…下層導電パターン、
５１Ｐ，５１Ｇ…電源及びグランド用上層電極部、５２
…上層導電パターン、５２Ｐ，５２Ｇ…電源及びグラン
ド用下層電極部、５４…面実装部品、５５…コネクタ、
５６〜５８…絶縁フィルム、６０…補強板、７０Ｐ，７
０Ｇ…ボンディングワイヤ。
プ、５０…両面ＦＰＣ基板、５１…下層導電パターン、
５１Ｐ，５１Ｇ…電源及びグランド用上層電極部、５２
…上層導電パターン、５２Ｐ，５２Ｇ…電源及びグラン
ド用下層電極部、５４…面実装部品、５５…コネクタ、
５６〜５８…絶縁フィルム、６０…補強板、７０Ｐ，７
０Ｇ…ボンディングワイヤ。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E336 AA04 BB02 BB12 BC12 BC15 BC23 BC31 BC34 CC32 DD12 DD32 GG11 5E338 AA02 AA12 BB04 BB22 CC01 CC04 CD02 CD32 EE13 EE22
Claims (3)
- 【請求項１】 主として信号線を形成した上層導電パタ
ーンと主として電源線及びグランド線を形成した下層導
電パターンと実装されるチップに合わせて前記上層導電
パターンの一部を露出して形成したバンプ接続方式のチ
ップ実装部とを有する両面フレキシブル・プリント基板
と、 前記両面フレキシブル・プリント基板のチップ実装部に
実装されたベアチップと、 前記両面フレキシブル・プリント基板の上層導電パター
ンと下層導電パターンとを接続する接続部とを備えたこ
とを特徴とするチップ実装モジュール。 - 【請求項２】 前記両面フレキシブル・プリント基板に
は、前記チップ実装部を構成する上層導電パターンに前
記ベアチップの電源及びグランド用上層電極部が形成さ
れると共に、前記チップ実装部の下方に位置する前記下
層導電パターンの一部を露出して電源及びグランド用下
層電極部が形成され、 前記接続部は、前記上層電極部と下層電極部とを接続す
るボンディングワイヤにより構成されていることを特徴
とする請求項１記載のチップ実装モジュール。 - 【請求項３】 前記チップ実装部と対向する両面フレキ
シブル・プリント基板の背面に補強板を添設してなるこ
とを特徴とする請求項１記載のチップ実装モジュール。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11227938A JP2001053409A (ja) | 1999-08-11 | 1999-08-11 | チップ実装モジュール |
| TW089115363A TW561799B (en) | 1999-08-11 | 2000-08-01 | Chip assembly module of bump connection type using a multi-layer printed circuit substrate |
| EP00402237A EP1076361B1 (en) | 1999-08-11 | 2000-08-07 | Chip assembly module of bump connection type using a multi-layer printed circuit substrate |
| US09/635,338 US6442043B1 (en) | 1999-08-11 | 2000-08-09 | Chip assembly module of bump connection type using a multi-layer printed circuit substrate |
| KR1020000046431A KR100768998B1 (ko) | 1999-08-11 | 2000-08-10 | 다층인쇄회로기판을 사용한 범프접속형 칩실장모듈 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11227938A JP2001053409A (ja) | 1999-08-11 | 1999-08-11 | チップ実装モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001053409A true JP2001053409A (ja) | 2001-02-23 |
Family
ID=16868647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11227938A Pending JP2001053409A (ja) | 1999-08-11 | 1999-08-11 | チップ実装モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001053409A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100593821B1 (ko) | 2004-02-20 | 2006-06-28 | 산요덴키가부시키가이샤 | 광학 헤드 장치의 배선부재 |
| JP2006303163A (ja) * | 2005-04-20 | 2006-11-02 | Sony Corp | 回路基板およびその製造方法、並びにこの回路基板を用いた装置および電子機器 |
| US7444772B2 (en) | 2001-04-04 | 2008-11-04 | Pioneer Design Corporation | Flexible image display apparatus |
| US7952676B2 (en) | 2006-12-15 | 2011-05-31 | Samsung Electronics Co., Ltd. | Connection structures capable of reducing distortion of signal |
| CN113745202A (zh) * | 2021-06-04 | 2021-12-03 | 荣耀终端有限公司 | 封装模组及其制作方法、电子设备 |
-
1999
- 1999-08-11 JP JP11227938A patent/JP2001053409A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7444772B2 (en) | 2001-04-04 | 2008-11-04 | Pioneer Design Corporation | Flexible image display apparatus |
| KR100593821B1 (ko) | 2004-02-20 | 2006-06-28 | 산요덴키가부시키가이샤 | 광학 헤드 장치의 배선부재 |
| JP2006303163A (ja) * | 2005-04-20 | 2006-11-02 | Sony Corp | 回路基板およびその製造方法、並びにこの回路基板を用いた装置および電子機器 |
| US7952676B2 (en) | 2006-12-15 | 2011-05-31 | Samsung Electronics Co., Ltd. | Connection structures capable of reducing distortion of signal |
| CN113745202A (zh) * | 2021-06-04 | 2021-12-03 | 荣耀终端有限公司 | 封装模组及其制作方法、电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8766099B2 (en) | Component mounting structures for electronic devices | |
| US6396136B2 (en) | Ball grid package with multiple power/ground planes | |
| US6525414B2 (en) | Semiconductor device including a wiring board and semiconductor elements mounted thereon | |
| KR100324708B1 (ko) | 반도체장치 | |
| US6329708B1 (en) | Micro ball grid array semiconductor device and semiconductor module | |
| JPH07503579A (ja) | フリップチップ集積回路の背面接地 | |
| US6952047B2 (en) | Assemblies having stacked semiconductor chips and methods of making same | |
| JP2003133518A (ja) | 半導体モジュール | |
| JP2005311371A (ja) | 半導体チップパッケージ | |
| US20050133929A1 (en) | Flexible package with rigid substrate segments for high density integrated circuit systems | |
| JP2001053409A (ja) | チップ実装モジュール | |
| JP2002009231A (ja) | 半導体装置 | |
| JP4052078B2 (ja) | 半導体装置 | |
| JP2002289735A (ja) | 半導体装置 | |
| JP2008153482A (ja) | インターポーザ基板を備えた半導体パッケージ | |
| JP4699089B2 (ja) | チップオンフィルム半導体装置 | |
| JPH0955447A (ja) | 半導体装置 | |
| JP3797761B2 (ja) | 半導体装置 | |
| JPH11112121A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
| JP2001053410A (ja) | チップ実装構造 | |
| US11189597B2 (en) | Chip on film package | |
| JPH0645763A (ja) | 印刷配線板 | |
| JP3987288B2 (ja) | 半導体素子の実装構造及び液晶表示装置 | |
| JP3205272B2 (ja) | 半導体装置 | |
| JPH0430565A (ja) | 高出力用混成集積回路装置 |