JP3797761B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3797761B2
JP3797761B2 JP24586497A JP24586497A JP3797761B2 JP 3797761 B2 JP3797761 B2 JP 3797761B2 JP 24586497 A JP24586497 A JP 24586497A JP 24586497 A JP24586497 A JP 24586497A JP 3797761 B2 JP3797761 B2 JP 3797761B2
Authority
JP
Japan
Prior art keywords
cover plate
semiconductor device
semiconductor chip
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24586497A
Other languages
English (en)
Other versions
JPH1187410A (ja
Inventor
陽一 高窪
昭弘 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24586497A priority Critical patent/JP3797761B2/ja
Publication of JPH1187410A publication Critical patent/JPH1187410A/ja
Application granted granted Critical
Publication of JP3797761B2 publication Critical patent/JP3797761B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置のパッケージ構造に関し、特に基板にテープ基板を使用したTape Ball Grid Array( 以下TBGAと呼ぶ) 型半導体装置に関する。
【0002】
【従来の技術】
半導体パッケージは、小型軽量化、高速化、高機能化という電子機器の要求に対応するため、新しい形態が次々と開発されて種類が増大している。これに伴い、多ピン構造でかつ高周波数領域で動作する半導体装置が必要とされている。このような高性能型の半導体装置の一つとしてTBGA構造の半導体装置が挙げられる。TBGA構造とは、樹脂テープ上に半導体チップを搭載し、半田を介して信号の送受信を行う半導体装置であり、厚さが薄く且つ面全体からピンを取り出して更なる多ピン化を実現できる表面実装タイプの半導体装置である。また基板にエポキシ樹脂を用いたBGA型半導体装置に比べて、大量生産が容易という利点を有するため、必要不可欠な半導体装置となっている。
【0003】
以下に従来のTBGA型半導体装置を図面を参照して以下に説明する。
図7は従来TBGA型半導体装置の断面図であり、第1表面及び第2表面を有するテープ基板と、テープ基板の第1表面上に搭載された半導体チップと、テープ基板の第2表面に形成され且つ半導体チップと電気的に接続されたボール端子と、テープ基板の第1表面上に、半導体チップを囲うように形成された保護基板と、保護基板及び前記半導体チップ上に配置されたカバープレートと、ボール端子と接続したプリント基板を有することを特徴とする。
【0004】
まず、ポリイミドテープ基板101の第1表面上に半導体チップ103が形成され、ポリイミドテープ基板101の第2の表面上に外部素子と信号の送受信を行う半田のボール端子111が形成されている。ボール端子111を介してプリント基板123に接続される。半導体チップ103の電極とボール端子111は、ポリイミドテープ基板の第1の表面上に形成された銅箔105により導通されている。またポリイミドテープ基板101の第1の表面上に、銅箔105を保護するためのレジスト膜107が形成されている。またレジスト膜107上に接着剤117を介して、半導体チップ103を囲うようにスティフナ115が形成されている。スティフナ115は半導体チップ103を保護する働きを有する。また、ポリイミドテープ基板101の第2の表面上にも、ボール端子111に導通する銅箔105を保護するために、レジスト膜109が形成され、中心部には半導体チップ103及び銅箔105の保護のために樹脂封止により形成された樹脂封止層113が形成されている。
【0005】
図8はカバープレートを上面から見た平面図であり、方形の構造を有する金属板である。
従来タイプのTBGA型半導体装置は、カパープレートが電気的に接続されないため、電位を持たない構造となってしまい、外部からノイズが進入してしまい誤動作の原因となりかねない。また、TBGA型半導体装置とプリント基板123との接触部が半田のボール端子111のみとなっており、TBGA型半導体装置とプリント基板123を接着する際に荷重により半田のボール端子111がつぶれてしまう可能性が生じる。更に、TGBA型半導体装置を水により洗浄する際に、水圧のためにTBGA型半導体装置がプリント基板123から外れてしまう可能性が生じる。
【0006】
【発明が解決しようとする課題】
先に説明したように、従来のTBGA型半導体装置では、カパープレートが電気的に中立(フローティング)の状態にあるため、外部からのノイズに対してシールド効果を有さず、半導体装置の誤動作の原因となってしまう。また、従来のTBGAの構造では、プリント基板との接触部が半田のボール端子のみであるため、TBGA型半導体装置をプリント基板に半田のボール端子を介して接着する際に、荷重により半田ボールがつぶれてしまい、隣り同士の半田のボール端子が接続してしまう可能性が生じてしまう。また、ボール端子とプリント基板の接着では、半導体装置の洗浄等の応力がかかった場合に半導体装置がプリント基板から外れてしまう可能性が生じてしまう。
【0007】
そこで本発明では、上記間題点を解決すべく外部からのノイズに対してシールド効果を保持し且つプリント基板と強固な接着がなされている半導体装置を提供することを目的とする。
【0008】
【課題を解決するための手段】
以上に示したような課題を解決するために本発明に示すTBGA型半導体装置の第1の特徴は、請求項1に示すように第1表面及び第2表面を有するテープ基板と、テープ基板上の第1表面上に搭載された半導体チップと、テープ基板の第2表面に形成され且つ半導体チップと電気的に接続されたボール端子と、テープ基板上の第1表面上に、半導体チップを囲うように形成された保護基板と、保護基板及び前記半導体チップ上に配置されたカバープレートと、ボール端子と接続したプリント基板を有し、カバープレートとプリント基板は接していることを特徴とする
本発明の第1の特徴によれば、カバープレートはプリント基板に接しているために外部からの半導体チップへのノイズの混入を防ぐことが出来、更にプリント基板へ装着する際にボール端子がつぶれることを防ぐことが出来る。
【0009】
更に本発明に示すTBGA型半導体装置の第2の特徴は、請求項2に示すようにカバープレートとプリント基板の接続点はグランド端子であることを特徴とする。
【0010】
本発明の第2の特徴によれば、カバープレートがグランドに接続されるために、外部からの半導体チップへのノイズの混入を防ぐことが出来る。
更に本発明に示すTBGA型半導体装置の第3の特徴は、請求項3及び請求項4に示すように、カバープレートとプリント基板の接続は止具、望ましくは金属の止具により接続されることを特徴とする。
【0011】
本発明の第3の特徴によれば、カバープレートとプリント基板の固定の安定性を増すことが出来る。更に止具は金属により形成されているため、カバープレートの放熱経路を増大させることが出来る。
【0012】
更に本発明に示すTBGA型半導体装置の第4の特徴は、請求項5または請求項6に示すようにカバープレート上に更にヒートシンクが設置され、このヒートシンクとプリント基板が同一の止具、望ましくは金属の止具により接続されていることを特徴とする。
本発明の第4の特徴によれば、ヒートシンクとプリント基板の接続を強固にすることが出来る。更に止具を介してヒートシンクの放熱経路を増大することが出来るため、半導体装置の放熱性を高めることが出来る。
【0013】
更に本発明に示すTBGA型半導体装置の第5の特徴は、カバープレートは一定の電位を有することを特徴とする。
本発明の第5の特徴によれば、カバープレートが一定の電位に保たれているために、外部からの半導体チップへのノイズの混入を防ぐことが出来る。
更に本発明に示すTBGA型半導体装置の第6の特徴は、カバープレートは、方形でありの周辺部望ましくは全周辺部に凸部形状を有することを特徴とする。
本発明の第6の特徴によれば、外部からの半導体チップへのノイズの混入を防ぐことが出来る。
【0014】
【発明の実施の形態】
本発明に示す実施の形態を図面を参酌して以下に示す。図1は本発明に示すTBGA型半導体装置の第1の実施の形態の概略を示す断面図である。このTBGA型半導体装置の特徴は、第1表面及び第2表面を有するテープ基板と、テープ基板上の第1表面上に搭載された半導体チップと、テープ基板の第2表面に形成され且つ半導体チップと電気的に接続されたボール端子と、テープ基板上の第1表面上に、半導体チップを囲うように形成された保護基板と、保護基板及び前記半導体チップ上に配置されたカバープレートと、ボール端子と接続したプリント基板を有し、カバープレートとプリント基板は接していることを特徴とする。また、カバープレートとテープ基板の接点はグランドに接続されたことを特徴とする。まず、ポリイミドテープ基板1の第1表面上に半導体チップ3が形成され、ポリイミドテープ基板1の第2の表面上に外部素子と信号の送受信を行う半田のボール端子11が形成されている。ボール端子11を介してプリント基板23に接続される。半導体チップ3の電極とボール端子11は、ポリイミドテープ基板1の第1の表面上に形成された銅箔5により導通されている。またポリイミドテープ基板1の第1の表面上に、銅箔5を保護するためのレジスト膜7が形成されている。またレジスト膜7上に接着剤17を介して、半導体チップ3を囲うように例えばステンレス製のスティフナ15が形成されている。スティフナ15は半導体チップ3を保護する働きを有する。また、ポリイミドテープ基板1の第2の表面上にも、半田のボール端子11に導通する銅箔5を保護するために、レジスト膜9が形成され、中心部には半導体チップ3及び銅箔5の保護のために樹脂封止により形成された樹脂封止層13が形成されている。更に、半導体チップ3及びスティフナ15上に、半導体装置を保護するために例えば銅にニッケルメッキを施したカバープレート21を有し、カバープレート21はプリント基板23に接続された構造を有する。更にカバープレート21とプリント基板23の接点がグランドに接地された構造になっている。
【0015】
図2〜図4はカバープレートを上方からみた平面図であり、凸部の形状を示している。図2はカバープレート21の各頂点に凸部21aを形成した例であり、図3はカバープレート21の各辺に凸部21bを形成した例であり、凸部がプリント基板に接着し、グランドに導通している。また図4はカバープレート21の全周辺領域に凸部21cを形成した例であり、凸部21cは半導体チップ3を囲んだ状態でプリント基板23に接続しているため、外部から半導体チップへのノイズの混入を防ぐことが出来る。
【0016】
本発明に示す半導体装置は、カバープレート21がプリント基板23に接着しているため、ボール端子11をプリント基板23に接着する際に、荷重によりボール端子11がつぶれることを防ぐことが出来る。
【0017】
また、プリント基板23からカバープレート21にグランドの安定した電位を供給することが出来るため、外部からのノイズに対してシールド効果を保有する。
【0018】
また、カバープレート21はプリント基板23に接しているため、半導体チップ3で発生される熱をプリント基板23を経由して、TBGA型半導体装置の放熱効果を高めることが出来る。
【0019】
更にカバープレートの形状を図4のような構造にして、一定の電位を供給することにより、外部のノイズの半導体チップへの混入を防ぐことが出来る。
本発明に示す第2の実施の形態を図5に断面図にて示す。第2の実施の形態は、カバープレート21とプリント基板23の接続方法が第1の実施の形態と異なる。第1の実施の形態では、カバープレート21とプリント基板23は接していただけであるが、第2の実施の形態ではネジ25にて接続する。更にカバープレート21とプリント基板23の接続点がグランドに導通していることを特徴とする。
【0020】
本発明に示すTBGA半導体装置は、カバープレート21がプリント基板に接着しているため、ボール端子11をプリント基板23に接着する際に、荷重によりボール端子がつぶれることを防ぐことが出来る。
【0021】
また、プリント基板23からカバープレート21にグランドの安定した電位を供給することが出来るため、外部からのノイズに対してシールド効果を保有する。
【0022】
また、カバープレート21はプリント基板23に接しているため、半導体チップの熱をプリント基板やネジを経由して、TBGA半導体装置の放熱効果を高めることが出来る。
【0023】
また、カバープレート21とプリント基板23はネジ25により強固に接続されているため、半導体装置を水で洗浄する際に半導体半導体装置がプリント基板から離れてしまうことを防ぐことが出来る。
【0024】
本発明に示す第3の実施の形態を図6に示す。第3の実施の形態は、放熱効果を高めるために更にカバープレート21上に例えば銅にニッケルメッキを施したヒートシンクを搭載している。ヒートシンク27はカバープレート21上に接着材を介して搭載され、更にネジ29によりカバープレート21及びプリント基板23に接続されている。更にヒートシンク27及びカバープレート21はネジ29を介してグランドに導通していることを特徴とする。
【0025】
本発明に示す半導体装置は、カバープレート21がプリント基板23に接着しているため、ボール端子11をプリント基板に接着する際に、荷重によりボール端子11がつぶれることを防ぐことが出来る。
【0026】
また、プリント基板23からカバープレート21及びヒートシンク27にグランドの安定した電位を供給することが出来るため、外部からのノイズに対してシールド効果を保有する。
【0027】
また、カバープレート21及びヒートシンク27はプリント基板23に接しているため、半導体チップの熱をプリント基板23やネジ29を経由して、半導体装置の放熱効果を高めることが出来る。
【0028】
また、カバープレート21及びヒートシンク27とプリント基板23はネジ29により強固に接続されているため、半導体装置を水で洗浄する際に半導体装置がプリント基板23から離れてしまうことを防ぐことが出来る。
【0029】
【発明の効果】
以上説明したように、本発明ではカバープレートに形状加工を施して、カバープレートとプリント基板と接するようにしたので、プリント基板からグランド等の安定した電位がカバープレートに供給でき、外部からのノイズに対してのシールド効果を有する。
【0030】
また、カバープレートがプリント基板と接続されるため、放熱経路が増えることにより半導体装置の放熱効果を高めることが出来る。また、カバープレートとプリント基板が接することにより、半導体装置とプリント基板の接続を強固にすることが出来、装着の際の半田ボールが必要以上に潰れることを防ぐことが出来る。また、半導体装置を洗浄する際に、応力等に起因する半導体装置のプリント基板からの剥離等を防止することが出来る。
これにより、外部からのノイズに対してシールド効果を保持し且つプリント基板と強固な接着がなされている半導体装置を提供することが出来る。
【図面の簡単な説明】
【図1】図1は本発明の実施の形態を示すを半導体装置の概要を示す断面図で
ある。
【図2】図2は本発明の第1の実施例に示す半導体装置のカバープレートの形
状を示す平面図である。
【図3】図2は本発明の第1の実施例に示す半導体装置のカバープレートの形
状を示す平面図である。
【図4】図2は本発明の第1の実施例に示す半導体装置のカバープレートの形
状を示す平面図である。
【図5】図5は本発明に示す半導体装置をプリント基板に装着した形態を示す
断面図である。
【図6】図6は本発明に示す半導体装置にヒートシンクを装着した実施例の断面図である。
【図7】図7は従来の半導体装置の断面図である。
【図8】図8は従来の半導体装置のカバープレートを示す平面図である。
【符号の説明】
1 テープ基板
3 半導体チップ
5 銅箔
7 レジスト膜
9 レジスト膜
11 ボール端子
13 樹脂封子層
15 スティフナ
17 接着材
19 接着材
21 カバープレート
21a〜21c 凸部
23 プリント基板
24 グランド端子
25 ネジ
27 ヒートシンク
29 ネジ

Claims (9)

  1. 第1表面及び第2表面を有するテープ基板と、
    このテープ基板の第1表面上に搭載された半導体チップと、
    前記テープ基板の第2表面上に形成され且つ前記半導体チップと電気的に接続されたボール端子と、
    前記テープ基板の第1表面上に、前記半導体チップを囲うように形成された保護基板と、
    この保護基板及び前記半導体チップ上に配置されたカバープレートと、
    前記ボール端子と接続したプリント基板とを有し、
    前記カバープレートは、導電体材料からなり、前記カバープレートと前記プリント基板は接着し、前記カバープレートと前記プリント基板の接続点は、グランド端子であることを特徴とする半導体装置。
  2. 第1表面及び第2表面を有するテープ基板と、
    このテープ基板の第1表面上に搭載された半導体チップと、
    前記テープ基板の第2表面上に形成され且つ前記半導体チップと電気的に接続されたボール端子と、
    前記テープ基板の第1表面上に、前記半導体チップを囲うように形成された保護基板と、
    この保護基板及び前記半導体チップ上に配置されたカバープレートと、
    前記ボール端子と接続したプリント基板とを有し、
    前記カバープレートは、導電体材料からなり、前記カバープレートと前記プリント基板の接続は、止具による接続であることを特徴とする半導体装置。
  3. 前記カバープレートと前記プリント基板の接続は、止具による接続であることを特徴とする請求項1記載の半導体装置。
  4. 前記止具は金属で形成されていることを特徴とする請求項2又は請求項3記載の半導体装置。
  5. 前記カバープレート上に更にヒートシンクが設置され、このヒートシンクと前記プリント基板が同一の止具により接続されていることを特徴とする請求項2又は請求項3記載の半導体装置。
  6. 前記止具は金属で形成されていることを特徴とする請求項5記載の半導体装置。
  7. 前記カバープレートは、一定の電位を有することを特徴とする請求項1又は請求項2記載の半導体装置。
  8. 前記カバープレートは、方形でありその周辺部に凸部形状を有することを特徴とする請求項2乃至請求項6のいずれか 1 項に記載の半導体装置。
  9. 前記凸部は、前記方形の全周を囲っていることを特徴とする請求項8記載の半導体装置。
JP24586497A 1997-09-11 1997-09-11 半導体装置 Expired - Fee Related JP3797761B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24586497A JP3797761B2 (ja) 1997-09-11 1997-09-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24586497A JP3797761B2 (ja) 1997-09-11 1997-09-11 半導体装置

Publications (2)

Publication Number Publication Date
JPH1187410A JPH1187410A (ja) 1999-03-30
JP3797761B2 true JP3797761B2 (ja) 2006-07-19

Family

ID=17139964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24586497A Expired - Fee Related JP3797761B2 (ja) 1997-09-11 1997-09-11 半導体装置

Country Status (1)

Country Link
JP (1) JP3797761B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008105069A1 (ja) 2007-02-27 2008-09-04 Fujitsu Limited プリント基板ユニットおよび半導体パッケージ
JP4644717B2 (ja) * 2008-01-11 2011-03-02 富士通株式会社 基板ユニット
JP7010314B2 (ja) * 2020-02-03 2022-01-26 大日本印刷株式会社 貫通電極基板

Also Published As

Publication number Publication date
JPH1187410A (ja) 1999-03-30

Similar Documents

Publication Publication Date Title
EP0682812B1 (en) Thermally conductive integrated circuit package with radio frequency shielding
US5892271A (en) Semiconductor device
US5153379A (en) Shielded low-profile electronic component assembly
KR100411811B1 (ko) 반도체패키지
US5864470A (en) Flexible circuit board for ball grid array semiconductor package
US5557142A (en) Shielded semiconductor device package
US9760754B2 (en) Printed circuit board assembly forming enhanced fingerprint module
US6329708B1 (en) Micro ball grid array semiconductor device and semiconductor module
JPH10303331A (ja) ボール・グリッド・アレイ・モジュール
US6130477A (en) Thin enhanced TAB BGA package having improved heat dissipation
US6111761A (en) Electronic assembly
JP3877095B2 (ja) 半導体装置
JP3797761B2 (ja) 半導体装置
JP4052078B2 (ja) 半導体装置
JP2973646B2 (ja) ベアチップlsiの実装構造
JP2756791B2 (ja) 樹脂封止型半導体装置
JP2685039B2 (ja) 半導体装置
JPH10321670A (ja) 半導体装置
JP4010615B2 (ja) 半導体装置
US5434450A (en) PGA package type semiconductor device having leads to be supplied with power source potential
JP2630294B2 (ja) 混成集積回路装置およびその製造方法
JP2005340864A (ja) 半導体装置の製造方法
KR100233865B1 (ko) 히트싱크 부착 볼 그리드 어레이 반도체 패키지 및 그 제조 방법
JP3205272B2 (ja) 半導体装置
JPH0536853A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040730

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050428

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060418

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees