JP2000505239A - 電流制限のための半導体装置 - Google Patents

電流制限のための半導体装置

Info

Publication number
JP2000505239A
JP2000505239A JP09523201A JP52320197A JP2000505239A JP 2000505239 A JP2000505239 A JP 2000505239A JP 09523201 A JP09523201 A JP 09523201A JP 52320197 A JP52320197 A JP 52320197A JP 2000505239 A JP2000505239 A JP 2000505239A
Authority
JP
Japan
Prior art keywords
region
semiconductor
semiconductor region
contact
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP09523201A
Other languages
English (en)
Inventor
シュテファニ、ディートリッヒ
ミットレーナー、ハインツ
ワイネルト、ウルリッヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2000505239A publication Critical patent/JP2000505239A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066Gate region of field-effect devices with PN junction gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8122Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 本半導体装置はn伝導性の第1の半導体領域のなかに横方向のチャネル領域(22)と、それにつながる縦方向のチャネル領域(29)とを含んでいる。両チャネル領域は、第1の半導体領域(2)とそのなかに埋め込まれているp伝導性の第2の半導体領域との間に形成されているp-n接合のディプレッション帯域(23)により境されている。

Description

【発明の詳細な説明】 電流制限のための半導体装置 本発明は半導体装置に関する。 定格電流を電気的負荷に供給するためには負荷は開閉装置を介して電力供給網 に接続される。スイッチオン過程で、また短絡の場合にも、一般に明らかに定格 電流よりも大きい過電流が生ずる。電気的負荷を保護するためには、電気的負荷 と電力供給網との間に接続されている開閉装置が過電流および特に短絡電流を迅 速に検出し、予め定められた値に制限し、また続いてスイッチオフすることがで きなければならない。この機能に対して、機械的スイッチまたは半導体スイッチ により形成され得る電流制限スイッチは知られている。 ドイツ特許第A-4330459号明細書から、予め定められた伝導形式の第1の半導 体領域を有し、それに互いに反対向きの表面においてそれぞれ電極が対応付けら れている電流制限-半導体スイッチは知られている。第1の半導体領域のなかに は、両電極の間に反対の伝導形式の別の半導体領域が互いに間隔をおいて配置さ れている。個々の別の半導体領域の間にそれぞれ第1の半導体領域のチャネル領 域が形成されており、これらのチャネル領域は第1の半導体領域の両表面に対し て垂直に向けられている(垂直チャネル)。両電極の間の垂直な電流の流れはこ れらのチャネル領域を通して導かれ、またそれにより制限される。両電極の間の 電流の流れを制御するため、第1の半導体領域のなかの逆極性にドープされた半 導体領域にゲート電圧が与えられ、それによりチャネル領域の抵抗が制御され得 る。 本発明の課題は、過電流の際に電流を制限して電流を開閉するために使用され 得る半導体装置を提供することである。 この課題は、本発明によれば、請求項1の特徴により解決される。本半導体装 置は予め定められた伝導形式の第1の半導体領域と、第1の半導体領域の表面に 配置されている接触領域と、第1の半導体領域の内側で接触領域の下側に配置さ れた、第1の半導体領域と逆極性の伝導形式を有する第2の半導体領域とを含ん でいる。第2の半導体領域は、第1の半導体領域の表面に対して平行にすべての 方向に接触領域よりも先まで延びており、その結果として第1の半導体領域のな かに少なくとも1つのチャネル領域が形成されている。このチャネル領域は、下 方において第1の半導体領域と第2の半導体領域との間に形成されるp-n接合 のディプレッション帯域により境されており、通過状態で電流を接触領域からま たは接触領域へ通ずる。少なくとも1つのチャネル領域は、こうして第1の半導 体領域のなかに横方向に配置されており、それにより非常に良好な飽和特性を有 する。 本発明の有利な実施態様は請求項1に従属する請求項にあげられている。 第1の有利な実施例では、チャネル領域は第2の半導体領域に向かい合ってい る側で別のp-n接合のディプレッション帯域により境されている。このp-n接 合は、第1の半導体領域と、第1の半導体領域に対して逆極性の伝導形式の少な くとも1つの第3の半導体領域とにより形成されている。好ましくは、いま、第 3の半導体領域に、制御電圧を与えることによりチャネル領域の電気抵抗を制御 するための制御電極が対応付けられている。 他の実施例では、チャネル領域は、第2の半導体領域に向かい合っている側で 少なくとも1つのショットキー接触のディプレッション領域により境される。こ の実施例でも、好ましくは、ショットキー接触にチャネル領域の電気抵抗を制御 するための制御電圧が与えられ得る。 別の実施例は、第1の半導体領域の前記の表面と反対側の第1の半導体領域の 別の表面に、別の接触領域が配置されていることを特徴とする。この接触領域と 第1の半導体領域の他方の表面における接触領域との間に、その場合に半導体装 置に対する動作電圧が与えられ得る。 以下、図面を参照して本発明を説明する。 図1には下方にp-n接合により境されるチャネル領域を有する半導体装置の 実施例、 図2には追加的なp-n接合を有する半導体装置の実施例、 図3には制御電極を有する半導体装置の実施例、 図4には追加的なショットキー接触を有する半導体装置の実施例がそれぞれ概 要図および断面図で示されている。 図1に示されている半導体装置は、n伝導形式の第1の半導体領域2とp伝導 形式の第2の半導体領域3とを含んでいる。第1の半導体領域2は好ましくは平 らな表面20を有する。第2の半導体領域3は、表面20の下側に第1の半導体 領域2の内側に配置されており、また少なくともその第1の半導体領域2の表面 に向けられた側に横方向に、すなわち第1の半導体領域2の表面20に対して本 質的に平行に延びている。好ましくは第2の半導体領域3は、ドーピング物質粒 子のイオン注入により第1の半導体領域2の表面20のなかに生成される。所望 のドーピングプロフィルはイオンエネルギーによりイオン注入の際の侵入プロフ ィルにより設定される。第2の半導体領域3の垂直な、すなわち第1の半導体領 域2の表面20に対して垂直に測った、広がりDは、非臨界的であり、場合によ っては使用される注入マスクを考慮に入れてイオン注入の際のイオンエネルギー から生ずる。第1の半導体領域2と逆極性にドープされた第2の半導体領域3と の間に、p-n接合が形成されており、そのディプレッション帯域(空間電荷帯 域)は参照符号23を付して示されている。p-n接合のディプレッション帯域 23は第2の半導体領域3全体を囲んでいる。図示されている断面において、第 1の半導体領域2の表面20に対して平行な第2の半導体領域3の横方向の広が りは、参照符号Bを付して示されている。第1の半導体領域2の表面20に接触 領域5がオーム接触として設けられている。オーム接触領域5は、好ましくは、 第1の半導体領域2と等しい伝導形式、図示されている実施例ではn+のより高 濃度にドープされた半導体領域である。接触領域5に図示されていない電極によ り電圧が与えられ得る。図示されている横断面において、接触領域5の横方向の 広がりはbで示されている。接触領域5の横方向の広がりbは横方向において、 すなわち第1の半導体領域2の表面20に対して平行なすべての方向において、 第2の半導体領域3の横方向の広がりBよりも小さい。第2の半導体領域3およ び接触領域5は互いに相対的に、第1の半導体領域2の表面20に対して垂直な 投影のなかで、接触領域5の投影が完全に第2の半導体領域3の投影の内側に位 置するように配置されている。接触領域5の外縁と第2の半導体領域3の外縁と の間にこうして少なくとも1つのチャネル領域22が、第1の半導体領域2の内 側に形成されており、その横方向の広がりL1およびL2は接触領域5の両側で 等しくてもよいし、相い異なっていてもよい。その場合、横方向の広がりL1、 L2、bおよびBに対してL1+b+L2=Bが成り立つ。少なくとも一方のチ ャネル領域22は下方に、すなわち表面20と反対向きの側のほうに、第1の半 導体領域と第2の半導体領域3との間のp-n接合の空間電荷帯域23により制 限され、また上方に、図示されている実施例では、第1の半導体領域2の表面2 0により制限される。接触領域5と、第1の半導体領域2の表面20における、 または第1の半導体領域2の第1の表面20と反対向きの別の表面における別の 図示されていない接触領域との間に電圧が与えられると、電流が両接触領域の間 を、第1の半導体領域2のなかの少なくとも一方のチャネル領域22を通って流 れる。チャネル領域22の幾何学的な寸法の選定により、チャネル領域22の電 気抵抗、従ってまた電流容量が設定され、またこうして両接触領域の間の電流が 所望の仕方で制限され得る。チャネル領域22の垂直な、すなわち第1の半導体 領域2の表面20に対して垂直に測った広がりは、dで示されており、第1の半 導体領域2の表面20からの第2の半導体領域3の間隔と第1の半導体領域2と 第2の半導体領域3との間に形成されたp-n接合のディプレッション帯域23 の広がりとにより決定される。p-n接合の空間電荷領域23の広がりは、その 際に第1の半導体領域2および第2の半導体領域3のなかの電荷担体濃度と、こ れらの両半導体領域2および3の間に与えられている阻止電圧(p-n接合の阻 止方向の電位差)とに関係する。従って、チャネル領域2:2の電気抵抗は、制 御電圧を与えることによる第2の半導体領域3の電位の変化によっても制御され 得る。横方向の広がりL1およびL2は、前記のように接触領域5および第2の 半導体領域3の重なりにより定義される。 少なくとも一方のチャネル領域22の電流容量を設定するための追加的な可能 性が図2に示されている。図2による半導体装置は、pドープされた、従って第 1の半導体領域2と逆の伝導形式の、第1の半導体領域2に境を接している少な くとも1つの第3の半導体領域4を含んでいる。第3の半導体領域4は、横方向 において、すなわち第1の半導体領域2の表面20に対して平行に第2の半導体 領域3に対してずらされて配置されているので、左側の長さL1および右側の長 さL2に沿って、第1の半導体領域2の表面20への投影のなかで両半導体領域 3および4は重なっている。こうして両方のpドープされた半導体領域3および 4の間に、横方向に延びているチャネル領域22が第1の半導体領域2のなかに 形成されている。このチャネル領域22は、下方において図1中のように第1の 半導体領域2と第2の半導体領域3との間に形成されるp-n接合のディプレッ ション帯域23により、また上方においては第1の半導体領域2と第3の半導体 領域4との間に形成されるp-n接合のディプレッション帯域24により制限さ れている。この実施例では電流の流れIは、追加的に別のp-n接合のディプレ ッション帯域24の広がりを設定することにより影響され得る。第1の半導体領 域2と第3の半導体領域4との間に形成されるp-n接合のディプレッション帯 域24は、両半導体領域2および4のなかの電荷担体濃度、第3の半導体領域4 の幾何学的寸法および場合によってはp-n接合に与えられている電圧に関係し ている。接触領域5は、図示されている実施例では直接に第3の半導体領域4に 境を接しており、従ってチャネル領域22の横方向の広がりL1およびL2は、 表面20と直交する投影のなかの両半導体領域3および4の重なりに一致する。 しかし、接触領域5および第3の半導体領域4は、横方向に互いに間隔をおいて いてもよい。第1の半導体領域2の第1の表面20と反対向きの別の表面21に 、別の接触領域6、たとえば電極が配置されている。第1の接触領域5と別の接 触領域6との間に半導体装置の動作電圧が与えられる。図示されている実施例で は接触領域5は陰極と、また接触領域6は陽極と接続されている。半導体領域の 伝導形式の交換の際には動作電圧の極性も同じく交換される。図1および図2に よる実施例は特に受動的な電流制限器として使用され得る。 図3は制御可能な電流制限を行う半導体装置の実施例を示す。第1の半導体領 域2の表面20に複数の接触領域5が互いに間隔をおいて配置されているが、そ れらのうち2つだけが示されている。接触領域5に共通の電極7が対応付けられ ている。第1の半導体領域2のなかに接触領域5の下に、第1の半導体領域2と 逆の極性にドープされた第2の半導体領域3が埋め込まれている。第1の半導体 領域2の表面20に接触領域5の間にそれぞれ横方向に間隔aをおいて、それぞ れ第1の半導体領域2と逆の極性にドープされた別の半導体領域4が配置されて いる。半導体領域3および4はそれぞれ本質的に第1の半導体領域2の表面20 に対して横方向に延びている。それぞれ半導体領域4は、表面20に対して垂直 な方向に沿っての投影のなかで半導体領域3のそれぞれ2つと重なり、また各半 導体領域3は半導体領域4のそれぞれ2つと重なる。それにより横方向に延びて いるチャネル領域22が第1の半導体領域2のなかに形成され、これらのチャネ ル領域22は図2に示されているように下方および上方にそれぞれp-n接合の ディプレッション帯域により制限されている。下側のp-n接合は、第1の半導 体領域2と第2の半導体領域3との間に、また上側のp-n接合は第1の半導体 領域2とそれぞれ1つの半導体領域4との間に形成されている。第1の半導体領 域2は、図示されている実施例では、基板27と、その上に配置された、エピタ キシャルに成長した半導体層26とにより形成されており、その際基板27と半 導体層26とは等しい伝導形式である。半導体層26と反対向きの基板27の側 、すなわち第1の半導体領域2の第2の表面21の上に、やはり電極6が配置さ れている。電極6と電極7との間に半導体装置の動作電圧が与えられる。第2の 半導体領域3のなかに、それぞれ1つの横方向の広がりAを有する開口が形成さ れており、これらの開口を通って第1の半導体領域2のそれぞれ1つのチャネル 領域29が表面20に対して本質的に垂直に延びている。各チャネル領域29は 横方向に、第1の半導体領域2および第2の半導体領域3により形成されるp- n接合の図示されていないディプレッション帯域により制限されている。第2の 半導体領域3のなかの開口の横方向の広がりAは、両接触領域5および7の間に 与え得る最大の阻止電圧が少なくともほぼ半導体領域2および3の間のp-n接 合が担い得る最大の体積阻止電圧に相当するように選ばれている。これは阻止の 場合の等電位曲線の少なくともほぼ平らな経過に相当する。第2の半導体領域3 のなかの開口の横方向の広がりAの典型的な値は1μmと10μmとの間にある 。導通方向の極性の動作電圧を与えると、電極7と電極6との間に電流Iが図示 されている矢印に沿って、最初に横方向のチャネル領域22を通り、その後に表 面20に対して実際上垂直方向に第1の半導体領域2のなかの垂直なチャネル領 域29を通って流れる。チャネル領域22を通る電流の流れは、半導体領域4の 電位の制御により制御され、特に制限され得る。そのために半導体領域4に制御 電 極40が対応付けられており、それに好ましくは等しい制御電圧が与えられる。 制御電極40および共通の電極7は、それ自体は公知の埋込みゲート技術による 絶縁層11により隔てられている。図3によるこのような実施例は能動的な電流 制限器として使用され得る。 図4は制御可能な電流制限を行う半導体装置の別の実施例を示す。第1の半導 体領域2の内側のチャネル領域22は、この実施例では上方において、ショット キー接触8のディプレッション帯域(阻止層)82により制限されており、また 下方においては、やはり第1の半導体領域2と埋込まれた半導体領域3との間の p-n接合のディプレッション帯域23により制限されている。ショットキー接 触8は好ましくは第1の半導体領域2の表面20に配置されている。ショットキ ー接触8のディプレッション帯域82の広がりは、ショットキー接触に与えられ ているショットキー-制御電圧Usの変更により制御され得る。それによりチャネ ル領域22の垂直な広がり(深さ)dが、従ってまた電極7を有する接触領域5 と電極6との間を流れる電流に対するその電流容量が制御され得る。両電極6お よび7に与えられている半導体装置の動作電圧は参照符号Uを付して示されてお り、特に交流電圧であり得る。チャネル領域22の垂直な広がりdは、図示され ている実施例では、追加的にたとえばエッチングプロセスにより第1の半導体領 域2から半導体材料を除去することにより設定されている。ショットキー接触8 は材料除去により生成された凹部28のなかに配置されており、またそれによっ て第1の半導体領域2の元々の表面にくらべて下方にずらされている。凹部の生 成または相補的に追加的な材料による凸部の生成によるチャネル領域22の垂直 な広がりdのこのような設定は、すべての他の実施例においても行われ得る。 半導体装置のすべての上述の実施例は種々のテクノロジーで、特に多層メタラ イジングを有するセル設計で、または櫛状の構造で構成され得る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ワイネルト、ウルリッヒ ドイツ連邦共和国 デー―91074 ヘルツ ォーゲンアウラッハ グラディオーレンシ ュトラーセ 10

Claims (1)

  1. 【特許請求の範囲】 1. a)予め定められた伝導形式(nまたはp)の第1の半導体領域(2)と、 b)第1の半導体領域(2)の表面(20)に配置されている接触領域(5)と 、 c)第1の半導体領域(2)の内側で接触領域(5)の下側に配置された、第1 の半導体領域(2)と逆極性の伝導形式(pまたはn)を有する第2の半導 体領域(3)と を有する半導体装置において、 d)第2の半導体領域(3)が第1の半導体領域(2)の表面(20)に対して 平行にすべての方向に接触領域(5)よりも先まで延びており、その結果と して第1の半導体領域(2)のなかに少なくとも1つのチャネル領域(2 2)が形成され、このチャネル領域は、下方において第1の半導体領域 (2)と第2の半導体領域(3)との間に形成されるp-n接合のディプレ ッション帯域(23)により境されており、通過状態で電流を接触領域 (5)からまたは接触領域(5)へ通ずる ことを特徴とする半導体装置。 2.第1の半導体領域(2)と逆極性の伝導形式(pまたはn)の少なくとも1 つの第3の半導体領域(4)を有し、第3の半導体領域(4)と第1の半導体領 域(2)との間にp-n接合が形成されており、そのディプレッション帯域(2 4)がチャネル領域(22)を第2の半導体領域(3)に向かい合っている側で 境することを特徴とする請求項1記載の半導体装置。 3.第3の半導体領域(4)に、制御電圧を与えることによりチャネル領域(2 2)の電気抵抗を制御するための制御電極(40)が対応付けられていることを 特徴とする請求項2記載の半導体装置。 4.少なくとも1つのショットキー接触(6)を有し、そのディプレッション領 域(62)がチャネル領域(22)を第2の半導体領域(3)に向かい合ってい る側で境することを特徴とする請求項1記載の半導体装置。 5.ショットキー接触(6)にチャネル領域(22)の電気抵抗を制御するため の制御電圧が与えられ得ることを特徴とする請求項4記載の半導体装置。 6.第1の半導体領域(2)の前記の表面(20)と反対側の第1の半導体領域 (2)の別の表面(21)に別の接触領域(6)が設けられており、第2の半導 体領域(3)の開口を通って第1の半導体領域(2)の表面(20)に対して本 質的に垂直に延びている第1の半導体領域(2)の少なくともチャネル領域(2 9)が延びており、それを通って通過状態で電流(I)が両接触領域(6、7) の間を流れることを特徴とする請求項1ないし5の1つに記載の半導体装置。
JP09523201A 1995-12-22 1996-12-06 電流制限のための半導体装置 Pending JP2000505239A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19548443.6 1995-12-22
DE19548443A DE19548443A1 (de) 1995-12-22 1995-12-22 Halbleiteranordnung zur Strombegrenzung
PCT/DE1996/002347 WO1997023911A1 (de) 1995-12-22 1996-12-06 Halbleiteranordnung zur strombegrenzung

Publications (1)

Publication Number Publication Date
JP2000505239A true JP2000505239A (ja) 2000-04-25

Family

ID=7781214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09523201A Pending JP2000505239A (ja) 1995-12-22 1996-12-06 電流制限のための半導体装置

Country Status (6)

Country Link
US (1) US6034385A (ja)
EP (1) EP0868750B1 (ja)
JP (1) JP2000505239A (ja)
CN (1) CN1147000C (ja)
DE (2) DE19548443A1 (ja)
WO (1) WO1997023911A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8373207B2 (en) 2009-12-16 2013-02-12 Mitsubishi Electric Corporation Semiconductor device

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW407371B (en) * 1997-04-25 2000-10-01 Siemens Ag Equipment to limited alternative current, especially in short-circuit case
DE19726678A1 (de) * 1997-06-24 1999-01-07 Siemens Ag Passiver Halbleiterstrombegrenzer
DE19717614A1 (de) 1997-04-25 1998-10-29 Siemens Ag Passiver Halbleiterstrombegrenzer
DE19758233B4 (de) * 1997-12-30 2004-10-07 Siemens Ag Verfahren und Vorrichtung zur Kurzschluß- und Überlastausschaltung
DE19833214C1 (de) * 1998-07-23 1999-08-12 Siemens Ag J-FET-Halbleiteranordnung
CN1292932A (zh) * 1998-09-09 2001-04-25 株式会社日立制作所 静电感应晶体管及其制造方法和电能转换装置
DE19842488A1 (de) * 1998-09-16 2000-03-30 Siemens Ag Halbleitervorrichtung und Halbleiterstruktur mit Kontaktierung
DE19859502C2 (de) * 1998-12-22 2000-12-07 Siemens Ag Sperrschicht-Feldeffekttransistor mit höher dotiertem Verbindungsgebiet
US6448160B1 (en) 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US6624030B2 (en) 2000-12-19 2003-09-23 Advanced Power Devices, Inc. Method of fabricating power rectifier device having a laterally graded P-N junction for a channel region
DE10029418A1 (de) * 2000-06-15 2001-12-20 Siemens Ag Überstromschutzschaltung
DE10036208B4 (de) * 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
FR2815173B1 (fr) * 2000-10-11 2003-08-22 Ferraz Shawmut Composant limiteur de courant, dispositif de limitation de courant en comportant application, et procede de fabrication de ce composant limiteur de courant
DE10135835C1 (de) * 2001-07-23 2002-08-22 Siced Elect Dev Gmbh & Co Kg Schalteinrichtung zum Schalten bei einer hohen Betriebsspannung
DE10143487C2 (de) * 2001-09-05 2003-07-24 Siced Elect Dev Gmbh & Co Kg Schalteinrichtung mit einem gegen Überlast gesicherten Leistungsschaltelement
DE10145765B4 (de) * 2001-09-17 2004-09-02 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit hoch dotiertem Kanalleitungsgebiet und Verfahren zur Herstellung eines Halbleiteraufbaus
DE10147696C2 (de) * 2001-09-27 2003-11-06 Siced Elect Dev Gmbh & Co Kg Halbleiteraufbau mit zwei Kathodenelektroden und Schalteinrichtung mit dem Halbleiteraufbau
DE10161139B4 (de) * 2001-12-12 2004-07-15 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit Schottky-Diode für Rückwärtsbetrieb
US6515330B1 (en) 2002-01-02 2003-02-04 Apd Semiconductor, Inc. Power device having vertical current path with enhanced pinch-off for current limiting
DE10213534B4 (de) 2002-03-26 2007-06-21 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit Schaltelement und Randelement
JP4122880B2 (ja) * 2002-07-24 2008-07-23 住友電気工業株式会社 縦型接合型電界効果トランジスタ
ATE514190T1 (de) * 2003-03-19 2011-07-15 Infineon Technologies Ag Halbleiteraufbau mit hoch dotiertem kanalleitungsgebiet und verfahren zur herstellung eines halbleiteraufbaus
DE10350160B4 (de) * 2003-10-28 2012-12-06 Infineon Technologies Ag Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit hoher Durchbruchspannung
US7745273B2 (en) 2007-07-30 2010-06-29 Infineon Technologies Austria Ag Semiconductor device and method for forming same
WO2009042807A2 (en) * 2007-09-26 2009-04-02 Lakota Technologies, Inc. Adjustable field effect rectifier
US8633521B2 (en) 2007-09-26 2014-01-21 Stmicroelectronics N.V. Self-bootstrapping field effect diode structures and methods
US8148748B2 (en) 2007-09-26 2012-04-03 Stmicroelectronics N.V. Adjustable field effect rectifier
US8188482B2 (en) 2008-12-22 2012-05-29 Infineon Technologies Austria Ag SiC semiconductor device with self-aligned contacts, integrated circuit and manufacturing method
US8729739B2 (en) 2010-04-28 2014-05-20 The United States Of America As Represented By The Secretary Of The Navy Bi-directional circuit breaker
WO2010127370A2 (en) * 2009-05-01 2010-11-04 Lakota Technologies, Inc. Series current limiting device
US8994078B2 (en) 2012-06-29 2015-03-31 Infineon Technologies Austria Ag Semiconductor device
US9209318B2 (en) 2013-02-20 2015-12-08 Infineon Technologies Austria Ag Vertical JFET with body diode and device regions disposed in a single compound epitaxial layer
US9035322B2 (en) * 2013-03-26 2015-05-19 Infineon Technologies Ag Silicon carbide device and a method for manufacturing a silicon carbide device
US9257511B2 (en) 2013-03-26 2016-02-09 Infineon Technologies Ag Silicon carbide device and a method for forming a silicon carbide device
CN112397388B (zh) * 2019-08-16 2022-01-28 珠海格力电器股份有限公司 二极管及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR92860E (fr) * 1960-09-15 1969-01-10 Teszner Stanislas Perfectionnements aux dispositifs semiconducteurs dits tecnetrons a résistance négative et aux procédés de leur fabrication.
JPS5591181A (en) * 1978-12-28 1980-07-10 Nippon Gakki Seizo Kk Field effect semiconductor device and manufacture of the same
US4454523A (en) * 1981-03-30 1984-06-12 Siliconix Incorporated High voltage field effect transistor
JPS5941871A (ja) * 1982-08-31 1984-03-08 Matsushita Electronics Corp 接合型電界効果半導体装置
US4454623A (en) * 1982-09-08 1984-06-19 Radius Corporation Toothbrush
JPS5952882A (ja) * 1982-09-20 1984-03-27 Matsushita Electronics Corp 接合型電界効果トランジスタ
JPS5965486A (ja) * 1982-10-06 1984-04-13 Matsushita Electronics Corp 接合型電界効果トランジスタ
US4737469A (en) * 1984-01-19 1988-04-12 Honeywell Inc. Controlled mode field effect transistors and method therefore
AU4942993A (en) * 1993-09-08 1995-03-27 Siemens Aktiengesellschaft Current limiting device
DE9411601U1 (de) * 1993-09-08 1994-10-13 Siemens AG, 80333 München Strombegrenzender Schalter
US5543637A (en) * 1994-11-14 1996-08-06 North Carolina State University Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8373207B2 (en) 2009-12-16 2013-02-12 Mitsubishi Electric Corporation Semiconductor device
US8847290B2 (en) 2009-12-16 2014-09-30 Mitsubishi Electric Corporation Semiconductor device

Also Published As

Publication number Publication date
CN1205802A (zh) 1999-01-20
WO1997023911A1 (de) 1997-07-03
DE59610316D1 (de) 2003-05-08
EP0868750B1 (de) 2003-04-02
US6034385A (en) 2000-03-07
EP0868750A1 (de) 1998-10-07
DE19548443A1 (de) 1997-06-26
CN1147000C (zh) 2004-04-21

Similar Documents

Publication Publication Date Title
JP2000505239A (ja) 電流制限のための半導体装置
US4821095A (en) Insulated gate semiconductor device with extra short grid and method of fabrication
JP4210110B2 (ja) 半導体装置
US4982260A (en) Power rectifier with trenches
US6624472B2 (en) Semiconductor device with voltage sustaining zone
US20110042715A1 (en) Semiconductor device
US4646117A (en) Power semiconductor devices with increased turn-off current ratings and limited current density in peripheral portions
KR100577950B1 (ko) 반도체 장치
EP1098371B1 (en) A semiconductor device with good reverse recovery withstand and the method of manufacturing the same
US5747841A (en) Circuit arrangement, and junction field effect transistor suitable for use in such a circuit arrangement
US6515330B1 (en) Power device having vertical current path with enhanced pinch-off for current limiting
US4994883A (en) Field controlled diode (FCD) having MOS trench gates
JP2002505038A (ja) 半導体デバイスおよびその使用方法
JP2001522528A (ja) 特に短絡の際に交流電流を制限するための装置
JP2001522529A (ja) 半導体装置及びその使用
EP0338312B1 (en) Insulated gate bipolar transistor
CN111092114A (zh) 半导体装置及半导体装置的制造方法
JP2002521823A (ja) 接合型fet半導体装置
KR20210008296A (ko) 반도체 소자 및 그의 제조방법
JP4783551B2 (ja) スイッチング素子と縁部素子とを備えた半導体装置
JPH0888357A (ja) 横型igbt
EP0776048A2 (en) MOS gated device base region with high breakdown resistance
CN113644133A (zh) 一种半导体器件及其制备方法
US20030038335A1 (en) Semiconductor rectifier
JP3657938B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050614

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050913

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060221