DE10147696C2 - Halbleiteraufbau mit zwei Kathodenelektroden und Schalteinrichtung mit dem Halbleiteraufbau - Google Patents

Halbleiteraufbau mit zwei Kathodenelektroden und Schalteinrichtung mit dem Halbleiteraufbau

Info

Publication number
DE10147696C2
DE10147696C2 DE2001147696 DE10147696A DE10147696C2 DE 10147696 C2 DE10147696 C2 DE 10147696C2 DE 2001147696 DE2001147696 DE 2001147696 DE 10147696 A DE10147696 A DE 10147696A DE 10147696 C2 DE10147696 C2 DE 10147696C2
Authority
DE
Germany
Prior art keywords
semiconductor structure
semiconductor
current
region
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2001147696
Other languages
English (en)
Other versions
DE10147696A1 (de
Inventor
Rudolf Elpelt
Peter Friedrichs
Heinz Mitlehner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
SiCED Electronics Development GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiCED Electronics Development GmbH and Co KG filed Critical SiCED Electronics Development GmbH and Co KG
Priority to DE2001147696 priority Critical patent/DE10147696C2/de
Publication of DE10147696A1 publication Critical patent/DE10147696A1/de
Application granted granted Critical
Publication of DE10147696C2 publication Critical patent/DE10147696C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1058Channel region of field-effect devices of field-effect transistors with PN junction gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die Erfindung betrifft einen zum Steuern und Schalten eines Stroms bestimmten Halbleiteraufbau, der mindestens ein erstes Halbleitergebiet eines ersten Leitungstyps, einen zwischen einer Anodenelektrode und einer ersten Kathodenelektrode zu­ mindest teilweise innerhalb des ersten Halbleitergebiets ver­ laufenden ersten Strompfad und ein erstes Kanalgebiet, durch das der erste Strompfad verläuft, und innerhalb dessen der Strom mittels wenigstens einer Verarmungszone beeinflussbar ist, umfasst. Ein solcher Halbleiteraufbau ist aus der US 6 188 555 B1 bekannt. Die Erfindung betrifft außerdem eine Schalteinrichtung zum Schalten bei einer hohen Betriebsspan­ nung.
Zum Versorgen eines elektrischen Verbrauchers mit einem elektrischen Nennstrom wird der Verbraucher üblicherweise über ein Schaltgerät an ein elektrisches Versorgungsnetz ge­ schaltet. Beim Einschaltvorgang und auch im Falle eines Kurz­ schlusses tritt ein Überstrom auf, der deutlich über dem Nennstrom liegt. Zum Schutz des elektrischen Verbrauchers muss das zwischen den Verbraucher und das elektrische Netz geschaltete Schaltgerät diesen Überstrom begrenzen und auch abschalten können. Weiterhin gibt es beispielsweise in der Umrichtertechnik Anwendungen, bei denen der Verbraucher im Falle einer in Sperrrichtung anliegenden Spannung auch sicher vom Versorgungsnetz getrennt werden soll. Für die beschriebe­ nen Funktionen sind strombegrenzende Schalter in Form eines Halbleiteraufbaus bekannt.
So wird in der US 6 188 555 B1 und auch in der DE 198 33 214 C1, in der US 6 034 385 sowie in der WO 00/16403 A1 jeweils ein Halbleiteraufbau beschrieben, bei dem ein zwischen einer Anoden- und Kathodenelektrode auf ei­ nem Strompfad durch den Halbleiteraufbau fließender Strom gesteuert wird. Insbesondere kann der Strom ein- und ausge­ schaltet oder auf einen maximalen Wert begrenzt werden. Der aktive Teil des Halbleiteraufbaus besteht aus einem ersten Halbleitergebiet eines vorgegebenen Leitungstyps, insbesonde­ re des n-Leitungstyps. Der Leitungstyp wird bestimmt durch den Typ der Ladungsträger, mit denen das Halbleitergebiet do­ tiert ist. Zur Stromsteuerung und -beeinflussung ist inner­ halb des ersten Halbleitergebiets mindestens ein im Strompfad angeordnetes laterales Kanalgebiet vorgesehen. Unter lateral oder auch horizontal wird hierbei eine Richtung parallel zu einer Hauptoberfläche des ersten Halbleitergebiets verstan­ den. Vertikal wird dagegen eine senkrecht zur Hauptoberfläche verlaufende Richtung bezeichnet. Das laterale Kanalgebiet wird durch mindestens einen p-n-Übergang, insbesondere durch die Verarmungszone (Zone mit Verarmung an Ladungsträgern und damit hohem elektrischen Widerstand; Raumladungszone) dieses p-n-Übergangs, in vertikaler Richtung begrenzt. Die vertikale Ausdehnung dieser Verarmungszone kann unter anderem durch ei­ ne Steuerspannung eingestellt werden. Der p-n-Übergang ist zwischen dem ersten Halbleitergebiet und einem vergrabenen p-leitenden Inselgebiet gebildet. Das vergrabene Inselgebiet übernimmt die Abschirmung der Kathodenelektrode gegenüber dem hohen elektrischen Feld in Sperrrichtung (= ausgeschalteter Zustand). Infolge des im lateralen Kanalgebiet längs der Stromflussrichtung auftretenden Spannungsabfalls kommt es bei einem hohen Stromwert zu einer Abschnürung des Kanalgebiets. Der Halbleiteraufbau kann keinen wesentlich höheren Strom tragen und die am Halbleiteraufbau abfallende Spannung steigt stark an. Dieser Effekt wird auch als Sättigung bezeichnet. Die daraus resultierende eingeschränkte Überlastfähigkeit ist ungünstig, wenn nur für eine kurze Zeitspanne, beispielsweise beim Anlauf eines elektrischen Motors, ein hoher Strom zu führen ist. Deshalb ist eine zumindest kurzfristige Erhöhung der Überlastfähigkeit wünschenswert.
Der Erfindung liegt deshalb die Aufgabe zu Grunde, einen Halbleiteraufbau der eingangs bezeichneten Art anzugeben, der eine hohe Überlastfähigkeit aufweist. Weiterhin soll auch ei­ ne Schalteinrichtung mit einer hohen Überlastfähigkeit ange­ geben werden.
Zur Lösung der den Halbleiteraufbau betreffenden Aufgabe wird ein Halbleiteraufbau entsprechend den Merkmalen des unabhän­ gigen Patentanspruchs 1 angegeben.
Bei dem erfindungsgemäßen Halbleiteraufbau zur Steuerung ei­ nes Stroms handelt es sich um einen Halbleiteraufbau der ein­ gangs bezeichneten Art, der gekennzeichnet ist durch einen zwischen der Anodenelektrode und einer zweiten Kathodenelek­ trode zumindest teilweise innerhalb des ersten Halbleiterge­ biets und am ersten Kanalgebiet vorbei verlaufenden zweiten Strompfad.
Die Erfindung beruht dabei auf der Erkenntnis, dass durch ei­ nen zweiten Strompfad, der das erste Kanalgebiet nicht pas­ siert, das Sättigungsverhalten des Halbleiteraufbaus redu­ ziert und seine Überlastfähigkeit erhöht werden kann. Die Ab­ schnürung des ersten Kanalgebiets ist maßgeblich für das Sät­ tigungsverhalten des Halbleiteraufbaus verantwortlich. Selbst wenn es infolge eines hohen Stromflusses im ersten Kanalge­ biet zur Sättigung kommt, kann der Halbleiteraufbau über den zweiten Strompfad noch einen weiter steigenden Strom führen. Durch eine gezielte Zu- oder Abschaltung des zweiten Strom­ pfads kann die daraus resultierende erhöhte Überlastfähigkeit auch nur in solchen Betriebssituationen eingestellt werden, in denen von vornherein klar ist, dass der hohe Strom nur kurzfristig zu führen ist und somit den Halbleiteraufbau nicht gefährdet. In allen anderen Fällen erreicht man durch eine Deaktivierung des zweiten Strompfads ein durch den ers­ ten Strompfad bestimmtes eigensicheres Verhalten, das insbe­ sondere auch einen Überlastschutz gegenüber einem unvorher­ sehbaren und länger andauernden hohen Stromfluss, wie bei­ spielsweise einem Kurzschlussstrom, bietet. Weiterhin ist dann auch ein ebenfalls durch den ersteh Strompfad bestimmtes hohes Sperrvermögen gegeben. Der Halbleiteraufbau vereint al­ so eine hohe Überlastfähigkeit und ein hohes Sperrvermögen in sich.
Vorteilhafte Ausgestaltungen des Halbleiteraufbaus gemäß der Erfindung ergeben sich aus den vom Anspruch 1 abhängigen An­ sprüchen.
Günstig ist ein sogenannter vertikaler Halbleiteraufbau, bei dem der Strom im Wesentlichen in vertikaler Richtung durch den Halbleiteraufbau geführt wird. Diese Ausführungsform ist in der Lage, im Sperrfall eine besonders hohe Sperrspannung zu tragen.
Die Stromsteuerung im ersten Strompfad erfolgt mittels eines vorzugsweise lateralen Kanalgebiets. In dieser Ausführungs­ form kann sowohl der zu führende Strom sicher an- und abge­ schaltet werden, als auch eine hohe Sperrspannung vom Halb­ leiteraufbau aufgenommen werden. Außerdem bietet ein latera­ ler Kanal eine gewisse Eigensicherheit gegenüber einem kriti­ schen Überlaststrom.
Weiterhin ist eine Variante möglich, bei der der Halbleiter­ aufbau ein innerhalb des ersten Halbleitergebiets zumindest teilweise vergrabenes Inselgebiet umfasst. Dieses Inselgebiet hat einen zweiten gegenüber dem ersten Leitungstyp (n oder p) entgegengesetzten Leitungstyp (p oder n). Das Inselgebiet bildet mit dem ersten Halbleitergebiet einen p-n-Übergang, dessen Verarmungszone im Durchlassbetrieb zur Steuerung zu­ mindest des ersten Kanalgebiets und damit auch des Stromflus­ ses zwischen Anoden- und erster Kathodenelektrode herangezo­ gen werden kann. Das Inselgebiet dient im Sperrbetrieb außer­ dem der Abschirmung der Kathodenelektrode gegenüber dem hohen elektrischen Feld. Dadurch weist der Halbleiteraufbau ein sehr hohes Sperrvermögen auf.
In einer vorteilhaften Ausgestaltung besteht der Halbleiter­ aufbau teilweise oder auch komplett aus einem Halbleiter­ material, das einen Bandabstand von wenigstens 2 eV aufweist. Geeignete Halbleitermaterialien sind beispielsweise Diamant, Galliumnitrit (GaN), Indiumphosphid (InP) oder vorzugsweise Siliciumcarbid (SiC). Auf Grund der durch den hohen Bandab­ stand bedingten extrem niedrigen intrinsischen Ladungsträger­ konzentration (= Ladungsträgerkonzentration ohne Dotierung) sind die genannten Halbleitermaterialien, insbesondere SiC, sehr vorteilhaft. Die genannten Halbleitermaterialien weisen im Vergleich zu dem "Universalhalbleiter" Silicium eine deut­ lich höhere Durchbruchsfestigkeit auf, so dass der Halblei­ teraufbau bei einer höheren Spannung eingesetzt werden kann und außerdem einen sehr geringen Durchlassverlust aufweist. Das bevorzugte Halbleitermaterial ist Siliciumcarbid, insbe­ sondere einkristallines Siliciumcarbid vom 3C- oder 4H- oder 6H- oder 15R-Polytyp.
Zur Lösung der die Schalteinrichtung betreffenden Aufgabe wird eine Schalteinrichtung entsprechend den Merkmalen des Patentanspruchs 8 angegeben.
Die Schalteinrichtung zum Schalten bei einer hohen Betriebs­ spannung umfasst eine Zusammenschaltung eines Hochspan­ nungs(HV)-Schaltelements, das als ein erfindungsgemäßer Halb­ leiteraufbau ausgebildet ist, mit zwei Niederspannungs(NV)- Schaltelementen in Form einer Kaskodenschaltung. Je eines der beiden NV-Schaltelemente ist dabei an die erste bzw. zweite Kathodenelektrode angeschlossen und dient damit der Aktivie­ rung und der Deaktivierung des ersten bzw. zweiten Strompfads innerhalb des Halbleiteraufbaus.
Die günstigen Eigenschaften des Halbleiteraufbaus hinsicht­ lich der gezielt veränderbaren, Überlastfähigkeit kommen so­ mit auch in der Schalteinrichtung voll zum Tragen. Durch Ak­ tivierung des zweiten Strompfads wird das Sättigungsverhalten reduziert. Gleichzeitig wird damit die Überlastfähigkeit der Schalteinrichtung im Durchlassbetrieb erhöht. Im Sperrbetrieb zeigt die Schalteinrichtung bei deaktiviertem zweiten Strompfad das gleiche vorteilhafte hohe Sperrvermögen wie eine Kaskodenschaltung in ihrer Grundform, bei der ein bekannter Halbleiteraufbau mit nur einer Kathodenelektrode zum Einsatz kommt.
Bevorzugte, jedoch keinesfalls einschränkende Ausführungs­ beispiele der Erfindung werden nunmehr anhand der Zeichnung näher erläutert. Zur Verdeutlichung ist die Zeichnung nicht maßstäblich ausgeführt, und gewisse Teile sind schematisiert dargestellt. Im Einzelnen zeigen:
Fig. 1 einen Halbleiteraufbau mit zwei Kathodenelektroden,
Fig. 2 Kennlinien eines Halbleiteraufbaus gemäß Fig. 1 und eines Halbleiteraufbaus mit einer Kathoden­ elektrode sowie
Fig. 3 eine Schalteinrichtung mit einem Halbleiteraufbau gemäß Fig. 1.
Einander entsprechende Teile sind in den Fig. 1 bis 3 mit denselben Bezugszeichen versehen.
In Fig. 1 ist ein Halbleiteraufbau 100 zur Steuerung eines Stroms I in Form eines vertikalen Sperrschicht-Feldeffekt- Transistors (JFET) dargestellt. Der in Fig. 1 gezeigte Halb­ leiteraufbau ist lediglich eine Halbzelle. Durch Spiegelung an dem rechten Rand der Halbzelle erhält man eine komplette Zelle. Eine Mehrzellenstruktur ergibt sich entsprechend durch mehrfache Spiegelung.
Der aktive Teil, in dem die Stromsteuerung im Wesentlichen stattfindet, ist in einem n-leitenden (Elektronenleitung) er­ sten Halbleitergebiet 2 enthalten. Innerhalb des ersten Halb­ leitergebiets 2 ist ein p-leitendes (Löcherleitung) vergra­ benes Inselgebiet 3 angeordnet. Das erste Halbleitergebiet 2 weist eine nicht ebene erste Oberfläche 20, das vergrabene Inselgebiet 3 eine zweite Oberfläche 80 auf. Beide Oberflä­ chen 20 und 80 laufen im Wesentlichen parallel zueinander. Der Halbleiteraufbau 100 wird insbesondere deshalb als verti­ kal bezeichnet, da der Stromfluss größtenteils vertikal, d. h. senkrecht zur zweiten Oberfläche 80 durch den Halbleiterauf­ bau 100 erfolgt.
Das erste Halbleitergebiet 2 setzt sich im Ausführungsbei­ spiel von Fig. 1 aus einem Halbleitersubstrat 27 und zwei darauf angeordneten, epitaktisch aufgewachsenen Halbleiter­ schichten 261 und 262 zusammen. Die erste Oberfläche 20 ge­ hört zur zweiten, nach dem epitaktischen Wachstum weiter be­ arbeiteten Epitaxieschicht 262 und die zweite Oberfläche 80 zur ersten Epitaxieschicht 261. Die beiden Epitaxieschichten 261 und 262 haben in etwa eine gleiche Dotierung. Sie sind insbesondere niedriger dotiert (n-) als das Halbleitersub­ strat 27 (n+).
An der ersten Oberfläche 20 sind innerhalb des ersten Halb­ leitergebiets 2 ein erstes und ein zweites n-leitendes Kon­ taktgebiet 5 bzw. 6 vorgesehen. Sie sind hoch dotiert (n+). In einer Projektion auf die zweite Oberfläche 80 erstreckt sich das Inselgebiet 3 in allen Richtungen parallel zur zwei­ ten Oberfläche 80 weiter als das erste Kontaktgebiet 5. Da­ durch wird eine gute Abschirmung des ersten Kontaktgebiets 5 erreicht. Das erste Kontaktgebiet 5 ist mittels einer ersten Kathodenelektrode 50, das zweite Kontaktgebiet 6 mittels ei­ ner zweiten Kathodenelektrode 51 ohmsch kontaktiert.
Angrenzend an einen zurückversetzten Teil der Oberfläche 20 ist innerhalb des ersten Halbleitergebiets 2 außerdem mindes­ tens ein zweites Halbleitergebiet 4 angeordnet, das den p-Leitungstyp aufweist und hoch dotiert (p+) ist. Wiederum erstreckt sich das Inselgebiet 3 in einer Projektion auf die zweite Oberfläche 80 in allen Richtungen parallel zur zweiten Oberfläche 80 weiter als das zweite Halbleitergebiet 4. Es gibt jedoch auch andere nicht gezeigte Ausführungsformen, bei denen sich das Inselgebiet 3 und das zweite Halbleitergebiet 4 in der genannten Projektion nur an ihren Rändern überlap­ pen. Das zweite Halbleitergebiet 4 ist mittels der ersten Ka­ thodenelektrode 50 ohmsch kontaktiert und folglich mit dem ersten Kontaktgebiet 5 elektrisch kurzgeschlossen.
Vorzugsweise wird das vergrabene Inselgebiet 3 nach Aufbrin­ gen der ersten Epitaxieschicht 261 mittels Ionenimplantation hergestellt. Es folgt in einem zweiten epitaktischen Wachs­ tumsschritt das Aufbringen der zweiten Epitaxieschicht 262 und die Erzeugung der Kontaktgebiete 5 und 6 sowie des zwei­ ten Halbleitergebiets 4 mittels Implantation von Ionen in die zweite Epitaxieschicht 262.
Innerhalb der zweiten Epitaxieschicht 262 ist ein Kontaktloch 70 vorgesehen, das sich in vertikaler Richtung bis zu der zweiten Oberfläche 80 erstreckt. Das Kontaktloch 70 legt ei­ nen Teil des vergrabenen Inselgebiets 3 frei, so dass es mit­ tels einer Steuerelektrode 40 ohmsch kontaktiert werden kann. Das Kontaktloch 70 wird ebenso wie die zurückversetzten Teile der Oberfläche 20 beispielsweise mittels eines Trocken­ ätzprozesses hergestellt. Um Schwankungen in der Ätztiefe auszugleichen, können gemäß einer nicht dargestellten Ausfüh­ rungsform auch mehrere Kontaktlöcher 70, die dann jeweils ei­ nen kleineren Durchmesser aufweisen, vorgesehen sein.
Auf einer von der ersten Oberfläche 20 abgewandten Seite des ersten Halbleitergebiets 2 ist zur ohmschen Kontaktierung des Substrats 27 eine Anodenelektrode 60 vorgesehen. Für die bei­ den Kathodenelektroden 50 und 51, die Anodenelektrode 60 so­ wie die Steuerelektrode 40 wird Polysilicium oder ein Metall, vorzugsweise Nickel, Aluminium, Tantal, Titan oder Wolfram, als Kontaktwerkstoff verwendet.
Als Halbleitermaterial kommt in dem Halbleiteraufbau 100 Si­ liciumcarbid (SiC) zum Einsatz. Es eignet sich insbesondere bei hohen Spannungen auf Grund seiner spezifischen Materialeigenschaften besonders gut. Bevorzugte Dotierstoffe sind Bor und Aluminium für eine p-Dotierung sowie Stickstoff und Phos­ phor für eine n-Dotierung. Die Dotierstoffkonzentration der beiden Kontaktgebiete 5 und 6 liegt typischerweise zwischen 1 × 1019 cm-3 und 1 × 1020 cm-3 und die der beiden Epitaxieschichten 261 und 262 typischerweise bei höchstens 5 × 1016 cm-3. Das Zei­ chen "x" wird hier als Multiplikationssymbol verwendet. Die Dotierung und auch die Dicke der ersten Epitaxieschicht 261 hängen insbesondere von der im Sperrfall von dem Halblei­ teraufbau 100 aufzunehmenden Sperrspannung ab. Je höher die Sperrspannung ist, desto niedriger liegt diese Dotierung. Die Epitaxieschicht 261 hat im Wesentlichen das zu sperrende elektrische Feld zu tragen. Die beiden p-leitenden Gebiete 3 und 4 haben eine Dotierstoffkonzentration von jeweils mindes­ tens 5 × 1017 cm-3. Im Beispiel ist das vergrabene Inselgebiet 3 mit etwa 5 × 1018 cm-3 und das zweite Halbleitergebiet 4 mit et­ wa 2 × 1019 cm3 dotiert.
Der Strom I kann den Halbleiteraufbau 100 auf zwei verschie­ denen Strompfaden passieren. Ein erster Strompfad IP1 ver­ läuft zwischen der Anodenelektrode 60 und der ersten Katho­ denelektrode 50. Er umfasst das erste Kontaktgebiet 5, ein im ersten Halbleitergebiet 2 angeordnetes laterales Kanalgebiet 22, ein ebenfalls im ersten Halbleitergebiet 2 angeordnetes vertikales Kanalgebiet 21 sowie eine sich danach anschließen­ de Driftzone, die sich aus dem verbleibenden Teil der ersten Epitaxieschicht 261 und dem Substrat 27 zusammensetzt. Da­ neben gibt es einen zweiten Strompfad IP2, der zwischen der Anodenelektrode 60 und der zweiten Kathodenelektrode 51 ver­ läuft. Der zweite Strompfad IP2 beinhaltet das zweite Kon­ taktgebiet 6, das vertikale Kanalgebiet 21 sowie die genannte Driftzone. Der Strom I wird üblicherweise auf dem Strompfad IP1 durch den Halbleiteraufbau 100 geführt.
Die Stromsteuerung wird dann maßgeblich durch das im ersten Strompfad IP1 gelegene laterale Kanalgebiet 22 bestimmt. Sein Kanalwiderstand hängt von der lokalen Ausdehnung zweier Verarmungszonen ab. Zwischen dem ersten und dem zweiten Halblei­ tergebiet 2 bzw. 4 liegt ein p-n-Übergang mit einer ersten Verarmungszone 24. Außerdem existiert zwischen dem ersten Halbleitergebiet 2 und dem vergrabenen Inselgebiet 3 ein wei­ terer p-n-Übergang mit einer zweiten Verarmungszone 23. Die Verarmungszonen 23 und 24 umgeben das gesamte vergrabene In­ selgebiet 3 bzw. das zweite Halbleitergebiet 4. Soweit sie sich in das erste Halbleitergebiet 2 ausdehnen, sind sie in Fig. 1 gestrichelt eingezeichnet. Die erste und die zweite Verarmungszone 24 bzw. 23 begrenzen in vertikaler Richtung das laterale Kanalgebiet 22.
Typischerweise beträgt die Länge (= laterale Ausdehnung) des lateralen Kanalgebiets 22 bei einem aus Siliciumcarbid her­ gestellten Halbleiteraufbau 100 zwischen 1 µm und 5 µm. Vor­ zugsweise ist das laterale Kanalgebiet 22 möglichst kurz aus­ gebildet. Dann ergibt sich ein sehr kompakter Gesamtaufbau mit geringem Platzbedarf. Die vertikale Ausdehnung liegt im spannungs- und stromfreien Zustand typischerweise zwischen 0,5 µm und 2 µm. Die Verarmungszonen 23 und 24 sind durch ei­ ne starke Verarmung an Ladungsträgern gekennzeichnet und wei­ sen damit einen wesentlich höheren elektrischen Widerstand auf, als das von ihnen in vertikaler Richtung begrenzte late­ rale Kanalgebiet 22. Die räumliche Ausdehnung der beiden Ver­ armungszonen 23 und 24, insbesondere die in vertikaler Rich­ tung, variiert in Abhängigkeit der herrschenden Strom- und Spannungsverhältnisse.
Bei einer Ausbildung als Strombegrenzer hängt das Verhalten bei Anliegen einer Betriebsspannung in Durchlassrichtung (= Vorwärtsrichtung) von dem zwischen den beiden Elektroden 50 und 60 auf dem ersten Strompfad IP1 durch den Halbleiter­ aufbau 100 fließenden elektrischen Strom I ab. Mit steigender Stromstärke wächst auf Grund des Bahnwiderstands der Vor­ wärtsspannungsabfall zwischen den Elektroden 50 und 60. Dies führt zu einer Vergrößerung der Verarmungszonen 23 und 24 und folglich zu einer mit einer entsprechenden Widerstandserhöhung verbundenen Verminderung der stromtragenden Queschnitts­ fläche im lateralen Kanalgebiet 22. Bei Erreichen eines be­ stimmten kritischen Stromwerts (= Sättigungsstrom) berühren sich die beiden Verarmungszonen 23 und 24 und schnüren das laterale Kanalgebiet 22 vollständig ab. Dadurch ergibt sich eine Eigensicherheit gegenüber einem kritischen Überlast­ strom, der ansonsten zur Zerstörung des Halbleiteraufbaus 100 führen könnte.
Die beschriebene Kanalabschnürung kann auch erreicht werden, indem eine Steuerspannung an die Steuerelektrode 40 angelegt wird. Dadurch dehnt sich die zweite Verarmungszone 23 in ver­ tikaler Richtung in den lateralen Kanal 22 hinein aus.
Der Halbleiteraufbau 100 ist eine aktive Anordnung, da der Stromfluss innerhalb des Halbleiteraufbaus 100 durch eine ex­ terne Maßnahme (Steuerspannung) beeinflusst werden kann. Es sind jedoch beispielsweise aus der WO 00/16403 A1 auch andere hier nicht gezeigte Ausführungsformen bekannt, die zu einer passiven Stromsteuerung führen. Außerdem ist es auch möglich, dass die erste Verarmungszone 24 nicht durch einen p-n-Über­ gang, sondern durch einen auf der ersten Oberfläche 20 vorge­ sehenen Schottky-Kontakt hervorgerufen wird. Der Schottky- Kontakt ersetzt dann das beim Halbleiteraufbau 100 vorgesehe­ ne ohmsch kontaktierte p-leitende zweite Halbleitergebiet 4.
Es versteht sich, dass die beim Halbleiteraufbau 100 in den jeweiligen Halbleitergebieten vorgesehenen Leitungstypen bei einer alternativen Ausführungsform auch den jeweils entgegen­ gesetzten Leitungstyp annehmen können.
Das Sättigungsverhalten, das der Halbleiteraufbau 100 bei ei­ nem hohen Strom I aufgrund der Abschnürung des lateralen Ka­ nalgebiets 22 im ersten Strompfad IP1 zeigt, ist zwar einer­ seits aus Gründen des Überlastschutzes (Eigensicherheit) er­ wünscht, andererseits begrenzt es aber auch die Überlastfä­ higkeit insbesondere in einem Betriebszustand, bei dem nur kurzzeitig ein hoher Strom I vom Halbleiteraufbau 100 zu füh­ ren ist. Ein solcher Betriebszustand ist beispielsweise die Anlaufphase eines elektrischen Motors, die durch einen kurz­ zeitigen hohen Anlaufstrom gekennzeichnet ist. In einem sol­ chen Betriebszustand ist es günstiger, wenn keine Sättigung auftritt.
Vorteilhafterweise ist beim Halbleiteraufbau 100 der zweite Strompfad IP2 vorgesehen, der nicht durch das das Sättigungs­ verhalten im Wesentlichen bestimmende laterale Kanalgebiet 22 verläuft. Das von beiden Strompfaden IP1 und IP2 erfasste vertikale Kanalgebiet 21 zeigt dagegen kein oder nur ein sehr geringes Sättigungsverhalten. Dies liegt an der durch die Di­ cke des Inselgebiets 3 bestimmten nur sehr kurzen Abmessung des vertikalen Kanalgebiets 21 in Richtung des Stromflusses. Damit kann der Halbleiteraufbau 100 bei Bedarf, d. h. insbe­ sondere in einem Betriebszustand, der eine erhöhte Überlast­ fähigkeit erfordert, durch zusätzliche oder ausschließliche Verwendung des zweiten Strompfads IP2 mit deutlich reduzier­ ter Sättigung betrieben werden. Bei Verwendung beider Strom­ pfade IP1 und IP2 ergibt sich außerdem eine erhöhte Strom­ tragfähigkeit und ein reduzierter Durchlasswiderstand.
Dieses Durchlassverhalten des Halbleiteraufbaus 100 ist im Diagramm von Fig. 2 veranschaulicht. Aufgetragen ist der Strom I über der Spannung U zwischen der Anodenelektrode 60 und den beiden Kathodenelektroden 50 und 51. Die gezeigten Stromwerte beziehen sich auf einen Halbleiteraufbau 100 mit einer Querschnittsfläche von 4,1 mm2. Zur Verdeutlichung der vorteilhaften Wirkung des zweiten Strompfads IP2 auf das Sät­ tigungsverhalten ist in Fig. 2 neben einer für den Halblei­ teraufbau 100 ermittelten Kennlinie 91 auch eine zweite Kenn­ linie 92 eines nicht gezeigten vergleichbaren Halbleiterauf­ baus mit nur einem Strompfad IP1 und nur einer Kathodenelek­ trode 50 dargestellt. Anhand von Kennlinie 91 ist offensicht­ lich, dass der Halbleiteraufbau 100 einen praktisch sättigungsfreien Betrieb ermöglicht und auch einen deutlich nied­ rigeren Durchlasswiderstand aufweist.
Der Halbleiteraufbau 100 kann aber ebenso eigensicher, also mit hohem Überlastschutz beispielsweise gegenüber einem hohen Kurzschlussstrom betrieben werden, in dem der Strom I nur auf dem ersten Strompfad IP1 geführt wird. Der zweite Strompfad IP2 ist dann beispielsweise aufgrund einer entsprechenden ex­ ternen Beschaltung der zweiten Kathodenelektrode 51 deakti­ viert. Der zweite Strompfad IP2 wird insbesondere nur dann zugeschaltet, wenn ein Betriebszustand mit einem kurzzeitig hohen Stromfluss erwartet wird. Wie das Beispiel eines ge­ wollten Motoranlaufs verdeutlicht, ist ein solcher Betriebs­ zustand im Gegensatz zu einem Kurzschlussfall stets vorher­ sagbar, so dass die entsprechenden externen Schaltungsmaßnah­ men ohne weiteres vorgenommen werden können.
Durch Deaktivierung des zweite Strompfads IP2 erreicht man außerdem, dass der Halbleiteraufbau 100 im Sperrbetrieb ein sehr hohes Sperrvermögen aufweist. Im Strompfad IP1, genauer gesagt im lateralen Kanalgebiet 22, stellt sich dann die im Sperrfall erwünschte Abschnürung ein. Hierfür ist beim Halb­ leiteraufbau 100 aufgrund der günstigen Topologie auch keine hohe Sperrsteuerspannung an der Steuerelektrode 40 erforder­ lich. Ein typischer Wert für diese Sperrsteuerspannung liegt bei etwa 20 bis 30 V. Außerdem schirmt das Inselgebiet 3 die beiden Kathodenelektroden 50 und 51 wirksam gegenüber der ho­ hen elektrischen Sperrfeldstärke ab. Der Halbleiteraufbau 100 hat also sowohl eine gezielt einstellbare hohe Überlastfähig­ keit im Durchlassbetrieb als auch ein hohes Sperrvermögen im Sperrbetrieb.
In Fig. 3 ist eine Schalteinrichtung 10 gezeigt, die einen Halbleiteraufbau 100 mit einem Beispiel für eine externe Be­ schaltung enthält. Die Schalteinrichtung 10 ist eine Abwand­ lung der in US 6,157,049 beschriebenen sogenannten Kaskoden­ schaltung, die in ihrer Grundform auf einer speziellen Zusammenschaltung eines Niederspannungs(NV)- und eines Hochspan­ nungs(HV)-Schaltelements basiert. In der US 6,157,049 ist auch die Wirkungsweise der Kaskodenschaltung in ihrer Grund­ form beschrieben.
Die Schalteinrichtung 10 dient zum Zu- und Abschalten einer Last 15 an eine hohe Betriebsspannung UB. Sie ist auch in der Lage, eine hohe Betriebsspannung UB sicher zu sperren. Die Betriebsspannung UB liegt im Ausführungsbeispiel bei 1200 V. Eine höhere Betriebsspannung ist jedoch ebenfalls denkbar. Als Last 15 kommt z. B. ein Motor oder ein in einem drehzahl­ veränderbaren Antrieb eingesetzter Umrichterzweig in Frage.
Die Schalteinrichtung 10 beinhaltet ein erstes und zweites NV-Schaltelement in Form eines selbstsperrenden (= normally off) MOSFETs 150 bzw. 250 sowie ein HV-Schaltelement in Form eines selbstleitenden (= normally on) Sperrschicht-Feld­ effekttransistors (JFET) 200. Der JFET 200 ist dabei als Halbleiteraufbau 100 gemäß Fig. 1 ausgebildet. Er nimmt im sperrenden, d. h. ausgeschalteten Zustand im Wesentlichen die Betriebsspannung UB auf.
Der JFET 200 hat einen ersten und zweiten HV-Kathoden­ anschluss 201 bzw. 202, einen HV-Anodenanschluss 203 sowie einen HV-Gitteranschluss 204. Der erste und zweite HV-Katho­ denanschluss 201 bzw. 202 ist elektrisch mit der ersten bzw. zweiten Kathodenelektrode 50 bzw. 51, der HV-Anodenanschluss 203 mit der Anodenelektrode 60 und der HV-Gitteranschluss 204 mit der Steuerelektrode 40 kurzgeschlossen. Die MOSFETs 150 und 250 haben jeweils einen NV-Kathodenanschluss 151 bzw. 251, einen NV-Anodenanschluss 152 bzw. 252 sowie einen NV- Gitteranschluss 153 bzw. 253. Die zuletzt genannten NV-Git­ teranschlüsse 153 und 253 sind zum Betrieb an einer ersten Steuerspannung UC1 bzw. UC2 bestimmt ist, mittels derer die Schalteinrichtung 10 zwischen leitendem und sperrendem Zu­ stand umgeschaltet werden kann.
Die MOSFETs 150 und 250 sowie der JFET 200 sind in abgewan­ delter Kaskodenschaltung zusammengeschaltet. Hierzu ist der erste NV-Anodenanschluss 152 mit dem ersten HV-Kathoden­ anschluss 201, der zweite NV-Anodenanschluss 252 mit dem zweiten HV-Kathodenanschluss 202 sowie beide NV-Kathoden­ anschlüsse 151 und 251 mit dem HV-Gitteranschluss 204 elek­ risch kurzgeschlossen.
Im Ausführungsbeispiel von Fig. 3 sind die MOSFETs 150 und 250 in Silicium (Si) und der JFET 200 in Siliciumcarbid (SiC) realisiert. Dadurch wird die in Silicium erreichbare hohe Schaltgeschwindigkeit für die Initiierung der Ein-/Ausschal­ tung und außerdem die im Siliciumcarbid erzielbare hohe Durchbruchspannung ausgenützt.
Durch gezielte Ansteuerung der beiden MOSFETs 150 und 250 über die Steuerspannungen UC1 bzw. UC2 kann im Durchlasszu­ stand je nach äußerer Gegebenheit (= Betriebszustand der Last 15) das beschriebene sättigungsbehaftete oder sättigungsfreie Stromsteuerungsverhalten des JFETs 200 (= Halbleiteraufbau 100) ausgewählt werden. Je nachdem welches Potential die Steuerspannungen UC1 und UC2 aufweisen, wird der Strom I im JFET 200 nur im ersten Strompfad IP1, nur im zweiten Strom­ pfad IP2 oder in beiden Strompfaden IP1 und IP2 geführt. Der JFET 200 mit den beiden Strompfaden IP1 und IP2 ermöglicht im Durchlassbetrieb also ein flexibel an die äußeren Gegebenhei­ ten anpassbares Verhalten der Kaskodenschaltung. Andererseits hat der JFET 200 verglichen mit einer JFET-Ausführungsform ohne zweiten Strompfad IP2 aber keinen nachteiligen Einfluss auf das Sperrvermögen der gesamten Kaskodenschaltung.

Claims (8)

1. Halbleiteraufbau zum Steuern und Schalten eines Stroms (I) umfassend mindestens:
  • a) ein erstes Halbleitergebiet (2) eines ersten Leitungs­ typs,
  • b) einen zwischen einer Anodenelektrode (60) und einer ers­ ten Kathodenelektrode (50) zumindest teilweise innerhalb des ersten Halbleitergebiets (2) verlaufenden ersten Strompfad (IP1) und
  • c) ein erstes Kanalgebiet (22), durch das der erste Strom­ pfad (IP1) verläuft, und innerhalb dessen der Strom (I) mittels wenigstens einer Verarmungszone (23, 24) beein­ flussbar ist,
gekennzeichnet durch
  • a) einen zwischen der Anodenelektrode (60) und einer zweiten Kathodenelektrode (51) zumindest teilweise innerhalb des ersten Halbleitergebiets (2) und am ersten Kanalgebiet (22) vorbei verlaufenden zweiten Strompfad (IP2).
2. Halbleiteraufbau nach Anspruch 1, bei dem der erste und der zweite Strompfad (IP1, IP2) im wesentlichen in vertikaler Richtung verlaufen.
3. Halbleiteraufbau nach Anspruch 1 oder 2, bei dem das erste Kanalgebiet ein laterales Kanalgebiet (22) ist.
4. Halbleiteraufbau nach einem der vorhergehenden Ansprüche, bei dem ein zweites Kanalgebiet (21) vorgesehen ist, durch das der erste und der zweite Strompfad (IP1, IP2) verlaufen.
5. Halbleiteraufbau nach Anspruch 4, bei dem das zweite Ka­ nalgebiet ein vertikales Kanalgebiet (21) ist.
6. Halbleiteraufbau nach einem der vorhergehenden Ansprüche, bei dem ein innerhalb des ersten Halbleitergebiets (2) zumin­ dest teilweise vergrabenes Inselgebiet (3) eines zweiten gegenüber dem ersten Leitungstyp entgegengesetzten Leitungstyps angeordnet ist.
7. Halbleiteraufbau nach einem der vorhergehenden Ansprüche, bei dem Siliciumcarbid als Halbleitermaterial vorgesehen ist.
8. Schalteinrichtung zum Schalten bei einer hohen Betriebs­ spannung, umfassend mindestens
  • a) ein erstes HV-Schaltelement (200) in Form des Halblei­ teraufbaus nach einem der vorhergehenden Ansprüche mit ei­ nem ersten und einem zweiten HV-Kathodenanschluss (201, 202), der mit der ersten bzw. zweiten Kathodenelektrode (50 bzw. 51) elektrisch verbunden ist, einem HV-Anoden­ anschluss (203), der mit der Anodenelektrode (60) elek­ risch verbunden ist, und einem HV-Steueranschluss (204),
  • b) ein erstes und ein zweites NV-Schaltelement (150, 250) mit einem ersten bzw. zweiten NV-Kathodenanschluss (151), ei­ nem ersten bzw. zweiten NV-Anodenanschluss (152, 252) und einem ersten bzw. zweiten NV-Steueranschluss (153, 253),
  • c) wobei der erste NV-Anodenanschluss (152) mit dem ersten HV-Kathodenanschluss (201) und der zweite NV-Anoden­ anschluss (252) mit dem zweiten HV-Kathodenanschluss (202) elektrisch kurzgeschlossen ist sowie beide NV-Kathoden­ anschlüsse (151, 251) mit dem HV-Steueranschluss (204) elektrisch kurzgeschlossen sind.
DE2001147696 2001-09-27 2001-09-27 Halbleiteraufbau mit zwei Kathodenelektroden und Schalteinrichtung mit dem Halbleiteraufbau Expired - Fee Related DE10147696C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001147696 DE10147696C2 (de) 2001-09-27 2001-09-27 Halbleiteraufbau mit zwei Kathodenelektroden und Schalteinrichtung mit dem Halbleiteraufbau

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001147696 DE10147696C2 (de) 2001-09-27 2001-09-27 Halbleiteraufbau mit zwei Kathodenelektroden und Schalteinrichtung mit dem Halbleiteraufbau

Publications (2)

Publication Number Publication Date
DE10147696A1 DE10147696A1 (de) 2003-04-30
DE10147696C2 true DE10147696C2 (de) 2003-11-06

Family

ID=7700504

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001147696 Expired - Fee Related DE10147696C2 (de) 2001-09-27 2001-09-27 Halbleiteraufbau mit zwei Kathodenelektroden und Schalteinrichtung mit dem Halbleiteraufbau

Country Status (1)

Country Link
DE (1) DE10147696C2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10350160B4 (de) * 2003-10-28 2012-12-06 Infineon Technologies Ag Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit hoher Durchbruchspannung
US7135740B2 (en) * 2004-09-27 2006-11-14 Teledyne Licensing, Llc High voltage FET switch with conductivity modulation
DE102004046823B3 (de) * 2004-09-27 2005-12-08 Siemens Ag Elektronisches Schaltgerät, insbesondere Leistungsschalter, und zugehörige Betriebsweise
US9276135B2 (en) 2013-09-13 2016-03-01 Infineon Technologies Ag Junction field effect transistor with vertical PN junction

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19833214C1 (de) * 1998-07-23 1999-08-12 Siemens Ag J-FET-Halbleiteranordnung
US6034385A (en) * 1995-12-22 2000-03-07 Siemens Aktiengesellschaft Current-limiting semiconductor configuration
WO2000016403A1 (de) * 1998-09-16 2000-03-23 Siced Electronics Development Gmbh & Co. Kg Halbleitervorrichtung und halbleiterstruktur mit kontaktierung
US6157049A (en) * 1996-03-14 2000-12-05 Siemens Aktiengesellschaft Electronic device, in particular for switching electric currents, for high reverse voltages and with low on-state losses
US6188555B1 (en) * 1997-04-25 2001-02-13 Siced Electronics Development Gmbh & Co. Kg Device for limiting alternating electric currents, in particular in the event of a short circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034385A (en) * 1995-12-22 2000-03-07 Siemens Aktiengesellschaft Current-limiting semiconductor configuration
US6157049A (en) * 1996-03-14 2000-12-05 Siemens Aktiengesellschaft Electronic device, in particular for switching electric currents, for high reverse voltages and with low on-state losses
US6188555B1 (en) * 1997-04-25 2001-02-13 Siced Electronics Development Gmbh & Co. Kg Device for limiting alternating electric currents, in particular in the event of a short circuit
DE19833214C1 (de) * 1998-07-23 1999-08-12 Siemens Ag J-FET-Halbleiteranordnung
WO2000016403A1 (de) * 1998-09-16 2000-03-23 Siced Electronics Development Gmbh & Co. Kg Halbleitervorrichtung und halbleiterstruktur mit kontaktierung

Also Published As

Publication number Publication date
DE10147696A1 (de) 2003-04-30

Similar Documents

Publication Publication Date Title
EP1604404B1 (de) Halbleiteraufbau mit hoch dotiertem kanalleitungsgebiet und verfahren zur herstellung eines halbleiteraufbaus
EP1303883B1 (de) Halbleiteraufbau mit vergrabenem inselgebiet und kontaktgebiet
DE112015004515B4 (de) Halbleitervorrichtungen
EP0868750B1 (de) Halbleiteranordnungen zur strombegrenzung
DE10259373B4 (de) Überstromfeste Schottkydiode mit niedrigem Sperrstrom
DE112017004237B4 (de) Halbleitereinheit
DE112015004492T5 (de) Halbleitervorrichtung
DE102012023512A1 (de) Sperrschicht-Schottky-Diode
EP0992069B1 (de) Halbleiter-strombegrenzer
DE102012219510A1 (de) Halbleiterbauelement
EP0978159B1 (de) Vorrichtung zum begrenzen elektrischer wechselströme, insbesondere im kurzschlussfall
DE19859502C2 (de) Sperrschicht-Feldeffekttransistor mit höher dotiertem Verbindungsgebiet
WO1998049733A1 (de) Halbleiter strombegrenzer und deren verwendung
DE10147696C2 (de) Halbleiteraufbau mit zwei Kathodenelektroden und Schalteinrichtung mit dem Halbleiteraufbau
DE19842488A1 (de) Halbleitervorrichtung und Halbleiterstruktur mit Kontaktierung
EP1488465B1 (de) Halbleiteraufbau mit schaltelement und randelement
EP1929538B1 (de) Jbs-sic-halbleiterbauelement
DE10038190A1 (de) Halbleiteraufbau mit lokal ausgedünntem Substrat
DE10161139B4 (de) Halbleiteraufbau mit Schottky-Diode für Rückwärtsbetrieb
DE10145765B4 (de) Halbleiteraufbau mit hoch dotiertem Kanalleitungsgebiet und Verfahren zur Herstellung eines Halbleiteraufbaus
DE102006034589B4 (de) Strom begrenzende Halbleiteranordnung
DE29801945U1 (de) Vorrichtung zum Begrenzen elektrischer Wechselströme, insbesondere im Kurzschlußfall
WO2000016402A1 (de) Halbleiterstruktur mit kontaktierung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SICED ELECTRONICS DEVELOPMENT GMBH & CO. KG, 91058 ERLANGEN, DE

Effective date: 20110419

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee