CN113644133A - 一种半导体器件及其制备方法 - Google Patents
一种半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN113644133A CN113644133A CN202110859760.8A CN202110859760A CN113644133A CN 113644133 A CN113644133 A CN 113644133A CN 202110859760 A CN202110859760 A CN 202110859760A CN 113644133 A CN113644133 A CN 113644133A
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- insulating layer
- well
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 94
- 238000002360 preparation method Methods 0.000 title description 3
- 125000006850 spacer group Chemical group 0.000 claims abstract description 138
- 230000007704 transition Effects 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 150000002500 ions Chemical class 0.000 claims description 51
- 239000000463 material Substances 0.000 claims description 16
- 230000036961 partial effect Effects 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 9
- 230000001413 cellular effect Effects 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 230000008569 process Effects 0.000 description 35
- 238000006073 displacement reaction Methods 0.000 description 17
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000002829 reductive effect Effects 0.000 description 10
- 229910010271 silicon carbide Inorganic materials 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 230000001052 transient effect Effects 0.000 description 8
- 108091006146 Channels Proteins 0.000 description 6
- -1 aluminum ions Chemical class 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 230000003014 reinforcing effect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种半导体器件及其制备方法，半导体器件包括：位于半导体衬底层上的漂移层，栅引出线路区和过渡区的交界处附近的部分漂移层为间隔区；位于栅引出线路区和过渡区的漂移层中的顶部区域的第一阱区，且所述第一阱区位于所述间隔区的侧部；绝缘层，绝缘层包括：第一绝缘层，位于栅引出线路区的漂移层表面；第二绝缘层，位于过渡区的漂移层表面，第二绝缘层的厚度小于所述第一绝缘层的厚度；位于第一绝缘层上的场板电极层，场板电极层还延伸至部分第二绝缘层的表面；引流导电结构，贯穿间隔区上方的绝缘层和场板电极层，引流导电结构还延伸至间隔区周围的部分第一阱区上。半导体器件能避免在过渡区击穿。
Description
技术领域
本发明涉及半导体领域，具体涉及一种半导体器件及其制备方法。
背景技术
金属氧化物半导体场效应晶体管(“MOSFET”)是可以用作开关装置的 众所周知类型的半导体晶体管。MOSFET是三端子装置，其包括由沟道区分 开的源极区和漏极区以及与沟道区相邻设置的栅极电极。可以通过向栅极 电极施加栅极偏置电压来接通或关断MOSFET。当MOSFET被接通时(即，处于 其“导通状态”)，电流通过MOSFET的在源极区和漏极区之间的沟道区传导。 当从栅极电极去除偏置电压(或减小到阈值电平以下)时，电流停止通过沟 道区传导。举例来说，n型MOSFET具有n型源极和漏极区以及p型沟道。因此， n型MOSFET具有“n-p-n”设计。当将足以在p型沟道区中创建电连接n型源 极和漏极区的导电n型反型层从而允许多数载流子在其间传导的栅极偏置 电压施加到栅极电极时，n型MOSFET被接通。
功率MOSFET是一种单极型电压控制器件，主要应用在电源、功率处理 ***中，起着控制电能变换的作用。功率MOSFET的栅极电极通常通过薄的 栅极绝缘图案(诸如，氧化硅图案)与沟道区分开。因为MOSFET的栅极电极 通过栅极绝缘图案与沟道区绝缘，所以需要最小的栅极电流以将MOSFET维 持在其导通状态或在MOSFET的导通状态和断开状态之间切换MOSFET。相对 于传统Si基功率器件，SiC基功率MOSFET更容易实现高压、低损耗和高功率 密度，因而逐渐成为市场的主流。
然而，目前的功率MOSFET的绝缘层在过渡区容易被击穿。
发明内容
因此，本发明要解决的技术问题在于克服现有技术半导体器件在过渡 区容易被击穿的问题，从而提供一种半导体器件及其制备方法。
本发明提供一种半导体器件，所述半导体器件具有元胞区、栅引出线 路区和过渡区，所述过渡区位于栅引出线路区和元胞区之间；所述半导体 器件包括：半导体衬底层；位于半导体衬底层上的漂移层，所述栅引出线 路区和所述过渡区的交界处附近的部分漂移层为间隔区；位于栅引出线路 区和过渡区的漂移层中的顶部区域的第一阱区，且所述第一阱区位于所述 间隔区的侧部，所述第一阱区中阱离子的掺杂浓度大于所述间隔区中漂移离子的掺杂浓度，所述阱离子与所述漂移离子的导电类型相反；绝缘层， 所述绝缘层包括：第一绝缘层，位于栅引出线路区的漂移层表面；第二绝 缘层，位于过渡区的漂移层表面，所述第二绝缘层的厚度小于所述第一绝 缘层的厚度；位于所述第一绝缘层上的场板电极层，所述场板电极层还延 伸至所述部分第二绝缘层的表面；引流导电结构，贯穿所述间隔区上方的 绝缘层和场板电极层，且所述引流导电结构与所述场板电极层间隔，所述 引流导电结构还延伸至间隔区周围的部分第一阱区上。
可选的，所述间隔区位于部分栅引出线路区，且所述第二绝缘层在所 述漂移层的表面的正投影与所述间隔区没有重叠区域；所述引流导电结构 贯穿间隔区上方以及间隔区周围的部分第一阱区上方的第一绝缘层和场板 电极层。
可选的，所述间隔区位于部分过渡区，且所述第一绝缘层在所述漂移 层的表面的正投影与所述间隔区没有重叠区域；所述引流导电结构贯穿间 隔区上方以及间隔区周围的部分第一阱区上方的第二绝缘层和场板电极 层。
可选的，所述间隔区位于部分栅引出线路区和部分过渡区；所述引流 导电结构贯穿间隔区上方以及间隔区周围的部分第一阱区上方的第二绝缘 层、第一绝缘层和场板电极层。
可选的，还包括：位于元胞区的漂移层中顶部区域的若干间隔的第二 阱区，第二阱区与第一阱区邻接,所述第二阱区的导电类型与所述第一阱区 的导电类型相同；位于第二阱区中的顶部区域的源极区；位于所述源极区 上的源导电结构。
可选的,所述引流导电结构与所述源导电结构上施加的电位相同。
可选的,所述第一阱区中阱离子的掺杂浓度大于所述第二阱区中阱离 子的掺杂浓度。
可选的,还包括：位于元胞区的部分漂移层上的栅极结构，所述栅极结 构覆盖相邻的第二阱区之间的漂移层且延伸至第二阱区和源极区的部分表 面上；所述场板电极层与所述栅极结构电学连接。
可选的,所述引流导电结构与间隔区周围的第一阱区的接触宽度为引 流导电结构与间隔区的接触宽度的1.5倍至3倍。
可选的,所述引流导电结构与间隔区周围的第一阱区的接触宽度为0.1 微米至15微米；引流导电结构与间隔区的接触宽度为1微米至10微米。
可选的,还包括：位于所述半导体衬底层背向所述漂移层一侧表面的漏 极层。
可选的,所述半导体器件为SiC基半导体器件，所述第一阱区的材料包 括掺杂阱离子的SiC。
本发明还提供一种半导体器件的制备方法，所述半导体器件具有元胞 区、栅引出线路区和过渡区，所述过渡区位于栅引出线路区和元胞区之间， 包括：提供半导体衬底层；在所述半导体衬底层上形成漂移层，所述栅引 出线路区和所述过渡区的交界处附近的部分漂移层为间隔区；在所述栅引 出线路区和过渡区的漂移层中的顶部区域形成位于间隔区侧部的第一阱 区，所述第一阱区中阱离子的掺杂浓度大于所述间隔区中漂移离子的掺杂 浓度，所述阱离子与所述漂移离子的导电类型相反；形成所述第一阱区之 后，形成绝缘层，形成所述绝缘层的方法包括:在所述栅引出线路区的漂移 层表面形成第一绝缘层；在所述过渡区的漂移层表面形成第二绝缘层，所 述第二绝缘层的厚度小于所述第一绝缘层的厚度；在所述第一绝缘层和部 分第二绝缘层上形成场板电极层；在所述间隔区上方以及间隔区周围的部 分第一阱区上形成贯穿绝缘层和场板电极层的引流导电结构。
可选的，所述间隔区位于部分栅引出线路区，且所述第二绝缘层在所 述漂移层的表面的正投影与所述间隔区没有重叠区域；形成所述引流导电 结构的步骤为：在所述间隔区上方以及间隔区周围的部分第一阱区上形成 贯穿第一绝缘层和场板电极层的引流导电结构。
可选的，所述间隔区位于部分过渡区，且所述第一绝缘层在所述漂移 层的表面的正投影与所述间隔区没有重叠区域；形成所述引流导电结构的 步骤为：在所述间隔区上方以及间隔区周围的部分第一阱区上形成贯穿第 二绝缘层和场板电极层的引流导电结构。
可选的，所述间隔区位于部分栅引出线路区和部分过渡区；形成所述 引流导电结构的步骤为：在所述间隔区上方以及间隔区周围的部分第一阱 区上的第二绝缘层、第一绝缘层和场板电极层中形成引流导电结构。
可选的，还包括：在形成所述绝缘层之前，在所述元胞区的漂移层中 顶部区域的若干间隔的第二阱区，第二阱区与第一阱区邻接；在相邻的第 二阱区之间的漂移层上以及部分第二阱区上方形成栅极结构；所述场板电 极层与所述栅极结构电学连接。
可选的，还包括：在所述栅极结构两侧的第二阱区中分别形成源极区； 在所述栅极结构两侧的源极区上形成源导电结构；所述源导电结构与所述 引流导电结构上施加的电位相同。
本发明的技术方案具有以下有益效果：
本发明的技术方案提供的半导体器件，所述引流导电结构与所述间隔 区与之间的接触为肖特基接触。所述引流导电结构与间隔区周围的第一阱 区之间的接触为欧姆接触。在元胞区的器件关断和开通的过程中，流经第 一阱区的位移电流能从引流导电结构分流，这样大大减小了第二绝缘层下 方的电流分布，减小了位移电流在第一阱区上的横向压降，避免过渡区上 的第二绝缘层被击穿，提高该第二绝缘层对高开关速度或高的耐受能力。 对于更加敏感的关断过程，引流导电结构与所述间隔区与之间肖特基接触 将对起到加固效果。当元胞区的器件处于关断的过程中时，位移电流在第 一阱区的横向路径上产生瞬态的正电压差，当引流导电结构与第一阱区之 间的欧姆接触附近的压降高于栅引出线路区和过渡区中第一阱区与间隔区 形成的PN结的正向导通电压，空穴电流将注入间隔区，而此时由于漏极区 上的电位为相对高电位，栅引出线路区和过渡区中的第一阱区与第一阱区 下方的漂移层形成的PN结的空间耗尽层主要在漂移层中，空间耗尽层耗尽， 且空间耗尽层的电场方向指向肖特基结。肖特基结下方的间隔区中的少子 空穴在被空间耗尽层的电场的作用下迅速迁移出肖特基结并被引流导电结 构收集，从而实现对邻近肖特基结的第一阱区的电压的钳位作用，在关断 过程中肖特基接触将产生额外的空穴电流通路，形成钳位效果，达到加固 的效果。综上，避免过渡区的第二绝缘层被击穿。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下 面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍， 显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普 通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获 得其他的附图。
图1为一种功率开关器件的结构示意图；
图2为图1中的功率开关器件在开通过程中的位移电流的示意图；
图3为图1中的功率开关器件在关断过程中的位移电流的示意图；
图4为本发明一实施例提供的半导体器件的俯视图；
图5为沿图4中的虚线区域Q的放大图；
图6为沿图5中切割线M-N的剖面示意图；
图7为图6中的半导体器件开通过程的电流示意图；
图8和图9为图6中的半导体器件关断通过程的电流示意图；
图10为本发明另一实施例提供的半导体器件的结构示意图；
图11为本发明又一实施例提供的半导体器件的结构示意图；
图12至图14为本发明实施例的半导体器件的仿真图；
图15至图20对为本发明一实施例提供的半导体器件制备过程的结构 示意图。
具体实施方式
功率开关器件在工作中需要频繁的开启和关断，电压开启/关断速率为 dV/dt，若dV/dt的绝对值过大，则导致在功率开关器件内产生电应力，导 致发生击穿现象。
具体的，图1为一种功率开关器件，功率开关器件包括元胞区A、栅引 出线路区C和过渡区B，所述过渡区B位于栅引出线路区C和元胞区A之间；功 率开关器件包括：半导体衬底层10；位于半导体衬底层10上的漂移层12； 位于元胞区A的漂移层12中顶部区域的若干间隔的第二阱区121；位于第二 阱区121中的顶部区域的源极区123；位于元胞区A的部分漂移层12上的栅极 结构130，所述栅极结构130覆盖相邻的第二阱区121之间的漂移层12且延伸 至第二阱区121和源极区123的部分表面上；第一阱区122，位于栅引出线路 区C的漂移层12中的顶部区域和过渡区B的漂移层12中的顶部区域，且第一 阱区122与第二阱区121邻接；位于栅引出线路区C的漂移层12上的第一绝缘 层150；位于过渡区B的漂移层12表面的第二绝缘层151，所述第二绝缘层151 的厚度小于所述第一绝缘层150的厚度；位于第一绝缘层150上的场板电极 层160，所述场板电极层160还延伸至所述部分第二绝缘层151的表面，所述 场板电极层160与所述栅极结构130中的栅电极层电学连接；位于栅引出线 路区C上的场板电极层160表面的引出线170；位于半导体衬底层10背向所述 漂移层12一侧表面的漏极层11。
所述过渡区B设置的作用包括：使得第一绝缘层150至元胞区A设计有一 定的距离，避免厚的第一绝缘层150在制备工艺中占用元胞区A的面积，使 得源电连接层140容易形成在源极区123上。
当元胞区A的器件关断时，栅极结构130上施加的电位为0或为负电位， 源极区123上施加的电位为0，漏极层11上施加的电位为高电位，此时，对 于过渡区B的漂移层12和第一阱区122构成的PN结，该PN结反偏，该PN结中 空间电荷区较大。在元胞区A的器件开通的过程中，栅极结构130上施加正 电位，漏极层11上的电压不断减小，因此对于过渡区B的漂移层12和第一阱 区122构成的PN结，该PN结中的空间电荷区不断减小，空间电荷区放电的过 程中形成一个从源极区123至漏极层11的瞬态的位移电流Ia(参考图2)，位 移电流I(displacement current)＝C*(dV/dt)，C为空间电荷区的电容，dV/dt为漏极层11的电压变化率。元胞区A的器件的开通速度越快，dV/dt越 大，则瞬态的位移电流I越大。位移电流Ia在第一阱区122横向路径上存在 电阻，影响位移电流Ia在第一阱区122横向路径上的电阻的因素包括第一阱 区122的电阻率和过渡区的横向尺寸，过渡区的面积需要有相对大的范围， 第一阱区122为P型，第一阱区122的迁移率高，且对于SiC基的功率开关器 件，铝离子的激活率低，这样即使第一阱区122中的掺杂浓度比第二阱区121 相对较高，第一阱区122的电阻无法降至很低，相应的，位移电流Ia在第一 阱区122横向路径上容易产生一定高的横向压降，该横向压降相对于源极区 123为负压降，场板电极层160与上的正向电位与该横向压降形成叠加作用， 而第二绝缘层151的厚度小于所述第一绝缘层150的厚度，也就是过渡区的 第二绝缘层151的厚度较小，那么容易产生远高于第二绝缘层151的临界击 穿电场的瞬态电压差，导致第二绝缘层151击穿。
当元胞区A的器件关断过程与开通过程相反，位移电流Ia’(参考图3) 的方向从漏极层11至源极区123，横向压降的方向相反，同理亦会产生类似 的失效模式。其次，虽然元胞区A的器件关断时栅极电位为零或为负电位， 但是对于SiC基功率开关器件，场板电极层160的负向临界击穿场强也更低， 因此在关断过程并没有更强的针对此失效的耐受能力，反而更易失效。另 外，在同一个***中，特别是电源***常见的感性负载***中，通常关断过程的电压变化率要高于开通过程的电压变化率，因此具有更高的位移电 流Ia’。因此在器件关断过程中，更需要需进一步加固以避免失效。
在此基础上，本发明提供一种半导体器件，能避免半导体器件在过渡 区击穿。
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然， 所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发 明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得 的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、 “右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附 图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是 指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和 操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第 三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术 语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接， 也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接； 可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部 的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人 员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼 此之间未构成冲突就可以相互结合。
实施例1
本发明一实施例提供一种半导体器件，请参考图4和图5，所述半导体 器件具有元胞区A1、栅引出线路区C1和过渡区B1，所述过渡区B1位于栅 引出线路区C1和元胞区A1之间；半导体器件包括：
半导体衬底层200；
位于半导体衬底层200上的漂移层210，所述栅引出线路区C1和所述 过渡区B1的交界处附近的部分漂移层210为间隔区210a；
位于栅引出线路区C1和过渡区B1的漂移层210中的顶部区域的第一 阱区211，且所述第一阱区211位于所述间隔区210a的侧部，所述第一阱 区211中阱离子的掺杂浓度大于所述间隔区210a中漂移离子的掺杂浓度， 所述阱离子与所述漂移离子的导电类型相反；
绝缘层，所述绝缘层包括：第一绝缘层241，位于栅引出线路区C1的 漂移层210表面；第二绝缘层242，位于过渡区B1的漂移层210表面，所 述第二绝缘层242的厚度小于所述第一绝缘层241的厚度；
位于所述第一绝缘层241上的场板电极层220，所述场板电极层220还 延伸至所述部分第二绝缘层242的表面；
引流导电结构230，贯穿所述间隔区210a上方的绝缘层和场板电极层 220，且所述引流导电结构230与所述场板电极层220间隔，所述引流导电 结构230还延伸至间隔区210a周围的部分第一阱区211上。
需要说明的是，元胞区A1、栅引出线路区C1和过渡区B1为半导体器 件的俯视版图上不同的区域。
本实施例中，以所述半导体器件以功率MOSFET进行说明。基于SiC为 代表的新一代半导体器件具有更高的反向耐压能力、更低的正向导通损耗、 更快的开关频率、高功率密度和更强的环境耐受能力，因此被认为是电能 转换领域的新希望，逐渐成为市场的主流。所述半导体衬底层200为掺杂 有导电离子的碳化硅(SiC)，例如，半导体衬底层200的导电类型为N型， 半导体衬底层200中掺杂的导电离子为磷离子或者氮离子。半导体衬底层200中导电离子的掺杂浓度可以例如为1×1018atom/cm3～1×1021atom/cm3， 但是可以使用其它掺杂浓度。半导体衬底层200可以是任何适当的厚度(例 如，在50微米和500微米之间的厚度)。在其他实施例中，半导体衬底层 可以为硅基衬底。需要说明的是，对于半导体衬底层的材料不做限制。
所述漂移层210中掺杂有漂移离子。所述漂移层210的材料为掺杂有 漂移离子的碳化硅。本实施例中，所述漂移层210的导电类型为N型。需 要说明的是说，在其他实施例中，所述漂移层210的材料还可以为其他材 料。漂移离子可以为磷离子或者氮离子。漂移层210中漂移离子的掺杂浓 度小于半导体衬底层210中导电离子的掺杂浓度。所述漂移层210的导电 类型与所述半导体衬底层210的导电类型相同。本实施例中，漂移层210 的导电类型为N型。
所述过渡区B1设置的作用包括：使得第一绝缘层241至元胞区A1设 计有一定的距离，避免厚的第一绝缘层241在制备工艺中占用元胞区A1的 面积，使得后续的源导电结构容易形成在源极区上。
在一个实施例中，所述过渡区B1的宽度为1微米～50微米，如1微米、 5微米、10微米、15微米、20微米、25微米、30微米、35微米、40微米、 45微米或者50微米。
所述栅引出线路区C1和所述过渡区B1的交界处附近的部分漂移层210 为间隔区210a，间隔区210a的导电类型与漂移层210的导电类型相同，且 间隔区210a中的掺杂浓度与所述漂移层210中的掺杂浓度一致，实际上， 就是部分漂移层210构成间隔区210a，间隔区210a用于定义引流导电结构230的位置。
在一个实施例中，间隔区210a的中心点至栅引出线路区C1和所述过 渡区B1的交界面的距离小于等于10微米。
所述第一阱区211位于栅引出线路区C1和过渡区B1上的漂移层210 中的顶部区域且位于所述间隔区210a的侧部。本实施例中，第一阱区211 环绕所述间隔区210a的侧部，图6中示意的第一阱区211环绕间隔区210a， 因此间隔区210a周围的第一阱区211是连接的。
所述第一阱区211的导电类型与所述漂移层210的导电类型相反。本 实施例中，第一阱区211的导电类型为P型，第一阱区211中掺杂有P型 的阱离子，P型的阱离子例如为Al离子或者硼离子。
在一个实施例中，所述半导体器件为SiC基半导体器件，所述第一阱 区的材料包括掺杂阱离子的SiC。
所述半导体器件还包括：位于元胞区A1的漂移层210中顶部区域的若 干间隔的第二阱区212，第二阱区212与第一阱区211邻接，第二阱区212 的导电类性与第一阱区211的导电类型相同。本实施例中，第二阱区212 和第一阱区211的导电类型均为P型。在一个具体的实施例中，所述第二 阱区212的材料包括掺杂阱离子的SiC。
第一阱区211中的阱离子中的掺杂浓度大于第二阱区212中阱离子的 掺杂浓度，这样使得第一阱区211的电阻小于第二阱区212，第一阱区211 的电阻相对较小，第一阱区211的横向电阻相对较小。第二阱区212中阱 离子的掺杂浓度是为了满足元胞区A1器件的阈值电压。
在一个实施例中，所述第一阱区211中阱离子的掺杂浓度为所述间隔 区210a中漂移离子的掺杂浓度的10倍～107倍数。在一个具体的实施例中， 第一阱区211中阱离子的掺杂浓度为5×1017atom/cm3～5×1021atom/cm3，间隔 区210a中漂移离子的掺杂浓度为1×1014atom/cm3～5×1017atom/cm3。优选的， 所述第一阱区211中阱离子的掺杂浓度为所述间隔区210a中漂移离子的掺 杂浓度的1E4倍～1E5倍。
所述半导体器件还包括：位于第二阱区212中的顶部区域的源极区213； 位于元胞区A1的部分漂移层210上的栅极结构260，所述栅极结构260覆 盖相邻的第二阱区212之间的漂移层210且延伸至第二阱区212和源极区 213的部分表面上；位于所述源极区213上的源导电结构250。
所述栅极结构260包括栅介质层261和位于栅介质层261上的栅电极 层262。所述栅介质层261的材料包括氧化硅。所述栅电极层262的材料包 括多晶硅。在其他实施例中，栅介质层261的材料包括高K介质层，K大于 等于3.9。
所述源极区213为重掺杂，所述源极区213的导电类型与所述第二阱 区212的导电类型相反，本实施例中，所述源极区213的导电类型为N型。
本实施例中，第二绝缘层242的厚度小于第一绝缘层241的厚度。第 二绝缘层242和栅介质层261在同一道工艺中形成，第二绝缘层242的材 料和栅介质层261的材料相同，第二绝缘层242的厚度与栅介质层261的 厚度相同。在一个具体的实施例中，第二绝缘层242的材料为氧化硅。
过渡区B1上的第二绝缘层242厚度为0.01微米至0.1微米，而第一 绝缘层241的厚度为几微米至数十个微米。例如，在一个具体的实施例中， 所述第二绝缘层242厚度为0.03微米至0.1微米，第一绝缘层241的厚度 为0.5微米至2微米。
在其他实施例中，第二绝缘层的材料和栅介质层的材料不同，第二绝 缘层的厚度与栅介质层的厚度不同。
所述场板电极层220的材料包括多晶硅。所述场板电极层220与所述 栅极结构260电学连接，具体的，所述场板电极层220与栅电极层262电 学连接(参考图5)。
栅电极层262沿着栅电极层262的延伸方向的端部与场板电极层220 连接，也就是，栅电极层262沿着栅电极层262的延伸方向的端部与场板 电极层220接触。对于部分过渡区B1上的第一阱区211，部分第一阱区211 与第二阱区212沿着第二阱区212的延伸方向上的侧壁邻接，为了方便描 述，将这部分过渡区B1称为特征过渡区，场板电极层220延伸至部分的特 征过渡区上，且特征过渡区上的场板电极层220至元胞区A1之间具有间隔 (参考图6)。该间隔设置的作用在于：在延着第二阱区212的延伸方向上， 第二阱区212上的源导电结构250至场板电极层220之间的间距较大，避 免源导电结构250与场板电极层220短路。
本实施例中，还包括：位于所述半导体衬底层200背向所述漂移层210 一侧表面的漏极层270。元胞区的A1的器件为MOSFET器件。
本实施例中，还包括：位于所述栅引出线路区C1上的场板电极层220 表面的引出线280。
第二阱区212中的顶部区域的欧姆接触区214，所述欧姆接触区214与 源极区213邻接，所述源导电结构250还位于欧姆接触区214上且与欧姆 接触区214电连接，所述欧姆接触区214与源导电结构250的接触电阻较 低。在其他实施例中，可以不设置欧姆接触区214。
本实施例中，参考图6，所述间隔区210a位于部分栅引出线路区C1上， 且所述第二绝缘层242在所述漂移层210的表面的正投影与所述间隔区 210a没有重叠区域；所述引流导电结构230贯穿间隔区210a上方以及间隔 区210a周围的部分第一阱区211上方的第一绝缘层241和场板电极层220。
所述引流导电结构230与所述间隔区210a与之间的接触为肖特基接 触。所述引流导电结构230与间隔区210a周围的第一阱区211之间的接触 为欧姆接触。在元胞区A1的器件关断和开通的过程中，流经第一阱区211 的位移电流能从引流导电结构230分流，这样大大减小了第二绝缘层242 下方的电流分布，减小了位移电流在第一阱区211上的横向压降，避免过 渡区B1上的第二绝缘层242被击穿，提高该第二绝缘层242对高开关速度 或高dV/dt的耐受能力。
本实施例的半导体器件，开通过程如图7所示，引流导电结构230在 元胞区A1开通过程形成很大程度的电流分流，从而大大减小流经第二绝缘 层242下方的第一阱区211的电流，实现降低了瞬态的横向压降，提升第 二绝缘层242对dV/dt耐受能力。
本实施例中，对于更加敏感的关断过程，引流导电结构230与所述间 隔区210a与之间肖特基接触将对起到加固效果。当元胞区A1的器件处于 关断的过程中时，位移电流在第一阱区211的横向路径上产生瞬态的正电 压差，正电压差指的是相对于源极区213为正压降，当引流导电结构230 与第一阱区211之间的欧姆接触附近的压降高于栅引出线路区C1和过渡区 B1中第一阱区211与间隔区210a形成的PN结的正向导通电压，空穴电流 将注入210a，而此时由于漏极区上的电位为相对高电位，栅引出线路区C1 和过渡区B1中的第一阱区211与第一阱区211下方的漂移层210形成的PN 结的空间耗尽层主要在漂移层210中，空间耗尽层耗尽，且空间耗尽层的 电场方向指向肖特基结。肖特基结下方的间隔区210a中的少子空穴在被空 间耗尽层的电场的作用下迅速迁移出肖特基结并被引流导电结构收集，从 而实现对邻近肖特基结的第一阱区211的电压的钳位作用，在关断过程中 肖特基接触将产生额外的空穴电流通路，形成钳位效果，达到加固的效果。
本实施例的半导体器件，关断过程中，参考图8，引流导电结构230在 元胞区A1关断过程形成很大程度的电流分流，从而大大减小流经第二绝缘 层242下方的第一阱区211的电流，实现降低了瞬态的横向压降，提升第 二绝缘层242对dV/dt耐受能力。参考图9，在关断过程中肖特基接触将产 生额外的空穴电流通路，形成钳位效果。
在一个实施例中，所述引流导电结构230与间隔区210a周围的第一阱 区211的接触宽度为引流导电结构230与间隔区210a的接触宽度的1.5倍 至3倍，如1.5倍、1.8倍、2.0倍、2.5倍、2.8倍或3倍。所述引流导 电结构230与间隔区210a周围的第一阱区211的接触宽度指的是：位于所 述间隔区210a任何一侧的第一阱区211与引流导电结构230的接触宽度。若引流导电结构230与间隔区210a周围的第一阱区211的接触宽度过小， 则间隔区210a周围的第一阱区211的分流效果较差，若引流导电结构230 与间隔区210a周围的第一阱区211的接触宽度过大的话，则影响版图面积。 若引流导电结构230与间隔区210a的接触宽度过小的话，肖特基结的分流 效果较差，若引流导电结构230与间隔区210a的接触宽度过大的话，则半 导体器件在工作时的漏电流增大。所述引流导电结构230与间隔区210a周 围的第一阱区211的接触宽度为引流导电结构230与间隔区210a的接触宽 度的1.5倍至3倍，这样设置的好处在于：既能防止器件在开关过程中击 穿失效，又使在漏极区高电压时器件保持较低的漏电流。
在一个具体的实施例中，引流导电结构230与间隔区210a周围的第一 阱区211的接触宽度为0.1微米至15微米，引流导电结构230与间隔区210a 的接触宽度为1微米至10微米。
在一个实施例中，所述引流导电结构230与所述源导电结构250上施 加的电位相同。
实施例2
本实施例与实施例1的区别在于：参考图10，间隔区210a’位于部分 过渡区B1，且第一绝缘层241在漂移层210的表面的正投影与所述间隔区 210a’没有重叠区域；引流导电结构230’贯穿间隔区210a’上方以及间 隔区210a’周围的部分第一阱区211上方的第二绝缘层242和场板电极层 220。
引流导电结构230’与场板电极层220间隔。
关于本实施例与实施例1相同的内容，不再详述。
实施例3
本实施例与实施例1的区别在于：参考图11，间隔区210a”位于部分 栅引出线路区C1和部分过渡区B1；引流导电结构230”贯穿间隔区210a’ 上方以及间隔区210a’周围的部分第一阱区211上方的第二绝缘层242、第 一绝缘层241和场板电极层220。
上述实施例1、实施例2和实施例3的半导体器件通过TCAD***实： 参考12至图14。
图12为器件仿真结构示意图，引流导电结构与漂移层之间包括肖特基 接触和环绕肖特基接触的欧姆接触。
图13显示引流导电结构可以显著降低器件关断过程中第二绝缘层所承 受的电压，有效抑制了关断过程的瞬态电场。图13的横轴为时间，纵轴为 电压。
图14为仿真的半导体器件在关断过程最大电流的流向及分布，肖特基 接触与欧姆接触都起到分流的作用，反偏的N型肖特基有效抽取了空穴电 流，降低第二绝缘层承受的电压。
实施例4
本实施例提供一种半导体器件的制备方法，参考图15至图20对本发 明的半导体器件制备过程进行详细的说明。半导体器件具有元胞区A1、栅 引出线路区C1和过渡区B1，所述过渡区B1位于栅引出线路区C1和元胞区 A1之间。
参考图15，提供半导体衬底层200。
关于半导体衬底层200的描述参照实施例1的内容，不再详述。
继续参考图15，在所述半导体衬底层200上形成漂移层210，所述栅 引出线路区C1和所述过渡区B1的交界处附近的部分漂移层210为间隔区 210a。
关于漂移层210的描述参照实施例1中的内容，不再详述。
参考图16，在所述栅引出线路区C1和过渡区B1上的漂移层210中的 顶部区域形成位于间隔区210a侧部的第一阱区211，所述第一阱区211中 阱离子的掺杂浓度大于所述间隔区210a中漂移离子的掺杂浓度，所述阱离 子与所述漂移离子的导电类型相反。
关于第一阱区211和间隔区210a的描述参照实施例1中的内容，不再 详述。
形成第一阱区211的工艺为有掩膜的离子注入工艺。
继续参考图16，在所述元胞区A1的漂移层210中顶部区域的若干间隔 的第二阱区212，第二阱区212与第一阱区211邻接。
形成第二阱区212的工艺为有掩膜的离子注入工艺。
关于第二阱区212的描述参照实施例1的内容，不再详述。
形成第一阱区211之后，形成第二阱区212；或者，形成第二阱区212 之后，形成第一阱区211。
本实施例中，所述间隔区210a位于部分栅引出线路区C1上。
参考图17，形成绝缘层，形成所述绝缘层的方法包括:在所述栅引出线 路区C1的漂移层210表面形成第一绝缘层241；在所述过渡区B1的漂移层 210表面形成第二绝缘层242，所述第二绝缘层242的厚度小于所述第一绝 缘层241的厚度。
本实施例中，第二绝缘层242在所述漂移层210的表面的正投影与所 述间隔区210a没有重叠区域。
继续参考图17，在相邻的第二阱区212之间的漂移层210上以及部分 第二阱区212上方形成栅极结构260；在所述第一绝缘层241和部分第二绝 缘层242上形成场板电极层220。
形成所述栅极结构260的步骤包括：在相邻的第二阱区212之间的漂 移层210上以及部分第二阱区212上形成栅介质层261；在所述栅介质层 261上形成栅电极层262。栅介质层261和栅电极层262的描述参照实施例 1，不再详述。
本实施例中，在形成所述第二绝缘层242的过程中形成栅介质层261, 简化了工艺。所述第二绝缘层242和栅介质层261连接在一起。第二绝缘 层242和栅介质层261在同一道工艺中形成。
本实施例中，在形成栅电极层262的过程中形成场板电极层220，简化 了工艺。本实施例中，还包括：刻蚀去除过渡区B1上的部分场板电极层220， 使得最终的场板电极层220至第二阱区212之间具有间隔。
参考图18，在所述栅极结构260两侧的第二阱区212中分别形成源极 区213。
本实施例中，还包括：在栅极结构260两侧的第二阱区212中分别形 成欧姆接触区214。源极区213位于欧姆接触区214的周围。
所述欧姆接触区214的导电类型与源极区213的导电类型相反。
参考图19，在所述栅极结构260两侧的源极区213上形成源导电结构 250；在所述间隔区210a上方以及间隔区210a周围的部分第一阱区211上 形成贯穿绝缘层和场板电极层220的引流导电结构230。
本实施例中，源导电结构250还位于欧姆接触区214上。
本实施例中，在形成源导电结构250的过程中形成引流导电结构230， 简化了工艺。
本实施例中，具体的，所述间隔区210a上方以及间隔区210a周围的 部分第一阱区211上形成贯穿第一绝缘层241和场板电极层220的引流导 电结构230。
参考图20，在所述栅引出线路区C1上的场板电极层220表面形成引出 线280；在半导体衬底层200背向所述漂移层210的一侧表面形成漏极层 270。
实施例5
本实施例与实施例4的区别在于：间隔区位于部分过渡区，且第一绝 缘层在漂移层的表面的正投影与间隔区没有重叠区域；形成引流导电结构 的步骤为：在间隔区上方以及间隔区周围的部分第一阱区上形成贯穿第二 绝缘层和场板电极层的引流导电结构。
关于本实施例中与实施例4相同的内容，不再详述。
实施例6
本实施例与实施例4的区别在于：间隔区位于部分栅引出线路区和部 分过渡区；形成引流导电结构的步骤为：在间隔区上方以及间隔区周围的 部分第一阱区上的第二绝缘层、第一绝缘层和场板电极层中形成引流导电 结构。
关于本实施例中与实施例4相同的内容，不再详述。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方 式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可 以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予 以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保 护范围之中。
Claims (18)
1.一种半导体器件，其特征在于，所述半导体器件具有元胞区、栅引出线路区和过渡区，所述过渡区位于栅引出线路区和元胞区之间；所述半导体器件包括：
半导体衬底层；
位于半导体衬底层上的漂移层，所述栅引出线路区和所述过渡区的交界处附近的部分漂移层为间隔区；
位于栅引出线路区和过渡区的漂移层中的顶部区域的第一阱区，且所述第一阱区位于所述间隔区的侧部，所述第一阱区中阱离子的掺杂浓度大于所述间隔区中漂移离子的掺杂浓度，所述阱离子与所述漂移离子的导电类型相反；
绝缘层，所述绝缘层包括：第一绝缘层，位于栅引出线路区的漂移层表面；第二绝缘层，位于过渡区的漂移层表面，所述第二绝缘层的厚度小于所述第一绝缘层的厚度；
位于所述第一绝缘层上的场板电极层，所述场板电极层还延伸至所述部分第二绝缘层的表面；
引流导电结构，贯穿所述间隔区上方的绝缘层和场板电极层，且所述引流导电结构与所述场板电极层间隔，所述引流导电结构还延伸至间隔区周围的部分第一阱区上。
2.如权利要求1所述的半导体器件，其特征在于,所述间隔区位于部分栅引出线路区，且所述第二绝缘层在所述漂移层的表面的正投影与所述间隔区没有重叠区域；所述引流导电结构贯穿间隔区上方以及间隔区周围的部分第一阱区上方的第一绝缘层和场板电极层。
3.如权利要求1所述的半导体器件，其特征在于,所述间隔区位于部分过渡区，且所述第一绝缘层在所述漂移层的表面的正投影与所述间隔区没有重叠区域；所述引流导电结构贯穿间隔区上方以及间隔区周围的部分第一阱区上方的第二绝缘层和场板电极层。
4.如权利要求1所述的半导体器件，其特征在于,所述间隔区位于部分栅引出线路区和部分过渡区；所述引流导电结构贯穿间隔区上方以及间隔区周围的部分第一阱区上方的第二绝缘层、第一绝缘层和场板电极层。
5.如权利要求1所述的半导体器件，其特征在于,还包括：位于元胞区的漂移层中顶部区域的若干间隔的第二阱区，第二阱区与第一阱区邻接,所述第二阱区的导电类型与所述第一阱区的导电类型相同；位于第二阱区中的顶部区域的源极区；位于所述源极区上的源导电结构。
6.如权利要求5所述的半导体器件，其特征在于,所述引流导电结构与所述源导电结构上施加的电位相同。
7.如权利要求5所述的半导体器件，其特征在于,所述第一阱区中阱离子的掺杂浓度大于所述第二阱区中阱离子的掺杂浓度。
8.如权利要求5所述的半导体器件，其特征在于,还包括：位于元胞区的部分漂移层上的栅极结构，所述栅极结构覆盖相邻的第二阱区之间的漂移层且延伸至第二阱区和源极区的部分表面上；所述场板电极层与所述栅极结构电学连接。
9.如权利要求1所述的半导体器件，其特征在于，所述引流导电结构与间隔区周围的第一阱区的接触宽度为引流导电结构与间隔区的接触宽度的1.5倍至3倍。
10.如权利要求9所述的半导体器件，其特征在于，所述引流导电结构与间隔区周围的第一阱区的接触宽度为0.1微米至15微米；所述引流导电结构与间隔区的接触宽度为1微米至10微米。
11.如权利要求1所述的半导体器件，其特征在于,还包括：位于所述半导体衬底层背向所述漂移层一侧表面的漏极层。
12.如权利要求1所述的半导体器件，其特征在于,所述半导体器件为SiC基半导体器件，所述第一阱区的材料包括掺杂阱离子的SiC。
13.一种半导体器件的制备方法，所述半导体器件具有元胞区、栅引出线路区和过渡区，所述过渡区位于栅引出线路区和元胞区之间，其特征在于,包括：
提供半导体衬底层；
在所述半导体衬底层上形成漂移层，所述栅引出线路区和所述过渡区的交界处附近的部分漂移层为间隔区；
在所述栅引出线路区和过渡区的漂移层中的顶部区域形成位于间隔区侧部的第一阱区，所述第一阱区中阱离子的掺杂浓度大于所述间隔区中漂移离子的掺杂浓度，所述阱离子与所述漂移离子的导电类型相反；
形成所述第一阱区之后，形成绝缘层，形成所述绝缘层的方法包括:在所述栅引出线路区的漂移层表面形成第一绝缘层；在所述过渡区的漂移层表面形成第二绝缘层，所述第二绝缘层的厚度小于所述第一绝缘层的厚度；
在所述第一绝缘层和部分第二绝缘层上形成场板电极层；
在所述间隔区上方以及间隔区周围的部分第一阱区上形成贯穿绝缘层和场板电极层的引流导电结构。
14.如权利要求13所述的半导体器件的制备方法，其特征在于,所述间隔区位于部分栅引出线路区，且所述第二绝缘层在所述漂移层的表面的正投影与所述间隔区没有重叠区域；
形成所述引流导电结构的步骤为：在所述间隔区上方以及间隔区周围的部分第一阱区上形成贯穿第一绝缘层和场板电极层的引流导电结构。
15.如权利要求13所述的半导体器件的制备方法，其特征在于,所述间隔区位于部分过渡区，且所述第一绝缘层在所述漂移层的表面的正投影与所述间隔区没有重叠区域；
形成所述引流导电结构的步骤为：在所述间隔区上方以及间隔区周围的部分第一阱区上形成贯穿第二绝缘层和场板电极层的引流导电结构。
16.如权利要求13所述的半导体器件的制备方法，其特征在于,所述间隔区位于部分栅引出线路区和部分过渡区；
形成所述引流导电结构的步骤为：在所述间隔区上方以及间隔区周围的部分第一阱区上的第二绝缘层、第一绝缘层和场板电极层中形成引流导电结构。
17.如权利要求13所述的半导体器件的制备方法，其特征在于,还包括：在形成所述绝缘层之前，在所述元胞区的漂移层中顶部区域的若干间隔的第二阱区，第二阱区与第一阱区邻接；在相邻的第二阱区之间的漂移层上以及部分第二阱区上方形成栅极结构；
所述场板电极层与所述栅极结构电学连接。
18.如权利要求17所述的半导体器件的制备方法，其特征在于,还包括：在所述栅极结构两侧的第二阱区中分别形成源极区；在所述栅极结构两侧的源极区上形成源导电结构；
所述源导电结构与所述引流导电结构上施加的电位相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110859760.8A CN113644133B (zh) | 2021-07-28 | 2021-07-28 | 一种半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110859760.8A CN113644133B (zh) | 2021-07-28 | 2021-07-28 | 一种半导体器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113644133A true CN113644133A (zh) | 2021-11-12 |
| CN113644133B CN113644133B (zh) | 2023-09-05 |
Family
ID=78418806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110859760.8A Active CN113644133B (zh) | 2021-07-28 | 2021-07-28 | 一种半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113644133B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113921615A (zh) * | 2021-12-14 | 2022-01-11 | 北京世纪金光半导体有限公司 | 具有内隔离结构的半导体器件及其制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110000941A (ko) * | 2009-06-29 | 2011-01-06 | 주식회사 동부하이텍 | 싱글 게이트 구조의 반도체 메모리 소자 및 싱글 게이트 구조의 반도체 메모리 소자 어레이 |
| CN105074921A (zh) * | 2013-04-03 | 2015-11-18 | 三菱电机株式会社 | 半导体装置 |
| CN106952946A (zh) * | 2017-04-19 | 2017-07-14 | 中航（重庆）微电子有限公司 | 一种过渡区结构 |
| CN108321188A (zh) * | 2017-01-18 | 2018-07-24 | 中芯国际集成电路制造(上海)有限公司 | 绝缘栅双极型晶体管及其形成方法 |
| CN112271218A (zh) * | 2020-10-16 | 2021-01-26 | 湖南国芯半导体科技有限公司 | 功率半导体器件及其制备方法 |
| CN113054015A (zh) * | 2019-12-26 | 2021-06-29 | 株洲中车时代半导体有限公司 | 碳化硅mosfet芯片 |
| CN113054016A (zh) * | 2019-12-26 | 2021-06-29 | 株洲中车时代半导体有限公司 | 一种碳化硅mosfet器件的元胞结构及功率半导体器件 |
-
2021
- 2021-07-28 CN CN202110859760.8A patent/CN113644133B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110000941A (ko) * | 2009-06-29 | 2011-01-06 | 주식회사 동부하이텍 | 싱글 게이트 구조의 반도체 메모리 소자 및 싱글 게이트 구조의 반도체 메모리 소자 어레이 |
| CN105074921A (zh) * | 2013-04-03 | 2015-11-18 | 三菱电机株式会社 | 半导体装置 |
| CN108321188A (zh) * | 2017-01-18 | 2018-07-24 | 中芯国际集成电路制造(上海)有限公司 | 绝缘栅双极型晶体管及其形成方法 |
| CN106952946A (zh) * | 2017-04-19 | 2017-07-14 | 中航（重庆）微电子有限公司 | 一种过渡区结构 |
| CN113054015A (zh) * | 2019-12-26 | 2021-06-29 | 株洲中车时代半导体有限公司 | 碳化硅mosfet芯片 |
| CN113054016A (zh) * | 2019-12-26 | 2021-06-29 | 株洲中车时代半导体有限公司 | 一种碳化硅mosfet器件的元胞结构及功率半导体器件 |
| CN112271218A (zh) * | 2020-10-16 | 2021-01-26 | 湖南国芯半导体科技有限公司 | 功率半导体器件及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113921615A (zh) * | 2021-12-14 | 2022-01-11 | 北京世纪金光半导体有限公司 | 具有内隔离结构的半导体器件及其制作方法 |
| CN113921615B (zh) * | 2021-12-14 | 2022-03-22 | 北京世纪金光半导体有限公司 | 具有内隔离结构的半导体器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113644133B (zh) | 2023-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6600192B1 (en) | Vertical field-effect semiconductor device with buried gate region | |
| CN203325907U (zh) | 绝缘栅半导体装置结构 | |
| US5489787A (en) | Semiconductor device having an insulated gate field effect transistor and exhibiting thyristor action | |
| US8039346B2 (en) | Insulated gate silicon carbide semiconductor device and method for manufacturing the same | |
| JP2005510059A (ja) | 電界効果トランジスタ半導体デバイス | |
| JPH03289176A (ja) | 半導体装置 | |
| JPWO2011136272A1 (ja) | 半導体装置 | |
| CN101675525A (zh) | 半导体装置 | |
| JP5687582B2 (ja) | 半導体素子およびその製造方法 | |
| CN103383966A (zh) | 具有改善的鲁棒性的半导体器件 | |
| CN110277439B (zh) | 一种碳化硅倒t形掩蔽层结构的mosfet器件及其制备方法 | |
| US7626232B2 (en) | Voltage-controlled semiconductor device | |
| CN112201690A (zh) | Mosfet晶体管 | |
| US9324817B2 (en) | Method for forming a transistor device having a field electrode | |
| CN114582863A (zh) | 沟槽栅功率器件 | |
| CN113644133B (zh) | 一种半导体器件及其制备方法 | |
| CN111668212B (zh) | 半导体装置 | |
| CN112466922A (zh) | 半导体装置 | |
| CN210984733U (zh) | 元胞结构及其应用的半导体组件 | |
| US8860129B2 (en) | Semiconductor device | |
| JP4700148B2 (ja) | 電圧駆動型バイポーラ半導体装置 | |
| JP3214242B2 (ja) | 半導体装置 | |
| US11973108B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3649056B2 (ja) | 半導体装置 | |
| JPH0685433B2 (ja) | 縦型構造のｍｏｓ制御サイリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Building 42#, No. 136 Yuhai East Road, Hangzhou Bay New District, Ningbo City, Zhejiang Province 315336 Applicant after: Pure Semiconductor (Ningbo) Co.,Ltd. Address before: 200441 room 1703, block B, huazi Pentium building, 2816 Yixian Road, Baoshan District, Shanghai Applicant before: Qingchun semiconductor (Shanghai) Co.,Ltd. Address after: 200441 room 1703, block B, huazi Pentium building, 2816 Yixian Road, Baoshan District, Shanghai Applicant after: Qingchun semiconductor (Shanghai) Co.,Ltd. Address before: 200441 room 1703, block B, huazi Pentium building, 2816 Yixian Road, Baoshan District, Shanghai Applicant before: Sizhen Zhicheng semiconductor technology (Shanghai) Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |